JP6589432B2 - 半導体装置 - Google Patents

Description

本明細書で開示される技術は、２次元電子ガス層をチャネルとして動作する半導体装置に関する。

２次元電子ガス層をチャネルとして動作する半導体装置が開発されている。この種の半導体装置は、基板の一方の主面側に設けられている半導体積層体を備える。半導体積層体は、典型的にはヘテロ接合を有しており、そのヘテロ接合近傍に２次元電子ガス層を発生可能に構成されている。半導体装置は、半導体積層体に発生する２次元電子ガス層をチャネルとして利用するように構成されている。

この種の半導体装置では、半導体積層体に蓄積する電荷によって半導体積層体のチャネルを流れる電流が減少する電流コラプス現象の発生が問題となっている。特許文献１は、半導体積層体に光を照射することで、蓄積された電荷を放出させ、電流コラプス現象の影響を低減する技術を開示する。

特開２００８−１９８７３１号公報

特許文献１の半導体装置では、チャネルが形成される半導体積層体に隣接してＬＥＤが設けられている。特許文献１の半導体装置では、ＬＥＤに電流を流す一対の電極の双方が、半導体積層体と同様に、基板の一方の主面側に配置されている。このため、特許文献１の半導体装置では、ＬＥＤに電流を流す一対の電極の間で絶縁を確保するのに加えて、これら電極と半導体積層体の間でも絶縁を確保する必要がある。このため、特許文献１の半導体装置では、基板の第１主面側のレイアウトが煩雑となり、小型化も難しい。

本明細書に開示する半導体装置は、２次元電子ガス層をチャネルとして動作する。半導体装置は、基板、半導体積層体、第１電極及び第２電極を備える。半導体積層体は、基板の第１主面側に設けられており、基板の第１主面の第１範囲に対応して配置されており、２次元電子ガス層を発生可能に構成されている。第１電極は、基板の第１主面側に設けられており、基板の第１主面の第１範囲とは異なる第２範囲に対応して配置されている。第２電極は、基板の第２主面側に設けられている。半導体装置では、第１電極と第２電極の間を流れる電流を利用して発光する発光部が構成されている。

上記の半導体装置では、発光部に電流を流すための第１電極及び第２電極が、基板の第１主面側と第２主面側に分かれて設けられている。このため、第１電極と第２電極の間の絶縁の確保、及び、半導体積層体と第２電極の間の絶縁の確保が容易である。また、上記の半導体装置では、第２電極が基板の第２主面側に設けられているので、第１主面側のレイアウトが簡単化される。上記の半導体装置は、小型化に有利な形態を有する。

実施例１の半導体装置の断面図である。 実施例１の半導体装置の等価回路図である。 実施例１の半導体装置の動作を示す図である。 実施例１の半導体装置の製造工程を示す図である（１）。 実施例１の半導体装置の製造工程を示す図である（２）。 実施例１の半導体装置の製造工程を示す図である（３）。 実施例１の半導体装置の製造工程を示す図である（４）。 実施例１の半導体装置の製造工程を示す図である（５）。 実施例２の半導体装置の断面図である。 実施例２の半導体装置の動作を示す図である。 実施例３の半導体装置の断面図である。 実施例４の半導体装置の断面図である。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

（特徴１）半導体装置は、第１電極と第２電極の間に配置されており、基板に接するｎ型の亜鉛酸化物（ＺｎＯ）の亜鉛酸化物層をさらに備えており、基板がｐ型のシリコンであってもよい。発光部は、基板と亜鉛酸化物層で構成されるダイオードを有していてもよい。ｎ型の亜鉛酸化物層とｐ型のシリコンで構成されているダイオードは、印加される電圧の方向が順方向、逆方向のいずれの場合でも、光を発光することができる。このため、基板と亜鉛酸化物層の積層の順番は、印加される電圧の方向によって限定されない。

（特徴２）亜鉛酸化物層は、基板の第２主面に接していてもよいし、基板の第１主面に接していてもよい。いずれの場合も、亜鉛酸化物層は、基板の第１主面に直交する方向から見たときに、半導体積層体と重複する範囲に配置されているのが望ましい。

（特徴３）亜鉛酸化物層が基板の第１主面に接している場合、亜鉛酸化物層は、基板の第１主面の第２範囲に選択的に設けられていてもよい。この場合、基板と半導体積層体の間に亜鉛酸化物層が介在しないので、基板の第１主面から半導体積層体を容易に成長させることができる。

（特徴４）半導体装置は、半導体積層体の上方に設けられているゲート電極を、さらに、備えており、第１電極とゲート電極が接続しており、ゲート電極に電圧が印加されることで、２次元電子ガス層の電子密度が変化してもよい。このような構成によると、ゲート電極に電圧が印加されると、第１電極にも電圧が印加される。これにより、ゲート電極に印加される電圧を制御することで、第１電極に印加される電圧を制御することができる。

（特徴５）半導体装置は、半導体積層体の上方に設けられており、ゲート電極から離れて配置されているドレイン電極と、半導体積層体の上方に設けられており、ゲート電極及びドレイン電極から離れて配置されているソース電極と、を備えており、ゲート電極は、ドレイン電極とソース電極の間に設けられていてもよい。このような構成によると、ゲート電極に印加される電圧を制御することで、ドレイン電極とソース電極の間を流れる電流と、第１電極と第２電極の間を流れる電流を制御することができる。

以下、図１、２を用いて実施例１に係る半導体装置１００について説明する。図１に示すように、半導体装置１００は、ＨＥＭＴ（High Electron Mobility Transistor）１２６とダイオード１３４が形成される半導体基板１１０を備えている。半導体基板１１０内には、ＨＥＭＴ１２６が形成されるＨＥＭＴ領域Ｊ１とダイオード１３４が形成されるダイオード領域Ｊ２とが混在している。半導体基板１１０は、ｐ型のシリコン（Ｓｉ）からなっている。

まず、半導体基板１１０のＨＥＭＴ領域Ｊ１に形成されるＨＥＭＴ１２６について説明する。半導体基板１１０の上面１１０ａ側のＨＥＭＴ領域Ｊ１には、半導体基板１１０の上面１１０ａに設けられた超格子（ＡｌＮ／ＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）からなるバッファ層１１２と、半導体積層体１１５が設けられている。半導体積層体１１５は、バッファ層１１２の上面に設けられた窒化ガリウム（ＧａＮ）からなる電子走行層１１４と、電子走行層１１４の上面に設けられた窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層１１６を有する。電子走行層１１４と電子供給層１１６のヘテロ接合界面に面した領域には、２次元電子ガス（２ＤＥＧ）が生成される。電子供給層１１６の上面には、ソース電極１１８と、ドレイン電極１２４が設けられている。電子供給層１１６の上面であってソース電極１１８とドレイン電極１２４の間に位置する範囲にｐ型の窒化ガリウム（ＧａＮ）からなるｐ型層１２２が設けられている。ｐ型層１２２の上面には、第１ゲート電極１２０が設けられている。各部（１１０、１１２、１１４、１１６、１１８、１２０、１２２、１２４）により、ノーマリオフ型のＨＥＭＴ１２６が構成される。なお、ソース電極１１８及びドレイン電極１２４は、電子供給層１１６にオーミック接触しており、第１ゲート電極１２０は、ｐ型層１２２にオーミック接触している。以下では、ＨＥＭＴ１２６を構成する各電極１１８、１２０、１２４を総称して、ＨＥＭＴ電極１２５とする。なお、上面１１０ａが「第１主面」の一例である。

次に、半導体基板１１０のダイオード領域Ｊ２に形成されるダイオード１３４について説明する。半導体基板１１０の上面１１０ａ側のダイオード領域Ｊ２の一部には、第１電極１２８（第２ゲート電極）が設けられている。半導体基板１１０の下面１１０ｂには、ｎ型の酸化亜鉛（ＺｎＯ）からなる亜鉛酸化物層１３０が設けられており、亜鉛酸化物層１３０の下面には、第２電極１３２が設けられている。即ち、ダイオード１３４を構成する第１電極１２８と第２電極１３２は、半導体基板１１０の上面１１０ａ側と下面１１０ｂ側に分かれて設けられている。各部（１１０、１２８、１３０、１３２）により、ダイオード１３４が構成される。ダイオード１３４内を電流が流れると、半導体基板１１０と亜鉛酸化物層１３０のｐ−ｎ接合面から光が発光する。以下では、半導体基板１１０と亜鉛酸化物層１３０を総称して、発光部１３３とする。ダイオード１３４は、ダイオード１３４のｐ−ｎ接合に印加される電圧の方向が、順方向、逆方向のいずれの場合においても、光を発光することができる。ダイオード１３４のｐ−ｎ接合に逆方向の電圧が印加された場合に、ダイオード１３４が光を発光するメカニズムは、アバランシェ降伏とトンネル効果である。ダイオード１３４から放出される光の一部は、ＨＥＭＴ１２６に照射されるように構成されている。亜鉛酸化物層１３０は、半導体基板１１０の下面１１０ｂのＨＥＭＴ領域Ｊ１及びダイオード領域Ｊ２に設けられている。即ち、亜鉛酸化物層１３０は、半導体基板１１０の上面側から見たときに、半導体積層体１１５と重複する範囲にも設けられている。このため、半導体積層体１１５の下方にも、発光部１３３が形成される。なお、第１電極１２８は、半導体基板１１０にオーミック接触しており、第２電極１３２は、亜鉛酸化物層１３０にオーミック接触している。なお、下面１１０ｂが「第２主面」の一例である。

図２を用いて実施例１に係る半導体装置１００の等価回路を説明する。図２に示すように、第１端子１４２には、第１ゲート電極１２０及び第１電極１２８（第２ゲート電極）が接続されている。第２端子１４４には、ドレイン電極１２４が接続されている。ソース電極１１８及び第２電極１３２は、それぞれ接地に接続されている。ダイオード１３４と第１端子１４２の間には、抵抗１４６が、ダイオード１３４に直列に接続されている。抵抗１４６により、ＨＥＭＴ１２６のゲート遅延が防止される。

次に、半導体装置１００の動作について説明する。第１ゲート電極１２０に電圧を印加しない間は、ｐ型層１２２と電子供給層１１６の界面から電子走行層１１４に向けて空乏層が広がる。これにより、ｐ型層１２２に対応する範囲のヘテロ接合界面が空乏化し、その範囲の２ＤＥＧが消失する。このため、ドレイン電極１２４とソース電極１１８間に電流が流れない。即ち、ＨＥＭＴ１２６はオフ状態である。上述のように、第１電極１２８と第１ゲート電極１２０は、第１端子１４２に接続されている。このため、第１ゲート電極１２０に電圧が印加されない場合、第１電極１２８にも電圧が印加されない。このため、ダイオード１３４内を電流は流れない。

一方、第１ゲート電極１２０に正の電圧が印加されると、ｐ型層１２２と電子供給層１１６の界面から伸びる空乏層が消失する。これにより、２次元電子ガスが、ドレイン電極１２４とソース電極１１８間に連続して形成される。即ち、ＨＥＭＴ１２６はオン状態となる。第１ゲート電極１２０に正の電圧が印加されると、第１電極１２８に正の電圧が印加される。これにより、ダイオード１３４内に電流が流れ、ダイオード１３４は、光を発光する。

次いで、半導体装置１００の作用効果について、図３を用いて説明する。半導体装置１００では、ＨＥＭＴ１２６及びダイオード１３４がオフ状態の時に、ドレイン電極１２４とソース電極１１８の間に高電圧（例えば、約３００Ｖ）が印加される（図３の時間Ｔ１）。このとき、第１ゲート電極１２０からドレイン側に向けて電子が注入され、その電子の一部が第１ゲート電極１２０のドレイン側端部の電子供給層１１６の上面又はバルクにトラップされる。これにより、第１ゲート電極１２０のドレイン側端部に負帯電領域が形成される。この負帯電領域の影響によって、ＨＥＭＴ１２６のオン状態における抵抗が増加する電流コラプス現象が発生する。電子がトラップされている状態で、ＨＥＭＴ１２６をオン状態にすると、ドレイン電極１２４とソース電極１１８間を流れるドレイン電流が減少する。半導体装置１００においては、第１ゲート電極１２０に正の電圧を印加してＨＥＭＴ１２６をオン状態にすると、ダイオード１３４もオン状態になる（図３の時間Ｔ２）。半導体装置１００は、ダイオード１３４がオン状態になると、ダイオード１３４から発光される光の一部が、ＨＥＭＴ１２６に照射されるように構成されている。ＧａＮのバンドギャップ（約３．４ｅＶ）に相当する波長λ_１は約３６５ｎｍであり、ダイオード１３４から発光される光の波長λ_２は、約３６８ｎｍである。即ち、ダイオード１３４から発光される光の波長λ_２は、ＧａＮのバンドギャップ（波長λ_１）以下となり、ＧａＮのバンド間からのキャリアは生成されない。このため、ダイオード１３４から発光される光がＨＥＭＴ１２６に照射されることで、第１ゲート電極１２０のドレイン側端部の電子供給層１１６の上面又はバルクにトラップされた電子のみを放出することができる。これにより、ＨＥＭＴ１２６のオン状態における電流コラプス現象の影響を低減することができる。

（半導体装置１００の製造方法）
まず、図４に示すように、半導体基板１１０、バッファ層１１２、電子走行層１１４、電子供給層１１６、ｐ型層１２２が積層した積層体を準備する。この積層体は、ＭＯＣＶＤ技術を利用して、半導体基板１１０上に結晶成長させることで形成することができる。なお、半導体基板１１０の厚みは約５００μｍであり、バッファ層１１２の厚みは約４μｍであり、電子走行層１１４の厚みは約２μｍであり、電子供給層１１６の厚みは約２０ｎｍであり、ｐ型層１２２の厚みは約１００ｎｍである。

次いで、図５に示すように、電子供給層１１６上のｐ型層１２２をパターニングする。この工程では、ｐ型層１２２の一部にエッチングマスク（図示省略）を形成し、エッチングマスクが形成されていない領域のｐ型層１２２を、電子供給層１１６が露出するまでエッチングする。

次いで、図６に示すように、ダイオード領域Ｊ２内の、電子供給層１１６、電子走行層１１４及びバッファ層１１２を除去する。これは、電子供給層１１６のＨＥＭＴ領域Ｊ１にエッチングマスク（図示省略）を形成し、エッチングマスクが形成されていない領域（ダイオード領域Ｊ２）の電子供給層１１６、電子走行層１１４及びバッファ層１１２を、半導体基板１１０が露出するまでエッチングすることで形成することができる。その後、エッチングマスクを除去する。

次いで、図７に示すように、半導体基板１１０の下面１１０ｂに亜鉛酸化物層１３０を成膜する。成膜方法としては、ＰＬＤ法、スパッタ法などを利用することができる。この時、酸素をドーパントとして亜鉛酸化物層１３０を成膜する。これにより、ｎ型の亜鉛酸化物からなる亜鉛酸化物層１３０が半導体基板１１０の下面１１０ｂに成膜される。次いで、亜鉛酸化物層１３０の下面に第２電極１３２を形成する。第２電極１３２の成膜方法は、スパッタ法やＥＢ蒸着法を利用することができる。

次いで、図８に示すように、ＨＥＭＴ領域Ｊ１の電子供給層１１６の上面にドレイン電極１２４及びソース電極１１８を形成し、ｐ型層１２２の上面に第１ゲート電極１２０を形成する。また、半導体基板１１０の上面１１０ａのダイオード領域Ｊ２に第１電極１２８を形成する。各電極（１１８、１２０、１２４、１２８）は、スパッタ法やＥＢ蒸着法などを利用して形成することができる。

上述のように、本実施例の半導体装置１００において、第１電極１２８は、半導体基板１１０の上面１１０ａ側に設けられており、第２電極１３２は、半導体基板１１０の下面１１０ｂ側に設けられている。また、ＨＥＭＴ電極１２５は、半導体基板１１０の上面１１０ａ側に設けられている。このため、第１電極１２８及び第２電極１３２の間の絶縁の確保、及び、ＨＥＭＴ電極１２５と第２電極１３２の間の絶縁の確保が容易となる。半導体基板１１０の上面１１０ａ側には、配線、パッドが必要である。第２電極１３２が、半導体基板１１０の下面１１０ｂに設けられていれば、半導体基板１１０の上面１１０ａ側に設けられる電極、配線、パッドのレイアウトを簡単化することができる。この結果、半導体装置１００は、小型化に有利な形態となる。

上述のように、特許文献１には、半導体基板の上面側に、ＦＥＴとＬＥＤが形成されている半導体装置が開示されている。特許文献１の半導体装置では、半導体基板上に複数のエッチング開口部を設けている。ｎ型ＧａＮ層のエッチング開口部上に、ＬＥＤのカソード側となるｎ型電極が形成されており、ｐ型ＡｌＧａＮ層のエッチング開口部上に、ＬＥＤのアノード側となるｐ型電極が形成されている。一般的に、ｎ型ＧａＮ層とｐ型ＡｌＧａＮ層は、半導体基板よりも薄く形成されている。このため、各層のエッチング開口部を形成するには、エッチングを高精度にコントロールすることが必要になる。一方、半導体装置１００において、ＨＥＭＴ１２６が設けられている半導体基板１１０の上面１１０ａ側には、ダイオード１３４を構成する第１電極１２８が設けられている。また、第１電極１２８は、半導体基板１１０の上面１１０ａに設けられている。上述のように、半導体基板１１０の厚みは、ＨＥＭＴを構成する各層（１１２、１１４、１１６）の厚みよりも十分に厚い。本実施例では、図６において、電子供給層１１６、電子走行層１１４及びバッファ層１１２を、半導体基板１１０が露出するまでエッチングしている。この場合、例えば、電子走行層１１４、電子供給層１１６を露出するまでエッチングする場合よりも、エッチングの精度が必要とされない。このため、半導体装置１００を容易に製造することができる。

図９を用いて、実施例１と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例２では、ＨＥＭＴ２２６の構成が、実施例１のＨＥＭＴ１２６の構成と異なる。具体的には、ＨＥＭＴ２２６では、電子供給層１１６と第１ゲート電極１２０の間にｐ型層１２２が形成されていない。また、第１ゲート電極１２０は、電子供給層１１６にショットキー接触している。

半導体装置２００の動作について説明する。第１ゲート電極１２０に電圧が印加されない間は、２次元電子ガスが、ドレイン電極１２４及びソース電極１１８間を導通する。このため、ドレイン電極１２４とソース電極１１８間を電流が流れる。即ち、ＨＥＭＴ２２６はオン状態となる。一方、第１電極１２８に電圧が印加されないため、ダイオード１３４内を電流は流れない。

第１ゲート電極１２０に負の電圧を印加すると、第１ゲート電極１２０に対応する範囲の２ＤＥＧが消失する。これにより、ドレイン電極１２４及びソース電極１１８間に電流が流れない。即ち、ＨＥＭＴ２２６はオフ状態となる。一方、第１ゲート電極１２０に負の電圧が印加されると、第１電極１２８にも負の電圧が印加される。上述のように、ダイオード１３４は、負の電圧を印加された場合、即ち、逆バイアスでも、ダイオード１３４内を電流が流れる。この結果、ダイオード１３４は、光を発光する。

半導体装置２００の作用効果について、図１０を用いて説明する。実施例１の場合と同様、半導体装置２００では、ＨＥＭＴ２２６がオフ状態の時に、ドレイン電極１２４と第１ゲート電極１２０の間に高電圧（例えば、約３００Ｖ）が印加される（図９の時間Ｔ３）。これにより、ＨＥＭＴ２２６のオン状態における抵抗が増加する電流コラプス現象が発生する。電子がトラップされている状態で、ＨＥＭＴ２２６をオン状態にすると、ドレイン電極１２４とソース電極１１８間を流れる電流が減少する（図１０の時間Ｔ４）。半導体装置２００においては、第１ゲート電極１２０に負の電圧が印加されているとき、ＨＥＭＴ２２６がオフ状態になり、ダイオード１３４はオン状態になる（図１０の時間Ｔ３）。これは、ダイオード１３４に負の状態を印加された場合でも、ダイオード１３４内に電流を流すことができるからである。半導体装置２００は、ダイオード１３４から発光される光の一部が、ＨＥＭＴ２２６に照射されるように構成されている。ダイオード１３４から発光される光は、第１ゲート電極１２０のドレイン側端部の電子供給層１１６の上面又はバルクにトラップされている電子を放出することができる。このような構成によると、ドレイン電極１２４と第１ゲート電極１２０の間への高電圧の印加時に、第１ゲート電極１２０のドレイン側端部の電子供給層１１６の上面又はバルクにトラップされる電子量を低減することができる。この結果、ＨＥＭＴ２２６のオン状態における電流コラプス現象の影響を低減することができる。

図１１を用いて、実施例１と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例３では、亜鉛酸化物層１３０が、半導体基板１１０と、バッファ層１１２及び第１電極１２８との間に形成されている点が、実施例１と異なる。

半導体装置３００の動作は、半導体装置１００の動作と同じである。即ち、各電極１２０、１２８に電圧が印加されない場合、ＨＥＭＴ１２６、ダイオード３３４は共にオフ状態となる。一方、各電極１２０、１２８に正の電圧が印加される場合、ＨＥＭＴ１２６、ダイオード３３４は共にオン状態となる。このような構成によっても、実施例１と同様の効果を奏することができる。ダイオード３３４内を電流が流れると、半導体基板１１０と亜鉛酸化物層１３０のｐ−ｎ接合面から光が発光する。亜鉛酸化物層１３０は、半導体基板１１０よりも光を透過しやすい。このため、亜鉛酸化物層１３０が半導体基板１１０の下面１１０ｂに形成されている場合よりも、亜鉛酸化物層１３０が半導体基板１１０の上面１１０ａに形成されている場合の方が、半導体基板１１０と亜鉛酸化物層１３０のｐ−ｎ接合面から発光される光を、ＨＥＭＴ１２６に効率よく照射することができる。また、亜鉛酸化物層１３０は、半導体基板１１０の上面１１０ａのＨＥＭＴ領域Ｊ１及びダイオード領域Ｊ２に設けられている。即ち、亜鉛酸化物層１３０は、半導体基板１１０の上面１１０ａ側から見たときに、半導体積層体１１５と重複する範囲にも設けられている。このため、半導体積層体１１５の下方にも、発光部１３３が形成される。この結果、発光部１３３から発光される光を、半導体積層体１１５に効率よく照射することができる。

図１２を用いて、実施例４について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例４では、亜鉛酸化物層１３０が、半導体基板１１０の上面１１０ａ側のダイオード領域Ｊ２にのみ形成されている点が、実施例３とは異なる。

半導体装置４００の動作は、半導体装置１００の動作と同じである。即ち、各電極１２０、１２８に電圧が印加されない場合、ＨＥＭＴ１２６、ダイオード４３４は共にオフ状態となる。一方、各電極１２０、１２８に正の電圧が印加される場合、ＨＥＭＴ１２６、ダイオード４３４は共にオン状態となる。このような構成によっても、実施例１と同様の効果を奏することができる。実施例４のＨＥＭＴ領域Ｊ１には、従来公知のＨＥＭＴ１２６が形成されている。一方、実施例３のＨＥＭＴ領域Ｊ１には、半導体基板１１０とバッファ層１１２の間に亜鉛酸化物層１３０が形成されている。半導体基板１１０の上面１１０ａにバッファ層１１２及び半導体積層体１１５を形成する方法は、従来公知の方法であり、亜鉛酸化物層１３０の上面にバッファ層１１２及び半導体積層体１１５を形成する方法よりも、結晶性の良いＨＥＭＴを製造することができる。このため、半導体装置４００は、半導体装置３００よりも容易に製造することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１００、２００、３００、４００：半導体装置
１１０：半導体基板
１１０ａ：上面
１１０ｂ：下面
１１２：バッファ層
１１４：電子走行層
１１６：電子供給層
１１８：ソース電極
１２０：第１ゲート電極
１２２：ｐ型層
１２４：ドレイン電極
１２５：ＨＥＭＴ電極
１２６、２２６：ＨＥＭＴ
１２８：第１電極（第２ゲート電極）
１３０：亜鉛酸化物層
１３２：第２電極
１３３：発光部
１３４、３３４、４３４：ダイオード
１４２、１４４：端子
１４６：抵抗
Ｊ１：ＨＥＭＴ領域
Ｊ２：ダイオード領域

Claims (8)

1. ２次元電子ガス層をチャネルとして動作する半導体装置であって、
   ｐ型のシリコンである基板と、
   前記基板の第１主面側に設けられており、前記基板の前記第１主面の第１範囲に対応して配置されており、前記２次元電子ガス層を発生可能に構成されている半導体積層体と、
   前記基板の前記第１主面側に設けられており、前記基板の前記第１主面の前記第１範囲とは異なる第２範囲に対応して配置されている第１電極と、
   前記基板の第２主面側に設けられている第２電極と、
   前記第１電極と前記第２電極の間に配置されており、前記基板に接するｎ型の亜鉛酸化物（ＺｎＯ）の亜鉛酸化物層と、を備え、
   前記第１電極と前記第２電極の間を流れる電流を利用して発光する発光部が構成されており、
   前記発光部は、前記基板と前記亜鉛酸化物層で構成されるダイオードを有する、半導体装置。
2. 前記亜鉛酸化物層は、前記基板の前記第２主面に接する、請求項１に記載の半導体装置。
3. 前記亜鉛酸化物層は、前記基板の前記第１主面に直交する方向から見たときに、前記半導体積層体と重複する範囲に配置されている、請求項２に記載の半導体装置。
4. 前記亜鉛酸化物層は、前記基板の前記第１主面に接する、請求項１に記載の半導体装置。
5. 前記亜鉛酸化物層は、前記基板の前記第１主面に直交する方向から見たときに、前記半導体積層体と重複する範囲に配置されている、請求項４に記載の半導体装置。
6. 前記亜鉛酸化物層は、前記基板の前記第１主面の前記第２範囲に選択的に設けられている、請求項４に記載の半導体装置。
7. 前記半導体積層体の上方に設けられているゲート電極を、さらに、備えており、
   前記第１電極と前記ゲート電極が接続しており、
   前記ゲート電極に電圧が印加されることで、前記２次元電子ガス層の電子密度が変化する、請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記半導体積層体の上方に設けられており、前記ゲート電極から離れて配置されているドレイン電極と、
   前記半導体積層体の上方に設けられており、前記ゲート電極及び前記ドレイン電極から離れて配置されているソース電極と、を備えており、
   前記ゲート電極は、前記ドレイン電極と前記ソース電極の間に設けられている、請求項７に記載の半導体装置。

Images