JP2017022288A

JP2017022288A - 半導体装置

Info

Publication number: JP2017022288A
Application number: JP2015140006A
Authority: JP
Inventors: 高志勝野; Takashi Katsuno
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2015-07-13
Filing date: 2015-07-13
Publication date: 2017-01-26

Abstract

【課題】発光部を備える半導体装置において、電極のレイアウトが複雑にならない。【解決手段】半導体装置１００は、ヘテロ接合を有する半導体層１１５と、半導体層１１５の上方に設けられているドレイン電極１３２と、半導体層１１５の上方に設けられており、ドレイン電極１３２から離れて配置されているソース電極１２８と、第２半導体層１１５の上方に設けられており、ドレイン電極１３２とソース電極１２８の間に配置されているゲート電極１３０と、半導体層１１５とゲート電極１３０の間、半導体層１１５とドレイン電極１３２の間、及び、半導体層１１５とソース電極１２８の間、の少なくとも１つの間に設けられている発光部１２４と、を備える。【選択図】図１

Description

本明細書で開示する技術は、発光部を備える半導体装置に関する。

２次元電子ガス層をチャネルとして動作する半導体装置が開発されている。この種の半導体装置は、ヘテロ接合を有する半導体層と、ドレイン電極と、ソース電極と、ゲート電極で構成されている。半導体層は、第１半導体層と、第１半導体層とヘテロ接合する第２半導体で構成されている。この種の半導体装置は、ヘテロ接合近傍に発生する２次元電子ガス層をチャネルとして利用することで、ドレイン電極とソース電極との間に電流が流れるように構成されている。

この種の半導体装置では、第２半導体層の上面又はバルクに蓄積する電荷によってドレイン電極とソース電極の間を流れる電流が減少する電流コラプス現象の発生が問題となっている。特許文献１は、第２半導体層の上面又はバルクに光を照射することで、蓄積された電荷を放出させ、電流コラプス現象の影響を低減する技術を開示する。

特開２００８−１９８７３１号公報

特許文献１の半導体装置では、ＦＥＴとＬＥＤが同一半導体基板上に形成されている。特許文献１の半導体装置では、ＦＥＴを構成するドレイン電極、ソース電極、及び、ゲート電極とは別に、ＬＥＤのカソードとなるｎ型電極とＬＥＤのアノードとなるｐ型電極が形成されている。このため、特許文献１の半導体装置では、ＦＥＴを構成するドレイン電極、ソース電極、及び、ゲート電極に加えて、ＬＥＤを構成するｎ型電極、及び、ｐ型電極を必要とし、半導体装置を上面視したときのレイアウトが煩雑となる。

本明細書に開示する半導体装置は、ヘテロ接合を有する半導体層と、半導体層の上方に設けられているドレイン電極と、半導体層の上方に設けられており、ドレイン電極から離れて配置されているソース電極と、半導体層の上方に設けられており、ドレイン電極とソース電極の間に配置されているゲート電極と、半導体層とゲート電極の間、半導体層とドレイン電極の間、及び、半導体層とソース電極の間、の少なくとも１つの間に設けられている発光部と、を備える。

上記の半導体装置では、発光部は、半導体層とゲート電極の間、半導体層とドレイン電極の間、及び、半導体層とソース電極の間、の少なくとも１つの間に設けられている。半導体層とドレイン電極又は半導体層とソース電極の間に発光部が設けられている場合、発光部は、ドレイン電極とソース電極との間を流れる電流により発光することができる。また、半導体層とゲート電極の間に発光部が設けられている場合、発光部は、ゲート電極とソース電極との間を流れる電流により、発光することができる。すなわち、発光部に電流を流すために、ゲート電極、ソース電極、ドレイン電極以外の電極を設ける必要が無い。このため、上面視したときの半導体装置のレイアウトを簡単化することができる。

実施例１に係る半導体装置の断面図である。実施例１に半導体装置の等価回路図である。実施例１に係る半導体装置の動作を示す図である。実施例１の半導体装置の製造工程を示す図である（１）。実施例１の半導体装置の製造工程を示す図である（２）。実施例１の半導体装置の製造工程を示す図である（３）。実施例２に係る半導体装置の断面図である。実施例３に係る半導体装置の断面図である。実施例３に係る半導体装置の動作を示す図である。実施例４に係る半導体装置の断面図である。実施例５に係る半導体装置の断面図である。実施例６に係る半導体装置の断面図である。実施例７に係る半導体装置の断面図である。従来の半導体装置の断面図である。

以下に説明する実施例の主要な特徴を列記しておく。なお、以下に示す技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。

（特徴１）発光部の一実施形態は、半導体層とゲート電極の間に設けられていてもよい。電流コラプス現象の原因となる電荷の多くは、ゲート電極の近傍に蓄積される。半導体層とゲート電極の間に発光部を設けることで、発光部と電流コラプス現象の原因となる電荷の距離が短くなる。これにより、発光部が発光する光を、電流コラプス現象の原因となる電荷に効率的に照射することができる。この結果、電流コラプス現象の影響をより効果的に低減することができる。

（特徴２）発光部は、ｐ型の窒化ガリウムのアノード層とｎ型の亜鉛酸化物カソード層で構成されるダイオードを有していてもよい。ｐ型の窒化ガリウムのアノード層とｎ型の亜鉛酸化物カソードで構成されるダイオードは、印加される電圧の方向が順方向、逆方向のいずれの場合でも、光を発光することができる。このため、アノード層とカソード層の積層の順番は、印加される電圧の方向によって限定されない。

（特徴３）アノード層が、半導体層側に配置されており、カソード層が、ゲート電極側に配置されていてもよい。このような構成によると、アノード層から伸びる空乏層が、半導体層に向かって広がる。これにより、アノード層に対応する範囲の半導体層のヘテロ接合界面が空乏化される。このため、半導体層のヘテロ接合界面が空乏化されている状態では、ドレイン電極とソース電極の間を電流が流れない。この結果、ノーマリオフ型の半導体装置が構成される。

（特徴４）ダイオードは、さらに、アノード層とカソード層の間に設けられているｉ型の亜鉛酸化物の中間層を含んでいてもよい。このような構成によると、ダイオードの発光強度を向上させることができる。

（特徴５）発光部の他の実施形態は、半導体層とドレイン電極の間、及び、半導体層とソース電極の間、の少なくとも一方に設けられていてもよい。ドレイン電極とソース電極の間を流れる電流は、ゲート電極とソース電極の間を流れる電流よりも大きい。このため、発光部の発光強度は、発光部が半導体層とゲート電極に設けられている場合よりも大きくなる。これにより、電流コラプス現象の原因となる電荷に、より発光強度の高い光を照射することができる。この結果、電流コラプス現象の影響を効果的に低減することができる。

（特徴６）発光部は、ｐ型の窒化ガリウムのアノード層とｎ型の亜鉛酸化物のカソード層で構成されるダイオードを有していてもよい。ｐ型の窒化ガリウムのアノード層とｎ型の亜鉛酸化物カソードで構成されるダイオードは、印加される電圧の方向が順方向、逆方向のいずれの場合でも、光を発光することができる。このため、アノード層とカソード層の積層の順番は、印加される電圧の方向によって限定されない。

（特徴７）発光部は、半導体層とゲート電極の間に設けられているｐ型の窒化ガリウムのｐ型窒化ガリウム層をさらに備えていてもよい。ｐ型窒化ガリウム層と発光部のアノード層が同一面内に存在していてもよい。このような構成によると、ｐ型窒化ガリウム層と発光部のアノード層は、半導体装置を生成する工程の中の共通の工程で作製することができる。

（特徴８）発光部は、さらに、アノード層とカソード層の間に設けられているｉ型の亜鉛酸化物の中間層を含んでいてもよい。このような構成によると、ダイオードの発光強度を向上させることができる。

図１に示されるように、半導体装置１００は、半導体基板１１０と、バッファ層１１２と、半導体層１１５と、発光部１２４と、ソース電極１２８と、ゲート電極１３０と、ドレイン電極１３２を備えている。

半導体基板１１０は、ｐ型のシリコン（Ｓｉ）からなっている。バッファ層１１２は、半導体基板１１０上に設けられており、超格子（ＡｌＮ／ＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）からなっている。半導体層１１５は、第１半導体層１１４と第２半導体層１１６を備えている。第１半導体層１１４は、バッファ層１１２上に設けられており、窒化ガリウム（ＧａＮ）からなっている。第２半導体層１１６は、第１半導体層１１４上に設けられており、窒化アルミニウムガリウム（ＡｌＧａＮ）からなっている。第１半導体層１１４と第２半導体層１１６のヘテロ接合界面に面した領域には、２次元電子ガス（２ＤＥＧ）が生成される。ソース電極１２８、ドレイン電極１３２、及び、発光部１２４は、第２半導体層１１６上に設けられている。ソース電極１２８、ドレイン電極１３２、及び、発光部１２４は、互いに間隔を空けて配置されている。発光部１２４は、ソース電極１２８とドレイン電極１３２の間に配置されている。発光部１２４上には、ゲート電極１３０が設けられている。なお、ソース電極１２８及びドレイン電極１３２は、第２半導体層１１６にオーミック接触している。

発光部１２４は、ダイオード１２６を備えている。ダイオード１２６は、第２半導体層１１６上に設けられている。ダイオード１２６は、アノード層１１８と、中間層１２０と、カソード層１２２を備えている。アノード層１１８は、半導体基板１１０上に設けられており、ｐ型の窒化ガリウムからなっている。中間層１２０は、アノード層１１８上に設けられており、ｉ型の亜鉛酸化物からなっている。カソード層１２２は、中間層１２０上に設けられており、ｎ型の亜鉛酸化物からなっている。また、カソード層１２２上には、ゲート電極１３０が設けられており、ゲート電極１３０は、カソード層１２２にオーミック接触している。ダイオード１２６は、ダイオード１２６のＰＩＮ接合に印加される電圧の方向が、順方向、逆方向のいずれの場合においても、光を発光することができる。すなわち、ダイオード１２６のＰＩＮ接合に印加される電圧の方向が、順方向、逆方向のいずれの場合においても、ダイオード１２６内を電流が流れる。ダイオード１２６のＰＩＮ接合に逆方向の電圧が印加された場合に、ダイオード１２６が光を発光するメカニズムは、アバランシェ降伏とトンネル効果である。なお、ゲート電極１３０は、カソード層１２２にオーミック接触している。

図２を用いて、実施例１に係る半導体装置１００の等価回路を説明する。第１端子１４２には、ゲート電極１３０が接続されている。第２端子１４４には、ドレイン電極１３２が接続されている。ソース電極１２８は、接地に接続されている。第１端子１４２とゲート電極１３０の間には、ダイオード１２６が接続されている。

次に、半導体装置１００の動作について説明する。ゲート電極１３０に接地電圧を印加している間は、アノード層１１８と第２半導体層１１６の界面から伸びる空乏層がアノード層１１８に対応する範囲のヘテロ接合界面を空乏化し、その範囲の２ＤＥＧが消失する。このため、ドレイン電極１３２とソース電極１２８の間には電流Ｉ_Ｄは流れない。また、ゲート電極１３０とソース電極１２８の間には電流Ｉ_Ｇは流れない。

一方、ゲート電極１３０に正の電圧が印加されると、アノード層１１８と第２半導体層１１６の界面から伸びる空乏層が消失する。これにより、２次元電子ガスが、ドレイン電極１３２とソース電極１２８の間に連続して形成される。これにより、ドレイン電極１３２とソース電極１２８の間を電流Ｉ_Ｄが流れる。ゲート電極１３０に正の電圧が印加される場合、ダイオード１２６のＰＩＮ接合に逆方向の電圧が印加されることとなる。上述のように、ダイオード１２６は、ＰＩＮ接合に逆方向の電圧が印加される場合でも、電流を流すことができる。このため、ゲート電極１３０とソース電極１２８の間を電流Ｉ_Ｇが流れる。電流Ｉ_Ｇは、電流Ｉ_Ｄよりも小さい値である（例えば、図３参照）。ダイオード１２６を電流Ｉ_Ｇが流れることで、ダイオード１２６は光を発光する。

次いで、半導体装置１００の作用効果について、図３を用いて説明する。半導体装置１００では、ゲート電極１３０に接地電圧を印加している時に、ドレイン電極１３２とゲート電極１３０の間に高電圧（例えば、およそ３００Ｖ）が印加される（図３の時間Ｔ１）。このとき、ゲート電極１３０からドレイン側に向けて電子が注入され、その電子の一部がゲート電極１３０のドレイン側端部の第２半導体層１１６の上面又はバルクにトラップされる。これにより、ゲート電極１３０のドレイン側端部に負帯電領域が形成される。この負帯電領域の影響によって、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象が発生する。電子がトラップされている状態で、ゲート電極１３０に正の電圧を印加すると、ドレイン電極１３２とソース電極１２８の間を流れる電流Ｉ_Ｄが減少する。半導体装置１００においては、ゲート電極１３０に正の電圧を印加すると、電流Ｉ_Ｄ、Ｉ_Ｇが流れるとともに、ダイオード１２６は光を発光する（図３の時間Ｔ２）。ダイオード１２６から発光される光の一部は、第２半導体層１１６に照射されるように構成されている。ＧａＮのバンドギャップ（約３．４ｅＶ）に相当する波長λ_１は約３６５ｎｍであり、ダイオード１２６から発光される光の波長λ_２は、約３６８ｎｍである。即ち、ダイオード１２６から発光される光の波長λ_２は、ＧａＮのバンドギャップ（波長λ_１）以下となり、ＧａＮのバンド間からのキャリアは生成されない。このため、ダイオード１２６から発光される光が電流コラプス領域に照射されることで、ゲート電極１３０のドレイン側端部の第２半導体層１１６の上面又はバルクにトラップされた電子のみを放出することができる。これにより、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。なお、電流コラプス現象の原因となる電子の多くは、ゲート電極１３０の近傍にトラップされる。ダイオード１２６は、第２半導体層１１６とゲート電極１３０の間に設けられている。このような構成によると、ダイオード１２６と電流コラプス現象の原因となる電子の距離を短くすることができる。これにより、ダイオード１２６から発光される光を、電流コラプス現象の原因となる電子へ効率的に照射することができる。この結果、電流コラプス現象の影響を効果的に低減することができる。

（半導体装置１００の製造方法）
まず、図４に示すように、半導体基板１１０、バッファ層１１２、第１半導体層１１４、第２半導体層１１６、アノード層１１８が積層した積層体を準備する。この積層体は、ＭＯＣＶＤ技術を利用して、半導体基板１１０上に結晶成長させることで形成することができる。

次いで、図５に示すように、アノード層１１８上に、中間層１２０及びカソード層１２２を順に成膜する。成膜方法としては、ＰＬＤやスパッタ法などを用いることができる。この時、酸素をドーパントとして、中間層１２０及びカソード層１２２を成膜する。ドーパント濃度は、中間層１２０を成膜するときは、１×１０^１７ｃｍ^３以下に調整し、カソード層１２２を成膜するときは、約３×１０^１８ｃｍ^３となるように調整する。

次いで、図６に示すように、第２半導体層１１６上のカソード層１２２、中間層１２０、及び、アノード層１１８をパターニングする。この工程では、カソード層１２２の一部にエッチングマスクを形成（図示省略）し、エッチングが形成されていない領域のカソード層１２２、中間層１２０、及び、アノード層１１８を、第２半導体層１１６が露出するまでエッチングする。

次いで、第２半導体層１１６及び複数のカソード層１２２上に、Ｔｉ、Ａｌ、Ｎｉが順に積層された電極形成膜をパターニングする。次いで、およそ６００℃でアニールすることで、電極形成膜から各電極（１３０、１３２）を形成する。アニールすることで、各電極（１２８、１３０、１３２）は、オーミック電極となる。これにより、図１に示す実施例１の半導体装置１００が完成する。

上述のように、半導体装置１００において、ダイオード１２６は、第２半導体層１１６とゲート電極１３０の間に設けられている。このような構成によると、ダイオード１２６に電流を流すために、従来の半導体装置１０００に電極などを追加する必要が無い。このため、従来の半導体装置１０００にダイオード１２６に電流を流すための電極を追加している半導体装置（例えば、特許文献１）と比較して、半導体装置１００は、各電極１２８、１３０、１３２の間の絶縁の確保が容易となる。また、半導体装置１００の上面側には、配線、パッドが必要である。ダイオード１２６に電流を流すための電極などを従来の半導体装置１０００に追加する必要が無いため、半導体装置１００の上面側に設けられる電極、配線、パッドのレイアウトを簡単化することができる。また、半導体装置１００は、ダイオード１２６に電流を流すための電極などを有する半導体装置（例えば、特許文献１）と比較して、上面視したときの面積を小さくすることができる。

図７を用いて、実施例１と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例２では、第２半導体層１１６とドレイン電極１３２の間にダイオード１２６が設けられており、第２半導体層１１６とゲート電極１３０の間には、ｐ型窒化ガリウム層２３４が設けられおり、ソース電極１２８は第２半導体層１１６上に設けられている。ｐ型窒化ガリウム層２３４は、アノード層１１８と同様に、ｐ型の窒化ガリウムからなる。ｐ型窒化ガリウム層２３４は、アノード層１１８と同一面内に存在している。このような構成によると、ｐ型窒化ガリウム層２３４は、図４のアノード層１１８をパターニングすることで形成することができる。

半導体装置２００の動作は、半導体装置１００の動作と同じである。即ち、ゲート電極１３０に接地電圧が印加されている場合、電流Ｉ_Ｄ、Ｉ_Ｇは流れない。一方、ゲート電極１３０に正の電圧が印加されると、電流Ｉ_Ｄ、Ｉ_Ｇは流れる。ドレイン電極１３２とソース電極１２８の間を電流Ｉ_Ｄが流れると、ダイオード１２６に電流Ｉ_Ｄが流れる。この結果、第２半導体層１１６とドレイン電極１３２の間に設けられているダイオード１２６は光を発光する。ダイオード１２６から発光される光の一部は、第２半導体層１１６に照射されるように構成されている。これにより、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。なお、半導体装置２００において、ダイオード１２６は、第２半導体層１１６とドレイン電極１３２の間に設けられている。電流Ｉ_Ｄは、Ｉ_Ｇよりも大きい。このため、ダイオード１２６に流れる電流は、ゲート電極１３０と第２半導体層１１６の間にダイオード１２６が設けられている場合にダイオード１２６に流れる電流よりも、大きくなる。これにより、ダイオード１２６の発光する光の発光強度は、より大きくなる。この結果、発光強度の大きい光を、電流コラプス現象の原因となる電子に照射することで、電流コラプス現象の影響をより効果的に低減することができる。

図８を用いて、実施例２と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例３では、第２半導体層１１６とゲート電極１３０の間に、ｐ型窒化ガリウム層２３４が配置されていない。すなわち、ゲート電極１３０は、第２半導体層１１６上に設けられている。なお、ゲート電極１３０は、第２半導体層１１６にショットキー接触している。

半導体装置３００の動作について説明する。ゲート電極１３０に接地電圧が印加されている間は、２次元電子ガスが、ドレイン電極１３２とソース電極１２８の間に連続して形成される。このため、ドレイン電極１３２とソース電極１２８の間を電流Ｉ_Ｄが流れる。この結果、第２半導体層１１６とソース電極１２８の間、及び、第２半導体層１１６とドレイン電極１３２の間、に設けられているダイオード１２６に電流Ｉ_Ｄが流れ、ダイオード１２６は光を発光する。ダイオード１２６から発光される光の一部は、第２半導体層１１６に照射されるように構成されている。

一方、ゲート電極１３０に負の電圧を印加すると、ゲート電極１３０に対応する範囲の２次元電子ガスが消失する。これにより、ドレイン電極１３２とソース電極１２８の間に電流Ｉ_Ｄが流れない。このため、ドレイン電極１３２とソース電極１２８の間に配置されているダイオード１２６に電流Ｉ_Ｄは流れない。

半導体装置３００の効果について、図９を用いて説明する。半導体装置３００では、ゲート電極１３０に負の電圧を印加している時に、ドレイン電極１３２とソース電極１２８の間に高電圧（例えば、およそ３００Ｖ）が印加される（図９の時間Ｔ３）。これにより、電子の一部がゲート電極１３０のドレイン側端部の第２半導体層１１６の上面又はバルクにトラップされる。電子がトラップされている状態で、ゲート電極１３０への負の電圧の印加を停止すると、ドレイン電極１３２とソース電極１２８の間を流れる電流Ｉ_Ｄが減少する（図９の時間Ｔ４）。半導体装置３００においては、ドレイン電極１３２とソース電極１２８の間を電流Ｉ_Ｄが流れることで、ダイオード１２６が発光する。ダイオード１２６から発光される光の一部は、第２半導体層１１６に照射されるように構成されている。ダイオード１２６から発光される光により、ゲート電極１３０のドレイン側端部の第２半導体層１１６の上面又はバルクにトラップされた電子のみを放出することができる。これにより、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。

図１０を用いて、実施例２と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例４では、第２半導体層１１６とソース電極１２８の間にダイオード１２６が設けられており、ドレイン電極１３２は、第２半導体層１１６上に設けられている。この半導体装置４００において、ゲート電極１３０に接地電圧が印加されている場合、電流Ｉ_Ｄ、Ｉ_Ｇは流れない。一方、ゲート電極１３０に正の電圧が印加されると、電流Ｉ_Ｄ、Ｉ_Ｇは流れる。ドレイン電極１３２とソース電極１２８のとの間を電流Ｉ_Ｄが流れると、ダイオード１２６に電流Ｉ_Ｄが流れる。この結果、第２半導体層１１６とドレイン電極１３２の間に設けられているダイオード１２６は光を発光する。ダイオード１２６から発光される光の一部は、第２半導体層１１６に照射されるように構成されている。これにより、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。

図１１を用いて、実施例１と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例５では、第２半導体層１１６とゲート電極１３０の間に加えて、第２半導体層１１６とソース電極１２８の間、及び、第２半導体層１１６とドレイン電極１３２の間に、ダイオード１２６が設けられている。半導体装置５００の動作は、半導体装置１００の動作と同じである。即ち、ゲート電極１３０に接地電圧が印加されている場合、電流Ｉ_Ｄ、Ｉ_Ｇは流れない。一方、ゲート電極１３０に正の電圧が印加されると、電流Ｉ_Ｄ、Ｉ_Ｇは流れる。半導体装置５００では、電流Ｉ_Ｇが流れることで、第２半導体層１１６とゲート電極１３０の間のダイオード１２６が発光する。また、電流Ｉ_Ｄが流れることで、第２半導体層１１６とソース電極１２８の間、及び、第２半導体層１１６とドレイン電極１３２の間のダイオード１２６が発光する。複数のダイオード１２６から発光されるそれぞれの光の一部は、第２半導体層１１６に照射されるように構成されている。これにより、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。

図１２を用いて、実施例２と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例６では、ソース電極１２８とドレイン電極１３２の間の領域１４０において、絶縁膜１３４が第１半導体層１１４上に設けられている。即ち、領域１４０には、第２半導体層１１６は存在しない。ゲート電極１３０は、絶縁膜１３４に形成された溝１３６に設けられている。

半導体装置６００の動作について説明する。ゲート電極１３０に接地電圧が印加されている間は、絶縁膜１３４の下部の電子密度が薄く、ドレイン側とソース側の２次元電子ガスが絶縁される。このため、ドレイン電極１３２とソース電極１２８の間に、電流Ｉ_Ｄは流れない。一方、ゲート電極１３０に正の電圧が印加されると、絶縁膜１３４の下部の電子密度が濃くなり、ドレイン側とソース側の２次元電子ガスが導通する。これにより、ドレイン電極１３２とソース電極１２８の間を電流Ｉ_Ｄが流れる。ドレイン電極１３２とソース電極１２８の間を電流Ｉ_Ｄが流れると、ダイオード１２６に電流Ｉ_Ｄが流れる。この結果、第２半導体層１１６とドレイン電極１３２の間に設けられているダイオード１２６は光を発光する。ダイオード１２６から発光される光の一部は、第２半導体層１１６に照射されるように構成されている。これにより、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。

図１３を用いて、実施例６と異なる点について説明する。なお、実施例間で共通する構成については、同じ符号を付して説明を省略する。実施例７では、第２半導体層１１６とソース電極１２８の間にダイオード１２６が設けられており、ドレイン電極１３２は、第２半導体層１１６上に設けられている。この半導体装置７００において、ゲート電極１３０に接地電圧が印加されている場合、電流Ｉ_Ｄは流れない。一方、ゲート電極１３０に正の電圧が印加されると、電流Ｉ_Ｄは流れる。ドレイン電極１３２とソース電極１２８のとの間を電流Ｉ_Ｄが流れると、ダイオード１２６に電流Ｉ_Ｄが流れる。この結果、第２半導体層１１６とソース電極１２８の間に設けられているダイオード１２６は光を発光する。ダイオード１２６から発光される光の一部は、第２半導体層１１６に照射されるように構成されている。これにより、ドレイン電極１３２とソース電極１２８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

上記の各実施例では、発光部１２４は、ｐ型の窒化ガリウムのアノード１１８層とｎ型の亜鉛酸化物のカソード層１２２で構成されている。しかしながら、カソード層１２２は、ＺｎＳ、ＺｎＳｅ、ＩｎＰ、ＩｎＧａＮ、ＡｌＧａＩｎＰ、又は、有機材料（ｍｅｈ−ＰＰＶ、ＰＰＴ、ＣＮ−ＰＰＴなどの積層）からなっていてもよい。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１００、２００、３００、４００、５００、６００、７００、１０００：半導体装置
１１０：半導体基板
１１２：バッファ層
１１４：第１半導体層
１１５：半導体層
１１６：第２半導体層
１１８：アノード層
１２０：中間層
１２２：カソード層
１２４：発光部
１２６：ダイオード
１２８：ソース電極
１３０：ゲート電極
１３２：ドレイン電極
１３４：絶縁膜
１３６：溝
１４０：領域
１４２、１４４：端子
２３４：ｐ型窒化ガリウム層
Ｉ_Ｇ、Ｉ_Ｄ：電流

Claims

ヘテロ接合を有する半導体層と、
前記半導体層の上方に設けられているドレイン電極と、
前記半導体層の上方に設けられており、前記ドレイン電極から離れて配置されているソース電極と、
前記半導体層の上方に設けられており、前記ドレイン電極と前記ソース電極の間に配置されているゲート電極と、
前記半導体層と前記ゲート電極の間、前記半導体層と前記ドレイン電極の間、及び、前記半導体層と前記ソース電極の間、の少なくとも１つの間に設けられている発光部と、を備える半導体装置。
前記発光部は、前記半導体層と前記ゲート電極の間に設けられている、請求項１に記載の半導体装置。
前記発光部は、ｐ型の窒化ガリウムのアノード層とｎ型の亜鉛酸化物のカソード層で構成されるダイオードを有する、請求項２に記載の半導体装置。
前記アノード層が、前記半導体層側に配置されており、
前記カソード層が、前記ゲート電極側に配置されている、請求項３に記載の半導体装置。
前記ダイオードは、さらに、前記アノード層と前記カソード層の間に設けられているｉ型の亜鉛酸化物の中間層を含む、請求項３又は４に記載の半導体装置。
前記発光部は、前記半導体層と前記ドレイン電極の間、及び、前記半導体層と前記ソース電極の間、の少なくとも一方に設けられている、請求項１に記載の半導体装置。
前記発光部は、ｐ型の窒化ガリウムのアノード層とｎ型の亜鉛酸化物のカソード層で構成されるダイオードを有する、請求項６に記載の半導体装置。
前記半導体層と前記ゲート電極の間に設けられているｐ型の窒化ガリウムのｐ型窒化ガリウム層をさらに備え、
前記ｐ型の窒化ガリウム層と前記発光部の前記アノード層が同一面内に存在する、請求項７に記載の半導体装置。
前記ダイオードは、さらに、前記アノード層と前記カソード層の間に設けられているｉ型の亜鉛酸化物の中間層を含む、請求項７又は８に記載の半導体装置。