JP5514046B2 - スイッチ素子駆動回路 - Google Patents

Description

本発明は、スイッチ素子駆動回路に関するものである。

従来、入力電源の両端間にトランスの一次巻線を介してスイッチング素子を接続し、トランスの二次巻線にダイオードを介して平滑コンデンサを接続してなるフライバックコンバータが提供されている（例えば特許文献１参照）。

上記特許文献に開示されたフライバックコンバータでは、二次側の出力電圧変動を誤差検出回路で検出し、フォトカプラーにより制御回路へ伝達し、制御回路でスイッチング素子のオン／オフを制御することで、出力電圧を制御している。

ところで、負荷への電力供給をオン／オフするためのスイッチ素子を駆動するスイッチ素子駆動回路として、スイッチ素子の制御電極に二次巻線が接続されたトランスと、トランスの一次巻線に流れる電流を制御する制御回路を備えたものが従来提案されている。スイッチ素子の両端間には負荷と電源が直列に接続されており、スイッチ素子がオン／オフすることで、負荷への給電がオン／オフされている。このスイッチ素子駆動回路では、二次側の電圧又は電流を一次側の制御回路にフィードバックし、制御回路が、二次側の電圧又は電流に基づいて、トランスの一次巻線に流れる電流を制御することによって、スイッチ素子のオン／オフを制御している。

特開平１−１９０２６２号公報

上述したスイッチ素子駆動回路では、トランスの二次巻線に発生する電圧や二次巻線に流れる電流をモニタし、一次側にフィードバックすることで、制御回路が、トランスの一次巻線に流れる電流を制御していた。そのため、二次側と電気的に絶縁された一次側に、二次側の電圧や電流をフィードバックするための回路構成が複雑になり、小型化やコストダウンが図りにくいという問題があった。

また、後者のスイッチ素子駆動回路では、二次巻線の両端電圧が同じ値であっても、負荷が大きくなって負荷電流が増加すると、スイッチ素子の内部に加わる電圧が実効的に低下し、スイッチ素子のオン状態が不十分になる可能性があった。そして、スイッチ素子のオン状態が不十分になると、負荷に電流が流れにくくなり、効率の低下や発熱などの損失が発生するという問題があった。

本発明は上記課題に鑑みて為されたものであり、その目的とするところは、小型化及びコストダウンを図ることができ、且つ、スイッチ素子のオン状態が不十分な状態となるのを抑制できるスイッチ素子駆動回路を提供することにある。

上記課題を解決するために、本発明のスイッチ素子駆動回路は、スイッチ素子と、トランスと、第１制御回路と、検出手段と、第２制御回路を備えることを特徴とする。スイッチ素子は、負荷への電力供給をオン／オフする。スイッチ素子の制御端子は、トランスの二次巻線の両端間に接続される。第１制御回路は、トランスの一次巻線に電流が流れるオン期間と一次巻線に電流が流れないオフ期間を交互に設けて、スイッチ素子をオン／オフさせる。検出手段はスイッチ素子に流れる負荷電流を検出する。第２制御回路は、負荷電流と二次巻線の両端電圧との対応関係が予め設定されており、検出手段によって検出された負荷電流をもとに二次巻線の両端電圧の設定値を求め、二次巻線の両端電圧の設定値が制御端子に印加されるように、制御端子の駆動条件を制御する。
このスイッチ素子駆動回路において、検出手段には、トランスの二次巻線に流れる電流と負荷電流との対応関係が予め設定されており、検出手段は、二次巻線に流れる電流を検出した結果に基づいて、負荷電流を検出することも好ましい。

このスイッチ素子駆動回路において、検出手段は、スイッチ素子を駆動する前の順方向電圧と、スイッチ素子をオンさせた時の順方向電圧との変化分から、スイッチ素子に流れる電流を検出することも好ましい。

このスイッチ素子駆動回路において、第２制御回路は、スイッチ素子の表面温度を検出する温度検出手段を備え、検出手段は、温度検出手段によって検出された、スイッチ素子を駆動する前の表面温度とスイッチ素子をオンさせた時の表面温度の変化分から、オン抵抗によって生じるジュール熱を求め、このジュール熱からスイッチ素子に流れる電流を検出することも好ましい。

このスイッチ素子駆動回路において、スイッチ素子は、双方向の電流をオン／オフできるように逆向きに直列接続された複数個のトランジスタからなり、複数個のトランジスタのそれぞれに二次巻線と第２制御回路が設けられ、第２制御回路は、検出手段によって検出された負荷電流をもとに二次巻線の両端電圧の設定値を求め、二次巻線の両端電圧の設定値が制御端子に印加されるように、対応するトランジスタの駆動条件を制御することも好ましい。

このスイッチ素子駆動回路において、スイッチ素子は、ドレイン電極とソース電極の間に複数個のゲート電極を有する双方向素子からなることも好ましい。

このスイッチ素子駆動回路において、スイッチ素子は、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタからなることも好ましい。

このスイッチ素子駆動回路において、スイッチ素子は、ゲート電極が接合型のゲート構造を有する電界効果トランジスタからなることも好ましい。

本発明によれば、第２制御回路は、スイッチ素子に流れる電流が、二次巻線の両端電圧に対応する設定値に等しくなるように、制御端子の駆動条件を制御している。したがって、負荷が大きくなって負荷電流が増加し、それによってスイッチ素子の内部に加わる電圧が実効的に低下した場合であっても、スイッチ素子に流れる電流を、二次巻線の両端電圧に対応する設定値に制御できる。よって、スイッチ素子のオン状態が不十分な状態となるのを抑制でき、スイッチ素子の効率が低下したり、発熱などの損失が発生するのを抑制することができる。また、二次側の電流、電圧を一次側へフィードバックしなくても、二次側に設けた第２制御回路が二次側だけで制御端子の駆動条件を制御できるから、スイッチ素子駆動回路の回路構成を簡単にでき、小型化及びコストダウンを図ることができる。

実施形態１のスイッチ素子駆動回路の回路図である。 （ａ）は同上に用いられるスイッチ素子のドレイン−ソース間電圧とドレイン電流の関係を説明する説明図、（ｂ）はドレイン−ソース間電圧とゲート電流の関係を説明する説明図である。 （ａ）（ｂ）は実施形態２のスイッチ素子駆動回路の回路図である。 （ａ）は同上に用いられるスイッチ素子のドレイン−ソース間電圧とドレイン電流との関係を説明する説明図、（ｂ）はゲート電圧とゲート電流の関係を説明する説明図である。 実施形態３のスイッチ素子駆動回路の回路図である。 同上に用いられるスイッチ素子の断面図である。

以下に本発明の実施の形態を図面に基づいて説明する。

（実施形態１）
本発明の実施形態１を図１及び図２に基づいて説明する。図１に本実施形態のスイッチ素子駆動回路１０の回路図を示す。このスイッチ素子駆動回路１０は、ドレイン−ソース間に負荷２１と直流電源２２が直列に接続されたスイッチ素子１のオン／オフを制御するものである。

このスイッチ素子駆動回路１０は、スイッチ素子１と、トランス１１と、第１制御回路１２と、第２制御回路１３とを主要な構成として備える。

スイッチ素子１は例えば電界効果トランジスタ（ＦＥＴ）からなる。このスイッチ素子１のドレイン−ソース間には、負荷２１と直流電源２２の直列回路が接続されており、スイッチ素子駆動回路１０がスイッチ素子１のオン／オフを制御することによって、負荷２１に供給される電力が制御される。

トランス１１の二次巻線ｎ２の一端側はスイッチ素子１のソースに接続され、二次巻線ｎ２の他端側は第２制御回路１３を介してスイッチ素子１のゲート（制御電極）に接続されている。尚、トランス１１の二次巻線ｎ２は、一次巻線ｎ１と逆巻きに巻かれている。

第１制御回路１２は、トランス１１の一次巻線ｎ１に電流が流れるオン期間と、一次巻線ｎ１に電流が流れないオフ期間とを交互に設けており、オフ期間に二次巻線ｎ２に発生する電流によってスイッチ素子１がオンされて、負荷２１に電力が供給される。

第２制御回路１３は、トランス１１の二次側に設けられて、スイッチ素子１の制御電極（ゲート）の駆動条件（例えば印加電圧）を制御する回路である。この第２制御回路１３は、スイッチ素子１のゲート電流を検出する電流検出回路１４と、電流検出回路１４の検出結果に基づいてゲートに印加する電圧を調整する電圧発生回路１５とを備える。尚、電流検出回路１４及び電圧発生回路１５は、トランス１１の二次側から電源を得て動作する。また電圧発生回路１５には、二次巻線の両端電圧とスイッチ素子１に流れる電流（設定値）との対応関係が予め設定されている。

ここで、スイッチ素子駆動回路１０が、スイッチ素子１のゲートに印加する印加電圧を制御する動作について以下に説明する。

トランス１１の一次電流のオフ期間に、二次巻線ｎ２に電流が流れると、スイッチ素子１がオンになり、スイッチ素子１には負荷電流が流れる。電流検出回路１４は、トランスの二次巻線に流れる電流、すなわちスイッチ素子１のゲートに流れるゲート電流Ｉ２を検出する。このゲート電流Ｉ２の大きさは、スイッチ素子１に流れる負荷電流Ｉ１に応じて変化する。図２（ａ）はスイッチ素子１のドレイン−ソース間電圧Ｖ１とドレイン−ソース間電流Ｉ１の関係を、図２（ｂ）はドレイン電圧Ｖ１とゲート電流Ｉ２の関係をそれぞれ示している。スイッチ素子１が非飽和領域で動作していれば、あるゲート電圧Ｖ２において、負荷電流Ｉ１が増加するにつれてゲート電流Ｉ２が低下しており、電圧発生回路１５では、ゲート電流Ｉ２及びゲート電圧Ｖ２から負荷電流Ｉ１を推定することができる。

ところで、図１の回路では、グランドを基準にしてスイッチ素子１のゲートに制御信号が印加されるため、トランス１１の二次巻線ｎ２に発生する電圧が同じであっても、負荷が大きくなって、負荷電流Ｉ１が増加すると、スイッチ素子１の内部にかかる電圧が低下し、それに伴ってドレイン−ソース間に流せる電流Ｉ１が制限されてしまう。

そこで、電圧発生回路１５は、電流検出回路１４が検出したゲート電流Ｉ２から負荷電流Ｉ１を推定し、この負荷電流Ｉ１が、二次巻線ｎ２の両端電圧に対応する設定値に一致するように、スイッチ素子１のゲート駆動条件（ゲート電圧Ｖ２）を制御する。これにより、負荷の大小に関係無く、負荷電流Ｉ１を、二次巻線ｎ２の両端電圧に対応した設定値に制御することができる。したがって、スイッチ素子１のオン状態が不十分な状態となるのを抑制でき、負荷に十分な電流を供給できるとともに、効率の低下や発熱などの損失が発生するのを抑制することができる。

しかも、スイッチ素子駆動回路１０は、二次巻線ｎ２に流れる電流から負荷状態を推定しており、二次側と電気的に絶縁された一次側に二次側の電流、電圧をフィードバックすることなく、二次側だけでゲート印加電圧を決定している。したがって、二次側の電流、電圧を一次側にフィードバックする回路を備える必要が無く、スイッチ素子駆動回路１０の回路構成を簡単にできるから、小型化及びコストダウンを図ることができる。尚、本実施形態では二次巻線ｎ２に流れる電流から負荷状態を検出しているが、スイッチ素子駆動回路１０が、二次巻線ｎ２に印加される電圧から負荷状態を検出してもよい。またスイッチ素子駆動回路１０が、二次巻線ｎ２に流れる電流と二次巻線ｎ２に印加される電圧の両方に基づいて負荷状態を検出してもよい。

また本実施形態では、第２制御回路が、二次巻線ｎ２に流れる電流（＝ゲート電流Ｉ２）から負荷電流Ｉ１を求めているが、スイッチ素子１の順方向電圧Ｖｆから負荷電流Ｉ１を検出してもよい。ここで、スイッチ素子１の順方向電圧Ｖｆはスイッチ素子１の素子温度によって変化する。またスイッチ素子１の素子温度は、環境温度ｔ１と、スイッチ素子１のオン抵抗Ｒ１及びスイッチ素子１に流れる電流Ｉ１から求まるジュール熱（Ｉ１^２×Ｒ１）とで決定される。ジュール熱を除いた環境温度ｔ１は、スイッチ素子１をオンさせた時点での順方向電圧Ｖｆをモニタすることで、環境温度分による順方向電圧を見積もることができる。尚、環境温度の影響は、サーミスタや熱電対などの温度センサで、スイッチ素子１を構成するトランジスタの表面温度を直接検出すればよいが、パッケージなどで時間遅れが発生するため、素子の表面温度を検出するのは難しく、順方向電圧Ｖｆから素子温度を推定する方が実用的である。

第２制御回路１３では、先ずスイッチ素子１をオンさせた時点での順方向電圧Ｖｆをモニタする。その後、スイッチ素子１に電流が流れ始めると、負荷電流に応じたジュール熱が発生して順方向電圧Ｖｆが上昇するので、第２制御回路１３では、順方向電圧Ｖｆの上昇分からスイッチ素子１に流れる電流（負荷電流）を検出することができる。そして、第２制御回路１３では、上述のようにして求めた負荷電流をもとに、二次巻線ｎ２の両端電圧に対応する設定値に負荷電流が一致するように、ゲートに印加する印加電圧を制御する。

尚、スイッチ素子１の表面温度を、温度センサにより時間遅れが少ない状態で検出できるのであれば、素子温度の測定結果から負荷電流を検出してもよい。すなわち、第２制御回路１３では、スイッチ素子１を駆動する前に温度センサが検出した素子温度と、スイッチ素子１をオンさせた時の検出温度（素子温度）との変化分から、オン抵抗によって生じるジュール熱を求め、このジュール熱からスイッチ素子１に流れる負荷電流を検出する。これにより、スイッチ素子１に流れる負荷電流を測定できるから、第２制御回路１３では、二次巻線ｎ２の両端電圧に対応する設定値に負荷電流が一致するように、ゲートに印加する印加電圧を制御することができる。

（実施形態２）
本発明の実施形態２を図３及び図４に基づいて説明する。

図３（ａ）はスイッチ素子駆動回路１０の概略構成を示すブロック図であり、実施形態１で説明した駆動回路と共通する構成要素には同一の符号を付してその説明は省略する。

実施形態１のスイッチ素子１は１方向の電流をオン／オフする素子であるが、本実施形態のスイッチ素子１Ａは、双方向の電流をオン／オフできるように逆向きに直列接続された２個の電界効果トランジスタ（以下、トランジスタと略称す。）２，３で構成されている。このスイッチ素子１の出力端子間には、例えば負荷２１と交流電源２３の直列回路が接続されており、スイッチ素子１のオン／オフに応じて、負荷２１に電力が供給されるようになっている。

スイッチ素子駆動回路１０のトランス１１は、一端側がトランジスタ２，３のソースにそれぞれ接続される二次巻線ｎ２１，ｎ２２を備え、二次巻線ｎ２１，ｎ２２の他端はそれぞれ第２制御回路１３ａ，１３ｂを介してトランジスタ２，３のゲートに接続されている。

またトランス１１は、二次巻線ｎ２１，ｎ２２にそれぞれ磁気結合された一次巻線ｎ１１，ｎ１２を備え、一次巻線ｎ１１，ｎ１２はそれぞれ個別の第１制御回路１２ａ，１２ｂによって電流が供給されるようになっている。

ここで、第１制御回路１２ａ，１２ｂは、実施形態１の第１制御回路１２と同様、一次巻線ｎ１１，ｎ１２に電流が流れるオン期間と、電流が流れないオフ期間を交互に設けている。また第２制御回路１３ａ，１３ｂは、実施形態１と同様に、電流検出回路１４及び電圧発生回路１５を備え、電流検出回路１４が検出したゲート電流Ｉ２から負荷電流Ｉ１を推定し、この負荷電流Ｉ１が、二次巻線ｎ２の両端電圧に対応する設定値に一致するように、スイッチ素子１のゲート駆動条件（ゲート電圧Ｖ２）を制御する。尚、第２制御回路１３ａ，１３ｂでは、実施形態１で説明したように、トランジスタ２，３の順方向電圧や素子の表面温度から負荷電流を推定してもよい。

ところで、２個のトランジスタ２，３が逆向きに直列接続されたスイッチ素子１Ａでは、図３（ｂ）に示すようにオン抵抗に由来するゲート−ソース間抵抗Ｒ１，Ｒ２が各トランジスタ２，３に存在する。そのため、ゲート−ソース間抵抗Ｒ１，Ｒ２で発生する電圧降下によって、トランス１１の二次巻線ｎ２１，ｎ２２に発生する電圧Ｖ２１，Ｖ２２と、実際にトランジスタ２，３の動作を決定する電圧Ｖｇ１，Ｖｇ２の電圧値は異なる値となる。ここで、スイッチ素子１Ａの出力電流をＩ１とすると、電圧Ｖｇ１，Ｖｇ２は次式のように表される。

Ｖｇ１＝Ｖ２１＋Ｉ１×Ｒ１
Ｖｇ２＝Ｖ２２−Ｉ１×Ｒ２
ここで、交流印加の場合はスイッチング素子２，３のハイ／ローが交番するが、例えばトランジスタ２をハイ側、トランジスタ３をロー側とすると、ハイ側のトランジスタ２では、第２制御回路１３ａによってハイ側基準でゲート電圧が印加される。したがって、二次巻線ｎ２１，ｎ２２に発生する電圧Ｖ２１，Ｖ２２が同じであっても、負荷が大きくなると（すなわち電流Ｉ１が増加すると）、トランジスタ２の内部にかかる電圧Ｖｇ１は実効的に大きくなり、流れる電流が初期設定値よりも増加する（図４（ａ）参照）。一方、ロー側のトランジスタ３では、第２制御回路１３ｂによってロー側基準でゲート電圧が印加される。したがって、二次巻線ｎ２１，ｎ２２に発生する電圧Ｖ２１，Ｖ２２が同じであっても、負荷が大きくなると（すなわち電流Ｉ１が増加すると）、トランジスタ３の内部にかかる電圧Ｖｇ２は実効的に小さくなり、流れる電流が初期設定値よりも低下する（図４（ａ）参照）。その結果、２個のトランジスタ２，３の動作状態が異なり、ハイ側のトランジスタ２では、制御回路１２ａから印加される電圧で、十分にオンさせることができる。一方、ロー側のトランジスタ３では、制御回路１２ｂから印加される電圧で想定されるオン状態に比べて、十分にオンさせることができない可能性があり、ロー側のトランジスタ３によって負荷に流せる電流が制限されることになる。

なお図３（ａ）の回路では、二次巻線ｎ２１，ｎ２２に発生する電圧を個別に制御できるように、二次巻線ｎ２１，ｎ２２毎に第１制御回路１２ａ，１２ｂと一次巻線ｎ１１，ｎ１２が設けられている。したがって、第１制御回路１２ａ，１２ｂが、対応する二次巻線ｎ２１，ｎ２２に発生する電圧を個別に制御することで、トランジスタ２，３の半オン状態を回避することもできる。例えばハイ側の第１制御回路１２ａでは一次巻線ｎ１１への入力電圧を小さく、ロー側の第１制御回路１１ｂでは一次巻線ｎ１２への入力電圧を高くすることで、ロー側のトランジスタ３の半オン状態を回避することもできる。また、ロー側の第１制御回路１１ｂのみで、一次巻線ｎ１２への入力電圧を高くして、トランジスタ３に流れる電流を増加させることで、ロー側のトランジスタ３の半オン状態を回避することもできる。尚、第１制御回路１１ａ，１１ｂ側で制御を行う場合は、二次側の電流或いは電圧を第１制御回路１１ａ，１１ｂ側にフィードバックする必要がある。

また図３に示す回路において、回路の小型化やコストダウンを図るため、２つの二次巻線ｎ２１，ｎ２２に磁気的に結合される一次巻線を１つだけにし、１つの第１制御回路で複数のトランジスタ２，３をオン／オフさせてもよい。この場合は１つの第１制御回路で一次巻線に流れる電流をオン／オフして、二次巻線ｎ２１，ｎ２２に電圧を発生させている。ここで、半オン状態となる可能性があるロー側の第２制御回路のみが、トランジスタに流れる電流を増加させるために出力電圧を増加させてもよい。但し、一次側の入力電力が一定の場合は、ロー側のトランジスタ３に流れる電流を増加させるために、第２制御回路１３ｂのみ電圧を上げると、相対的にハイ側のトランジスタ２への電力供給が不足する可能性がある。このため、第２制御回路１３ａ、１３ｂでは、それぞれ、対応するトランジスタ２，３に流れる電流が、二次巻線の両端電圧に対応する設定値に等しくなるように、トランジスタ２，３のゲート印加電圧を制御するのが好ましい。

また、ゲート電極が接合型のゲート構造を有する電界効果トランジスタでスイッチ素子１Ａが構成され、ゲート電圧が所定のしきい値以下ではスイッチ素子１ＡがＪＦＥＴのように動作する場合、図４（ｂ）に示すようにハイ側のトランジスタ２に印加されるゲート−ソース間電圧Ｖｇ１が、ロー側のトランジスタ３に印加されるゲート−ソース間電圧Ｖｇ２よりも大きいと、トランジスタ２のゲート電流Ｉｇ１に比べて、ロー側のトランジスタ３のゲート電流Ｉｇ２は小さくなる。そのため、ハイ側のトランジスタ２に十分なゲート電流Ｉｇ１を供給できなかったり、ハイ側のトランジスタ２の電流駆動能力にひきずられて、ロー側のトランジスタ３のゲート電流Ｉｇ１が不足したりするという問題があった。

このように、二次巻線ｎ２１，ｎ２２に同じ電圧を発生させた場合、オン抵抗の影響でハイ側のトランジスタ２とロー側のトランジスタ３の動作状態が異なってしまうのであるが、図３（ａ）の回路では、トランジスタ２，３のゲート電圧を個別に調整する第２制御回路１３ａ，１３ｂが設けられている。ここで、トランジスタ２をハイ側、トランジスタ３をロー側とすると（尚、交流印加の場合ハイ／ローは周期的に交番する）、ハイ側基準でゲートを制御する第２制御回路１３ａは、ハイ側のトランジスタ２に流れる電流が、二次巻線ｎ２１の両端電圧に対応する設定値に一致するように、ゲート電圧を制御する。或いは、ロー側基準でゲートを制御する第２制御回路１３ｂは、ロー側のトランジスタ３に流れる電流が、二次巻線ｎ２２の両端電圧に対応する設定値に一致するように、ゲート電圧を制御する。このように、第２制御回路１３ａ，１３ｂでは、対応するトランジスタ２，３に流れる電流が、二次巻線ｎ２１，ｎ２２の両端電圧に対応する設定値に一致するように、ゲート駆動条件を制御しているので、オン抵抗に起因したトランジスタ２，３のオン状態の差を低減でき、ロー側のトランジスタによって負荷電流が制限されるのを抑制できる。なお、トランジスタ２，３が片側だけ半オン状態となっている場合、半オン状態となっているトランジスタ２，３に対応した第２制御回路１３ａ，１３ｂだけで、トランジスタに流れる電流が、二次巻線の両端電圧に対応する設定値に一致するように、ゲート駆動条件を制御してもよい。また、片方のトランジスタが不完全なオン状態であると、効率が悪くなり、発熱などの損失が発生するが、トランジスタ２，３のオン状態の差を低減することで、このような損失を低減できる。

ところで、本実施形態においてトランジスタ２，３の両端の電圧（スイッチ素子１Ａの両端電圧）を比較する比較回路を設け、両端電圧の電圧差に応じて第２制御回路１３ａ，１３ｂがゲート駆動条件を決定してもよい。ここで、両端電圧の電圧差がトランジスタの飽和領域となる場合、すなわち負荷が大きく、スイッチ素子１で電流を流しきれない場合、第２制御回路１３ａ，１３ｂではゲート電圧を上げて半オン状態を抑制する。なお、ゲート電圧を上げた場合、第２制御回路１３ａ，１３ｂでは、上述と同様、対応するトランジスタ２，３に流れる電流が、二次巻線ｎ２１，ｎ２２の両端電圧に対応する設定値に一致するように、ゲート駆動条件を制御すればよい。

（実施形態３）
本発明の実施形態３を図５及び図６に基づいて説明する。

図５は本実施形態のスイッチ素子駆動回路１０の概略的な回路図であり、実施形態１又は２で説明した回路と共通する構成要素には、同一の符号を付してその説明は省略する。

本実施形態では、実施形態２で説明したスイッチ素子１Ａに代えて、ドレイン電極とソース電極の間に複数個のゲート電極を有する双方向素子からなるスイッチ素子１Ｂを用いている。

図６はこのようなスイッチ素子１Ｂの断面図である。このスイッチ素子１Ｂは、サファイア基板１０１と、サファイア基板１０１の表面に形成されたバッファ層１０２と、バッファ層１０２上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３上に形成されたアンドープＡｌＧａＮ層１０４を備える。また、アンドープＡｌＧａＮ層１０４の表面にはドレイン電極１０５とソース電極１０６とが設けられるとともに、両電極１０５，１０６の間には２個のゲート電極１０７，１０８が設けられている。ここで、ゲート電極１０７，１０８とチャネル層（アンドープＧａＮ層１０３の上面）との間にはそれぞれｐ型半導体領域が形成されており、ノーマリオフ型の接合型電界効果トランジスタ（ＪＦＥＴ）となっている。

ＡｌＧａＮやＧａＮのバンドギャップはＳｉなどに比べて大きいため、絶縁破壊電界が大きく、高耐圧で低オン抵抗のスイッチ素子を実現できる。第１及び第２の半導体層としてのアンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３のヘテロ界面にはピエゾ効果や自発分極効果によって高い濃度の二次元電子ガスが発生する。そして、両半導体層の界面に沿って電子が移動することで、スイッチ素子１Ｂの出力端子間に電流が流れるようになっている。

このスイッチ素子１Ｂは、ゲート電圧が閾値レベル（例えば２．５Ｖ）以下ではゲートに電流が流れず、ＪＦＥＴのような動作を行う。一方、ゲート電圧が閾値レベルを超えると、ゲート電極１０７，１０８とチャネル層の間に設けられたｐ型半導体領域からアンドープＧａＮ層１０３の上面部に正孔が注入されることで、ゲート電圧の増加に応じてドレイン電流が増加する。

このように、ゲート電圧が閾値レベルを超えると、ゲート電極１０７，１０８に電流が流れるため、ＧａＮやＡｌＧａＮのようなワイドバンドギャップ型半導体では、安定な絶縁型ゲートを実現する点で課題がある。そこで、制御回路１２ａ，１２ｂでは、ゲート電圧が閾値レベルを超えない範囲でスイッチ素子１Ｂを駆動しており、この場合にはＪＦＥＴのような動作を行うので、絶縁型ゲートの課題を解消できる。ここで、ワイドバンドギャップとは、Ｓｉのバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．２ｅＶ以上）をいう。またワイドバンドギャップ半導体は、例えば周期律表第２周期の軽元素（Ｂ，Ｃ，Ｎ，Ｏ）を構成要素とする半導体である。

上述のようにスイッチ素子１Ｂは、ドレイン電極とソース電極の間に複数個のゲート電極を具備して双方向に電流を流す双方向素子からなり、トランス１１が備える複数の二次巻線ｎ１１，ｎ１２がそれぞれ対応するゲート電極に接続されている。

これにより、スイッチ素子を１素子で実現でき、回路のさらなる小型化、低コスト化を実現することができる。

また、双方向素子よりなるスイッチ素子１Ｂは、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタで構成されており、ワイドバンドギャップ半導体を用いることによって、高耐圧でオン抵抗の小さい素子を実現できる。

また、本実施形態では２つのゲートにそれぞれ駆動信号を入力する２つの第１制御回路１２ａ，１２ｂを設けているが、トランス１１の一次巻線を１つにして、１つの第１制御回路で２つのゲートのオン／オフを制御してもよい。この場合、１つの第１制御回路では、二次巻線ｎ２１，ｎ２２に発生する電圧を個別に制御することができないので、２つのゲートに対応して設けられた第２制御回路１３ａ，１３ｂで、対応するゲートの印加電圧を制御すればよい。このように、１つの第１制御回路で２つのゲートをオン／オフさせるようにすれば、第１制御回路の数を減らして、コストダウンを図ることができる。

尚、上述の各実施形態では、スイッチ素子に流れる電流が、二次巻線の両端電圧に対応する設定値に等しくなるように、第２制御回路がスイッチ素子のゲートに印加される印加電圧を制御しているが、ゲートの駆動条件として、ゲートに印加される印加電圧を制御するかわりに、例えばゲートに印加する電圧の周期やデューティ比（一次側のオン期間とオフ期間の比率）を制御することで、スイッチ素子に流れる電流が、二次巻線の両端電圧に対応する設定値に等しくなるように制御してもよい。

また、上述の各実施形態において、スイッチ素子としては、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタを用いてもよいし、ゲート電極が接合型のゲート構造を有する電界効果トランジスタを用いてもよい。

１ スイッチ素子
１０ スイッチ素子駆動回路
１１ トランス
１２ 第１制御回路
１３ 第２制御回路
ｎ１ 一次巻線
ｎ２ 二次巻線

Claims (8)

1. 負荷への電力供給をオン／オフするスイッチ素子と、
   前記スイッチ素子の制御端子が二次巻線の両端間に接続されたトランスと、
   前記トランスの一次巻線に電流が流れるオン期間と前記一次巻線に電流が流れないオフ期間を交互に設けて、前記スイッチ素子をオン／オフさせる第１制御回路と、
   前記スイッチ素子に流れる負荷電流を検出する検出手段と、
   前記負荷電流と前記二次巻線の両端電圧との対応関係が予め設定されており、前記検出手段によって検出された前記負荷電流をもとに前記二次巻線の両端電圧の設定値を求め、前記二次巻線の両端電圧の設定値が前記制御端子に印加されるように、前記制御端子の駆動条件を制御する第２制御回路とを備えたことを特徴とするスイッチ素子駆動回路。
2. 前記検出手段には、前記トランスの前記二次巻線に流れる電流と前記負荷電流との対応関係が予め設定されており、前記検出手段は、前記二次巻線に流れる電流を検出した結果に基づいて、前記負荷電流を検出することを特徴とする請求項１記載のスイッチ素子駆動回路。
3. 前記検出手段は、前記スイッチ素子を駆動する前の順方向電圧と、前記スイッチ素子をオンさせた時の順方向電圧との変化分から、前記スイッチ素子に流れる電流を検出することを特徴とする請求項１記載のスイッチ素子駆動回路。
4. 前記第２制御回路は、前記スイッチ素子の表面温度を検出する温度検出手段を備え、
   前記検出手段は、前記温度検出手段によって検出された、前記スイッチ素子を駆動する前の表面温度と前記スイッチ素子をオンさせた時の表面温度の変化分から、オン抵抗によって生じるジュール熱を求め、このジュール熱から前記スイッチ素子に流れる電流を検出することを特徴とする請求項１記載のスイッチ素子駆動回路。
5. 前記スイッチ素子は、双方向の電流をオン／オフできるように逆向きに直列接続された複数個のトランジスタからなり、複数個の前記トランジスタのそれぞれに前記二次巻線と前記第２制御回路が設けられ、
   前記第２制御回路は、前記検出手段によって検出された前記負荷電流をもとに前記二次巻線の両端電圧の設定値を求め、前記二次巻線の両端電圧の設定値が前記制御端子に印加されるように、対応する前記トランジスタの駆動条件を制御することを特徴とする請求項１記載のスイッチ素子駆動回路。
6. 前記スイッチ素子は、ドレイン電極とソース電極の間に複数個のゲート電極を有する双方向素子からなることを特徴とする請求項１記載のスイッチ素子駆動回路。
7. 前記スイッチ素子は、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタからなることを特徴とする請求項１乃至６の何れか１項に記載のスイッチ素子駆動回路。
8. 前記スイッチ素子は、ゲート電極が接合型のゲート構造を有する電界効果トランジスタからなることを特徴とする請求項１乃至６の何れか１項に記載のスイッチ素子駆動回路。

Images