TW201524092A - 半導體切換元件之驅動電路及使用其之電力轉換裝置 - Google Patents

Abstract

一種半導體切換元件之驅動電路，連接於如JFET或SIT等之在閘源極間具備pn接面的單極型之半導體切換元件的閘極，對於半導體切換元件作導通/關斷驅動，該驅動電路具備：在導通時，對於半導體切換元件的閘源極間施加閘源極間電壓之導通用驅動電路部；對於主電路電流作檢測之電流檢測手段；及在導通時，依主電路電流之值而變更閘源極間電壓的閘源極間電壓控制手段。藉此，包含因閘極電流而產生之電力損失的導通時損失被減低。

Description

半導體切換元件之驅動電路及使用其之電力轉換裝置

本發明，係有關於半導體切換元件之驅動電路，尤其有關於適合於接面場效電晶體(Junction Field Effect Transistor：以下簡記為JFET)或靜電感應電晶體(Static Induction Transistor：以下簡記為SIT)等之驅動電路、及使用其之電力轉換裝置。

近年來，由碳化矽(SiC)、或氮化鎵(GaN)等之寬能隙半導體材料所成之半導體元件蒙受注目。此等之材料，係具有Si的約10倍這麼高之崩潰電壓強度，可使供以確保崩潰電壓用之漂移層的厚度薄至Si的1/10程度。為此，半導體元件、尤其功率裝置的導通電阻會減低，故可減低在導通時半導體元件所發生之電力損失。在如此之中，在切換元件方面係裝置形成較容易的單極型之SiC接面場效電晶體(以下記為SiC-JFET)已先行一步量產化。

在有關於供以對於如此之SiC-JFET作切換驅 動用的驅動電路之技術方面，已知悉記載於專利文獻1之技術。在本技術方面，係於SiC-JFET的閘源極間，隔著串聯連接之2個阻抗，而賦予導通用之閘極驅動電壓。於2個阻抗之中的一方係並聯連接著MOSFET。MOSFET，係在室溫(25℃)關斷，在高溫(250℃)導通。藉此，在高溫時，係閘極電阻會變小，故於閘源極間，被施加閘源極間的順向上升電壓V_F以上之大電壓。為此，可使SiC-JFET雙極性動作，減低導通電阻。

[先前技術文獻] [專利文獻]

[專利文獻1]日本發明專利公開2009-239214號公報

在上述之現有技術方面，係為了縮小導通電阻，而在閘源極間施加上升電壓V_F以上的電壓，故會流過大的閘極電流I_G。會由於此閘極電流I_G而發生電力損失，惟在現有技術方面係絲毫未考量有關於如此之電力損失。然而，如下所述，無法忽視於相對於SiC-JFET的導通損失之因閘極電流I_G而發生之電力損失亦即閘極損失的影響。

切換元件之導通時，從導通電阻R_ds所產生之導通損失P_Rds，係一般而言藉示於式(1)之式而表示。另外，在式(1)中，a及I_d係分別為常數及汲極電流。

R_ds係如圖2(a)所示反比例於V_GS而變小，故不具有一定程度之閘極電壓時，導通損失會增加。再者，P_Rds係亦比例於汲極電流I_d的2次方，故亦因主電路電流之值亦即負載率(Load Factor：以下簡記為LF)而大幅變化。

於此，包含SiC-JFET之JFET的構造係閘極層與源極層形成pn接面，在導通時閘源極間的電流/電壓特性係展現順向的二極體特性。因此，如圖2(b)所示，閘極電流I_G係比例於閘源極間電壓V_GS而變大。在JFET的導通時，係流過大於MOSFET等之其他切換元件的I_G，故在其他切換元件之情況下係幾乎可忽視之式(2)的閘極損失P_Ig在JFET的情況下係無法忽視。另外，在式(2)中，V_G係驅動電路所產生之閘極驅動電壓。

[數學式2]P _Ig =I _g ×V _G …(2)

如上所述，I_G係比例於V_GS而變大，故使JFET的閘極驅動電壓V_G為導通所需之最低限度的電壓，使得可減 低P_Ig。

考量此P_Ig時，導通時損失P_{loss_on}係以式(3)而表示。

[數學式3]P _{loss_on} =P _Rds +P _Ig …(3)

亦即，在採用JFET之情況下係減小R_ds，亦即減小P_Rds而將導通時損失P_{loss_on}予以減低時，需要將閘源極間電壓V_GS保持一定程度高。藉此流過大的I_G，P_Ig會增加。亦即，在P_Rds與P_Ig之間係存在抵換關係。再者，P_Rds係如圖3所示，亦因負載率LF亦即主電路電流值而變化，故在閘極電壓為一定之情況下，依主電路電流值，係有可能使電力損失增加。此外，P_Rds及P_Ig係其特性亦因JFET的溫度而變動(圖2(b)參照)。

如圖4所示，對於一定的LF亦即主電路電流，P_{loss_on}係與變小至提升閘極電壓V_GS之程度的P_Rds不同，損失在一定閘極電壓值變極小。因此，P_Ig，係與P_Rds比較下雖小，惟在P_{loss_on}方面無法忽視。再者，P_{loss_on}的極小點，係在構成P_{loss_on}之P_Rds及P_Ig方面存在溫度依存性，故依存於溫度而變化。

如從上述者可知悉，僅提高閘極電壓並無法將P_{loss_on}抑制至最小限度。因此，在記載於專利文獻1之現有技術方面，係存在難以確實減低SiC-JFET的導通損失這個問題。

所以，本發明，係提供可確實減低在SiC-JFET等之閘源極間具有pn接面之單極型半導體切換元件的導通時損失之驅動電路、及使用其之逆變器裝置。

本發明的半導體切換元件之驅動電路，係連接於在閘源極間具備pn接面的單極型之半導體切換元件的閘極，對於前述半導體切換元件作導通/關斷驅動，特徵在於：具備：在前述半導體切換元件的導通時，對於前述半導體切換元件的閘源極間施加閘源極間電壓之導通用驅動電路部；對於流於前述半導體切換元件之主電路電流作檢測的電流檢測手段；及在前述半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值，而變更前述閘源極間電壓的閘源極間電壓控制手段。

此外，本發明的電力轉換裝置，係具備：具備交流的相數份之在閘源極間具備pn接面的單極型之第1及第2半導體切換元件被串聯連接的串聯連接電路；由前述串聯連接電路的兩端所成之直流端子；由前述第1及第2半導體切換元件的相互連接點所成之交流端子；及分別連接於前述第1及第2半導體切換的各閘極之第1及第2驅動電路；該電力轉換裝置之特徵在於：具備：前述第1驅動電路係在前述第1半導體切換元件的導通時，對於前述第1半導體切換元件的閘源極間，施加閘源極間電壓之第1導通用驅動電路部；前述第2驅動電路係在前述第 2半導體切換元件的導通時，對於前述第2半導體切換元件的閘源極間，施加閘源極間電壓之第2導通用驅動電路部；對於流於前述半導體切換元件之主電路電流作檢測的電流檢測手段；及在前述第1半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值，而變更前述第1半導體切換元件的閘源極間電壓，同時在前述第2半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值，而變更前述第2半導體切換元件的閘源極間電壓之閘源極間電壓控制手段。

依本發明，即可減低在閘源極間具備pn接面的單極型之半導體切換元件在導通時所發生之亦包含閘極損失之電力損失。再者，將依本發明之驅動電路應用於電力轉換裝置，使得可減低電力轉換裝置所發生之電力損失。

上述以外的課題、構成及效果，係藉以下之實施形態的說明而予以更為明確。

100‧‧‧主電路

101、102‧‧‧JFET

103、104‧‧‧二極體

105a、106a、113a、113b、116‧‧‧閘極電阻

105b、106b‧‧‧加速電容器

107‧‧‧直流電源

108a‧‧‧變流器

108b‧‧‧溫度檢測電路

109‧‧‧閘源極間電壓控制電路

110、120‧‧‧驅動電路

111‧‧‧驅動邏輯電路

112a、112b‧‧‧pMOS

114‧‧‧npn電晶體

115‧‧‧pnp電晶體

117、118‧‧‧閘極電源

121‧‧‧控制電路

127、128‧‧‧主電路配線電感

[圖1]繪示是第1實施例的半導體切換元件之驅動電路。

[圖2(a)]繪示導通電阻與閘極電壓的關係之一例。

[圖2(b)]繪示閘極電流與閘極電壓的關係之一例。

[圖3]繪示導通損失及閘極損失、及閘極電壓的關係之一例。

[圖4]繪示導通時損失與閘極電壓的關係之一例。

[圖5]繪示第1實施例之情況下的動作波形。

[圖6]繪示是第2實施例的半導體切換元件之驅動電路。

[圖7]繪示第2實施例之情況下的動作波形。

[圖8]繪示第2實施例之情況下的其他之動作波形。

[圖9]繪示是第3實施例之電力轉換裝置。

[圖10]繪示是第4實施例之電力轉換裝置。

依本發明的驅動電路，係對於在閘源極間具備pn接面的單極型之半導體切換元件作導通/關斷驅動的半導體切換元件之驅動電路，在半導體切換元件的導通時，依主電路電流之值，而變更閘源極間的電壓。藉此，可減低包含導通電阻所造成之損失及閘極損失的導通時損失。

上述本發明的一態樣，係連接於在閘源極間具備pn接面的單極型之半導體切換元件的閘極，對於半導體切換元件作導通/關斷驅動的半導體切換元件之驅動電路。本驅動電路，係具備：在半導體切換元件的導通時，在半導體切換元件的閘源極間，施加閘源極間電壓之 導通用驅動電路部；對於流於半導體切換元件之主電路電流作檢測的電流檢測手段；在半導體切換元件的導通時，依藉電流檢測手段而測出的主電路電流之值，而變更閘源極間電壓的閘源極間電壓控制手段。

在上述一態樣中，較佳係：對於主電路電流，以因半導體切換元件的導通電阻而產生之電力損失、因閘極電流而產生的電力損失之和成為極小範圍的方式，變更閘源極間電壓。藉此，導通時損失會確實減低。

另外，半導體切換元件，係在閘源極間具備pn接面的單極型之半導體切換元件，為例如上述之JFET或SIT。

此外，半導體切換元件的構成材料不僅為SiC等之寬能隙半導體，亦可為矽。

以下，對於本發明的實施例，使用圖式而詳細作說明。

[實施例1]

圖1，係繪示是本發明之第1實施例的半導體切換元件之驅動電路。另外，本實施例及後述的其他實施例之情況下的主電路元件係SiC-JFET，簡單記為JFET。

主電路100，係由以下所構成：是切換元件之JFET 101、連接於JFET 101的閘極與後述之閘極驅動電路110的輸出之間的閘極電阻105a、並聯連接於閘極電阻105a之加速電容器105b、對於流於JFET 101的主電路 電流作檢測之變流器108a、及對於JFET 101的溫度作檢測之溫度檢測電路108b。於JFET 101的閘極，係隔著閘極電阻105a及加速電容器105b，而連接著對於JFET 101作導通/關斷驅動之驅動電路110。

驅動電路110，係作為導通用驅動電路部，具 備：導通用閘極電源117；及集極隔著閘極電阻113a而連接於導通用閘極電源117，對於射極輸出導通用之閘極驅動電壓的npn電晶體114。於閘極電阻113a，係並聯連接著閘極電阻切換用之pMOS 112a，pMOS 112a導通時閘極電阻113a的兩端會短路。

此外，驅動電路110，係作為關斷用驅動電路 部，具備：關斷用閘極電源118、集極隔著閘極電阻116而連接於關斷用閘極電源118，對於射極輸出關斷用之閘極驅動電壓的pnp電晶體115。

npn電晶體114及pnp電晶體115藉驅動邏輯 電路111而互補驅動，使得驅動電路110輸出導通及關斷用之閘極驅動電壓。此外，閘源極間電壓控制電路109，係基於藉變流器108a而檢測出之主電路電流及藉溫度檢測電路108b而檢測出之JFET 101的溫度，對於pMOS 112a賦予閘極電阻切換信號，從而對於連接於JFET 101與導通用之閘極電源117之間的閘極電阻之總電阻值，亦即對於驅動電路110的導通用驅動電路部之情況下的有效之閘極電阻值作控制。此閘極電阻值，係在本實施例中受控於與閘極電阻113a比較下非常小之pMOS 112a的導通 電阻相當之電阻值、或閘極電阻113a的電阻值之任一者。

如上所述，在本實施例中，係在驅動電路110 方面，基於主電路電流及JFET 101的溫度，而對於導通用之閘極電阻值作切換。藉此，可將具有閘極電流I_G比例於閘源極間電壓V_GS之特性且具有導通電阻R_ds所造成之導通損失P_Rds比例於主電路電流之2次方的特性之JFET 101所發生之包含閘極損失的導通時損失，減低至極小值或接近其之值。

接著，說明有關於本實施例的動作。

藉變流器108a而檢測出之主電路電流小於所預設之電流基準值I₀(參照圖5)，且藉溫度檢測電路108b而檢測出之JFET 101的溫度低於所預設之溫度基準值T₀的情況下，閘源極間電壓控制電路109係將關斷控制信號傳達至pMOS 112a。此時，pMOS 112a為關斷狀態，故閘極電阻113a不被短路。為此，JFET 101的閘極與導通用閘極電源117之間的有效之閘極電阻的值，係成為閘極電阻105a及閘極電阻113a的各電阻值之和。所檢測出之主電路電流大於電流基準值(大約額定值的1/2以上)，且所檢測出之溫度低於溫度基準值之情況下，閘源極間電壓控制電路109，係將供以從關斷轉移至導通用的控制信號傳達至pMOS 112a。此時，pMOS 112a成為導通狀態，故閘極電阻113a被短路。為此，有效之閘極電阻值，係變成大致等於閘極電阻105a的電阻值，變小。為 此，閘極驅動電壓之中，以閘極電阻作分擔之電壓值變小，該份可將施於JFET 101的閘源極間之電壓值變大。

於此，閘源極間電壓V_GS，係在主電路電流小 於電流基準值之情況與大於之情況的各情況下，以亦包含閘極損失之導通時損失成為接近極小值的方式，而藉閘極電阻切換而作控制。例如，在圖4中，LF=50~100%的情況下，藉在圖中的閘極控制電壓之範圍下控制V_GS，可使導通時損失為極小。為了如此之V_GS控制，係預先藉實測或模擬等而求出如圖4所示之關係，基於該結果，而對於閘極電阻105a、113a的電阻值或閘極電源117之電壓值作適當設定。

另外，為了對於主電路電流作檢測，亦可使 用附分路電阻或電流感測功能之JFET等。此外，對於主電路電流作檢測之地方，係除了如本實施例採取JFET 101的源極側以外，亦可為JFET 101的汲極側。再者，在主電路電流之檢測手段方面，係如伺服電源從在電源動作時以控制系統作監視之負載率，算出主電路電流值亦可。另一方面，在溫度檢測電路108b方面，係可採用使用例如熱敏電阻等之溫度檢測元件之電路。

圖5，係繪示本實施例之情況下的動作波形。 圖中，從上繪示：JFET 101的汲極電流亦即主電路電流、閘極電阻切換用pMOS 112a的導通/關斷狀態、JFET 101的導通電阻、閘極電流、導通時損失。於此所示之導通時損失，係由於JFET 101的導通電阻而發生之導通損 失、及由於閘極電流而產生的閘極損失之和(後述之圖7、8亦相同)。圖中，與以虛線所示之採用歷來的固定之閘極電阻的情況比較下，以實線所示之採用2階段的閘極電阻值之本實施例的情況下，係可縮小導通電阻，此外閘極電流之增加亦可抑制於一定的值。藉此，可確實減低JFET 101的導通時損失。

於圖5中，係作為參考例，對於使大於本實 施例之閘極電流流過的情況亦以點劃線繪示動作波形。如本參考例所示，增大閘極電流時導通電阻雖變小，惟閘極損失會增大，故導通時損失係變成大於本實施例及歷來例。

另外，在本實施例中，係設置加速電容器 105b，使得可減小閘極電阻值的變化對於接通特性或關斷特性等JFET的切換特性所造成之影響。為此，即使閘極電阻之值產生變化，仍可在不改變切換速度之情況下作高速驅動，同時可抑制切換損失的增加。

[實施例2]

圖6，係繪示是本發明之第2實施例的半導體切換元件之驅動電路。對於與第1實施例相同的構成要素，係記載相同的記號。在第2實施例中，係不同於第1實施例，對於閘極電阻以3階段作切換。為此，在對於JFET 101作驅動之驅動電路110的導通用驅動電路部方面，閘極電阻切換用pMOS 112b與閘極電阻113b之串聯 連接電路進一步並聯連接於閘極電阻113a。

另外，在本實施例中係對於閘極電阻以3階 段作切換，惟亦可增加並聯連接於閘極電阻113a之閘極電阻切換用pMOS與閘極電阻之串聯連接電路的個數，從而以4階以上的複數階作切換。

圖7，係繪示第2實施例的動作波形。圖中， 從上繪示：JFET 101的汲極電流亦即主電路電流、閘極電阻切換用pMOS 112a的導通/關斷狀態、閘極電阻切換用pMOS 112b的導通/關斷狀態、JFET 101的導通電阻、閘極電流、導通時損失。

主電路電流為小於第1電流基準值I₁之值的 情況下，閘源極間電壓控制電路109，係對於pMOS 112a及pMOS 112b分別傳達關斷控制信號。此時，pMOS 112a及pMOS 112b為關斷狀態，故有效的閘極電阻之值，係閘極電阻105a與閘極電阻113a的各電阻值之和，成為在3階段中最大之電阻值。為此，施於JFET 101的閘源極間之電壓成為最小。

主電路電流成為大於所預設之第1電流基準 值I₁(大約額定值的1/3以上)時，閘源極間電壓控制電路109，係傳達用於如下的控制信號：pMOS 112a係維持關斷狀態，pMOS 112b從關斷轉移至導通。此時，pMOS 112a係關斷狀態，pMOS 112b成為導通狀態，故有效的閘極電阻之值，係成為閘極電阻113a與閘極電阻113b之並聯電阻值及閘極電阻105a的電阻值之和，亦即成為在 3階段中第2大之電阻值。為此，施於JFET 101的閘源極間之電壓係稍變大。藉此，導通電阻會變小，閘極電流亦被抑制，故可減低導通時損失。

再者，主電路電流大於第1電流基準值I₁， 且超越所預設之第2電流基準值I₂時(大約額定值的2/3以上)，閘源極間電壓控制電路109，係傳達供以將pMOS 112a從關斷轉移至導通、將pMOS 112b從導通轉移至關斷用的控制信號。此時，pMOS 112a成為導通狀態，故有效的閘極電阻之值係成為閘極電阻105a的電阻值，成為在3階段中最小。為此，施於JFET 101的閘源極間之電壓成為最大，成為將從導通電阻所產生之導通損失與從閘極電流所產生的閘極損失之和抑制於極小或接近極小的閘源極間電壓值，導通時損失被減低。

圖8，係繪示第2實施例的情況下之別的動作 波形。圖中，從上繪示：JFET 101的汲極電流亦即主電路電流、JFET的檢測溫度、閘極電阻切換用pMOS 112a的導通/關斷狀態、閘極電阻切換用pMOS 112b的導通/關斷狀態、JFET 101的導通電阻、閘極電流、導通時損失。

以變流器108a所測出之主電路電流小於所預 設之電流基準值，以溫度檢測電路108b所測出之JFET 101的溫度低於所預設之溫度基準值的情況下，閘源極間電壓控制電路109係將關斷控制信號分別傳達至pMOS 112a及pMOS 112b。此時，有效的閘極電阻之值，係閘 極電阻105a與閘極電阻113a的各電阻值之和，成為在3階段中最大之電阻值。為此，施於JFET 101的閘源極間之電壓成為最小。

主電路電流成為大於所預設之電流基準值I₀(大約額定值的1/3以上)時，閘源極間電壓控制電路109，係傳達用於如下之控制信號：pMOS 112a係維持關斷狀態，將pMOS 112b從關斷轉移至導通。此時，pMOS 112a係關斷狀態，pMOS 112b成為導通狀態，故有效的閘極電阻之值，係成為閘極電阻113a與閘極電阻113b之並聯電阻值及閘極電阻105a的電阻值之和，亦即成為在3階段中第2大之電阻值。為此，施於JFET 101的閘源極間之電壓係稍變大。藉此，導通電阻會變小，閘極電流亦被抑制，故可減低導通時損失。

再者，主電路電流值係不變化，所測出之溫度成為高於所預設之溫度基準值T₀時，閘源極間電壓控制電路109，係傳達供以將pMOS 112a從關斷轉移至導通、將pMOS 112b從導通轉移至關斷用的控制信號。此時，pMOS 112a成為導通狀態，故有效的閘極電阻之值係成為閘極電阻105a的電阻值，成為在3階段中最小。為此，施於JFET 101的閘源極間之電壓成為最大，成為將從導通電阻所產生之導通損失與從閘極電流所產生的閘極損失之和抑制於極小或接近極小的閘源極間電壓值，導通時損失被減低。

另外，在本實施例中，亦如同第1實施例設 置加速電容器105b，使得可在不改變切換速度之情況下作高速驅動，同時可抑制切換損失的增加。

[實施例3]

圖9，係繪示是本發明的第3實施例之電力轉換裝置。另外，在本圖中，對於與圖1的實施例相同的構成要素，係記載相同的符號。

圖9的電力轉換裝置，係逆變器裝置，對於在主電路100中的JFET 101及102作導通/關斷切換，從而將直流電源107的直流電力轉換成交流電力。圖中的主電路100，係逆變器裝置的一相位份，具有JFET 101與JFET 102之串聯連接電路。另外，雖未圖示，此串聯連接電路，係設置了交流的相數份之個數，例如3相交流時設置3個。

JFET 101與JFET 102之串聯連接電路的兩端亦即直流端子，係隔著主電路配線電感127及128而連接於直流電源107。交流電力，係從JFET 101與JFET 102之相互連接點亦即交流端子被輸出。JFET 101及102，係分別肖特基二極體等之單極型的二極體103及104被反並聯連接。此等之二極體，係作為飛輪二極體而發揮功能。

如同實施例1，於JFET 101的閘極，係隔著閘極電阻105a及加速電容器105b，而連接著示於圖1之驅動電路110。如同JFET 101，於JFET 102的閘極亦隔著閘極電阻106a及加速電容器106b，而連接著具有與示 於圖1之驅動電路110同樣的構成之驅動電路120。其中，驅動電路110中的閘源極間電壓控制電路109，係對於驅動電路120亦傳達供以對於閘極電阻作切換用的控制信號。

在驅動電路110及120中的各驅動邏輯電 路，係依來自控制電路121之指令信號，而對於各驅動電路中的npn及pnp電晶體作導通/關斷驅動。另外，在本實施例中，對於主電路電流作檢測之變流器108a，係插入於從JFET 101與JFET 102之連接點所取出的交流輸出配線。此外，溫度檢測電路108b，係對於JFET 101及102作為代表，而檢測JFET 102的溫度，惟亦可檢測JFET 101的溫度。此外，亦可檢測JFET 101及JFET 102的各溫度。

驅動電路110及120，係如同實施例1，在導 通時，一邊對於閘極電阻作切換，一邊對於JFET 101及102作驅動。藉此，可將亦包含JFET 101及102之情況下的閘極損失之導通時損失減低至極小值或接近極小值之值。因此，可減低逆變器裝置所發生之電力損失。

[實施例4]

在圖10，繪示是本發明的第4實施例之電力轉換裝置。另外，在本圖中，對於與圖1、6的實施例相同的構成要素，係記載相同的符號。

本實施例，係不同於第3實施例，作為驅動 電路110及120，採用示於圖6之第2實施例的驅動電路。

驅動電路110及120，係如同第2實施例，在 導通時，一邊對於閘極電阻作切換，一邊對於JFET 101及102作驅動。藉此，可將亦包含JFET 101及102之情況下的閘極損失之導通時損失減低至極小值或接近極小值之值。因此，可減低逆變器裝置所發生之電力損失。

另外，本發明係非限定於前述之各實施形態 者，包含各式各樣的變化例。例如，前述之各實施形態係為了容易了解地說明本發明而詳細作說明者，非限定於具備所說明之全部的構成者之者。此外，可將某實施形態之構成的一部分置換成其他的實施形態之構成，再者亦可對於某實施形態之構成加入其他實施形態的構成。再且，可對於各實施例的構成之一部份，作其他構成的追加/刪除/置換。

例如，上述之實施例，係不僅JFET，亦可適 用於SIT。另外，此等之半導體切換元件，係可為正常導通型及正常關閉型之任一者。再者，作為構成半導體切換元件之半導體材料，係可適用碳化矽(SiC)或氮化鎵(GaN)等之寬能隙半導體、或自歷來已普遍使用之矽(Si)。另外，採用寬能隙半導體之情況下，pn接面的順向電壓為高，閘極損失會變大，故本發明的效果大。

此外，驅動電路中的npn電晶體114及pnp電晶體115係可由pMOS及nMOS等其他切換元件代替。 再者，對於導通用之閘極電源的電壓值作切換，從而變更半導體切換元件的閘源極間電壓亦可。

此外，作為電力轉換裝置，係除了逆變器裝置亦即逆變換裝置以外亦可為順變換裝置。使用於此等電力轉換裝置中的主電路之飛輪二極體，係亦可為雙極型的pn二極體。

100‧‧‧主電路

101‧‧‧JFET

105a、113a、116‧‧‧閘極電阻

105b‧‧‧加速電容器

108a‧‧‧變流器

108b‧‧‧溫度檢測電路

109‧‧‧閘源極間電壓控制電路

110‧‧‧驅動電路

111‧‧‧驅動邏輯電路

112a‧‧‧pMOS

114‧‧‧npn電晶體

115‧‧‧pnp電晶體

117、118‧‧‧閘極電源

Claims (14)

1. 一種半導體切換元件之驅動電路，連接於在閘源極間具備pn接面的單極型之半導體切換元件的閘極，對於前述半導體切換元件作導通/關斷驅動，特徵在於：具備：在前述半導體切換元件的導通時，對於前述半導體切換元件的閘源極間施加閘源極間電壓之導通用驅動電路部；對於流於前述半導體切換元件之主電路電流作檢測的電流檢測手段；以及在前述半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值，而變更前述閘源極間電壓的閘源極間電壓控制手段。
2. 如申請專利範圍第1項的半導體切換元件之驅動電路，其中，前述半導體切換元件中的閘極電流，係比例於前述閘源極間電壓而變大。
3. 如申請專利範圍第2項的半導體切換元件之驅動電路，其中，前述閘源極間電壓控制手段，係對於在前述導通時流於前述半導體切換元件之前述主電路電流，以因前述半導體切換元件的導通電阻而產生之電力損失、及因前述閘極電流而產生的電力損失之和成為極小的方式，變更前述閘源極間電壓。
4. 如申請專利範圍第3項的半導體切換元件之驅動電路，其中，前述閘源極間電壓控制手段，係對於連接於前述半導體切換元件的閘極與前述導通用驅動電路部所具備的閘極電源之間的閘極電阻之電阻值作變更，從而變更前述閘源極間電壓。
5. 如申請專利範圍第4項的半導體切換元件之驅動電路，其中，具備：連接於前述半導體切換元件的閘極與前述導通用驅動電路部所具備的閘極電源之間的加速電容器。
6. 如申請專利範圍第1項的半導體切換元件之驅動電路，其中，進一步具備對於前述半導體切換元件的溫度作檢測之溫度檢測手段，前述閘源極間電壓控制手段，係在前述半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值、及藉前述溫度檢測手段而測出的前述溫度之值，而變更前述閘源極間電壓。
7. 如申請專利範圍第1項的半導體切換元件之驅動電路，其中，構成前述半導體切換元件之半導體材料為寬能隙半導體。
8. 一種電力轉換裝置，具備：具備交流的相數份之在閘源極間具備pn接面的單極型之第1及第2半導體切 換元件被串聯連接的串聯連接電路；由前述串聯連接電路的兩端所成之直流端子；由前述第1及第2半導體切換元件的相互連接點所成之交流端子；及分別連接於前述第1及第2半導體切換的各閘極之第1及第2驅動電路；該電力轉換裝置之特徵在於：具備：前述第1驅動電路係在前述第1半導體切換元件的導通時，對於前述第1半導體切換元件的閘源極間，施加閘源極間電壓之第1導通用驅動電路部；前述第2驅動電路係在前述第2半導體切換元件的導通時，對於前述第2半導體切換元件的閘源極間，施加閘源極間電壓之第2導通用驅動電路部；對於流於前述半導體切換元件之主電路電流作檢測的電流檢測手段；及在前述第1半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值，而變更前述第1半導體切換元件的閘源極間電壓，同時在前述第2半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值，而變更前述第2半導體切換元件的閘源極間電壓之閘源極間電壓控制手段。
9. 如申請專利範圍第8項之電力轉換裝置，其中，前述第1及第2半導體切換元件中的閘極電流，係比例於前述閘源極間電壓而變大。
10. 如申請專利範圍第9項之電力轉換裝置，其中， 前述閘源極間電壓控制手段，係在前述導通時，對於前述主電路電流，以因前述第1半導體切換元件的導通電阻而產生之電力損失、及因前述閘極電流而產生的電力損失之和成為極小範圍的方式，變更前述第1半導體切換元件的閘源極間電壓，同時以因前述第2半導體切換元件的導通電阻而產生之電力損失、及因前述閘極電流而產生的電力損失之和成為極小範圍的方式，變更前述第2半導體切換元件的閘源極間電壓。
11. 如申請專利範圍第10項之電力轉換裝置，其中，前述閘源極間電壓控制手段，係對於連接於前述第1半導體切換元件的閘極與前述第1導通用驅動電路部所具備的閘極電源之間的閘極電阻之電阻值作變更，從而變更前述第1半導體切換元件的前述閘源極間電壓，前述閘源極間電壓控制手段，係對於連接於前述第2半導體切換元件的閘極與前述第2導通用驅動電路部所具備的閘極電源之間的閘極電阻之電阻值作變更，從而變更前述第2半導體切換元件的前述閘源極間電壓。
12. 如申請專利範圍第11項之電力轉換裝置，其中，具備：連接於前述第1半導體切換元件的閘極與前述第1導通用驅動電路部所具備的閘極電源之間的加速電容器；及連接於前述第2半導體切換元件的閘極與前述第2導通用驅動電路部所具備的閘極電源之間的加速電容器。
13. 如申請專利範圍第8項之電力轉換裝置，其中，進一步具備對於前述第1半導體切換元件或前述第2半導體切換元件的溫度作檢測之溫度檢測手段，前述閘源極間電壓控制手段，係在前述半導體切換元件的導通時，依藉前述電流檢測手段而測出的前述主電路電流之值、及藉前述溫度檢測手段而測出的前述溫度之值，而變更前述第1及第2半導體切換元件的前述閘源極間電壓。
14. 如申請專利範圍第8項之電力轉換裝置，其中，構成前述第1及第2半導體切換元件的半導體材料為寬能隙半導體。