DE102015212048A1 - Transistor mit hoher Elektronenbeweglichkeit - Google Patents

Transistor mit hoher Elektronenbeweglichkeit Download PDF

Info

Publication number
DE102015212048A1
DE102015212048A1 DE102015212048.1A DE102015212048A DE102015212048A1 DE 102015212048 A1 DE102015212048 A1 DE 102015212048A1 DE 102015212048 A DE102015212048 A DE 102015212048A DE 102015212048 A1 DE102015212048 A1 DE 102015212048A1
Authority
DE
Germany
Prior art keywords
layer
heterostructure
gate electrode
transistor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015212048.1A
Other languages
English (en)
Inventor
Stephan SCHWAIGER
Simon Alexander Jauss
Michael Grieb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015212048.1A priority Critical patent/DE102015212048A1/de
Priority to PCT/EP2016/059386 priority patent/WO2017001082A1/de
Priority to CN201680038988.8A priority patent/CN107810559B/zh
Priority to US15/738,464 priority patent/US10153363B2/en
Publication of DE102015212048A1 publication Critical patent/DE102015212048A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Verfahren zum Herstellen eines Transistors (100, 200, 300, 400, 500, 600, 700) mit hoher Elektronenbeweglichkeit umfassend ein Substrat (101, 201, 301, 401, 501, 601, 701) mit einer Heterostruktur (103, 203, 303, 403, 503, 603, 703), insbesondere eine AlGaN/GaN-Heterostruktur, mit den Schritten: Erzeugen (8030) einer Gateelektrode durch Strukturieren einer Halbleiterschicht, die auf die Heterostruktur (103, 203, 303, 403, 503, 603, 703) aufgebracht ist, wobei die Halbleiterschicht (104, 204, 304, 404, 504, 604, 704) insbesondere Polysilizium aufweist, Aufbringen (8040) einer Passivierungsschicht (105, 205, 305, 405, 505, 605) auf die Halbleiterschicht (104, 204, 304, 404, 504, 604, 704), Bilden (8070) von Drainbereichen und Sourcebereichen indem erste vertikale Öffnungen erzeugt werden, die mindestens bis in die Heterostruktur (103, 203, 303, 403, 503, 603, 703) reichen, Erzeugen (8080) von Ohmschen Kontakten in den Drainbereichen und in den Sourcebereichen durch teilweises Verfüllen der ersten vertikalen Öffnungen mit einem ersten Metall mindestens bis zur Höhe der Passivierungsschicht (105, 205, 305, 405, 505, 605), und Aufbringen (8090) einer zweiten Metallschicht auf die Ohmschen Kontakte, wobei die zweite Metallschicht über die Passivierungsschicht (105, 205, 305, 405, 505, 605) hinausragt.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Transistors mit hoher Elektronenbeweglichkeit und einen Transistor mit hoher Elektronenbeweglichkeit.
  • Transistoren mit hoher Elektronenbeweglichkeit, beispielsweise HEMTs, werden durch epitaktisches Abscheiden von Heterostrukturen wie AlGaN/GaN auf Saphir-, Siliziumcarbid- oder Siliziumsubstraten hergestellt. Sie zeichnen sich durch eine hohe Ladungsträgerdichte im Kanalbereich aus.
  • Es ist bekannt, dass die Gateelektrode bei HEMT Transistoren einen Schottky-Kontakt umfasst, d. h. einen Metall-Halbleiter-Übergang. Nachteilig ist hierbei, dass bei hohen Spannungen im Sperrfall sehr hohe Leckströme auftreten und die Verluste des Bauelements sehr hoch sind. Des Weiteren ist es nachteilig, dass die maximale Gatespannung begrenzt ist, da der Schottky-Kontakt bei größer werdenden positiven Gatespannungen einen sehr hohen Leckstrom aufweist. Dadurch wird die dynamische Leistungsfähigkeit des Bauelements beeinträchtigt und dies kann zur Degradation und/oder Zerstörung des Bauteils führen.
  • Die maximale Gatespannung kann dadurch erhöht werden, dass eine Isolationsschicht zwischen der Halbleiterschicht beispielsweise AlGaN und der Gateelektrode angeordnet ist, sodass ein Metal-Insulated-Semiconductor-Kontakt entsteht, wodurch die Gateelektrode des HEMT-Transistors von der Halbleiterschicht isoliert ist. Nachteilig ist hierbei jedoch, dass sowohl die Grenzfläche von der Halbleiterschicht zur Isolationsschicht als auch die Grenzfläche von der Isolationsschicht zur Gateelektrode als auch die Qualität der dielektrischen Schicht für die dynamische Leistungsfähigkeit und die Degradation des Bauteils hohen technologischen Anforderungen unterliegen.
  • Bekannt sind unter anderem zwei Verfahren zur Herstellung eines MIS-Gate-Transistors. Beim ersten Verfahren werden die Ohmschen Kontakte zeitlich vor dem Gatemodul, das ein Gatedielektrikum und eine Gateelektrode aufweist, hergestellt. Dabei werden zuerst Ohmsche Kontakte erzeugt, entweder vor Abscheidung einer Passivierungsschicht oder nach Abscheidung der Passivierungsschicht, indem die Passierungsschicht an den Source- und Drainbereichen geöffnet wird. Danach erfolgt die Öffnung der Passivierung am Gatebereich und die optionale Abscheidung von Gatedielektrikum und die obligatorische Abscheidung von Gatemetall. Anschließend wird die Gateelektrode strukturiert und weitere Passivierungs- und Metallisierungsebenen erzeugt.
  • Nachteilig ist hierbei, dass metallhaltige Prozessschritte vor der Herstellung des Gatemoduls durchgeführt werden, sodass insbesondere das Gatedielektrikum mit Metall kontaminiert werden kann, wodurchs die Leistungsfähigkeit des Transistors erheblich gemindert wird.
  • Beim zweiten Verfahren werden die Ohmschen Kontakte zeitlich nach dem Aufbringen des Gatedielektrikums erzeugt. Dazu wird eine Passivierungsschicht am Gatebereich geöffnet und ein Gatedielektrikum in den geöffneten Bereich eingebracht. Danach wird die Passivierungsschicht an den Source-/ und Drainbereichen geöffnet und die Ohmschen Kontakte dort erzeugt. Anschließend werden die Gateelektrode und weitere Passivierungs- und Metallisierungsebenen erzeugt. Somit erfolgt das Abscheiden des Gatedielektrikums in metallfreien Anlagen.
  • Nachteilig ist jedoch, dass das Gatemodul erst nach der Herstellung der Ohmschen Kontakte fertig gestellt werden kann und das Gatemodul bedingt durch ein hohes Temperaturbudget beim Annealing der Ohmschen Kontakte eine Grenzflächendegradadierung an der Metall-Dielektrikumsoberfläche aufweist.
  • Die Aufgabe der Erfindung besteht darin einen robusten Gatekontakt herzustellen.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zur Herstellung eines Transistors mit hoher Elektronenbeweglichkeit aufweisend ein Substrat mit einer Heterostruktur, wobei das Substrat insbesondere einen III-V-Halbleiter aufweist, z. B. eine AlGaN/GaN-Heterostruktur, umfasst das Erzeugen einer Gateelektrode durch Strukturieren einer Halbleiterschicht, die auf die Heterostruktur aufgebracht ist. Die Halbleiterschicht weist dabei insbesondere Polysilizium auf. Prinzipbedingt bildet sich in der Heterostruktur ein zweidimensionales Elektronengas aus, das als Elektronenkanal des Transistors fungiert. Des Weiteren umfasst das erfindungsgemäße Verfahren das Aufbringen einer Passivierungsschicht auf die Halbleiterschicht und das Bilden von Drainbereichen und Sourcebereichen indem erste vertikale Öffnungen erzeugt werden, die mindestens bis in die Heterostruktur reichen. Des Weiteren werden in den Drainbereichen und in den Sourcebereichen Ohmsche Kontakte erzeugt, indem die ersten vertikalen Öffnungen teilweise mit einem ersten Metall verfüllt werden und zwar mindestens bis zur Höhe der Passivierungsschicht. Weiterhin wird eine zweite Metallschicht auf die Ohmschen Kontakte aufgebracht, wobei die zweite Metallschicht über die Passivierungsschicht hinausragt.
  • Der Vorteil ist hierbei, dass die Gateelektrode metallfrei ist, wodurch sie robust gegenüber hohen Temperaturen der einzelnen Herstellungsschritte ist.
  • In einer weiteren Ausgestaltung wird auf die Heterostrukturschicht eine Isolierungsschicht aufgebracht. Die Isolierungsschicht ist dabei zwischen der Heterostruktur und der Gateelektrode angeordnet und fungiert als Gate-Isolierung.
  • Vorteilhaft ist hierbei, dass die zulässige Gatespannung hoch ist. Sie liegt insbesondere im Bereich zwischen 5 V und 15 V abhängig von den Materialien, der Abscheidemethode und der Dicke der Isolationsschicht.
  • In einer Weiterbildung wird eine zweite vertikale Öffnung im Bereich der Gateelektrode erzeugt, die bis zur Oberfläche der Halbleiterschicht reicht.
  • Der Vorteil ist hierbei, dass die Gateelektrode von außen elektrisch ansteuerbar ist und über der gesamten Gateelektrode ein weiteres Material direkt abgeschieden werden kann.
  • In einer weiteren Ausgestaltung wird die zweite vertikale Öffnung mit einem dritten Metall verfüllt.
  • Vorteilhaft ist hierbei, dass sich der Leitungswiderstand zur Gateelektrode verbessert, d. h. verringert. Außerdem kann eine zusätzliche Feldplatte hergestellt werden, die insbesondere eine doppelte T-Form aufweist.
  • In einer Weiterbildung wird eine dielektrische Schicht strukturiert, die auf der Heterostruktur angeordnet ist. Mit anderen Worten die dielektrische Schicht wird so strukturiert, dass die Form der Gateelektrode ausgestaltet werden kann. Dabei kann die Gateelektrode beispielsweise eine gleichmäßige T-Form oder eine T-Struktur mit symmetrischer oder asymmetrischer Feldplatte in Richtung des Sourcebereichs oder des Drainbereichs aufweisen.
  • Der Vorteil ist hierbei, dass die Gateelektrode strukturierbar ist.
  • Der Transistor mit hoher Elektronenbeweglichkeit weist eine Heterostruktur auf. Diese Heterostruktur umfasst insbesondere AlGaN/GaN. Dabei ist die Heterostruktur auf einem Halbleitersubstrat angeordnet und bildet prinzipbedingt innerhalb der Heterostruktur unterhalb der Grenzfläche der beiden Schichten ein zweidimensionales Elektronengas aus. Erfindungsgemäß weist eine Gateelektrode des Transistors Polysilizium auf.
  • Vorteilhaft ist hierbei, dass die Gateelektrode metallfrei ist und die Heterostruktur nicht mit Metall kontaminiert wird, sodass die Leistungsfähigkeit des Transitors erhöht wird.
  • In einer weiteren Ausgestaltung ist die Gateelektrode T-förmig.
  • Der Vorteil ist hierbei, dass die Durchbruchspannung des Transistors hoch ist.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
  • 1 eine Schnittdarstellung eines ersten Beispiels eines Transistors mit hoher Elektronenbeweglichkeit
  • 2 eine Schnittdarstellung eines zweiten Beispiels eines Transistors mit hoher Elektronenbeweglichkeit
  • 3 eine Schnittdarstellung eines dritten Beispiels eines Transistors mit hoher Elektronenbeweglichkeit
  • 4 eine Schnittdarstellung eines vierten Beispiels eines Transistors mit hoher Elektronenbeweglichkeit
  • 5 eine Schnittdarstellung eines fünften Beispiels eines Transistors mit hoher Elektronenbeweglichkeit
  • 6 eine Schnittdarstellung eines sechsten Beispiels eines Transistors mit hoher Elektronenbeweglichkeit
  • 7 eine Schnittdarstellung eines siebten Beispiels eines Transistors mit hoher Elektronenbeweglichkeit
  • 8 ein Verfahren zur Herstellung eines Transistors mit hoher Elektronenbeweglichkeit.
  • 1 zeigt eine Schnittdarstellung in x-z-Richtung eines ersten Beispiels eines HEMTs 100, d. h. einen Transistor mit hoher Elektronenbeweglichkeit. Der HEMT 100 umfasst ein Halbleitersubstrat 101 auf dem eine Bufferschicht 102 aufgebracht ist. Auf der Buffeschicht 102 ist eine Heterostruktur 103 angeordnet. Die Heterostruktur umfasst dabei zwei Schichten 103a und 103b. Die obere Schicht 103b fungiert hierbei als Barriereschicht. An der Grenzfläche der beiden Schichten 103a und 103b bildet sich prinzipbedingt spontan ein zweidimensionales Elektronengas aus. Das Ausbilden des zweidimensionalen Elektronengases führt zu einer hohen Elektronenbeweglichkeit an der Grenzfläche, wobei die Elektronenbeweglichkeit in der Regel größer als 1500 cm2/Vs ist. Dies führt zu Ladungs trägerdichten im Elektronenkanal von in der Regel n > 1013 cm–2, wodurch die Leitverluste und die Schaltverluste des Transistors sehr gering sind. Auf der Heterostruktur 103 ist eine Gateelektrode aufgebracht, die durch Strukturierung einer hochdotierten Halbleiterschicht 104 entsteht. Eine Passivierungsschicht 105 ist auf die strukturierte hochdotierte Halbleiterschicht 104 aufgebracht, sodass die Gateelektrode passiviert ist. Die Passivierungsschicht 105 weist beispielsweise 10nm–100 nm dickes SiN auf. Die Drainbereiche und die Sourcebereiche des HEMTs 100 reichen vertikal bis zur bzw. in die obere Schicht 103b der Heterostruktur 103. Dabei weisen die Drainbereiche und die Sourcebereiche jeweils einen Ohmschen Kontakt 106 und 108 auf, der bis in die Passivierungsschicht 105 reicht. Auf den Ohmschen Kontakten 106 und 108 ist jeweils eine Metallisierung 107 und 109 aufgebracht, die als Powermetallisierung fungiert, sodass Drain und Source von außen kontaktierbar sind. Unter dem Begriff Powermetallisierung wird hierbei eine typischerweise mehrere Mikrometer dicke Metallschicht mit hoher Leitfähigkeit verstanden, die große elektrische Leistungen möglichst verlustfrei zum bzw. vom Transistor übertragt.
  • 2 zeigt eine Schnittdarstellung in x-z-Richtung eines zweiten Beispiels des HEMTs 200. Der HEMT 200 weist ein Halbleitersubstrat 201 mit einer Bufferschicht 202 und einer Heterostruktur 203 auf. Auf die Heterostruktur 203 ist eine dieelektrische Schicht 210 aufgebracht, die es ermöglicht die Gateelektrode in vertikaler Richtung zu formen. Somit kann eine Gateelektrode erzeugt werden, die Feldplatten aufweist. Die Feldplatten weisen dabei beispielsweise einen vertikalen Abstand zur Heterostruktur 203 auf, der der Dicke der dielektrischen Schicht 210 entspricht. Die Feldplatten können entweder symmetrisch, mit anderen Worten T-förmig oder asymmetrisch angeordnet sein. Die dielektrische Schicht 210 umfasst beispielsweise Siliziumnitrid, Siliziumdioxid oder Aluminiumoxid. Ohmsche Kontakte 206 und 208 sind in den Drainbereichen und den Sourcebereichen angeordnet. Durch die dielektrische Schicht 203 sind die Ohmschen Kontakte 206 und 208 höher als im ersten Beispiel. Auf den Ohmschen Kontakten sind Powermetallisierungen 207 und 209 angeordnet.
  • 3 zeigt eine Schnittdarstellung in x-z-Richtung eines dritten Beispiels eines HEMTs 300. Der HEMT 300 weist ein Halbleitersubstrat 301 mit einer Bufferschicht 302 und einer Heterostruktur 303 auf. Auf der Heterostruktur 303 ist eine Isolierungsschicht 311 angeordnet. Auf der Isolierungsschicht 311 ist die Gateelektrode angeordnet, die somit durch die Isolierungsschicht 311 von der Heterostruktur 303 isoliert ist. Der restliche Aufbau gleicht dem aus 1. Dabei weisen gleiche Schichten dieselben Endziffern der Bezugszeichen auf. Die Isolierungsschicht 311 umfasst beispielsweise Siliziumnitrid, Siliziumdioxid oder Aluminiumoxid.
  • Mit anderen Worten auf der Schicht 303b ist eine Isolationsschicht angeordnet, die in den Sourcebereichen und Drainbereichen entfernt wird. Anschließend werden Metalle abgeschieden, d.h. die Ohmschen Kontakte 306 und 308 reichen in diesem Fall auf jeden Fall in die Passivierungsschicht 305 hinein, möglich ist auch, dass sie an den Kanten sogar auch auf der Passivierungsschicht 305 liegen und sich überlappen. Wird die Isolation erst nach den Metallen abgeschieden, reichen diese nicht in die Isolation hinein. Anschließend wird hoch erhitzt, sodass die Metallatome der Ohmschen Kontakte 306 und 308 teilweise in die obere Schicht 303b hineindiffundieren.
  • 4 zeigt eine Schnittdarstellung in x-z-Richtung eines vierten Beispiels eines HEMTs 400. Der HEMT 400 weist ein Halbleitersubstrat 401 mit einer Bufferschicht 402 und einer Heterostruktur 403 auf. Auf der Heterostruktur 403 ist eine dielektrische Schicht 410 angeordnet. Auf der dielektrischen Schicht 410 ist eine Isolierungsschicht 411 angeordnet. Auf der Isolierungsschicht 411 ist die hochdotierte Halbleiterschicht 404 angeordnet, aus der die Gateelektrode erzeugt wird. Auf der strukturierten hochdotierten Halbleiterschicht 404 ist die Passivierungsschicht 405 angeordnet. Der restliche Aufbau gleicht dem Aufbau aus 2. Auch hier weisen gleiche Schichten dieselben Endziffern der Bezugszeichen auf.
  • 5 zeigt eine Schnittdarstellung in x-z-Richtung eines fünften Beispiels des HEMTs 500 auf. Der Aufbau des HEMTs 500 umfasst den Aufbau des HEMTs 300 aus 3. Zusätzlich ist die Passivierungsschicht 505 im Gatebereich bis zur hochdotierten Halbleiterschicht 504 geöffnet, sodass auf der Gateelektrode teilweise eine dritte Metallschicht 512 angeordnet ist. Diese dritte Metallschicht 512 fungiert als Powermetallisierung. Dadurch ist die Gateelektrode direkt von außen zugänglich und somit von außen kontaktierbar.
  • 6 zeigt eine Schnittdarstellung in x-z-Richtung eines sechsten Beispiels des HEMTs 600 auf. Der Aufbau des HEMTs 600 umfasst den Aufbau des HEMTs 400 aus 4. Zusätzlich ist die Passivierungsschicht 605 im Gatebereich bis zur hochdotierten Halbleiterschicht 604 geöffnet, wobei auf der Gateelektrode teilweise eine dritte Metallschicht 612 angeordnet ist.
  • 7 zeigt eine Schnittdarstellung in x-z-Richtung eines siebten Beispiels des HEMTs 700. Der HEMT 700 weist ein Halbleitersubstrat 701 mit einer Bufferschicht 702 und einer Heterostruktur 703 auf. Auf der Heterostruktur 703 ist die Isolierungsschicht 711 angeordnet. Auf der Isolierungsschicht 711 ist die dielektrische Schicht 710 angeordnet. Die Gateelektrode ist auf der Isolierungsschicht 711 angeordnet und wird vertikal durch die dielektrische Schicht geformt. Die Drainbereiche und die Sourcebereiche weisen Ohmsche Kontakte 706 und 708, sowie die Powermetallisierung 707 und 709 auf.
  • Das Halbleitersubstrat 101, 201, 301, 401, 501, 601 und 701 umfasst beispielsweise Silizium, Siliziumkarbid oder Saphir.
  • Die Heterostruktur 103, 203, 303, 403, 503, 603 und 703 umfasst beispielsweise AlGaN und GaN oder AlN und GaN oder InGaN und AlGaN oder InGaN und GaN.
  • Die Halbleiterschicht 104, 204, 304, 404, 504, 604 und 704 ist in allen beschriebenen Beispielen hochdotiert. Unter dem Begriff hochdotiert wird hierbei eine Dotierung von mehr als 1017 cm–3 verstanden. Die Halbleiterschicht 104, 204, 304, 404, 504, 604 und 704 umfasst hierbei beispielsweise Polysilizium. Alternativ sind auch andere Halbleitermaterialien wie Ge denkbar.
  • In einem Ausführungsbeispiel besteht die hochdotierte Halbleiterschicht 104 aus Polysilizium.
  • In den HEMTs 100, 300 und 500 des ersten, dritten und fünften Beispiels kann die Einsatzspannung des Transistors durch die Dotierung der Halbleiterschicht eingestellt werden. Unter dem Begriff Einsatzspannung wird hierbei die Gatespannung verstanden, bei der der Transistor vom sperrenden in den leitenden Betrieb umschaltet.
  • 8 zeigt das Verfahren zur Herstellung eines Transistors mit einer hohen Elektronenbeweglichkeit. Dabei handelt es sich insbesondere um III-V-Leistungstransistoren. Das Verfahren startet mit Schritt 8000 indem ein Halbleitersubstrat mit Bufferschicht und Heterostruktur bereitgestellt wird. Dabei ist die Bufferschicht direkt auf dem Halbleitersubstrat und die Heterostruktur direkt auf der Bufferschicht angeordnet. Dieses Ausgangssubstrat umfassend das Halbleitersubstrat, die Bufferschicht und die Heterostruktur kann optional eine Capschicht aufweisen, beispielsweise aus p-dotiertem Galliumnitrid. Die Bufferschicht umfasst beispielsweise unabsichtlich dotiertes GaN. In einem folgenden Schritt 8025 wird eine Halbleiterschicht beispielsweise mittels eines chemical vapor deposition-Prozesses auf die Heterostruktur aufgebracht Diese Halbleiterschicht ist hochdotiert. Sie umfasst beispielsweise Polysilizium. In einem folgenden Schritt 8030 wird eine Gateelektrode durch Strukturieren der Halbleiterschicht erzeugt, beispielsweise durch nasschemisches oder trockenchemisches Ätzen. In einem folgenden Schritt 8040 wird eine Passivierungsschicht auf die strukturierte Halbleiterschicht bzw. die Gateelektrode aufgebracht. Die Passivierungsschicht umfasst SiN, SiO2 oder Al2O3. In einem folgenden Schritt 8070 werden Drainbereiche und Sourcebereiche gebildet. Dazu werden vertikale Öffnungen von der obersten Schicht, in diesem Beispiel der Passivierungsschicht, bis zur Heterostruktur erzeugt. Die vertikalen Öffnungen werden mittels selektivem Ätzen erzeugt. In einem folgenden Schritt 8080 werden in den Drainbereichen und in den Sourcebereichen Ohmsche Kontakte erzeugt. Dazu werden die ersten vertikalen Öffnungen mindestens bis zu einer Höhe der Passivierungsschicht teilweise mit einem ersten Metall verfüllt. Das erste Metall ist beispielsweise Nickel oder Kupfer. In einem folgenden Schritt 8090 wird mindestens ein zweites Metall in Form einer Metallschicht auf das erste Metall aufgebracht. Das zweite Metall umfasst beispielsweise Al oder Cu oder Au. Das zweite Metall kann auch eine Kupferlegierung aufweisen. Das bedeutet die Ohmschen Kontakte werden üblicherweise aus mehreren Metallen hergestellt, die übereinander angeordnet sind und anschließend ausgeheizt werden. Typischerweise weist der Metallschichtenstapel Ti/Ni/Al/Au auf, wobei Ti auf oder in der oberen Schicht 103b angeordnet ist. Alternativ wird ein Metallschichtenstapel Ti/Ni/Ti/Au oder ein goldfreier Kontakt mit Ti/TiN oder Ti/Al verwendet.
  • In einem optionalen Schritt 8010, der zwischen dem Schritt 8000 und dem Schritt 8025 erfolgt, wird eine dielektrische Schicht auf die Heterostruktur aufgebracht. Die dielektrische Schicht ist dabei direkt auf der Heterostruktur aufgebracht. Sie befindet sich somit zwischen der Heterostruktur und der Passivierungsschicht. Zum Bilden der ersten vertikalen Öffnungen muss in diesem Beispiel zusätzlich zur Passivierungsschicht auch die dielektrische Schicht bereichsweise entfernt werden.
  • In einem optionalen Schritt 8020, der vor dem Schritt 8025 bzw. zwischen dem optionalen Schritt 8010 und dem Schritt 8025 erfolgt, wird eine Isolierungsschicht auf die Heterostruktur aufgebracht. Das Aufbringen erfolgt beispielsweise mittels in-situ Abscheidung von SiN oder ex-situ Deposition von SiN, SiO2 oder Al2O3. Die Isolierungsschicht ist dabei direkt auf der Heterostruktur aufgebracht oder zwischen der dielektrischen Schicht und der Passivierungsschicht angeordnet. Sie befindet sich somit zwischen der Heterostruktur und der Passivierungsschicht. Die Isolierungsschicht dient hierbei zur Gateisolierung. Zum Bilden der ersten vertikalen Öffnungen müssen in diesem Beispiel zusätzlich zur Passivierungsschicht auch die Isolierungsschicht bzw. die Isolierungsschicht und die dielektrische Schicht bereichsweise entfernt werden.
  • In einem optionalen Schritt 8050, der zwischen Schritt 8040 und 8070 erfolgt, wird eine zweite vertikale Öffnung im Bereich der Gateelektrode erzeugt. Diese zweite vertikale Öffnung reicht bis zur Oberfläche der strukturierten Halbleiterschicht bzw. der Gateelektrode, die zugleich als Ätzstopp fungiert. In einem folgenden optionalen Schritt 8060, der nur durchgeführt wird, wenn der optionale Schritt 8050 durchgeführt wurde, wird ein drittes Metall in Form einer Metallschicht auf die Gateelektrode aufgebracht. Das dritte Metall umfasst dasselbe Material wie das zweite Metall. Alternativ umfasst das dritte Metall Aluminium.
  • Die Transistoren können in leistungselektronischen Wandlern eingesetzt werden, beispielsweise bei Hybrid- oder Elektrofahrzeugen, sowie im Bereich der Photovoltaik zur Realisierung von Invertersystemen.

Claims (7)

  1. Verfahren zum Herstellen eines Transistors (100, 200, 300, 400, 500, 600, 700) mit hoher Elektronenbeweglichkeit umfassend ein Substrat (101, 201, 301, 401, 501, 601, 701) mit einer Heterostruktur (103, 203, 303, 403, 503, 603, 703), insbesondere eine AlGaN/GaN-Heterostruktur, mit den Schritten: – Erzeugen (8030) einer Gateelektrode durch Strukturieren einer Halbleiterschicht, die auf die Heterostruktur (103, 203, 303, 403, 503, 603, 703) aufgebracht ist, wobei die Halbleiterschicht (104, 204, 304, 404, 504, 604, 704) insbesondere Polysilizium aufweist, – Aufbringen (8040) einer Passivierungsschicht (105, 205, 305, 405, 505, 605) auf die Halbleiterschicht (104, 204, 304, 404, 504, 604, 704), – Bilden (8070) von Drainbereichen und Sourcebereichen indem erste vertikale Öffnungen erzeugt werden, die mindestens bis in die Heterostruktur (103, 203, 303, 403, 503, 603, 703) reichen, – Erzeugen (8080) von Ohmschen Kontakten in den Drainbereichen und in den Sourcebereichen durch teilweises Verfüllen der ersten vertikalen Öffnungen mit einem ersten Metall mindestens bis zur Höhe der Passivierungsschicht (105, 205, 305, 405, 505, 605), und – Aufbringen (8090) einer zweiten Metallschicht auf die Ohmschen Kontakte, wobei die zweite Metallschicht über die Passivierungsschicht (105, 205, 305, 405, 505, 605) hinausragt.
  2. Verfahren nach Anspruch 1, gekennzeichnet durch das Aufbringen (8020) einer Isolierungsschicht (311, 411, 511, 611, 711) auf die Heterostruktur (103, 203, 303, 403, 503, 603, 703), wobei die Isolierungsschicht (311, 411, 511, 611, 711) zwischen der Heterostruktur (103, 203, 303, 403, 503, 603, 703) und der Passivierungsschicht (105, 205, 305, 405, 505, 605) angeordnet ist und die Isolierungsschicht (311, 411, 511, 611, 711) als Gate-Isolierung fungiert.
  3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch das Erzeugen (8050) einer zweiten vertikalen Öffnung im Bereich der Gateelektrode, die bis zur Oberfläche der Halbleiterschicht (104, 204, 304, 404, 504, 604, 704) reicht und Aufbringen (8060) einer dritten Metallschicht auf die Gateelektrode.
  4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch das Strukturieren (8010) einer dielektrischen Schicht (210, 410, 610), die auf der Heterostruktur (103, 203, 303, 403, 503, 603, 703) angeordnet ist, um die Gateelektrode zu strukturieren.
  5. Verfahren nach Anspruch 1, gekennzeichnet durch das Aufbringen (8020) einer Isolierungsschicht (311, 411, 511, 611, 711) auf die Heterostruktur (103, 203, 303, 403, 503, 603, 703), wobei die Isolierungsschicht (311, 411, 511, 611, 711) zwischen der Heterostruktur (103, 203, 303, 403, 503, 603, 703) und der Halbleiterschicht aus Polysilizium, die als Gateelektrode fungiert (104, 204, 304, 404, 504, 604) angeordnet ist und die Isolierungsschicht (311, 411, 511, 611, 711) als Gate-Isolierung fungiert.
  6. Transistor (100, 200, 300, 400, 500, 600, 700) mit hoher Elektronenbeweglichkeit aufweisend eine Heterostruktur, insbesondere eine AlGaN/GaN-Heterostruktur, dadurch gekennzeichnet, dass eine Gateelektrode des Transistors (100, 200, 300, 400, 500, 600, 700) Polysilizium aufweist.
  7. Transistor (100, 200, 300, 400, 500, 600, 700) nach Anspruch 6, dadurch gekennzeichnet, dass die Gateelektrode T-förmig ist.
DE102015212048.1A 2015-06-29 2015-06-29 Transistor mit hoher Elektronenbeweglichkeit Ceased DE102015212048A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015212048.1A DE102015212048A1 (de) 2015-06-29 2015-06-29 Transistor mit hoher Elektronenbeweglichkeit
PCT/EP2016/059386 WO2017001082A1 (de) 2015-06-29 2016-04-27 Transistor mit hoher elektronenbeweglichkeit
CN201680038988.8A CN107810559B (zh) 2015-06-29 2016-04-27 具有高的电子可运动性的晶体管
US15/738,464 US10153363B2 (en) 2015-06-29 2016-04-27 Transistor having high electron mobility and method of its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015212048.1A DE102015212048A1 (de) 2015-06-29 2015-06-29 Transistor mit hoher Elektronenbeweglichkeit

Publications (1)

Publication Number Publication Date
DE102015212048A1 true DE102015212048A1 (de) 2016-12-29

Family

ID=55860845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015212048.1A Ceased DE102015212048A1 (de) 2015-06-29 2015-06-29 Transistor mit hoher Elektronenbeweglichkeit

Country Status (4)

Country Link
US (1) US10153363B2 (de)
CN (1) CN107810559B (de)
DE (1) DE102015212048A1 (de)
WO (1) WO2017001082A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741666B2 (en) * 2018-11-19 2020-08-11 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
EP4228007A4 (de) * 2020-11-27 2023-12-06 Huawei Technologies Co., Ltd. Halbleiterbauelement und herstellungsverfahren dafür
CN117832266B (zh) * 2024-03-05 2024-05-24 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010004021T5 (de) * 2009-10-13 2013-06-27 Cree, Inc. Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials
WO2014202409A1 (de) * 2013-06-18 2014-12-24 Robert Bosch Gmbh Transistor und verfahren zur herstellung eines transistors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976684B (zh) 2006-11-20 2014-02-12 松下电器产业株式会社 半导体装置及其驱动方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
CN102709321A (zh) * 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010004021T5 (de) * 2009-10-13 2013-06-27 Cree, Inc. Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials
WO2014202409A1 (de) * 2013-06-18 2014-12-24 Robert Bosch Gmbh Transistor und verfahren zur herstellung eines transistors

Also Published As

Publication number Publication date
CN107810559A (zh) 2018-03-16
CN107810559B (zh) 2021-05-07
US20180182880A1 (en) 2018-06-28
US10153363B2 (en) 2018-12-11
WO2017001082A1 (de) 2017-01-05

Similar Documents

Publication Publication Date Title
DE102015103318B4 (de) Halbleiter-Bauelement mit einer Passivierungsschicht und Verfahren zum Herstellen eines solchen
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE102014109846B4 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102019117754A1 (de) Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats
EP1151478A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102015114707A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102016100060A1 (de) Transistor mit hoher elektronenmobilität und verfahren zu seiner herstellung
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102016114496A1 (de) Lawinenrobuster quasi-vertikaler hemt
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102008060704B4 (de) Feldeffekttransistor-Bauteil sowie Verfahren zu seiner Herstellung mit einem zusammengesetzten Passivierungsprozess
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
WO2017001082A1 (de) Transistor mit hoher elektronenbeweglichkeit
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102014108986B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
DE102020215006A1 (de) Vertikales Leistungshalbleiterbauelement und Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
DE102017201550A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102015122938A1 (de) Transistor mit Feldelektrode
DE102016122399A1 (de) Gate-Struktur und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final