DE102015122938A1 - Transistor mit Feldelektrode - Google Patents

Transistor mit Feldelektrode Download PDF

Info

Publication number
DE102015122938A1
DE102015122938A1 DE102015122938.2A DE102015122938A DE102015122938A1 DE 102015122938 A1 DE102015122938 A1 DE 102015122938A1 DE 102015122938 A DE102015122938 A DE 102015122938A DE 102015122938 A1 DE102015122938 A1 DE 102015122938A1
Authority
DE
Germany
Prior art keywords
forming
field electrode
dielectric
layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015122938.2A
Other languages
English (en)
Other versions
DE102015122938B4 (de
Inventor
Markus Zundel
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015122938.2A priority Critical patent/DE102015122938B4/de
Priority to US15/387,706 priority patent/US10243071B2/en
Priority to KR1020160182520A priority patent/KR102007071B1/ko
Publication of DE102015122938A1 publication Critical patent/DE102015122938A1/de
Priority to US16/290,204 priority patent/US10707342B2/en
Priority to US16/895,755 priority patent/US11227945B2/en
Application granted granted Critical
Publication of DE102015122938B4 publication Critical patent/DE102015122938B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden ein Transistorbauelement und ein Verfahren zum Herstellen eines solchen offenbart. Das Halbleiterbauelement weist wenigstens eine Transistorzelle auf, wobei die wenigstens eine Transistorzelle aufweist: ein Sourcegebiet, ein Bodygebiet und ein Driftgebiet in einem Halbleiterkörper; eine Gateelektrode, welche durch ein Gatedielektrikum dielektrisch von dem Bodygebiet isoliert wird; eine Feldelektrode, welche durch ein Feldelektrodendielektrikum dielektrisch von dem Driftgebiet isoliert wird; und einen Kontaktstöpsel, welcher sich von einer ersten Oberfläche des Halbleiterkörpers zu der Feldelektrode erstreckt und an das Sourcegebiet und das Bodygebiet angrenzt.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Transistorbauelement, insbesondere ein mittels Feldeffekt gesteuertes Transistorbauelement und ein Verfahren zur Herstellung eines solchen.
  • Mittels Feldeffekt gesteuerte Transistoren, wie beispielsweise MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren, engl.: Metal Oxide Field-Effect Transistors), werden häufig in Automotive-, Industrie- oder Unterhaltungselektronik-Anwendungen zum Treiben von Lasten, zur Leistungswandlung oder Ähnlichem verwendet. Solche Transistoren, welche oft auch als Leistungstransistoren bezeichnet werden, sind mit verschiedenen Spannungssperrfestigkeiten erhältlich. Die "Spannungssperrfestigkeit" (engl.: voltage blocking capability) definiert den maximalen Spannungspegel welchem der Transistor in einem Aus-Zustand (wenn er ausgeschaltet ist) standhalten kann. Der Einschaltwiderstand RON eines Leistungstransistors ist ein weiterer relevanter Bauteilparameter. Der "Einschaltwiderstand" ist der elektrische Widerstand des Leistungstransistors zwischen seinen Lastanschlüssen (Drainanschluss und Sourceanschluss) in dem Ein-Zustand (wenn er eingeschaltet ist). Typischerweise weist ein Leistungstransistor eine Vielzahl von Transistorzellen auf, welche parallel zueinander geschaltet sind. Grundsätzlich gilt, dass der Einschaltwiderstand geringer ist, je mehr Transistorzellen der Leistungstransistor aufweist.
  • Es besteht ein Bedürfnis daran, den Einschaltwiderstand zu verringern ohne die Größe (die erforderliche Chipfläche A) des Halbleiterkörpers (Halbleiterchip) in welchem aktive Gebiete des Leistungstransistors integriert sind zu vergrößern. Es besteht daher ein Bedürfnis daran, die Größe der einzelnen Transistorzellen zu verringern.
  • Ein Beispiel bezieht sich auf ein Transistorbauelement mit wenigstens einer Transistorzelle. Die wenigstens eine Transistorzelle weist ein Sourcegebiet, ein Bodygebiet und ein Driftgebiet in einem Halbleiterkörper, eine Gateelektrode, eine Feldelektrode und einen Kontaktstöpsel auf. Die Gateelektrode wird durch ein Gatedielektrikum dielektrisch von dem Bodygebiet isoliert, die Feldelektrode wird durch ein Feldelektrodendielektrikum dielektrisch von dem Driftgebiet isoliert, und der Kontaktstöpsel erstreckt sich von einer ersten Oberfläche des Halbleiterkörpers bis zu der Feldelektrode und grenzt an das Sourcegebiet und das Bodygebiet an.
  • Ein Beispiel betrifft ein Verfahren. Das Verfahren weist das epitaktische Aufwachsen einer Halbleiterschicht auf eine Oberfläche eines Halbleiterkörpers auf, wobei der Halbleiterkörper wenigstens ein Feldelektrodendielektrikum aufweist, und wobei das epitaktische Aufwachsen der Halbleiterschicht ein Überwachsen des Feldelektrodendielektrikums aufweist. Das Verfahren weist weiterhin das Ausbilden eines Bodygebietes und eines Sourcegebiets in der Halbleiterschicht, das Ausbilden einer Gateelektrode, welche durch ein Gatedielektrikum dielektrisch von dem Bodygebiet isoliert wird, und das Ausbilden eines Kontaktstöpsels auf, welcher sich von einer Oberfläche der Halbleiterschicht bis zu der Feldelektrode erstreckt und an das Sourcegebiet und das Bodygebiet angrenzt.
  • Ein weiteres Beispiel betrifft ein Transistorbauelement mit wenigstens einer Transistorzelle. Die wenigstens eine Transistorzelle weist ein Sourcegebiet, ein Bodygebiet und ein Driftgebiet in einem Halbleiterkörper, eine Gateelektrode, und eine Feldelektrode auf. Die Gateelektrode wird durch ein Gatedielektrikum dielektrisch von dem Bodygebiet isoliert und die Feldelektrode wird durch ein Feldelektrodendielektrikum dielektrisch von dem Driftgebiet isoliert. In einer lateralen Richtung des Halbleiterkörpers ist eine kürzeste Distanz zwischen dem Feldelektrodendielektrikum und dem Gatedielektrikum kleiner als 150 Nanometer.
  • Beispiele werden im Weiteren unter Bezugnahme auf die Figuren beschrieben. Die Figuren dienen dazu, bestimmte Grundsätze darzustellen, so dass nur solche Aspekte dargestellt werden, welche für das Verständnis dieser Grundsätze erforderlich sind. Die Figuren sind nicht maßstabsgetreu. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • 1 zeigt eine vertikale Querschnittsansicht einer Transistorzelle eines Transistorbauelementes;
  • 2 zeigt eine vertikale Querschnittsansicht eines Transistorbauelementes mit einer Vielzahl von Transistorzellen gemäß einem Beispiel;
  • 3 zeigt eine vertikale Querschnittsansicht eines Transistorbauelementes mit einer Vielzahl von Transistorzellen gemäß einem Beispiel;
  • 4 zeigt eine horizontale Querschnittsansicht eines Abschnitts eines Transistorbauelementes gemäß einem Beispiel;
  • 5 zeigt eine vertikale Querschnittsansicht in einer Schnittebene B-B des in 4 dargestellten Transistorbauelementes;
  • 6 zeigt ein Beispiel einer horizontalen Querschnittsansicht eines Transistorbauelementes in der in den 1 und 2 dargestellten Bauart;
  • 7 zeigt ein Beispiel einer horizontalen Querschnittsansicht eines Transistorbauelementes der in den 1 und 2 dargestellten Bauart;
  • 8 zeigt ein Beispiel einer horizontalen Querschnittsansicht eines Transistorbauelementes der in den 1 und 2 dargestellten Bauart;
  • 9 zeigt eine vertikale Querschnittsansicht eines Abschnitts eines Transistorbauelementes gemäß einem weiteren Beispiel;
  • 10A–10H zeigen ein Beispiel eines Verfahrens zum Ausbilden eines Transistorbauelementes der in den 1 und 2 dargestellten Bauart;
  • 11A–11D zeigen ein Beispiel eines Verfahrens zum Ausbilden eines Feldelektrodendielektrikums und einer Feldelektrode eines Transistorbauelementes der in den 1 und 2 dargestellten Bauart;
  • 12A–12C zeigen ein Beispiel des in 11B dargestellten Verfahrensschritts in größerem Detail;
  • 13A–13C zeigen ein Beispiel eines Verfahrens zum Ausbilden eines Bodygebietes und eines Sourcegebietes in einem Transistorbauelement der in den 1 und 2 dargestellten Bauart;
  • 14A–14C zeigen eine Abwandlung des in 10B gezeigten Verfahrensschrittes; und
  • 15 zeigt eine vertikale Querschnittsansicht einer Transistorzelle gemäß einem weiteren Beispiel.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen. Die Figuren bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung bestimmte Ausführungsformen, in welchen die Erfindung Verwendung finden kann. Es versteht sich, dass die Merkmale der beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht anders angegeben.
  • 1 zeigt eine vertikale Querschnittsansicht eines Transistorbauelementes gemäß einem Beispiel. Insbesondere zeigt 1 eine vertikale Querschnittsansicht einer Transistorzelle eines Transistorbauelementes, insbesondere eines mittels Feldeffekt gesteuerten Transistorbauelements. Bezugnehmend auf 1, weist die Transistorzelle ein Driftgebiet 11, ein Sourcegebiet 12, und ein Bodygebiet 13 auf, welches das Driftgebiet 11 von dem Sourcegebiet 12 trennt. Das Driftgebiet 11, das Sourcegebiet 12 und das Bodygebiet 13, welche als aktive Bauteilgebiete bezeichnet werden können, sind dotierte Halbleitergebiete, welche in einem Halbleiterkörper 100 angeordnet sind. Ein Dotierungstyp des Bodygebietes 13 ist komplementär zu einem Dotierungstyp des Driftgebietes 11, so dass sich ein pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11 ausbildet. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial aufweisen, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), oder ähnliches.
  • Bezugnehmend auf 1 ist eine Gateelektrode 21 benachbart zu dem Bodygebiet 13 angeordnet und durch ein Gatedielektrikum 22 dielektrisch von dem Bodygebiet 13 isoliert. Die Gateelektrode 21 kann ein herkömmliches Gateelektrodenmaterial aufweisen, wie beispielsweise ein hochdotiertes polykristallines Halbleitermaterial, ein Metall, eine Metalllegierung oder eine Metallverbindung. Beispielsweise ist das hochdotierte polykristalline Halbleitermaterial Polysilizium. Das Gatedielektrikum 22 kann ein herkömmliches Gatedielektrikummaterial aufweisen, wie beispielsweise ein Oxid, ein Nitrid oder ähnliches. In dem in 1 dargestellten Beispiel ist die Gateelektrode 21 eine Grabenelektrode. Das heißt, dass die Gateelektrode 21 in einem Graben angeordnet ist, welcher sich von einer ersten Oberfläche 101 des Halbleiterkörpers 100 in den Halbleiterkörper 100 hinein erstreckt. Insbesondere erstreckt sich dieser Graben durch das Sourcegebiet 12 und das Bodygebiet 13 bis in das Driftgebiet 11 hinein. Die Gateelektrode 21 wird durch das Gatedielektrikum 22 dielektrisch von jedem dieser Bauteilgebiete isoliert.
  • Bezugnehmend auf 1 weist die Transistorzelle weiterhin eine Feldelektrode 31 auf. Die Feldelektrode 31 ist benachbart zu dem Driftgebiet 11 und dielektrisch durch ein Feldelektrodendielektrikum 32 von dem Driftgebiet 11 isoliert. Die Feldelektrode 31 kann ein herkömmliches Feldelektrodenmaterial aufweisen, wie beispielsweise ein hochdotiertes polykristallines Halbleitermaterial, ein Metall, eine Metalllegierung oder eine Metallverbindung. Das Feldelektrodendielektrikum 32 kann ein herkömmliches Feldelektrodendielektrikummaterial aufweisen, wie beispielsweise ein Oxid, ein Nitrid oder ähnliches. Gemäß einem Beispiel weist das Feldelektrodendielektrikum 32 einen Hohlraum auf, welcher mit Gas gefüllt werden kann.
  • Bezugnehmend auf 1 weist die Transistorzelle weiterhin einen Kontaktstöpsel 41 auf. Der Kontaktstöpsel 41 erstreckt sich von der ersten Oberfläche 101 zu der Feldelektrode 31 und grenzt an das Sourcegebiet 12 und das Bodygebiet 13 an, so dass der Kontaktstöpsel 41 elektrisch mit der Feldelektrode 31, dem Sourcegebiet 12 und dem Bodygebiet 13 verbunden ist. Optional weist das Bodygebiet 13 ein Kontaktgebiet 15 auf. Dieses Kontaktgebiet 15 ist höher dotiert als andere Gebiete des Bodygebietes 13 und grenzt an den Kontaktstöpsel 41 an. Gemäß einem Beispiel ist eine Dotierstoffkonzentration des Kontaktgebietes 15 derart, dass das Bodygebiet 13 über das Kontaktgebiet mit dem Kontaktstöpsel 41 eine ohmsche Verbindung aufweist. Der Kontaktstöpsel 41 ist mit einem Sourceanschluss S verbunden, welcher in 1 nur schematisch dargestellt ist, und die Gateelektrode 21 ist mit einem Gateanschluss G verbunden, welche in 1 lediglich schematisch dargestellt ist.
  • Der Kontaktstöpsel weist ein elektrisch leitendes Material auf, beispielsweise ein Metall oder ein hochdotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium. Gemäß einem Beispiel weist der Kontaktstöpsel 41 an der Feldelektrode 31 und den Halbleitergebieten (dem Sourcegebiet 12, dem Bodygebiet 13 und/oder dem optionalen Kontaktgebiet 15) eine elektrisch leitende Barriereschicht und ein anderes elektrisch leitendes Material auf der Barriereschicht auf. Gemäß einem Beispiel weist die Barriereschicht wenigstens eines von Titan (Ti) und Titannitrid (TiN) auf und das andere elektrisch leitende Material weist eines von einem Metall, wie beispielsweise Wolfram (W), und einem hochdotierten polykristallinen Halbleitermaterial auf.
  • Die Transistorzelle weist weiterhin ein Draingebiet 14 auf. Das Draingebiet 14 wird durch das Driftgebiet 11 von dem Bodygebiet 12 getrennt. Optional ist ein Feldstoppgebiet 16 zwischen dem Driftgebiet 11 und dem Draingebiet 14 angeordnet. Das Feldstoppgebiet 16 weist den selben Dotierungstyp auf wie das Driftgebiet 11, ist jedoch höher dotiert als das Driftgebiet 11. Beispielsweise kann eine Dotierstoffkonzentration des Sourcegebietes 13 und des Kontaktgebietes 15 höher sein als 1E19 cm–3, eine Dotierstoffkonzentration des Bodygebietes kann zwischen 1E16 cm–3 und 1E18 cm–3 gewählt werden, eine Dotierstoffkonzentration des Driftgebiets kann zwischen 1E15 cm–3 und 1E18 cm–3 gewählt werden, und eine Dotierstoffkonzentration des Draingebietes 14 ist höher als 1E18 cm–3.
  • Das Transistorbauelement kann als n-Typ Transistorbauelement oder als p-Typ Transistorbauelement ausgebildet sein. Der Typ des Transistorbauelementes wird durch den Dotierungstyp des Sourcegebiets 12 definiert, wobei ein Dotierungstyp des Sourcegebiets 12 komplementär zu dem Dotierungstyp des Bodygebiets 13 ist und dem Dotierungstyp des Driftgebiets 11 entspricht. In einem n-Typ Transistorbauelement ist das Sourcegebiet 12 n-dotiert, das Bodygebiet 13 ist p-dotiert und das Driftgebiet 11 ist n-dotiert. In einem p-Typ Transistorbauelement sind die Dotierungstypen der einzelnen Bauteilgebiete komplementär zu den Dotierungstypen der entsprechenden Gebiete in einem n-Typ Bauelement. Das heißt, dass das Sourcegebiet 12 p-dotiert ist, das Bodygebiet n-dotiert ist und das Driftgebiet 11 p-dotiert ist. Weiterhin kann das Transistorbauelement als MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor, engl.: Metal Oxide Semiconductor Field-Effect Transistor) oder als IGBT ausgebildet sein. In einem MOSFET weist das Draingebiet 14 den selben Dotierungstyp auf, wie das Sourcegebiet 11 und in einem IGBT weist das Draingebiet 14 einen Dotierungstyp auf, welcher komplementär ist zu dem Dotierungstyp des Sourcegebietes 12. Weiterhin kann das Transistorbauelement als Bauelement vom Anreicherungstyp (Normal-aus-Bauteil) oder als Bauteil vom Verarmungstyp (Normal-an-Bauteil) ausgebildet sein. In einem Bauteil vom Anreicherungstyp grenzt das Bodygebiet 13 an das Gatedielektrikum 22 an. In einem Bauteil vom Verarmungstyp, ist zwischen dem Bodygebiet 13 und dem Gatedielektrikum ein Kanalgebiet 17 (in 1 in gestrichelten Linien dargestellt) des selben Dotierungstyps wie das Sourcegebiet 12 und das Driftgebiet 11 angeordnet. Dieses Kanalgebiet 17 erstreckt sich zwischen dem Bodygebiet 13 und dem Gatedielektrikum 22 entlang des Gatedielektrikums 22 von dem Sourcegebiet 12 zu dem Driftgebiet 11.
  • Das in 1 dargestellte Transistorbauelement kann durch Anlegen einer geeigneten Ansteuerspannung (Gate-Source-Spannung) zwischen dem Gateanschluss G und dem Sourceanschluss S ein- und ausgeschaltet werden. Das Transistorbauelement befindet sich im eingeschalteten Zustand, wenn die Ansteuerspannung derart gewählt wird, dass sich ein leitender Kanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 ausbildet. In einem Bauteil vom Anreicherungstyp befindet sich ein leitender Kanal in dem Bodygebiet 13 wenn die Ansteuerspannung einen Inversionskanal in dem Bodygebiet 13 entlang des Gatedielektrikums 22 ausbildet. In einem n-Typ Bauteil vom Anreicherungstyp beispielsweise ist eine Gate-Source-Spannung, welche zwischen dem Gateanschluss G und dem Sourceanschluss S angelegt werden muss um einen solchen Inversionskanal zu erzeugen, eine positive Spannung, welche größer ist als eine Schwellenspannung. In einem Bauteil vom Verarmungstyp gibt es bereits einen leitenden Kanal wenn die Gate-Source-Spannung Null ist. Das Transistorbauelement befindet sich im ausgeschalteten Zustand, wenn kein leitender Kanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 vorhanden ist. Ein Bauteil vom Anreicherungstyp befindet sich im ausgeschalteten Zustand, wenn der Inversionskanal unterbrochen wird, das heißt, wenn die Ansteuerspannung unter die Schwellenspannung sinkt. Ein Bauteil vom Verarmungstyp befindet sich im ausgeschalteten Zustand, wenn die Gate-Source-Spannung derart gewählt wird, dass das Kanalgebiet 17 komplett ausgeräumt ist. Beispielsweise befindet sich ein n-Typ Bauteil vom Verarmungstyp im ausgeschalteten Zustand, wenn die Gate-Source-Spannung eine negative Spannung ist, welche geringer ist als eine Schwellenspannung des Transistorbauelements.
  • In dem eingeschalteten Zustand kann ein Strom zwischen dem Draingebiet 14, welches mit einem Drainanschluss D verbunden ist, und dem Sourceanschluss S fließen, wenn eine Spannung zwischen dem Drainanschluss D und dem Sourceanschluss S angelegt wird. In dem ausgeschalteten Zustand kann das Transistorbauelement einen Stromfluss zwischen dem Drainanschluss D und dem Sourceanschluss S verhindern, wenn die Spannung, die zwischen dem Drainanschluss D und dem Sourceanschluss S angelegt wird unterhalb einer Spannungssperrfestigkeit des Transistorbauelementes liegt. In dem ausgeschalteten Zustand, wenn eine Spannung zwischen dem Drainanschluss und dem Sourceanschluss angelegt wird welche den pn-Übergang zwischen dem Driftgebiet 11 und dem Bodygebiet 13 in Rückwärtsrichtung vorspannt, erstreckt sich, beginnend an dem pn-Übergang zwischen dem Driftgebiet 11 und dem Bodygebiet 13, ein Verarmungsgebiet (Raumladungszone, engl.: space charge region) in das Driftgebiet 11 hinein. Beispielsweise wird in einem n-Typ Transistorbauelement der pn-Übergang in Rückwärtsrichtung vorgespannt, wenn eine positive Spannung zwischen dem Drainanschluss D und dem Sourceanschluss S angelegt wird. Die Ausbreitung dieses Verarmungsgebietes ist mit einer Ionisierung von Dotierstoffatomen in dem Driftgebiet 11 verbunden. Diese ionisierten Dotierstoffatome haben entsprechende Gegenladungen entweder in dem Bodygebiet 13 oder in der Feldelektrode 31, welche mit dem Sourceanschluss S verbunden ist. Aufgrund der Feldelektrode 31 kann das Driftgebiet 11 höher dotiert werden als ein herkömmliches Transistorbauelement welches keine Feldelektrode aufweist. Daher ist ein Einschaltwiderstand eines Transistorbauelementes mit einer Feldelektrode geringer als ein Einschaltwiderstand eines vergleichbaren Transistorbauelementes ohne Feldelektrode. Der Einschaltwiderstand ist der elektrische Widerstand des Transistorbauelementes zwischen dem Drainanschluss D und dem Sourceanschluss S in dem eingeschalteten Zustand des Transistorbauelementes.
  • Indem das Transistorbauelement derart ausgebildet wird, dass der Kontaktstöpsel 41 zwischen der Feldelektrode 31 und der ersten Oberfläche 101 angeordnet ist, kann die Bauteilzelle mit einer geringeren lateralen Abmessung ausgebildet werden. Die "laterale Abmessung" der Bauteilzelle ist eine Abmessung in einer Richtung x, parallel zu der ersten Oberfläche 101 des Halbleiterkörpers 100. Das Sourcegebiet 12 und das Draingebiet 14 sind in einer vertikalen Richtung des Halbleiterkörpers 100, welche eine Richtung senkrecht zu der ersten Oberfläche 101 ist, räumlich getrennt. Das Ausbilden einer Transistorzelle mit einer geringen lateralen Größe bedeutet, dass ein Transistorbauelement mit mehreren Transistorzellen mit einem geringen Abstand (engl. pitch) ausgebildet wird. Dies wird unter Bezugnahme auf 2 im Weiteren beschrieben.
  • 2 zeigt eine vertikale Querschnittsansicht eines Bereiches eines Transistorbauelementes, welches mehrere Transistorzellen aufweist. Die einzelnen Transistorzellen sind parallel zueinander geschaltet, indem die Gateelektroden 21 mit einem gemeinsamen Gateanschluss G verbunden sind, und indem die Kontaktstöpsel 41 mit einem gemeinsamen Sourceanschluss S verbunden sind. In dem in 2 dargestellten Beispiel teilen sich die einzelnen Transistorzellen das Driftgebiet 11 und das Draingebiet 14 (und das optionale Feldstoppgebiet 16), so dass die einzelnen Transistorzellen über das gemeinsame Draingebiet 14 mit dem Drainanschluss D verbunden sind. Bezugnehmend auf das oben stehende, können aufgrund des zwischen den Feldelektroden 31 und der ersten Oberfläche 101 angeordneten Kontaktstöpsels 41 die einzelnen Transistorzellen mit geringen lateralen Abmessungen oder, in anderen Worten, mit einem geringen Abstand ausgebildet werden. In einem Transistorbauelement ist der "Abstand" (engl.: pitch) die Entfernung zwischen identischen Bauteileigenschaften in benachbarten Transistorzellen. Lediglich zum Zwecke der Erläuterung ist der Abstand P in 2 als der Abstand zwischen den Mitten von zwei benachbarten Feldelektroden 31 dargestellt. Die laterale Abmessung einer Transistorzelle entspricht der Hälfte des Abstands P(P/2). In dem in 2 dargestellten Beispiel ist der Abstand P gegeben durch P = d31 + 2·d32 + 2·d22 + d21 + 2·dx (1), wobei d31 die Breite einer Feldelektrode 31 in der lateralen Richtung x, d32 die Dicke des Feldelektrodendielektrikums 32 in der lateralen Richtung x, d21 die Breite der Gateelektrode 21 in der lateralen Richtung x, und d22 die Breite des Gatedielektrikums 22 in der lateralen Richtung x ist. dx ist der geringste Abstand zwischen dem Gatedielektrikum 22 und dem Feldelektrodendielektrikum 32 in der lateralen Richtung x. In der in 2 dargestellten Ausführungsform, in welcher die Gateelektrode 21 und die Feldelektrode 31 einer Transistorzelle in der vertikalen Richtung des Halbleiterkörpers 100 überlappen, wird der Abstand dx benötigt, um es dem Strom zu erlauben, von dem Sourcegebiet 12 durch den leitenden Kanal entlang des Gatedielektrikums 22 in das Driftgebiet 11 zu fließen. Diese Entfernung dx kann jedoch relativ gering sein. Gemäß einem Beispiel ist dx kleiner als 150 Nanometer, kleiner als 100 Nanometer oder sogar kleiner als 50 Nanometer. Gemäß einem Beispiel wird dx ausgewählt zwischen 30 Nanometern (nm) und 70 Nanometern. Gemäß einem Beispiel ist dx etwa 50 Nanometer. Mit dem in den 1 und 2 dargestellten Design der Transistorzellen kann in einem Transistorbauelement mit einer Spannungssperrfestigkeit von mehreren 10V, wie beispielsweise 40V, ein Abstand P erreicht werden, welcher geringer ist als ein Mikrometer (µm). Beispielsweise kann d31 zwischen 100 nm und 200 nm, d32 = 150 nm, d21 = 120 nm, d22 = 40 nm sein. Wie anhand von Gleichung (1) zu sehen, ist der Abstand P unabhängig von einer lateralen Breite des Kontaktstöpsels 41. Dies trifft zu, wenn die laterale Breite in der Richtung x des Kontaktstöpsels 41 kleiner ist als die laterale Breite einer Feldelektrodenstruktur, wobei eine Feldelektrodenstruktur eine Feldelektrode 31 und das Feldelektrodendielektrikum 32 aufweist, welches die Feldelektrode 31 von dem Driftgebiet 11 isoliert.
  • Das Gatedielektrikum 21 und das Feldelektrodendielektrium 32 müssen in der vertikalen Richtung des Halbleiterkörpers 100 nicht notwendigerweise überlappen (wie weiter unten unter Bezugnahme auf 9 erläutert wird). Wenn das Gatedielektrikum 21 und das Feldelektrodendielektrikum 32 in der vertikalen Richtung nicht überlappen, ist dx der kürzeste Abstand zwischen der Position einer vertikalen Schnittstelle zwischen dem Feldelektrodendielektrikum 32 und dem Halbleiterkörper 100 in der lateralen Richtung x und der Position einer vertikalen Schnittstelle zwischen dem Gatedielektrikum 22 und dem Halbleiterkörper 100 in der lateralen Richtung x. Die "vertikale Schnittstelle" ist eine Schnittstelle, welche sich in der vertikalen Richtung des Halbleiterkörpers 100 erstreckt.
  • In 2 sind Verbindungen zwischen den Kontaktstöpseln 41 der einzelnen Transistorzellen (wobei sich in diesem Beispiel zwei benachbarte Transistorzellen einen Kontaktstöpsel 41 teilen) und dem Sourceanschluss S lediglich schematisch dargestellt. 3 zeigt ein Beispiel, wie diese Verbindungen implementiert werden können. Bezugnehmend auf 3 weist das Transistorbauelement eine Sourceelektrode 42 auf, welche elektrisch mit den einzelnen Kontaktstöpseln 41 verbunden ist und durch eine Isolationsschicht 51 von der Gateelektrode 21 elektrisch isoliert ist. Die Sourceelektrode 42 ist mit dem Sourceanschluss S elektrisch verbunden oder bildet den Sourceanschluss S des Transistorbauelementes. Die Sourceelektrode 42 weist ein elektrisch leitendes Material auf, wie beispielsweise ein hochdotiertes polykristallines Halbleitermaterial, ein Metall, eine Metalllegierung oder eine Metallverbindung. Die Isolationsschicht 51 ist beispielsweise ein Oxid, ein Nitrid oder ähnliches. Gemäß einem Beispiel weist die Isolationsschicht 51 einen Schichtstapel mit zwei oder mehr Schichten aus verschiedenen elektrisch isolierenden Materialien auf.
  • 4 zeigt eine Draufsicht auf einen Bereich eines Transistorbauelementes der in 3 dargestellten Art. Insbesondere zeigt 4 eine Draufsicht auf die Sourceelektrode 42. Eine Position der Gateelektroden 21 und der Gatedielektrika 22 unterhalb der Sourceelektrode 42 ist in 4 in gepunkteten Linien dargestellt. In diesem Beispiel sind die Gateelektroden 21 lang gestreckt in einer lateralen Richtung y, senkrecht zu der lateralen Richtung x, wie in 2 und 3 dargestellt. In dieser lateralen Richtung y erstrecken sich die Gateelektroden 21 über die Sourceelektrode 42 hinaus. In einem Gebiet in welchem die Gateelektroden 21 nicht durch die Sourceelektrode 42 bedeckt werden sind die Gateelektroden 21 elektrisch mit einer Gateverbindungselektrode 43 verbunden, welche in der lateralen Richtung y beabstandet von der Sourceelektrode 42 angeordnet ist. Eine weitere elektrisch isolierende Schicht 52 kann zwischen der Sourceelektrode 42 und der Gateverbindungselektrode 43 angeordnet sein.
  • 5 zeigt eine vertikale Querschnittsansicht eines Transistorbauelementes der in 4 dargestellten Art, in einer vertikalen Schnittebene B-B, welche durch die Gateverbindungselektrode 43 verläuft. Wie in 5 zu sehen ist, isoliert die Isolationsschicht 51, welche die Sourceelektrode 42 von den Gateelektroden 21 elektrisch isoliert (vergleiche 3), die Gateverbindungselektrode 43 elektrisch von dem Halbleiterkörper 100. Das Transistorbauelement kann unterhalb der Gateelektrode 43 Source- und Bodygebiete und Feldelektroden und Feldelektrodendielektrika aufweisen. Es ist jedoch auch möglich, diese Bauteileigenschaften wegzulassen, insbesondere das Sourcegebiet unterhalb der Gateverbindungselektrode 43. Aus diesem Grund sind diese Bauteileigenschaften in 5 in gestrichelten Linien dargestellt. Gemäß einem Beispiel (nicht dargestellt) gibt es ein dotiertes Gebiet des selben Dotierungstyps wie das Bodygebiet 13 und mit einem Dotierungsgebiet komplementär zu dem Driftgebiet 11, welches sich von der ersten Oberfläche 101 bis unterhalb der Gräben mit den Gateelektroden 21 und den Gatedielektrika 22 erstreckt.
  • 6 zeigt eine horizontale Querschnittsansicht eines Beispiels eines Transistorbauelementes der in den 2 und 3 dargestellten Art. 6 zeigt das Tran- sistorbauelement in einer horizontalen Schnittebene C-C, wie in den 1 und 2 dargestellt. In dem in 6 dargestellten Transistorbauelement sind die Gateelektroden 21 in der lateralen Richtung y lang gestreckt, wie bereits unter Bezugnahme auf 4 oben beschrieben. In dem in 6 dargestellten Beispiel sind die Feldelektrodenstrukturen, welche jeweils eine Feldelektrode 31 und ein Feldelektrodendielektrikum 32 aufweisen, nadelförmig und es gibt mehrere Feldelektrodenstrukturen, welche in der lateralen Richtung y beabstandet voneinander angeordnet sind. Im Zusammenhang mit der Feldelektrodenstruktur, aber auch im Zusammenhang mit Gräben welche die Feldelektrodenstrukturen aufweisen, bedeutet "nadelförmig", dass laterale Abmessungen, Abmessungen in einer Ebene parallel zu der ersten Oberfläche 101, kleiner sind als eine vertikale Abmessung, welche eine Abmessung in einer Richtung senkrecht zu der ersten Oberfläche 101 ist. In der horizontalen Ebene C-C können die Feldelektrodenstrukturen eine von verschiedenen möglichen Querschnittsformen aufweisen. Lediglich zum Zwecke der Erläuterung sind in 6 zwei verschiedene Formen dargestellt, nämlich eine runde Form und eine rechteckige Form mit abgerundeten Ecken. Dies ist jedoch lediglich ein Beispiel. Andere Querschnittsformen können ebenfalls verwendet werden, wie beispielsweise eine elliptische Form, eine sechseckige Form, oder andere mehreckige Formen.
  • 7 zeigt eine horizontale Querschnittsansicht eines weiteren Beispiels eines Transistorbauelementes der in den 2 und 3 dargestellten Art. In diesem Transistorbauelement sind die Gateelektroden 21 und die Feldelektroden 31 in der lateralen Richtung y lang gestreckt. Gemäß einem weiteren, in 8 dargestellten, Beispiel sind die Feldelektrodenstrukturen nadelförmig, wie unter Bezugnahme auf 6 beschrieben, und die Gateelektrode 21 weist eine Gitterform auf. Die gitterförmige Gateelektrode 21 kann gesehen werden als eine Gateelektrode mit in der ersten lateralen Richtung x lang gestreckten Gateelektrodenabschnitten und in der zweiten lateralen Richtung y lang gestreckten Gateelektrodenabschnitten. Diese gitterförmige Gateelektrode 21 kann mit der Gateverbindungselektrode 43 auf die selbe Weise verbunden werden, wie die lang gestreckten Gateelektroden 21 in 4. Das heißt, dass sich die in 8 dargestellte gitterförmige Gateelektrode 21 in der lateralen Richtung y über die Sourceelektrode 42 hinaus erstrecken kann.
  • 9 zeigt eine vertikale Querschnittsansicht eines Transistorbauelementes gemäß einem weiteren Beispiel. Das in 9 dargestellte Transistorbauelement unterscheidet sich von den in den 2 und 3 dargestellten Transistorbauelementen dadurch, dass die Gateelektrode 21 und die Feldelektrode 31 in der vertikalen Richtung (in einer Richtung senkrecht zu der ersten Oberfläche 101) keine Überlappung aufweisen. Das heißt, dass eine vertikale Länge der Gatestrukturen, wobei jede Gatestruktur eine Gateelektrode 21 und das entsprechende Gatedielektrikum 22 aufweist, kleiner ist als eine Entfernung zwischen der Feldelektrode 31 und der ersten Oberfläche 101. Die "vertikale Länge" einer Gatestruktur ist die Abmessung einer Gatestruktur in der vertikalen Richtung z des Halbleiterkörpers 100. Indem eine vertikale Überlappung zwischen den Gatestrukturen und den Feldelektrodenstrukturen vermieden wird, können die Feldelektrodenstrukturen und die Gatestrukturen in der lateralen Richtung x überlappen, so dass der Abstand P kleiner sein kann als in den in den 2 und 3 dargestellten Transistorbauelementen. "In der lateralen Richtung x überlappen" bedeutet, dass zumindest Abschnitte des Gatedielektrikums 22 oberhalb des Feldelektrodendielektrikums 32 angeordnet sind. Gemäß einem Beispiel überlappt die Gateelektrode 21 mit dem Feldelektrodendielektrikum 32 oder sogar mit der Feldelektrode 31 in der lateralen Richtung x. Insbesondere wird ein Abstand dx in der lateralen Richtung x zwischen dem Gatedielektrikum 22 und dem Feldelektrodendielektrikum 32 nicht benötigt. Insbesondere ist in diesem Transistorbauelement der Abstand P gegeben durch P < d31 + 2·d32 + 2·d22 + d21 (2).
  • Alles andere was weiter oben in den 2 und 3 in Bezug auf die Transistorbauelemente beschrieben wurde, trifft auf das in 9 dargestellte Transistorbauelement entsprechend zu.
  • Die 10A–10H zeigen ein Beispiel eines Verfahrens zum Herstellen eines Transistorbauelementes einer der oben beschriebenen Arten. Die 10A–10H zeigen vertikale Querschnittsansichten des Transistorbauelementes während oder nach Prozessschritten zum Ausbilden des Transistorbauelementes. Die 10A–10H zeigen einen Herstellungsprozess eines Transistorbauelementes der in den 2 und 3 dargestellten Art, bei welchem ein lateraler Abstand zwischen den Gateelektrodenstrukturen 21, 22 und den Feldelektrodenstrukturen 31, 32 vorhanden ist. Die unter Bezugnahme auf die 10A–10H beschriebenen Prozessschritte können jedoch auf ein Transistorbauelement der in 9 dargestellten Art ebenso angewendet werden.
  • Bezugnehmend auf 10A beginnt die Herstellung mit dem Bereitstellen einer Halbleiterschicht 110, welche entweder eine oder mehrere Feldelektrodenstrukturen, wobei jede Feldelektrodenstruktur eine Feldelektrode 31 und ein Feldelektrodendielektrikum 32 aufweist, oder eines oder mehrere Feldelektrodendielektrika aufweist. Eine Feldelektrodenstruktur ist auf der linken Seite der 10A dargestellt, und ein Feldelektrodendielektrikum 32 an Seitenwänden und einem Boden eines Grabens mit einem verbleibenden Graben ist auf der rechten Seite der 10A dargestellt. Die Feldelektrodenstruktur oder das Feldelektrodendielektrikum erstreckt sich von einer ersten Oberfläche 111 der Halbleiterschicht 110 in die Halbleiterschicht 110 hinein. Die Halbleiterschicht 110 weist das Driftgebiet 11 auf. Optional weist die Halbleiterschicht 110 einen ersten Abschnitt 131 des Bodygebiets 13 auf. Dieser erste Abschnitt 131 grenzt an die erste Oberfläche 101 an und bildet einen pn-Übergang mit dem Driftgebiet 11.
  • Gemäß einem Beispiel ist die Halbleiterschicht 110 eine Epitaxieschicht, welche auf dem Halbleitersubstrat aufgewachsen ist, wobei das Halbleitersubstrat oder Teile des Halbleitersubstrats das Draingebiet (nicht dargestellt) des fertigen Transistorbauelementes bilden können. In diesem Fall wird das Driftgebiet während des Epitaxiewachstumsprozesses ausgebildet. Der erste Abschnitt 131 kann ebenfalls während des Epitaxiewachstumsprozesses ausgebildet werden. Gemäß einem weiteren Beispiel weist das Bilden des ersten Abschnitts 131 das Einbringen von Dotierstoffatomen über die Oberfläche 111 in die Halbleiterschicht 110 nach dem Epitaxieprozess auf. Gemäß einem weiteren Beispiel wurde der erste Abschnitt 131 zu dem in 10A dargestellten Stadium noch nicht hergestellt.
  • Gemäß einem weiteren Beispiel ist die Halbleiterschicht 110 ein Halbleitersubstrat mit einer Basis-Dotierung, mit einer Dotierstoffkonzentration, welche der Dotierstoffkonzentration des Driftgebiets 11 entspricht. In diesem Substrat kann das Draingebiet (nicht dargestellt) durch Einbringen von Dotierstoffatomen über eine zweite Oberfläche ausgebildet werden. Der erste Abschnitt 131 des Bodygebiets 13 kann durch Einbringen von Dotierstoffatomen über die erste Oberfläche 101 ausgebildet werden. Gemäß einem weiteren Beispiel wurde der erste Abschnitt 131 in dem in 10A dargestellten Stadium noch nicht hergestellt. Ein Beispiel dafür, wie die Feldelektrodenstrukturen in der Halbleiterschicht 110 ausgebildet werden können, wird im Weiteren unter Bezugnahme auf die 11A–11D beschrieben.
  • Die in 10A dargestellte Halbleiterschicht 110 wird im Folgenden als erste Halbleiterschicht 110 bezeichnet. Bezugnehmend auf 10B weist das Verfahren das Ausbilden einer zweiten Halbleiterschicht 120 auf der ersten Oberfläche 111 der ersten Halbleiterschicht 110 auf. Das Ausbilden der zweiten Halbleiterschicht 120 kann einen selektiven Epitaxiewachstumsprozess aufweisen, während welchem die zweite Halbleiterschicht 120 in Mesagebieten der ersten Halbleiterschicht 110 aufgewachsen wird. Ein "Mesagebiet" der Halbleiterschicht 110 ist ein Halbleitergebiet zwischen zwei benachbarten Feldelektrodenstrukturen 31, 32. Wenn die Feldelektrode 31 vor dem Epitaxieprozess ausgebildet wurde, wie auf der linken Seite der 10A dargestellt, überwächst die Epitaxieschicht 120 die Feldelektrodenstruktur mit dem Feldelektrodendielektrikum 32 und der Feldelektrode 31 lateral. Wenn nur das Feldelektrodendielektrikum vor dem Epitaxieprozess ausgebildet wurde, wie auf der rechten Seite in 10A dargestellt, wird die Feldelektrode 31 durch den Epitaxieprozess ausgebildet. In diesem Fall wächst die zweite Schicht 120 auf dem Mesagebiet auf monokristalline Weise und überwächst diese Gebiete des Feldelektrodendielektrikums 32, welche an die Oberfläche 111 angrenzen, lateral. Weiterhin wächst Halbleitermaterial auf dem Feldelektrodendielektrikum 32 in dem Graben auf polykristalline Art und bildet die Feldelektrode 32.
  • Gemäß einem Beispiel wird die zweite Epitaxieschicht 120 während des Wachstumsprozesses dotiert, um einen zweiten Abschnitt 132 des Bodygebiets 13 und das an das Bodygebiet 13 angrenzende Sourcegebiet 12 zu bilden. Gemäß einem weiteren Beispiel wird die zweite Epitaxieschicht 120 während des Wachstumsprozesses dotiert, um einen zweiten Abschnitt 132 des Bodygebiets 13 zu bilden, und das Sourcegebiet 12 wird durch Einbringen von Dotierstoffatomen in die zweite Halbleiterschicht 120 nach dem Epitaxieprozess ausgebildet. Die erste Halbleiterschicht 110, die zweite Halbleiterschicht 120 und ein optionales Substrat (nicht dargestellt) auf welchem die erste Schicht 110 ausgebildet werden kann, bilden den oben beschriebenen Halbleiterkörper 100.
  • Wenn die zweite Halbleiterschicht 120 während dem Wachstumsprozess dotiert wird, können Dotierstoffatome von der zweiten Schicht 120 in die erste Schicht 110 diffundieren und den ersten Bodygebietabschnitt 131 ausbilden. In diesem Fall wird der erste Bodygebietabschnitt 131 ausgebildet, wenn die zweite Halbleiterschicht 120 ausgebildet wird.
  • Das Ausbilden der zweiten Epitaxieschicht 120 derart, dass diese die Feldelektrodenstruktur oder das Feldelektrodendielektrikum 32 überwächst, kann in Nähten oder sogar Hohlräumen in der zweiten Halbleiterschicht 120 oberhalb der Feldelektrode 31 resultieren. Diese Nähte oder Hohlräume sind in 10B schematisch durch schwarze Linien, welche mit 60 bezeichnet sind, dargestellt.
  • Bezugnehmend auf 10C weist das Verfahren weiterhin das Ausbilden erster Gräben 201 auf, welche sich durch das Sourcegebiet 12 und das Bodygebiet 13 in das Driftgebiet 11 hinein erstrecken. Das Verfahren weist weiterhin das Ausbilden von zweiten Gräben 202 auf, welche sich von der ersten Oberfläche 101 hinunter bis zu den Feldelektroden 31 erstrecken. Die ersten Gräben 201 und die zweiten Gräben 202 können während der selben Prozessfolge ausgebildet werden. Das Ausbilden dieser Gräben 201, 202 kann einen Ätzschritt aufweisen, unter Verwendung einer Ätzmaske 200. Gemäß einem Beispiel ist der Ätzschritt ein anisotroper Ätzschritt. Gemäß einem Beispiel wird der Ätzschritt derart gewählt, dass er das Halbleitermaterial des Halbleiterkörpers 100 selektiv relativ zu dem Material der Feldelektroden 31 ätzt. In diesem Fall endet das Ätzen der zweiten Gräben 202 automatisch, sobald die zweiten Gräben bis hinunter zu den Feldelektroden 31 geätzt wurden, während die ersten Gräben 201 tiefer in den Halbleiterkörper 100 geätzt werden können, als die zweiten Gräben 202. Der Ätzschritt ist jedoch nicht notwendigerweise selektiv. Gemäß einem weiteren Beispiel ätzt der Ätzschritt ebenso das Material der Feldelektroden 31, so dass sich die zweiten Gräben 202 in die Feldelektroden 31 hinein erstrecken. Dies ist in 10C in gestrichelten Linien dargestellt. Während dem Ausbilden der zweiten Gräben 202 werden Nähte oder Hohlräume, welche möglicherweise gebildet werden können wenn die zweite Halbleiterschicht 120 ausgebildet wird, beseitigt.
  • Bezugnehmend auf 10D weist das Verfahren weiterhin das Ausbilden des Gatedielektrikums 22 in den ersten Gräben 201 auf. Gemäß einem Beispiel wird das Gatedielektrikum 22 durch thermisches Oxidieren des Halbleiterkörpers 100 in den Gebieten ausgebildet, welche benachbart zu den Seitenwänden und einem Boden der ersten Gräben 201 angeordnet sind. Gemäß einem weiteren Beispiel weist das Ausbilden des Gatedielektrikums 22 das Abscheiden einer Gatedielektrikumsschicht auf Seitenwänden und dem Boden des ersten Grabens 201 auf. Beim Ausbilden des Gatedielektrikums wird eine dielektrische Schicht 23 auf der ersten Oberfläche 101 ausgebildet und eine andere dielektrische Schicht 24 wird in den zweiten Gräben 22 ausgebildet. Gemäß einem Beispiel wird eine Breite der zweiten Gräben 202 in der lateralen Richtung x an eine Dicke der dielektrischen Schicht 24 derart angepasst, dass die dielektrische Schicht 24 im Wesentlichen die zweiten Gräben 202 füllt. Das Gatedielektrikum 22 füllt die ersten Gräben 201 jedoch nicht vollständig, so dass ein verbleibender Graben nach dem Ausbilden des Gatedielektrikums 22 übrig bleibt.
  • Bezugnehmend auf 10E weist das Verfahren weiterhin das Ausbilden einer Gateelektrode 21 in den ersten Gräben 201 auf. Das Ausbilden der Gateelektrode 21 kann das Abscheiden einer Elektrodenschicht, welche die ersten Gräben 201 vollständig füllt und die dielektrische Schicht 21 auf der ersten Oberfläche 101 bedeckt, und das Zurückätzen der Elektrodenschicht aufweisen, um die dielektrische Schicht 23 frei zu legen. Die Elektrodenschicht verbleibt in den ersten Gräben 201, um die Gateelektroden 21 zu bilden. Es ist zu beachten, dass im Falle eines einzelnen gitterförmigen ersten Grabens 201 eine durchgehende Gateelektrode 21 ausgebildet wird, um eine gitterförmige Gateelektrode auszubilden.
  • Bezugnehmend auf 10F weist das Verfahren weiterhin das Ausbilden einer Isolationsschicht 51 auf der dielektrischen Schicht 23 und der Gateelektrode 21 auf. Gemäß einem Beispiel weist die Isolationsschicht 51 wenigstens eines von einem USG (undotiertes Silikatglas, engl.: undoped silicate glass) und BPSG (bor- und phosphordotiertes Silikatglas, engl.: boron and phosphorous doped silicate glass) auf. Gemäß einem Beispiel weist die Isolationsschicht 51 einen Schichtstapel mit wenigstens einer USG-Schicht und wenigstens einer BPSG-Schicht auf.
  • Bezugnehmend auf 10G werden Kontaktlöcher in der Isolationsschicht 51 ausgebildet und die dielektrische Schicht 24 wird von oberhalb der Feldelektroden 31 entfernt, so dass Kontaktlöcher 301 entstehen, welche sich durch die Isolationsschicht 51 hinunter zu den Feldelektroden 31 erstrecken. Das Ausbilden dieser Kontaktlöcher 301 kann einen Ätzschritt aufweisen unter Verwendung einer Ätzmaske 301. Gemäß einem Beispiel wird der Ätzschritt derart gewählt, dass er die Isolationsschicht 51 anisotrop ätzt und das Material des Gatedielektrikums 22 und der dielektrischen Schicht 24 selektiv, relativ zu dem Halbleitermaterial des Halbleiterkörpers 100 ätzt. Dadurch entfernt der Ätzprozess die dielektrische Schicht 24 in den zweiten Gräben 202, ätzt jedoch das Halbleitermaterial welches an die dielektrische Schicht 24 angrenzt nicht oder nur geringfügig.
  • Bezugnehmend auf 10H weist das Verfahren weiterhin das Ausbilden der Sourceelektrode 42 und des Kontaktstöpsels 41 auf. Das Ausbilden der Sourceelektrode 42 und des Kontaktstöpsels 41 kann das Füllen der Kontaktlöcher 301 mit einem elektrisch leitenden Material aufweisen, so dass die Kontaktstöpsel 41 elektrisch mit den Feldelektroden 31 verbunden sind und an das Sourcegebiet 12 und das Bodygebiet 13 entlang der Seitenwände der früheren zweiten Gräben 202 angrenzen. Gemäß einem Beispiel weist das Ausbilden der Kontaktstöpsel 41 das Ausbilden einer Sperrschicht (wie oben beschrieben) auf dem Boden und wenigstens den Abschnitten der Seitenwände der Kontaktlöcher 301, welche an den Halbleiterkörper 100 anstoßen, und das Auffüllen eines Grabens, welcher nach dem Ausbilden der Sperrschicht übrig bleibt, mit einem anderen elektrisch leitenden Material auf. Bevor die Sourceelektrode 42 und der Kontaktstöpsel 41 ausgebildet werden, können die Bodykontaktgebiete 15 in dem Bodygebiet 13 ausgebildet werden. Das Ausbilden dieser Kontaktgebiete 15 kann das Implantieren von Dotierstoffatomen über den zweiten Graben 202 in das Bodygebiet 13 aufweisen. Während diesem Prozess können Dotierstoffatome auch in das Sourcegebiet 12 entlang der Seitenwände des zweiten Grabens 202 implantiert werden. Gemäß einem Beispiel wird das Sourcegebiet 12 derart ausgebildet, dass seine Dotierstoffkonzentration wenigstens drei Mal so hoch ist wie die Dotierstoffkonzentration des Kontaktgebietes 15. Dotierstoffatome, welche während diesem Implantationsschritt in das Sourcegebiet 12 eingebracht werden, ändern daher weder den Dotierungstyp des Sourcegebiets noch reduzieren sie die Dotierstoffkonzentration des Sourcegebiets 12 in einem Bereich, welcher an die Seitenwand des zweiten Grabens 202 angrenzt signifikant. Wie das Kontaktgebiet 15 auch, weist das Sourcegebiet 12 mit dem Kontaktstöpsel 41 eine ohmsche Verbindung auf.
  • In dem in 10H dargestellten Transistorbauelement wurde die Isolationsschicht 51 auf der dielektrischen Schicht 23 ausgebildet. Dies ist jedoch lediglich ein Beispiel. Gemäß einem anderen Beispiel wird die dielektrische Schicht 23 vor dem Ausbilden der Isolationsschicht 51 entfernt.
  • In dem unter Bezugnahme auf die 10A–10H beschriebenen Verfahren, werden die ersten Gräben 201, welche die Gateelektroden 21 und die Gatedielektrika 22 aufnehmen, in dem selben Prozessschritt geätzt. In diesem Fall werden die zweiten Gräben 202 zumindest teilweise mit einem Dielektrikum gefüllt, wenn die Gatedielektrika 22 ausgebildet werden, und dieses Dielektrikum wird auf den zweiten Gräben in dem in 10G dargestellten Ätzschritt entfernt. Gemäß einem weiteren Beispiel werden die ersten Gräben 201 und die zweiten Gräben 202 in unterschiedlichen Prozessschritten geätzt. Beispielsweise werden lediglich die ersten Gräben 201 in dem unter Bezugnahme auf 10C erläuterten Prozessschritt geätzt, und die zweiten Gräben 202 werden später ausgebildet. Beispielsweise werden die zweiten Gräben 202 während dem Prozessschritt ausgebildet, welche die in 10G dargestellten Kontaktlöcher 301 ausbildet.
  • Die 11A–11D zeigen ein Beispiel eines Verfahrens zum Ausbilden der Feldelektrodenstrukturen in der ersten Halbleiterschicht 110. Bezugnehmend auf 11A weist das Verfahren das Ätzen von Gräben 401 in die erste Oberfläche 111 der ersten Halbleiterschicht 110 auf. Bezugnehmend auf 11B weist das Verfahren weiterhin das Ausbilden einer dielektrischen Schicht 32' auf Seitenwänden und einem Boden der Gräben 401 und auf der ersten Oberfläche 111 der ersten Halbleiterschicht 110 auf. Gemäß einem Beispiel weist das Ausbilden dieser dielektrischen Schicht 32' das Abscheiden der dielektrischen Schicht 32' auf. Gemäß einem weiteren Beispiel weist das Ausbilden dieser dielektrischen Schicht 32' einen Oxidationsschritt auf. Gemäß einem weiteren Beispiel weist das Ausbilden dieser dielektrischen Schicht 32' einen Oxidationsschritt zum Ausbilden einer ersten Teilschicht der dielektrischen Schicht 32' und einen Abscheidungsprozess auf, um eine zweite Teilschicht der dielektrischen Schicht 32' auf der ersten Teilschicht auszubilden.
  • Bezugnehmend auf 11C weist das Verfahren weiterhin das Ausbilden einer Elektrodenschicht 31' auf der dielektrischen Schicht 32' auf, so dass die Elektrodenschicht 31' verbleibende Gräben, welche nach dem Ausbilden der dielektrischen Schicht 32' bestehen bleiben, komplett auffüllt. Gemäß einem Beispiel wird die Elektrodenschicht 31' nicht nur in den verbleibenden Gräben, sondern auch oberhalb der dielektrischen Schicht 32' über der Oberfläche 101 der ersten Halbleiterschicht 110 ausgebildet.
  • Bezugnehmend auf 11D weist das Verfahren weiterhin das Entfernen der Elektrodenschicht 31' und der dielektrischen Schicht 32' oberhalb der Oberfläche 111 der ersten Halbleiterschicht 110 auf, um die Feldelektroden 31 und das Feldelektrodendielektrikum 32 auszubilden. Das Entfernen der Elektrodenschichten 31' und der dielektrischen Schicht 32' oberhalb der Oberfläche 111 kann wenigstens eines von einem Ätzschritt, einem mechanischen Polierverfahren oder einem chemisch-mechanischen Polierverfahren (engl.: chemical-mechanical polishing process, CMP) aufweisen.
  • Gemäß einem Beispiel wird eine Opferschicht vor dem Ausbilden der dielektrischen Schicht 32' ausgebildet und entfernt. Dies wird unter Bezugnahme auf die 12A–12C erläutert, welche ein Detail A (vergleiche 11B) der Halbleiterschicht 110 während des Ausbildens der dielektrischen Schicht 32' darstellen. 12A zeigt das Detail A vor dem Ausbilden der dielektrischen Schicht 32'. Bezugnehmend auf 12B weist das Verfahren das Ausbilden einer Oxidschicht 33 durch thermische Oxidation des Halbleiterkörpers 100 auf. Dieser thermische Oxidationsschritt bedingt, dass die Ecken der Gräben 401 zwischen der ersten Oberfläche 111 und den Seitenwänden der Gräben 401 abgerundet ausgebildet sind. Gemäß einem Beispiel ist eine Temperatur in diesem Oxidationsschritt höher als 1000°C und kann sich in einem Bereich zwischen 1000°C und 1100°C bewegen. Bezugnehmend auf 12C weist das Verfahren weiterhin das Entfernen dieser Oxidschicht 33 und das Ausbilden der dielektrischen Schicht 32' auf. Die dielektrische Schicht 32' kann wie oben beschrieben ausgebildet werden. Die Oxidschicht 33 kann durch Ätzen der Oxidschicht 33 entfernt werden.
  • In dem unter Bezugnahme auf die 10A–10H beschriebenen Verfahren wird zumindest der zweite Abschnitt des Bodygebiets 132 während des epitaktischen Aufwachsprozesses der zweiten Schicht 120 ausgebildet. Der erste Abschnitt 131 kann ebenfalls während dieses Prozessschrittes ausgebildet werden, indem Dotierstoffatome in die erste Schicht diffundiert werden, oder er kann vor dem epitaktischen Aufwachsen der zweiten Halbleiterschicht 120 ausgebildet werden. Das Sourcegebiet 12 kann während des epitaktischen Aufwachsschrittes der zweiten Schicht 120 ausgebildet werden, oder kann durch Einbringen von Dotierstoffatomen in die zweite Halbleiterschicht 120 nach dem epitaktischen Prozess ausgebildet werden. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren, in 13A dargestellten Beispiel wird die erste Halbleiterschicht 110 derart hergestellt, dass sie eine Grunddotierung aufweist, welcher einer gewünschten Dotierstoffkonzentration in dem Driftgebiet 11 entspricht, und die zweite Halbleiterschicht 120 wird entweder als undotierte (intrinsische) Schicht oder als eine Schicht ausgebildet, welche eine Dotierstoffkonzentration aufweist, die der Grunddotierung des Driftgebietes 11 entspricht. Bezugnehmend auf die 13B und 13C werden das Sourcegebiet 12 und das Bodygebiet 13 dann durch Implantation von Dotierstoffatomen über die Oberfläche 101 in den Halbleiterkörper 100 ausgebildet, und durch Diffundieren und/oder Aktivieren der implantierten Dotierstoffatome. Das Implantieren der Dotierstoffatome weist das Implantieren von Dotierstoffatomen des Dotierungstyps des Bodygebiets 13 und das Implantieren von Dotierstoffatomen des Dotierungstyps des Sourcegebiets 12 auf. Die Dotierstoffatome des Bodygebiets 13 können tiefer in den Halbleiterkörper 100 implantiert werden als die Dotierstoffatome des Sourcegebiets 12. Die implantierten Dotierstoffatome des Bodygebiets 13 und des Sourcegebiets 12 können in ein und dem selben Temperschritt (engl.: annealing process) oder in unterschiedlichen Temperschritten aktiviert werden.
  • Bezugnehmend auf die 1–3 und 10A–10G wird das Bodygebiet 13 derart hergestellt, dass es sich unter einer oberen Oberfläche der Feldelektrode 31 und des Feldelektrodendielektrikums 32 erstreckt, von der ersten Oberfläche 101 aus gesehen. Die "obere Oberfläche" der Feldelektrode 31 und des Feldelektrodendielektrikums 32 ist die Oberfläche, welche der ersten Oberfläche 101 des Halbeiterkörpers zugewandt ist. Dadurch liegt der pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11 unter der oberen Oberfläche der Feldelektrode 31 und des Feldelektrodendielektrikums 32. Bezugnehmend auf das oben stehende erstreckt sich ein Verarmungsgebiet in das Driftgebiet 11 hinein, wenn das Transistorbauelement sperrt. Dieses Verarmungsgebiet erstreckt sich nicht nur in das Driftgebiet 11 hinein, sondern auch in das Bodygebiet 13. Da das Bodygebiet 13 höher dotiert ist als das Driftgebiet 11, erstreckt sich das Verarmungsgebiet weniger weit in das Bodygebiet 12 als in das Driftgebiet. Gemäß einem Beispiel werden eine Dotierstoffkonzentration des Bodygebietes 13 und eine Entfernung des pn-Übergangs zu der oberen Oberfläche der Feldelektrode 31 und des Feldelektrodendielektrikums 32 derart angepasst, so dass das Verarmungsgebiet in dem Bodygebiet 13 die obere Oberfläche der Feldelektrode 31 und des Feldelektrodendielektrikums 32 nicht erreicht wenn eine Spannung in dem Aus-Zustand angelegt wird, welche der Spannungssperrfestigkeit entspricht. Dadurch kann ein Ausbilden von Ladungsträgern in Senken an der oberen Oberfläche des Feldelektrodendielektrikums 32 verhindert werden. Diese Senken können erzeugt werden, wenn das Feldelektrodendielektrikum 32 während des Epitaxieschrittes überwachsen wird.
  • Alternativ oder zusätzlich zum Herstellen des Bodygebiets 13 derart, dass es sich unter der oberen Oberfläche des Feldelektrodendielektrikums 32 erstreckt, wird ein dotiertes Gebiet ausgebildet, welches mit dem Driftgebiet einen pn-Übergang bildet, so dass es die obere Oberfläche des Feldelektrodendielektrikums 32 bedeckt und sich bis unter die obere Oberfläche des Feldelektrodendielektrikums 32 erstreckt, von der ersten Oberfläche 101 aus gesehen.
  • Die 14A–14C zeigen eine Modifikation der unter Bezugnahme auf die 10A–10C beschriebenen Prozessabläufe. In dieser Modifikation wird eine Schutzschicht 71 auf jeder der Feldelektroden 31 ausgebildet, bevor die zweite Halbleiterschicht 120 ausgebildet wird. Diese Schutzschicht 71 verhindert, dass die Halbleiterschicht 120 auf den Feldelektroden 31 wächst. Beispielsweise wird eine solche Schutzschicht 71 auf den Feldelektroden 31 in solchen Fällen ausgebildet, in welchen die Feldelektroden 31 ein polykristallines Halbleitermaterial aufweisen. Gemäß einem Beispiel ist die Schutzschicht 71 eine Oxidschicht. Das Ausbilden dieser Oxidschicht kann eine thermische Oxidation der Feldelektroden 31 und der Oberfläche 111 der ersten Halbleiterschicht 110 und das Entfernen der Oxidschicht von der Oberfläche 111 in einem Ätzschritt aufweisen, unter Verwendung einer Ätzmaske (nicht dargestellt). Die Ätzmaske bedeckt die Schutzschichten 71 und schützt die Schutzschichten 71 davor, geätzt zu werden.
  • Bezugnehmend auf 14B weist das Verfahren das Ausbilden der Halbleiterschicht 120 auf. Hinsichtlich des Ausbildens der zweiten Halbleiterschicht 120 wird auf 10B und den entsprechenden Teil der Beschreibung Bezug genommen.
  • Bezugnehmend auf 14C werden die ersten und zweiten Gräben 201, 202 wie unter Bezugnahme auf 10C weiter oben beschreiben ausgebildet. In diesem Schritt werden die zweiten Gräben 202 durch die Schutzschicht 71 hinunter zu der Feldelektrode 31 geätzt.
  • 15 zeigt eine vertikale Querschnittsansicht einer Transistorzelle gemäß einem weiteren Beispiel. In diesem Beispiel verringert sich eine Dicke des Feldelektrodendielektrikums 32 in Richtung der ersten Oberfläche 101, was dazu beitragen kann, den Abstand weiter zu verringern. In dem in 5 dargestellten Beispiel verringert sich die Dicke kontinuierlich. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Beispiel (in gestrichelten Linien dargestellt) verringert sich die Dicke schrittweise.

Claims (31)

  1. Transistorbauelement mit wenigstens einer Transistorzelle, wobei die wenigstens eine Transistorzelle aufweist: ein Sourcegebiet, ein Bodygebiet und ein Driftgebiet in einem Halbleiterkörper; eine Gateelektrode, welche durch ein Gatedielektrikum dielektrisch von dem Bodygebiet isoliert wird; eine Feldelektrode, welche durch ein Feldelektrodendielektrikum dielektrisch von dem Driftgebiet isoliert wird; und einen Kontaktstöpsel, welcher sich von einer ersten Oberfläche des Halbleiterkörpers zu der Feldelektrode erstreckt und an das Sourcegebiet und das Bodygebiet angrenzt.
  2. Transistorbauelement gemäß Anspruch 1, wobei das Bodygebiet ein Kontaktgebiet aufweist, welches höher dotiert ist als ein Rest des Bodygebiets und welches an den Kontaktstöpsel angrenzt.
  3. Transistorbauelement gemäß Anspruch 1 oder 2, wobei die Gateelektrode und die Feldelektrode in einer vertikalen Richtung des Halbleiterkörpers überlappen.
  4. Transistorbauelement gemäß Anspruch 3, wobei der kürzeste Abstand zwischen dem Feldelektrodendielektrikum und dem Gatedielektrikum in einer lateralen Richtung des Halbleiterkörpers geringer ist als 150 Nanometer, als 100 Nanometer oder als 50 Nanometer.
  5. Transistorbauelement gemäß Anspruch 1 oder 2, wobei die Gateelektrode und die Feldelektrode in einer vertikalen Richtung des Halbleiterkörpers nicht überlappen.
  6. Transistorbauelement gemäß Anspruch 5, wobei wenigstens das Gatedielektrikum mit dem Feldelektrodendielektrikum in einer lateralen Richtung des Halbleiterkörpers überlappt.
  7. Transistorbauelement gemäß einem der Ansprüche 1–6, mit einer Vielzahl von Transistorzellen, wobei das Sourcegebiet jeder der Vielzahl von Transistorzellen mit einem gemeinsamen Sourceanschluss verbunden ist, und wobei die Gateelektrode jeder der Vielzahl von Transistorzellen mit einem gemeinsamen Gateanschluss verbunden ist.
  8. Transistorbauelement gemäß einem der Ansprüche 1–7, wobei die Feldelektrode und das Feldelektrodendielektrikum in einem nadelförmigen Graben angeordnet sind.
  9. Transistorbauelement gemäß einem der Ansprüche 1–8, wobei der Kontaktstöpsel eine elektrisch leitende Sperrschicht auf der Feldelektrode und dem Halbleiterkörper, und eine elektrisch leitende Schicht auf der elektrisch leitenden Sperrschicht aufweist.
  10. Transistorbauelement gemäß Anspruch 9, wobei die Sperrschicht wenigstens eines von Titan (Ti) und Titannitrid (TiN) aufweist, und wobei die elektrisch leitende Schicht Wolfram (W) aufweist.
  11. Verfahren das aufweist: epitaktisches Aufwachsen einer Halbleiterschicht auf einer Oberfläche eines Halbleiterkörpers, wobei der Halbleiterkörper wenigstens ein Feldelektrodendielektrikum in einem Graben des Halbleiterkörpers aufweist, und wobei das epitaktische Aufwachsen der Halbleiterschicht das Überwachsen des Feldelektrodendielektrikums aufweist; Ausbilden eines Bodygebiets und eines Sourcegebiets in der Halbleiterschicht; Ausbilden einer Gateelektrode, welche durch ein Gatedielektrikum dielektrisch von dem Bodygebiet isoliert wird; Ausbilden eines Kontaktstöpsels, welcher sich von einer Oberfläche der Halbleiterschicht zu der Feldelektrode erstreckt und an das Sourcegebiet und das Bodygebiet angrenzt.
  12. Verfahren gemäß Anspruch 11, wobei der Halbleiterkörper weiterhin eine Feldelektrode auf dem wenigstens einen Feldelektrodendielektrikum in dem Graben aufweist, und wobei das epitaktische Aufwachsen der Halbleiterschicht das Überwachsen der Feldelektrode aufweist.
  13. Verfahren gemäß Anspruch 11, wobei das epitaktische Aufwachsen der Halbleiterschicht das Ausbilden der Feldelektrode auf dem Feldelektrodendielektrikum in dem Graben aufweist.
  14. Verfahren gemäß einem der Ansprüche 11–13, wobei das Ausbilden der Gateelektrode aufweist: Ausbilden eines ersten Grabens wenigstens in der Halbleiterschicht; Ausbilden des Gatedielektrikums an Seitenwänden und einem Boden des ersten Grabens; und Ausbilden der Gateelektrode auf dem Gatedielektrikum in dem ersten Graben.
  15. Verfahren gemäß Anspruch 14, wobei das Ausbilden der Kontaktstöpsel aufweist: Ausbilden eines zweiten Grabens in der Halbleiterschicht hinunter zu der Feldelektrode; und Ausbilden des Kontaktstöpsels in dem zweiten Graben.
  16. Verfahren gemäß Anspruch 15, wobei das Ausbilden des Kontaktstöpsels weiterhin aufweist: zumindest teilweises Füllen des zweiten Grabens mit einer dielektrischen Schicht; und Entfernen der dielektrischen Schicht aus dem zweiten Graben vor dem Ausbilden des Kontaktstöpsels.
  17. Verfahren gemäß Anspruch 15 oder 16, wobei das Ausbilden des Kontaktstöpsels aufweist: Ausbilden einer elektrisch leitenden Sperrschicht auf einem Boden und Seitenwänden des zweiten Grabens; und Ausbilden einer elektrisch leitenden Schicht auf der elektrisch leitenden Sperrschicht.
  18. Verfahren gemäß Anspruch 17, wobei die Sperrschicht wenigstens eines von Titan (Ti) und Titannitrid (TiN) aufweist, und wobei die elektrisch leitende Schicht Wolfram (W) aufweist.
  19. Verfahren gemäß einem der Ansprüche 15–18, wobei das Ausbilden des ersten Grabens und des zweiten Grabens das Ausbilden des ersten Grabens und des zweiten Grabens zum selben Zeitpunkt aufweist.
  20. Verfahren gemäß einem der Ansprüche 15–18, wobei das Ausbilden des ersten Grabens und des zweiten Grabens das Ausbilden des ersten Grabens und des zweiten Grabens zu unterschiedlichen Zeitpunkten aufweist.
  21. Verfahren gemäß Anspruch 16, wobei das Ausbilden des Gatedielektrikums und das wenigstens teilweise Füllen des zweiten Grabens das Ausbilden des Gatedielektrikums und das wenigstens teilweise Füllen des zweiten Grabens zum selben Zeitpunkt aufweist.
  22. Verfahren gemäß einem der Ansprüche 11–21, weiterhin aufweisend: Ausbilden einer Schutzschicht auf der Feldelektrode vor dem epitaktischen Aufwachsen der Halbleiterschicht.
  23. Verfahren gemäß einem der Ansprüche 11–22, wobei das Ausbilden des Bodygebiets das zumindest teilweise Ausbilden des Bodygebiets während dem epitaktischen Aufwachsen der Halbleiterschicht aufweist.
  24. Verfahren gemäß einem der Ansprüche 11–23, wobei das Ausbilden des Sourcegebiets das Ausbilden des Sourcegebiets während dem epitaktischen Aufwachsen der Halbleiterschicht aufweist.
  25. Verfahren gemäß einem der Ansprüche 11–24, wobei das Ausbilden des Bodygebiets das Einbringen von Dotierstoffatomen wenigstens in die Halbleiterschicht über eine Oberfläche der Halbleiterschicht aufweist.
  26. Verfahren gemäß einem der Ansprüche 11–22 oder 25, wobei das Ausbilden des Sourcegebiets das Einbringen von Dotierstoffatomen in die Halbleiterschicht über eine Oberfläche der Halbleiterschicht aufweist.
  27. Verfahren gemäß einem der Ansprüche 11–26, weiterhin aufweisend: Ausbilden einer Isolationsschicht auf der Halbleiterschicht; und Ausbilden einer Elektrodenschicht auf der Isolationsschicht, so dass die Elektrodenschicht elektrisch mit dem Kontaktstöpsel verbunden ist.
  28. Verfahren gemäß Anspruch 27, wobei zumindest ein Teil der Elektrodenschicht und des Kontaktstöpsels in dem selben Prozessschritt ausgebildet werden.
  29. Verfahren gemäß einem der Ansprüche 11–28, wobei der erste Graben derart ausgebildet wird, dass er das Feldelektrodendielektrikum in einer lateralen Richtung des Halbleiterkörpers überlappt.
  30. Transistorbauelement mit wenigstens einer Transistorzelle, wobei die wenigstens eine Transistorzelle aufweist: ein Sourcegebiet, ein Bodygebiet und ein Driftgebiet in einem Halbleiterkörper; eine Gateelektrode, welche durch ein Gatedielektrikum dielektrisch von dem Bodygebiet isoliert wird; und eine Feldelektrode, welche durch ein Feldelektrodendielektrikum dielektrisch von dem Driftgebiet isoliert wird, wobei ein kürzester Abstand zwischen dem Feldelektrodendielektrikum und dem Gatedielektrikum in einer lateralen Richtung des Halbleiterkörpers geringer ist als 150 Nanometer.
  31. Transistorbauelement gemäß Anspruch 30, wobei das Gatedielektrikum das Feldelektrodendielektrikum in der lateralen Richtung überlappt.
DE102015122938.2A 2015-12-30 2015-12-30 Transistor mit feldelektrode und verfahren zu dessen herstellung Active DE102015122938B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102015122938.2A DE102015122938B4 (de) 2015-12-30 2015-12-30 Transistor mit feldelektrode und verfahren zu dessen herstellung
US15/387,706 US10243071B2 (en) 2015-12-30 2016-12-22 Transistor with field electrode
KR1020160182520A KR102007071B1 (ko) 2015-12-30 2016-12-29 필드 전극을 갖는 트랜지스터 디바이스
US16/290,204 US10707342B2 (en) 2015-12-30 2019-03-01 Transistor having at least one transistor cell with a field electrode
US16/895,755 US11227945B2 (en) 2015-12-30 2020-06-08 Transistor having at least one transistor cell with a field electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015122938.2A DE102015122938B4 (de) 2015-12-30 2015-12-30 Transistor mit feldelektrode und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
DE102015122938A1 true DE102015122938A1 (de) 2017-07-06
DE102015122938B4 DE102015122938B4 (de) 2021-11-11

Family

ID=59069153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015122938.2A Active DE102015122938B4 (de) 2015-12-30 2015-12-30 Transistor mit feldelektrode und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (3) US10243071B2 (de)
KR (1) KR102007071B1 (de)
DE (1) DE102015122938B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015122938B4 (de) * 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073707A1 (en) * 2006-09-27 2008-03-27 Darwish Mohamed N Power MOSFET with recessed field plate
US20080121986A1 (en) * 2006-08-07 2008-05-29 Force-Mos Technology Corp., Ltd. Trenched mosfet device configuration with reduced mask processes
US20090140327A1 (en) * 2007-12-03 2009-06-04 Takashi Hirao Semiconductor device and manufacturing method of the same
US20140284711A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor apparatus
DE112004002608B4 (de) * 2003-12-30 2015-12-03 Fairchild Semiconductor Corporation Leistungshalbleitervorrichtungen und Herstellungsverfahren

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JP4607645B2 (ja) * 2005-04-04 2011-01-05 株式会社東芝 半導体装置及びその製造方法
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US7915672B2 (en) * 2008-11-14 2011-03-29 Semiconductor Components Industries, L.L.C. Semiconductor device having trench shield electrode structure
US7879686B2 (en) * 2009-01-16 2011-02-01 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
KR101067953B1 (ko) 2009-05-12 2011-09-26 주식회사 케이이씨 쇼트키 배리어 다이오드 내장 트렌치 ｍｏｓｆｅｔ 및 그 제조 방법
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
US8786012B2 (en) * 2010-07-26 2014-07-22 Infineon Technologies Austria Ag Power semiconductor device and a method for forming a semiconductor device
US8716788B2 (en) * 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US8642425B2 (en) * 2012-05-29 2014-02-04 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9231100B2 (en) * 2012-10-31 2016-01-05 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
DE102014109859B4 (de) * 2014-07-14 2021-08-26 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
DE102014109846B4 (de) * 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
US9443973B2 (en) * 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
US9590096B2 (en) * 2014-12-15 2017-03-07 Infineon Technologies Americas Corp. Vertical FET having reduced on-resistance
DE102014119395B4 (de) * 2014-12-22 2022-10-06 Infineon Technologies Ag Transistorbauelement mit Feldelektrode
US9818827B2 (en) * 2015-04-08 2017-11-14 Infineon Technologies Austria Ag Field plate trench semiconductor device with planar gate
DE102015122938B4 (de) * 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004002608B4 (de) * 2003-12-30 2015-12-03 Fairchild Semiconductor Corporation Leistungshalbleitervorrichtungen und Herstellungsverfahren
US20080121986A1 (en) * 2006-08-07 2008-05-29 Force-Mos Technology Corp., Ltd. Trenched mosfet device configuration with reduced mask processes
US20080073707A1 (en) * 2006-09-27 2008-03-27 Darwish Mohamed N Power MOSFET with recessed field plate
US20090140327A1 (en) * 2007-12-03 2009-06-04 Takashi Hirao Semiconductor device and manufacturing method of the same
US20140284711A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor apparatus

Also Published As

Publication number Publication date
US11227945B2 (en) 2022-01-18
KR102007071B1 (ko) 2019-08-02
DE102015122938B4 (de) 2021-11-11
US10243071B2 (en) 2019-03-26
US20170194484A1 (en) 2017-07-06
KR20170080510A (ko) 2017-07-10
US20200303539A1 (en) 2020-09-24
US20190198661A1 (en) 2019-06-27
US10707342B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016226235A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE112016004718B4 (de) Halbleitereinheit
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013103099A1 (de) Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102015118524B4 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE112017003957T5 (de) Halbleiterelement
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102014115798A1 (de) In einem Halbleitersubstrat ausgebildete Isolationsstruktur und Verfahren zum Ausbilden einer Isolationsstruktur
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102015116473A1 (de) Halbleiterbauelement und verfahren
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102015122938B4 (de) Transistor mit feldelektrode und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative