DE102014108986B4 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102014108986B4
DE102014108986B4 DE102014108986.3A DE102014108986A DE102014108986B4 DE 102014108986 B4 DE102014108986 B4 DE 102014108986B4 DE 102014108986 A DE102014108986 A DE 102014108986A DE 102014108986 B4 DE102014108986 B4 DE 102014108986B4
Authority
DE
Germany
Prior art keywords
barrier layer
zone
active
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014108986.3A
Other languages
English (en)
Other versions
DE102014108986A1 (de
Inventor
Matthias Müller
Francisco Javier Santos Rodriguez
Daniel Schlögl
Gerhard Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014108986A1 publication Critical patent/DE102014108986A1/de
Application granted granted Critical
Publication of DE102014108986B4 publication Critical patent/DE102014108986B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

Leistungshalbleiterbauelement, das Folgendes umfasst:
- einen Halbleiterkörper (90) mit einer aktiven Zone (55) und einer Peripheriezone (50) seitlich beieinander, wobei die Peripheriezone die aktive Zone seitlich umgibt,
- eine Metallisierungsschicht (26) auf der vorderen Oberfläche des Halbleiterkörpers (90), mit der aktiven Zone (55) verbunden,
- eine erste Barrierenschicht (24), umfassend ein hochschmelzendes Metall oder eine hochschmelzende Legierung, zwischen der aktiven Zone (55) und der Metallisierungsschicht (26) angeordnet,
- eine zweite Barrierenschicht (25), die mindestens einen Teil der Peripheriezone (50) bedeckt, wobei die zweite Barrierenschicht ein amorphes halbisolierendes Material umfasst,
- wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) teilweise überlappen und eine Überlappungszone (52) bilden, wobei sich die Überlappungszone über einen ganzen Umfang der aktiven Zone (55) erstreckt, und wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) eine kontinuierliche Barriere bilden.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Patentschrift bezieht sich auf Ausführungsformen von Verfahren zum Ausbilden eines Halbleiterbauelements. Die vorliegende Patentschrift bezieht sich zudem auf Ausführungsformen von Halbleiterbauelementen, beispielsweise IGBTs, DMOS, Bipolartransistoren, Dioden oder Thyristoren mit einer verbesserten Barrierenschicht zwischen der Halbleiterfläche und einer Metallisierungsschicht.
  • ALLGEMEINER STAND DER TECHNIK
  • Zum Verbessern der Stabilität im Fall eines Kurzschlusses und zum Erhöhen der Lastwechselleistung zum Beispiel von IGBTs gibt es eine Tendenz, die wohlbekannte Metallisierung unter Verwendung von Aluminium (AlSi oder AlSiCu) durch eine dicke Cu-Metallisierung im Bereich von 5 µm bis 20 µm zu ersetzen. Dies soll eine höhere Leistung von IGBT-Modulen bereitstellen, höhere Betriebstemperaturen und einen höheren spezifischen Widerstand bezüglich Schaltverlusten aufgrund verbesserter Wärmeableitung ermöglichen.
  • US 2011/0248284 A1 zeigt eine Schottky-Diode auf einem SiC-Substrat. Auf dem aktiven Gebiet ist eine Schottky-Metall-Barriere aus beispielsweise Ti vorgesehen, auf der ein Aluminiumkontakt angeordnet ist. In einer umgebenden Abschlusszone in der Peripherie des aktiven Gebiets ist eine halbleitende Passivierungsschicht, etwa aus amorphem Si, vorgesehen.
  • Das Anwenden von Cu als eine Metallisierung ist jedoch mit einigen Nachteilen verbunden. Beispielsweise reagiert Cu mit Si schon bei Temperaturen wie Raumtemperatur und führt zu Cu-Siliziden. In einem Beispiel entsteht bei Raumtemperatur Cu3Si. Somit ist eine Barriere zwischen der Cu-Metallisierung und dem Si erforderlich. Typischerweise wird eine Barrierenschicht aus einem Material mit einem hohen Schmelzpunkt bereitgestellt, wie etwa W, Ta, Ti, Mo oder eine Legierung dieser Elemente mit anderen Elementen wie etwa TiW oder TiN. Häufig werden Kombinationen aus verschiedenen Schichten, die verschiedene Elemente verwenden, eingesetzt.
  • Zudem diffundieren allgemein Cu-Atome in Si und können somit die Lebensdauer von Minoritätsladungsträgern drastisch reduzieren. Dies kann zu verschiedenen Nachteilen führen, beispielsweise einer unerwünschten Steigerung der Durchlassspannung und des Leckstroms in einem blockierenden Zustand.
  • Zudem kann in einer feuchten Atmosphäre eine elektrochemische Reaktion in Anwesenheit einer Spannungsdifferenz zu einer Freisetzung von Cu-Ionen führen. Diese werden durch anodische Oxidation erzeugt, können aufgrund der Anwesenheit des elektrischen Felds während des Betriebs zu wandern beginnen und können sich unter gewissen Umständen an der Kathode anhäufen, wodurch Cu-Dendrite entstehen, was auch als Elektromigration bekannt ist. Letzterer Prozess tritt primär im Gebiet des Randabschlusses auf, weil in diesem Gebiet ein stärkeres elektrisches Feld vorliegt. Während des Driftprozesses zum Randgebiet können die positiv geladenen Cu-Ionen die wohldefinierte Potentialänderung stören.
  • Aufgrund der erforderlichen gründlichen Isolation im Gebiet des Randabschlusses kann eine TiW-Barriere wie oben beschrieben nicht als ein kontinuierlicher Schutz in diesem Gebiet aufgebracht werden, weil es das Bauelement kurzschließen würde. Deshalb werden im Randabschlussgebiet typischerweise Materialien wie SiO2 oder Si3N4 aufgebracht. Die Einführung einer Barrierenschicht aus einem Material wie TiW zum Blockieren einer Wechselwirkung zwischen dem Cu einer Metallisierungsschicht und dem Si einer Halbleiterschicht ist beispielsweise aus K.-M. Chang et al., Journal of Applied Physics 82, 1469-1475 (1997) bekannt.
  • Außerdem werden Elemente wie Feldring- oder Feldplattenbaugruppen im Randabschlussgebiet aufgebracht, die beispielsweise SiO2 oder Polysilizium umfassen, die auch häufig in Hochspannungsanwendungen kombiniert werden. Ein Beispiel einer derartigen Feldplatten- oder Feldringbaugruppe ist in 1 gezeigt mit metallischen Feldplatten 10 und dotierten Feldringen 20 in der Halbleiterstruktur. In den Bereichen zwischen metallischen Feldplatten 10 verlassen typischerweise die Feldlinien die Halbleiterstruktur, weshalb diese Gebiete frei von Metall gehalten werden müssen, mit dem Ergebnis, dass die Siliziumoxidschichten 15 in diesen Gebieten nicht geschützt sind. Im Stand der Technik wird die Metallisierung, einschließlich aktiver Elektrode 26 und Feldplatten 10, typischerweise von AlSiCu mit einem Cu-Prozentsatz von etwa 0,5% bis 1,0% ausgeführt, wodurch keine Reaktion der geringen Cu-Menge mit dem Si des Siliziums auftritt. Wenn jedoch das AlSiCu durch Cu ersetzt wird, können die oben beschriebenen Verschlechterungsmechanismen auftreten. In diesem Fall sind die Zwischenbereiche zwischen Feldplatten 10 potentielle Softspots bezüglich des Risikos eindringender Cu-Ionen, die beispielsweise von den Feldplatten 10 kommen, während ein Grenzgebiet zwischen Wanne 20 und aktiver Elektrode 26 für die gleichen Probleme anfällig ist.
  • Aus diesen und weiteren Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • In einem ersten Aspekt wird ein Leistungshalbleiterbauelement bereitgestellt. Es enthält: einen Halbleiterkörper mit einer aktiven Zone und einer Peripheriezone seitlich beieinander, wobei die Peripheriezone die aktive Zone seitlich umgibt, eine Metallisierungsschicht auf der vorderen Oberfläche des Halbleiterkörpers, mit der aktiven Zone verbunden, eine erste Barrierenschicht, umfassend ein hochschmelzendes Metall oder eine hochschmelzende Legierung, zwischen der aktiven Zone und der Metallisierungsschicht angeordnet, eine zweite Barrierenschicht, die mindestens einen Teil der Peripheriezone bedeckt, wobei die zweite Barrierenschicht ein amorphes halbisolierendes Material umfasst, wobei die erste Barrierenschicht und die zweite Barrierenschicht teilweise überlappen und eine Überlappungszone bilden, wobei sich die Überlappungszone über einen ganzen Umfang der aktiven Zone erstreckt, und wobei die erste Barrierenschicht und die zweite Barrierenschicht eine kontinuierliche Barriere bilden.
  • In einem weiteren Aspekt wird ein Verfahren zum Herstellen eines Leistungshalbleiterbauelements bereitgestellt. Das Verfahren beinhaltet: Bereitstellen eines Halbleiterkörpers, Bereitstellen einer aktiven Zone in dem Halbleiterkörper, Bereitstellen einer Peripheriezone in dem Halbleiterkörper, die aktive Zone umfangsmäßig in einer seitlichen Richtung umgebend, Bereitstellen einer leitenden ersten Barrierenschicht, die die aktive Zone auf einer vorderen Oberfläche des Halbleiterkörpers bedeckt, Bereitstellen einer Metallisierungsschicht auf der ersten Barrierenschicht, Bereitstellen einer zweiten Barrierenschicht, die mindestens einen Teil der Peripheriezone bedeckt, wobei die zweite Barrierenschicht amorphes halbisolierendes Material umfasst, wobei die erste Barrierenschicht und die zweite Barrierenschicht teilweise überlappen und eine Überlappungszone bilden, wobei sich die Überlappungszone über einen ganzen Umfang der aktiven Zone erstreckt, und wobei die erste Barrierenschicht und die zweite Barrierenschicht eine kontinuierliche Barriere bilden.
  • Diese und weitere Ausführungsformen sind in den beigefügten Zeichnungen dargestellt und unten ausführlich beschrieben. Dementsprechend erkennt der Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile der vorliegenden Erfindung.
  • Figurenliste
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Patentschrift integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen ergeben sich ohne Weiteres, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • 1 zeigt schematisch ein Halbleiterbauelement gemäß dem Stand der Technik.
    • 2 zeigt schematisch einen vertikalen Querschnitt von Halbleiterbauelementen gemäß einer oder mehreren Ausführungsformen.
    • 3 zeigt schematisch einen vertikalen Querschnitt von Halbleiterbauelementen gemäß einer oder mehreren Ausführungsformen.
    • 4 zeigt schematisch einen vertikalen Querschnitt von Halbleiterbauelementen gemäß einer oder mehreren Ausführungsformen.
    • 5 zeigt schematisch einen vertikalen Querschnitt von Halbleiterbauelementen gemäß einer oder mehreren Ausführungsformen.
    • 6 zeigt schematisch einen vertikalen Querschnitt von Halbleiterbauelementen gemäß einer oder mehreren Ausführungsformen.
    • 7 bis 10 zeigen Messergebnisse eines Widerstands über einem Temperaturbereich für verschiedene zweite Barrierenschichten.
    • 11 zeigt schematisch ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, wie die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oberer“, „unterer“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung geliefert und ist nicht als eine Beschränkung der Erfindung gedacht. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erzielen. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Variationen beinhaltet. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur veranschaulichenden Zwecken. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Referenzen bezeichnet, falls nicht etwas anderes angegeben ist.
  • Der Ausdruck „horizontal“ oder „seitlich“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder horizontalen Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die sein.
  • Der Ausdruck „vertikal“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zur ersten Oberfläche angeordnet ist, d.h. parallel zu einer normalen Richtung bezüglich einer seitlichen Oberfläche eines Halbleitersubstrats oder -körpers.
  • Weiterhin werden hier die Ausdrücke „aktive Zone“ und „aktives Gebiet“ eines Halbleiterbauelements sowie „passive Zone“, „passives Gebiet“, „Peripheriezone“, „Abschlussgebiet“ und „Randabschlussgebiet“ austauschbar verwendet.
  • Weiterhin soll der Ausdruck „halbisolierend“, wie er hier verwendet wird, eine Eigenschaft eines Materials beschreiben, das durch einen spezifischen elektrischen Widerstand von 106 Ω cm oder größer, besonders bevorzugt 108 Ω cm oder größer, noch mehr bevorzugt 1010 Ω cm oder größer, gekennzeichnet ist.
  • Weiterhin werden die Ausdrücke „Peripheriezone“ und „Abschlusszone“ austauschbar verwendet.
  • In dieser Patentschrift wird ein n-dotiertes Material oder Gebiet so bezeichnet, dass es einen ersten Leitfähigkeitstyp aufweist, während ein p-dotiertes Material oder Gebiet so bezeichnet wird, dass es einen zweiten Leitfähigkeitstyp aufweist. Es versteht sich, dass die Halbleiterbauelemente mit entgegengesetzten Dotierbeziehungen ausgebildet werden können, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin veranschaulichen einige Figuren relative Dotierkonzentrationen durch Angabe von „-“ oder „+“ bei dem Dotiertyp. Beispielsweise bedeutet „n-“ eine Dotierkonzentration, die kleiner ist als die Dotierkonzentration eines „n“-Dotiergebiets, während ein „n+“-Dotiergebiet eine größere Dotierkonzentration als das „n“-Dotiergebiet aufweist. Das Angeben der relativen Dotierkonzentration bedeutet jedoch nicht, dass Dotiergebiete mit der gleichen relativen Dotierkonzentration die gleiche absolute Dotierkonzentration aufweisen müssen, sofern nicht etwas anderes angegeben ist. Beispielsweise können zwei verschiedene n+-Gebiete unterschiedliche absolute Dotierkonzentrationen aufweisen. Das gleiche gilt beispielsweise für ein n+- und p+-Gebiet.
  • In dieser Patentschrift beschriebene Ausführungsformen können unter anderem Feldeffekttransistoren betreffen und insbesondere Leistungsfeldeffekttransistoren betreffen. Der Ausdruck „Feldeffekt“, wie er in dieser Patentschrift verwendet wird, soll eine durch das elektrische Feld vermittelte Ausbildung eines leitenden „Kanals“ vom ersten Leitfähigkeitstyp und/oder eine Steuerung der Leitfähigkeit und/oder der Gestalt des Kanals in einem Halbleitergebiet von einem zweiten Leitfähigkeitstyp beschreiben, typischerweise ein Bodygebiet vom zweiten Leitfähigkeitstyp. Aufgrund des Feldeffekts wird ein unipolarer Stromweg durch das Kanalgebiet zwischen einem Sourcegebiet oder einem Emittergebiet vom ersten Leitfähigkeitstyp und einem Driftgebiet vom ersten Leitfähigkeitstyp ausgebildet und/oder gesteuert. Das Driftgebiet kann mit einem Draingebiet beziehungsweise einem Kollektorgebiet in Kontakt stehen. Das Draingebiet oder das Kollektorgebiet steht in ohmschem Kontakt mit einer Drain- oder Kollektorelektrode. Das Sourcegebiet oder Emittergebiet steht in ohmschem Kontakt mit einer Source- oder Emitterelektrode. Ohne Anlegen einer externen Spannung zwischen der Gateelektrode und der Source- oder Emitterelektrode ist der ohmsche Stromweg zwischen der Source- oder Emitterelektrode und der Drain- oder Kollektorelektrode durch das Halbleiterbauelement unterbrochen oder zumindest hochohmig in normalerweise ausgeschalteten Feldeffektbauelementen. Bei normalerweise eingeschalteten Feldeffektbauelementen wie etwa HEMTs (High Electron Mobility Transistors), Verarmungs-MOSFETs (Metal Oxide Field Effect Transistors) und normalerweise eingeschalteten JFETs (Junction-FETs) ist der Stromweg zwischen der Sourceelektrode und der Drainelektrode durch das Halbleiterbauelement typischerweise niederohmig ohne Anlegen einer externen Spannung zwischen der Gateelektrode und der Source- oder Emitterelektrode.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck „Feldeffektstruktur“ eine Struktur beschreiben, die in einem Halbleitersubstrat oder einem Halbleiterbauelement mit einer Gateelektrode ausgebildet ist, um in dem Kanalgebiet einen leitenden Kanal auszubilden und/oder zu formen. Die Gateelektrode ist mindestens durch ein Dielektrikumsgebiet oder eine Dielektrikumsschicht vom Kanalgebiet isoliert.
  • Die Ausdrücke „verarmt“ und „vollständig verarmt“ sollen beschreiben, dass ein Halbleitergebiet im Wesentlichen keine freien Ladungsträger umfasst. Typischerweise sind isolierte Feldplatten nahe an pn-Übergängen ausgebildet, zum Beispiel zwischen einem Driftgebiet und einem Körpergebiet. Dementsprechend kann die Blockierspannung des pn-Übergangs beziehungsweise des Halbleiterbauelements erhöht werden. Die Dieelektrikumsschicht oder das Dielektrikumsgebiet, die die Feldplatte gegenüber dem Driftgebiet isolieren, wird nachfolgend auch als Felddielektrikumsschicht oder Felddielektrikumsgebiet bezeichnet. Die Gateelektrode und die Feldplatte können sich auf dem gleichen elektrischen Potential oder auf einem anderen elektrischen Potential befinden. Die Feldplatte kann sich auf Source- oder Emitterpotential befinden. Zudem kann ein Abschnitt der Gateelektrode als Feldelektrode betrieben werden.
  • Zu Beispielen für dielektrische Materialien zum Ausbilden eines Dielektrikumsgebiets oder einer Dielektrikumsschicht zwischen der Gateelektrode oder einer Feldplatte und dem Driftgebiet zählen unter anderem SiO2. Si3N4, SiOxNy, Al2O3, ZrO2, Ta2O5, TiO2 und HfO2 sowie Mischungen und/oder Schichten oder Auskleidungen aus diesen Materialien.
  • Hierin beschriebene Ausführungsformen haben im Allgemeinen das Ziel, die beschriebenen inhärenten Nachteile einer Cu-Metallisierung auf einem (nicht-beschränkenden) Halbleiter, der Si umfasst, zu reduzieren, indem eine zusätzliche kontinuierliche Barriere im aktiven Bereich des Chips sowie im Gebiet eines Randabschlusses verwendet wird. Dazu wird vorgeschlagen, eine zusätzliche, homogene halbisolierende Schicht, beispielsweise amorphen Kohlenstoff, im Gebiet des Randabschlusses vorzusehen, wobei die halbisolierende Schicht, von jetzt ab auch zweite Barrierenschicht genannt, im aktiven Gebiet die Barrierenschicht aus hochschmelzendem Metall - von jetzt ab auch erste Barrierenschicht genannt - was in einem nicht-beschränkenden Beispiel TiW ist, überlappt. In dem Fall des nicht-beschränkenden Beispiels Kohlenstoff wird die halbisolierende Schicht oder die zweite Barrierenschicht dadurch bevorzugt auf eine Weise abgeschieden, die einen hohen Prozentsatz an sp3-Bindungen im abgeschiedenen Kohlenstoffmaterial sicherstellt. Wegen seiner diamantartigen Eigenschaften wird dieses Material auch diamantartiger Kohlenstoff oder DLC genannt. Solche Schichten können beispielsweise durch plasmaverstärkte chemische Dampfabscheidung (PECVD) abgeschieden werden. Durch Kombinieren der leitenden Barrierenschicht oder ersten Barrierenschicht im aktiven Bereich oder Kontaktbereich mit einer halbisolierenden Schicht in einem Randabschlussgebiet oder Peripheriegebiet wird eine Barriere gegen Cu-Diffusion erzielt, die in allen Bereichen des Bauelements effektiv ist. Sowohl die erste als auch zweite Barrierenschicht müssen derart ausgelegt und abgeschieden werden, dass kein Diffusionskanal für Cu-Ionen zwischen ihnen zurückbleibt, was bei Ausführungsformen durch Bereitstellen einer seitlichen Überlappung zwischen der leitenden ersten Barrierenschicht und der halbisolierenden Schicht (zweiten Barrierenschicht) erzielt wird. In einem nicht-beschränkenden Beispiel mit einer Dicke der ersten TiW-Barrierenschicht und der halbisolierenden zweiten Barrierenschicht mit einer Dicke von jeweils etwa 300 nm ist typischerweise eine seitliche Überlappung zwischen der ersten und zweiten Barrierenschicht von 1 bis 10 µm ausreichend, während sie auch größer oder kleiner sein kann, z.B. von 0,5 µm bis etwa 100 µm. Dadurch umgibt die halbisolierende zweite Barrierenschicht typischerweise umfangsmäßig seitlich die leitende erste Barrierenschicht aus hochschmelzendem Metall, beispielsweise TiW.
  • Allgemein umfasst die halbisolierende Schicht, auch als zweite Barrierenschicht bezeichnet, aller hierin beschriebenen Ausführungsformen amorphes Material mit einer geeigneten Dichte von Elektronenzuständen in dem Pseudoband aufgrund des Mangels an einer Kristallgitterstruktur. Insbesondere können Elektronenzustände in der Nähe des Fermi-Niveaus durch den Feldeffekt wieder aufgeladen werden und können somit aktiv zu einem Aufbau von Ladungen beitragen. Typische geeignete Materialien für die halbisolierende Schicht in Ausführungsformen sind amorphe Materialien wie etwa amorphes Silizium (aSi), halbisolierendes Polysilizium (SIPOS), diamantartiger Kohlenstoff (DLC) oder amorphes Siliziumcarbid (aSi1-xCx). Solche Schichten können beispielsweise unter Verwendung von Aufdampfungsabscheidung oder chemischer Dampfabscheidung (CVD) abgeschieden werden. Die zweite Barrierenschicht (halbisolierende Barrierenschicht) wird typischerweise durch PECVD bereitgestellt. Dadurch umfasst ein Vorläufergas für den PECVD-Prozess typischerweise gesättigte Kohlenwasserstoffe und/oder ungesättigte Kohlenwasserstoffe. Während des Prozesses können aliphatische Kohlenwasserstoffe, zyklische Kohlenwasserstoffe und aromatische Kohlenwasserstoffe oder Mischungen davon verwendet werden. Typischerweise umfasst das Vorläufergas für die PECVD auch einen Dotierstoff. Jene in Ausführungsformen verwendeten Dotierstoffe können SiH4, NH3, B2H6 und PH3 sein. Sie können zu modifizierende Eigenschaften der zweiten Barrierenschicht (halbisolierende Barrierenschicht) verwendet werden.
  • Bei Ausführungsformen kann Plasma verstärkte chemische Dampfabscheidung (PECVD oder plasmaverstärkte CVD) zum Abscheiden von Si-dotierten DLC-Schichten aus Vorläufergasen wie etwa (nicht-beschränkend) Silan oder Methan verwendet werden, weil mit diesen Vorläufern eine sehr hohe Dichte von Zuständen eingestellt werden kann. Über diese energetisch niedrigen Zustände können die erforderlichen Gegenladungen zur Akkumulationsschicht und die Inversionsschicht erhalten werden. Wegen ihrer chemischen Zusammensetzung ist bis zu 60% Wasserstoff in den Materialien enthalten, was zu einer guten Sättigung von freien Bindungen führt. Durch Einstellen der relativen Gasströme beispielsweise von Methan oder Silan kann der Parameter x in einer aSi1-xCx:H-Schicht frei eingestellt werden. Bei Ausführungsformen sind andere halbisolierende Schichten wasserstofffreie DLC-Schichten, die beispielsweise durch Laserablation, kathodische Lichtbogenverdampfung, Sputtern oder Ionenstrahlbeschichtung aus einer festen Quelle wie Graphit abgeschieden werden können. Solche Schichten werden häufig als taC-Schichten bezeichnet und zeigen ähnlich den wasserstoffhaltigen DLC-Schichten eine diamantartige amorphe Struktur mit eingebetteten Graphitclustern.
  • Während hierin beschriebene Ausführungsformen hauptsächlich Si-basierte Halbleiter betreffen, können bei Ausführungsformen auch andere Halbleitermaterialien wie etwa SiC, GaN oder GaAs angewendet werden.
  • Während in den beschriebenen Ausführungsformen das Halbleiterbauelement 100 eine Diode ist, kann das Bauelement in Ausführungsformen ein beliebiges Halbleiterbauelement mit einem pn-Übergang in der Nähe einer Oberfläche sein. Insbesondere kann es sich dabei um einen IGBT, einen FET, einen Thyristor, einen GTO, einen JFET, einen MOSFET, einen Kompensations-MOSFET, einen BJT, eine Diode und einen HEMT handeln.
  • 2 zeigt ein Halbleiterbauelement 100 gemäß Ausführungsformen, wobei das Randabschlussgebiet oder die Hochspannungsperipheriezone 50 eine sogenannte VLD-Struktur aufweisen (VLD=Variation of Lateral Doping - Variation der seitlichen Dotierung). Eine derartige Hochspannungsperipheriezone 50 weist ein Gebiet 34 auf, das schwächer dotiert ist als die seitlich angrenzende Wanne 20 und deren Dotierung in der seitlichen Richtung des Halbleiterkörpers 90 in der Richtung des Rands 102 abnimmt. In diesem Fall kann sich die Dotierung der Zone 34 kontinuierlich oder diskontinuierlich mit der Dotierung der stark dotierten Wanne 20 vereinigen. Um die Raumladungszone am äußersten Halbleiterrand im Fall eines in Sperrrichtung betriebenen pn-Übergangs zu begrenzen, kann bei Ausführungsformen ein Kanal-Stopper 32 vorgesehen sein. Der Halbleiterkörper 90 des Halbleiterbauelements 100 weist eine aktive Zone 55 und eine Hochspannungsperipheriezone 50 seitlich nebeneinander auf. Dadurch umgibt die Hochspannungsperipheriezone 50 die aktive Zone 55 seitlich. Die aktive Zone 55 ist auf ihrer vorderen Oberfläche durch eine erste Barrierenschicht 24 abgeschlossen, die mit der aktiven Zone 55, insbesondere mit der Wanne 20, verbunden ist. Optional kann bei Ausführungsformen ein Kontaktpad 21 zwischen der Wanne 20 und der ersten Barrierenschicht vorgesehen sein. Die erste Barrierenschicht 24 umfasst ein hochschmelzendes Metall oder eine hochschmelzende Legierung und befindet sich zwischen der aktiven Zone 55 und der Metallisierungsschicht 26. Sie blockiert unerwünschte Reaktionen des Cu der Metallisierung 26 mit dem Halbleitermaterial unter ihr, insbesondere der Wanne 20, wie weiter oben ausführlich beschrieben wurde. Auf einer Rückseite des Halbleiterbauelements 100 befindet sich eine höher dotierte Kontaktzone 92, die einen elektrischen Kontakt zur rückseitigen Metallisierung 27 bereitstellt. Die zweite Barrierenschicht 25, die ein halbisolierendes amorphes Material wie oben beschrieben umfasst, befindet sich zwischen dem Körper 90 des Halbleiterbauelements 100, insbesondere die anstoßende Zone 34. In einem nicht-beschränkenden Beispiel umfasst die zweite Barrierenschicht 25 diamantartigen Kohlenstoff und bedeckt eine vordere Oberfläche mindestens eines Teils der Hochspannungsperipheriezone 50. Gemäß Ausführungsformen überlappen die erste Barrierenschicht 24 und die zweite Barrierenschicht 25 teilweise und bilden somit eine Überlappungszone 52. Die Überlappungszone erstreckt sich über einen ganzen Umfang der aktiven Zone 55. Dadurch weist die Überlappungszone eine Breite von etwa 0,5 µm bis etwa 100 µm, besonders bevorzugt von etwa 5 µm bis etwa 20 µm, auf.
  • Hierin beschriebene Ausführungsformen sind besonders vorteilhaft bei Anwendung auf ein Halbleiterbauelement mit einer Zone mit variabler seitlicher Dotierung, wie in 2 bis 5 gezeigt. Dies ist so, weil der Abschirmungseffekt der zweiten Barrierenschicht, nämlich im Fall von DLC, auch zum Sicherstellen einer langfristigen Stabilität der Barriere verwendet werden kann. Weiterhin können hohe Stufen in der Topologie des Hochspannungsperipheriegebiets vermieden werden, die bezüglich einer Feldverteilung unerwünscht sind und die auch Schwächen aufgrund mechanischer Beanspruchung und Feuchtigkeit sein können. Um die langfristige Stabilität und Dauerhaftigkeit weiter zu verbessern, können auf der zweiten Barrierenschicht 25 zusätzliche Schichten hinzugefügt werden. Dies ist der Fall in 2, wo eine erste zusätzliche Passivierungsschicht 28 zum Beispiel aus Si3N4 vorgesehen ist. Diese Schicht oder diese Schichten werden typischerweise so gewählt, dass sie mit der zweiten Barrierenschicht 25 bezüglich mechanischer Beanspruchung, elektrochemischen Widerstand und Widerstand gegenüber Feuchtigkeit einen optimalen Schutz bilden.
  • 3 zeigt eine Ausführungsform auf der Basis der von 2, umfasst aber eine erste zusätzliche Schicht 29 aus SiO2. die zwischen der zweiten Barrierenschicht 25 und der zusätzlichen Passivierungsschicht 28 zum Beispiel aus Si3N4 vorgesehen ist.
  • Auf der Basis der Ausführungsform von 3 umfasst das Halbleiterbauelement 100 in 4 weiterhin eine zweite zusätzliche Passivierungsschicht 28 zum Beispiel aus Si3N4 zwischen der zweiten Barrierenschicht 25 und der ersten zusätzlichen Schicht 29 aus SiO2. Dadurch wird Letztere vorgesehen, um zusammen mit der zweiten Barrierenschicht 25 auch von der ersten Barrierenschicht 24 überlappt zu werden. Somit wird die Blockierung der Cu-Diffusion durch die Überlappungszone 52 weiter reduziert.
  • In 5 gezeigte Ausführungsformen basieren auf den Ausführungsformen von 4, doch ist die zweite zusätzliche Passivierungsschicht 31 zum Beispiel aus Si3N4 anders vorgesehen. Sie überlappt auch die Cu-Metallisierung 26 zusammen mit der ersten zusätzlichen Schicht 29 aus SiO2 und der zusätzlichen Passivierungsschicht 28, zum Beispiel Si3N4.
  • Der Barriereneffekt von verschiedenen, in einem Randabschluss in Ausführungsformen verwendeten Schichtmaterialien wurde von den Erfindern getestet, nämlich Polysilizium, SiO2. Si3N4 und diamantartiger Kohlenstoff. Die Materialien wurden unter Verwendung von PECVD (im Fall von Poly-Si LPCVD) auf einem Siliziumwafer auf einer größeren Oberfläche abgeschieden. Darauf wurde ein 50 nm Cu-Schicht abgeschieden und der Widerstand der Baugruppe wurde unter Verwendung einer Vierpunktmessung gemessen. Danach wurden die Wafer allmählich erhitzt und der Widerstand wurde wieder gemessen. Die Ergebnisse sind in 7 bis 10 gezeigt. Das beste Ergebnis erzielte diamantartiger Kohlenstoff mit einem konstanten Widerstand bis zu einer Temperatur von 600°C.
  • In 11 ist ein Diagramm eines Verfahrens 300 zum Herstellen eines Leistungshalbleiterbauelements gemäß Ausführungsformen gezeigt. Es beinhaltet das Bereitstellen eines Halbleiterkörpers in einem Block 301, Bereitstellen einer aktiven Zone im Halbleiterkörper in einem Block 302, Bereitstellen einer Peripheriezone im Halbleiterkörper, Umgeben der aktiven Zone umfangsmäßig in einer seitlichen Richtung, in einem Block 302, Bereitstellen einer leitenden ersten Barrierenschicht, die die aktive Zone auf einer vorderen Oberfläche des Halbleiterkörpers bedeckt, in einem Block 304, Bereitstellen einer Metallisierungsschicht auf der ersten Barrierenschicht in einem Block 305, Bereitstellen einer zweiten Barrierenschicht, die mindestens einen Teil der Peripheriezone bedeckt, wobei die zweite Barrierenschicht amorphes halbisolierendes Material umfasst, wobei die erste Barrierenschicht und die zweite Barrierenschicht teilweise überlappen und eine Überlappungszone bilden, wobei sich die Überlappungszone über einen ganzen Umfang der aktiven Zone erstreckt, in einem Block 306.
  • Die obige schriftliche Beschreibung verwendet spezifische Ausführungsformen zum Offenbaren der Erfindung, einschließlich dem besten Modus, und um auch einem Fachmann zu ermöglichen, die Erfindung herzustellen und zu verwenden. Während die Erfindung bezüglich verschiedener spezifischer Ausführungsformen beschrieben worden ist, erkennt der Fachmann, dass die Erfindung mit Modifikation innerhalb des Gedankens und Schutzbereichs der Ansprüche praktiziert werden kann. Insbesondere können einander nicht ausschließende Merkmale der oben beschriebenen Ausführungsformen miteinander kombiniert werden.

Claims (25)

  1. Leistungshalbleiterbauelement, das Folgendes umfasst: - einen Halbleiterkörper (90) mit einer aktiven Zone (55) und einer Peripheriezone (50) seitlich beieinander, wobei die Peripheriezone die aktive Zone seitlich umgibt, - eine Metallisierungsschicht (26) auf der vorderen Oberfläche des Halbleiterkörpers (90), mit der aktiven Zone (55) verbunden, - eine erste Barrierenschicht (24), umfassend ein hochschmelzendes Metall oder eine hochschmelzende Legierung, zwischen der aktiven Zone (55) und der Metallisierungsschicht (26) angeordnet, - eine zweite Barrierenschicht (25), die mindestens einen Teil der Peripheriezone (50) bedeckt, wobei die zweite Barrierenschicht ein amorphes halbisolierendes Material umfasst, - wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) teilweise überlappen und eine Überlappungszone (52) bilden, wobei sich die Überlappungszone über einen ganzen Umfang der aktiven Zone (55) erstreckt, und wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) eine kontinuierliche Barriere bilden.
  2. Bauelement nach Anspruch 1, wobei die Überlappungszone (52) eine Breite von etwa 0,5 µm bis etwa 100 µm aufweist.
  3. Bauelement nach Ansprüchen 1 oder 2, wobei die zweite Barrierenschicht (25) ein amorphes Silizium, ein halbisolierendes Polysilizium, diamantartigen Kohlenstoff und/oder amorphes Siliziumcarbid umfasst.
  4. Bauelement nach einem der vorhergehenden Ansprüche, wobei sich die Überlappungszone (52) in einem Übergangsgebiet zwischen der aktiven Zone (55) und der Peripheriezone (50) befindet.
  5. Bauelement nach einem der vorhergehenden Ansprüche, wobei die erste Barrierenschicht (24) W, Ta, Ti, Mo, oder Legierungen dieser Elemente mit anderen Elementen umfasst.
  6. Bauelement nach einem der vorhergehenden Ansprüche, wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) jeweils eine Dicke von etwa 100 nm bis etwa 400 nm aufweisen.
  7. Bauelement nach einem der vorhergehenden Ansprüche, wobei die Metallisierungsschicht (26) Kupfer umfasst.
  8. Bauelement nach einem der vorhergehenden Ansprüche, wobei die Peripheriezone (50) eine variierende seitliche Dotierung umfasst.
  9. Bauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterelement ein IGBT, ein FET, eine Diode, ein Thyristor, ein GTO, ein JFET, ein MOSFET, ein Kompensations-MOSFET, ein BJT oder ein HEMT ist.
  10. Bauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterelement Si, SiC, GaN oder GaN umfasst.
  11. Verfahren zum Herstellen eines Leistungshalbleiterbauelements, das Folgendes umfasst: - Bereitstellen eines Halbleiterkörpers (90), - Bereitstellen einer aktiven Zone (55) in dem Halbleiterkörper (90), - Bereitstellen einer Peripheriezone (50) in dem Halbleiterkörper (90), die aktive Zone (55) umfangsmäßig in einer seitlichen Richtung umgebend, - Bereitstellen einer leitenden ersten Barrierenschicht (24), die die aktive Zone (55) auf einer vorderen Oberfläche des Halbleiterkörpers (90) bedeckt, - Bereitstellen einer Metallisierungsschicht (26) auf der ersten Barrierenschicht (24), - Bereitstellen einer zweiten Barrierenschicht (25), die mindestens einen Teil der Peripheriezone (50) bedeckt, wobei die zweite Barrierenschicht amorphes halbisolierendes Material umfasst, wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) teilweise überlappen und eine Überlappungszone (52) bilden, wobei sich die Überlappungszone über einen ganzen Umfang der aktiven Zone (55) erstreckt, und wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) eine kontinuierliche Barriere bilden.
  12. Verfahren nach Anspruch 11, wobei die Überlappungszone (52) eine Breite von etwa 0,5 µm bis etwa 100 µm aufweist.
  13. Verfahren nach Anspruch 11 oder 12, wobei die zweite Barrierenschicht (25) ein amorphes Silizium, ein halbisolierendes Polysilizium, diamantartigen Kohlenstoff und/oder amorphes Siliziumcarbid umfasst.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei die zweite Barrierenschicht (25) durch PECVD bereitgestellt wird.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei ein Vorläufergas für die PECVD gesättigte Kohlenwasserstoffe und/oder ungesättigte Kohlenwasserstoffe umfasst.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei ein Vorläufergas für die PECVD einen aliphatischen Kohlenwasserstoff, einen zyklischen Kohlenwasserstoff und/oder einen aromatischen Kohlenwasserstoff umfasst.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei ein Vorläufergas für die PECVD einen Dotierstoff umfasst.
  18. Verfahren nach einem der Ansprüche 11 bis 17, wobei ein Vorläufergas für die PECVD SiH4, NH3, B2H6 und/oder PH3 umfasst, um die Eigenschaften der zweiten Barrierenschicht (25) zu modifizieren.
  19. Verfahren nach einem der Ansprüche 11 bis 18, wobei sich die Überlappungszone (52) in einem Übergangsgebiet zwischen der aktiven Zone (55) und der Peripheriezone (50) befindet.
  20. Verfahren nach einem der Ansprüche 11 bis 19, wobei die erste Barrierenschicht (24) TiW umfasst.
  21. Verfahren nach einem der Ansprüche 11 bis 20, wobei die erste Barrierenschicht (24) und die zweite Barrierenschicht (25) jeweils eine Dicke von etwa 100 nm bis etwa 400 nm aufweisen.
  22. Verfahren nach einem der Ansprüche 11 bis 21, wobei die Metallisierungsschicht (26) Kupfer umfasst.
  23. Verfahren nach einem der Ansprüche 11 bis 22, wobei die Peripheriezone (50) eine variierende seitliche Dotierung umfasst.
  24. Verfahren nach einem der Ansprüche 11 bis 23, wobei das Halbleiterelement ein IGBT, ein FET, eine Diode, ein Thyristor, ein GTO, ein JFET, ein MOSFET, ein Kompensations-MOSFET, ein BJT oder ein HEMT ist.
  25. Verfahren nach einem der Ansprüche 11 bis 24, wobei das Halbleiterelement auf Si, SiC, GaN oder GaAs basiert.
DE102014108986.3A 2013-06-26 2014-06-26 Halbleiterbauelement und Verfahren zu dessen Herstellung Active DE102014108986B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/927,923 2013-06-26
US13/927,923 US9287165B2 (en) 2013-06-26 2013-06-26 Semiconductor device and method for producing the same

Publications (2)

Publication Number Publication Date
DE102014108986A1 DE102014108986A1 (de) 2014-12-31
DE102014108986B4 true DE102014108986B4 (de) 2018-09-20

Family

ID=52017524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014108986.3A Active DE102014108986B4 (de) 2013-06-26 2014-06-26 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US9287165B2 (de)
CN (1) CN104253150B (de)
DE (1) DE102014108986B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE102018111231A1 (de) * 2018-05-09 2019-11-14 Infineon Technologies Ag Leistungshalbleitervorrichtung
DE102019110330A1 (de) * 2019-04-18 2020-10-22 Infineon Technologies Ag Halbleiterbauelement mit einer randabschlussstruktur
DE102019122888A1 (de) * 2019-08-27 2021-03-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009031316A1 (de) * 2008-08-29 2010-03-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US20110248284A1 (en) 2004-10-21 2011-10-13 International Rectifier Corp. Schottky diode with improved surge capability

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
DE19939484A1 (de) * 1998-09-01 2000-03-09 Int Rectifier Corp Schottky-Diode
DE10358985B3 (de) 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US20060065891A1 (en) * 2004-09-30 2006-03-30 Mccormack Steve Zener zap diode structure compatible with tungsten plug technology
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US8735981B2 (en) * 2009-06-17 2014-05-27 Infineon Technologies Austria Ag Transistor component having an amorphous semi-isolating channel control layer
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248284A1 (en) 2004-10-21 2011-10-13 International Rectifier Corp. Schottky diode with improved surge capability
DE102009031316A1 (de) * 2008-08-29 2010-03-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K.-M. Chang et al., Journal of Applied Physics 82, 1469-1475 (1997)

Also Published As

Publication number Publication date
CN104253150B (zh) 2017-07-11
DE102014108986A1 (de) 2014-12-31
CN104253150A (zh) 2014-12-31
US20150001719A1 (en) 2015-01-01
US9287165B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102015118440A1 (de) Halbleiterbauelement
DE112012004541T5 (de) Halbleitervorrichtung
DE112013002213T5 (de) Halbleitereinrichtung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102014108986B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013102249A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102013100219A1 (de) Halbleiterdiode und Verfahren zum Ausbilden einer Halbleiterdiode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative