DE102019122888A1 - Leistungshalbleitervorrichtung und Verfahren - Google Patents

Leistungshalbleitervorrichtung und Verfahren Download PDF

Info

Publication number
DE102019122888A1
DE102019122888A1 DE102019122888.3A DE102019122888A DE102019122888A1 DE 102019122888 A1 DE102019122888 A1 DE 102019122888A1 DE 102019122888 A DE102019122888 A DE 102019122888A DE 102019122888 A1 DE102019122888 A1 DE 102019122888A1
Authority
DE
Germany
Prior art keywords
semiconductor device
power semiconductor
passivation layer
polycrystalline diamond
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019122888.3A
Other languages
English (en)
Other versions
DE102019122888B4 (de
Inventor
Edward Fuergut
Philipp Sebastian Koch
Stephan Pindl
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019122888.3A priority Critical patent/DE102019122888B4/de
Priority to US17/004,187 priority patent/US20210066495A1/en
Priority to CN202010877414.8A priority patent/CN112447617A/zh
Publication of DE102019122888A1 publication Critical patent/DE102019122888A1/de
Application granted granted Critical
Publication of DE102019122888B4 publication Critical patent/DE102019122888B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Leistungshalbleitervorrichtung (1) umfasst Folgendes: einen Halbleiterkörpers (10), der eine Vorderseitenoberfläche (10-1) aufweist, und eine erste Passivierungsschicht (15-1), die oberhalb der Vorderseitenoberfläche (10-1) angeordnet ist, wobei die erste Passivierungsschicht (15-1) eine polykristalline Diamantschicht ist.

Description

  • TECHNISCHES GEBIET
  • Diese Patentschrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zum Produzieren einer Leistungshalbleitervorrichtung. Insbesondere betrifft diese Patentschrift Aspekte einer Leistungshalbleitervorrichtung mit einer Passivierungsschicht, die oberhalb wenigstens eines Teils einer Vorderseitenoberfläche angeordnet ist.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleitervorrichtungen ab. Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, werden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Leistungsversorgungen und Leistungswandlern.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper, der dazu konfiguriert ist, einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann die Leistungshalbleitervorrichtung zum Leiten des Laststroms eine oder mehrere Leistungszellen umfassen, die in einem sogenannten Bereich Gebiet der Leistungshalbleitervorrichtung angeordnet sein können. Zum Beispiel kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, z. B. eines Transistors, der Laststrompfad mittels einer isolierten Elektrode gesteuert werden, die üblicherweise auch als Gate-Elektrode bezeichnet wird. Zum Beispiel kann die Steuerelektrode beim Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen leitenden Zustand oder einen sperrenden Zustand versetzen. In manchen Fällen kann die Gate-Elektrode innerhalb eines Grabens des Leistungshalbleiterschalters enthalten sein, wobei der Graben z. B. eine Streifenkonfiguration oder eine Nadelkonfiguration aufweisen kann.
  • Die Leistungshalbleitervorrichtung kann lateral durch einen Rand, wie etwa einen lateralen Chiprand, begrenzt sein und zwischen dem Rand und dem aktiven Bereich, der die eine oder mehreren Leistungszellen umfasst, kann ein Randabschlussgebiet, das eine Randabschlussstruktur umfassen kann, angeordnet sein. Eine solche Randabschlussstruktur kann dem Zweck des Beeinflussens des Verlaufs eines elektrischen Feldes innerhalb des Halbleiterkörpers dienen, z. B. um eine zuverlässige Sperrfähigkeit der Leistungshalbleitervorrichtung sicherzustellen. Die Abschlussstruktur kann eine oder mehrere Komponenten, die innerhalb des Halbleiterkörpers angeordnet sind, und auch eine oder mehrere Komponenten, die oberhalb einer Oberfläche des Halbleiterkörpers angeordnet sind, umfassen.
  • Üblicherweise umfasst die Leistungshalbleitervorrichtung eine oder mehrere Passivierungsschichten, die oberhalb wenigstens eines Teils einer Vorderseitenoberfläche des Halbleiterkörpers, z. B. oberhalb wenigstens eines Teils eines Randabschlussgebiets, angeordnet sind. Zum Beispiel kann eine solche Passivierungsschicht zum Verhindern konfiguriert sein, dass kontaminierende Ionen in eine Randabschlussstruktur eindringen.
  • Es ist ein allgemeiner Trend, die Leistungsdichte in Leistungshalbleitervorrichtungen zu erhöhen. In diesem Zusammenhang, aber auch allgemeiner, ist es wünschenswert, neuartige Passivierungskonzepte bereitzustellen, die z. B. hinsichtlich ihres Einflusses auf die Vorrichtungsrobustheit und Zuverlässigkeit und/oder hinsichtlich des Flächenverbrauchs des Randabschlussgebiets verbessert sind.
  • KURZFASSUNG
  • Hier beschriebene Aspekte betreffen eine spezielle neuartige Gestaltung einer Vorderseitenpassivierungsschicht einer Leistungshalbleitervorrichtung, die im Vergleich zu herkömmlichen Passivierungsschichten zum Beispiel eine verbesserte thermische Robustheit sowie eine höhere mechanische Stabilität ergeben kann.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: einen Halbleiterkörper, der eine Vorderseitenoberfläche aufweist; und eine erste Passivierungsschicht, die oberhalb der Vorderseitenoberfläche angeordnet ist, wobei die erste Passivierungsschicht eine polykristalline Diamantschicht ist. Zum Beispiel kann die erste Passivierungsschicht in einer horizontalen Ebene strukturiert sein, d. h. bei Betrachtung von oberhalb.
  • Gemäß einer anderen Ausführungsform ist ein Verfahren zum Produzieren einer Leistungshalbleitervorrichtung präsentiert. Das Verfahren umfasst Folgendes: Bereitstellen eines Halbleiterkörpers, der eine Vorderseitenoberfläche aufweist; und Bilden einer ersten Passivierungsschicht oberhalb der Vorderseitenoberfläche, wobei die erste Passivierungsschicht eine polykristalline Diamantschicht ist.
  • Zusätzliche Merkmale und Vorteile werden für den Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu. Stattdessen wird Wert auf die Veranschaulichung von Prinzipien der Erfindung gelegt. Zudem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1A-Cveranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 2A-Cveranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 3A-C veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 4A-Dveranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 5 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft; und
    • 6 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen als Veranschaulichung gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „vor“, „hinter“, „rück“, „führend“, „folgend“, „oberhalb“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, wobei ein oder mehrere Beispiele für diese in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht beschränken. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, auf andere Ausführungsformen angewandt oder mit diesen kombiniert werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Klarheit halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Sowohl die unten erwähnte und/oder in den Figuren gezeigte erste laterale (oder horizontale) Richtung X als auch die unten erwähnte zweite laterale (oder horizontale) Richtung Y können zum Beispiel horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Ausdruck „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalenrichtung der Oberfläche des Halbleiterwafers/-chips/-Die. Die unten erwähnte und/oder in den Figuren gezeigte vertikale Richtung Z kann zum Beispiel eine Richtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht steht.
  • In dieser Beschreibung wird n-dotiert allgemein als ein „erster Leitfähigkeitstyp“ bezeichnet, wohingegen p-dotiert als ein „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können umgekehrte Dotierungsbeziehungen eingesetzt werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Kontext der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen eines oder mehrerer Bauelemente oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Anteil oder einem Teil einer Halbleitervorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Zusätzlich wird in dem Kontext der vorliegenden Patentschrift der Ausdruck „elektrische Isolation“ im Kontext seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass sich zwei oder mehrere Komponenten getrennt voneinander befinden und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die elektrisch voneinander isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezielle in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne darauf zu beschränkt zu sein, eine Leistungshalbleitervorrichtung, die eine Einzelzellen-, eine Streifenzellen- oder eine zellulare (auch als „Nadel-“ oder „Säulenzelle“ bezeichnet) Zellenkonfiguration aufweist, z. B. eine Leistungshalbleitervorrichtung, die innerhalb eines Leistungswandlers oder einer Leistungsversorgung verwendet werden kann. Dementsprechend kann eine solche Vorrichtung bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der jeweils einer Last zugeführt werden soll und/oder der von einer Stromversorgung bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleiterzellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle aus zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte IGBT- oder MOSFET-Zelle und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Leistungszellen können ein Zellenfeld darstellen, das mit einem aktiven Bereich der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Patentschrift verwendet, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für einen starken Strom, typischerweise im Ampere-Bereich z. B. von bis zu mehreren zehn oder hundert Ampere, und/oder für hohe Spannungen, typischerweise oberhalb von 15 V, typischer 100 V und darüber, z. B. bis zu wenigstens 400 V oder sogar darüber, z. B. in dem Bereich von 1,2 kV bis 2 kV oder bis zu wenigstens 3 kV oder sogar bis zu 6 kV oder darüber, gedacht.
  • Zum Beispiel kann die unten beschriebene Leistungshalbleitervorrichtung ein einziger Leistungshalbleiterchip sein, der eine Einzelzellenkonfiguration Streifenzellenkonfiguration oder eine zellulare Zellenkonfiguration aufweist und dazu konfiguriert sein kann, als eine Leistungskomponente in einer Anwendung mit niedriger, mittlerer und/oder hoher Spannung eingesetzt zu werden.
  • Zum Beispiel bezieht sich der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Patentschrift verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • 1A zeigt einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft. Die Leistungshalbleitervorrichtung 1 umfasst einen Halbleiterkörper 10 mit einer Vorderseitenoberfläche 10-1. Zum Beispiel kann der Halbleiterkörper 10 ein siliciumbasiertes Substrat, ein siliciumcarbidbasiertes Substrat, ein galliumnitridbasiertes Substrat oder z. B. ein anderes Halbleitersubstrat mit breiter Bandlücke umfassen oder daraus bestehen.
  • Ferner ist ein aktiver Bereich 16, der auch als ein aktiver Zellenbereich 16 bezeichnet werden kann, unterhalb der Vorderseite 10-1 angeordnet. Der aktive Zellenbereich 16 kann eine oder mehrere Leistungszellen 160 umfassen, die zum Leiten und/oder Steuern eines Laststroms, z. B. zwischen einer ersten Lastanschlussstruktur, die auf der Vorderseite des Halbleiterkörpers 10 angeordnet ist, und einer zweiten Lastanschlussstruktur, die auf einer Rückseite des Halbleiterkörpers 10 angeordnet ist, konfiguriert sein kann. Entsprechend kann die Leistungshalbleitervorrichtung 1 gemäß manchen Ausführungsformen als eine vertikale Leistungshalbleitervorrichtung 1 konfiguriert sein.
  • Zum Beispiel ist oder umfasst die Leistungshalbleitervorrichtung 1 wenigstens eines von Folgendem: eine Leistungsdiode, ein IGBT, ein rückwärts leitender IGBT (RC-IGBT), ein MOSFET, ein Transistor mit hoher Elektronenmobilität (HEMT), wie etwa ein galliumbasierter HEMT, und einen Thyristor.
  • Falls die Leistungshalbleitervorrichtung 1 eine Leistungsdiode ist oder umfasst, kann der aktive Bereich 16 zum Beispiel eine große Leistungszelle 160 umfassen, wie beispielhaft in 1A veranschaulicht ist. Zum Beispiel kann die Leistungszelle 160 ein p-dotiertes Halbleitergebiet beinhalten, das als ein Anodengebiet konfiguriert ist und das sich in Kontakt mit einer Vorderseitenmetallisierung befindet, die einen Teil einer (in 1A nicht veranschaulichten) Lastanschlussstruktur befindet. Zum Beispiel kann das Anodengebiet einen pn-Übergang mit einem n-dotierten Driftgebiet des Halbleiterkörpers 10 bilden.
  • Alternativ dazu kann das aktive Gebiet 16 in dem Fall einer Transistorkonfiguration, z. B. in der Form eines IGBT oder eines MOSFET, mehrere Transistorzellen umfassen, die zum Beispiel in jedem Fall ein Source-Gebiet, ein Körpergebiet und eine Gate-Elektrode (wie etwa eine Graben-Gate-Elektrode), die zum selektiven Schalten der Leistungshalbleitervorrichtung 1 in einen vorwärts leitenden Zustand oder einen vorwärts sperrenden Zustand konfiguriert ist, umfassen.
  • Die Gestaltung des aktiven Zellenbereichs 16 solcher Vorrichtungen ist einem Fachmann an sich bekannt und wird daher hier nicht ausführlicher besprochen. Beispielhafte und schematische Veranschaulichungen aktiver Bereiche 16, die zum Beispiel ein Anodengebiet 162 einer Diode oder mehrerer Transistorzellen 161 eines IGBT umfassen, sind in 4A-D gezeigt und werden weiter unten erklärt.
  • Außer dem aktiven Bereich 16 umfasst die Leistungshalbleitervorrichtung 1 ein Randabschlussgebiet 17, das sich zwischen dem aktiven Bereich 16 und einem lateralen Chiprand 10-3 erstreckt. Zum Beispiel kann das Randabschlussgebiet 17 den aktiven Bereich 16 lateral umgeben, wie in der Querschnittsansicht in 1A schematisch angegeben ist.
  • Wie hier verwendet, sind die Begriffe „Randabschlussgebiet“ und „aktiver Bereich“ beide mit der jeweiligen technischen Bedeutung assoziiert, die ein Fachmann typischerweise im Kontext von Leistungshalbleitervorrichtungen damit assoziiert. Das heißt, der aktive Bereich 16 ist primär zu Laststromleitungs- und im Fall einer Transistorkonfiguration zu Schaltzwecken konfiguriert, wohingegen das Randabschlussgebiet 17 primär Funktionen bezüglich zuverlässiger Sperrfähigkeiten, einer angemessenen Führung des elektrischen Feldes und manchmal auch Ladungsträgerableitungsfunktionen und/oder anderer Funktionen bezüglich Schutz und angemessenem Abschluss des aktiven Bereichs 16 erfüllt.
  • Das Randabschlussgebiet 17 kann eine Randabschlussstruktur 13 umfassen, die auf der Vorderseite des Halbleiterkörpers 10 angeordnet sein kann. Eine solche Randabschlussstruktur 13 kann als eine Übergangsabschlussstruktur oder kurz als ein Übergangsabschluss bezeichnet werden. Zum Beispiel kann die Abschlussstruktur 13 eine oder mehrere Komponenten, die innerhalb des Halbleiterkörpers 10 angeordnet sind, und/oder eine oder mehrere Komponenten, die oberhalb der Vorderseitenoberfläche 10-1 des Halbleiterkörpers 10 angeordnet sind, umfassen.
  • Übliche Beispiele für Randabschlussstrukturen 13 sind Feldringe (die auch als Schutzringe bezeichnet werden), Feldplatten, eine Kombination aus Feldringen und Feldplatten und eine Übergangsabschlusserweiterung(JTE: Junction Termination Extension)-Randabschlussstruktur, wie etwa eine Variation-der-lateralen-Dotierung(VLD: Variation of lateral Doping)-Randabschlussstruktur. Ein Fachmann ist mit diesen Arten von Randabschlussstrukturen an sich gut vertraut. Daher werden sie zu diesem Zeitpunkt nicht ausführlich erklärt. 4A-D zeigen manche beispielhaften und schematischen Veranschaulichungen der oben erwähnten Randabschlussstrukturen 13. Diese wird weiter unten etwas ausführlicher erklärt.
  • Die Leistungshalbleitervorrichtung 1 umfasst ferner eine erste Passivierungsschicht 15-1, die oberhalb der Vorderseitenoberfläche 10-1 angeordnet ist. Zum Beispiel kann sich die erste Passivierungsschicht 15-1 bei einer Ausführungsform gemäß 1A wenigstens teilweise in einem Teil des Randabschlussgebiets 17 erstrecken. Zum Beispiel kann die erste Passivierungsschicht 15-1 wenigstens teilweise oberhalb der Randabschlussstruktur 13 der Leistungshalbleitervorrichtung 1 angeordnet sein, wie in 1A schematisch gezeigt ist. Eine solche erste Passivierungsschicht 15-1, die sich oberhalb einer Randabschlussstruktur 13 erstreckt, kann auch als eine Übergangsabschlusspassivierungsschicht bezeichnet werden. Optional kann sich die Passivierungsschicht 15-1 in das aktive Gebiet 16 hinein erstrecken.
  • Die Passivierungsschicht 15-1 ist eine polykristalline Diamantschicht. Entsprechend weist die erste Passivierungsschicht 15-1 im Gegensatz zu amorphen Passivierungsschichten, die üblicherweise als DLC-Passivierungsschichten (DLC: Diamond-Like Carbon - diamantartiger Kohlenstoff) bezeichnet werden, eine polykristalline Struktur auf. Zum Beispiel kann die erste Passivierungsschicht 15-1 infolgedessen z. B. im Vergleich zu einer DLC-Passivierungsschicht bessere elektrische Isolationseigenschaften (auch bei hohen Temperaturen) sowie eine erhöhte Wärmeleitfähigkeit aufweisen.
  • Mit Bezug auf die polykristalline Struktur der ersten Passivierungsschicht 15-1 umfasst bei einer Ausführungsform die polykristalline Diamantschicht 15-1 Kristalle mit einem Durchmesser von wenigstens 10 nm, wie etwa wenigstens 20 nm, zum Beispiel wenigstens 50 nm. Zum Beispiel kann die polykristalleine Diamantschicht 15-1 ein sogenanntes Nanokristalldiamant(NCD)-Material umfassen oder daraus bestehen, das Kristalle mit einem Durchmesser von weniger als 100 nm aufweist. Zusätzlich oder alternativ dazu kann die polykristalleine Diamantschicht 15-1 ein sogenanntes Mikrokristalldiamant(MCD)-Material umfassen oder daraus bestehen, das Kristalle mit einem Durchmesser von bis zu als 5 µm aufweist.
  • Bei einer Ausführungsform weist die polykristalline Diamantschicht 15-1 eine Wärmeleitfähigkeit von wenigstens 1200 W/(K m), wie etwa wenigstens 1500 W/(K m), wie etwa wenigstens 1800 W/(K m), z. B. wenigstens 2000 W/(K m), auf. Zum Beispiel kann die erste Passivierungsschicht 15-1 dementsprechend gute Wärmeverteilungscharakteristiken aufweisen, die zum Beispiel dazu beitragen können, Selbsterwärmungseffekte zu minimieren, die in dem Randabschlussgebiet 17 z. B. während des Ausschaltens in dem Fall einer Transistorkonfiguration, wie etwa einer IGBT-Konfiguration, der Leistungshalbleitervorrichtung 1 auftreten.
  • Ferner kann die polykristalline Diamantschicht 15-1 bei einer Ausführungsform als ein Wärmeverteiler und/oder thermischer Kontakt verwendet werden, z. B. in Verbindung mit thermoelektrischer Kühlung, wie etwa mittels einer Peltier-Vorrichtung.
  • Immer noch unter Bezugnahme auf thermische Eigenschaften der ersten Passivierungsschicht 15-1 kann bei einer Ausführungsform vorgesehen werden, dass die polykristalline Diamantschicht 15-1 eine spezifische Wärmekapazität von wenigstens 400 J/(kg K), wie etwa z. B. 427 J/(kg K) aufweist.
  • Mit Bezug auf elektrische Eigenschaften der ersten Passivierungsschicht 15-1 weist die polykristalline Diamantschicht 15-1 gemäß einer Ausführungsform einen spezifischen elektrischen Widerstand von wenigstens 1013 Ohm cm auf. Daher kann die erste Passivierungsschicht 15-1 gute elektrische Isolationseigenschaften aufweisen.
  • Ferner weist die polykristalline Diamantschicht 15-1 bei einer Ausführungsform eine Durchschlagfestigkeit von wenigstens 1500 kV/mm, wie etwa wenigstens 1800 kV/mm, zum Beispiel wenigstens 2000 kV/mm auf. Infolgedessen kann die erste Passivierungsschicht 15-1 zum Beispiel zu einer relativ hohen Durchschlagspannung der Leistungshalbleitervorrichtung 1 beitragen.
  • Des Weiteren kann die polykristalline Diamantschicht 15-1 das Eindiffundieren von nachteiligen Atomen, wie etwa Natrium, Kalium, OH-, Li usw. aufgrund der niedrigen Diffusionskonstanten solcher Materialien in Diamant verhindern oder wenigstens reduzieren. Falls solche Atome sich der Halbleiteroberfläche 10-1 annähern oder für den Fall, dass sie in den Halbleiterkörper 10 diffundieren, können die elektrischen Charakteristiken solcher Leistungshalbleitervorrichtungen 1 verschlechtert werden.
  • In Bezug auf mechanische Eigenschaften der ersten Passivierungsschicht 15-1 weist die polykristalline Diamantschicht 15-1 gemäß einer oder mehreren Ausführungsformen eine Härte von wenigstens 5, wie etwa wenigstens 7, wie etwa zum Beispiel 10, auf der Mohs-Skala auf. Infolgedessen kann die erste Passivierungsschicht 15-1 eine sehr hohe mechanische Stabilität aufweisen, die zum Beispiel ein Verkratzen empfindlicher darunterliegender Strukturen während der Frondend- und/oder Backendherstellung verhindern kann.
  • In Bezug auf räumliche Abmessungen der ersten Passivierungsschicht 15-1 liegt eine Dicke t1 (z. B. entlang der vertikalen Richtung Z gemessen) der ersten Passivierungsschicht 15-1 bei einer Ausführungsform in dem Bereich von 30 nm bis 2000 nm, wie etwa in dem Bereich von 50 nm bis 800 nm, zum Beispiel in dem Bereich von 100 nm bis 400 nm. Bei einer Ausführungsform kann die Dicke t1 in einem Bereich von 20 µm oder sogar bis zu 50 µm liegen.
  • Bei einer Ausführungsform kann die polykristalline Diamantschicht 15-1 im Wesentlichen das gesamte Randabschlussgebiet 17 oder wenigstens die Randabschlussstruktur 13 bedecken. Alternativ dazu kann die polykristalline Schicht 15-1 in dem Randabschlussgebiet 17 eine strukturierte Struktur in der horizontalen Ebene XY, d. h. bei Betrachtung von oberhalb, aufweisen.
  • 1B veranschaulicht eine andere Ausführungsform schematisch und beispielhaft, die sich von derjenigen oben unter Bezugnahme auf 1A beschriebenen darin unterscheidet, dass, während die erste Passivierungsschicht 15-1 immer noch oberhalb der Vorderseitenoberfläche 10-1 angeordnet ist, eine zweite Passivierungsschicht 15-2 zusätzlich zwischen der ersten Passivierungsschicht 15-1 und der Vorderseitenoberfläche 10-1 angeordnet ist.
  • Bei einer Ausführungsform umfasst die zweite Passivierungsschicht 15-2 wenigstens eines der folgenden Materialien: Oxid, amorpher Kohlenstoff, amorphes Silicium, amorphes Siliciumcarbid und Nitrid.
  • Anders und allgemeiner gesagt kann die polykristalline diamantbasierte Passivierungsschicht 15-1 in Kombination mit einer oder mehreren anderen Passivierungsschichten, wie etwa einer oxidbasierten Schicht, einer amorphen Kohlenstoffschicht, einer amorphen Siliciumschicht, einer amorphen Siliciumcarbidschicht oder einer nitridbasierten Schicht, verwendet werden. Zum Beispiel kann die polykristalline Diamantschicht 15-1, wie in schematisch in 1B veranschaulicht, die obere Schicht eines solchen Passivierungsstapels bilden.
  • Bei einer anderen Variante, die schematisch und beispielhaft in 1C veranschaulicht ist, ist eine dritte Passivierungsschicht 15-3, wie etwa z. B. eine Polyimidschicht, eine Oxidschicht und/oder eine Nitridschicht, oberhalb der polykristallinen Diamantpassivierungsschicht 15-1 angeordnet. Zum Beispiel kann die dritte Passivierungsschicht 15-3 zum weiteren Verbessern einer Durchbruchsspannung der Leistungshalbleitervorrichtung 1 eingerichtet und konfiguriert sein. Es versteht sich, dass bei einer anderen Ausführungsform die Leistungshalbleitervorrichtung 1 die erste Passivierungsschicht 15-1 und eine dritte Passivierungsschicht 15-3, die oberhalb der ersten Passivierungsschicht 15-1 angeordnet ist, umfassen kann, wobei im Gegensatz zu dem Beispiel aus 1C eine zweite Passivierungsschicht 15-2 nicht notwendigerweise unterhalb der ersten Passivierungsschicht 15-1 vorhanden sein muss.
  • Optional kann das Haften der ersten Passivierungsschicht 15-1 an der darunterliegenden und/oder darüberliegenden Schicht 15-2, 15-3 mittels einer oder mehrerer zusätzlicher (nicht veranschaulichter) Haftschichten und/oder Haftbehandlungen, wie etwa Silane, plasmaaktivierte Oberflächen, raue Oberflächen, oder durch Einsetzen anderer Verfahren zum Steuern der freien Oberflächenenergie verbessert werden, die einem Fachmann grundsätzlich bekannt sind.
  • Die Querschnittsansichten in 2A, 2B und 2C zeigen Variantenausführungsformen, die sich von den oben unter Bezugnahme auf 1A, 1B bzw. 1C beschriebenen darin unterscheiden, dass die erste Passivierungsschicht 15-1 teilweise in dem aktiven Bereich 16 der Leistungshalbleitervorrichtung 1 angeordnet ist. Zum Beispiel kann die polykristalline Diamantschicht 15-1 dementsprechend als eine lokale Wärmeverteilungsschicht in dem aktiven Zellenbereich 16 und/oder in dem Bereich 17 des Übergangsabschluss verwendet werden. Zum Beispiel kann eine Überlappung der polykristalline Diamantschicht 15-1 zwischen dem aktiven Bereich 16 (z. B. einer Vorderseitenmetallisierung 11, die in dem aktiven Bereich 16 angeordnet ist; in 2A-2C nicht veranschaulicht, siehe z. B. 3A) und dem Randabschlussgebiet 17 bereitgestellt sein, so dass eine effektive Dissipation von in dem Randabschlussgebiet 17 produzierter Wärme ermöglicht wird. Zum Beispiel kann die erste Passivierungsschicht 15-1 in Kontakt mit einer Vorderseitenmetallisierung der Leistungshalbleitervorrichtung 1 bereitgestellt werden.
  • Ferner kann eine Vorderseitenmetallisierung bei einer Ausführungsform in mehrere Kontaktpads aufgeteilt sind, wobei sich die polykristalline Diamantschicht 15-1 wenigstens teilweise (lateral) zwischen den Kontaktpads erstrecken kann (nicht veranschaulicht). Dies kann auch für weitere Kontaktpads zutreffen, wie etwa Kontaktpads, die für eine Temperaturerfassungsfunktionalität, eine Stromerfassungsfunktionalität oder dergleichen bereitgestellt sein können. Zum Beispiel können die Kontaktpads ein rechteckiges Layout, wie etwa ein quadratisches Layout, aufweisen. Zusätzlich oder alternativ kann ein Wabenlayout oder ein Layout basierend auf einer anderen Form eingesetzt werden.
  • Ferner können die Teile der polykristallinen Diamantschicht 15-1, die sich in den aktiven Beriech 16 erstrecken, zum Bereitstellen eines Überschlagschutzes für die Leistungshalbleitervorrichtung 1, z. B. infolge ihrer relativ hohen Durchschlagfestigkeit, konfiguriert sein.
  • Zum Beispiel können bei einer Ausführungsform die erste Passivierungsschicht 15-1 und/oder potentielle weitere Passivierungsschichten 15-2, 15-3 nur teilweise mit dem aktiven Bereich 16 überlappen, wie schematisch in jeder der 2A-C gezeigt ist. Das heißt, dass die Passivierungsschicht en 15-1, 15-2, 15-3 in der horizontalen Ebene XY, d. h. bei Betrachtung von oberhalb, strukturiert sein können.
  • Bei weiteren Variantenausführungsformen, die schematisch und beispielhaft in 3A-C veranschaulicht sind, können sich eine oder mehrere der Passivierungsschicht 15-1, 15-2, 15-3 in den aktiven Bereich 16 (z. B. oberhalb einer Vorderseitenmetallisierung 11, wie etwa in Kontakt mit der Vorderseitenmetallisierung 11, wie veranschaulicht) erstrecken, wobei Öffnungen bereitgestellt sind, um zu ermöglichen, dass ein oder mehrere Bonddrähte 2 durch den Passivierungsstapel hindurchgehen. Zum Beispiel können solche Öffnungen oberhalb der Kontaktpads, wie etwa der Gate-Pads, der Leistungshalbleitervorrichtung 1 angeordnet sein. Bei einer Ausführungsform gemäß jeder der 3A-C können die eine oder die mehreren Passivierungsschichten 15-1, 15-2, 15-3 den gesamten aktiven Beriech 16 mit Ausnahme solcher Öffnungen bedecken, die für Bonddrähte 2 oder andere elektrische Kontakte, wie etwa Klammern oder dergleichen, bereitgestellt sind. Es ist anzumerken, dass sich die Passivierungsschicht(en) 15-1, 15-2, 15-3 nicht notwendigerweise in direktem lateralem Kontakt mit den Bonddrähten 2 befinden müssen, wie beispielhaft und schematisch in 3A-C veranschaulicht ist. Stattdessen können bei manchen (nicht veranschaulichten) Ausführungsformen Padöffnungen, die in der (den) Passivierungsschicht(en) 15-1, 15-2, 15-3 bereitgestellt sind, größer als ein Durchmesser der Bonddrähte 2 sein, so dass Enden der Bonddrähte 2 in den Öffnungen nach dem Erzeugen der Passivierungsschicht(en) 15-1, 15-2, 15-3 einfach platziert werden können. Jedoch wäre es prinzipiell möglich, die Bonddrähte 2 zuerst zu verbinden und nur dann die eine oder mehreren Passivierungsschicht(en) 15-1, 15-2, 15-3 zu erzeugen. In diesem kann rein direkter lateraler Kontakt zwischen den Bonddrähten 2 und der (den) Passivierungsschicht(en) 15-1, 15-2, 15-3, wie in 3A-C veranschaulicht, resultieren.
  • Nachfolgend werden einige beispielhafte Konfigurationen einer Leistungshalbleitervorrichtung 1, einschließlich beispielhafter Konfigurationen einer oder mehrerer Leistungszellen 160, 161, 162 in dem aktiven Bereich 16 sowie beispielhafter Konfigurationen von Randabschlussstrukturen 13, 131, 132 in dem Randabschlussgebiet 17, unter Bezugnahme auf 4A-D beschrieben. Jede der 4A-D zeigt einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung 1, wobei der dargestellte Abschnitt sich in jedem Fall nahe einem lateralen Rand 10-3 befindet und einen Teil des aktiven Bereichs 16 sowie ein Randabschlussgebiet 17 einschließlich einer Randabschlussstruktur 13 beinhaltet, der zwischen dem aktiven Bereich 16 und dem lateralen Chiprand 10-3 angeordnet ist.
  • Bei einer Ausführungsform, die schematisch in 4A veranschaulicht ist, ist die Leistungshalbleitervorrichtung 1 als eine Diode konfiguriert. Entsprechend umfasst der Halbleiterkörper 10 in dem aktiven Bereich 16 ein dotiertes Rückseitengebiet 107-3 eines ersten Leitfähigkeitstyps (z. B. n-Typs, wobei in diesem Fall das dotierte Rückseitengebiet 107-3 ein Kathodengebiet bildet) und ein dotiertes Vorderseitengebiet 162 eines zweiten Leitfähigkeitstyps, der komplementär zu dem ersten Leitfähigkeitstyp ist (z. B. p-Typ, wobei in diesem Fall das dotierte Vorderseitengebiet ein Anodengebiet bildet). Das dotierte Vorderseitengebiet 162 erstreckt sich innerhalb des aktiven Bereichs 16 entlang der Vorderseitenoberfläche 10-1 des Halbleiterkörpers 10 und befindet sich in Kontakt mit einer Vorderseitenmetallisierung 11, die einen Teil einer ersten Lastanschlussstruktur bildet. Gleichermaßen erstreckt sich das dotierte Rückseitengebiet 107-3 innerhalb des aktiven Bereichs 16 entlang einer Rückseitenoberfläche 10-2 des Halbleiterkörpers 10 und befindet sich in Kontakt mit einer Rückseitenmetallisierung 12, die einen Teil einer zweiten Lastanschlussstruktur bildet.
  • Zwischen dem dotierten Vorderseitengebiet 162 und dem dotierten Rückseitengebiet 107-3 ist ein Driftgebiet 100 bereitgestellt. Zum Beispiel kann das Driftgebiet 100 Dotierungsstoffe des ersten Leitfähigkeitstyps mit einer relativ niedrigen Dotierungsstoffkonzentration, wie etwa einer intrinsischen Dotierungsstoffkonzentration des Halbleitersubstrats, aufweisen. Zum Beispiel kann das Driftgebiet 100 ein n--dotiertes Gebiet umfassen. Auf der Rückseite kann das Driftgebiet 100 ein Feldstoppgebiet 100-1 (das manchmal als Puffergebiet bezeichnet wird) mit Dotierungsstoffen des ersten Leitfähigkeitstyp mit einer höheren Dotierungsstoffkonzentration als in den verbleibenden Teilen des Driftgebiets 100. Entsprechend kann das Feldstoppgebiet zum Beispiel ein n-dotiertes Gebiet sein, während die verbleibenden Teile des Driftgebiets n--dotiert sind. In diesem Fall kann das dotierte Rückseitengebiet 107-3 z. B. ein n+-dotiertes Kathodengebiet sein.
  • Nun unter Zuwendung zu dem Randabschlussgebiet 17 ist die Randabschlussstruktur 13 bei dem Ausführungsbeispiel aus 4A mit der sogenannten Übergangabschlusserweiterung (JTE: Junction Termination Extension) versehen. Das heißt, dass sich ein JTE-Gebiet 131 mit Dotierungsstoffen des zweiten Leitfähigkeitstyps (z. B. mit einer niedrigeren Dotierungsstoffkonzentration als das dotierte Vorderseitengebiet 162) entlang der Vorderseitenoberfläche 10-1 in dem Randabschlussgebiet 17 erstreckt. Zum Beispiel kann das JTE-Gebiet 131 ein VLD-Profil (VLD: Variation of the Lateral Doping - Variation der lateralen Dotierung) mit einer abnehmenden Dotierungsstoffkonzentration in der Richtung des lateralen Chiprandes 10-3 aufweisen. Das JTE-Gebiet 131 kann ein dotiertes kristallines Halbleitergebiet des Halbleiterkörpers 10 sein.
  • Wie schematisch und beispielhaft in 4A veranschaulicht, kann die erste Passivierungsschicht 15-1 in dem Randabschlussgebiet 17 direkt auf der Vorderseitenoberfläche 10-1 angeordnet sein. Entsprechend kann in diesem Fall wenigstens ein Teil der polykristallinen Diamantschicht 15-1 in Kontakt mit einem dotierten kristallinen Halbleitergebiet der Randabschlussstruktur 13, nämlich dem JTE-Gebiet 131, angeordnet sein. Bei anderen Ausführungsformen können weitere Schichten, wie etwa eine oder mehrere Oxidschichten und/oder eine oder mehrere zweite Passivierungsschichten 15-2, wie oben beschrieben, zwischen wenigstens einem Teil der ersten Passivierungsschicht 15-1 und dem JTE-Gebiet 131 angeordnet sein.
  • Nun unter Bezugnahme auf 4B kann die Leistungshalbleitervorrichtung 1 bei einem anderen Ausführungsbeispiel eine IGBT-Konfiguration aufweisen. In diesem Fall kann der aktive Bereich 16 mehrere Transistorzelle 161 umfassen, die jeweils Folgendes umfassen: ein oder mehrere Source-Gebiete des ersten Leitfähigkeitstyps, wobei die Source-Gebiete z. B. mittels einer Vorderseitenmetallisierung 11 mit einer ersten Lastanschlussstruktur gekoppelt sind; ein Körpergebiet des zweiten Leitfähigkeitstyps, wobei das Körpergebiet die Source-Gebiete von einem Driftgebiet des ersten Leitfähigkeitstyps separiert, wobei ein Übergang von dem Körpergebiet zu dem Driftgebiet einen pn-Übergang bildet; und eine isolierte Gate-Elektrode, die zum selektiven Induzieren eines Leitungskanals in dem Körpergebiet konfiguriert ist, wobei sich der Leitungskanal von einem Source-Gebiet zu dem Driftgebiet erstreckt. Zum Beispiel kann jede Transistorzelle 161 eine Vertikalgraben-Gate-Konfiguration aufweisen, wie schematisch in 4B veranschaulicht ist. Ein Fachmann ist mit der Gestaltung solcher IGBT-Transistorzellen 161 vertraut, die daher hier nicht ausführlicher erklärt wird. Wie einem Fachmann ebenfalls wohl bekannt ist, kann das Driftgebiet 100 auch in dem Fall eines IGBT ein Feldstoppgebiet 100-1 beinhalten, wie oben unter Bezugnahme auf 4A erklärt ist.
  • Ferner kann der Halbleiterkörper 10 in dem aktiven Bereich 16 ein Rückseitenemittergebiet 107-1 aufweisen, das Dotierungsstoffe des zweiten Leitfähigkeitstyps aufweist und sich entlang einer Rückseitenoberfläche 10-2 des Halbleiterkörpers 10 in Kontakt mit einer Rückseitenmetallisierung 12 erstreckt, die einen Teil einer zweiten Lastanschlussstruktur bildet. In dem Randabschlussgebiet 17 kann ein schwacher dotiertes Gebiet 107-2 des zweiten Leitfähigkeitstyps anstelle des Rückseitenemittergebiets 107-1 bereitgestellt sein, so dass eine Emittereffizienz auf der Rückseite in einer Richtung reduziert werden kann, die von dem aktiven Bereich 16 zu dem lateralen Chiprand 10-3 zeigt. Ein solches Konzept wird manchmal als ein HDR(hohe dynamische Robustheit)-Konzept bezeichnet. Das in 4B gezeigte Ausführungsbeispiel stellt ein solches schwach dotiertes HDR-Gebiet 107-2 bereit. Bei andren Ausführungsformen kann die HDR-Funktionalität fehlen und kann sich das Rückseitenemittergebiet 107-1 stattdessen zum Beispiel kontinuierlich entlang der gesamten Rückseitenoberfläche 10-2 erstrecken.
  • In Bezug auf die Gestaltung des Randabschlussgebiets 17 kann auch in dem Ausführungsbeispiel aus 4B ein JTE-Gebiet 131 bereitgestellt sein, das zum Beispiel ein VLD-Profil aufweisen kann, wie oben unter Bezugnahme auf 4A erklärt ist. Zum Beispiel kann das JTE-Gebiet Dotierungsstoffe des zweiten Leitfähigkeitstyps mit einer niedrigeren Dotierungsstoffkonzentration im Vergleich zu dem (den) Körpergebiet(en) der IGBT-Zellen 161 aufweisen.
  • Ferner, wie auch oben erklärt wurde, kann bei einer Ausführungsform wenigstens ein Teil der ersten Passivierungsschicht 15-1 in direktem Kontakt mit wenigstens einem Teil des JTE-Gebiets 131 angeordnet sein.
  • Nun unter Bezugnahme auf 4C kann die Randabschlussstruktur 13 bei einer Ausführungsform einen oder mehrere Feldringe 132 anstelle (oder zusätzlich zu) eines JTE-Gebiets 131 umfassen. Jeder Feldring 132 kann als ein dotiertes Halbleitergebiet des zweiten Leitfähigkeitstyps konfiguriert sein, das in dem Halbleiterkörper 10 in Kontakt mit der Vorderseitenoberfläche 10-1 enthalten ist, und kann den aktiven Bereich 16 lateral umgeben. Zum Beispiel können die Feldringe 132 elektrisch potentialfrei sein.
  • Ferner kann bei einer Variantenausführungsform, die schematisch in 4D veranschaulicht ist, eine Kombination von Feldringen 132 mit Feldplatten 133 als eine Randabschlussstruktur 13 bereitgestellt sein. Zum Beispiel können die Feldplatten 133 zum Bereitstellen einer effektiven Abschirmung externer Ladungen konfiguriert sein. Die Feldplatten 133 können z. B. ein Metall, wie etwa Aluminium, umfassen. Alternativ dazu können die Feldplatten 133 beispielsweise aus Polysilicium gebildet sein. Zum Beispiel kann in einer Randabschlussstruktur 13, die Feldringe 132 mit Feldplatten 133 kombiniert, ein elektrischer Kontakt zwischen jeder Feldplatte 133 und einem entsprechenden Feldring 132 mittels z. B. eines metallischen Kontaktstopfens bereitgestellt werden.
  • Auch bei dieser in 4C-D gezeigten Ausführungsform kann sich die polykristalline Diamantschicht 15-1, die die erste Passivierungsschicht bildet, in direktem Kontakt mit einem dotierten kristallinen Halbleitergebiet, nämlich dem einen oder den mehreren Feldringen 132, auf der Vorderseitenoberfläche 10-1 befinden. Jedoch können bei anderen Variantenausführungsformen weitere Schichten (wie etwa ein Oxid oder eine zweite Passivierungsschicht 15-2) zwischen wenigstens einem Teil der ersten Passivierungsschicht 15-1 und der Vorderseitenmetallisierung 10-1 angeordnet sein.
  • Es ist auch anzumerken, dass bei einer anderen Ausführungsform, die in den Figuren nicht veranschaulicht ist, Feldplatten 133 ohne Feldringe 132 bereitgestellt sein können, d. h., eine Randabschlussstruktur 13 kann vollständig auf einer oder mehreren Feldplatten 133 basieren.
  • Ein Fachmann ist allgemein mit einer Vielzahl von Randabschlusskonzepten, wie etwa JTE (z. B. mit VLD-Profil), Feldplatten, Feldringen und einer Kombination aus Feldplatten und Feldringen, vertraut.
  • Ferner ist anzumerken, dass die Randabschlussstrukturen 13, die oben unter Bezugnahme auf eine Diode 1 in 4C-D erklärt wurden, ebenso in Leistungshalbleitervorrichtungen 1 mit einer anderen Konfiguration in dem aktiven Bereich 16, z. B. einer wie oben unter Bezugnahme auf 4B erklärten Transistorkonfiguration, bereitgestellt werden können.
  • Nun unter Bezugnahme auf 5 kann bei einer Ausführungsform ein Teil der ersten Passivierungsschicht 15-1 wenigstens einen Teil eines lateralen Chiprandes 10-3 des Halbleiterkörpers 10 bedecken. Zum Beispiel kann eine Struktur, wie diejenige, die in 5 beispielhaft und schematisch veranschaulicht ist, durch Produzieren von Gräben nicht nur in dem aktiven Bereich 16 (z. B. Gate-Gräben eines IGBT oder eines MOSFET), sondern auch in einem Randabschlussgebiet 17 und durch Durchführen einer Chipvereinzelung auf eine solche Weise, dass ein resultierender lateraler Chiprand 10-9 durch einen solchen Graben verläuft, entstehen. Mit anderen Worten kann der Graben beim Waferzerteilen in zwei Hälften gesägt werden, was zu einer wie in 5 veranschaulichten Form eines lateralen Chiprandes 10-3 führt. Dann kann die polykristalline Diamantschicht 15-1 so abgeschieden werden, dass die Unterseite und Seitenwand der Gräben durch die erste Passivierungsschicht 15-1 bedeckt ist.
  • Ferner kann, falls eine zweite Passivierungsschicht 15-2 zwischen der Vorderseitenoberfläche 10-1 und der ersten Passivierungsschicht 15-1 angeordnet ist, die erste Passivierungsschicht 15-1 derart angeordnet sein, dass sie die zweite Passivierungsschicht 15-2 einkapselt (d. h., die erste Passivierungsschicht 15-1 bedeckt die zweite Passivierungsschicht 15-2 von oberhalb und von wenigstens einer lateralen Seite).
  • Ferner kann bei einer Ausführungsform, die schematisch und beispielhaft in 6 veranschaulicht ist, vorgesehen sein, dass sich die erste Passivierungsschicht 15-1 nur innerhalb des aktiven Bereichs 16 der Leistungshalbleitervorrichtung 1 erstreckt. Mit anderen Worten erstreckt sich die erste Passivierungsschicht 15-1 bei dieser Ausführungsform nicht innerhalb des Randabschlussgebiets 17. Zum Beispiel kann die polykristalline Diamantschicht 15-1 in diesem Fall für den Zweck eines Überschlagschutzes und einer besseren Wärmeverteilung in dem aktiven Bereich 16 eingerichtet und konfiguriert sein.
  • Gemäß einem anderen Aspekt ist ein Verfahren zum Produzieren einer Leistungshalbleitervorrichtung 1 präsentiert. Das Verfahren umfasst Folgendes: Bereitstellen eines Halbleiterkörpers 10, der eine Vorderseitenoberfläche 10-1 aufweist; und Bilden einer ersten Passivierungsschicht 15-1 oberhalb der Vorderseitenoberfläche 10-1, wobei die erste Passivierungsschicht 15-1 eine polykristalline Diamantschicht ist.
  • Ausführungsformen des Verfahrens entsprechen den Ausführungsformen der Leistungshalbleitervorrichtung 1, die oben mit Bezug auf die Figuren erklärt wurde. Daher kann das, was oben angegeben wurde, gleichermaßen/analog auf die Leistungshalbleitervorrichtung 1 und das Verfahren zum Bilden einer Leistungshalbleitervorrichtung 1 zum Bilden weiterer Ausführungsformen angewandt werden. Entsprechend kann das vorgeschlagene Verfahren ferner zum Beispiel Bilden der einen oder mehreren Leistungszellen 160, 161, 162 in dem aktiven Bereich 16 und/oder der Randabschlussstrukturen 13, 131, 132, 133, die oben in Verbindung mit den verschiedenen Ausführungsbeispielen der Leistungshalbleitervorrichtung 1 beschrieben sind, umfassen.
  • Bei einer Ausführungsform des Verfahrens zum Produzieren einer Leistungshalbleitervorrichtung 1 kann das Bilden der ersten Passivierungsschicht 15-1 eine Abscheidung der polykristalline Diamantschicht 15-1 umfassen. Zum Beispiel kann die Abscheidung mit einer Abscheidungstemperatur von wenigstens 350 °C, wie etwa wenigstens 400 °C, wie etwa zum Beispiel etwa 530 °C, ausgeführt werden.
  • Zum Beispiel kann eine Bekeimung eines Nichtdiamantsubstrats für dem Abscheidungsschritt ausgeführt werden. Dies kann z. B. eines oder mehreres von Folgendem einschließen: Polieren mit Diamantpulver; Ultraschallbehandlung mit einer Slurry aus Diamantpulver; und Beschichten mit einem diamanthaltigen Material.
  • Der Abscheidungsschritt kann zum Beispiel eine chemische Gasphasenabscheidung (CVD), wie etwa eine mikrowellenplasmaunterstütze chemische Gasphasenabscheidung (MPECVD), eine Heißdraht-CVD oder eine Kombination aus einer CDVD und einem Gepulster-Laser-Abscheidungsprozess.
  • Oben wurden Ausführungsformen erklärt, die Leistungshalbleitervorrichtungen und entsprechende Verarbeitungsverfahren betreffen.
  • Diese Halbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Entsprechend kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B. der Halbleiterkörper 10 und seine Gebieten/Zonen, z. B. Gebiete, ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial gefertigt sein können, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten unter anderem elementare Halbleitermaterialien, wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre Ill-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AIGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AIGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als „Homoübergang-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergang-Halbleitermaterial gebildet. Beispiele für Heteroübergang-Halbleitermaterialien beinhalten unter anderem Aluminiumgalliumnitrid(AIGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), lndiumgalliumnitrid(lnGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AIGaN)-Galliumnitrid(GaN), lndiumgalliumnitrid(lnGaN)-Aluminiumgalliumnitrid(AIGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroübergang-Halbleitermaterialien. Für Leistungshalbleiterschalteranwendungen werden zurzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Die räumlich relativen Begriffe, wie „unter“, „unterhalb“, „niedriger“, „über“, „obere/r“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Position eines Elements relativ zu einem zweiten Element zu beschreiben. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu verschiedenen Orientierungen, die in den Figuren dargestellt sind, verschiedene Orientierungen der entsprechenden Vorrichtung einschließen. Ferner werden auch Ausdrücke wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Durch die Beschreibung hinweg verweisen gleiche Begriffe auf gleiche Merkmale.
  • Wie hier verwendet, sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „zeigend“ und dergleichen offene Begriffe und geben das Vorhandensein angegebener Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus.
  • In Anbetracht der obigen Bandbreite von Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung nicht durch die vorangehende Beschreibung beschränkt wird, noch wird sie durch die beigefügten Zeichnungen beschränkt. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (19)

  1. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der eine Vorderseitenoberfläche (10-1) aufweist; und - eine erste Passivierungsschicht (15-1), die oberhalb der Vorderseitenoberfläche (10-1) angeordnet ist, wobei die erste Passivierungsschicht (15-1) eine polykristalline Diamantschicht ist.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei die polykristalline Diamantschicht (15-1) Kristalle mit einem Durchmesser von wenigstens 10 nm umfasst.
  3. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei eine Dicke (t1) der ersten Passivierungsschicht (15-1) in dem Bereich von 30 nm bis 2.000 nm liegt.
  4. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die polykristalline Diamantschicht (15-1) eine Wärmeleitfähigkeit von wenigstens 1200 W/(K m) aufweist.
  5. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die polykristalline Diamantschicht (15-1) eine spezifische Wärmekapazität von wenigstens 400 J/(kg K) aufweist.
  6. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die polykristalline Diamantschicht (15-1) einen spezifischen elektrischen Widerstand von wenigstens 1013 Ohm cm aufweist.
  7. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die polykristalline Diamantschicht (15-1) eine Durchschlagfestigkeit von wenigstens 1500 kV/mm aufweist.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Passivierungsschicht (15-1) wenigstens teilweise oberhalb der Randabschlussstruktur (13) der Leistungshalbleitervorrichtung (1) angeordnet ist.
  9. Leistungshalbleitervorrichtung (1) nach Anspruch 8, wobei die Randabschlussstruktur (13) ein dotiertes kristallines Halbleitergebiet (131, 132) umfasst, das sich in Kontakt mit wenigstens einem Teil der ersten Passivierungsschicht (15-1) befindet.
  10. Leistungshalbleitervorrichtung (1) nach Anspruch 9, wobei das dotierte kristalline Halbleitergebiet (131, 132) ein Übergangsabschlusserweiterungsgebiet (131) und/oder einen Schutzring (132) aufweist.
  11. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Passivierungsschicht (15-1) wenigstens teilweise in einem aktiven Bereich (16) der Leistungshalbleitervorrichtung (1) angeordnet ist.
  12. Leistungshalbleitervorrichtung (1) nach Anspruch 11, wobei die erste Passivierungsschicht (15-1) in Kontakt mit einer Vorderseitenmetallisierung (11) der Leistungshalbleitervorrichtung (1) angeordnet ist.
  13. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sich die erste Passivierungsschicht (15-1) nur in einem aktiven Bereich (16) der Leistungshalbleitervorrichtung (1) erstreckt.
  14. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei eine zweite Passivierungsschicht (15-2) zwischen der ersten Passivierungsschicht (15-1) und der Vorderseitenoberfläche (10-1) angeordnet ist.
  15. Leistungshalbleitervorrichtung (1) nach Anspruch 14, wobei die zweite Passivierungsschicht (15-2) wenigstens eines der folgenden Materialien umfasst: Oxid, amorpher Kohlenstoff, amorphes Silicium, amorphes Siliciumcarbid, Nitrid.
  16. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei ein Teil der ersten Passivierungsschicht (15-1) wenigstens einen Teil eines lateralen Chiprandes (10-3) des Halbleiterkörpers (10) bedeckt.
  17. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung (1) wenigstens eines von Folgendem ist oder umfasst: eine Diode, ein IGBT, ein rückwärts leitender IGBT, ein MOSFET, ein HEMT, ein Thyristor.
  18. Verfahren zum Produzieren einer Leistungshalbleitervorrichtung (1), das Folgendes umfasst: - Bereitstellen eines Halbleiterkörpers (10), der eine Vorderseitenoberfläche (10-1) aufweist; und - Bilden einer ersten Passivierungsschicht (15-1) oberhalb der Vorderseitenoberfläche (10-1), wobei die erste Passivierungsschicht (15-1) eine polykristalline Diamantschicht ist.
  19. Verfahren nach Anspruch 18, wobei das Bilden der ersten Passivierungsschicht (15-1) eine Abscheidung der polykristallinen Diamantschicht mit einer Abscheidungstemperatur von wenigstens 350 °C umfasst.
DE102019122888.3A 2019-08-27 2019-08-27 Leistungshalbleitervorrichtung und Verfahren Active DE102019122888B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019122888.3A DE102019122888B4 (de) 2019-08-27 2019-08-27 Leistungshalbleitervorrichtung und Verfahren
US17/004,187 US20210066495A1 (en) 2019-08-27 2020-08-27 Power Semiconductor Device and Method
CN202010877414.8A CN112447617A (zh) 2019-08-27 2020-08-27 功率半导体器件和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019122888.3A DE102019122888B4 (de) 2019-08-27 2019-08-27 Leistungshalbleitervorrichtung und Verfahren

Publications (2)

Publication Number Publication Date
DE102019122888A1 true DE102019122888A1 (de) 2021-03-04
DE102019122888B4 DE102019122888B4 (de) 2024-09-26

Family

ID=74564923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019122888.3A Active DE102019122888B4 (de) 2019-08-27 2019-08-27 Leistungshalbleitervorrichtung und Verfahren

Country Status (3)

Country Link
US (1) US20210066495A1 (de)
CN (1) CN112447617A (de)
DE (1) DE102019122888B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972250A (en) * 1987-03-02 1990-11-20 Microwave Technology, Inc. Protective coating useful as passivation layer for semiconductor devices
WO1995031006A1 (en) * 1994-05-05 1995-11-16 Siliconix Incorporated Surface mount and flip chip technology
US20030157746A1 (en) * 2000-09-01 2003-08-21 Herbert Guttler Composite structure for electronic microsystems and method for production of said composite structure
US20120232371A1 (en) * 2001-02-28 2012-09-13 Mech Brian V Implantable Device Using Ultra-Nanocrystalline Diamond
US20150001719A1 (en) * 2013-06-26 2015-01-01 Infineon Technologies Ag Semiconductor Device and Method for Producing the Same
US20160351413A1 (en) * 2015-05-29 2016-12-01 Infineon Technologies Ag Method for processing a semiconductor layer, method for processing a silicon substrate, and method for processing a silicon layer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415188B2 (en) * 2000-11-17 2008-08-19 Matsushita Electric Industrial Co., Ltd. Method and apparatus for recording/reproduction
US6541303B2 (en) * 2001-06-20 2003-04-01 Micron Technology, Inc. Method for conducting heat in a flip-chip assembly
US20050253496A1 (en) * 2003-12-01 2005-11-17 Adam Armitage Electron gun and an electron beam window
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
US8483346B2 (en) * 2007-04-16 2013-07-09 Westinghouse Electric Company Llc Nuclear reactor control rod spider assembly
US7732848B2 (en) * 2007-05-31 2010-06-08 Infineon Technologies Ag Power semiconductor device with improved heat dissipation
DE102007039706A1 (de) 2007-08-22 2009-02-26 Erhard Prof. Dr.-Ing. Kohn Chemischer Sensor auf Diamantschichten
US20100264426A1 (en) * 2009-04-21 2010-10-21 Christopher Blair Diamond capacitor battery
EP2290359A1 (de) 2009-08-18 2011-03-02 Universität Ulm Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8466492B1 (en) * 2012-01-31 2013-06-18 Infineon Technologies Austria Ag Semiconductor device with edge termination structure
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
EP3285290B1 (de) * 2016-08-15 2019-03-06 ABB Schweiz AG Leistungshalbleiterbauelement und verfahren zur herstellung solch eines leistungshalbleiterbauelements
US9780181B1 (en) * 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
CN107393858A (zh) 2017-07-28 2017-11-24 西安交通大学 一种GaN HEMTs功率器件向金刚石热沉转移方法
JP7352073B2 (ja) * 2019-08-23 2023-09-28 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972250A (en) * 1987-03-02 1990-11-20 Microwave Technology, Inc. Protective coating useful as passivation layer for semiconductor devices
WO1995031006A1 (en) * 1994-05-05 1995-11-16 Siliconix Incorporated Surface mount and flip chip technology
US20030157746A1 (en) * 2000-09-01 2003-08-21 Herbert Guttler Composite structure for electronic microsystems and method for production of said composite structure
US20120232371A1 (en) * 2001-02-28 2012-09-13 Mech Brian V Implantable Device Using Ultra-Nanocrystalline Diamond
US20150001719A1 (en) * 2013-06-26 2015-01-01 Infineon Technologies Ag Semiconductor Device and Method for Producing the Same
US20160351413A1 (en) * 2015-05-29 2016-12-01 Infineon Technologies Ag Method for processing a semiconductor layer, method for processing a silicon substrate, and method for processing a silicon layer

Also Published As

Publication number Publication date
US20210066495A1 (en) 2021-03-04
CN112447617A (zh) 2021-03-05
DE102019122888B4 (de) 2024-09-26

Similar Documents

Publication Publication Date Title
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE112013002213T5 (de) Halbleitereinrichtung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112012004541T5 (de) Halbleitervorrichtung
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE102016112018A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE112019004031T5 (de) SiC-HALBLEITERBAUTEIL
DE102014116625B4 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102017123285B4 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102018132237A1 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division