JP7352073B2 - 半導体装置、半導体装置の製造方法及び電子装置 - Google Patents

半導体装置、半導体装置の製造方法及び電子装置 Download PDF

Info

Publication number
JP7352073B2
JP7352073B2 JP2019152859A JP2019152859A JP7352073B2 JP 7352073 B2 JP7352073 B2 JP 7352073B2 JP 2019152859 A JP2019152859 A JP 2019152859A JP 2019152859 A JP2019152859 A JP 2019152859A JP 7352073 B2 JP7352073 B2 JP 7352073B2
Authority
JP
Japan
Prior art keywords
layer
diamond
insulating layer
semiconductor device
metal particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019152859A
Other languages
English (en)
Other versions
JP2021034546A (ja
Inventor
潤也 矢板
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019152859A priority Critical patent/JP7352073B2/ja
Priority to US16/929,811 priority patent/US11923447B2/en
Publication of JP2021034546A publication Critical patent/JP2021034546A/ja
Application granted granted Critical
Publication of JP7352073B2 publication Critical patent/JP7352073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。
化学気相成長（Chemical Vapor Deposition；ＣＶＤ）法を用いてダイヤモンド層を堆積する技術が知られている。例えば、炭化物を生成しない金属元素から成るマトリックス中に、炭化物を生成する金属元素又は金属炭化物から成る微粒子を分散したものを母材とし、その表面に、ＣＶＤ法を用いてダイヤモンド層を堆積する技術が知られている。また、レーザダイオード等の発熱量の大きい半導体デバイスや、ガリウムナイトライド（ＧａＮ）等の窒化物半導体を用いた半導体デバイスが設けられた基板の表面に、ＣＶＤ法を用いてダイヤモンド層を堆積する技術が知られている。
特開平３－５０１８９号公報 米国特許出願公開第２０１４／０１１０７２２号明細書
ダイヤモンドは、高い熱伝導率を有する材料の１つである。高い熱伝導率を有するダイヤモンド層を、半導体デバイス等の発熱体を含む基板に設けることで、基板で発生する熱を、ダイヤモンド層を通じて放熱することが考えられる。
しかし、これまでの技術では、基板とそれに設けられるダイヤモンド層との間の熱抵抗が高くなり、基板の熱を効率的にダイヤモンド層に伝達して放熱することができない場合があった。
１つの側面では、本発明は、基板とそれに設けられるダイヤモンド層との間の熱伝導性を高めることを目的とする。
１つの態様では、基板と、前記基板に設けられ、シリコンを含有する絶縁層と、前記絶縁層の表面に分散して設けられた第１金属粒子群と、前記絶縁層の内部に設けられた第２金属粒子と、前記表面に設けられた第１ダイヤモンド層とを含む半導体装置が提供される。
また、１つの態様では、上記のような半導体装置の製造方法、上記のような半導体装置を備える電子装置が提供される。
１つの側面では、基板とそれに設けられるダイヤモンド層との間の熱伝導性を高めることが可能になる。
第１の実施の形態に係る半導体装置の一例について説明する図である。 ダイヤモンド形成プロセスの一例について説明する図である。 金属粒子の有無で絶縁層上に形成されるダイヤモンド層に生じる違いについて説明する図である。 ダイヤモンド粒子の粒径とダイヤモンド層の熱伝導率との関係を示す図である。 金属粒子の面密度について説明する図である。 金属粒子の粒径について説明する図である。 第２の実施の形態に係る半導体装置の一例について説明する図である。 第２の実施の形態に係る半導体装置の形成方法の一例について説明する図（その１）である。 第２の実施の形態に係る半導体装置の形成方法の一例について説明する図（その２）である。 金属粒子の形成について説明する図である。 ダイヤモンド層の形成について説明する図（その１）である。 ダイヤモンド層の形成について説明する図（その２）である。 第３の実施の形態に係る半導体装置の一例について説明する図である。 第３の実施の形態に係る半導体装置の形成方法の一例について説明する図である。 第４の実施の形態に係る半導体装置の一例について説明する図である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その１）である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その２））である。 第５の実施の形態に係る半導体装置の一例について説明する図である。 第６の実施の形態に係る半導体装置の一例について説明する図である。 第７の実施の形態に係る半導体装置の一例について説明する図である。 第８の実施の形態に係る半導体パッケージの一例について説明する図である。 第９の実施の形態に係る力率改善回路の一例について説明する図である。 第１０の実施の形態に係る電源装置の一例について説明する図である。 第１１の実施の形態に係る増幅器の一例について説明する図である。
［第１の実施の形態］
図１は第１の実施の形態に係る半導体装置の一例について説明する図である。図１には、半導体装置の一例の要部断面図を模式的に示している。
図１に示す半導体装置１は、基板１０、絶縁層２０、金属粒子３０及びダイヤモンド層４０を備える。
基板１０には、各種半導体材料又は化合物半導体材料が用いられる。基板１０に用いられる半導体材料としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等が挙げられる。基板１０に用いられる化合物半導体材料としては、ＧａＮ、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、シリコンカーバイド（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）等が挙げられる。基板１０は、各種半導体材料又は化合物半導体材料からなるもののほか、各種半導体材料又は化合物半導体材料の層が、別の基板や層の上に設けられたものであってもよい。
基板１０は、トランジスタ等の半導体素子１１を含む。例えば、ＭＩＳ（Metal Insulator Semiconductor）型電界効果トランジスタ（Field Effect Transistor；ＦＥＴ）、高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）、ショットキーバリアダイオード（Schottky Barrier Diode；ＳＢＤ）等が、半導体素子１１として基板１０に含まれる。半導体素子１１は、基板１０が備える、上記のような半導体材料又は化合物半導体材料の基板や層の、その表層部或いは内部に形成される。この場合、基板１０には、半導体素子１１が形成される基板や層の上に、半導体素子１１に接続される配線、ビア等の導体部を含む配線層が設けられてもよい。半導体素子１１は、動作に伴って発熱し、基板１０における発熱部となる。
尚、基板１０には、各種半導体材料又は化合物半導体材料が用いられた基板のほか、トランジスタ等を備える半導体チップや、半導体チップを回路基板上に実装した半導体パッケージ等の各種電子部品が用いられてもよい。
絶縁層２０は、基板１０の、半導体素子１１（又はこれと配線層）が形成されている一方の面（表面）１０ａ側に設けられる。絶縁層２０には、各種絶縁材料が用いられる。絶縁層２０に用いられる絶縁材料としては、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸化窒化シリコン（ＳｉＯＮ）、ＳｉＣ、酸化炭化シリコン（ＳｉＯＣ）等が挙げられる。絶縁層２０には、後述のような金属材料を用いて金属粒子３０を形成することのできる絶縁材料が選択される。絶縁層２０は、基板１０の表面１０ａの全体を覆うように設けられてもよいし、基板１０の表面１０ａの一部を覆うように設けられてもよい。絶縁層２０の厚さは、限定されるものではないが、後述のような基板１０とダイヤモンド層４０との間の熱抵抗を低減する観点では、薄い方が好ましい。
金属粒子３０は、絶縁層２０の表面２０ａに露出するように、複数、設けられる。各金属粒子３０は、絶縁層２０の表面２０ａ上に設けられてもよいし、一部が表面２０ａに露出していれば他部が絶縁層２０の内部に埋め込まれてもよい。ここでは図示を省略するが、絶縁層２０には、その表面２０ａに露出する金属粒子３０のほか、内部に全体が埋め込まれた金属粒子が設けられてもよい。
金属粒子３０には、各種金属材料（又は金属元素）が用いられる。金属粒子３０には、後述のようにして結晶成長されるダイヤモンド層４０の成長核を生成させることのできる金属材料が、少なくとも１種、用いられる。金属粒子３０に用いられる金属材料としては、イリジウム（Ｉｒ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、金（Ａｕ）等が挙げられる。各金属粒子３０には、このような金属材料、即ち、Ｉｒ、Ｐｔ、Ｎｉ、Ｍｏ、Ｗ、Ｃｕ及びＡｕのうちの１種又は２種以上が含まれてよい。２種以上の金属材料を含む金属粒子３０は、合金、固溶体、共晶、金属間化合物といった各種形態を採ってよい。
絶縁層２０の表面２０ａに露出する金属粒子３０は、例えば、所定の面密度、及び所定の粒径で、設けられる。ここで、「面密度」は、絶縁層２０の表面２０ａにおける金属粒子３０群の密度であり、「粒径」は、各金属粒子３０の粒径（直径）又は金属粒子３０群の平均粒径（直径）である。尚、金属粒子３０の面密度及び粒径については後述する。
ダイヤモンド層４０は、金属粒子３０が露出する絶縁層２０の表面２０ａに、設けられる。ダイヤモンド層４０は、例えば、ＣＶＤ法を用いて、絶縁層２０の表面２０ａに結晶成長され、形成される。
ここで、ダイヤモンド層４０の形成について、図２～図４を参照して説明する。
図２はダイヤモンド形成プロセスの一例について説明する図である。図２（Ａ）には、ダイヤモンドの成長核生成工程の一例の要部断面図を模式的に示している。図２（Ｂ）には、ダイヤモンドの結晶成長工程の一例の要部断面図を模式的に示している。
ＣＶＤ法を用いたダイヤモンド形成では、Volmer-Weberモードでダイヤモンドの結晶成長が進行する。まず、メタン（ＣＨ４）及び水素（Ｈ２）等の原料ガスの供給により、図２（Ａ）に示すように、絶縁層２０の表面２０ａに露出するように設けられた金属粒子３０上に、ダイヤモンド核４１が生成される。図２（Ａ）には、１つの金属粒子３０上に１つのダイヤモンド核４１が生成される例を示している。そして、このように金属粒子３０上に生成されたダイヤモンド核４１を起点にして、図２（Ｂ）に示すように、ダイヤモンド結晶４２の結晶成長が進行し、結晶粒であるダイヤモンド粒子４３が形成される。
絶縁層２０上の各金属粒子３０からのダイヤモンド結晶４２の結晶成長、異なる金属粒子３０から結晶成長したダイヤモンド結晶４２間又はダイヤモンド粒子４３間の結合が進行することで、絶縁層２０の表面２０ａに、多結晶のダイヤモンド層４０が形成される。
金属粒子３０には、図２（Ａ）の工程において、絶縁層２０の表面２０ａに比べて優先的又は選択的にダイヤモンド核４１が生成されるような金属材料が用いられる。絶縁層２０には、その表面２０ａにダイヤモンド核４１が生成されないか又は生成され難い絶縁材料、或いは、その表面２０ａに、金属粒子３０上に比べて優先的又は選択的にダイヤモンド核４１が生成されないような絶縁材料が用いられる。
上記のように、絶縁層２０の表面２０ａに金属粒子３０が設けられることで、絶縁層２０の表面２０ａには、比較的粒径の大きいダイヤモンド粒子４３を含むダイヤモンド層４０が形成されるようになる。この点に関し、金属粒子３０の有無で絶縁層２０の表面２０ａに形成されるダイヤモンド層４０に生じる違いについて、図３及び図４を用いて説明する。
図３は金属粒子の有無で絶縁層上に形成されるダイヤモンド層に生じる違いについて説明する図である。図３（Ａ）には、金属粒子が設けられていない絶縁層上にダイヤモンド粒子が結晶成長された場合の一例の要部断面図を模式的に示している。図３（Ｂ）には、金属粒子が設けられた絶縁層上にダイヤモンド粒子が結晶成長された場合の一例の要部断面図を模式的に示している。また、図４はダイヤモンド粒子の粒径とダイヤモンド層の熱伝導率との関係を示す図である。
図３（Ａ）は、基板１０上の、金属粒子３０が設けられない絶縁層２０の表面２０ａに、ダイヤモンド粒子４３Ａが結晶成長され、それによってダイヤモンド層４０Ａが形成された場合の一例を示したものである。このように、金属粒子３０が設けられない絶縁層２０の表面２０ａに、ダイヤモンド粒子４３Ａを結晶成長させる場合には、成長核となるダイヤモンドナノ粒子（図３（Ａ）では図示せず）を表面２０ａに分散させる方法が用いられる。ダイヤモンドの表面自由エネルギーが非常に大きいため、絶縁層２０のようなダイヤモンドが結晶成長され難い材料上には、このようにダイヤモンドナノ粒子を絶縁層２０の表面２０ａに分散させ成長核とする方法が採用される。この方法を用いると、絶縁層２０の表面２０ａに、高い面密度、例えば、１×１０１２ｃｍ－２を上回るような高い面密度で、成長核となるダイヤモンドナノ粒子が分散されて形成される。このように高い面密度で分散されたダイヤモンドナノ粒子の各々を起点とした結晶成長によって得られるダイヤモンド粒子４３Ａは、その粒径が小さくなり易い。粒径の小さいダイヤモンド粒子４３Ａは、結晶成長の比較的初期の段階、即ち、比較的基板１０に近い領域（結晶成長初期層）に形成され易い。
一般に、ダイヤモンドは、その物性値として、極めて高い熱伝導率を有する。しかし、図４に示すように、多結晶のダイヤモンドでは、それを形成するダイヤモンド粒子の粒径が小さくなるのに伴い、熱伝導率が低くなる傾向がある。
図３（Ａ）に示すように、ダイヤモンド層４０Ａを形成しているダイヤモンド粒子４３Ａの粒径が小さくなると、熱伝導を担うフォノンが、ダイヤモンド粒子４３Ａの結晶粒界で散乱される頻度が高まる。このような結晶粒界での散乱のために、ダイヤモンド層４０Ａの熱伝導率、粒径の小さいダイヤモンド粒子４３Ａが形成され易い結晶成長初期層の熱伝導率が、低くなってしまう。図３（Ａ）に示すように、ダイヤモンド粒子４３Ａの粒径が小さくなり、ダイヤモンド層４０Ａの熱伝導率が低くなると、次のようなことが起こり得る。即ち、基板１０の半導体素子１１で発生する熱２が、ダイヤモンド層４０Ａへ効率的に伝達され難くなり、熱２がダイヤモンド層４０Ａに伝達されても、その結晶粒界で散乱されて、効率的に拡散、放熱され難くなる。その結果、基板１０の過熱、それによる半導体素子１１の性能低下や損傷を招く可能性が高まる。
これに対し、図３（Ｂ）に示すように、基板１０上に設けられた絶縁層２０の表面２０ａに金属粒子３０を設ける方法では、ダイヤモンド粒子４３の成長核となるダイヤモンド核４１が、絶縁層２０に対し、金属粒子３０上に優先的又は選択的に生成される（図２（Ａ））。そして、絶縁層２０の表面２０ａに設けられた金属粒子３０群の各々に生成されたダイヤモンド核４１を起点に、ダイヤモンド粒子４３が結晶成長され（図２（Ｂ））、それによってダイヤモンド層４０が形成される。ダイヤモンド層４０には、絶縁層２０の表面２０ａの、金属粒子３０群が設けられた各々の位置に、結晶成長されたダイヤモンド粒子４３が含まれる。この方法では、絶縁層２０の表面２０ａに設けられる金属粒子３０の状態、即ち、その面密度及び粒径が調整されることで、表面２０ａのダイヤモンド核４１の面密度が調整され、ダイヤモンド核４１から結晶成長されるダイヤモンド粒子４３の粒径及び数が調整される。
例えば、絶縁層２０の表面２０ａのダイヤモンド核４１の面密度が、上記図３（Ａ）の方法で述べた、表面２０ａに分散されるダイヤモンドナノ粒子の面密度よりも小さくなるように、ダイヤモンド核４１が生成される金属粒子３０の面密度及び粒径が調整される。一例として、ダイヤモンド核４１が、面密度１×１０１２ｃｍ－２以下で絶縁層２０の表面２０ａに設けられるように、ダイヤモンド核４１が生成される金属粒子３０の面密度及び粒径が調整される。金属粒子３０の面密度及び粒径が調整されることで、絶縁層２０の表面２０ａには、図３（Ｂ）に示すような、上記図３（Ａ）の方法で得られるダイヤモンド粒子４３Ａに比べて、より大きな粒径のダイヤモンド粒子４３が結晶成長される。
図４に示すような関係から、粒径の大きいダイヤモンド粒子４３から形成されるダイヤモンド層４０の熱伝導率は高くなる傾向がある。図３（Ｂ）に示すように、ダイヤモンド層４０或いはその結晶成長初期層を形成しているダイヤモンド粒子４３の粒径が大きくなると、熱伝導を担うフォノンの、ダイヤモンド粒子４３の結晶粒界での散乱が抑えられることが理由の１つと考えられる。ダイヤモンド粒子４３の結晶粒界での散乱が抑えられることで、ダイヤモンド層４０の熱伝導率が、よりダイヤモンドの物性値に近付くようになる。図３（Ｂ）に示すように、ダイヤモンド粒子４３の粒径が大きくなり、ダイヤモンド層４０の熱伝導率が高くなると、次のような効果が得られる。即ち、基板１０の半導体素子１１で発生する熱２が、ダイヤモンド層４０へ効率的に伝達され、ダイヤモンド層４０に伝達された熱２が、その結晶粒界での散乱が抑えられて、効率的に拡散、放熱される。その結果、基板１０の過熱、それによる半導体素子１１の性能低下や損傷が効果的に抑えられる。これにより、高性能、高品質の半導体装置１が実現される。
図３（Ｂ）の方法では、ダイヤモンド層４０或いはその結晶成長初期層の、その粒径に起因した、基板１０及び絶縁層２０との間の熱伝導率の低下が抑制可能な、比較的大きな粒径のダイヤモンド粒子４３が得られるように、金属粒子３０の状態が調整される。即ち、そのような比較的大きな粒径を有し、比較的高い熱伝導率を示すダイヤモンド粒子４３が得られるように、そのダイヤモンド核４１が生成される金属粒子３０の面密度及び粒径が調整される。
次に、金属粒子３０の面密度及び粒径について説明する。
図５は金属粒子の面密度について説明する図である。図５（Ａ）には、金属粒子の面密度が比較的高い場合の一例の要部断面図を模式的に示している。図５（Ｂ）には、金属粒子の面密度が比較的低い場合の一例の要部断面図を模式的に示している。また、図６は金属粒子の粒径について説明する図である。図６（Ａ）には、金属粒子の粒径が比較的小さい場合の一例の要部断面図を模式的に示している。図６（Ｂ）には、金属粒子の粒径が比較的大きい場合の一例の要部断面図を模式的に示している。
まず、金属粒子３０の面密度について述べる。
基板１０で発生する熱２を、ダイヤモンド層４０を用いて放熱するためには、ダイヤモンド層４０或いはその結晶成長初期層の熱伝導率が、基板１０との間に設けられる絶縁層２０の熱伝導率よりも大きいことを要する。絶縁層２０に用いられる絶縁材料の熱伝導率、及び絶縁層２０とダイヤモンド層４０の結晶成長初期層との間の熱伝導シミュレーションから、結晶成長初期層の熱伝導率が１０Ｗ／ｍ・Ｋよりも大きいと、一定以上の放熱効果が得られることが見出された。例えば、上記図４より、ダイヤモンド粒子４３の粒径が１０ｎｍ以上であるときのダイヤモンド層４０の熱伝導率は、１０Ｗ／ｍ・Ｋを上回る、およそ２０Ｗ／ｍ・Ｋである。粒径が１０ｎｍ以上のダイヤモンド粒子４３が絶縁層２０の表面２０ａに設けられる場合、結晶成長の起点となるダイヤモンド核４１の隣接するもの同士の間の距離は１０ｎｍ以上となる。これを、絶縁層２０の表面２０ａにおけるダイヤモンド核４１の面密度に換算すると、１×１０１２ｃｍ－２以下となる。１つの金属粒子３０上に１つのダイヤモンド核４１が生成され、それを起点にダイヤモンド粒子４３が結晶成長されるとすると（図２（Ａ））、ダイヤモンド核４１の面密度は、金属粒子３０の面密度に等しくなる。従って、ダイヤモンド粒子４３の粒径を１０ｎｍ以上とする場合、絶縁層２０の表面２０ａにおける金属粒子３０の面密度は、１×１０１２ｃｍ－２以下に設定される。
ここで、絶縁層２０の表面２０ａにおける金属粒子３０の面密度を高く（この例では１×１０１２ｃｍ－２超に）すると、図５（Ａ）に示すように、生成されるダイヤモンド核４１の面密度が高くなる。ダイヤモンド核４１の面密度が高くなると、各々から結晶成長されるダイヤモンド粒子４３の粒径が小さく（この例では１０ｎｍ未満に）なってしまう。即ち、上記図３（Ａ）の方法で述べたような、絶縁層２０の表面２０ａに分散されたダイヤモンドナノ粒子から粒径の小さいダイヤモンド粒子４３Ａが結晶成長されるのと同様のことが起こってしまう。その結果、一定レベル以上（この例では２０Ｗ／ｍ・Ｋ）の熱伝導率を有するダイヤモンド層４０或いはその結晶成長初期層が得られないことが起こり得る。
また、例えば、厚さ１００μｍの連続したダイヤモンド層４０を形成する場合、ダイヤモンド粒子４３の粒径は１００μｍ以下となり、結晶成長の起点となるダイヤモンド核４１の隣接するもの同士の間の距離は１００μｍ以下となる。これを、絶縁層２０の表面２０ａにおけるダイヤモンド核４１の面密度に換算すると、１×１０４ｃｍ－２以上となる。上記のように、１つの金属粒子３０上に１つのダイヤモンド核４１が生成され、それを起点にダイヤモンド粒子４３が結晶成長されるとすると、ダイヤモンド核４１の面密度は、金属粒子３０の面密度に等しくなる。従って、ダイヤモンド粒子４３の粒径を１００μｍ以下とする場合、絶縁層２０の表面２０ａにおける金属粒子３０の面密度は、１×１０４ｃｍ－２以上に設定される。
ここで、絶縁層２０の表面２０ａにおける金属粒子３０の面密度を低く（この例では１×１０４ｃｍ－２未満に）すると、図５（Ｂ）に示すように、生成されるダイヤモンド核４１の面密度が低くなる。ダイヤモンド核４１の面密度が低くなると、各々のダイヤモンド核４１から結晶成長されるダイヤモンド粒子４３の面密度が低くなり、隣接するダイヤモンド粒子４３同士が結合されず、連続したダイヤモンド層４０が得られないことが起こり得る。
このような観点から、金属粒子３０の面密度は、例えば、１×１０４ｃｍ－２以上であって且つ１×１０１２ｃｍ－２以下の範囲に設定される。
続いて、金属粒子３０の粒径について述べる。
粒径が２ｎｍを下回る金属上には、ダイヤモンド核が安定に存在しないことが知られている（サイエンス（Science）、第２８７巻、ｐ．１０４～１０６）。例えば、図６（Ａ）に示すように、粒径が２ｎｍを下回る金属粒子３０上には、ダイヤモンド層４０の結晶成長の起点となるダイヤモンド核４１が形成されない。従って、絶縁層２０の表面２０ａに設けられる金属粒子３０の粒径は、２ｎｍ以上に設定される。
また、金属粒子３０の粒径が大きくなると、１つの金属粒子３０上に複数のダイヤモンド核４１が生成され易くなる。例えば、図６（Ｂ）に示すように、１つの金属粒子３０上に複数のダイヤモンド核４１が生成されると、絶縁層２０の表面２０ａにおけるダイヤモンド核４１の面密度が高くなる。その結果、各々のダイヤモンド核４１から結晶成長されるダイヤモンド粒子４３の粒径が小さくなり、一定以上の熱伝導率を有するダイヤモンド層４０或いはその結晶成長初期層が得られないことが起こり得る。ダイヤモンド核４１は金属上に１×１０８ｃｍ－２以上の面密度で形成されるため、１つのダイヤモンド核４１が１つの金属粒子３０上に形成される場合、金属粒子３０の粒径は１μｍ以下に設定される。
このような観点から、金属粒子３０の粒径は、例えば、２ｎｍ以上であって且つ１μｍ以下の範囲に設定される。
尚、ここで述べた金属粒子３０の面密度及び粒径の範囲は一例であって、上記の範囲に限定されるものではない。例えば、半導体素子１１又はそれを備える基板１０の発熱量に基づき、ダイヤモンド層４０の熱伝導率を設定し、ダイヤモンド粒子４３の粒径を設定し、そこからダイヤモンド核４１の面密度を設定する。或いは、基板１０上に形成するダイヤモンド層４０の厚さに基づき、ダイヤモンド粒子４３の粒径を設定し、そこからダイヤモンド核４１の面密度を設定する。そして、設定されたダイヤモンド核４１の面密度から、金属粒子３０の面密度の範囲を設定する。また、金属粒子３０に用いられる金属材料の、ダイヤモンド核４１の生成され易さ、絶縁層２０に対するダイヤモンド核４１の生成され易さ、或いは、ダイヤモンド核４１を生成させる際の生成条件等に基づき、金属粒子３０の範囲を設定する。
以上のように、半導体装置１では、半導体素子１１を含む基板１０上に絶縁層２０が設けられ、その表面２０ａに、ＮｉやＩｒといった比較的容易にダイヤモンド核４１が生成される金属材料を用いた金属粒子３０が設けられる。ダイヤモンド核４１は、絶縁層２０の表面２０ａ及びそこに設けられる金属粒子３０のうち、主に金属粒子３０上に生成される。絶縁層２０の表面２０ａの金属粒子３０の面密度及び粒径が調整されることで、その表面２０ａに生成されるダイヤモンド核４１の、絶縁層２０の表面２０ａにおける面密度が調整される。絶縁層２０の表面２０ａに面密度が調整されて生成されるダイヤモンド核４１を起点にした結晶成長により、ダイヤモンド粒子４３が形成され、多結晶のダイヤモンド層４０が形成される。ダイヤモンド核４１の面密度が調整されることで、ダイヤモンド層４０と絶縁層２０との界面付近、即ち、ダイヤモンド層４０の結晶成長初期層には、比較的大きな粒径のダイヤモンド粒子４３が形成される。これにより、ダイヤモンド層４０の、その粒径に起因した、基板１０及び絶縁層２０との間の熱伝導率の低下が効果的に抑えられ、ダイヤモンド層４０と基板１０との間の熱伝導性が高められる。
以上説明したような構成を有する半導体装置１によれば、半導体素子１１で発生する熱２が、基板１０からダイヤモンド層４０へ効率的に伝達され、ダイヤモンド層４０から効率的に外部へ放熱される。これにより、基板１０の過熱、それによる半導体素子１１の性能低下や損傷が効果的に抑えられる、高性能、高品質の半導体装置１が実現される。
［第２の実施の形態］
ここでは、上記第１の実施の形態で述べたような手法を、窒化物半導体を用いた半導体デバイスの１つであるＨＥＭＴに適用する例を、第２の実施の形態として説明する。
窒化物半導体は、高い飽和電子速度及び広いバンドギャップ等の特性を有し、高耐圧、高出力の半導体デバイスへの応用が期待されている。例えば、窒化物半導体の１つであるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップの１．１ｅＶ、及びＧａＡｓのバンドギャップの１．４ｅＶよりも大きく、高い破壊電界強度を有する。そのため、ＧａＮは、例えば、高電圧動作且つ高出力を得る電源用等の半導体デバイスの材料として有望である。窒化物半導体を用いた半導体デバイスの１つとして、ＧａＮ系の窒化物半導体を用いたＨＥＭＴが知られている。
図７は第２の実施の形態に係る半導体装置の一例について説明する図である。図７には、半導体装置の一例の要部断面図を模式的に示している。
図７に示す半導体装置１００は、上記のようなＨＥＭＴの一例である。この半導体装置１００は、基板１１０、バッファ層１２０、チャネル層１３０、バリア層１４０、ゲート電極１５０、ソース電極１６０及びドレイン電極１７０を含む構造体１０１を備える。この構造体１０１には、絶縁層１８０が含まれてよい。半導体装置１００は更に、構造体１０１上に設けられた絶縁層２２０、金属粒子２３０及びダイヤモンド層２４０を備える。
基板１１０には、例えば、Ｓｉ基板が用いられる。基板１１０には、このほか、ＳｉＣ基板、サファイヤ基板、ＧａＮ基板等が用いられてもよい。
バッファ層１２０は、基板１１０上に設けられる。バッファ層１２０には、窒化物半導体、例えば、アルミニウムガリウムナイトライド（ＡｌＧａＮ）が用いられる。例えば、基板１１０上に初期層として設けられた、図示しないアルミニウムナイトライド（ＡｌＮ）層上に、ＡｌＧａＮを用いてバッファ層１２０が設けられる。バッファ層１２０（及びその初期層）は、有機金属気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ、又はMetal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）法、又は分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法を用いて、基板１１０上に形成される。
チャネル層１３０は、バッファ層１２０上に設けられる。チャネル層１３０には、窒化物半導体、例えば、ＧａＮが用いられる。チャネル層１３０には、このほか、インジウムガリウムナイトライド（ＩｎＧａＮ）、ＡｌＧａＮ、インジウムアルミニウムガリウムナイトライド（ＩｎＡｌＧａＮ）等の窒化物半導体が用いられてもよい。チャネル層１３０は、１種の窒化物半導体の単層構造であってもよいし、１種又は２種以上の窒化物半導体の積層構造であってもよい。チャネル層１３０には、例えば、アンドープの窒化物半導体が用いられる。チャネル層１３０は、ＭＯＶＰＥ法又はＭＢＥ法を用いて、バッファ層１２０上に形成される。チャネル層１３０は、電子走行層とも称される。
バリア層１４０は、チャネル層１３０上に設けられる。バリア層１４０には、窒化物半導体、例えば、ＡｌＧａＮが用いられる。このほか、バリア層１４０には、インジウムアルミニウムナイトライド（ＩｎＡｌＮ）、ＩｎＡｌＧａＮ、ＡｌＮ等の窒化物半導体が用いられてもよい。バリア層１４０は、１種の窒化物半導体の単層構造であってもよいし、１種又は２種以上の窒化物半導体の積層構造であってもよい。バリア層１４０には、例えば、アンドープの窒化物半導体が用いられる。バリア層１４０は、ＭＯＶＰＥ法又はＭＢＥ法を用いて、チャネル層１３０上に形成される。バリア層１４０は、電子供給層とも称される。
ここで、チャネル層１３０及びバリア層１４０には、バンドギャップの異なる窒化物半導体が用いられる。チャネル層１３０上に、それよりもバンドギャップの大きい窒化物半導体を用いたバリア層１４０が設けられることで、バンド不連続を有するヘテロ接合構造が形成される。フェルミ準位がチャネル層１３０とバリア層１４０との接合界面の伝導帯よりも上（高エネルギー側）となるようにすることで、接合界面のチャネル層１３０に、二次元電子ガス（Two Dimensional Electron Gas；２ＤＥＧ）２００が生成される。チャネル層１３０上に、それよりも格子定数の大きい窒化物半導体を用いたバリア層１４０が設けられることで、バリア層１４０にピエゾ分極が発生する。バリア層１４０に用いられる窒化物半導体の自発分極、及びその格子定数に起因して発生するピエゾ分極により、接合界面のチャネル層１３０に高濃度の２ＤＥＧ２００が生成される。チャネル層１３０及びバリア層１４０には、それらの接合界面近傍に、このような２ＤＥＧ２００が生成されるような組み合わせの窒化物半導体が用いられる。
ゲート電極１５０は、例えば、バリア層１４０上に設けられる。ゲート電極１５０とバリア層１４０との間には、ＧａＮ等のキャップ層、又は、酸化物、窒化物若しくは酸窒化物等の保護膜が介在されてもよい。ゲート電極１５０は、ショットキー電極又はショットキーゲート電極として機能する。ゲート電極１５０には、金属材料が用いられる。例えば、ゲート電極１５０として、Ｎｉとその上に設けられたＡｕとを有する金属電極が設けられる。ゲート電極１５０は、蒸着法等を用いて形成される。
ソース電極１６０及びドレイン電極１７０は、例えば、ゲート電極１５０を挟んでその両側に設けられ、バリア層１４０を貫通し、チャネル層１３０上に設けられる。ソース電極１６０及びドレイン電極１７０は、オーミック電極として機能する。ソース電極１６０及びドレイン電極１７０は、オーミック電極として機能すれば、バリア層１４０上に設けられてもよい。ソース電極１６０及びドレイン電極１７０には、金属材料が用いられる。例えば、ソース電極１６０及びドレイン電極１７０として、タンタル（Ｔａ）とその上に設けられたアルミニウム（Ａｌ）とを有する金属電極が設けられる。ソース電極１６０及びドレイン電極１７０は、蒸着法等を用いて形成される。
絶縁層１８０は、バリア層１４０、ソース電極１６０及びドレイン電極１７０の上に設けられる。絶縁層１８０は、バリア層１４０に達する開口部１８１を有し、開口部１８１においてゲート電極１５０とバリア層１４０とが（キャップ層等が介在される場合にはそのキャップ層等を介して）接続される。絶縁層１８０は、パッシベーション膜として機能する。絶縁層１８０には、例えば、ＳｉＮが用いられる。絶縁層１８０には、このほか、Ｓｉ、Ａｌ、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、Ｔａ及びＷのうちの１種又は２種以上を含む酸化物、窒化物又は酸窒化物が用いられてもよい。絶縁層１８０は、プラズマＣＶＤ法等を用いて形成される。
半導体装置１００では、上記の基板１１０、バッファ層１２０、チャネル層１３０、バリア層１４０、ゲート電極１５０、ソース電極１６０及びドレイン電極１７０、並びに絶縁層１８０を含む構造体１０１により、ＨＥＭＴの機能が実現される。例えば、このような構造体１０１が、上記第１の実施の形態で述べた基板１０として、或いは基板１０の一部（半導体素子１１が含まれる部位）として、用いられる。
絶縁層２２０は、例えば、上記のような構造体１０１（基板）上に設けられる。絶縁層２２０には、例えば、ＳｉＮが用いられる。絶縁層２２０には、このほか、ＳｉＯ、ＳｉＯＮ、ＳｉＣ、ＳｉＯＣ等が用いられてもよい。絶縁層２２０には、後述のような金属材料を用いて金属粒子２３０を形成することのできる絶縁材料が選択される。絶縁層２２０は、例えば、構造体１０１を覆うように設けられる。絶縁層２２０は、プラズマＣＶＤ法等を用いて形成される。
金属粒子２３０は、絶縁層２２０の表面２２０ａに露出するように、複数、設けられる。各金属粒子２３０は、絶縁層２２０の表面２２０ａ上に設けられてもよいし、一部が表面２２０ａに露出していれば他部が絶縁層２２０の内部に埋め込まれてもよい。金属粒子２３０には、後述のようにして結晶成長されるダイヤモンド層２４０の成長核を生成させることのできる金属材料が、少なくとも１種、用いられる。金属粒子２３０には、例えば、Ｎｉが用いられる。金属粒子２３０には、Ｎｉに代えて、又はＮｉと共に、Ｉｒ、Ｐｔ、Ｍｏ、Ｗ、Ｃｕ及びＡｕのうちの１種又は２種以上が用いられてもよい。２種以上の金属材料を含む金属粒子２３０は、合金、固溶体、共晶、金属間化合物といった各種形態を採ってよい。絶縁層２２０の表面２２０ａに露出する金属粒子２３０は、例えば、所定の面密度、及び所定の粒径で、設けられる。ここで、「面密度」は、絶縁層２２０の表面２２０ａにおける金属粒子２３０群の密度であり、「粒径」は、各金属粒子２３０の粒径（直径）又は金属粒子２３０群の平均粒径（直径）である。
ダイヤモンド層２４０は、金属粒子２３０が露出する絶縁層２２０の表面２２０ａに、設けられる。ダイヤモンド層２４０は、構造体１０１上に設けられる配線層における絶縁部（層間絶縁膜等）として用いられる。ダイヤモンド層２４０は更に、ダイヤモンドが有する高い熱伝導率の特性を利用して、ＨＥＭＴの機能を有する構造体１０１の、その動作に伴って発生する熱を、外部へ放熱する、放熱部材として用いられる。ダイヤモンド層２４０は、例えば、熱フィラメントＣＶＤ法又はプラズマＣＶＤ法を用いて、絶縁層２２０の表面２２０ａに結晶成長され、形成される。
上記構成を有する半導体装置１００では、構造体１０１上にダイヤモンド層２４０が設けられることで、構造体１０１の熱が効率的にダイヤモンド層２４０へ伝達され、伝達された熱がダイヤモンド層２４０から効率的に外部へ放熱される。これにより、構造体１０１の過熱、それによる構造体１０１、即ち、ＨＥＭＴの性能低下や損傷が抑えられる。
ここで、半導体装置１００では、後述のように、ダイヤモンド層２４０の結晶成長の際、絶縁層２２０の表面２２０ａに所定の面密度及び粒径で設けられる金属粒子２３０が用いられ、成長核の面密度、それを起点に結晶成長される結晶粒の粒径及び数が調整される。これにより、熱伝導率の高いダイヤモンド層２４０が形成され、構造体１０１とダイヤモンド層２４０との間の熱伝導性が高められ、構造体１０１の過熱、それによるＨＥＭＴの性能低下や損傷が、いっそう効果的に抑えられる。上記構成により、高性能、高品質の半導体装置１００が実現される。
次に、上記構成を有する半導体装置１００の形成方法について、図８～図１２を参照して説明する。
図８及び図９は第２の実施の形態に係る半導体装置の形成方法の一例について説明する図である。図８（Ａ）～図８（Ｃ）及び図９（Ａ）～図９（Ｃ）にはそれぞれ、半導体装置の形成工程の一例の要部断面図を模式的に示している。
半導体装置１００の形成では、まず、図８（Ａ）に示すように、基板１１０上に、例えば、ＭＯＶＰＥ法を用いて、初期層（図示せず）及びバッファ層１２０、チャネル層１３０、並びにバリア層１４０が順次結晶成長され、積層される。例えば、基板１１０としてＳｉ基板が用いられ、その基板１１０上に、初期層として厚さ１６０ｎｍのＡｌＮが結晶成長され、その上に、バッファ層１２０としてＡｌＧａＮが結晶成長される。バッファ層１２０としては、例えば、Ａｌ組成ｘを０．２～０．８の範囲で変化させた多層構造のＡｌｘＧａ１－ｘＮ（０．２＜ｘ＜０．８）が、全体の厚さが５００ｎｍ程度となるように、結晶成長される。そして、バッファ層１２０上に、チャネル層１３０として厚さ１μｍ程度のＧａＮが結晶成長され、その上に、バリア層１４０としてＡｌＧａＮが結晶成長される。バリア層１４０としては、例えば、Ａｌ組成ｘを０．２としたＡｌ０．２Ｇａ０．８Ｎが、厚さ２０ｎｍで結晶成長される。
ＭＯＶＰＥ法を用いた各層の結晶成長において、ＡｌＮの結晶成長には、Ａｌ源であるトリメチルアルミニウム（Tri-Methyl-Aluminum；ＴＭＡｌ）とアンモニア（ＮＨ３）との混合ガスが用いられる。ＧａＮの結晶成長には、ガリウム（Ｇａ）源であるトリメチルガリウム（Tri-Methyl-Gallium；ＴＭＧａ）とＮＨ３との混合ガスが用いられる。ＡｌＧａＮの結晶成長には、ＴＭＡｌとＴＭＧａとＮＨ３との混合ガスが用いられる。結晶成長させる窒化物半導体に応じて、ＴＭＡｌ、ＴＭＧａの供給と停止（切り替え）、供給時の流量（他原料との混合比）が適宜設定される。ＡｌＮ、ＧａＮ及びＡｌＧａＮの共通原料であるＮＨ３の流量は、１００ｍｌ／ｍ～１０Ｌ／ｍ程度とされる。結晶成長圧力は、５０Ｔｏｒｒ～３００Ｔｏｒｒ程度（１Ｔｏｒｒ≒１３３．３２２Ｐａ）とされ、結晶成長温度は、１０００℃～２０００℃程度とされる。
これにより、初期層（図示せず）及びバッファ層１２０、チャネル層１３０、並びにバリア層１４０の各層が順次結晶成長され、積層された構造が形成される。
各層の結晶成長後、図８（Ｂ）に示すように、バリア層１４０の一部が除去され、チャネル層１３０に接続されるソース電極１６０及びドレイン電極１７０が形成される。その際は、まず、フォトリソグラフィ技術及びエッチング技術を用いて、ソース電極１６０及びドレイン電極１７０を形成する領域のバリア層１４０が除去される。次いで、フォトリソグラフィ技術、蒸着技術及びリフトオフ技術を用いて、ソース電極１６０及びドレイン電極１７０を形成する領域の、バリア層１４０が除去されたチャネル層１３０上に、電極用金属、例えば、ＴａとＡｌとの積層体が形成される。その後、例えば、窒素（Ｎ２）等の不活性ガス雰囲気中で熱処理が行われ、電極用金属がオーミック接続される。これにより、チャネル層１３０上に、オーミック電極として機能するソース電極１６０及びドレイン電極１７０が形成される。
ソース電極１６０及びドレイン電極１７０の形成後は、図８（Ｃ）に示すように、絶縁層１８０及びゲート電極１５０が形成される。その際は、まず、プラズマＣＶＤ法を用いて、バリア層１４０、ソース電極１６０及びドレイン電極１７０を覆うように、絶縁層１８０が形成される。例えば、絶縁層１８０として、ＳｉＮが形成される。次いで、フォトリソグラフィ技術及びエッチング技術を用いて、絶縁層１８０の、ゲート電極１５０を形成する領域に開口部１８１が形成される。その後、フォトリソグラフィ技術、蒸着技術及びリフトオフ技術を用いて、電極用金属、例えば、ＮｉとＡｕとの積層体が形成され、ゲート電極１５０が形成される。
これにより、バリア層１４０の、チャネル層１３０とは反対の側に設けられるゲート電極１５０、及び、チャネル層１３０の、ゲート電極１５０が設けられる側にあってゲート電極１５０を挟むように設けられるソース電極１６０及びドレイン電極１７０が、形成される。
例えば、図８（Ａ）～図８（Ｃ）に示すような工程により、ＨＥＭＴの機能を有する構造体１０１が形成される。
尚、ここでは、チャネル層１３０に単層構造のＧａＮを用い、バリア層１４０に単層構造のＡｌＧａＮを用いる例を示したが、チャネル層１３０及びバリア層１４０の構造は、この例に限定されるものではない。例えば、チャネル層１３０には、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等の窒化物半導体が用いられてもよく、１種の窒化物半導体の単層構造が用いられてもよいし、１種又は２種以上の窒化物半導体の積層構造が用いられてもよい。また、バリア層１４０には、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ等の窒化物半導体が用いられてもよく、１種の窒化物半導体の単層構造が用いられてもよいし、１種又は２種以上の窒化物半導体の積層構造が用いられてもよい。
また、バリア層１４０上にキャップ層を設ける場合には、キャップ層として、例えば、バリア層１４０を覆うようにＧａＮ層を設けることができる。これにより、バリア層１４０が保護される。このほか、キャップ層として、ゲート電極１５０直下に位置するように、ｐ型不純物を含有するＧａＮ（ｐ型ＧａＮ）層、又はＩｎＧａＮ層を設けることもできる。ゲート電極１５０直下にｐ型ＧａＮ層が設けられると、その固定電荷により、ゲート電極１５０下方のチャネル層１３０とバリア層１４０との接合界面の伝導帯が押し上げられ、２ＤＥＧ２００の生成が抑えられる。ゲート電極１５０直下にＩｎＧａＮ層が設けられると、それに発生するピエゾ分極により、ゲート電極１５０下方のチャネル層１３０とバリア層１４０との接合界面の伝導帯が押し上げられ、２ＤＥＧ２００の生成が抑えられる。ゲート電極１５０直下にｐ型ＧａＮ層又はＩｎＧａＮ層が設けられることで、ゲート電圧オフ時にソース電極１６０とドレイン電極１７０との間に流れる電流が遮断される、いわゆるノーマリオフ型のＨＥＭＴが実現される。
また、ゲート電極１５０、ソース電極１６０及びドレイン電極１７０に用いる金属材料の種類及び層構造は上記の例に限定されるものではなく、それらの形成方法も上記の例に限定されるものではない。ゲート電極１５０、ソース電極１６０及びドレイン電極１７０にはそれぞれ、単層構造が用いられてもよいし、積層構造が用いられてもよい。ソース電極１６０及びドレイン電極１７０の形成時には、それらの電極用金属の形成によってオーミック接続が実現されるようであれば、必ずしも上記のような熱処理が行われることを要しない。ゲート電極１５０の形成時には、その電極用金属の形成後、更に熱処理が行われてもよい。
また、ゲート電極１５０をソース電極１６０に近付けて配置するか、或いはソース電極１６０をゲート電極１５０に近付けて配置する、いわゆる非対称構造を採用し、ゲート電極１５０とドレイン電極１７０との間の電界の緩和、耐圧の向上が図られてもよい。
また、ここでは基板１１０にＳｉ基板を用いる例を示したが、電界効果トランジスタの機能を持つ構造部に窒化物半導体が用いられていれば、他の基板材料が用いられてもよい。基板１１０は、半絶縁性であってもよいし、導電性であってもよい。基板１１０には、Ｓｉ基板のほか、半絶縁性ＳｉＣ基板、導電性ＳｉＣ基板、サファイヤ基板、ＧａＮ基板、ダイヤモンド基板等が用いられてもよい。
構造体１０１の形成後は、図９（Ａ）に示すように、その構造体１０１上に、絶縁層２２０及び金属層２３１が形成される。その際は、まず、プラズマＣＶＤ法を用いて、構造体１０１の絶縁層１８０及びゲート電極１５０を覆うように、絶縁層２２０が形成される。例えば、絶縁層２２０として、厚さ１００ｎｍのＳｉＮが形成される。次いで、絶縁層２２０上に、蒸着技術やスパッタ技術を用いて、金属層２３１が形成される。例えば、金属層２３１として、厚さ２ｎｍ～１００ｎｍでＮｉが形成される。
金属層２３１の形成後、熱処理が行われる。例えば、不活性ガス雰囲気中や還元性ガス雰囲気中、６００℃～１２００℃の温度で、熱処理が行われる。この熱処理により、金属層２３１に用いられた金属材料、この例ではＮｉの凝集が起こり、図９（Ｂ）に示すように、絶縁層２２０上に複数の金属粒子２３０が形成される。
ここで、図１０は金属粒子の形成について説明する図である。
図１０（Ａ）は、図９（Ａ）の工程における、金属層２３１が形成される前の絶縁層２２０の原子間力顕微鏡（Atomic Force Microscope；ＡＦＭ）像のイメージ図である。図１０（Ｂ）は、図９（Ａ）の工程における、絶縁層２２０上に形成された金属層２３１のＡＦＭ像のイメージ図である。図１０（Ｃ）は、図９（Ｂ）の工程における、金属層２３１の熱処理を行った後のＡＦＭ像のイメージ図である。
図１０（Ａ）に示すようなＳｉＮの絶縁層２２０を覆うように、図１０（Ｂ）に示すように、Ｎｉの金属層２３１を形成した（図９（Ａ））。このようにＳｉＮの絶縁層２２０上にＮｉの金属層２３１が形成された状態から、不活性ガス雰囲気中、８００℃、１時間の条件で熱処理を行った。この熱処理により、金属層２３１のＮｉの凝集が起こり、図１０（Ｃ）に示すように、絶縁層２２０上には、粒径１μｍ以下のＮｉの粒子、即ち、金属粒子２３０が形成された（図９（Ｂ））。
金属粒子２３０の粒径及び面密度は、絶縁層２２０上に形成される金属層２３１の厚さ、熱処理の温度、時間、雰囲気等によって調整される。例えば、絶縁層２２０上に形成される金属層２３１を厚くすると、比較的大きな粒径の金属粒子２３０が形成され易くなる。熱処理の温度を上げる、又は時間を長くする、或いは温度を上げ且つ時間を長くすると、比較的大きな粒径の金属粒子２３０が形成され易くなる。金属の凝集が起こり易くなるような雰囲気を選択すれば、比較的大きな粒径の金属粒子２３０が得られるようになる。図９（Ａ）及び図９（Ｂ）の工程において、絶縁層２２０上に形成される金属層２３１の厚さ、熱処理の温度、時間、雰囲気等が調整されることで、所定の面密度及び粒径の金属粒子２３０が、絶縁層２２０上に形成された状態が得られる。
尚、ダイヤモンド層２４０の熱伝導率を２０Ｗ／ｍ・Ｋ以上とし、それを満足する粒径である１０ｎｍ以上のダイヤモンド粒子（図４）を形成する場合には、結晶成長の起点となるダイヤモンド核の隣接するもの同士の間の距離が１０ｎｍ以上となる。これを絶縁層２２０上の面密度に換算すると、１×１０１２ｃｍ－２以下となる。１つの金属粒子２３０上に１つのダイヤモンド核が生成されるとした場合、絶縁層２２０上の金属粒子２３０の面密度は、１×１０１２ｃｍ－２以下に設定される。また、ダイヤモンド層２４０の厚さを１００μｍとする場合、ダイヤモンド粒子の粒径は１００μｍ以下となり、結晶成長の起点となるダイヤモンド核の隣接するもの同士の間の距離は１００μｍ以下となる。これを絶縁層２２０上の面密度に換算すると、１×１０４ｃｍ－２以上となる。１つの金属粒子２３０上に１つのダイヤモンド核が生成されるとした場合、絶縁層２２０上の金属粒子２３０の面密度は、１×１０４ｃｍ－２以上に設定される。このような観点から、金属粒子２３０の面密度は、例えば、１×１０４ｃｍ－２以上であって且つ１×１０１２ｃｍ－２以下の範囲に設定される。
また、ダイヤモンド核は、金属粒子２３０の粒径が２ｎｍ以上であれば、金属粒子２３０上に安定に存在し、金属粒子２３０の粒径が１μｍ以下であれば、１つの金属粒子２３０上に１つ生成される。このような観点から、金属粒子２３０の粒径は、例えば、２ｎｍ以上であって且つ１μｍ以下の範囲に設定される。
絶縁層２２０上の金属層２３１の熱処理後、例えば、このような面密度及び粒径の金属粒子２３０が絶縁層２２０上に形成されるように、金属層２３１の厚さ、熱処理の温度、時間、雰囲気等が調整される。
金属粒子２３０の形成後は、図９（Ｃ）に示すように、金属粒子２３０が形成された絶縁層２２０の表面２２０ａに、ダイヤモンド層２４０が形成される。ダイヤモンド層２４０は、熱フィラメントＣＶＤ法又はプラズマＣＶＤ法を用いて、絶縁層２２０の表面２２０ａに結晶成長され、形成される。例えば、熱フィラメントＣＶＤ法を用いたダイヤモンド層２４０の結晶成長では、原料ガスとして、ＣＨ４及びＨ２の混合ガスが用いられる。結晶成長条件等によって、酸素（Ｏ２）やＮ２等が用いられても構わない。Ｈ２に対するＣＨ４の濃度は、０．０５％～１０％程度とされる。結晶成長圧力は、０．５ｋＰａ～１００ｋＰａ程度とされ、結晶成長温度は、３５０℃～１２００℃程度とされる。
ダイヤモンド層２４０の形成に当たり、その成長核（ダイヤモンド核）を金属粒子２３０上に形成するために、次のような方法が用いられる。金属粒子２３０の炭化を行うために、ダイヤモンド粒子をインフィルトレーション法によって金属粒子２３０上に添加し、ＣＨ４及びＨ２の混合ガス雰囲気中、高温環境下、例えば１０００℃程度の環境下で加熱する。加熱後、より低温環境下、例えば８００℃程度の環境下で、上記のような結晶成長条件を用いて、ダイヤモンド層２４０の結晶成長が行われる。金属粒子２３０上へのダイヤモンド核の形成には、バイアス促進核形成法が用いられてもよい。
ここで、図１１及び図１２はダイヤモンド層の形成について説明する図である。
図１１（Ａ）は、金属粒子２３０が形成されていない絶縁層２２０のＡＦＭ像のイメージ図である。図１１（Ｂ）は、金属粒子２３０が形成されていない絶縁層２２０上にダイヤモンド層２４０が結晶成長された時（結晶成長初期層）のＡＦＭ像のイメージ図である。また、図１２（Ａ）は、金属粒子２３０が形成された絶縁層２２０のＡＦＭ像のイメージ図であって、上記図１０（Ｃ）に示した、金属層２３１の熱処理を行った後のＡＦＭ像のイメージ図に相当するものである。図１２（Ｂ）は、金属粒子２３０が形成された絶縁層２２０上にダイヤモンド層２４０が結晶成長された時（結晶成長初期層）のＡＦＭ像のイメージ図である。
比較のため、図１１（Ａ）に示すような、金属粒子２３０が形成されていない絶縁層２２０上に、上記の方法を用い、ダイヤモンド核の形成及びダイヤモンド層２４０の結晶成長を行った。この場合、図１１（Ｂ）に示すように、絶縁層２２０上の結晶成長初期層には、粒径が数ｎｍ程度のダイヤモンド粒子２４３が形成された。これに対し、図１２（Ａ）に示すような、金属粒子２３０が形成されている絶縁層２２０上に、上記の方法を用い、同様の条件でダイヤモンド核の形成及びダイヤモンド層２４０の結晶成長を行うと、図１２（Ｂ）に示すようなダイヤモンド粒子２４３が形成された。即ち、この場合には、図１２（Ｂ）に示すように、絶縁層２２０上の結晶成長初期層に、粒径が２μｍ程度のダイヤモンド粒子２４３が形成された。金属粒子２３０が形成されている絶縁層２２０の結晶成長初期層には、比較的大きな粒径のダイヤモンド粒子２４３が形成されることが確認された。
上記のように、絶縁層２２０上に、所定の面密度及び粒径の金属粒子２３０が形成され（図９（Ａ）及び図９（Ｂ））、所定の条件でダイヤモンド核の形成及びダイヤモンド層２４０の結晶成長が行われる。これにより、絶縁層２２０の結晶成長初期層には、比較的大きな粒径のダイヤモンド粒子が形成され、このような状態から、更に結晶成長が行われることで、絶縁層２２０上に、所定の厚さの連続したダイヤモンド層２４０が形成される（図９（Ｃ））。これにより、図７又は図９（Ｃ）に示すような半導体装置１００が得られる。
ダイヤモンド層２４０内には、比較的大きな粒径のダイヤモンド粒子が形成され、その結晶成長初期層に、比較的小さな粒径のダイヤモンド粒子が形成されることが抑えられる。これにより、発熱する構造体１０１に近い領域である結晶成長初期層の熱伝導率が高く、全体的に高い熱伝導率を有するダイヤモンド層２４０が得られる。このようなダイヤモンド層２４０により、発熱する構造体１０１との間の熱伝導性が高められ、構造体１０１の過熱、それによるＨＥＭＴの性能低下や損傷が効果的に抑えられる。例えば、基板１０の過熱が抑えられることで、キャリアである電子の移動度の低下が効果的に抑えられ、半導体装置１００の高出力化が図られる。上記構成により、高性能、高品質の半導体装置１００が実現される。
尚、半導体装置１００において、構造体１０１とダイヤモンド層２４０との間の熱抵抗を低減する観点では、絶縁層２２０の厚さは、薄い方が好ましい。また、絶縁層２２０は、構造体１０１を全体的に覆うように設けられてもよいし、部分的に覆うように設けられてもよい。
［第３の実施の形態］
図１３は第３の実施の形態に係る半導体装置の一例について説明する図である。図１３には、半導体装置の一例の要部断面図を模式的に示している。
図１３に示す半導体装置１００Ａは、絶縁層２２０の表面２２０ａに露出するように設けられた金属粒子２３０のほか、絶縁層２２０の内部に埋め込まれた金属粒子２３０を含む点で、上記第２の実施の形態で述べた半導体装置１００と相違する。
半導体装置１００Ａでも、上記半導体装置１００と同様に、絶縁層２２０の表面２２０ａに露出する金属粒子２３０上に、ダイヤモンド核が生成され、それを起点にしてダイヤモンド粒子の結晶成長が進行し、ダイヤモンド層２４０が形成される。絶縁層２２０の表面２２０ａに露出する金属粒子２３０の面密度及び粒径が調整されることで、ダイヤモンド核の面密度、結晶成長されるダイヤモンド粒子の粒径及び数が調整される。
半導体装置１００Ａの形成では、上記第２の実施の形態で述べた図８（Ａ）～図８（Ｃ）の工程の例に従って構造体１０１が形成された後、例えば、次の図１４に示すような方法が用いられ、表面２２０ａ及び内部に金属粒子２３０が設けられた絶縁層２２０が形成される。
図１４は第３の実施の形態に係る半導体装置の形成方法の一例について説明する図である。図１４（Ａ）及び図１４（Ｂ）にはそれぞれ、金属粒子及び絶縁層の形成工程の一例の要部断面図を模式的に示している。
例えば、プラズマＣＶＤ法を用いてＳｉＮ等の絶縁層２２０が形成される際、図１４（Ａ）に示すように、絶縁層２２０の原料ガス（絶縁層原料ガス）２２５と共に、Ｎｉ等の金属粒子２３０の原料ガス（金属粒子原料ガス）２３５が、構造体１０１に対して供給される。絶縁層原料ガス２２５には、シラン（ＳｉＨ４）や各種有機ケイ素化合物、Ｎ２、ＮＨ３等が用いられる。金属粒子原料ガス２３５には、塩化ニッケル等、各種金属の化合物が用いられる。
絶縁層原料ガス２２５と共に、金属粒子原料ガス２３５が供給されることで、図１４（Ｂ）に示すように、構造体１０１上に、絶縁層２２０が形成されると共に、その表面２２０ａ及び内部に、金属粒子２３０が形成される。例えば、絶縁層原料ガス２２５と金属粒子原料ガス２３５との混合比が調整されることで、絶縁層２２０の表面２２０ａに形成される金属粒子２３０の面密度及び粒径が調整される。更に、表面２２０ａ及び内部に金属粒子２３０が形成された絶縁層２２０（それが設けられた構造体１０１）の熱処理を行い、金属粒子２３０を凝集させることで、絶縁層２２０の表面２２０ａに形成される金属粒子２３０の面密度及び粒径が調整されてもよい。
また、絶縁層原料ガス２２５と共に、金属粒子原料ガス２３５が供給された時には、構造体１０１上に形成される絶縁層２２０の表面２２０ａ及び内部に、粒子ではなく、金属粒子原料ガス２３５の成分（金属の化合物又は元素）が混入された状態が得られてもよい。そのような状態から、不活性ガス雰囲気や還元性ガス雰囲気での熱処理が行われることで、図１４（Ｂ）に示すように、絶縁層２２０の表面２２０ａ及び内部に金属粒子２３０が形成されてもよい。その熱処理の条件が調整されることで、絶縁層２２０の表面２２０ａに形成される金属粒子２３０の面密度及び粒径が調整されてもよい。
また、絶縁層原料ガス２２５と共に、金属粒子原料ガス２３５が供給されて、或いはその後に熱処理されて得られる、金属粒子２３０が設けられた絶縁層２２０に対し、プラズマ処理やエッチング処理が行われてもよい。このようなプラズマ処理やエッチング処理が行われることで、絶縁層２２０の表面２２０ａに金属粒子２３０が露出されるようにしてもよく、それによって表面２２０ａに露出する金属粒子２３０の面密度及び粒径が調整されてもよい。
例えば、上記のような方法によって表面２２０ａ及び内部に金属粒子２３０が設けられた絶縁層２２０が形成された後、上記第２の実施の形態で述べた図９（Ｃ）の工程の例に従ってダイヤモンド層２４０が形成される。これにより、図１３に示したような半導体装置１００Ａが得られる。
絶縁層２２０の表面２２０ａに露出する金属粒子２３０の面密度及び粒径が調整されることで、ダイヤモンド核の面密度、結晶成長されるダイヤモンド粒子の粒径及び数が調整される。これにより、熱伝導率の高いダイヤモンド層２４０が形成され、構造体１０１とダイヤモンド層２４０との間の熱伝導性が高められる。構造体１０１の過熱、それによるＨＥＭＴの性能低下や損傷が効果的に抑えられる、高性能、高品質の半導体装置１００Ａが実現される。
［第４の実施の形態］
図１５は第４の実施の形態に係る半導体装置の一例について説明する図である。図１５には、半導体装置の一例の要部断面図を模式的に示している。
図１５に示す半導体装置１００Ｂは、構造体１０１（ここでは上記絶縁層１８０を含まない）のバリア層１４０上に、金属粒子２３０が設けられた絶縁層２２０を含む。金属粒子２３０が設けられた絶縁層２２０が有する開口部２２１においてゲート電極１５０とバリア層１４０とが（キャップ層等が介在される場合にはそのキャップ層等を介して）接続される。金属粒子２３０が設けられた絶縁層２２０上、及びゲート電極１５０上に、ダイヤモンド層２４０が設けられる。
半導体装置１００Ｂは、ゲート電極１５０、ソース電極１６０及びドレイン電極１７０の上に、金属粒子２３０が設けられた絶縁層２２０、並びに上記第２及び第３の実施の形態で述べたような絶縁層１８０が、設けられない構成を有する。このような構成により、半導体装置１００Ｂでは、構造体１０１とダイヤモンド層２４０との間に介在される比較的熱伝導率の低い絶縁材料の層の厚さを薄くする、或いはそのような層をなくすことができる。これにより、構造体１０１とダイヤモンド層２４０との間の熱伝導性がいっそう高められる。
半導体装置１００Ｂの形成では、例えば、次の図１６及び図１７に示すような方法が用いられる。
図１６及び図１７は第４の実施の形態に係る半導体装置の形成方法の一例について説明する図である。図１６（Ａ）～図１６（Ｃ）並びに図１７（Ａ）及び図１７（Ｂ）にはそれぞれ、半導体装置の形成工程の一例の要部断面図を模式的に示している。
まず、図１６（Ａ）に示すように、基板１１０上に、ＭＯＶＰＥ法を用いて、初期層（図示せず）及びバッファ層１２０、チャネル層１３０、並びにバリア層１４０が順次結晶成長される。これらの各層の結晶成長は、例えば、上記第２の実施の形態で述べた図８（Ａ）の工程の例に従って、行われる。各層の結晶成長後、図１６（Ａ）に示すように、バリア層１４０上に、表面２２０ａ及び内部に金属粒子２３０が設けられた絶縁層２２０が形成される。このような絶縁層２２０の形成は、例えば、上記第３の実施の形態で述べた図１４（Ａ）及び図１４（Ｂ）の工程の例に従って、行われる。バリア層１４０上には、表面２２０ａの金属粒子２３０の面密度及び粒径が調整された絶縁層２２０が形成される。
表面２２０ａ及び内部に金属粒子２３０が設けられた絶縁層２２０の形成後は、図１６（Ｂ）に示すように、ゲート電極１５０が形成される。例えば、上記第２の実施の形態で述べた図８（Ｃ）の工程の例に従い、絶縁層２２０の、ゲート電極１５０を形成する領域に開口部２２１が形成され、電極用金属が形成される。
ゲート電極１５０の形成後は、図１６（Ｃ）に示すように、表面２２０ａ及び内部に金属粒子２３０が設けられた絶縁層２２０上、及びゲート電極１５０上に、ダイヤモンド層２４０が形成される。ダイヤモンド層２４０の形成は、上記第２の実施の形態で述べた図９（Ｃ）の工程の例に従って、行われる。絶縁層２２０の表面２２０ａに設けられる金属粒子２３０の面密度及び粒径が調整されることで、結晶成長初期層に比較的大きな粒径のダイヤモンド粒子が形成され、このような状態から更に結晶成長が行われて、所定の厚さのダイヤモンド層２４０が形成される。
尚、ゲート電極１５０上に形成されるダイヤモンド粒子は、必ずしも大きな粒径で形成されていることを要しない。ゲート電極１５０とダイヤモンド層２４０（そのダイヤモンド粒子）との間には、比較的熱伝導率の低い絶縁材料の層が介在されないため、ダイヤモンド粒子が必ずしも大きな粒径でなくても、ゲート電極１５０との間で良好な熱伝導性が得られるためである。
ダイヤモンド層２４０の形成後は、図１７（Ａ）に示すように、ソース電極１６０及びドレイン電極１７０を形成する領域のダイヤモンド層２４０、金属粒子２３０が設けられた絶縁層２２０、及びバリア層１４０が、除去される。これらの層の除去には、例えば、フォトリソグラフィ技術及びエッチング技術が用いられる。
そして、図１７（Ｂ）に示すように、ソース電極１６０及びドレイン電極１７０が形成される。例えば、上記第２の実施の形態で述べた図８（Ｂ）の工程の例に従い、ソース電極１６０及びドレイン電極１７０を形成する領域の、バリア層１４０まで除去されて露出されたチャネル層１３０上に、電極用金属が形成され、オーミック接続される。
例えば、図１６（Ａ）～図１６（Ｃ）並びに図１７（Ａ）及び図１７（Ｂ）に示すような工程により、半導体装置１００Ｂが形成される。
尚、ここでは、ゲート電極１５０を形成した後に（図１６（Ｂ））、ダイヤモンド層２４０を形成する例を示した（図１６（Ｃ））。このほか、金属粒子２３０が設けられた絶縁層２２０上に、ゲート電極１５０を形成せずにダイヤモンド層２４０を形成し、ダイヤモンド層２４０の形成後に、エッチング技術等を用いてバリア層１４０に通じる開口部を形成し、そこにゲート電極１５０を形成してもよい。
［第５の実施の形態］
図１８は第５の実施の形態に係る半導体装置の一例について説明する図である。図１８には、半導体装置の一例の要部断面図を模式的に示している。
図１８に示す半導体装置１００Ｃは、オーミック電極として機能するソース電極１６０及びドレイン電極１７０の下部にそれぞれ、ｎ型不純物を含有するＧａＮ（ｎ型ＧａＮ）等の窒化物半導体を用いたコンタクト層１６１及びコンタクト層１７１が設けられた構成を有する。半導体装置１００Ｃは、このような構成を有する点で、上記第２の実施の形態で述べた半導体装置１００と相違する。コンタクト層１６１及びコンタクト層１７１はそれぞれ、チャネル層１３０に形成された凹部１３１ａ及び凹部１３１ｂに設けられる。コンタクト層１６１及びコンタクト層１７１は、例えば、チャネル層１３０の、バリア層１４０との接合界面近傍に形成される２ＤＥＧ２００と接続されるように、設けられる。
コンタクト層１６１及びコンタクト層１７１の上にそれぞれ、オーミック電極として機能するソース電極１６０及びドレイン電極１７０が形成されることで、ソース電極１６０及びドレイン電極１７０とチャネル層１３０との間の接続抵抗が低減される。これにより、ソース電極１６０とドレイン電極１７０との間に流れる電流の増大、即ち、半導体装置１００Ｃの大電流化が実現される。
半導体装置１００Ｃでは、ソース電極１６０及びドレイン電極１７０の間に大電流が流れるようになると、構造体１０１の発熱量が増大するが、構造体１０１で発生する熱は、上記のように、ダイヤモンド層２４０に効率的に伝達され、放熱される。従って、構造体１０１の過熱が抑えられ、キャリアである電子の移動度の低下が効果的に抑えられる。また、構造体１０１の過熱による損傷が効果的に抑えられる。上記構成により、大電流化された、高性能、高品質の半導体装置１００Ｃが実現される。
尚、上記のようなコンタクト層１６１及びコンタクト層１７１は、上記第３の実施の形態で述べた半導体装置１００Ａ、及び上記第４の実施の形態で述べた半導体装置１００Ｂにも、同様に適用可能である。
［第６の実施の形態］
図１９は第６の実施の形態に係る半導体装置の一例について説明する図である。図１９には、半導体装置の一例の要部断面図を模式的に示している。
図１９に示す半導体装置１００Ｄは、構造体１０１の基板１１０の、バッファ層１２０（並びにチャネル層１３０及びバリア層１４０等）が設けられる面（表面）１１０ａと反対側の面（裏面）１１０ｂに、ダイヤモンド層２５０が設けられた構成を有する。半導体装置１００Ｄは、このような構成を有する点で、上記第２の実施の形態で述べた半導体装置１００と相違する。
基板１１０の裏面１１０ｂに設けられるダイヤモンド層２５０は、基板１１０の裏面１１０ｂに結晶成長されて形成されるダイヤモンド層でもよいし、熱伝導性の接合材等を用いて基板１１０の裏面１１０ｂに接合されたダイヤモンド基板でもよい。また、ダイヤモンド層２５０として用いられるダイヤモンド基板上に、基板１１０が結晶成長されてもよい。
半導体装置１００Ｄでは、構造体１０１の基板１１０の表面１１０ａ側上方にダイヤモンド層２４０が設けられるほか、その反対側である構造体１０１の基板１１０の裏面１１０ｂ側にもダイヤモンド層２５０が設けられる。構造体１０１で発生する熱は、ダイヤモンド層２４０及びダイヤモンド層２５０に伝達され、ダイヤモンド層２４０及びダイヤモンド層２５０から外部へ放熱される。これにより、構造体１０１の過熱、それによるＨＥＭＴの性能低下や損傷が、いっそう効果的に抑えられる、高性能、高品質の半導体装置１００Ｄが実現される。
尚、上記のようなダイヤモンド層２５０は、上記第３の実施の形態で述べた半導体装置１００Ａ、上記第４の実施の形態で述べた半導体装置１００Ｂ、及び上記第５の実施の形態で述べた半導体装置１００Ｃにも、同様に適用可能である。
［第７の実施の形態］
図２０は第７の実施の形態に係る半導体装置の一例について説明する図である。図２０には、半導体装置の一例の要部断面図を模式的に示している。
図２０に示す半導体装置１００Ｅは、ＳＢＤの一例である。半導体装置１００Ｅは、基板１１０、初期層（図示せず）及びバッファ層１２０、チャネル層１３０、バリア層１４０、カソード電極２６０（オーミック電極）並びにアノード電極２７０（ショットキー電極）を含む構造体１０２を備える。半導体装置１００Ｅは更に、構造体１０２上に設けられた絶縁層２２０、金属粒子２３０並びにダイヤモンド層２４０を備える。
半導体装置１００Ｅの基板１１０、初期層及びバッファ層１２０、チャネル層１３０並びにバリア層１４０には、上記第２の実施の形態で述べた半導体装置１００と同様の材料が用いられる。カソード電極２６０及びアノード電極２７０には、金属材料が用いられる。カソード電極２６０は、オーミック電極として機能するようにチャネル層１３０上に設けられ、アノード電極２７０は、ショットキー電極として機能するようにチャネル層１３０上に設けられる。カソード電極２６０及びアノード電極２７０はそれぞれ、オーミック電極及びショットキー電極として機能すれば、バリア層１４０上に設けられてもよい。
これらの基板１１０、初期層及びバッファ層１２０、チャネル層１３０、バリア層１４０、カソード電極２６０並びにアノード電極２７０を含む構造体１０２上に、上記第２の実施の形態で述べた半導体装置１００と同様に、金属粒子２３０が設けられた絶縁層２２０、及びダイヤモンド層２４０が形成される。即ち、構造体１０２上に、表面２２０ａに金属粒子２３０が設けられた絶縁層２２０が形成され、その表面２２０ａに、ダイヤモンド層２４０が形成される。
絶縁層２２０の表面２２０ａに露出する金属粒子２３０の面密度及び粒径が調整されることで、ダイヤモンド核の面密度、結晶成長されるダイヤモンド粒子の粒径及び数が調整される。これにより、熱伝導率の高いダイヤモンド層２４０が形成され、構造体１０２とダイヤモンド層２４０との間の熱伝導性が高められる。構造体１０２の過熱、それによるＳＢＤの性能低下や損傷が効果的に抑えられる、高性能、高品質の半導体装置１００Ｅが実現される。
このように、上記第２の実施の形態で述べたような、金属粒子２３０が設けられた絶縁層２２０及びその上のダイヤモンド層２４０は、ＨＥＭＴの機能を有する構造体１０１上に限らず、ＳＢＤの機能を有する構造体１０２上に設けることもできる。
尚、半導体装置１００Ｅでは、上記第３の実施の形態で述べた例に従い、表面２２０ａ及び内部に金属粒子２３０が設けられた絶縁層２２０が用いられてもよい。また、半導体装置１００Ｅでは、上記第４の実施の形態で述べた例に従い、カソード電極２６０及びアノード電極２７０の上に絶縁層２２０が設けられない構成が採用されてもよい。また、半導体装置１００Ｅでは、上記第５の実施の形態で述べた例に従い、カソード電極２６０の下部、アノード電極２７０の下部に、コンタクト層等の別の層が設けられてもよい。また、半導体装置１００Ｅでは、上記第６の実施の形態で述べた例に従い、基板１１０の裏面１１０ｂに更に、ダイヤモンド層２５０が設けられてもよい。
以上、第１～第７の実施の形態で述べたような構成を有する半導体装置１，１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ等は、各種電子装置に適用することができる。一例として、上記のような構成を有する半導体装置を、半導体パッケージ、力率改善回路、電源装置及び増幅器に適用する場合について、以下に説明する。
［第８の実施の形態］
ここでは、上記のような構成を有する半導体装置の、半導体パッケージへの適用例を、第８の実施の形態として説明する。
図２１は第８の実施の形態に係る半導体パッケージの一例について説明する図である。図２１には、半導体パッケージの一例の要部平面図を模式的に示している。
図２１に示す半導体パッケージ３００は、ディスクリートパッケージの一例である。半導体パッケージ３００は、例えば、上記第２の実施の形態で述べた半導体装置１００、半導体装置１００が搭載されたリードフレーム３１０、及びそれらを封止する樹脂３２０を含む。
半導体装置１００は、リードフレーム３１０のダイパッド３１０ａ上にダイアタッチ材等（図示せず）を用いて搭載される。半導体装置１００には、上記ゲート電極１５０に接続されたパッド１５０ａ、ソース電極１６０に接続されたパッド１６０ａ及びドレイン電極１７０に接続されたパッド１７０ａが設けられる。パッド１５０ａ、パッド１６０ａ及びパッド１７０ａはそれぞれ、Ａｌ等のワイヤ３３０を用いてリードフレーム３１０のゲートリード３１１、ソースリード３１２及びドレインリード３１３に接続される。ゲートリード３１１、ソースリード３１２及びドレインリード３１３の各一部が露出するように、リードフレーム３１０とそれに搭載された半導体装置１００及びそれらを接続するワイヤ３３０が、樹脂３２０で封止される。
例えば、上記第２の実施の形態で述べた半導体装置１００が用いられ、このような構成を有する半導体パッケージ３００が得られる。上記のように、半導体装置１００では、金属粒子２３０が設けられた絶縁層２２０の表面２２０ａに、熱伝導率の高いダイヤモンド層２４０が形成され、構造体１０１とダイヤモンド層２４０との間の熱伝導性が高められる。これにより、構造体１０１の過熱、ＨＥＭＴの性能低下や損傷が効果的に抑えられる。このような優れた特性を有する半導体装置１００が用いられ、高性能、高品質の半導体パッケージ３００が実現される。
ここでは、半導体装置１００を例にしたが、ＨＥＭＴの機能を有する他の半導体装置１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ等を用いて、同様に高性能、高品質の半導体パッケージを得ることが可能である。
また、ＳＢＤの機能を有する半導体装置１００Ｅ等を用いて半導体パッケージを得ることもできる。上記のように、半導体装置１００Ｅ等では、ＳＢＤの機能を有する構造体１０２とダイヤモンド層２４０との間の熱伝導性が高められ、構造体１０２の過熱、それによるＳＢＤの性能低下や損傷が効果的に抑えられる。このような優れた特性を有する半導体装置１００Ｅ等が用いられ、高性能、高品質の半導体パッケージが実現される。
［第９の実施の形態］
ここでは、上記のような構成を有する半導体装置の、力率改善回路への適用例を、第９の実施の形態として説明する。
図２２は第９の実施の形態に係る力率改善回路の一例について説明する図である。図２２には、力率改善回路の一例の等価回路図を示している。
図２２に示す力率改善（Power Factor Correction；ＰＦＣ）回路４００は、スイッチ素子４１０、ダイオード４２０、チョークコイル４３０、コンデンサ４４０、コンデンサ４５０、ダイオードブリッジ４６０及び交流電源４７０（ＡＣ）を含む。
ＰＦＣ回路４００において、スイッチ素子４１０のドレイン電極と、ダイオード４２０のアノード端子及びチョークコイル４３０の一端子とが接続される。スイッチ素子４１０のソース電極と、コンデンサ４４０の一端子及びコンデンサ４５０の一端子とが接続される。コンデンサ４４０の他端子とチョークコイル４３０の他端子とが接続される。コンデンサ４５０の他端子とダイオード４２０のカソード端子とが接続される。また、スイッチ素子４１０のゲート電極には、ゲートドライバが接続される。コンデンサ４４０の両端子間には、ダイオードブリッジ４６０を介して交流電源４７０が接続され、コンデンサ４５０の両端子間から直流電源（ＤＣ）が取り出される。
例えば、このような構成を有するＰＦＣ回路４００のスイッチ素子４１０に、ＨＥＭＴの機能を有する上記半導体装置１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ等が用いられる。上記のように、これらの半導体装置１００等では、金属粒子２３０が設けられた絶縁層２２０の表面２２０ａに、熱伝導率の高いダイヤモンド層２４０が形成され、構造体１０１とダイヤモンド層２４０との間の熱伝導性が高められる。これにより、構造体１０１の過熱、それによるＨＥＭＴの性能低下や損傷が効果的に抑えられる。このような優れた特性を有する半導体装置１００等が用いられ、高性能、高品質のＰＦＣ回路４００が実現される。
また、ＰＦＣ回路４００のダイオード４２０やダイオードブリッジ４６０には、ＳＢＤの機能を有する上記半導体装置１００Ｅ等が用いられてもよい。上記のように、半導体装置１００Ｅ等では、ＳＢＤの機能を有する構造体１０２とダイヤモンド層２４０との間の熱伝導性が高められ、構造体１０２の過熱、それによるＳＢＤの性能低下や損傷が効果的に抑えられる。このような優れた特性を有する半導体装置１００Ｅ等が用いられ、高性能、高品質のＰＦＣ回路４００が実現される。
［第１０の実施の形態］
ここでは、上記のような構成を有する半導体装置の、電源装置への適用例を、第１０の実施の形態として説明する。
図２３は第１０の実施の形態に係る電源装置の一例について説明する図である。図２３には、電源装置の一例の等価回路図を示している。
図２３に示す電源装置５００は、高圧の一次側回路５１０及び低圧の二次側回路５２０、並びに一次側回路５１０と二次側回路５２０との間に設けられるトランス５３０を含む。一次側回路５１０には、上記第９の実施の形態で述べたようなＰＦＣ回路４００、及びＰＦＣ回路４００のコンデンサ４５０の両端子間に接続されたインバータ回路、例えば、フルブリッジインバータ回路５４０が含まれる。フルブリッジインバータ回路５４０には、複数（ここでは一例として４つ）のスイッチ素子５４１、スイッチ素子５４２、スイッチ素子５４３及びスイッチ素子５４４が含まれる。二次側回路５２０には、複数（ここでは一例として３つ）のスイッチ素子５２１、スイッチ素子５２２及びスイッチ素子５２３が含まれる。
例えば、このような構成を有する電源装置５００の、一次側回路５１０に含まれるＰＦＣ回路４００のスイッチ素子４１０、及びフルブリッジインバータ回路５４０のスイッチ素子５４１～５４４に、ＨＥＭＴの機能を有する上記半導体装置１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ等が用いられる。例えば、電源装置５００の、二次側回路５２０のスイッチ素子５２１～５２３には、シリコンを用いた通常のＭＩＳ型ＦＥＴが用いられる。上記のように、半導体装置１００等では、金属粒子２３０が設けられた絶縁層２２０の表面２２０ａに、熱伝導率の高いダイヤモンド層２４０が形成され、構造体１０１とダイヤモンド層２４０との間の熱伝導性が高められる。これにより、構造体１０１の過熱、それによるＨＥＭＴの性能低下や損傷が効果的に抑えられる。このような優れた特性を有する半導体装置１００等が用いられ、高性能、高品質の電源装置５００が実現される。
また、一次側回路５１０に含まれるＰＦＣ回路４００のダイオード４２０やダイオードブリッジ４６０には、上記第９の実施の形態で述べたように、ＳＢＤの機能を有する上記半導体装置１００Ｅ等が用いられてもよい。優れた特性を有する半導体装置１００Ｅ等が用いられ、高性能、高品質のＰＦＣ回路４００が実現され、そのようなＰＦＣ回路４００が用いられ、高性能、高品質の電源装置５００が実現される。
［第１１の実施の形態］
ここでは、上記のような構成を有する半導体装置の、増幅器への適用例を、第１１の実施の形態として説明する。
図２４は第１１の実施の形態に係る増幅器の一例について説明する図である。図２４には、増幅器の一例の等価回路図を示している。
図２４に示す増幅器６００は、ディジタルプレディストーション回路６１０、ミキサー６２０、ミキサー６３０及びパワーアンプ６４０を含む。
ディジタルプレディストーション回路６１０は、入力信号の非線形歪みを補償する。ミキサー６２０は、非線形歪みが補償された入力信号ＳＩと交流信号とをミキシングする。パワーアンプ６４０は、入力信号ＳＩが交流信号とミキシングされた信号を増幅する。増幅器６００では、例えば、スイッチの切り替えにより、出力信号ＳＯをミキサー６３０で交流信号とミキシングしてディジタルプレディストーション回路６１０に送出することができる。増幅器６００は、高周波増幅器、高出力増幅器として使用することができる。
例えば、このような構成を有する増幅器６００のパワーアンプ６４０に、ＨＥＭＴの機能を有する上記半導体装置１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ等が用いられる。上記のように、半導体装置１００等では、金属粒子２３０が設けられた絶縁層２２０の表面２２０ａに、熱伝導率の高いダイヤモンド層２４０が形成され、構造体１０１とダイヤモンド層２４０との間の熱伝導性が高められる。これにより、構造体１０１の過熱、それによるＨＥＭＴの性能低下や損傷が効果的に抑えられる。このような優れた特性を有する半導体装置１００等が用いられ、高性能、高品質の増幅器６００が実現される。
また、増幅器６００にダイオードが用いられる場合、そのダイオードには、ＳＢＤの機能を有する上記半導体装置１００Ｅ等が用いられてもよい。優れた特性を有する半導体装置１００Ｅ等が用いられ、高性能、高品質の増幅器６００が実現される。
上記半導体装置１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ等を適用した各種電子装置（上記第８～第１１の実施の形態で述べた半導体パッケージ３００、ＰＦＣ回路４００、電源装置５００及び増幅器６００等）は、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
１，１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ 半導体装置
２ 熱
１０，１１０ 基板
１０ａ，２０ａ，１１０ａ，２２０ａ 表面
１１ 半導体素子
２０，１８０，２２０ 絶縁層
３０，２３０ 金属粒子
４０，４０Ａ，２４０，２５０ ダイヤモンド層
４１ ダイヤモンド核
４２ ダイヤモンド結晶
４３，４３Ａ，２４３ ダイヤモンド粒子
１０１，１０２ 構造体
１１０ｂ 裏面
１２０ バッファ層
１３０ チャネル層
１３１ａ，１３１ｂ 凹部
１４０ バリア層
１５０ ゲート電極
１５０ａ，１６０ａ，１７０ａ パッド
１６０ ソース電極
１６１，１７１ コンタクト層
１７０ ドレイン電極
１８１，２２１ 開口部
２００ ２ＤＥＧ
２２５ 絶縁層原料ガス
２３１ 金属層
２３５ 金属粒子原料ガス
２６０ カソード電極
２７０ アノード電極
３００ 半導体パッケージ
３１０ リードフレーム
３１０ａ ダイパッド
３１１ ゲートリード
３１２ ソースリード
３１３ ドレインリード
３２０ 樹脂
３３０ ワイヤ
４００ ＰＦＣ回路
４１０，５２１，５２２，５２３，５４１，５４２，５４３，５４４ スイッチ素子
４２０ ダイオード
４３０ チョークコイル
４４０，４５０ コンデンサ
４６０ ダイオードブリッジ
４７０ 交流電源
５００ 電源装置
５１０ 一次側回路
５２０ 二次側回路
５３０ トランス
５４０ フルブリッジインバータ回路
６００ 増幅器
６１０ ディジタルプレディストーション回路
６２０，６３０ ミキサー
６４０ パワーアンプ

Claims (9)

  1. 基板と、
    前記基板に設けられ、シリコンを含有する絶縁層と、
    前記絶縁層の表面に分散して設けられた第１金属粒子群と、
    前記絶縁層の内部に設けられた第２金属粒子と、
    前記表面に設けられた第１ダイヤモンド層と
    を含むことを特徴とする半導体装置。
  2. 前記第１金属粒子群の前記表面における面密度は、１×１０４ｃｍ－２以上であって且つ１×１０１２ｃｍ－２以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１金属粒子群の粒径は、２ｎｍ以上であって且つ１μｍ以下であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１金属粒子群は、イリジウム、白金、ニッケル、モリブデン、タングステン、銅及び金のうちの１種又は２種以上を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第１ダイヤモンド層は、前記表面の、前記第１金属粒子群が設けられた各々の位置に、結晶粒を有することを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
  6. 前記基板は、
    第１窒化物半導体を含有するチャネル層と、
    前記チャネル層に積層され、第２窒化物半導体を含有するバリア層と、
    前記バリア層の、前記チャネル層とは反対の側に設けられるゲート電極と、
    前記チャネル層の、前記ゲート電極が設けられる側にあって前記ゲート電極を挟むように設けられるソース電極及びドレイン電極と
    を含み、
    前記基板の、前記ゲート電極、前記ソース電極及び前記ドレイン電極が設けられる側に、前記絶縁層が設けられることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記基板の、前記第１ダイヤモンド層とは反対の側に設けられた第２ダイヤモンド層を含むことを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
  8. 基板に、シリコンを含有する絶縁層を形成する工程と、
    前記絶縁層の表面に第１金属粒子群を分散させて形成する工程と、
    前記絶縁層の内部に第２金属粒子を形成する工程と、
    前記表面に第１ダイヤモンド層を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  9. 基板と、
    前記基板に設けられ、シリコンを含有する絶縁層と、
    前記絶縁層の表面に分散して設けられた第１金属粒子群と、
    前記絶縁層の内部に設けられた第２金属粒子と、
    前記表面に設けられた第１ダイヤモンド層と
    を含む半導体装置を備えることを特徴とする電子装置。
JP2019152859A 2019-08-23 2019-08-23 半導体装置、半導体装置の製造方法及び電子装置 Active JP7352073B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019152859A JP7352073B2 (ja) 2019-08-23 2019-08-23 半導体装置、半導体装置の製造方法及び電子装置
US16/929,811 US11923447B2 (en) 2019-08-23 2020-07-15 Semiconductor device, method of manufacturing semiconductor device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019152859A JP7352073B2 (ja) 2019-08-23 2019-08-23 半導体装置、半導体装置の製造方法及び電子装置

Publications (2)

Publication Number Publication Date
JP2021034546A JP2021034546A (ja) 2021-03-01
JP7352073B2 true JP7352073B2 (ja) 2023-09-28

Family

ID=74647048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019152859A Active JP7352073B2 (ja) 2019-08-23 2019-08-23 半導体装置、半導体装置の製造方法及び電子装置

Country Status (2)

Country Link
US (1) US11923447B2 (ja)
JP (1) JP7352073B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019122888B4 (de) * 2019-08-27 2024-09-26 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
US20230307313A1 (en) * 2022-03-24 2023-09-28 Intel Corporation Substrate for improved heat dissipation and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103705A (ja) 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2018024541A (ja) 2016-08-09 2018-02-15 三菱電機株式会社 ダイヤモンド基板の製造方法及び半導体装置の製造方法
US20190071779A1 (en) 2017-09-06 2019-03-07 Wisconsin Alumni Research Foundation Plasmonic diamond films and related methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350189A (ja) 1989-07-18 1991-03-04 Fujitsu Ltd ダイヤモンド膜の堆積方法
JPH05339730A (ja) * 1992-06-04 1993-12-21 Fujitsu Ltd ダイヤモンド被膜の形成方法
JPH05347299A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 半導体装置
JP3226367B2 (ja) * 1993-03-05 2001-11-05 日本特殊陶業株式会社 ダイヤモンドの選択形成方法
US5803967A (en) * 1995-05-31 1998-09-08 Kobe Steel Usa Inc. Method of forming diamond devices having textured and highly oriented diamond layers therein
JPH09263488A (ja) * 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd ダイヤモンド膜の製造方法
US7306674B2 (en) * 2001-01-19 2007-12-11 Chevron U.S.A. Inc. Nucleation of diamond films using higher diamondoids
US20060222850A1 (en) * 2005-04-01 2006-10-05 The University Of Chicago Synthesis of a self assembled hybrid of ultrananocrystalline diamond and carbon nanotubes
GB2428690B (en) * 2005-06-22 2010-12-29 Element Six Ltd High colour diamond
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
US9685513B2 (en) 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
US9147615B2 (en) * 2014-02-14 2015-09-29 International Business Machines Corporation Ambipolar synaptic devices
US10090172B2 (en) * 2015-11-11 2018-10-02 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103705A (ja) 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2018024541A (ja) 2016-08-09 2018-02-15 三菱電機株式会社 ダイヤモンド基板の製造方法及び半導体装置の製造方法
US20190071779A1 (en) 2017-09-06 2019-03-07 Wisconsin Alumni Research Foundation Plasmonic diamond films and related methods

Also Published As

Publication number Publication date
JP2021034546A (ja) 2021-03-01
US20210057305A1 (en) 2021-02-25
US11923447B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US7508014B2 (en) Field effect transistor including a gate electrode and an additional electrode
CN102694013B (zh) 采用耗尽模式GaN基FET的串叠电路
US8962409B2 (en) Semiconductor device and fabrication method
TWI485850B (zh) 化合物半導體裝置及其製造方法
JP7019942B2 (ja) 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
CN101689561A (zh) 高压GaN基异质结晶体管的终止结构和接触结构
JP2012134493A (ja) インジウムガリウムナイトライド層を有する高電子移動度トランジスタ
US20190214494A1 (en) Compound semiconductor device and fabrication method
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JPWO2012008027A1 (ja) 化合物半導体装置及びその製造方法
JP7352073B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP7545044B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP7594176B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2021052025A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2021114590A (ja) 半導体装置、半導体装置の製造方法及び電子装置
US11688663B2 (en) Semiconductor device, semiconductor device fabrication method, and electronic device
JP7571390B2 (ja) 半導体装置
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
CN114175273B (zh) 半导体器件和其制造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2024115101A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2021145049A (ja) 半導体装置
JP2025002282A (ja) 窒化物半導体装置、窒化物半導体装置の製造方法及びエピタキシャル基板
TW202308160A (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230828

R150 Certificate of patent or registration of utility model

Ref document number: 7352073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150