JP2021145049A

JP2021145049A - 半導体装置

Info

Publication number: JP2021145049A
Application number: JP2020043056A
Authority: JP
Inventors: 潤也矢板; Junya Yaita
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2020-03-12
Filing date: 2020-03-12
Publication date: 2021-09-24

Abstract

【課題】放熱性を向上することができる半導体装置を提供する。【解決手段】半導体装置１００は、表面にＩｎを含有する窒化物半導体のキャップ層１０６を備えた半導体積層構造１９０と、前記半導体積層構造上に形成されたソース電極１０７、ゲート電極１０９及びドレイン電極１０８と、前記キャップ層に接触するダイヤモンド層１１０と、を有する。Ｉｎを含有する窒化物半導体のキャップ層を半導体積層構造の表面に設け、キャップ層にダイヤモンド層を接触させることで、Ｇａの脱離を抑制できる。【選択図】図１

Description

本開示は、半導体装置に関する。

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、窒化物半導体の一種であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮは、高い破壊電界強度を有しており、高電圧動作及び高出力を得る電源用の半導体デバイスの材料として極めて有望である。

窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系ＨＥＭＴでは、ＧａＮを電子走行層、ＡｌＧａＮをキャリア供給層として用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴが注目されている。

ＨＥＭＴ等の半導体装置は、出力が高くなるほど、発熱量が大きくなる。そこで、ＨＥＭＴのＡｌＧａＮの障壁層上に絶縁膜を介してダイヤモンドの放熱膜が設けられた構造が提案されている。

特開２００７−１５７８２９号公報特開２０１４−１８７３８５号公報

Jpn. J. Appl. Phys. 40 (2001) L245-L248

しかしながら、ダイヤモンドの放熱膜を備えた従来の半導体装置によっても十分な放熱性が得られない。

本開示の目的は、放熱性を向上することができる半導体装置を提供することにある。

本開示の一形態によれば、表面にＩｎを含有する窒化物半導体のキャップ層を備えた半導体積層構造と、前記半導体積層構造上に形成されたソース電極、ゲート電極及びドレイン電極と、前記キャップ層に接触するダイヤモンド層と、を有する半導体装置が提供される。

本開示によれば、放熱性を向上することができる。

第１実施形態に係る半導体装置を示す断面図である。第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。キャップ層内でのＩｎ組成の分布を示す図である。第２実施形態に係る半導体装置を示す断面図である。第３実施形態に係るディスクリートパッケージを示す図である。第４実施形態に係るＰＦＣ回路を示す結線図である。第５実施形態に係る電源装置を示す結線図である。第６実施形態に係る増幅器を示す結線図である。

ダイヤモンド層を備えた従来の半導体装置においては、絶縁膜の熱伝導率がダイヤモンド層の熱伝導率よりも著しく低いため、絶縁膜が薄くても、絶縁膜による熱伝導の阻害は避けられない。例えば、ダイヤモンドの熱伝導率は２０００Ｗ／ｍ・Ｋであるのに対し、チタンカーボン（ＴｉＣ）の熱伝導率は２０Ｗ／ｍ・Ｋ程度であり、窒化シリコン（ＳｉＮ_ｘ）の熱伝導率は１Ｗ／ｍ・Ｋ程度である。絶縁膜を形成せずにダイヤモンド層をＡｌＧａＮ層に直接接するように形成することも考えられるが、その場合には、次のような理由で、ＡｌＧａＮ層からＧａが脱離し、ＡｌＧａＮ層の結晶が破壊され、半導体装置の特性が変動してしまう。

ここで、Ｇａが脱離する理由について説明する。ダイヤモンド層は化学気相成長（chemical vapor deposition：ＣＶＤ）法により形成される。ＣＶＤ法によるダイヤモンド層の形成では、水素ガス及びメタンガスが熱又はマイクロ波等によって分解され、ＡｌＧａＮ層等が形成された基板上に炭素が堆積する。このとき、ＡｌＧａＮ層が水素ガスに晒されると、Ｇａの脱離が引き起こされる。

本願発明者は、絶縁膜を用いずにＧａの脱離を抑制できる構造について鋭意検討を行った。この結果、Ｉｎを含有する窒化物半導体のキャップ層を半導体積層構造の表面に設け、キャップ層にダイヤモンド層を接触させることで、Ｇａの脱離を抑制できることに想到した。ＩｎとＮとの間の結合エネルギがＧａとＮとの間の結合エネルギよりも小さい。このため、Ｉｎは、ダイヤモンド層を形成する際の水素含有雰囲気下において、Ｇａよりも脱離しやすく、Ｇａの脱離を抑制する。また、ダイヤモンド層は、例えば３５０℃〜１２００℃の温度で形成されるところ、Ｉｎはこの温度で表面に濃縮しやすい。従って、ダイヤモンド層の形成中にＧａの脱離を抑制する効果を向上することもできる。

また、半導体積層構造に含まれるキャップ層の熱伝導率は、絶縁膜の熱伝導率よりも高い。これは、キャップ層は結晶構造を備えるのに対し、絶縁膜は非晶質であり、キャップ層におけるフォノンの平均自由行程が絶縁膜におけるフォノンの平均自由行程より長いからである。

以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

（第１実施形態）
第１実施形態について説明する。第１実施形態は、高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）を含む半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す断面図である。

第１実施形態に係る半導体装置１００では、図１に示すように、基板１０１の上方に窒化物半導体積層構造１９０が形成されている。窒化物半導体積層構造１９０には、初期層１０２、バッファ層１０３、電子走行層（チャネル層）１０４、電子供給層（バリア層）１０５及びキャップ層１０６が含まれる。初期層１０２は基板１０１上に形成されている。バッファ層１０３は初期層１０２上に形成されている。電子走行層１０４はバッファ層１０３上に形成されている。電子供給層１０５は電子走行層１０４上に形成されている。キャップ層１０６は電子供給層１０５上に形成されている。窒化物半導体積層構造１９０は半導体積層構造の一例である。

基板１０１は、例えばＳｉ基板である。初期層１０２は、例えば厚さが１５０ｎｍ〜１７０ｎｍのＡｌＮ層である。バッファ層１０３は、例えばＡｌ組成ｚが相違する複数のＡｌ_ｚＧａ_１−ｚＮ層（０．２０＜ｚ＜０．８０）を含む。Ａｌ組成は初期層１０２側で最も高く、電子走行層１０４側で最も低くてもよい。バッファ層１０３の厚さは、例えば４００ｎｍ〜６００ｎｍである。電子走行層１０４は、例えば厚さが８００ｎｍ〜１２００ｎｍのＧａＮ層である。電子供給層１０５は、例えば厚さが２０ｎｍ〜４０ｎｍのＡｌ_０．２０Ｇａ_０．８０Ｎ層である。電子供給層１０５の材料にＩｎＡｌＧａＮが用いられてもよい。キャップ層１０６は、例えば２ｎｍ〜１５ｎｍのＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ層（０．００＜ｘ≦１．００、０．００≦ｙ＜１．００）である。電子走行層１０４の上面近傍に二次元電子ガス（２ＤＥＧ）１２０が存在する。

窒化物半導体積層構造１９０に、素子領域を画定する素子分離領域が形成されており、素子領域内において、キャップ層１０６にソース用の開口部１１１ｓ及びドレイン用の開口部１１１ｄが形成されている。開口部１１１ｓ内にソース電極１０７が形成され、開口部１１１ｄ内にドレイン電極１０８が形成されている。ソース電極１０７及びドレイン電極１０８は、例えば厚さが１０ｎｍ〜５０ｎｍのＴａ膜及びその上の厚さが１００ｎｍ〜５００ｎｍのＡｌ膜を含む。ソース電極１０７及びドレイン電極１０８は電子供給層１０５にオーミック接触している。

ソース電極１０７とドレイン電極１０８との間でキャップ層１０６上にゲート電極１０９が形成されている。ゲート電極１０９は、例えば厚さが１０ｎｍ〜５０ｎｍのＮｉ膜及びその上の厚さが３００ｎｍ〜５００ｎｍのＡｕ膜を含み、キャップ層１０６にショットキー接触している。

キャップ層１０６上にダイヤモンド層１１０が形成されている。ダイヤモンド層１１０はキャップ層１０６に接触している。ダイヤモンド層１１０は、例えばゲート電極１０９とソース電極１０７との間、及びゲート電極１０９とドレイン電極１０８との間でキャップ層１０６に接触している。ダイヤモンド層１１０の厚さは、例えば１μｍ以上である。ここでいうダイヤモンド層１１０の厚さは、キャップ層１０６に接触する領域での厚さである。

半導体装置１００では、キャップ層１０６が、Ｉｎを含有する窒化物半導体から構成される。従って、ダイヤモンド層１１０の形成の際にキャップ層１０６が水素ガスに晒されても、Ｇａの脱離が抑制され、キャップ層１０６の結晶は安定している。このため、半導体装置１００に安定した特性を得ることができる。

また、キャップ層１０６は比較的良好な熱伝導率は窒化シリコン等の絶縁体の熱伝導率より高く、ダイヤモンド層１１０がキャップ層１０６に直接接触しているため、２ＤＥＧ１２０付近で生じた熱を低い熱抵抗でダイヤモンド層１１０に伝導させることができる。従って、放熱性を向上することができる。

なお、キャップ層１０６の組成は厚さ方向で均一でなくてもよい。例えば、キャップ層１０６のダイヤモンド層１１０に接触する第１面１０６ＡにおけるＩｎ組成ｘが、キャップ層１０６の第１面１０６Ａとは反対側の第２面１０６ＢにおけるＩｎ組成ｘより高くてもよい。例えば、第１面１０６ＡにおけるＩｎ組成ｘは０．０４以上であることが好ましい。つまり、キャップ層１０６の全体の組成は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１）で表され、第１面１０６Ａにおける組成は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０．０４≦ｘ≦１、０≦ｙ＜１）で表されることが好ましい。第１面１０６ＡにおけるＩｎ組成ｘが０．０４以上である場合に、Ｇａの脱離を抑制する効果が特に高いからである。

次に、第１実施形態に係る半導体装置１００の製造方法について説明する。図２〜図４は、第１実施形態に係る半導体装置１００の製造方法を示す断面図である。

まず、図２（ａ）に示すように、基板１０１上に窒化物半導体積層構造１９０を形成する。窒化物半導体積層構造１９０の形成では、初期層１０２、バッファ層１０３、電子走行層１０４、電子供給層１０５及びキャップ層１０６を、例えば有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法等の結晶成長法により形成することができる。ここでは、ＭＯＶＰＥ法により窒化物半導体積層構造１９０を形成することとする。ＭＯＶＰＥ法により窒化物半導体積層構造１９０を形成する場合、原料ガスとして、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡｌ）ガスと、Ｇａ源であるトリメチルガリウム（ＴＭＧａ）ガスと、Ｉｎ源であるトリメチルインジウム（ＴＭＩｎ）ガスと、Ｎ源であるアンモニア（ＮＨ_３）ガスとの混合ガスを用いる。キャリアガスとして水素（Ｈ_２）ガス又は窒素（Ｎ_２）ガスを用いる。成長させる窒化物半導体層の組成に応じて、ＴＭＡｌガス、ＴＭＧａガス及びＴＭＩｎガスの供給の有無及び流量を適宜設定する。ＮＨ_３ガスの流量は、例えば１００ｃｃｍ〜１０Ｌｍ程度とする。

例えば、初期層１０２、バッファ層１０３、電子走行層１０４及び電子供給層１０５を形成する際に、成長圧力は１ｋＰａ〜１００ｋＰａ程度、好ましくは約７ｋＰａ（５０Ｔｏｒｒ）〜約４０ｋＰａ（３００Ｔｏｒｒ）、成長温度は１０００℃〜２０００℃程度とする。例えば、キャップ層１０６を形成する際に、成長圧力は１ｋＰａ〜１００ｋＰａ程度、好ましくは約７ｋＰａ（５０Ｔｏｒｒ）〜約２７ｋＰａ（２００Ｔｏｒｒ）程度、成長温度は６５０℃〜８００℃程度とする。電子供給層１０５の形成により、電子走行層１０４の上面近傍に２ＤＥＧ１２０が発生する。

窒化物半導体積層構造１９０の形成後、窒化物半導体積層構造１９０に、素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンを窒化物半導体積層構造１９０上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。

次いで、図２（ｂ）に示すように、キャップ層１０６に開口部１１１ｓ及び開口部１１１ｄを形成する。開口部１１１ｓ及び開口部１１１ｄの形成では、例えば、フォトリソグラフィにより開口部１１１ｓ及び開口部１１１ｄを形成する予定の領域を露出するフォトレジストのパターンを窒化物半導体積層構造１９０上に形成し、このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行う。

その後、図３（ａ）に示すように、開口部１１１ｓ内にソース電極１０７を形成し、開口部１１１ｄ内にドレイン電極１０８を形成する。ソース電極１０７及びドレイン電極１０８は、例えばリフトオフ法により形成することができる。すなわち、ソース電極１０７及びドレイン電極１０８を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｔａ膜を形成し、その上にＡｌ膜を形成する。次いで、例えば、窒素雰囲気中にて４００℃〜１０００℃（例えば５５０℃）で熱処理を行い、オーミック特性を確立する。

続いて、図３（ｂ）に示すように、ソース電極１０７とドレイン電極１０８との間でキャップ層１０６上にゲート電極１０９を形成する。ゲート電極１０９は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１０９を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｎｉ膜を形成し、その上にＡｕ膜を形成する。

次いで、図４に示すように、ソース電極１０７、ドレイン電極１０８及びゲート電極１０９を覆うダイヤモンド層１１０をキャップ層１０６上に形成する。ダイヤモンド層１１０の形成では、例えば、成長核の形成とダイヤモンドの合成とを行う。成長核の形成では、例えば、ダイヤモンド粒子が分散している水溶液等に、図３（ｂ）に示す積層構造体を浸漬した後、水素ガス及びメタンガスの混合ガス雰囲気にて９００℃〜１２００℃程度の温度に加熱する。すなわち、成長核は、インフィルトレーション法により形成することができる。バイアス促進核形成（bias enhanced nucleation：ＢＥＮ）法により成長核を形成してもよい。ダイヤモンドの合成では、例えば熱フィラメント（hot filament：ＨＦ）ＣＶＤ法又はプラズマＣＶＤ法により成長核からダイヤモンドを成長させる。ここでは、ＨＦ−ＣＶＤ法によりダイヤモンドを成長させることとする。ＨＦ−ＣＶＤ法によりダイヤモンドを成長させる場合、原料ガスとして水素ガス及びメタンガスの混合ガスを用いる。成長条件等によっては、ＣＶＤチャンバ内に酸素ガス又は窒素ガス等を供給してもよい。水素ガスに対するメタンガスの割合は０．０５体積％〜１０体積％程度とする。成長圧力は０．５ｋＰａ〜１００ｋＰａ程度、成長温度は３５０℃〜１２００℃程度とする。成長温度は６００℃〜１２００℃程度とすることが好ましい。例えば、ダイヤモンドの合成時の温度は、成長核の形成時の温度より低くする。例えば、成長核の形成時の温度を１０００℃程度とし、合成時の温度を８００℃程度とする。このようにして、ダイヤモンド層１１０を形成することができる。ダイヤモンド層１１０の形成の際に、成長核の形成を省略してもよい。

このようにして、第１実施形態に係る半導体装置１００を製造することができる。

この製造方法では、ダイヤモンド層１１０の形成の際にキャップ層１０６が水素ガスに晒されるが、キャップ層１０６がＩｎを含有しているため、Ｇａの脱離を抑制することができる。従って、Ｇａの脱離に伴う特性の変動を抑制することができる。

例えば、ダイヤモンド層１１０の形成前のソース電極１０７とドレイン電極１０８との間のシート抵抗は５００Ω／ｓｑ程度であれば、ダイヤモンド層１１０の形成後のシート抵抗も５００Ω／ｓｑ程度である。これに対し、キャップ層１０６がＩｎを含まないＧａＮ層から構成されている場合、ダイヤモンド層１１０の形成前のソース電極１０７とドレイン電極１０８との間のシート抵抗が５００Ω／ｓｑ程度であると、ダイヤモンド層１１０の形成後のシート抵抗は３００００Ω／ｓｑ以上に上昇してしまう。

また、ダイヤモンド層１１０の形成の間、キャップ層１０６も加熱されるため、キャップ層１０６内でＩｎ原子が第１面１０６Ａに近づくように拡散する。この結果、キャップ層１０６のダイヤモンド層１１０に接触する第１面１０６ＡにおけるＩｎ組成ｘが、キャップ層１０６の第１面１０６Ａとは反対側の第２面１０６ＢにおけるＩｎ組成ｘより高くなる。図５は、キャップ層１０６内でのＩｎ組成ｘの分布を示す図である。図５中の二点鎖線はダイヤモンド層１１０の形成前のＩｎ組成ｘの分布を示し、実線はダイヤモンド層１１０の形成後のＩｎ組成ｘの分布を示す。図５中の横軸は第１面１０６Ａからの深さを示し、縦軸はＩｎ組成ｘを示す。図５に示すように、例えば、ダイヤモンド層１１０の形成前では、Ｉｎ組成ｘは厚さ方向で均一であるのに対し、ダイヤモンド層１１０の形成後では、第１面１０６Ａに近づくほどＩｎ組成ｘが高く、第２面１０６Ｂに近づくほどＩｎ組成ｘが低い。例えば、ダイヤモンド層１１０の形成前のＩｎ組成ｘは０．０４程度であるのに対し、ダイヤモンド層１１０の形成後では、第１面１０６ＡにおけるＩｎ組成ｘが０．１０程度であり、第２面１０６ＢにおけるＩｎ組成ｘが０．０１程度である。このように、第１面１０６Ａに近づくほどＩｎ組成ｘが高くなることで、Ｇａの脱離をより一層抑制しやすくなる。なお、図５に示す例では、ダイヤモンド層１１０の形成後のＩｎ組成ｘの分布が線形性を有しているが、線形性を有している必要はない。

（第２実施形態）
第２実施形態について説明する。第２実施形態は、ＨＥＭＴを含む半導体装置に関する。図６は、第２実施形態に係る半導体装置を示す断面図である。

第２実施形態に係る半導体装置２００は、図６に示すように、基板１０１の下面にダイヤモンド層２１０が設けられている。ダイヤモンド層２１０の厚さは、例えば１μｍ以上である。ダイヤモンド層２１０は、別途準備しておき、基板１０１の下面に接合してもよい。ダイヤモンド層２１０は、ダイヤモンド層１１０と同様に、成長核の形成とＣＶＤ法によるダイヤモンドの合成とにより形成してもよい。ダイヤモンド層２１０は第２ダイヤモンド層の一例である。

他の構成は第１実施形態と同様である。

第２実施形態によれば、ダイヤモンド層２１０からも熱を放出できるため、放熱性を更に向上することができる。

（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図７は、第３実施形態に係るディスクリートパッケージを示す図である。

第３実施形態では、図７に示すように、第１、第２実施形態のいずれかと同様の構造を備えた半導体装置１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１０８が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１０７に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１０９に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及び半導体装置１２１０等がモールド樹脂１２３１によりパッケージングされている。

このようなディスクリートパッケージは、例えば、次のようにして製造することができる。まず、半導体装置１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。

（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図８は、第４実施形態に係るＰＦＣ回路を示す結線図である。

ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１、第２実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。

ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。

（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図９は、第５実施形態に係る電源装置を示す結線図である。

電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。

一次側回路１２６１には、第４実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。

二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。

本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１、第２実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。

（第６実施形態）
次に、第６実施形態について説明する。第６実施形態は、ＨＥＭＴを備えた増幅器に関する。図１０は、第６実施形態に係る増幅器を示す結線図である。

増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。

ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１、第２実施形態のいずれかと同様の構造を備えた半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。

基板として、炭化シリコン（ＳｉＣ）基板、サファイヤ基板、シリコン基板、ＡｌＮ基板、ＧａＮ基板又はダイヤモンド基板を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。

ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。ゲート電極の形成後に熱処理を行ってもよい。

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

以下、本開示の諸態様を付記としてまとめて記載する。

（付記１）
表面にＩｎを含有する窒化物半導体のキャップ層を備えた半導体積層構造と、
前記半導体積層構造上に形成されたソース電極、ゲート電極及びドレイン電極と、
前記キャップ層に接触するダイヤモンド層と、
を有することを特徴とする半導体装置。
（付記２）
前記キャップ層の全体の組成は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１）で表されることを特徴とする付記１に記載の半導体装置。
（付記３）
前記キャップ層の前記ダイヤモンド層に接触する第１面におけるＩｎ組成は、前記キャップ層の前記第１面とは反対側の第２面におけるＩｎ組成より高いことを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記キャップ層の前記第１面における組成は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０．０４≦ｘ≦１、０≦ｙ＜１）で表されることを特徴とする付記３に記載の半導体装置。
（付記５）
前記ダイヤモンド層は、前記ゲート電極と前記ソース電極との間、及び前記ゲート電極と前記ドレイン電極との間で前記キャップ層に接触することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
（付記６）
一方の面に前記半導体積層構造が形成された基板と、
前記基板の他方の面に接触する第２ダイヤモンド層と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記半導体積層構造は、
窒化物半導体により形成された電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された電子供給層と、
を有し、
前記キャップ層は、前記電子供給層上に形成されていることを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
（付記８）
表面にＩｎを含有する窒化物半導体のキャップ層を備えた半導体積層構造を形成する工程と、
前記半導体積層構造上にソース電極、ゲート電極及びドレイン電極を形成する工程と、
前記キャップ層に接触するダイヤモンド層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記９）
付記１乃至７のいずれか１項に記載の半導体装置を有することを特徴とする増幅器。
（付記１０）
付記１乃至７のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。

１００、２００：半導体装置
１０４：電子走行層
１０５：電子供給層
１０６：キャップ層
１０６Ａ：第１面
１０６Ｂ：第２面
１０７：ソース電極
１０８：ドレイン電極
１０９：ゲート電極
１１０、２１０：ダイヤモンド層
１９０：窒化物半導体積層構造

Claims

表面にＩｎを含有する窒化物半導体のキャップ層を備えた半導体積層構造と、
前記半導体積層構造上に形成されたソース電極、ゲート電極及びドレイン電極と、
前記キャップ層に接触するダイヤモンド層と、
を有することを特徴とする半導体装置。
前記キャップ層の全体の組成は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１）で表されることを特徴とする請求項１に記載の半導体装置。
前記キャップ層の前記ダイヤモンド層に接触する第１面におけるＩｎ組成は、前記キャップ層の前記第１面とは反対側の第２面におけるＩｎ組成より高いことを特徴とする請求項１又は２に記載の半導体装置。
前記キャップ層の前記第１面における組成は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０．０４≦ｘ≦１、０≦ｙ＜１）で表されることを特徴とする請求項３に記載の半導体装置。
前記半導体積層構造は、
窒化物半導体により形成された電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された電子供給層と、
を有し、
前記キャップ層は、前記電子供給層上に形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。