TW202308160A - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TW202308160A TW202308160A TW110129233A TW110129233A TW202308160A TW 202308160 A TW202308160 A TW 202308160A TW 110129233 A TW110129233 A TW 110129233A TW 110129233 A TW110129233 A TW 110129233A TW 202308160 A TW202308160 A TW 202308160A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- nitride semiconductor
- nitride
- disposed
- layer
- Prior art date
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
一種半導體結構,包括基板、第一氮化物半導體層、第二氮化物半導體層、源極電極、汲極電極、第三氮化物半導體層、第四氮化物半導體層、第五氮化物半導體層以及閘極電極。第一氮化物半導體層以及第二氮化物半導體層依序堆疊於基板之上。源極電極以及汲極電極設置於第一氮化物半導體層之上。第四氮化物半導體層、第五氮化物半導體層、第三氮化物半導體層以及閘極電極依序堆疊於第二氮化物半導體層之頂面且位於源極電極以及汲極電極之間。第三氮化物半導體層以及第四氮化物半導體層具有P型摻雜。
Description
本發明係有關於一種半導體結構及其製作方法,特別係有關於一種增強型(Enhancement-mode)高電子遷移率電晶體(High Electron Mobility Transistor,HEMT)之結構及其製作方法。
場效電晶體在半導體製造技術下是構成積體電路的基本元件,目前場效電晶體(Field Effect Transistor, FET)一般是以金氧半導體(metal-oxide-semiconductor,MOS)的結構為基礎。金氧半導體場效電晶體(MOSFET)有其不可忽略的特徵,但是以氮化鎵(GaN)為基礎的場效電晶體也被提出,並且可預期逐漸取代金氧半導體的場效電晶體。
在氮化鎵(GaN)技術被提出及研發數年後的現今,已有具體的電晶體結構被提出,仍在積極研發中。例如氮化鎵高電子遷移率電晶體,其可以利用AlGaN與GaN之間在其接面的能帶特性產生稱為「二維電子氣(two-dimensional electron gas)」的現象,提供良好的通道層。二維電子氣的導電性大,而且氮化鎵的高能隙特性則可以提升電晶體的崩潰電壓。
然而氮化鎵高電子遷移率電晶體的製造技術尚未達到成熟階段,也就是其製造技術的研發仍繼續在進行。
本發明在此提出增強型高電子遷移率電晶體之半導體結構及其製造方法,透過堆疊一或多具有氮化鋁鎵之氮化物半導體層而形成閘極堆疊結構,並利用調整具有氮化鋁鎵之氮化物半導體層鋁含量之比例以及氮化物半導體層之厚度,以降低閘極至載子通道之閘極漏電流且維持原有的元件特性。
有鑑於此,本發明提出一種半導體結構,包括一基板、一第一氮化物半導體層、一第二氮化物半導體層、一源極電極、一汲極電極、一第三氮化物半導體層、一第四氮化物半導體層、一第五氮化物半導體層以及一閘極電極。上述第一氮化物半導體層設置於上述基板之上。上述第二氮化物半導體層設置於上述第一氮化物半導體層之上。上述源極電極設置於上述第一氮化物半導體層之上。上述汲極電極設置於上述第一氮化物半導體層之上。上述第三氮化物半導體層設置於上述第二氮化物半導體層之上,具有P型摻雜。上述第四氮化物半導體層設置於上述第三氮化物半導體層以及上述第二氮化物半導體層之間,具有P型摻雜,且與上述第二氮化物半導體層之頂面直接接觸。上述第五氮化物半導體層設置於上述第三氮化物半導體層以及上述第四氮化物半導體層之間。上述閘極電極設置於上述第三氮化物半導體層之上,且與上述第三氮化物半導體層直接接觸,其中上述閘極電極、上述第三氮化物半導體層、上述第五氮化物半導體層以及上述第四氮化物半導體層係位於上述源極電極以及上述汲極電極之間。
根據本發明之一實施例,上述閘極電極係與上述第三氮化物半導體層形成一蕭特基接觸,以降低閘極漏電流。
根據本發明之一實施例,上述閘極電極、上述第三氮化物半導體層、上述第五氮化物半導體層以及上述第四氮化物半導體層係形成一閘極堆疊結構,其中上述閘極堆疊結構係設置於上述第二氮化物半導體層之頂面之上。
根據本發明之一實施例,上述第一氮化物半導體層包括GaN,上述第三氮化物半導體層以及上述第四氮化物半導體層包括具有P型摻雜之GaN。
根據本發明之一實施例,上述第二氮化物半導體層包括Al
xGa
1-xN,且0<x<=1,上述第五氮化物半導體層包括Al
yGa
1-yN,且0<y<=1,其中y不小於x。
根據本發明之一實施例,上述第二氮化物半導體層之厚度不大於上述第五氮化物半導體層之厚度。
根據本發明之一實施例,上述第三氮化物半導體層之厚度不小於上述第四氮化物半導體層之厚度。
根據本發明之一實施例,上述源極電極以及上述汲極電極係與上述第一氮化物半導體層形成一歐姆接觸,且分別接觸上述第二氮化物半導體層之相對二側邊界。
根據本發明之一實施例,上述半導體結構係形成一增強型高電子遷移率電晶體,一載子通道係形成於上述第一氮化物半導體層以及上述第二氮化物半導體層之介面且位於上述源極電極以及上述汲極電極之間,其中當上述閘極電極並未施加任何電壓時,上述第三氮化物半導體層之下方之上述載子通道係為截止。
根據本發明之一實施例,當一電子自上述閘極電極流向上述載子通道時,上述電子被上述第五氮化物半導體層所阻擋或陷於上述第四氮化物半導體層。
以下針對本揭露一些實施例之元件基板、半導體結構及半導體結構之製造方法作詳細說明。應了解的是,以下之敘述提供許多不同的實施例或例子,用以實施本揭露一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然,這些僅用以舉例而非本揭露之限定。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露一些實施例,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸之情形。或者,亦可能間隔有一或更多其它材料層之情形,在此情形中,第一材料層與第二材料層之間可能不直接接觸。
此外,實施例中可能使用相對性的用語,例如「較低」或「底部」及「較高」或「頂部」,以描述圖式的一個元件對於另一元件的相對關係。能理解的是,如果將圖式的裝置翻轉使其上下顛倒,則所敘述在「較低」側的元件將會成為在「較高」側的元件。
在此,「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。在此給定的數量為大約的數量,亦即在沒有特定說明「約」、「大約」、「大抵」的情況下,仍可隱含「約」、「大約」、「大抵」之含義。
能理解的是,雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分,這些元件、組成成分、區域、層、及/或部分不應被這些用語限定,且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此,以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
除非另外定義,在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是,這些用語,例如在通常使用的字典中定義的用語,應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思,而不應以一理想化或過度正式的方式解讀,除非在本揭露實施例有特別定義。
本揭露一些實施例可配合圖式一併理解,本揭露實施例之圖式亦被視為本揭露實施例說明之一部分。需了解的是,本揭露實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本揭露實施例之特徵。此外,圖式中之結構及裝置係以示意之方式繪示,以便清楚表現出本揭露實施例之特徵。
在本揭露一些實施例中,相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用,其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等,除非特別定義,否則可指兩個結構係直接接觸,或者亦可指兩個結構並非直接接觸,其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動,或者兩個結構都固定之情況。
第1圖係顯示根據本發明之一實施例所述之半導體結構之剖面圖。如第1圖所示,半導體結構100包含基板110。在一些實施例中,基板110可為整塊的(bulk)半導體基板或包含由不同材料形成的複合基板,並且可以將基板110摻雜(例如,使用P型或N型摻質)或不摻雜。在一些實施例中,基板110可包含半導體基板、玻璃基板或陶瓷基板,例如矽基板、矽鍺基板、碳化矽、氮化鋁基板、藍寶石(Sapphire)基板、前述之組合或類似的材料,但本發明實施例並非以此為限。在一些實施例中,基板110可包含絕緣體上覆半導體(semiconductor-on-insulator,SOI)基板,其係經由在絕緣層上設置半導體材料所形成。
如第1圖所示,半導體結構100亦包含緩衝層120。在一些實施例,緩衝層120設置在基板110上方。緩衝層120之功用係為減少基板110與之後形成的氮化物半導體層所產生的應變。緩衝層120可例如為一AlN晶核層及AlGaN過渡層之組合。緩衝層120可減小基板110以及之後形成的氮化物半導體層之間晶格錯差所造成缺陷。
如第1圖所示,半導體結構100亦包含第一氮化物半導體層130以及形成於第一氮化物半導體層130上方之第二氮化物半導體層140,其中第二氮化物半導體層140具有第一厚度D1。根據本發明之一實施例,第一氮化物半導體層130以及第二氮化物半導體層140係為具有不同能帶隙(band gap)的材料層,且第二氮化物半導體層140之帶隙係高於第一氮化物半導體層130之帶隙。
根據本發明之一些實施例,第一氮化物半導體層130以及第二氮化物半導體層140係由週期表上第III-V族的元素所形成的化合物所構成,然而,第一氮化物半導體層130以及第二氮化物半導體層140彼此在組成上是不同的。根據本發明之一些實施例,第一氮化物半導體層130包括GaN層,第二氮化物半導體層140包括Al
xGa
1-xN層,其中0<x<=1。第一氮化物半導體層130與第二氮化物半導體層140彼此直接接觸。由於第一氮化物半導體層130以及第二氮化物半導體層140具有不同能帶隙(band gap),因此在第一氮化物半導體層130以及第二氮化物半導體層140之間的界面形成一異質接面(heterojunction)。
第一氮化物半導體層130可使用含鎵的前驅物以及含氮的前驅物,藉由金屬有機化學氣相沉積(Metal-organic Chemical Vapor Deposition,MOCVD)磊晶長成。含鎵的前驅物可包括三甲基鎵(trimethylgallium,TMG)、三乙基鎵(triethylgallium,TEG)、或其他合適的化學品;含氮的前驅物包括氨(ammonia,NH
3)、叔丁胺(tertiarybutylamine,TBAm)、苯肼(phenyl hydrazine)或其他合適的化學品。然而,本發明實施例並非以此為限。
如第1圖所示,第二氮化物半導體層140磊晶成長在第一氮化物半導體層130之上方。第二氮化物半導體層140可由沉積製程所形成,例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、其他適合之方法或前述之組合所形成。舉例來說,第二氮化物半導體層140可使用含鋁的前驅物、含鎵的前驅物以及含氮的前驅物,藉由有機金屬氣相沉積法(MOCVD)磊晶長成。含鋁的前驅物包含三甲基鋁(trimethylaluminum,TMA)、三乙基鋁(triethylaluminum,TEA)、或其他合適的化學品;含鎵的前驅物包含三甲基鎵(TMG)、三乙基鎵(TEG)或其他合適的化學品;含氮的前驅物包含氨(NH
3)、叔丁胺(TBAm)、苯肼(phenyl hydrazine)或其他合適的化學品。然而,本發明實施例並非以此為限。
第一氮化物半導體層130與第二氮化物半導體層140之間的能帶差異(band gap discontinuity)與壓電效應(piezo-electric effect)在第一氮化物半導體層130與第二氮化物半導體層140之間的界面附近產生具有高移動傳導電子的載子通道130A,此載子通道130A稱為二維電子氣(two-dimensional electron gas,2-DEG),其形成載子通道於第一氮化物半導體層130與第二氮化物半導體層140的界面上。
根據本發明之一些實施例,如第1圖所示,半導體結構100更包括第三氮化物半導體層150。第三氮化物半導體層150係設置於第二氮化物半導體層140之上且與第二氮化物半導體層140之第二頂面141直接接觸,其中第三氮化物半導體層150具有P型摻雜且具有第二厚度D2。根據發明之一些實施例, P型摻雜包括鎂(Mg)、鈹(Be)、鈣(Ca)、鋅(Zn)等可形成P型氮化物材料。根據本發明之一實施例,第三氮化物半導體層150包括P型氮化鎵層。
根據本發明之一些實施例,如第1圖所示,半導體結構100更包括源極電極161以及汲極電極162。源極電極161以及汲極電極162設置於第二氮化物半導體層140之相對的第一側邊界142以及第二側邊界143上。此外,源極電極161以及汲極電極162分別接觸從於第二氮化物半導體層140暴露出來的第一氮化物半導體層130的第一頂面131的不同部分。換句話說,源極電極161接觸第一氮化物半導體層130的一部分之第一頂面131以及第二氮化物半導體層140之第一側邊界142,而汲極電極162接觸第一氮化物半導體層130的另一部分之第一頂面131以及第二氮化物半導體層140之第二側邊界143。在本發明一些實施例中,源極電極161以及汲極電極162與載子通道130A電性連接。在本發明之其他實施例中,半導體結構100之源極電極161以及汲極電極162的底部可與載子通道130A的底部(即載子通道130A的虛線處)對齊。
根據本發明之一些實施例,源極電極161以及汲極電極162的材料可包括導電材料,例如金屬、金屬矽化物、其他合適的材料或前述材料之組合。金屬可包括金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、前述之組合、前述之合金或前述之多層。然而,本發明實施例並非以此為限。可利用物理氣相沈積法(physical vapor deposition,PVD)、化學氣相沉積法(chemical vapor deposition,CVD)、原子層沉積法(atomic layer deposition,ALD)、塗佈、濺鍍或其他適合的技術形成源極電極161以及汲極電極162。根據本發明之一些實施例,源極電極161以及汲極電極162係與第一氮化物半導體層130形成歐姆接觸(Ohmic contact)。
根據本發明之一些實施例,如第1圖所示,半導體結構100更包括閘極電極163。閘極電極163係設置於第三氮化物半導體層150之上。在一些實施例中,閘極電極163的材料可與汲極電極161以及源極電極162的材料相同或相似,在此不多加贅述。根據本發明之一實施例,閘極電極163係與第三氮化物半導體層150形成蕭特基接觸(Schottky-contact)。根據本發明之另一實施例,閘極電極163亦可與第三氮化物半導體層150形成歐姆接觸。
根據本發明之一實施例,半導體結構100係形成一增強型高電子遷移率電晶體,第三氮化物半導體層150以及閘極電極163係形成該增強型高電子遷移率電晶體之閘極堆疊結構170。此外,當增強型高電子遷移率電晶體不施加任何電壓時,閘極堆疊結構170下方之載子通道130A係為截止。
第2圖係顯示根據本發明之一實施例所述之第1圖之半導體結構之能帶構造圖。如第2圖所示,能帶構造圖200係顯示第1圖之第一氮化物半導體層130、第二氮化物半導體層140、第三氮化物半導體層150以及閘極電極163之間的能帶關係。根據本發明之一實施例,第一氮化物半導體層130包括氮化鎵層,第二氮化物半導體層140包括Al
xGa
1-xN層,其中0<x<=1,第三氮化物半導體層150包括具有P型摻雜之氮化鎵層,閘極電極163包括金屬層。
根據本發明之一實施例,當電子e
-自閘極電極163流至第三氮化物半導體層150時,由於第二氮化物半導體層140以及第三氮化物半導體層150之間具有第一帶隙差DEc1,當閘極電極163施加電壓時,由於第一帶隙差DEc1很小,很容易使得電子自閘極電極163越過第一帶隙差DEc1經第二氮化物半導體層140而流至載子通道130A,因而造成閘極漏電流。因此有必要提高電子自閘極電極163流至載子通道130A之位障,以降低閘極漏電流。
第3圖係顯示根據本發明之另一實施例所述之半導體結構之剖面圖。將第3圖之半導體結構300與第1圖之半導體結構100相比,半導體結構300更包括第四氮化物半導體層310以及第五氮化物半導體層320。
第四氮化物半導體層310係形成於第二氮化物半導體層140以及第三氮化物半導體層150之間,且第四氮化物半導體層310係與第二氮化物半導體層140之第二頂面141直接接觸,其中第四氮化物半導體層310具有P型摻雜以及第三厚度D3。根據本發明之一實施例,第三厚度D3係不大於第二厚度D2。換句話說,第四氮化物半導體層310之第三厚度D3係小於或等於第三氮化物半導體層150之第二厚度D2,這樣可以在降低閘極漏電流的情況下,盡可能保持跟第1圖元件的特性類似。根據發明之一些實施例,第四氮化物半導體層310之 P型摻雜包括鎂(Mg)、鈹(Be)、鈣(Ca)、鋅(Zn)等可形成P型氮化物材料。根據本發明之一實施例,第四氮化物半導體層310包括P型氮化鎵層。
第五氮化物半導體層320係形成於第四氮化物半導體層310以及第三氮化物半導體層150之間,且分別與第四氮化物半導體層310以及第三氮化物半導體層150直接接觸,其中第五氮化物半導體層320具有第四厚度D4。根據本發明之一實施例,第五氮化物半導體層320的材料包括Al
yGa
1-yN層,其中0<y<=1。根據本發明之一實施例,y不小於x且第四厚度D4不小於第一厚度D1。換句話說,第五氮化物半導體層320之鋁含量之比例(即,y)係高於或等於第二氮化物半導體層140之鋁含量之比例(即,x),且第五氮化物半導體層320之第四厚度D4係大於或等於第二氮化物半導體層140之第一厚度D1,這樣可以提高閘極漏電流穿越的難度,達到降低閘極漏電流的效果。
根據本發明之一實施例,半導體結構300係形成一增強型高電子遷移率電晶體,第四氮化物半導體層310、第五氮化物半導體層320、第三氮化物半導體層150以及閘極電極163係形成該增強型高電子遷移率電晶體之閘極堆疊結構370,用以控制載子通道130A是否導通,其中閘極堆疊結構370係形成於第二氮化物半導體層140之第二頂面141之上且直接接觸。
第4圖係顯示根據本發明之另一實施例所述之第3圖之半導體結構之能帶構造圖。如第4圖所示,能帶構造圖400係顯示第3圖之第一氮化物半導體層130、第二氮化物半導體層140、第四氮化物半導體層310、第五氮化物半導體層320、第三氮化物半導體層150以及閘極電極163之間的能帶關係。
如第4圖所示,第二氮化物半導體層140以及第四氮化物半導體層310之間具有第一帶隙差DEc1,第三氮化物半導體層150以及第五氮化物半導體層320之間具有第二帶隙差DEc2,其中第4圖之第一帶隙差DEc1係與第2圖之第一帶隙差DEc1相同。根據本發明之一實施例,第一帶隙差DEc1係由第二氮化物半導體層140之鋁含量的比例(即,x)所決定,第二帶隙差DEc2係由第五氮化物半導體層320之鋁含量的比例(即,y)所決定。換句話說,由於y不小於x,因此第二帶隙差DEc2不小於第一帶隙差DEc1。此外,也可透過提高第五氮化物半導體層320之鋁含量的比例(即,y),以增加第二帶隙差DEc2。
根據本發明之一實施例,當電子e
-自閘極電極163流至第三氮化物半導體層150時,由於第二帶隙差DEc2不小於第一帶隙差DEc1,因此就算閘極電極163施加電壓時,電子e
-亦較難通過第五氮化物半導體層320而流至第一氮化物半導體層130之載子通道130A。根據本發明之另一實施例,就算電子e
-跨越第二帶隙差DEc2而穿越第五氮化物半導體層320而流至第四氮化物半導體層310,由於第四氮化物半導體層310之能帶低於相鄰之第二氮化物半導體層140以及第五氮化物半導體層320之能帶,使得電子e
-會困於第四氮化物半導體層310,而有效阻止自閘極電極163洩漏至第一氮化物半導體層130之載子通道130A之電子e
-,以降低閘極漏電流。
根據本發明之其他實施例,當需要進一步降低閘極漏電流時,可透過提高第五氮化物半導體層320之鋁含量的比例(即,y)以增加第二帶隙差DEc2,也可透過在第三氮化物半導體層150以及第五氮化物半導體層320之間插入額外的第四氮化物半導體層310以及第五氮化物半導體層320,以利進一步降低自閘極電極流至載子通道之漏電流。本發明之第3圖之半導體結構300僅以一組堆疊於第二氮化物半導體層140以及第三氮化物半導體層150之間的第四氮化物半導體層310以及第五氮化物半導體層320作為說明解釋之用,並未以任何形式限定於此。
換句話說,第3圖之閘極堆疊結構370可包括堆疊於第二氮化物半導體層140以及第三氮化物半導體層150之間的複數組第四氮化物半導體層310以及第五氮化物半導體層320,用以進一步降低閘極漏電流。此外,由於第一氮化物半導體層130、第二氮化物半導體層140以及第三氮化物半導體層150皆與第1圖之半導體層之半導體結構100相同,使得插入至少一組之第四氮化物半導體層310以及第五氮化物半導體層320之半導體結構300仍保有第1圖之半導體結構100之元件特性且具有可控的閘極漏電流。根據本發明另一些實施例,閘極電極163以及第三氮化物半導體層150之間可形成蕭特基接觸,以再進一步降低閘極漏電流。
本發明在此提出增強型高電子遷移率電晶體之半導體結構即其製造方法,透過堆疊一或多具有氮化鋁鎵之氮化物半導體層而形成閘極堆疊結構,並利用調整具有氮化鋁鎵之氮化物半導體層鋁含量之比例以及氮化物半導體層之厚度,以降低閘極至載子通道之閘極漏電流且維持原有的元件特性。
雖然本揭露的實施例及其優點已揭露如上,但應該瞭解的是,任何所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,當可作更動、替代與潤飾。此外,本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟,任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟,只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此,本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外,每一申請專利範圍構成個別的實施例,且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100, 300:半導體結構
110:基板
120:緩衝層
130:第一氮化物半導體層
130A:載子通道
131:第一頂面
140:第二氮化物半導體層
141:第二頂面
142:第一側邊界
143:第二側邊界
150:第三氮化物半導體層
310:第四氮化物半導體層
320:第五氮化物半導體層
161:源極電極
162:汲極電極
163:閘極電極
170, 370:閘極堆疊結構
D1:第一厚度
D2:第二厚度
D3:第三厚度
D4:第四厚度
e
-:電子
DEc1:第一帶隙差
DEc2:第二帶隙差
第1圖係顯示根據本發明之一實施例所述之半導體結構之剖面圖;
第2圖係顯示根據本發明之一實施例所述之第1圖之半導體結構之能帶構造圖;
第3圖係顯示根據本發明之另一實施例所述之半導體結構之剖面圖;以及
第4圖係顯示根據本發明之另一實施例所述之第3圖之半導體結構之能帶構造圖。
300:半導體結構
110:基板
120:緩衝層
130:第一氮化物半導體層
130A:載子通道
131:第一頂面
140:第二氮化物半導體層
141:第二頂面
142:第一側邊界
143:第二側邊界
150:第三氮化物半導體層
161:源極電極
162:汲極電極
163:閘極電極
310:第四氮化物半導體層
320:第五氮化物半導體層
370:閘極堆疊結構
D1:第一厚度
D2:第二厚度
D3:第三厚度
D4:第四厚度
Claims (10)
- 一種半導體結構,包括: 一基板; 一第一氮化物半導體層,設置於上述基板之上; 一第二氮化物半導體層,設置於上述第一氮化物半導體層之上; 一源極電極,設置於上述第一氮化物半導體層之上; 一汲極電極,設置於上述第一氮化物半導體層之上; 一第三氮化物半導體層,設置於上述第二氮化物半導體層之上,具有P型摻雜; 一第四氮化物半導體層,設置於上述第三氮化物半導體層以及上述第二氮化物半導體層之間,具有P型摻雜,且與上述第二氮化物半導體層之頂面直接接觸; 一第五氮化物半導體層,設置於上述第三氮化物半導體層以及上述第四氮化物半導體層之間;以及 一閘極電極,設置於上述第三氮化物半導體層之上,且與上述第三氮化物半導體層直接接觸,其中上述閘極電極、上述第三氮化物半導體層、上述第五氮化物半導體層以及上述第四氮化物半導體層係位於上述源極電極以及上述汲極電極之間。
- 如請求項1之半導體結構,其中上述閘極電極係與上述第三氮化物半導體層形成一蕭特基接觸,以降低閘極漏電流。
- 如請求項1之半導體結構,其中上述閘極電極、上述第三氮化物半導體層、上述第五氮化物半導體層以及上述第四氮化物半導體層係形成一閘極堆疊結構,其中上述閘極堆疊結構係設置於上述第二氮化物半導體層之頂面之上。
- 如請求項1之半導體結構,其中上述第一氮化物半導體層包括GaN,上述第三氮化物半導體層以及上述第四氮化物半導體層包括具有P型摻雜之GaN。
- 如請求項1之半導體結構,其中上述第二氮化物半導體層包括Al xGa 1-xN,且0<x<=1,上述第五氮化物半導體層包括Al yGa 1-yN,且0<y<=1,其中y不小於x。
- 如請求項1之半導體結構,其中上述第二氮化物半導體層之厚度不大於上述第五氮化物半導體層之厚度。
- 如請求項1之半導體結構,其中上述第三氮化物半導體層之厚度不小於上述第四氮化物半導體層之厚度。
- 如請求項1之半導體結構,其中上述源極電極以及上述汲極電極係與上述第一氮化物半導體層形成一歐姆接觸,且分別接觸上述第二氮化物半導體層之相對二側邊界。
- 如請求項1之半導體結構,其中上述半導體結構係形成一增強型高電子遷移率電晶體,一載子通道係形成於上述第一氮化物半導體層以及上述第二氮化物半導體層之介面且位於上述源極電極以及上述汲極電極之間,其中當上述閘極電極並未施加任何電壓時,上述第三氮化物半導體層之下方之上述載子通道係為截止。
- 如請求項9之半導體結構,其中當一電子自上述閘極電極流向上述載子通道時,上述電子被上述第五氮化物半導體層所阻擋或陷於上述第四氮化物半導體層。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110129233A TWI839628B (zh) | 2021-08-09 | 半導體結構及其製造方法 | |
CN202111512288.7A CN115706158A (zh) | 2021-08-09 | 2021-12-07 | 半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110129233A TWI839628B (zh) | 2021-08-09 | 半導體結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202308160A true TW202308160A (zh) | 2023-02-16 |
TWI839628B TWI839628B (zh) | 2024-04-21 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
CN115706158A (zh) | 2023-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9343542B2 (en) | Method for fabricating enhancement mode transistor | |
JP5580602B2 (ja) | デプレッションモードGaNベースFETを使用したカスコード回路 | |
US9847401B2 (en) | Semiconductor device and method of forming the same | |
JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
CN103035696A (zh) | 化合物半导体器件和用于制造化合物半导体器件的方法 | |
US8975641B1 (en) | Transistor having an ohmic contact by gradient layer and method of making the same | |
KR102402771B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
TWI839628B (zh) | 半導體結構及其製造方法 | |
TW202308160A (zh) | 半導體結構及其製造方法 | |
TWI798728B (zh) | 半導體結構及其製造方法 | |
JP2016207890A (ja) | ヘテロ接合半導体装置 | |
US20150053990A1 (en) | Transistor having an ohmic contact by screen layer and method of making the same | |
WO2024036486A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
WO2024011609A1 (en) | Semiconductor device and method for manufacturing thereof | |
KR20140101054A (ko) | 전력 반도체 소자 | |
WO2023212856A1 (en) | Semiconductor device and method for manufacturing thereof | |
WO2023245658A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof | |
WO2024040465A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
WO2023184199A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
WO2024092544A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof | |
WO2024060110A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof | |
WO2024108488A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
US11251264B2 (en) | Semiconductor device and manufacturing method of the same | |
WO2024011610A1 (en) | Semiconductor device and method for manufacturing thereof | |
WO2024016216A1 (en) | Nitride-based semiconductor device and method for manufacturing the same |