JP2012134493A - インジウムガリウムナイトライド層を有する高電子移動度トランジスタ - Google Patents
インジウムガリウムナイトライド層を有する高電子移動度トランジスタ Download PDFInfo
- Publication number
- JP2012134493A JP2012134493A JP2011275342A JP2011275342A JP2012134493A JP 2012134493 A JP2012134493 A JP 2012134493A JP 2011275342 A JP2011275342 A JP 2011275342A JP 2011275342 A JP2011275342 A JP 2011275342A JP 2012134493 A JP2012134493 A JP 2012134493A
- Authority
- JP
- Japan
- Prior art keywords
- barrier sublayer
- barrier
- layer
- hemt
- sublayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 10
- 229910052738 indium Inorganic materials 0.000 title abstract description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 title abstract description 7
- 230000004888 barrier function Effects 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 4
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 150000004767 nitrides Chemical class 0.000 abstract 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract 2
- 229910052733 gallium Inorganic materials 0.000 abstract 2
- 239000000463 material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002471 indium Chemical class 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】バッファ界面のストレスが低減した、インジウムガリウムナイトライド層を有する高電子移動度トランジスタを提供する。
【解決手段】基板１０４の上に形成され、ガリウムナイトライドで構成されるバッファ層１０８と前記バッファ層の上に形成され、インジウムアルミニウムナイトライド(InAlN)で構成された第１のバリアサブレイヤーと１１４、第１のバリアサブレイヤーの上に形成され、アルミニウムガリウムナイトライド(AlGaN)で構成された第２のバリアサブレイヤー１１６と、含む、バリア層と、第２のバリアサブレイヤーの上に形成されたソース端子１２０、ゲート端子１２４およびドレイン端子１２８と、を含む高電子移動度トランジスタ。
【選択図】図１
【解決手段】基板１０４の上に形成され、ガリウムナイトライドで構成されるバッファ層１０８と前記バッファ層の上に形成され、インジウムアルミニウムナイトライド(InAlN)で構成された第１のバリアサブレイヤーと１１４、第１のバリアサブレイヤーの上に形成され、アルミニウムガリウムナイトライド(AlGaN)で構成された第２のバリアサブレイヤー１１６と、含む、バリア層と、第２のバリアサブレイヤーの上に形成されたソース端子１２０、ゲート端子１２４およびドレイン端子１２８と、を含む高電子移動度トランジスタ。
【選択図】図１
Description
本発明の実施の形態は、一般に、高電子移動度トランジスタ（HEMT）に関し、特に、インジウムガリウムナイトライド層を有するHEMTに関する。
一般に、高電子移動度トランジスタ（HEMT）は、ヘテロジャンクションが異なるバンドギャップの２つの半導体材料の間に形成された電界効果トランジスタ（FET）の一種である。一般に、HEMTでは、高移動度電子が、たとえば、高ドープワイドバンドギャップドナー供給層およびドーパント不純物を含まない非ドープナローバンドギャップチャネル層ヘテロジャンクションを用いて生成される。また、ドナー供給層は、バリア層とも呼ばれ、チャネル層はバッファ層とも呼ばれる。一般に、HEMTの電流はヘテロジャンクションにおける非常に狭いチャネルに制限される。電流はソース端子とドレイン端子との間を流れ、ゲート端子に印加される電圧によって制御される。
HEMTには、ガリウムナイトライド(GaN)バッファ層に加え、アルミニウムガリウムナイトライド(AlGaN)バッファ層を含むものがある。このようなAlGaN/GaN HEMTに流れる電流は、アルミニウム濃度およびAlGaNバッファ層の厚さによって決まる。
AlGaN/GaN HEMTの第１の型は、約１．２アンペアパーミリメートル（４０Ｖバイアスで７−８ワットパーミリメートル（Ｗ／ｍｍ））の最大電流密度に対してアルミニウム濃度２８％を有し、１８０オングストローム(Å)の厚さのAlGaNバッファ層を含んでもよい。AlGaN/GaN HEMTの第２の型は、約０．８Ａ／ｍｍの最大電流密度に対して、アルミニウム濃度２０％を有し、２００Åの厚さのAlGaNバッファ層を含んでもよい。一般に、HEMTの第１の型の性能は勝っていると考えられ、より高い電力密度および高効率を有するが、バッファ層のインターフェースで生じる高ストレスのため信頼性が劣る。高ストレスは、バリア層とバッファ層との間の格子不整合を引き起こす相対的に高いアルミニウム濃度が要因となりうる。一般に、HEMTの第２の型の性能は劣っていると考えられるが、バッファ層のインタフェースに生じるストレスがより小さいため、信頼性に勝ると考えられる。
実施の形態は、例として例示され、同様な要素が参照される、図面の内容に限定されない。
図１は、本開示の種々の実施の形態による半導体装置の断面図を模式的に示す。
図２は、本開示の種々の実施の形態による他の半導体装置のの断面図を模式的に示す。
図３は、本開示の種々の実施の形態による半導体基板上の半導体装置を製造する方法を示す。
例示的な実施の形態の種々の態様が当業者が他の当業者に対して仕事の内容を伝えるために共通に使用する用語を用いて説明される。しかし、代替えとなる実施の形態が説明された態様のいくつかのみで実施されえることが当業者にとって明らかである。説明の目的のため、特定の装置および構成が例示的な実施の形態を十分に理解するために説明される。しかし、代替えの実施の形態が特定の細部なしで実施されうることが当業者に理解される。他の例では、例示的な実施の形態を不明瞭にしないために、周知の特徴が省略または簡略化される。
さらに、本発明の理解に最も役立つように、種々の実施例が複数の個別の実施例として順に説明される。しかし、説明の順番は、これらの実施例が必ずしも順序に依存しないことを意図していると解されるべきである。特に、これらの実施例は、説明の順番にしたがって実施される必要はない。
「種々の実施の形態」という用語は、繰り返し用いられる。この用語は、一般に、同じ実施の形態を意味しないが、同じ実施の形態を意味しうる。「含む」、「持つ」、「有する」という用語は、文脈が特に指示しない限り、同義である。
種々の実施の形態に関連して用いられる用語の趣旨を明確にするため、「Ａ／Ｂ」および「Ａおよび／またはＢ」という用語は「Ａ」、「Ｂ」または「ＡおよびＢ」を意味し、「Ａ、Ｂおよび／またはＣ」という用語は、「Ａ」、「Ｂ」、「Ｃ」、「ＡおよびＢ」、「ＡおよびＣ」、「ＢおよびＣ」、または「Ａ、ＢおよびＣ」を意味する。
「と接続した（coupled with）」という用語および派生する用語が使用される。「接続した（coupled）」は、以下の１以上を意味する。「接続した（coupled）」は、２以上の要素が直接的に物理的または電気的に接触していることを意味する。しかし、「接続した（coupled）」は、互いに協力または相互作用した状態で、２以上の要素が互いに間接的に接触すること、ならびに、互いに接続したというべき要素の間で１以上の他の要素が接続または接触していることを意味する。
種々の実施の形態において、「第２の層の上に形成された第１の層」という用語は、第１の層が第２の層の上に形成され、少なくとも第１の層の一部が直に接触（たとえば、物理的および／または電気的に接触）または、間接的に接触（たとえば、第１の層と第２の層との間に１以上の他の層を有すること）していてもよいことを意味する。
図１は、本開示の種々の実施の形態による半導体装置１００の断面図を模式的に示す。半導体装置１００は、たとえば、高電子移動度トランジスタ(HEMT)である。
半導体装置１００（以下、「装置１００」と呼ぶことがある)は、装置１００を支持する基板１０４の上に形成されうる。基板１０４は、たとえば、シリコンカーバイド(SiC)、サファイヤなどを含みうる。記載された実施の形態の材料のいくつかが括弧の中に図示されている。他の実施の形態では、特に説明された、および／または図面に記載された材料以外の材料が適切な変更の下、使用されうることに注意されたい。
装置１００は、基板１０４の上に形成されたバッファ層１０８を含む。バッファ層１０８は、たとえば、ガリウムナイトライド(GaN)を含む。バッファ層１０８は基板１０４と装置１００の他の要素との間に適切な格子構造遷移を提供し、基板１０４と装置１００の他の要素との間のバッファまたは絶縁層として機能する。バッファ層１０８は、たとえば、１−２μｍである。
また、装置１００は、第１のバリアサブレイヤー１１４および第２のバリアサブレイヤー１１６を有するバッファ層１１２を含む。第１のバリアサブレイヤー１１４は、バッファ層１０８の上に形成され、たとえばインジウムアルミニウムナイトライド(InAlN)で構成されうる。第１のバリアサブレイヤー１１４は、約２５Åの厚さであるが、種々の他の実施の形態では、第１のバリアサブレイヤー１１４は、他の厚さ、たとえば約１５−３０Åの厚さであってよい。第１のバリアサブレイヤー１１４の組成は、バッファ層１０８の組成を補完してもよい。たとえば、ある実施の形態では、第１のバリアサブレイヤー１１４の組成は、InyAl1-yN（yは約０．１８）であってよい。このインジウム濃度により、バッファ層１０８の格子構造と合致する格子構造を有する第１のバリアサブレイヤー１１４が提供される。このような合致により、相対的にストレスが低くなり、装置１００の動作信頼性を向上させうる。一方、インジウム濃度１８％からずれると、格子構造の不一致が増加し、特定の実施の形態において所望の動作特性が提供されうる。たとえば、インジウム濃度を１４％に減少させると、電荷（電流）の増加を引き起こすが、装置１００におけるストレスを増加させうる。逆に、インジウム濃度を21%に増加させると、たとえば、電荷の減少を引き起こし、装置１００における全ストレスを減少させうる。種々の実施の形態において、yは０．１４〜０．２１でありうる。
第２のバリアサブレイヤー１１６は、第１のバリアサブレイヤー１１４の上に形成されうる。第２のバリアサブレイヤー１１６は、たとえば、アルミニウムガリウムナイトライド(AlGaN)で構成される。ある実施の形態において、第２のバリアサブレイヤー１１６の組成は、AlxGa1-xN（xは約０．２）でありうる。種々の実施の形態において、xは、０．１５〜０．２２であってよい。第２のバリアサブレイヤー１１６は、ドナー供給層として機能するようにドープされうる。種々の実施の形態において、第２のバリアサブレイヤー１１６は、約１７５Åの厚さでありうるが、種々の他の実施の形態では、第２のバリアサブレイヤー１１６は、他の厚さ、たとえば、約１５０−２００Åの厚さであってよい。
種々の実施の形態において、バッファ層１０８は、バッファ層１１２のバンドギャップより狭いバンドギャップを有してよい。サブレイヤーのバンドギャップは、互いに異なってよく、たとえば、第１のバリアサブレイヤー１１４は、第２のバリアサブレイヤー１１６のバンドギャップより広いバンドギャップを有してよいが、両者はともにバッファ層１０８のバンドギャップより広いことに注意されたい。装置１００の種々の層のバンドギャップの違いにより、装置１００において、一般に、第１のバリアサブレイヤー１１４とバッファ層１０８のインターフェースにあるヘテロジャンクションが生成される。動作中に、２次元電子ガス(2DEG)がヘテロジャンクションに形成され、電子が実質的に２次元平面においてバッファ層１０８を通って流れるようになる。
図示したようにサブレイヤーを提供することにより、所望の動作および信頼性特性が得られる。たとえば、格子構造の合致特性を提供することに加えて、第１のバリアサブレイヤー１１４は、所望の電気的特性、たとえば、電荷および電流を増やしてシートキャリア密度を増加させるワイドバンドギャップを提供しうる。第１のバリアサブレイヤー１１４によって引き起こされるシートキャリア密度の増加により、第２のバリアサブレイヤー１１６においてアルミニウムのパーセントが低いことが補われる。さらに、上述した厚さおよび組成を有する第２のバリアサブレイヤー１１６は、十分に高い降伏電圧を維持するために機能しうる。このように、装置１００は、低ストレスで、アルミニウムが低濃度のサブレイヤーである第２のバリアサブレイヤー１１６とともに、マッチし、バンドギャップが広く、InGaNサブレイヤーである第１のバリアサブレイヤー１１４を用いることにより、高電流密度、高降伏電圧および低ストレスに関連する高信頼性を得る。
また、装置１００は、ソース端子１２０、ゲート端子１２４およびドレイン端子１２８を含む。端子は、絶縁層１３２によって分離されてもよい。絶縁カバー１３６は、絶縁層１３２、ゲート端子１２４および隣接する構造１４０の上に設けられてよい。絶縁層１３２および／または絶縁カバー１３６は、シリコンナイトライドで構成されうる。
ある実施の形態では、ソース端子１２０とドレイン端子１２８との距離は、約２μｍであり、ゲート端子１２４は、ソース端子１２０とゲート端子１２４との中間点として定義される中心からソース端子１２０の方へ約０．２５μｍずれてよい。
図２は、本発明の種々の実施の形態に係る半導体装置２００の断面図を模式的に示す。半導体装置２００（以下、「装置２００」と呼ぶことがある)は、たとえば、装置１００に類似するHEMT装置であってよい。装置２００の構成は、上述した装置１００の構成と同様であってよい。しかし、装置２００は、バッファ層２０８の上に位置する成長層２１０を含む。成長層は、アルミニウムナイトライド(AlN)で構成される。成長層２１０は、約１０Åの厚さ未満であり、第１のバリアサブレイヤー２１４の結晶形成を容易にする。
図３は、本発明の種々の実施の形態に係る半導体装置（たとえば、装置１００または２００）を製造する方法３００を示す。方法３００は、３０４において、半導体基板（たとえば、基板１０４または２０４）の上にバッファ層（たとえば、バッファ層１０８または２０８）を形成する工程を含む。種々の実施の形態において、バッファ層はGaNで構成され、基板はSiCで構成されうる。
方法３００は、さらに、３０８において、バッファ層の上に成長層（たとえば、成長層２１０）を形成する構成を含む。成長層はAlNで構成され、約１０Åの厚さ未満でありうる。
方法３００は、さらに、３１２において、成長層の上に（または、図１のように成長層が用いられていない場合には、バッファ層の上に）、バッファ層（たとえば、バッファ層１１２または２１２）の第１のバリアサブレイヤー（たとえば、第１のバリアサブレイヤー１１４または２１４）を形成する工程を含む。種々の実施の形態において、第１のバリアサブレイヤーは、InAlNで構成され、約１５−３０Åの厚さでありうる。
方法３００は、さらに、３１６において、第１のバリアサブレイヤーの上にバッファ層の第２のバリアサブレイヤー（たとえば、第２のバリアサブレイヤー１１６または２１６）を形成する工程を含む。種々の実施の形態において、第２のバリアサブレイヤーは、AlGaNで構成され、約１５０−２００Åの厚さでありうる。
方法３００は、さらに、３２０において、第２のバリアサブレイヤーの上にソース端子（たとえば、ソース端子１２０または２２０）およびドレイン端子（たとえば、ドレイン端子１２８または２２８）を形成する工程を含む。ソース端子およびドレイン端子は、約２μｍ程度、互いに離れていてよい。
方法３００は、さらに、３２４において、第２のバリアサブレイヤー、ソース端子およびドレイン端子の上に絶縁層（たとえば、絶縁層１３２または２３２）を形成する工程を含む。
方法３００は、さらに、３２８において、ゲート端子（たとえば、ゲート端子１２４または２２４）を形成し、絶縁層を介して第２のバリアサブレイヤーに接続させる工程を含む。ゲート端子は、まず、絶縁層を通るビアのエッチングを行い、次に、当該ビアを通るゲート端子を堆積することで形成されうる。ゲート端子は、ソース端子に対して中心が約０．２５μｍずれてよい。
方法３００は、３３２において、ゲート端子を絶縁カバー（たとえば、絶縁カバー１３６または２３６）で絶縁する工程を含んでもよい。
種々の実施の形態において、方法３００の工程は、図３に示す順序とは異なる順序で実行されうる。
上述した装置１００および２００の種々の特性により、これらの装置は、たとえば、マイクロ波およびミリ波周波数で動作する低ノイズ増幅器を含む種々の用途で使用されうる。これらの装置は、別個のトランジスタとして高出力、高周波トランジスタとして、および／または、宇宙、軍事および商業用途に用いられるマイクロ波集積回路(MMIC)などの集積回路、混合信号電子機器、ミキサー、ダイレクト・デジタル・シンセサイザ、パワーデジタル−アナログ変換器などに用いられうる。
本発明は、上述した例示的な実施の形態により説明されているが、本発明の範囲が逸脱することなく、同じ目的を得るように計算された幅広い種類の代替品および／または等価な実施物が上述した特定の実施の形態の代用となりうることが当業者に予期されるであろう。当業者は、本発明の技術が幅広い種類の実施の形態において実施されうることを容易に予期する。意図された説明は、制限的ではなく、例示的であるとみなすべきである。
Claims (20)
- 基板の上に形成され、ガリウムナイトライドで構成されるバッファ層と
前記バッファ層の上に形成され、インジウムアルミニウムナイトライド(InAlN)で構成された第１のバリアサブレイヤーと、第１のバリアサブレイヤーの上に形成され、アルミニウムガリウムナイトライド(AlGaN)で構成された第２のバリアサブレイヤーと、含む、バリア層と、
第２のバリアサブレイヤーの上に形成されたソース端子、ゲート端子およびドレイン端子と、
を含む高電子移動度トランジスタ(HEMT)。 - 第２のバリアサブレイヤーが約１７５Åの厚さである請求項１に記載のHEMT。
- 第１のバリアサブレイヤーが約２５Åの厚さである請求項１に記載のHEMT。
- バッファ層の上において、バッファ層と第１のバリアサブレイヤーとの間に形成され、アルミニウムナイトライドで構成された成長層をさらに含む請求項１に記載のHEMT。
- 成長層は約１０Åの厚さ未満である請求項４に記載のHEMT。
- 第１のバリアサブレイヤーがバッファ層の格子構造と一致する格子構造を持つ請求項１に記載のHEMT。
- 第２のバリアサブレイヤーがAlxGa1-xN（xは約0.2）を含む請求項１に記載のHEMT。
- 第１のバリアサブレイヤーがInyAl1-yN（yは約0.18）を含む請求項１に記載のHEMT。
- 第２のバリアサブレイヤーがAlxGa1-xN（xは約0.2）を含み、
第１のバリアサブレイヤーが約25Åの厚さであり、InyAl1-yN（yは約0.18）を含む請求項１に記載のHEMT。 - 第１のバリアサブレイヤーがInyAl1-yN（yは約0.14と0.21との間）を含み、
第２のバリアサブレイヤーがAlxGa1-xN（xは約0.15と0.22との間）を含む請求項１に記載のHEMT。 - 第１のバリアサブレイヤーが約１５−３０Åの厚さを有し、第２のバリアサブレイヤーが約１５０−２００Åの厚さを有する請求項１に記載のHEMT。
- 第１のバリアサブレイヤーが約１５−３０Åの厚さを有し、かつ、InyAl1-yN（yは約0.14と0.21の間）を含み、
第２のバリアサブレイヤーは、約１５０−２００Åの厚さを有し、かつ、AlxGa1-xN（xは約0.15と0.22の間）を含む請求項１に記載のHEMT。 - ソース端子とドレイン端子との間の距離が約２μｍである請求項１に記載のHEMT。
- ゲート端子がソース端子とゲート端子との中間点からソース端子の方へ約０．２５μｍずれている請求項１に記載のHEMT。
- 半導体基板の上にバッファ層を形成する工程と、
バッファ層の上に、インジウムアルミニウムナイトライドで構成される第１のバリアサブレイヤーを形成する工程と、
第１のバリアサブレイヤーの上に、アルミニウムガリウムナイトライドで構成される第２のバリアサブレイヤーを形成する工程と、
第２のバリアサブレイヤーの上に、ゲート端子、ソース端子およびドレイン端子を形成する工程と、
を含む、半導体基板上に半導体装置を製造する方法。 - 第２のバリアサブレイヤーを形成する工程は、第２のバリアサブレイヤーを約１５０−２００Åの厚さに形成する工程を含む請求項１５に記載の方法。
- 第１のバリアサブレイヤーを形成する工程は、第１のバリアサブレイヤーを約１５−３０Åの厚さに形成する工程を含む請求項１５に記載の方法。
- バッファ層の上に成長層を形成する工程と、
成長層の上に第１のバリアサブレイヤーを形成する工程と、
をさらに含み、
成長層がアルミニウムナイトライドを含む請求項１５に記載の方法。 - 成長層を形成する工程は、成長層を約10Å未満の厚さに形成する工程を含む請求項１８に記載の方法。
- 第１のサブレイヤーおよび第２のサブレイヤーを形成する工程は、
第１のバリアサブレイヤーをInyAl1-yN（yは0.14から0.21）で形成し、
第２のバリアサブレイヤーをAlxGa1-xN（xは0.15から0.22）で形成する工程を含む、請求項１８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/973,416 US20120153356A1 (en) | 2010-12-20 | 2010-12-20 | High electron mobility transistor with indium gallium nitride layer |
| US12/973,416 | 2010-12-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012134493A true JP2012134493A (ja) | 2012-07-12 |
Family
ID=46177665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011275342A Pending JP2012134493A (ja) | 2010-12-20 | 2011-12-16 | インジウムガリウムナイトライド層を有する高電子移動度トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120153356A1 (ja) |
| JP (1) | JP2012134493A (ja) |
| FR (1) | FR2969386A1 (ja) |
| TW (1) | TW201232776A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8648389B2 (en) * | 2011-06-08 | 2014-02-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer |
| JP5985337B2 (ja) * | 2012-09-28 | 2016-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9455342B2 (en) | 2013-11-22 | 2016-09-27 | Cambridge Electronics, Inc. | Electric field management for a group III-nitride semiconductor device |
| US9660064B2 (en) * | 2013-12-26 | 2017-05-23 | Intel Corporation | Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack |
| CN105609552B (zh) * | 2015-12-31 | 2017-11-10 | 深圳市华讯方舟微电子科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| JP2018170458A (ja) * | 2017-03-30 | 2018-11-01 | 株式会社東芝 | 高出力素子 |
| CN108598149A (zh) * | 2018-04-20 | 2018-09-28 | 苏州闻颂智能科技有限公司 | 一种GaN基HEMT器件 |
| WO2022000362A1 (en) * | 2020-07-01 | 2022-01-06 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| CN112133747A (zh) * | 2020-08-27 | 2020-12-25 | 西安电子科技大学 | 高击穿的AlN AlGaN高电子迁移率晶体管及制备方法 |
| TWI741781B (zh) * | 2020-09-04 | 2021-10-01 | 合晶科技股份有限公司 | 氮化物磊晶片及其製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3393602B2 (ja) * | 2000-01-13 | 2003-04-07 | 松下電器産業株式会社 | 半導体装置 |
| JP5487631B2 (ja) * | 2009-02-04 | 2014-05-07 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US20100270591A1 (en) * | 2009-04-27 | 2010-10-28 | University Of Seoul Industry Cooperation Foundation | High-electron mobility transistor |
-
2010
- 2010-12-20 US US12/973,416 patent/US20120153356A1/en not_active Abandoned
-
2011
- 2011-11-29 TW TW100143684A patent/TW201232776A/zh unknown
- 2011-12-12 FR FR1161478A patent/FR2969386A1/fr not_active Withdrawn
- 2011-12-16 JP JP2011275342A patent/JP2012134493A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2969386A1 (fr) | 2012-06-22 |
| US20120153356A1 (en) | 2012-06-21 |
| TW201232776A (en) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6228167B2 (ja) | ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ | |
| JP2012134493A (ja) | インジウムガリウムナイトライド層を有する高電子移動度トランジスタ | |
| US8729603B2 (en) | GaN-based semiconductor element | |
| JP5292716B2 (ja) | 化合物半導体装置 | |
| KR101358586B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| US9054170B2 (en) | Semiconductor device, method for manufacturing the same, power supply, and high-frequency amplifier | |
| JP4967708B2 (ja) | 化合物半導体装置及びそれを用いたドハティ増幅器 | |
| KR101458292B1 (ko) | 화합물 반도체 장치 및 그의 제조 방법 | |
| US7985984B2 (en) | III-nitride semiconductor field effect transistor | |
| US10269950B2 (en) | Compound semiconductor substrate and fabrication method therefor, compound semiconductor device and fabrication method therefor, power supply apparatus and high-output amplifier | |
| JP2007505501A (ja) | フィールドプレートを有するワイドバンドギャップトランジスタデバイス | |
| JP2013074209A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2013118360A (ja) | 高電子移動度トランジスタ構造及び方法 | |
| TW201312746A (zh) | 半導體裝置 | |
| US20100148184A1 (en) | Gan-based field effect transistor | |
| JP5510544B2 (ja) | 化合物半導体装置及びその製造方法 | |
| WO2013161478A1 (ja) | 窒化物系半導体素子 | |
| JP2012119582A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
| JP7352073B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| JP2021114590A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| JP2022061810A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| US11688663B2 (en) | Semiconductor device, semiconductor device fabrication method, and electronic device | |
| US20240006526A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and electronic device | |
| US20230231045A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and electronic device |