JPWO2012008027A1 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2012008027A1
JPWO2012008027A1 JP2012524369A JP2012524369A JPWO2012008027A1 JP WO2012008027 A1 JPWO2012008027 A1 JP WO2012008027A1 JP 2012524369 A JP2012524369 A JP 2012524369A JP 2012524369 A JP2012524369 A JP 2012524369A JP WO2012008027 A1 JPWO2012008027 A1 JP WO2012008027A1
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
electrode
layer
lattice constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012524369A
Other languages
English (en)
Other versions
JP5510544B2 (ja
Inventor
忠紘 今田
忠紘 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2012008027A1 publication Critical patent/JPWO2012008027A1/ja
Application granted granted Critical
Publication of JP5510544B2 publication Critical patent/JP5510544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

化合物半導体層（１０２）から絶縁され、電極（１０１）及び化合物半導体層（１０３）に接する電極（１０９）が設けられている。化合物半導体層（１０３）の格子定数は、化合物半導体層（１０２）及び化合物半導体層（１０４）の格子定数よりも小さく、化合物半導体層（１０７）の格子定数は、化合物半導体層（１０２）及び化合物半導体層（１０７）の格子定数よりも小さい。また、化合物半導体層（１０３）の伝導帯のエネルギは、化合物半導体層（１０４）の伝導帯のエネルギよりも高い。

Description

本発明は、化合物半導体装置及びその製造方法に関する。
従来、基板の上方に結晶成長によりＡｌＧａＮ層及びＧａＮ層が形成され、ＧａＮ層が電子走行層として機能する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）についての研究が行われている。ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮ系のＨＥＭＴの耐圧は高く、自動車用等の高耐圧電力デバイスとして有望である。
その一方で、Ｓｉ系の電界効果トランジスタには必然的にボディダイオードが存在する。ボディダイオードは逆並列となるようにトランジスタに接続されており、大電力電源に用いられるフルブリッジ回路方式において、還流ダイオードとして機能する。しかし、ＧａＮ系のＨＥＭＴには、このようなボディダイオードが必然的には存在しない。そこで、基板の厚さ方向にｐ型層及びｎ型層が積層されたｐｎ接合ダイオードが、ＧａＮ系のＨＥＭＴに接続された構造が提案されている。
しかしながら、これまで提案された構造では、ダイオードの動作に遅延が生じやすい。そして、遅延に伴って、ダイオードが還流ダイオードとして動作する前にＨＥＭＴに逆電流が流れ、消費電力が増大してしまう。また、遅延のために、ＨＥＭＴのソース及びドレイン間に過電圧が印加された場合には、ダイオードが保護回路として動作しない。
また、高耐圧電力デバイスの構造には、ソース及びドレインが基板の表面に平行に配置された横型構造と、ソース及びドレインが基板の表面に垂直に配置された縦型構造とがある。縦型構造では、電流の経路が３次元的になるため、１チップ当たりの電流量が横型構造よりも大きい。また、縦型構造では、ソース電極及びドレイン電極が基板の表面及び裏面に形成されているため、これらが基板の表面のみに形成されている横型構造と比較して、ソース電極及びドレイン電極のために必要な面積が小さい。更に、縦型構造では、１チップ当たりの電極の割合が横型構造よりも大きいため、放熱性が高い。このため、縦型構造の高耐圧電力デバイスの実用化が期待される。
しかしながら、縦型構造のＧａＮ系のＨＥＭＴに、上記のｐｎ接合ダイオードを接続することは困難である。また、接続できたとしても、上記の問題点は解消されない。
特開２００９−１６４１５８号公報 特開２００９−４３９８号公報
Applied Physics Express 1(2008) 011105 Applied Physics Express 1(2008) 021104
本発明は、縦型構造のＨＥＭＴと接続されるダイオードを適切に動作させることができる化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様には、第１の電極と、前記第１の電極の上方に形成された第１の化合物半導体層と、前記第１の化合物半導体層上に形成された第２の化合物半導体層と、前記第２の化合物半導体層上に形成された第３の化合物半導体層と、前記第３の化合物半導体層の上方に形成された第２の電極と、が設けられている。更に、前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の積層体に形成された開口部内に形成され、前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の側面に接する第４の化合物半導体層と、前記第２の化合物半導体層と前記第４の化合物半導体層との界面の電位を制御するゲート電極と、前記第１の化合物半導体層から絶縁され、前記第１の電極及び前記第２の化合物半導体層に接する第３の電極と、が設けられている。そして、前記第２の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、前記第４の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さい。また、前記第２の化合物半導体層の伝導帯のエネルギは、前記第３の化合物半導体層の伝導帯のエネルギよりも高い。
上記の化合物半導体装置等によれば、縦型構造の高電子移動度トランジスタと接続されるダイオードを適切に動作させることができる。
図１Ａは、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。 図１Ｂは、第１の実施形態における伝導帯のエネルギを示す図である。 図１Ｃは、第１の実施形態の変形例の構造を示す断面図である。 図２Ａは、第２の実施形態に係る化合物半導体装置の電極同士の位置関係を示す図である。 図２Ｂは、図２Ａ中のＩ−Ｉ線に沿った断面を示す図である。 図２Ｃは、図２Ａ中のＩＩ−ＩＩ線に沿った断面を示す図である。 図３Ａは、電子密度の基板の表面からの距離との関係を示す図である。 図３Ｂは、伝導帯のエネルギの基板の表面からの距離との関係を示す図である。 図３Ｃは、ダイオード特性を示す図である。 図３Ｄは、ドレイン電流のゲート電圧との関係を示す図である。 図３Ｅは、ドレイン電流Ｉｄのソース−ドレイン間電圧との関係を示す図である。 図４Ａは、第２の実施形態に係る化合物半導体装置を製造する方法を示す図である。 図４Ｂは、図４Ａに引き続き、化合物半導体装置を製造する方法を示す図である。 図４Ｃは、図４Ｂに引き続き、化合物半導体装置を製造する方法を示す図である。 図４Ｄは、図４Ｃに引き続き、化合物半導体装置を製造する方法を示す図である。 図５Ａは、第２の実施形態に係る化合物半導体装置を製造する方法を示す断面図である。 図５Ｂは、図５Ａに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｃは、図５Ｂに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｄは、図５Ｃに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｅは、図５Ｄに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｆは、図５Ｅに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｇは、図５Ｆに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｈは、図５Ｇに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｉは、図５Ｈに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｊは、図５Ｉに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｋは、図５Ｊに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図５Ｌは、図５Ｋに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図６は、ＭＯＣＶＤ装置の構成を示す図である。 図７Ａは、図５Ａ〜図５Ｌに示す方法の変形例を示す断面図である。 図７Ｂは、図７Ａに引き続き、変形例を示す断面図である。 図７Ｃは、図７Ｂに引き続き、変形例を示す断面図である。 図７Ｄは、図７Ｃに引き続き、変形例を示す断面図である。 図７Ｅは、図７Ｄに引き続き、変形例を示す断面図である。 図７Ｆは、図７Ｅに引き続き、変形例を示す断面図である。 図７Ｇは、図７Ｆに引き続き、変形例を示す断面図である。 図８は、第２の実施形態の変形例を示す図である。 図９Ａは、第３の実施形態に係る化合物半導体装置を製造する方法を示す断面図である。 図９Ｂは、図９Ａに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図９Ｃは、図９Ｂに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図９Ｄは、図９Ｃに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図９Ｅは、図９Ｄに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図９Ｆは、図９Ｅに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図１０Ａは、第４の実施形態に係る化合物半導体装置を製造する方法を示す断面図である。 図１０Ｂは、図１０Ａに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図１０Ｃは、図１０Ｂに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図１０Ｄは、図１０Ｃに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図１０Ｅは、図１０Ｄに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図１１は、第５の実施形態に係る電源装置の構成を示す図である。 図１２は、第６の実施形態に係る高周波増幅器の構成を示す図である。
以下、実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａは、第１の実施形態に係る化合物半導体装置の構造を示す断面図であり、図１Ｂは、第１の実施形態における伝導帯のエネルギを示す図である。
第１の実施形態では、ドレイン電極１０１上に、化合物半導体層１０２、化合物半導体層１０３、及び化合物半導体層１０４がこの順で形成されている。化合物半導体層１０２〜１０４から積層体１０５が構成されており、積層体１０５に、開口部１０５ａが形成されている。そして、開口部１０５ａ内に、化合物半導体層１０２〜１０４の側面と接する化合物半導体層１０７が形成されている。開口部１０５ａ内には、ゲート電極１０８も形成されている。ゲート電極１０８は絶縁膜１１１により包囲されている。従って、ゲート電極１０８は、ドレイン電極１０１及び化合物半導体層１０７等から絶縁されている。更に、化合物半導体層１０４上に、ソース電極１０６が形成されている。ソース電極１０６は絶縁膜１１１によりゲート電極１０８から絶縁されている。
また、本実施形態では、化合物半導体層１０２内に、絶縁膜１１２を介して化合物半導体層１０２から絶縁された電極１０９が形成されている。電極１０９は、ドレイン電極１０１及び化合物半導体層１０３と接している。
なお、化合物半導体層１０３の格子定数は、化合物半導体層１０２の格子定数及び化合物半導体層１０４の格子定数よりも小さい。また、化合物半導体層１０７の格子定数は、化合物半導体層１０２の格子定数及び化合物半導体層１０４の格子定数よりも小さい。従って、化合物半導体層１０２と化合物半導体層１０７との間の格子定数の差に起因する歪が化合物半導体層１０７に生じる。同様に、化合物半導体層１０４と化合物半導体層１０７との間の格子定数の差に起因する歪みが化合物半導体層１０７に生じる。そして、これらの歪みによりピエゾ分極及び自発分極が生じ、化合物半導体層１０２及び１０４の化合物半導体層１０７との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。２ＤＥＧは、高電子密度且つ高電子移動度の電子ガスである。従って、化合物半導体層１０３と化合物半導体層１０７との間の界面の電位に応じて、ソース電極１０６とドレイン電極１０１との間を流れる電流が変化する。ゲート電極１０８は、この界面の電位を制御する。
このように、第１の実施形態には、縦型構造のＨＥＭＴが含まれている。なお、電極２０９は、上記の２ＤＥＧから離間して形成されている。
なお、上記の格子定数の関係から、化合物半導体層１０３の化合物半導体層１０７との界面近傍には、２ＤＥＧは殆ど発生しない。従って、縦型構造のＨＥＭＴはノーマリオフ動作する。この界面近傍での２ＤＥＧの発生をより確実に抑制するためには、化合物半導体層１０３の格子定数が、化合物半導体層１０７の格子定数以下であることが好ましい。
また、第１の実施形態では、図１Ｂに示すように、化合物半導体層１０３の伝導帯のエネルギは、化合物半導体層１０４の伝導帯のエネルギよりも高い。そして、化合物半導体層１０３には、電極１０９を介してドレイン電極１０１が接続されており、化合物半導体層１０４には、ソース電極１０６が接続されている。
従って、ドレイン電極１０１に負の電圧が印加されると、化合物半導体層１０３及び１０４を介して、ドレイン電極１０１からソース電極１０６に電子が移動し、ソース電極１０６からドレイン電極１０１に向けて電流が流れる。即ち、還流ダイオードの機能が得られる。また、電極１０９がドレイン電極１０１及び化合物半導体層１０３と接し、ソース電極１０６が化合物半導体層１０４と接しているため、この還流ダイオードはＨＥＭＴに大電流が流れる前に動作する。従って、消費電力の上昇を抑制することができる。また、ドレイン電極１０１に正の大きな電圧が印加されると、化合物半導体層１０４及び１０３を介して、ソース電極１０６からドレイン電極１０１に電子が移動し、ドレイン電極１０１からソース電極１０６に向けて電流が流れる。即ち、保護ダイオードの機能が得られる。従って、ＨＥＭＴの故障を防止することができる。
次に、化合物半導体層１０２〜１０４及び１０７の材料の例について説明する。
「ＧａＮ及びＡｌＧａＮの組み合わせ」
ＧａＮとＡｌＧａＮとの間では、ＡｌＧａＮの格子定数がＧａＮの格子定数よりも小さく、ＡｌＧａＮの伝導帯のエネルギがＧａＮの伝導帯のエネルギよりも高い。従って、化合物半導体層１０２及び１０４としてＧａＮ層が用いられ、化合物半導体層１０３及び１０７としてＡｌＧａＮ層が用いられる。なお、化合物半導体層１０４の表層部に、ソース電極１０６との間の接触抵抗を低減するために、ｎ型不純物を高濃度で含むｎ＋ＧａＮ層が含まれていてもよい。
このような組み合わせでは、ＧａＮとＡｌＧａＮとの間の格子定数の相違に起因して、化合物半導体層１０２及び１０４の化合物半導体層１０７との界面近傍に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。また、化合物半導体層１０３と化合物半導体層１０７との間で、Ａｌ及びＧａの総量に対するＡｌの割合（Ａｌの組成比率）が同一であれば、これらの格子定数も同一となり、これらの界面近傍には２ＤＥＧが発生しない。
更に、ＧａＮとＡｌＧａＮとの間の伝導帯のエネルギの相違に起因して、化合物半導体層１０３及び１０４が還流ダイオード及び保護ダイオードとして機能することができる。
「ＩｎＡｌＮ及びＡｌＮの組み合わせ」
ＩｎＡｌＮとＡｌＮとの間では、ＡｌＮの格子定数がＩｎＡｌＮの格子定数よりも小さく、ＡｌＮの伝導帯のエネルギがＩｎＡｌＮの伝導帯のエネルギよりも高い。従って、化合物半導体層１０２及び１０４としてＩｎＡｌＮ層が用いられ、化合物半導体層１０３及び１０７としてＡｌＮ層が用いられる。なお、化合物半導体層１０４の表層部に、ソース電極１０６との間の接触抵抗を低減するために、ｎ型不純物を高濃度で含むｎ＋ＩｎＡｌＮ層が含まれていてもよい。
このような組み合わせでは、ＩｎＡｌＮとＡｌＮとの間の格子定数の相違に起因して、化合物半導体層１０２及び１０４の化合物半導体層１０７との界面近傍に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。また、化合物半導体層１０３と化合物半導体層１０７との間では、これらの格子定数が同一となり、これらの界面近傍には２ＤＥＧが発生しない。
更に、ＩｎＡｌＮとＡｌＮとの間の伝導帯のエネルギの相違に起因して、化合物半導体層１０３及び１０４が還流ダイオード及び保護ダイオードとして機能することができる。
「ＩｎＡｌＧａＮ及びＡｌＮの組み合わせ」
ＩｎＡｌＧａＮとＡｌＮとの間は、ＡｌＮの格子定数がＩｎＡｌＧａＮの格子定数よりも小さく、ＡｌＮの伝導帯のエネルギがＩｎＡｌＧａＮの伝導帯のエネルギよりも高い。従って、化合物半導体層１０２及び１０４としてＩｎＡｌＧａＮ層が用いられ、化合物半導体層１０３及び１０７としてＡｌＮ層が用いられる。なお、化合物半導体層１０４の表層部に、ソース電極１０６との間の接触抵抗を低減するために、ｎ型不純物を高濃度で含むｎ＋ＩｎＡｌＧａＮ層が含まれていてもよい。
このような組み合わせでは、ＩｎＡｌＧａＮとＡｌＮとの間の格子定数の相違に起因して、化合物半導体層１０２及び１０４の化合物半導体層１０７との界面近傍に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。また、化合物半導体層１０３と化合物半導体層１０７との間では、これらの格子定数が同一となり、これらの界面近傍には２ＤＥＧが発生しない。
更に、ＩｎＡｌＧａＮとＡｌＮとの間の伝導帯のエネルギの相違に起因して、化合物半導体層１０３及び１０４が還流ダイオード及び保護ダイオードとして機能することができる。
「ＩｎＡｌＮ及びＩｎＡｌＧａＮの組み合わせ」
ＩｎＡｌＮとＩｎＡｌＧａＮとの間では、これらに含まれるＩｎ、Ａｌ、及びＧａの総量に対する各元素の割合（各元素の組成比率が）に応じて、格子定数及び伝導帯のエネルギの大小関係が変わる。つまり、組成比率の調節により、ＩｎＡｌＮの格子定数をＩｎＡｌＧａＮのそれよりも小さくし、ＩｎＡｌＮの伝導帯のエネルギをＩｎＡｌＧａＮのそれよりも高くすることができる。逆に、組成比率の調節により、ＩｎＡｌＧａＮの格子定数をＩｎＡｌＮの格子定数よりも小さくし、ＩｎＡｌＧａＮの伝導帯のエネルギをＩｎＡｌＮのそれよりも高くすることもできる。組成比率の調節により、ＩｎＡｌＧａＮの格子定数をＩｎＡｌＮのそれよりも小さくし、ＩｎＡｌＧａＮの伝導帯のエネルギをＩｎＡｌＮのそれよりも高くする場合、化合物半導体層１０２及び１０４としてＩｎＡｌＮ層が用いられ、化合物半導体層１０３及び１０７としてＩｎＡｌＧａＮ層が用いられる。なお、化合物半導体層１０４の表層部に、ソース電極１０６との間の接触抵抗を低減するために、ｎ型不純物を高濃度で含むｎ＋ＩｎＡｌＮ層が含まれていてもよい。
このような組み合わせでは、ＩｎＡｌＮとＩｎＡｌＧａＮとの間の格子定数の相違に起因して、化合物半導体層１０２及び１０４の化合物半導体層１０７との界面近傍に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。また、化合物半導体層１０３と化合物半導体層１０７との間で、Ｉｎ、Ａｌ、及びＧａの各組成比率が同一であれば、これらの格子定数も同一となり、これらの界面近傍には２ＤＥＧが発生しない。
更に、ＩｎＡｌＮとＩｎＡｌＧａＮとの間の伝導帯のエネルギの相違に起因して、化合物半導体層１０３及び１０４が還流ダイオード及び保護ダイオードとして機能することができる。
「Ａｌ組成比率が相違する２種類のＡｌＧａＮの組み合わせ」
元素の種類が同一であっても、その組成比率が相違していれば、格子定数及び伝導帯のエネルギも相違し得る。例えば、ＡｌＧａＮでは、Ａｌの組成比率が高いほど、格子定数が小さくなり、伝導帯のエネルギが高くなる。このため、格子定数及び伝導帯のエネルギが相違する化合物半導体の組み合わせとして、Ａｌ０．３Ｇａ０．７Ｎ及びＡｌ０．５Ｇａ０．５Ｎの組み合わせを採用することができる。この場合、化合物半導体層１０２及び１０４として、Ａｌの組成比率が低いＡｌ０．３Ｇａ０．７Ｎ層が用いられ、化合物半導体層１０３及び１０７として、Ａｌの組成比率が高いＡｌ０．５Ｇａ０．５Ｎ層が用いられる。なお、化合物半導体層１０４の表層部に、ソース電極１０６との間の接触抵抗を低減するために、ｎ型不純物を高濃度で含むｎ＋Ａｌ０．３Ｇａ０．７Ｎ層が含まれていてもよい。
このような組み合わせでは、Ａｌ０．３Ｇａ０．７ＮとＡｌ０．５Ｇａ０．５Ｎとの間の格子定数の相違に起因して、化合物半導体層１０２及び１０４の化合物半導体層１０７との界面近傍に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。また、化合物半導体層１０３と化合物半導体層１０７との間では、これらの格子定数が同一となり、これらの界面近傍には２ＤＥＧが発生しない。
更に、Ａｌ０．３Ｇａ０．７ＮとＡｌ０．５Ｇａ０．５Ｎとの間の伝導帯のエネルギの相違に起因して、化合物半導体層１０３及び１０４が還流ダイオード及び保護ダイオードとして機能することができる。
なお、上記の２種類のＡｌＧａＮに代えて、Ｉｎ及びＡｌの組成比率が相違する２種類のＩｎＡｌＮを用いてもよく、Ｉｎ、Ａｌ、及びＧａの組成比率が相違する２種類のＩｎＡｌＧａＮを用いてもよい。
「複数種類の化合物半導体を含む化合物半導体層１０３」
図１Ｃに示すように、化合物半導体層１０３が、例えば３つの化合物半導体層１０３ａ、１０３ｂ、及び１０３ｃを含んでいてもよい。この例では、化合物半導体層１０３ａ及び１０３ｃはＡｌＧａＮ層であり、化合物半導体層１０３ｂはＡｌＮ層である。また、化合物半導体層１０２及び１０４の材料としては、ＡｌＧａＮ及びＡｌＮよりも格子定数が大きく、伝導帯のエネルギが低い材料、例えばＧａＮが用いられる。また、化合物半導体層１０７としては、ＡｌＧａＮ層が用いられる。化合物半導体層１０３ｂを構成するＡｌＮと化合物半導体層１０２及び１０４を構成するＡｌＧａＮとの間の格子定数の相違が大きいため、化合物半導体層１０３ａ及び１０３ｃは緩衝層としても機能する。なお、例えば、化合物半導体層１０３ａ、１０３ｂ、及び１０３ｃの厚さは、夫々、１００ｎｍ程度、１０ｎｍ程度、１００ｎｍ程度である。
この例でも、「ＧａＮ及びＡｌＧａＮの組み合わせ」の場合と同様の作用が得られる。また、ＡｌＮの化合物半導体層１０３ｂを含む化合物半導体層１０３とＡｌＧａＮの化合物半導体層１０７との間では、化合物半導体層１０３の格子定数が実質的に化合物半導体層１０７のそれよりも小さくなる。従って、「ＧａＮ及びＡｌＧａＮの組み合わせ」の場合よりも確実に２ＤＥＧの発生を抑制することができる。更に、化合物半導体層１０３にＡｌＮの化合物半導体層１０３ｂが含まれているため、リーク電流が著しく低減される。
（第２の実施形態）
次に、第２の実施形態について説明する。図２Ａは、第２の実施形態に係る化合物半導体装置の電極同士の位置関係を示す図であり、図２Ｂは、図２Ａ中のＩ−Ｉ線に沿った断面を示す図であり、図２Ｃは、図２Ａ中のＩＩ−ＩＩ線に沿った断面を示す図である。
第２の実施形態では、導電性の基板２２１上に、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂがこの順で形成されている。
基板２２１としては、例えば導電性ＧａＮ単結晶基板、導電性サファイア基板、導電性ＳｉＣ基板、導電性Ｓｉ基板等を用いることができる。なお、基板２２１の厚さ方向の抵抗成分を抑制するために、基板２２１の抵抗は低いことが好ましい。導電性ＧａＮ単結晶基板としては、ｎ型不純物としてＳｉが導入されたＧａＮ単結晶基板が挙げられる。
また、ＧａＮ層２０２には、Ｓｉが１×１０１３ｃｍ−３〜１×１０２０ｃｍ−３程度ドーピングされており、その厚さは１００ｎｍ〜１０μｍ程度である。ＡｌＧａＮ層２０３にもｎ型不純物がドーピングされており、その厚さは１ｎｍ〜１０μｍ程度である。また、ＡｌＧａＮ層２０３におけるＡｌの組成比率は０．３である。なお、ＡｌＧａＮ層２０３の厚さが１ｎｍ未満であると、ノーマリオフ動作が困難になることがある。一方、ＡｌＧａＮ層２０３の厚さが１０μｍを超えていると、オン時に十分に高い電子濃度を得ることが困難になることがある。このため、ＡｌＧａＮ層２０３の厚さは、１ｎｍ〜１０μｍ程度であることが好ましい。
ＧａＮ層２０４ａには、Ｓｉが１×１０１３ｃｍ−３〜１×１０２０ｃｍ−３程度ドーピングされており、その厚さは１ｎｍ〜１０μｍ程度である。また、ｎ＋ＧａＮ層２０４ｂには、Ｓｉが１×１０１６ｃｍ−３〜１×１０２２ｃｍ−３程度ドーピングされており、その厚さは１ｎｍ〜１０μｍ程度である。ｎ＋ＧａＮ層２０４ｂにおけるｎ型不純物の濃度は、ＧａＮ層２０４ａにおけるそれよりも高い。このため、ｎ＋ＧａＮ層２０４ｂの抵抗は、ＧａＮ層２０４ａの抵抗よりも低い。なお、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂの総厚さが５ｎｍ未満であると、十分な耐圧を得られないことがある。一方、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂの総厚さが１０μｍを超えていると、オン抵抗の増加に伴ってオン時の電流密度が低下する。このため、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂの総厚さは、５ｎｍ〜１０μｍ程度であることが好ましい。
ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂから積層体２０５が構成されており、積層体２０５に、開口部２０５ａが形成されている。そして、開口部２０５ａ内に、下面及び側面が絶縁膜２１１ａで覆われたゲート電極２０８が形成されている。ゲート電極２０８としては、Ｎｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。ゲート電極２０８は、図２Ａに示すように、櫛歯状（フィンガー状）に複数形成されており、各ゲート電極２０８の一端がゲートバスライン２０８ａに接続されている。絶縁膜２１１ａはＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂの側面と接していない。平面視でゲート電極２０８が延びる方向（ゲート幅方向）に直交する方向の一方側では、絶縁膜２１１ａと、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂとの間にＡｌＧａＮ層２０７が形成されている。そして、ＡｌＧａＮ層２０７がＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂの側面に接している。このように、ゲート電極２０８は、基板２２１及びＡｌＧａＮ層２０７等から絶縁されている。また、他方側では、絶縁膜２１１ａと、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂとの間にシリコン酸化膜２５２が形成されている。なお、ＡｌＧａＮ層２０７にもｎ型不純物がドーピングされており、その厚さは１ｎｍ〜１μｍ程度である。また、ＡｌＧａＮ層２０７におけるＡｌの組成比率は０．３である。ＡｌＧａＮ層２０７の厚さが１ｎｍ未満であると、十分な濃度の２ＤＥＧを発生させることが困難になることがある。一方、ＡｌＧａＮ層２０７の厚さが１μｍを超えていると、ＡｌＧａＮ層２０３及び２０７の界面にゲート電極２０８から電界を印加することが困難になることがある。このため、ＡｌＧａＮ層２０７の厚さは、１ｎｍ〜１μｍ程度であることが好ましい。
更に、ゲート電極２０８及び絶縁膜２１１ａを覆う絶縁膜２１１ｂが形成されている。そして、ｎ＋ＧａＮ層２０４ｂ及び絶縁膜２１１ｂ等の上に、ソース電極２０６が形成されている。ソース電極２０６は絶縁膜２１１ｂによりゲート電極２０８から絶縁されている。また、ソース電極２０６としては、Ｔａ膜と、その上に位置するＡｌ膜との積層体が形成されている。
また、本実施形態では、シリコン酸化膜２５２の近傍において、基板２２１及びＧａＮ層２０２に開口部２２２が形成されており、開口部２２２内に、絶縁膜２１２を介してＧａＮ層２０２から絶縁された電極２０９が形成されている。更に、基板２２１の裏面に基板２２１及び電極２０９と接するドレイン電極２０１が形成されている。なお、ドレイン電極２０１及び電極２０９が一体的に形成されていてもよい。この場合、これらは、例えば、Ｔａ膜と、その上に位置するＡｌ膜との積層体を含んでいる。また、導電性の基板２２１及びドレイン電極２０１を一つの電極とみなすこともできる。
なお、絶縁膜２１１ａのゲート電極２０８とＡｌＧａＮ層２０７との間の部分２２５はＨＥＭＴのゲート絶縁膜として機能する。このため、部分２２５の厚さは、１ｎｍ〜１００ｎｍ程度であることが好ましい。また、絶縁膜２１１ａのゲート電極２０８と基板２２１との間の部分２２４の厚さは、部分２２５の厚さ以上であることが好ましい。これは、部分２２４の厚さが部分２２５の厚さ未満であると、ゲート電極２０８と基板２２１及びドレイン電極２０１との距離が短く、十分な耐圧を得にくくなるためである。その一方で、部分２２４の厚さは、ＧａＮ層２０２の厚さ以下であることが好ましい。これは、部分２２４の厚さがＧａＮ層２０２の厚さを超えていると、ゲート電極２０８の底面がＡｌＧａＮ層２０３の底面よりも上方に位置し、ＡｌＧａＮ層２０３とＡｌＧａＮ層２０７との界面の電位をゲート電極２０８が制御しにくくなるためである。
このように構成された第２の実施形態では、ＧａＮ層２０２とＡｌＧａＮ層２０７との間の格子定数の差に起因する歪がＡｌＧａＮ層２０７に生じる。同様に、ＧａＮ層２０４ａ及びｎ＋ＧａＮ層２０４ｂとＡｌＧａＮ層２０７との間の格子定数の差に起因する歪みがＡｌＧａＮ層２０７に生じる。そして、これらの歪みによりピエゾ分極及び自発分極が生じ、ＧａＮ層２０２、ＧａＮ層２０４ａ、及びｎ＋ＧａＮ層２０４ｂのＡｌＧａＮ層２０７との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。従って、ＡｌＧａＮ層２０３とＡｌＧａＮ層２０７との間の界面の電位に応じて、ソース電極２０６とドレイン電極２０１との間を流れる電流が変化する。また、ゲート電極２０８により、この界面の電位を制御することができる。
また、第２の実施形態では、ドレイン電極２０１に負の電圧が印加されると、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ、及びｎ＋ＧａＮ層２０４ｂを介して、ドレイン電極２０１からソース電極２０６に電子が移動し、ソース電極２０６からドレイン電極２０１に向けて電流が流れる。即ち、還流ダイオードの機能が得られる。また、電極２０９がドレイン電極２０１及びＡｌＧａＮ層２０３と接し、ソース電極２０６がｎ＋ＧａＮ層２０４ｂと接しているため、この還流ダイオードはＨＥＭＴに大電流が流れる前に動作する。従って、消費電力の上昇を抑制することができる。また、ドレイン電極２０１に正の大きな電圧が印加されると、ｎ＋ＧａＮ層２０４ｂ、ＧａＮ層２０４ａ、及びＡｌＧａＮ層２０３を介して、ソース電極２０６からドレイン電極２０１に電子が移動し、ドレイン電極２０１からソース電極２０６に向けて電流が流れる。即ち、保護ダイオードの機能が得られる。従って、ＨＥＭＴの故障を防止することができる。
ここで、本願発明者が行った第２の実施形態に関するシミュレーションについて説明する。
（第１のシミュレーション）
第１のシミュレーションでは、電子密度（ｃｍ−３）の基板２２１の表面からの距離との関係、及び伝導帯のエネルギ（ｅＶ）の基板２２１の表面からの距離との関係について調べた。このシミュレーションでは、ＧａＮ層２０２の厚さを１０００ｎｍとし、ＡｌＧａＮ層２０３の厚さを２００ｎｍとし、ＧａＮ層２０４ａの厚さを３００ｎｍとし、ｎ＋ＧａＮ層２０４ｂの厚さを２００ｎｍとした。この結果を図３Ａ及び図３Ｂに示す。なお、図３Ａ中では、ゲート電圧Ｖｇｓが０Ｖであって電源がオフになっているときの関係を一点鎖線で示し、ゲート電圧Ｖｇｓが１０Ｖであって電源がオンになっているときの関係を実線で示している。ゲート電圧Ｖｇｓは、ソース−ドレイン間電圧Ｖｄｓに等しい。
図３Ａに示すように、電源がオフになっている場合には、ＡｌＧａＮ層２０３におけるＡｌＧａＮ／ＧａＮヘテロ接合面で、電子密度が不連続に減少する。このため、ソース電極２０６とドレイン電極２０１との間に電流が流れない。一方、電源がオンになっている場合には、ゲート電極２０８により印加された電界に電子が引き寄せられるため、ＡｌＧａＮ層２０３の電子密度がオフ時と比較して著しく高くなる。このため、ソース電極２０６とドレイン電極２０１との間に確実に電流が流れる。従って、ゲート電極２０８に印加する電圧の切り替えにより、ＨＥＭＴのオン及びオフが確実に切り替えられることが判る。
また、図３Ｂに示すように、電源がオフになっている場合には、電源がオンになっている場合と比較して、ＡｌＧａＮ層２０３の伝導帯のエネルギが高い。これは、電源がオフになっている場合には、電源がオンになっている場合と比較して、ＡｌＧａＮ層２０３に存在する電子が著しく少ないことを意味する。従って、ＨＥＭＴがノーマリオフ動作することが判る。
（第２のシミュレーション）
第２のシミュレーションでは、ダイオード特性について調べた。この結果を図３Ｃに示す。
図３Ｃに示すように、適切なダイオード特性が確認された。従って、還流ダイオード及び保護ダイオードの機能が得られることが判る。
（第３のシミュレーション）
第３のシミュレーションでは、ドレイン電流Ｉｄ（Ａ／ｍ）のゲート電圧Ｖｇｓ（Ｖ）との関係について調べた。このシミュレーションでは、ソース−ドレイン間電圧Ｖｄｓを１０Ｖとした。この結果を図３Ｄに示す。
図３Ｄに示すように、ゲート電圧Ｖｇｓが０Ｖのときのドレイン電流Ｉｄは０Ａ／ｍとなった。このことは、良好なノーマリオフ動作が実現されることを意味している。また、ゲート電圧Ｖｇｓの上昇に伴ってドレイン電流Ｉｄが適切に上昇することが確認された。従って、ＨＥＭＴがノーマリオフ動作し、また、ＨＥＭＴの特性が良好であることが判る。
（第４のシミュレーション）
第４のシミュレーションでは、ドレイン電流Ｉｄ（Ａ／ｍ）のソース−ドレイン間電圧Ｖｄｓ（Ｖ）との関係について調べた。このシミュレーションでは、ゲート電圧Ｖｇｓを０Ｖ、２Ｖ、４Ｖ、６Ｖ、８Ｖ、又は１０Ｖとした。この結果を図３Ｅに示す。
図３Ｅに示すように、ソース−ドレイン間電圧Ｖｄｓに拘わらず、ゲート電圧Ｖｇｓが０Ｖのときのドレイン電流Ｉｄは０Ａ／ｍとなった。このことは、良好なノーマリオフ動作が実現されることを意味している。また、ソース−ドレイン間電圧Ｖｄｓの上昇に伴ってドレイン電流Ｉｄが適切に上昇することが確認された。従って、ＨＥＭＴがノーマリオフ動作し、また、ＨＥＭＴの特性が良好であることが判る。
次に、第２の実施形態に係る化合物半導体装置を製造する方法について説明する。図４Ａ〜図４Ｄは、第２の実施形態に係る化合物半導体装置を製造する方法を工程順に示す図であって、図２Ａと同様に、主として電極同士の位置関係を示している。また、図５Ａ〜図５Ｌは、第２の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
先ず、図４Ａ及び図５Ａに示すように、基板２２１上に選択成長用のマスク２５１を形成する。マスク２５１の形成に際しては、例えばシリコン酸化膜を化学気相成長（ＣＶＤ：chemical vapor deposition）法等により基板２２１の全面に形成し、その後に、積層体２０５を形成する予定の領域からリソグラフィー及びドライエッチングによりシリコン酸化膜を除去する。マスク２５１の平面形状は、図４Ａに示すように、概ね、ゲート電極２０８の平面形状と同様の櫛歯状（フィンガー状）になる。
次いで、図４Ｂ及び図５Ｂに示すように、基板２２１上に、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ、及びｎ＋ＧａＮ層２０４ｂをこの順で、例えば有機化学気相堆積（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により形成する。ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ、及びｎ＋ＧａＮ層２０４ｂを分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）法により形成してもよい。
ここで、ＭＯＣＶＤ装置について説明する。図６は、ＭＯＣＶＤ装置の構成を示す図である。石英製反応管４０の周囲に高周波コイル４１が配置され、反応管４０の内側に基板１を載置するためのカーボンサセプタ４２が配置されている。反応管４０の上流端（図６中の左側の端部）に、２本のガス導入管４４及び４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ３ガスが導入され、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）等の有機ＩＩＩ族化合物原料が導入される。基板１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
ＭＯＣＶＤ法では、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ、及びｎ＋ＧａＮ層２０４ｂは、基板２２１のマスク２５１から露出している部分に選択的に成長する。これらの形成の際には、形成しようとする化合物半導体層に応じて、Ａｌ源であるＴＭＡガス及びＧａ源であるＴＭＧの供給の有無及び流量を適宜設定する。また、Ｎ源であるアンモニアガスの流量は、１０ｓｌｍ〜５０ｓｌｍ程度とする。また、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度とし、成長温度は８００℃〜１３００℃程度とする。更に、ｎ型不純物を含有させる場合には、例えばＳｉを含むガス、例えばＳｉＨ４ガスを所定の流量で原料ガスに添加し、上記の各濃度範囲内の所定値となるようにＳｉをドーピングする。
例えば、ＡｌＧａＮ層２０３を形成する場合の条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：０〜５０ｓｃｃｍ
トリメチルアルミニウム（ＴＭＡ）の流量：０〜５０ｓｃｃｍ
アンモニア（ＮＨ３）の流量：２０ｓｌｍ
圧力：１００Ｔｏｒｒ
温度：１１００℃
ｎ＋ＧａＮ層２０４ｂの形成後、図５Ｃに示すように、マスク２５１をウェットエッチング等により除去する。マスク２５１の除去により、開口部２０５ａを備えた積層体２０５が得られる。なお、基板２２１が、その表面が非極性面となっているｎ型ＧａＮ単結晶基板である場合、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ、及びｎ＋ＧａＮ層２０４ｂの各表面は、ａ軸方向を向く。つまり、各化合物半導体層において、表面がａ軸方向を向く。また、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ、及びｎ＋ＧａＮ層２０４ｂの開口部２０５ａに面する側面の面方位は、（０００１）となる。つまり、各化合物半導体層において、側面のミラー指数が（０００１）となる。
なお、このような選択成長法を用いる代わりに、各化合物半導体層を基板２２１の全面に形成した後に、リソグラフィー及びドライエッチングにより各化合物半導体層を加工して積層体２０５を形成してもよい。
マスク２５１の除去後、同じく図５Ｃに示すように、積層体２０５の一部を覆う選択成長用のマスクとしてシリコン酸化膜２５２を形成する。シリコン酸化膜２５２は、積層体２０５のＡｌＧａＮ層２０７を成長させる領域を露出し、他の部分を覆うように形成する。シリコン酸化膜２５２の形成に際しては、例えばシリコン酸化膜をＣＶＤ法等により基板２２１の全面に形成し、その後に、ＡｌＧａＮ層２０７を形成する予定の領域内の部分をリソグラフィー及びドライエッチングにより除去すればよい。
次いで、図５Ｄに示すように、積層体２０５のシリコン酸化膜２５２から露出している部分上に、ＡｌＧａＮ層２０７を、例えばＭＯＣＶＤ法により形成する。この際にも、例えば図６に示すＭＯＣＶＤ装置を用いる。ＭＯＣＶＤ法では、ＡｌＧａＮ層２０７は、積層体２０５のシリコン酸化膜２５２から露出している部分に選択的に横方向成長する。この結果、積層体２０５の側面の一部が最下部から最上部にわたってＡｌＧａＮ層２０７により覆われる。ＡｌＧａＮ層２０７の成長条件としては、例えばＡｌＧａＮ層２０３の成長条件と同様のものを採用する。
ＡｌＧａＮ層２０７の形成後、図５Ｅに示すように、絶縁膜２１１ａを全面に形成し、その表面を例えば化学機械的研磨（ＣＭＰ：chemical mechanical polishing）法により平坦化する。絶縁膜２１１ａとしては、例えばプラズマｃｖｄ法、原子層成長 (ＡＬＤ：atomic layer deposition)法等により、厚さが５０ｎｍ程度のシリコン窒化膜を形成する。また、シリコン窒化膜に代えて、ハフニウム酸化膜、タンタル酸化膜、又はアルミニウム酸化膜を形成してもよい。更に、これら４種のうちの２種以上を積層して用いてもよい。
次いで、図５Ｆに示すように、ゲート電極２０８を形成する部分に開口部２５３ａが形成されたレジストパターン２５３を絶縁膜２１１ａ上に形成する。その後、レジストパターン２５３をマスクとして絶縁膜２１１ａを加工することにより、絶縁膜２１１ａに電極溝２２６を形成する。電極溝２２６の形成では、例えばＳＦ６ガスを用いたドライエッチングを行う。
続いて、図４Ｃ及び図５Ｇに示すように、ゲート電極２０８を電極溝２２６内に形成する。ゲート電極２０８は、例えばリフトオフ法により形成することができる。レジストパターン２５３はゲート電極２０８の形成時にも用い、ゲート電極２０８の形成後に除去する。
次いで、図５Ｈに示すように、ゲート電極２０８を覆う絶縁膜２１１ｂを絶縁膜２１１ａ上に形成する。絶縁膜２１１ｂとしては、例えばプラズマＣＶＤ法等により、厚さが１０００ｎｍ程度のシリコン窒化膜を形成する。
その後、図５Ｉに示すように、絶縁膜２１１ｂ、絶縁膜２１１ａ、及びシリコン酸化膜２５２を加工することにより、少なくともｎ＋ＧａＮ層２０４ｂ及びＡｌＧａＮ層２０７を露出させる。
続いて、図４Ｄ及び図５Ｊに示すように、ｎ＋ＧａＮ層２０４ｂ及びＡｌＧａＮ層２０７と接するソース電極２０６を形成する。ソース電極２０６は、例えばリフトオフ法により、ゲートバスライン２０８ａと接しないように形成する。次いで、基板２２１の表面側を表面保護層で覆い、基板２２１の裏面を研磨して基板２２１の厚さを調節する。
次いで、図５Ｋに示すように、基板２２１及びＧａＮ層２０２に、ＡｌＧａＮ層２０３まで達する開口部２２２を形成する。
その後、図５Ｌに示すように、開口部２２２の側面に絶縁膜２１２を形成する。絶縁膜２１２としては、例えばシリコン窒化膜を形成する。そして、開口部２２２内に電極２０９を形成し、更に、基板２２１の裏面にドレイン電極２０１を形成する。電極２０９及びドレイン電極２０１は一体的に形成することができ、この場合、例えば蒸着法によりＴａ膜及びＡｌ膜を順次形成すればよい。
このようにして第２の実施形態に係る化合物半導体装置を完成させることができる。
なお、図７Ａに示すように、ＡｌＧａＮ層２０７の形成後にシリコン酸化膜２５２を除去してもよい。この場合、シリコン酸化膜２５２の除去後に、図７Ｂに示すように、絶縁膜２１１ａを形成する。次いで、図７Ｃに示すように、レジストパターン２５３をマスクとして絶縁膜２１１ａを加工することにより、絶縁膜２１１ａに電極溝２２６を形成する。その後、図７Ｄに示すように、ゲート電極２０８を形成する。続いて、図７Ｅに示すように、絶縁膜２１１ｂを形成する。そして、図７Ｆに示すように、絶縁膜２１１ｂ及び絶縁膜２１１ａを加工することにより、少なくともｎ＋ＧａＮ層２０４ｂ及びＡｌＧａＮ層２０７を露出させる。その後は、図７Ｇに示すように、上述の方法と同様の処理を行う。このような方法で形成された化合物半導体装置では、シリコン酸化膜２５２が存在しない分だけ微細化が可能である。
なお、第２の実施形態において、図８に示すように、一部のゲート電極２０８のゲートバスライン２０８ａと接続された端部とは逆側の端部に接続されたゲートバスライン２０８ｂが設けられていてもよい。この場合、ゲートバスライン２０８ａ及び２０８ｂに接続されたゲート電極２０８では、一端がゲートバスライン２０８ｂに接続されていないゲート電極２０８と比較すると、信号が高速で伝達される。このため、前者のゲート電極２０８を迅速な信号伝達を要する電極とし、後者のゲート電極２０８をさほど迅速な信号伝達を要しない電極とし、目的に応じて使い分けることができる。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態では、ソース電極２０６をゲート電極２０８より先に形成する。図９Ａ〜図９Ｆは、第３の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
先ず、第２の実施形態と同様にして、ＡｌＧａＮ層２０７の形成までの処理を行い（図５Ａ〜図５Ｄ）、更に、シリコン酸化膜２５２を除去する（図７Ａ）。次いで、図９Ａに示すように、ｎ＋ＧａＮ層２０４ｂ及びＡｌＧａＮ層２０７上にソース電極２０６を形成する。ソース電極２０６は、例えばリフトオフ用により形成することができる。
その後、図９Ｂに示すように、ソース電極２０６上に絶縁膜２１１ａを形成し、その表面の平坦化を行う。更に、レジストパターン２５３をマスクとして絶縁膜２１１ａを加工することにより、絶縁膜２１１ａに電極溝２２６を形成する。絶縁膜２１１ａの形成及び加工等は第２の実施形態と同様にして行うことができる。
続いて、図９Ｃに示すように、ゲート電極２０８を電極溝２２６内に形成する。ゲート電極２０８は、例えばリフトオフ法により形成することができる。レジストパターン２５３はゲート電極２０８の形成時にも用い、ゲート電極２０８の形成後に除去する。
次いで、図９Ｄに示すように、ゲート電極２０８を覆う絶縁膜２１１ｂを絶縁膜２１１ａ上に形成する。絶縁膜２１１ｂの形成は第２の実施形態と同様にして行うことができる。
その後、基板２２１の表面側を表面保護層で覆い、図９Ｅに示すように、基板２２１の裏面を研磨して基板２２１の厚さを調節する。続いて、基板２２１及びＧａＮ層２０２に、ＡｌＧａＮ層２０３まで達する開口部２２２を形成する。
次いで、図９Ｆに示すように、開口部２２２の側面に絶縁膜２１２を形成する。そして、開口部２２２内に電極２０９を形成し、更に、基板２２１の裏面にドレイン電極２０１を形成する。絶縁膜２１２の形成、電極２０９の形成、及びドレイン電極２０１の形成は第２の実施形態と同様にして行うことができる。
このようにして第３の実施形態に係る化合物半導体装置を完成させることができる。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態では、ゲート電極２０８と基板２２１との間に２層構造の絶縁膜を形成する。図１０Ａ〜図１０Ｅは、第４の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
先ず、第２の実施形態と同様にして、ＡｌＧａＮ層２０７の形成までの処理を行い（図５Ａ〜図５Ｄ）、更に、シリコン酸化膜２５２を除去する（図７Ａ）。次いで、図１０Ａに示すように、絶縁膜３０１を全面に形成する。絶縁膜３０１としては、例えばプラズマＣＶＤ法、ＡＬＤ法等によりシリコン窒化膜を形成する。プラズマＣＶＤ法又はＡＬＤ法によれば特に等方的に絶縁膜３０１を形成することができる。絶縁膜３０１の厚さは、ゲート絶縁膜に適した厚さとし、例えば１ｎｍ〜１００ｎｍ程度とする。また、シリコン窒化膜に代えて、ハフニウム酸化膜、タンタル酸化膜、又はアルミニウム酸化膜を形成してもよい。更に、これら４種のうちの２種以上を積層して用いてもよい。
その後、図１０Ｂに示すように、ゲート電極２０８を形成する部分に開口部２５３ａが形成されたレジストパターン２５３を絶縁膜３０１上に形成する。
続いて、図１０Ｃに示すように、絶縁膜３０１上及びレジストパターン２５３上に絶縁膜３０２を形成する。絶縁膜３０２としては、例えばスパッタリング法等によりシリコン窒化膜を形成する。スパッタリング法によれば特に異方的に絶縁膜３０２を形成することができる。また、シリコン窒化膜に代えて、ハフニウム酸化膜、タンタル酸化膜、又はアルミニウム酸化膜を形成してもよい。更に、これら４種のうちの２種以上を積層して用いてもよい。
続いて、図１０Ｄに示すように、ゲート電極２０８を開口部２０５ａ内の絶縁膜３０２上に形成する。ゲート電極２０８は、例えばリフトオフ法により形成することができる。レジストパターン２５３はゲート電極２０８の形成時にも用い、ゲート電極２０８の形成後に除去する。
その後、図１０Ｅに示すように、絶縁膜２１１ｂの形成、ソース電極２０６の形成、電極２０９の形成、及びドレイン電極２０１の形成等を、第２の実施形態と同様にして行う。
このようにして第４の実施形態に係る化合物半導体装置を完成させることができる。
なお、絶縁膜３０２の厚さは、ゲート電極２０８と基板２２１との絶縁分離に適した厚さとし、ゲート電極２０８と基板２２１との間に位置する絶縁膜３０１及び３０２の総厚さは、第２の実施形態における絶縁膜２１１ａの部分２２４と同様にすることが好ましい。
第１〜第４の化合物半導体装置は、例えば、スイッチング半導体素子に用いることができる。また、このようなスイッチング素子は、スイッチング電源又は電子機器に用いることができる。更に、これらの化合物半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
また、上述のように導電性の基板の材料は特に限定されないが、ドレイン電極の材料は基板の材料に応じて選択することが好ましい。例えば、導電性ＳｉＣ基板が用いられる場合、ドレイン電極の材料としては、Ｎｉを用いることが好ましく、ＮｉＳｉ、ＴａＳｉ、又はＷＳｉ等を用いてもよい。また、導電性Ｓｉ基板が用いられる場合、ドレイン電極の材料としては、Ａｌ、ＴｉＳｉ、ＣｏＳｉ等を用いることができる。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態に係る電源装置には、第１〜第４の実施形態のいずれかの化合物半導体装置が含まれている。図１１は、第５の実施形態に係る電源装置の構成を示す図である。
第５の実施形態には、図１１に示すように、高圧の一次側回路４０１及び低圧の二次側回路４０２が設けられており、更に、一次側回路４０１と二次側回路４０２との間にトランス４０３が設けられている。
一次側回路４０１には、交流電源４０４、いわゆるブリッジ整流回路４０５、並びに複数（ここでは４つ）のスイッチング素子４０６ａ、４０６ｂ、４０６ｃ、及び４０６ｄが設けられている。また、ブリッジ整流回路４０５には、スイッチング素子４０６ｅが設けられている。二次側回路４０２には、複数（ここでは３つ）のスイッチング素子４０７ａ、４０７ｂ、及び４０７ｃが設けられている。
そして、スイッチング素子４０６ａ、４０６ｂ、４０６ｃ、４０６ｄ、及び４０６ｅに、第１〜第４の実施形態のいずれかが用いられている。一方、スイッチング素子４０７ａ、４０７ｂ、及び４０７ｃには、シリコンを用いたＭＩＳ（metal-insulator-semiconductor）ＦＥＴが用いられている。
このような電源回路によれば、高い信頼性を得ることができ、この電源回路は、例えば大電力の用途に用いることができる。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態に係る高周波増幅器には、第１〜第４の実施形態のいずれかの化合物半導体装置が含まれている。図１２は、第６の実施形態に係る高周波増幅器の構成を示す図である。
第６の実施形態には、図１２に示すように、ディジタルプレディストーション回路５０１、ミキサ５０２ａ及び５０２ｂ、並びにパワーアンプ５０３が設けられている。
ディジタルプレディストーション回路５０１は、入力信号の非線形歪みを補償する回路である。ミキサ５０２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ５０３に第１〜第４の実施形態のいずれかが用いられており、パワーアンプ５０３は、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えばスイッチの切り替えにより、出力側の信号をミキサ５０２ｂで交流信号とミキシングし、交流信号とミキシングされた出力側の信号をディジタルプレディストーション回路５０１に送出することも可能である。
このような高周波増幅回路によれば、高い信頼性を得ることができ、この高周波増幅回路は、例えば携帯電話又は無線通信の基地局に用いることができる。
これらの化合物半導体装置等によれば、縦型構造の高電子移動度トランジスタと接続されるダイオードを適切に動作させることができる。
このように、第１の実施形態には、縦型構造のＨＥＭＴが含まれている。なお、電極１０９は、上記の２ＤＥＧから離間して形成されている。
ＭＯＣＶＤ法では、ＧａＮ層２０２、ＡｌＧａＮ層２０３、ＧａＮ層２０４ａ、及びｎ+ＧａＮ層２０４ｂは、基板２２１のマスク２５１から露出している部分に選択的に成長する。これらの形成の際には、形成しようとする化合物半導体層に応じて、Ａｌ源であるＴＭＡガス及びＧａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。また、Ｎ源であるアンモニアガスの流量は、１０ｓｌｍ〜５０ｓｌｍ程度とする。また、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度とし、成長温度は８００℃〜１３００℃程度とする。更に、ｎ型不純物を含有させる場合には、例えばＳｉを含むガス、例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、上記の各濃度範囲内の所定値となるようにＳｉをドーピングする。
先ず、第２の実施形態と同様にして、ＡｌＧａＮ層２０７の形成までの処理を行い（図５Ａ〜図５Ｄ）、更に、シリコン酸化膜２５２を除去する（図７Ａ）。次いで、図９Ａに示すように、ｎ+ＧａＮ層２０４ｂ及びＡｌＧａＮ層２０７上にソース電極２０６を形成する。ソース電極２０６は、例えばリフトオフ法により形成することができる。
このような高周波増幅回路によれば、高い信頼性を得ることができ、この高周波増幅回路は、例えば携帯電話又は無線通信の基地局に用いることができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
第１の電極と、
前記第１の電極の上方に形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された第２の化合物半導体層と、
前記第２の化合物半導体層上に形成された第３の化合物半導体層と、
前記第３の化合物半導体層の上方に形成された第２の電極と、
前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の積層体に形成された開口部内に形成され、前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の側面に接する第４の化合物半導体層と、
前記第２の化合物半導体層と前記第４の化合物半導体層との界面の電位を制御するゲート電極と、
前記第１の化合物半導体層から絶縁され、前記第１の電極及び前記第２の化合物半導体層に接する第３の電極と、
を有し、
前記第２の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
前記第４の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
前記第２の化合物半導体層の伝導帯のエネルギは、前記第３の化合物半導体層の伝導帯のエネルギよりも高いことを特徴とする化合物半導体装置。
（付記２）
前記第３の電極は、前記第１の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生した２次元電子ガス及び前記第３の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生した２次元電子ガスから離間して形成されていることを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第２の化合物半導体層の格子定数は、前記第４の化合物半導体層の格子定数以下であることを特徴とする付記１に記載の化合物半導体装置。
（付記４）
前記ゲート電極と前記第４の化合物半導体層とを絶縁するゲート絶縁膜を有することを特徴とする付記１に記載の化合物半導体装置。
（付記５）
前記ゲート絶縁膜よりも厚く、前記ゲート電極と前記第１の電極とを絶縁する絶縁膜を有することを特徴とする付記４に記載の化合物半導体装置。
（付記６）
前記第１の電極及び前記第３の電極は、一体的に形成されていることを特徴とする付記１に記載の化合物半導体装置。
（付記７）
前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の各表面は、ａ軸方向を向いていることを特徴とする付記１に記載の化合物半導体装置。
（付記８）
前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
前記側面の面方位は、（０００１）であることを特徴とする付記１に記載の化合物半導体装置。
（付記９）
前記第３の化合物半導体層の抵抗は、前記第２の化合物半導体層側よりも前記第２の電極側において低くなっていることを特徴とする付記１に記載の化合物半導体装置。
（付記１０）
前記第１の化合物半導体層及び前記第３の化合物半導体層は、ＧａＮ層又はＡｌＧａＮ層であり、
前記第２の化合物半導体層及び前記第４の化合物半導体層は、前記第１の化合物半導体層及び前記第３の化合物半導体層より高い割合でＡｌを含有するＡｌＧａＮ層であることを特徴とする付記１に記載の化合物半導体装置。
（付記１１）
前記ゲート絶縁膜は、シリコン窒化膜、ハフニウム酸化膜、タンタル酸化膜、及びアルミニウム酸化膜からなる群から選択された少なくとも１種を含有することを特徴とする付記４に記載の化合物半導体装置。
（付記１２）
前記絶縁膜は、シリコン窒化膜、ハフニウム酸化膜、タンタル酸化膜、及びアルミニウム酸化膜からなる群から選択された少なくとも１種を含有することを特徴とする付記５に記載の化合物半導体装置。
（付記１３）
第１の化合物半導体層、第２の化合物半導体層、及び第３の化合物半導体層がこの順で積層された積層体を形成する工程と、
前記積層体に開口部を形成する工程と、
前記開口部内に、前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の側面に接する第４の化合物半導体層を形成する工程と、
前記第２の化合物半導体層と前記第４の化合物半導体層との界面の電位を制御するゲート電極を形成する工程と、
前記第３の化合物半導体層の上方に第２の電極を形成する工程と、
前記第１の化合物半導体層の下方に第１の電極を形成し、更に、前記第１の化合物半導体層から絶縁され、前記第１の電極及び前記第２の化合物半導体層に接する第３の電極を形成する工程と、
を有し、
前記第２の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
前記第４の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
前記第２の化合物半導体層の伝導帯のエネルギは、前記第３の化合物半導体層の伝導帯のエネルギよりも高いことを特徴とする化合物半導体装置の製造方法。
（付記１４）
前記第３の電極を、前記第１の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生する２次元電子ガス及び前記第３の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生する２次元電子ガスから離間して形成することを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記１５）
前記第２の化合物半導体層の格子定数は、前記第４の化合物半導体層の格子定数以下であることを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記１６）
前記ゲート電極と前記第４の化合物半導体層とを絶縁するゲート絶縁膜を形成する工程を有することを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記１７）
前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁膜よりも厚く、前記ゲート電極と前記第１の電極とを絶縁する絶縁膜を形成する工程を有することを特徴とする付記１６に記載の化合物半導体装置の製造方法。
（付記１８）
前記第１の電極及び前記第３の電極を、一体的に形成することを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記１９）
前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の各表面は、ａ軸方向を向いていることを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記２０）
前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
前記側面の面方位は、（０００１）であることを特徴とする付記１３に記載の化合物半導体装置の製造方法。

Claims (20)

  1. 第１の電極と、
    前記第１の電極の上方に形成された第１の化合物半導体層と、
    前記第１の化合物半導体層上に形成された第２の化合物半導体層と、
    前記第２の化合物半導体層上に形成された第３の化合物半導体層と、
    前記第３の化合物半導体層の上方に形成された第２の電極と、
    前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の積層体に形成された開口部内に形成され、前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の側面に接する第４の化合物半導体層と、
    前記第２の化合物半導体層と前記第４の化合物半導体層との界面の電位を制御するゲート電極と、
    前記第１の化合物半導体層から絶縁され、前記第１の電極及び前記第２の化合物半導体層に接する第３の電極と、
    を有し、
    前記第２の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
    前記第４の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
    前記第２の化合物半導体層の伝導帯のエネルギは、前記第３の化合物半導体層の伝導帯のエネルギよりも高いことを特徴とする化合物半導体装置。
  2. 前記第３の電極は、前記第１の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生した２次元電子ガス及び前記第３の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生した２次元電子ガスから離間して形成されていることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第２の化合物半導体層の格子定数は、前記第４の化合物半導体層の格子定数以下であることを特徴とする請求項１に記載の化合物半導体装置。
  4. 前記ゲート電極と前記第４の化合物半導体層とを絶縁するゲート絶縁膜を有することを特徴とする請求項１に記載の化合物半導体装置。
  5. 前記ゲート絶縁膜よりも厚く、前記ゲート電極と前記第１の電極とを絶縁する絶縁膜を有することを特徴とする請求項４に記載の化合物半導体装置。
  6. 前記第１の電極及び前記第３の電極は、一体的に形成されていることを特徴とする請求項１に記載の化合物半導体装置。
  7. 前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
    前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の各表面は、ａ軸方向を向いていることを特徴とする請求項１に記載の化合物半導体装置。
  8. 前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
    前記側面の面方位は、（０００１）であることを特徴とする請求項１に記載の化合物半導体装置。
  9. 前記第３の化合物半導体層の抵抗は、前記第２の化合物半導体層側よりも前記第２の電極側において低くなっていることを特徴とする請求項１に記載の化合物半導体装置。
  10. 前記第２の化合物半導体層及び前記第４の化合物半導体層は、ＧａＮ層又はＡｌＧａＮ層であり、
    前記第２の化合物半導体層及び前記第４の化合物半導体層は、前記第２の化合物半導体層及び前記第４の化合物半導体層より高い割合でＡｌを含有するＡｌＧａＮ層であることを特徴とする請求項１に記載の化合物半導体装置。
  11. 前記ゲート絶縁膜は、シリコン窒化膜、ハフニウム酸化膜、タンタル酸化膜、及びアルミニウム酸化膜からなる群から選択された少なくとも１種を含有することを特徴とする請求項４に記載の化合物半導体装置。
  12. 前記絶縁膜は、シリコン窒化膜、ハフニウム酸化膜、タンタル酸化膜、及びアルミニウム酸化膜からなる群から選択された少なくとも１種を含有することを特徴とする請求項５に記載の化合物半導体装置。
  13. 第１の化合物半導体層、第２の化合物半導体層、及び第３の化合物半導体層がこの順で積層された積層体を形成する工程と、
    前記積層体に開口部を形成する工程と、
    前記開口部内に、前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の側面に接する第４の化合物半導体層を形成する工程と、
    前記第２の化合物半導体層と前記第４の化合物半導体層との界面の電位を制御するゲート電極を形成する工程と、
    前記第３の化合物半導体層の上方に第２の電極を形成する工程と、
    前記第１の化合物半導体層の下方に第１の電極を形成し、更に、前記第１の化合物半導体層から絶縁され、前記第１の電極及び前記第２の化合物半導体層に接する第３の電極を形成する工程と、
    を有し、
    前記第２の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
    前記第４の化合物半導体層の格子定数は、前記第１の化合物半導体層及び前記第３の化合物半導体層の格子定数よりも小さく、
    前記第２の化合物半導体層の伝導帯のエネルギは、前記第３の化合物半導体層の伝導帯のエネルギよりも高いことを特徴とする化合物半導体装置の製造方法。
  14. 前記第３の電極を、前記第１の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生する２次元電子ガス及び前記第３の化合物半導体層と前記第４の化合物半導体層との間の格子定数の差に起因して発生する２次元電子ガスから離間して形成することを特徴とする請求項１３に記載の化合物半導体装置の製造方法。
  15. 前記第２の化合物半導体層の格子定数は、前記第４の化合物半導体層の格子定数以下であることを特徴とする請求項１３に記載の化合物半導体装置の製造方法。
  16. 前記ゲート電極と前記第４の化合物半導体層とを絶縁するゲート絶縁膜を形成する工程を有することを特徴とする請求項１３に記載の化合物半導体装置の製造方法。
  17. 前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁膜よりも厚く、前記ゲート電極と前記第１の電極とを絶縁する絶縁膜を形成する工程を有することを特徴とする請求項１６に記載の化合物半導体装置の製造方法。
  18. 前記第１の電極及び前記第３の電極を、一体的に形成することを特徴とする請求項１３に記載の化合物半導体装置の製造方法。
  19. 前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
    前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層の各表面は、ａ軸方向を向いていることを特徴とする請求項１３に記載の化合物半導体装置の製造方法。
  20. 前記第１の化合物半導体層、前記第２の化合物半導体層、及び前記第３の化合物半導体層は、Ｇａ及びＮを含有し、
    前記側面の面方位は、（０００１）であることを特徴とする請求項１３に記載の化合物半導体装置の製造方法。
JP2012524369A 2010-07-14 2010-07-14 化合物半導体装置及びその製造方法 Active JP5510544B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/061902 WO2012008027A1 (ja) 2010-07-14 2010-07-14 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012008027A1 true JPWO2012008027A1 (ja) 2013-09-05
JP5510544B2 JP5510544B2 (ja) 2014-06-04

Family

ID=45469052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012524369A Active JP5510544B2 (ja) 2010-07-14 2010-07-14 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US9312373B2 (ja)
EP (1) EP2595181B8 (ja)
JP (1) JP5510544B2 (ja)
CN (1) CN103003929B (ja)
WO (1) WO2012008027A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2595181B8 (en) 2010-07-14 2018-07-04 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP2015099903A (ja) * 2013-10-17 2015-05-28 ローム株式会社 窒化物半導体装置およびその製造方法
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
CN106549038B (zh) * 2016-12-09 2019-08-02 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
WO2019188767A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
EP3831811A4 (en) 2018-07-31 2022-04-20 Fimecs, Inc. HETEROCYCLIC COMPOUND

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196573A (ja) * 1989-12-26 1991-08-28 Hitachi Ltd 半導体装置
US5436474A (en) 1993-05-07 1995-07-25 Board Of Regents Of The University Of Texas System Modulation doped field effect transistor having built-in drift field
US6373098B1 (en) 1999-05-25 2002-04-16 Fairchild Semiconductor Corporation Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
JP2005026242A (ja) * 2001-07-19 2005-01-27 Advantest Corp 半導体素子及び半導体素子の製造方法
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP4177048B2 (ja) * 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP4916671B2 (ja) 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP2007103727A (ja) * 2005-10-05 2007-04-19 Toyota Motor Corp 炭化珪素半導体装置及びその製造方法
JP5017865B2 (ja) 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
TWI312219B (en) 2006-07-20 2009-07-11 Holtek Semiconductor Inc Power supply apparatus for field emission display
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2008091595A (ja) * 2006-10-02 2008-04-17 Eudyna Devices Inc 半導体装置およびその製造方法
US7820519B2 (en) * 2006-11-03 2010-10-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a conductive structure extending through a buried insulating layer
US7538718B2 (en) 2007-01-30 2009-05-26 Tdk Corporation Radar system
JP4320347B2 (ja) 2007-01-30 2009-08-26 Ｔｄｋ株式会社 レーダ装置
JP5189771B2 (ja) 2007-02-01 2013-04-24 ローム株式会社 ＧａＮ系半導体素子
JP5252813B2 (ja) * 2007-03-15 2013-07-31 株式会社豊田中央研究所 半導体装置の製造方法
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2008270794A (ja) 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP5383652B2 (ja) 2008-03-04 2014-01-08 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及びその製造方法
JP2009212472A (ja) * 2008-03-06 2009-09-17 Rohm Co Ltd 窒化物半導体素子
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
JP5593673B2 (ja) * 2009-10-20 2014-09-24 富士通株式会社 半導体装置及びその製造方法
JP5573941B2 (ja) * 2010-03-19 2014-08-20 富士通株式会社 化合物半導体装置及びその製造方法
EP2595181B8 (en) 2010-07-14 2018-07-04 Fujitsu Limited Compound semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
EP2595181A1 (en) 2013-05-22
US20160148924A1 (en) 2016-05-26
WO2012008027A1 (ja) 2012-01-19
EP2595181B8 (en) 2018-07-04
US9312373B2 (en) 2016-04-12
JP5510544B2 (ja) 2014-06-04
EP2595181A4 (en) 2014-04-16
CN103003929A (zh) 2013-03-27
US20130126897A1 (en) 2013-05-23
US9515063B2 (en) 2016-12-06
EP2595181B1 (en) 2018-03-21
CN103003929B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
TWI529929B (zh) 半導體裝置及半導體裝置的製造方法
JP5292716B2 (ja) 化合物半導体装置
JP5573941B2 (ja) 化合物半導体装置及びその製造方法
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
TWI485850B (zh) 化合物半導體裝置及其製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
US9071167B2 (en) Compound semiconductor device and method for manufacturing the same
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
TW201312746A (zh) 半導體裝置
US20130082360A1 (en) Compound semiconductor device and method for fabricating the same
TW201413961A (zh) 化合物半導體裝置及其製造方法
JP2012169369A (ja) 化合物半導体装置及びその製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
WO2013161478A1 (ja) 窒化物系半導体素子
JP2016054215A (ja) 化合物半導体装置及びその製造方法
JP5128060B2 (ja) 半導体素子および半導体素子の製造方法
JP5415668B2 (ja) 半導体素子
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP2010010412A (ja) 半導体素子及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP2020167275A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5510544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150