CN102045966B - 印刷线路板的制造方法 - Google Patents

印刷线路板的制造方法 Download PDF

Info

Publication number
CN102045966B
CN102045966B CN201010610783.7A CN201010610783A CN102045966B CN 102045966 B CN102045966 B CN 102045966B CN 201010610783 A CN201010610783 A CN 201010610783A CN 102045966 B CN102045966 B CN 102045966B
Authority
CN
China
Prior art keywords
pad
metal forming
insulating barrier
resin insulating
printed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010610783.7A
Other languages
English (en)
Other versions
CN102045966A (zh
Inventor
仁木礼雄
北岛和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority claimed from CNA2008800015813A external-priority patent/CN101578929A/zh
Publication of CN102045966A publication Critical patent/CN102045966A/zh
Application granted granted Critical
Publication of CN102045966B publication Critical patent/CN102045966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

提供了一种使用支撑构件的印刷线路板的制造方法，所述支撑构件包括双面或单面金属表面以及层叠在所述金属表面上的金属箔，其中所述方法包括以下步骤：通过将所述金属箔的外周部粘接或接合至所述支撑构件来固定所述金属箔；在所述固定的金属箔上形成树脂绝缘层；在所述树脂绝缘层中形成用于通路导体的开口；在所述树脂绝缘层上形成导电电路；在所述开口中形成电连接所述导电电路和所述金属箔的通路导体从而形成层叠体；并且在除所述金属箔被固定处之外的内部位置切割所述层叠体从而从所述支撑构件剥离所述金属箔。该印刷线路板薄并且能够长时间稳定地安装电子组件。

Description

印刷线路板的制造方法
本申请是申请日为2008年8月21日、申请号为200880001581.3、发明名称为“印刷线路板及其制造方法”的申请的分案申请。
技术领域
本发明涉及一种印刷线路板，尤其涉及一种由交替层叠的导电电路和绝缘层构成的并且在板的一个表面上具有用于装载IC等电子组件的焊盘的印刷线路板。
背景技术
近年来，随着电子装置变得更加高度功能化，还要求使电子装置小型化和薄型化。因此，IC芯片和LSI等的电子组件正快速高度集成化，并且对于装载这些电子组件的封装基板中更高密度的线路和更多数量的端子的需求不断增加。
为了应对这种需求，公开了一种用于制造由高分子材料制成的介电层和导电层交替层叠并具有上述焊盘的印刷线路板的方法，该方法包括以下步骤：(a)制备通过将两个金属箔紧贴至母材而制备成的金属箔紧贴体，并通过在该金属箔紧贴体的一个表面上交替层叠介电层和导电层而形成层叠片体；(b)去除层叠片体的周围部分以将金属箔紧贴体从母材剥离，其中保持金属箔的其中一个附着至层叠片体；(c)通过利用掩模材料覆盖金属箔的表面来进行图形化，以在用来形成金属端子焊盘的区域处形成开口；(d)通过电镀处理在金属端子焊盘上形成电镀表面层；以及(e)去除掩模材料，然后通过使用电镀表面层作为抗蚀剂进行金属箔的蚀刻处理(参见专利文献1)。
此外，日本未审查特开平10-41610公开了一种用于安装IC芯片的印刷线路板；通过在由环氧玻璃等制成的基板的两个表面上交替层叠层间树脂绝缘层和导电层来制备该印刷线路板。
[专利文献1]日本未审查特开2006-19591
[专利文献2]日本未审查特开平10-41610
发明内容
发明要解决的问题
在由根据日本未审查特开2006-19591的方法(下文中称为“传统例子1”)制造的印刷线路板中，通过电镀在金属箔上形成电镀层，并且使用该电镀层作为抗蚀剂以通过蚀刻形成导电电路。然后，使用该导电电路作为用于安装半导体元件的焊盘。
在上述制造方法中，通过电镀来形成在焊盘上形成的电镀层。关于电镀，电镀膜的厚度根据图形的密度或焊盘的位置(位于基底材料的中心或端部处)或其它因素而有所不同。因此，在各个焊盘上电镀层的厚度有所不同。如果各个焊盘上电镀层的厚度不同，则在各个焊盘处，电子组件的电极与形成在焊盘上的电镀层之间的距离不同。
由于电子组件和印刷线路板具有不同的热膨胀系数，因此这导致了应力。通常通过用于安装电子组件的焊料凸块来缓和这种应力。然而，如果在各个焊盘处电子组件和焊盘之间的距离有所不同，则应力趋于集中在某些焊料凸块上，由此导致这些焊料凸块由于疲劳而劣化。结果，安装电子组件的成品率和安装可靠性将降低。
在传统例子1中说明的方法中，使用电镀层941和942作为用于形成焊盘921和922的抗蚀剂。因此，电镀层的部分94A1和94B1从焊盘突出(参见图11)。电镀层的突出部分94A1和94B1未固定在作为基底的导电电路921上。因而，这些部分相对自由地移动，并且趋于容易发生疲劳断裂。然后，以疲劳断裂为起点，易于出现如形成在焊盘上的凸块中的裂纹等问题。
此外，如果在电镀层941上形成焊料凸块，则在从焊盘921突出的电镀层的部分94A1和94B1上也形成焊料凸块。由于形成在这些部分上的焊料凸块与电镀层相同地未被固定在焊盘上，因此这些焊料凸块可能容易移动。因此，可能出现在焊料凸块自身或其底层填料中的裂纹等问题，并且IC等的电子组件可能易于损坏。
在传统例子1中所述的方法中，作为金属箔紧贴体，使用例如经由金属镀层(例如，Cr镀层)相互紧贴的两片铜箔。然而，在该金属箔紧贴体中，两片金属箔之间的接合强度弱。因此，在印刷线路板的制造工艺中进行的热处理和其它处理期间，所接合的金属箔之间容易彼此分离。然后，由于在它们之间产生分离，紧贴体上的金属箔从该紧贴体上的支撑构件脱离，并且有时在金属箔和支撑构件之间生成气泡，而浸入镀敷溶液等。此外，由于两片箔之间的接合强度弱，因此当通过使用积层工艺在金属箔紧贴体上形成线路层时，附着在印刷线路板上的金属箔可能破裂或折断。
在日本未审查特开平10-41610(下文中称为“传统例子2”)中公开的印刷线路板具有基板，这导致印刷线路板变厚。因此，需要用于安装IC等的电子组件的更薄、更稳定且更耐用的印刷线路板。
用于解决问题的方案
本发明的印刷线路板是这样的印刷线路板，该印刷线路板包括：多个树脂绝缘层，每个所述树脂绝缘层均具有用于通路导体的开口；多个导电层，每个所述导电层均具有导电电路；通路导体，其形成在所述开口中，并且连接形成在所述导电层中的不同导电层中的导电电路；以及组件装载焊盘，其用于装载电子组件，并且形成在所述多个树脂绝缘层中位于最外层的最上层树脂绝缘层上，其中所述树脂绝缘层和所述导电层交替层叠，并且由铜箔形成所述组件装载焊盘。
这里，优选地，所述组件装载焊盘具有接触所述最上层树脂绝缘层的表面的底表面面积大于装载所述电子组件的上表面面积的截锥体状。此外，优选地，在所述组件装载焊盘的装载所述电子组件的上表面上和所述组件装载焊盘的侧表面上形成有焊料构件。此外，优选地，所述组件装载焊盘的侧表面是粗糙化表面。
另外，在所述印刷线路板中，优选地，在所述最上层树脂绝缘层上不形成从所述焊盘向基板外周方向引出的导电电路。此外，优选地，布置在所述最上层树脂绝缘层上的所述组件装载焊盘形成在焊盘形成区域中，并且在所述焊盘形成区域以外的区域中，所述最上层树脂绝缘层的表面暴露。
此外，优选地，在所述组件装载焊盘的上表面和侧表面上形成有保护膜，并且优选地，所述层间树脂绝缘层是包含除玻璃布和连续玻璃纤维以外的填料的绝缘层。
在所述印刷线路板中，优选地，所述组件装载焊盘包括电源用组件装载焊盘和接地用组件装载焊盘，以及在所述组件装载焊盘的形成区域中，形成电连接各所述电源用组件装载焊盘的电源用内部导电电路和电连接各所述接地用组件装载焊盘的接地用内部导电电路至少之一。
本发明还是一种印刷线路板的制造方法，包括以下步骤：通过粘接或接合将金属箔固定至支撑构件；在所述金属箔上形成树脂绝缘层；在所述树脂绝缘层中形成用于通路导体的开口；在所述树脂绝缘层上形成导电电路；在所述开口中形成电连接所述导电电路和所述金属箔的通路导体；分离所述支撑构件和所述金属箔；以及由所述金属箔形成用于电连接至其它基板或电子组件的外部端子。
这里，优选地，同时形成所述导电电路和所述通路导体，并且优选地，通过将所述金属箔的外周部分粘接或接合至所述支撑构件来进行所述金属箔和所述支撑构件的固定。
在本发明的印刷线路板的制造方法中，优选地，还包括以下步骤：在所述树脂绝缘层上和所述导电电路上形成上层树脂绝缘层；在所述上层树脂绝缘层中形成用于形成上层通路导体的开口；在所述上层树脂绝缘层上形成上层导电电路；以及在所述上层开口中形成电连接所述导电电路和所述上层导电电路的上层通路导体。此外，优选地，同时形成所述上层导电电路和所述通路导体。
优选地，所述支撑构件是金属板或包括支撑母材和覆盖所述支撑母材的表面的金属的板状构件。这里，将“支撑母材”定义为用于利用金属覆盖表面以形成支撑构件的构件。具体地，该构件包括由环氧玻璃树脂或其它树脂制成的板状构件。这里，优选地，所述金属是金属箔，并且优选地，通过超声波来接合所述支撑构件和所述金属箔。此外，优选地，所述支撑构件是敷铜层叠板，并且优选地，通过超声波来接合所述支撑构件和所述金属箔。
发明的效果
通过采用上述结构，各第一焊盘的高度变得大致均匀。结果，可以使这些焊盘与电子组件的电极之间的距离大致相等。由此，可以避免应力集中于某些凸块，并且可以提高连接可靠性。
此外，由于电子组件的各个电极和与电子组件的各个电极相对应的各第一焊盘之间的距离相等，因此可以减少要用于连接它们两者的焊料的量。因此，可以降低电子组件与印刷线路板之间的连接阻抗，由此可以防止电子组件的故障。此外，由于减少了焊料的量，因此当安装组件(焊料回流)时，可以减少施加至印刷线路板的热量。
附图说明
图1中的(A)是本发明的印刷线路板的剖面图。
图1中的(B)是本发明的印刷线路板的平面图。
图2A是示出用于制造本发明的印刷线路板的步骤的图(步骤1)。
图2B是示出用于制造本发明的印刷线路板的步骤的图(步骤2)。
图2C是示出用于制造本发明的印刷线路板的步骤的图(步骤3)。
图2D是示出用于制造本发明的印刷线路板的步骤的图(步骤4)。
图3A是示出用于制造本发明的印刷线路板的步骤的图(步骤5)。
图3B是示出用于制造本发明的印刷线路板的步骤的图(步骤6)。
图3C是示出用于制造本发明的印刷线路板的步骤的图(步骤7)。
图4A是示出用于制造本发明的印刷线路板的步骤的图(步骤8)。
图4B是示出用于制造本发明的印刷线路板的步骤的图(步骤9)。
图5A是示出用于制造本发明的印刷线路板的步骤的图(步骤10)。
图5B是示出用于制造本发明的印刷线路板的步骤的图(步骤11)。
图6A是示出用于制造本发明的印刷线路板的步骤的图(步骤12)。
图6B是示出用于制造本发明的印刷线路板的步骤的图(步骤13)。
图7A是示出用于制造本发明的印刷线路板的步骤的图(步骤14)。
图7B是示出用于制造本发明的印刷线路板的步骤的图(步骤15)。
图8A是示出用于制造本发明的印刷线路板的步骤的图(步骤16)。
图8B是示出用于制造本发明的印刷线路板的步骤的图(步骤17)。
图8C是示出用于制造本发明的印刷线路板的步骤的图(步骤18)。
图9是示出布置在本发明的印刷线路板的最外层上的焊盘以及这些焊盘之间的线路的示意图(示图1)。
图10是示出布置在本发明的印刷线路板的最外层上的焊盘形成区域、形成在该焊盘形成区域中的焊盘以及这些焊盘之间的线路的示意图(示图2)。
图11是示出通过传统方法所制造的印刷线路板和焊盘的剖面图。
具体实施方式
下面，作为实施例，将参考图1～10提供对根据本发明的印刷线路板的详细说明。此外，参考图1～8，说明了将后面所述的通路导体形成为两列的实施例。在下面的说明和附图中，相同的附图标记表示相同或等同的元件，并且省略重复的说明。
如图1中的(A)所示，本实施例的印刷线路板100包括：(a)层叠体18L，其中树脂绝缘层10Li(i＝1～N)和具有导电电路(导电图形)19Li的导电层交替层叠，以及层间连接用的通路导体，用于连接形成在不同的导电层中的导电电路(包括与下面所述的第一焊盘15Lk(k＝1～M)相对应的通路导体14L1，1～14LN，M)；(b)第一焊盘(第一外部连接端子)15Lk，其形成在层叠体18L的沿(+Z)方向的表面(最上层树脂绝缘层10L1的第一表面)上；以及(c)焊料构件(焊料凸块)30Lk，其形成在焊盘15Lk上。此外，印刷线路板100具有：(d)阻焊剂20L，其形成在层叠体18L的沿(-Z)方向的表面(最下层树脂绝缘层的第二表面)上。
如图1中的(B)所示，在印刷线路板100中，将其上形成有焊料构件30Lk的第一焊盘15Lk二维布置在最上层树脂绝缘层10L1的第一表面上以形成焊盘组。
此外，阻焊剂具有多个开口。该开口部分地打开形成在最下层树脂绝缘层的第二表面上的导电电路19LN的表面或通路导体的表面。形成在阻焊剂中的开口还可以部分地打开通路导体的表面和连接至通路导体的导电电路(通路连接区)的一部分。通过开口而暴露的导电电路(最下层导电电路)的一部分或通路导体的一部分变为第二焊盘(第二外部连接端子)。这里，各树脂绝缘层的第一表面表示形成有第一焊盘的表面；并且各树脂绝缘层的第二表面表示形成有第二焊盘的相对表面。
如图2A所示，通过添加方法或减去方法在支撑构件(下文中将其称为“支撑板”)SM上形成层叠体18L。在最外层上，形成阻焊剂20L或20U(参见图6B)，然后在预定位置对层叠体进行切割以将其从支撑构件SM剥离。
通过剥离处理，与形成有阻焊剂20U或20L的层相对的最外层树脂绝缘层变为最上层树脂绝缘层10U1或10L1。由形成在最上层树脂绝缘层的第一表面(面对支撑构件SM的表面、要暴露至外部的印刷线路板的表面)上的金属箔，形成组件装载焊盘(第一外部连接端子)15L1～15LM(参见图1中的(A)和(B))。
优选将组件装载焊盘截成截锥体状，并且在X-Z剖面图中，如图1中的(A)所示，与最上层树脂绝缘层10L1接触的底表面的面积比要安装电子组件的上表面的面积大。
在形成了焊盘之后通过无电沉积等在组件装载焊盘上形成保护膜。因此，保护膜的周边部分94A1和94B1将不从第一焊盘突出(参见图11)。
在所截成的截锥体状焊盘上形成焊料构件以覆盖第一焊盘的上表面和侧表面(参见图1中的(A))。
接着，参考各个元件的材料来说明具有上述结构的电子组件的制造。首先，制备支撑构件SM(参见图2A)。支撑构件SM包括位于绝缘材料S的两个表面上的层叠导电层FU和FL。用于构造支撑构件SM的导电层FU和FL是厚度为约几μm至几十μm的金属箔。照这样，在支撑构件(支撑板)的表面上，优选形成金属层。从形成均匀厚度的角度，更优选由金属箔形成该金属层。
对于支撑构件SM，可以使用在绝缘材料S的表面上由粘接剂等固定了具有上述厚度的导电层的构件。
对于绝缘材料S，例如，可以使用基于玻璃的浸渍有双马来酰亚胺三嗪树脂的层叠板、基于玻璃的浸渍有聚苯醚树脂的层叠板或基于玻璃的浸渍有聚酰亚胺树脂的层叠板。可以通过使用已知的方法将铜箔等的金属箔固定在这种材料的两个表面上。
此外，可以使用市售的双面敷铜层叠板或单面敷铜层叠板。对于这种市售的层叠板，可以列举例如“MCL-E679FGR”(由位于东京新宿区的HitachiChemicalCo.，Ltd.制造)。具体地，可以使用这种基底：该基底包括厚度为0.2～0.6mm的环氧玻璃层叠板11和铺设在基底两侧上的厚度为3～20μm的铜箔12。可选地，对于支撑构件SM，还可以使用金属板。
然后，如图2B所示，将金属箔11U或11L的第一表面层叠在导电层FU或FL上以面对导电层FU或FL。对于金属箔，例如，可以使用各自具有期望厚度的铜箔、镍箔或钛箔。这种金属箔的与第一表面相对的第二表面优选为粗糙表面。例如，当使用铜箔作为金属箔11U或11L时，优选使用厚度为约3μm～约35μm的铜箔。
接着，如图2C和2D所示，优选通过粘接或接合支撑构件SM的周边部分(表示为“AD”的部分)来将导电层FU或FL与金属箔相互固定。在本实施例中，要被固定的导电层和金属箔的部分优选位于从金属箔的端部朝向中心部位的内侧约10～约30mm处。更优选地，该部分位于自端部向内侧的约20mm。此外，优选以约1～约5mm的宽度，并且更优选以约2mm的宽度固定这两部分。
例如，可以通过使用超声波或粘接剂将导电层(支撑板)和金属箔固定。在紧贴强度和方便性方面，以超声波方式的固定占优势。当通过使用超声波接合设备时，例如，可以以期望的宽度和形状在如上所述相对支撑构件SM的端部定位的期望部位进行固定。只要在下面说明的剥离步骤中毫无麻烦地去除导电层和金属箔，则可以采用矩形状(参见图2D)或栅格(附图中未示出)的固定。
通过固定导电层和金属箔，在形成下面所述的层间树脂绝缘层或导电层时，可以防止出现以下问题。当形成树脂绝缘层时，树脂绝缘层根据反复加热和保持制冷而反复膨胀和收缩。由于该树脂绝缘层形成在金属箔上，因此金属箔也跟随树脂绝缘层而反复膨胀和收缩。结果，金属箔中容易出现扭曲或挠曲。此外，显著的扭曲或挠曲可能导致破裂或弯曲，并由此金属箔可能遭破坏。另一方面，通过固定导电层和金属箔，可以防止这种问题发生。
此外，当通过使用镀敷工艺形成导电层时，还可以防止出现以下问题。在镀敷中，应当将基板浸入镀敷溶液等的溶液中。在这种情况下，除非固定了导电层和金属箔，否则两者之间可能有镀敷溶液浸入，这可能导致导电层和金属箔因被浸湿而分离。另一方面，将导电层和金属箔固定使得能够避免这种问题。
接着，如图3A和3B所示，将抗蚀剂12U和12L形成至接合区域AD。图3B是在形成了抗蚀剂12U之后的层叠板的平面图。形成抗蚀剂12U以部分地重叠超声波溶接部分AD。为了形成这种抗蚀剂，可以使用市售的干膜抗蚀剂或液体抗蚀剂。
然后，通过使用已知的方法进行蚀刻等分别去除位于支撑构件的端部处的导电层FU和FL以及金属箔11U和11L的外周部分。之后，通过传统的过程，去除抗蚀剂(参见图3C)。
优选使两片金属箔11U和11L各自的第二表面粗糙，而不是平滑，并且如果需要，可以对其进行粗糙化。如果金属箔的第二表面光滑，则优选对其进行粗糙化以增强与下面所述的树脂绝缘层的紧贴性。对于这种粗糙化处理，可以进行使用碱性溶液的黑氧化处理或使用适当的蚀刻溶液的蚀刻。对于蚀刻溶液，可以使用微蚀刻溶液“CZ系列”(由位于兵库县尼崎市的MecCo.，Ltd.制造)等。因此，形成了母材BS(参见图3C)。
接着，为了在层叠在母材BS上的金属箔11U和11L各自的第二表面(粗糙表面)上形成树脂绝缘层，层叠树脂绝缘层10U1和10L1的第一表面以与基板接触(参见图4A)。对于树脂绝缘层，可以使用层间绝缘用的膜或如预浸料或其它等半固化树脂片。代替使用半固化树脂片，可以通过将未固化的液体树脂丝网印刷在金属箔上来形成树脂绝缘层。无论何种方式，都通过热固化形成层间树脂绝缘层(最上层树脂绝缘层10L1或10U1)(参见图4A)。
作为这种层间树脂绝缘的膜，例如，可以列举积层线路板用的层间膜“ABF系列”(由位于神奈川县川崎市的AjinomotoFine-TechnoCo.，Inc.制造)。对于预浸料，可以使用由HitachiChemicalCo.，Ltd.制造的各种产品。
优选使树脂绝缘层的厚度为约30μm～约100μm。在树脂绝缘层中，优选利用由包含有填料(除玻璃布和连续玻璃纤维以外)的树脂来形成这些树脂绝缘层中的至少一层。特别地，如果印刷线路板100包含5个或更多个树脂绝缘层，则优选全部的树脂绝缘层都包含填料(除玻璃布和连续玻璃纤维以外)。对于填料，优选为无机填料，并且如果使用玻璃纤维，则优选由短纤维制成的玻璃纤维。
如果印刷线路板100包含四个或更少个树脂绝缘层，则优选全部的树脂绝缘层中的一个或两个为包含如玻璃布或连续玻璃纤维等芯材和树脂的树脂绝缘层；并且优选剩余的树脂绝缘层是包含除玻璃布和连续玻璃纤维以外的填料以及树脂的树脂绝缘层。
接着，如图4A所示，在树脂绝缘层10U1和10L1中，由激光器形成通路孔的开口。对于要用于形成开口的激光器，可以列举二氧化碳气体激光器、准分子激光器、YAG激光器和UV激光器等。当由激光器形成开口时，可以使用如PET(聚乙烯对苯二甲酸酯)等保护膜。
接着，为了提高与导电层的紧贴性，优选对树脂绝缘层的表面进行粗糙化。例如，通过将树脂绝缘层的表面浸入高锰酸钾水溶液中对该树脂绝缘层的表面进行粗糙化。然后，在树脂绝缘层的表面上形成催化芯。
然后，如图4B所示，通过使用市售的镀敷槽，形成厚度为约几μm的薄的无电沉积膜PU1和PL1。作为这里形成的无电沉积膜，优选为无电铜沉积膜。
接着，如图5A所示，在无电沉积膜上，形成抗镀图形RU1和RL1。将抗镀图形RU1和RL1形成在除后面所述的通路导体形成区域和导电电路形成区域以外的区域上，并且可以通过例如层叠抗镀用的干膜，对其进行曝光，然后对图形进行显影，来形成抗镀图形RU1和RL1。
接着，进行电镀以在未形成抗镀剂的区域中形成厚度为约5～约20μm的电镀膜。通过该操作，形成导电电路和通路导体。在这里要形成的通路导体优选为所谓的填充通路导体，即填充在形成于树脂绝缘层中的开口中的通路导体。此外，通路导体的上表面优选为位于与形成在同一树脂绝缘层上的导电图形的上表面相同的平面上。
接着，去除抗镀剂。然后，如图5B所示，由于通过去除抗镀图形而暴露出无电沉积膜，因此去除镀膜的暴露区域以形成导电电路19U和19L以及通路导体14U和14L。这里，由于无电沉积膜薄，因此可以通过不使用抗蚀剂的蚀刻(在下文，有时将此称为“快速蚀刻”)去除无电沉积膜。
例如，可以通过使用包括过氧化氢/硫酸系的蚀刻溶液进行这种快速蚀刻。
通过以上步骤，形成了第一层树脂绝缘层(最上层树脂绝缘层)、第一层导电层和通路导体(参见图5B)。这里，在最上层树脂绝缘层的第二表面上形成第一层导电电路。优选对导电图形(导电电路)和通路导体的表面进行粗糙化。
接着，为了形成第二层树脂绝缘层，将上述半固化树脂片的第一表面层叠在最上层树脂绝缘层的第二表面上和第一导电层上。随后，通过重复从图4A至图5B所示的步骤，形成第二层树脂绝缘层、第二层导电层和通路导体。同样，重复从形成树脂绝缘层至形成通路导体和导电图形的步骤，以获得期望数量的树脂绝缘层和导电层交替层叠的层叠体17U和17L(参见图6A)。
随后，在各层叠体17U和17L的最外层树脂绝缘层10UN和10LN(最下层树脂绝缘层)上以及在形成于最下层树脂绝缘层的第二表面上的导电电路19UN和19LN和通路导体14UN，M/2+1、14UN，M/2、14LN，1和14LN，M上，形成阻焊剂20L和20U。此时，优选对最下层树脂绝缘层的表面和形成在最下层树脂绝缘层的第二表面上的导电电路的表面全部进行粗糙化。
这里，优选分别对树脂绝缘层的表面和导电电路的表面进行粗糙化。例如，通过将上面形成的层叠体浸入高锰酸钾水溶液中对上述树脂绝缘层的表面进行粗糙化。此外，可以通过使用上述“CZ系列”微蚀刻溶液对上述导电电路进行粗糙化。
接着，通过对阻焊剂进行曝光和显影，布置用于暴露导电电路19UN和19LN以及通路导体14UN，M/2+1、14UN，M/2、14LN，1和14LN，M的表面的开口(参见图6A)。通过阻焊剂中的开口而暴露的导电电路和通路导体的表面变为第二焊盘(第二外部连接端子)。然后，在第二外部连接端子(第二焊盘)上，形成焊料构件(焊料凸块)或管脚，通过该焊料构件或管脚电连接至其它板。
在阻焊剂中形成的开口可以形成为暴露通路导体的表面和连接至该通路导体的导电电路(通路连接区)的一部分。在这种情况下，通过阻焊剂中的开口暴露出的导体的一部分将构成第二焊盘。
接着，为了从支撑构件SM分别剥离层叠体17U和层叠体17L，沿布置在通过超声波接合的区域AD内部的切割线A1和A2对层叠体进行切割(参见图6B)，其中，层叠体17U包括金属箔11U、多个树脂绝缘层10U1～10UN、多个导电层19U1～19UN、14U1，1～14UN，M/2+1和14U1，2～14UN，M/2以及阻焊剂20U，层叠体17L包括金属箔11L、多个树脂绝缘层10L1～10LN、多个导电层19L1～19LN、14L1，1～14LN，1和14L1，2～14LNM以及阻焊剂20L。这样，从支撑构件SM分离出以上两个层叠体。
结果，获得图7A所示的中间基板18L和图7B所示的中间基板18U。通过使用上述过程，可以同时获得在支撑构件SM的两个表面上同时形成的中间基板18U和18L。
在下文，说明用于根据中间基板18L制造印刷线路板100的步骤。在从支撑构件SM分离出的中间基板18L上，利用金属箔11L覆盖与形成有阻焊剂20L的表面相对的表面(最上层树脂绝缘层的第一表面)(参见图7A)。
在金属箔11L上，层叠蚀刻用的干膜抗蚀剂，然后通过使用适当的掩模对抗蚀剂进行曝光和显影以形成抗蚀图形PRL1～PRLM(参见图8A)。
接着，如图8B所示，通过使用包括氯化铜(II)或氯化铁(II)的蚀刻溶液(蚀刻剂)，去除金属箔的除形成有抗蚀图形的区域以外的部分，以在最上层树脂绝缘层的第一表面上形成第一焊盘15Lk(k＝1～M)。通过由铜箔形成组件装载焊盘(第一焊盘)，可以容易地实现各个焊盘厚度均匀。此外，由于使用抗蚀剂作为蚀刻掩模来形成第一焊盘，因此与传统方法不同，在焊盘的上表面处电镀层没有从该焊盘突出。
此时，为了保护第二外部连接端子不受蚀刻剂蚀刻，优选由上述抗蚀剂覆盖阻焊剂的表面和开口。
在上面形成的第一焊盘15Lk的表面(包括第一焊盘的侧表面)上，形成包括至少一层无电沉积膜的保护膜。在形成包括一层的保护膜时，例如，在焊盘上形成无电Au沉积膜或Pd沉积膜。当形成包括两层的保护膜时，例如，在焊盘上顺序先形成无电镍沉积膜后形成无电金镀膜。当形成包括三层的保护膜时，在上面的无电镍沉积膜和金镀膜之间形成无电Pd沉积膜。
在第一焊盘上形成保护膜之前，可以去除阻焊剂上的抗蚀剂并且可以在第二外部连接端子上形成保护膜。
在第一焊盘(第一外部连接端子)15Lk和第二焊盘(第二外部连接端子)的表面上，代替由无电沉积膜制成的保护膜，可以形成水溶性OSP膜(OrganicSolderabilityPreservative，有机可焊性保护层)。通过形成保护膜或OSP膜，可以提高它们的耐蚀性和可焊性。
当在焊盘上形成OSP膜时，由于OSP膜是非常薄的单分子膜，包括组件装载焊盘(第一焊盘)和保护膜的组件安装焊盘的厚度实际上与组件装载焊盘的厚度相等。此外，在形成组件装载焊盘之后，在它们的表面上形成保护膜，因此，形成在焊盘的上表面上的保护膜没有从该焊盘突出。
接着，例如通过丝网印刷在第一焊盘15Lk上印刷焊料膏。由于如上所述组件装载焊盘(第一焊盘)为截顶锥形，因此形成保护膜以覆盖焊盘的全部表面(上表面和侧壁)。因此，通过润湿使焊料构件(焊料凸块)分散在第一焊盘的上表面和侧壁上。然后，经由形成在第一焊盘上的焊料凸块来安装例如IC芯片等的电子组件。
接着，如图8C所示，通过回流焊接形成焊料凸块30Lk以安装IC芯片等。
在第二焊盘上，以与上述相同的方式形成焊料凸块以连接例如母板等的其它板。如上所述，制造了本发明的印刷线路板。
在根据本发明实施例的上述印刷线路板中，可以在最上层树脂绝缘层和第一焊盘上形成具有用于暴露第一焊盘的开口的阻焊剂。
此外，可以如图9所示将第一焊盘布置在最上层树脂绝缘层10L1上，然后通过内部导电电路44Ln+1相互连接。当如上所述形成第一焊盘时，图10所示的PAL变为焊盘形成区域(组件装载焊盘的焊盘形成区域)。可以将这些焊盘用作例如用于信号的30Ln、用于接地的32Ln+1以及用于电源的31Ln+1。这里，组件装载焊盘的焊盘形成区域是矩形(包括正方形和长方形两者)或圆形(包括圆和椭圆两者)状的、具有用以包括全部的焊盘的最小面积的区域。
如图9所示，组件装载焊盘包括电源用组件装载焊盘和接地用组件装载焊盘。在组件装载焊盘的焊盘形成区域中，优选形成电连接电源用组件装载焊盘的电源用内部导电电路41Ln和电连接接地用组件装载焊盘的接地用内部导电电路41Ln+1至少之一。
图10是最上层树脂绝缘层的俯视图。如图所示，在根据本发明实施例的印刷线路板中，优选在最上层树脂绝缘层上不形成从焊盘向基板外周方向引出的导电电路。优选布置在最上层树脂绝缘层上的组件装载焊盘形成在焊盘形成区域中；并且优选在焊盘形成区域以外的区域中，暴露最上层树脂绝缘层的表面。
根据本发明实施例的上述印刷线路板不像传统例子一样具有芯基板。通常，在不具有芯基板的情况下，印刷线路板的刚性可能降低，或热膨胀系数可能变大。结果，大的应力集中在连接电子组件与印刷线路板的焊料凸块上，从而导致连接可靠性出现问题。
然而，在根据本发明实施例的上述印刷线路板中，由于在第一焊盘的上表面和侧壁上形成了焊料凸块，因此焊料构件与组件装载焊盘之间的结合力变得较高。结果，很难从组件装载焊盘剥离焊料构件。这样，即使不具有芯基板，也不会破坏IC芯片与焊盘之间的连接可靠性。当优选至少对第一焊盘(组件装载焊盘)的侧表面进行粗糙化时，进一步提高焊盘与焊料凸块之间的紧贴强度。
此外，当还在具有矩形剖面形状的焊盘的侧表面上形成了焊料凸块时，焊料凸块之间的距离变得较短。然而，如图8B所示，组件装载焊盘的剖面形状(沿与最上层树脂绝缘层的表面垂直的方向观看)是截锥体。因而，即使在第一焊盘的侧壁上形成焊料凸块，也可以保持宽的邻近焊料凸块之间的距离。
此外，如上所述对最上层树脂绝缘层的表面进行粗糙化。这样，提高了底层填料的润湿性并且底层填料的填充性变得更高。由此，可以提高底层填料与最上层树脂绝缘层之间的紧贴强度。
变形例
本发明不限于如上所述的实施例，并且可以以各种方式进行变形。
在上述实施例中，通过使用超声波来接合作为支撑构件SM的组件的金属箔(FU、FL)和其它的金属箔(11U、11L)。然而，用于接合金属箔的方法不限于此。在从第一步骤至将金属箔相互分离的步骤的制造工艺期间(参考图2A～7B)，只要使金属箔相互固定，就可以使用其它的接合方法。例如，可以使用通过使用粘接剂、焊接等的固定方法。
当通过使用粘接剂将支撑构件SM和金属箔固定时，可以由绝缘材料或非绝缘材料构成支撑构件SM的组件S。支撑构件SM可以是金属板或由金属箔覆盖表面的板。
作为支撑构件SM，当使用在板的各个表面上层叠有金属箔的纤维增强塑料(fiberreinforcedplastic，FRP)板时，将金属箔(11U、11L)分别层叠在支撑构件SM的各表面上，然后使用粘接剂将金属箔的外周部分和支撑构件SM固定。之后，根据图3C或后面所示的步骤，制造印刷线路板。
此外，当如上所述使用粘接剂时，优选使用满足下述要求的粘接剂。
(a)在图2C～7B所示的各处理中，金属箔(11U、11L)不会从支撑构件SM脱离。在使要形成在金属箔上的绝缘层固化、收缩等期间，必须使金属箔(11U、11L)不因挠曲、破裂、弯曲和扭曲等而变形或者断裂。
(b)不能污染要在图2C～7B所示的各步骤中使用的溶液及其它。
按照上述(a)和(b)的要求，选择在图2C～7B所示的处理步骤中采用的温度下不会软化或熔化的树脂。
此外，当支撑构件SM和金属箔(11U、11L)不仅在外周部分接合还在它们的整个表面处接合时，优选使用满足以下要求的粘接剂：该粘接剂能够在未达到使印刷线路板劣化的温度时将中间基板18U、18L从支撑构件SM剥离。
具体地，选择具有如下特性的热塑性树脂：该热塑性树脂在用于进行处理的从图2C到6B的各步骤中所采用的温度(例如，180℃)下不会软化或熔化，但在不高于中间基板劣化时的温度的温度或进行焊接时的温度(例如，280℃)下软化或熔化。
代替在上述实施例中使用的超声波接合，可以通过使用焊接来接合支撑构件SM和金属箔(11U、11L)。然而，在采用焊接时，接合部被暴露在较高的温度下。为了避免这种热损伤在印刷线路板中布置有线路的区域中扩散，优选不是全体地而是部分地执行焊接。
根据本发明的示例或变形实施例，从第一步骤到中间基板剥离的步骤，通过接合支撑构件SM和金属箔(11U、11L)来维持支撑构件SM和金属箔(11U、11L)之间的紧贴性。因此，使得金属箔(11U、11L)在绝缘层的固化或收缩时免于发生变形(例如，扭曲、挠曲、破裂和弯曲)或断裂。结果，制造了在由金属箔形成的焊盘(C4焊盘)与通路导体之间具有良好的连接可靠性的印刷线路板。还制造了由金属箔形成的焊盘的断线和位置精度良好的印刷线路板。
示例
在下文，根据示例详细说明本发明。然而，本发明不限于这些示例。
例1：印刷线路板的制造
(1)制造母材BS
对于支撑构件SM，使用双面敷铜层叠板SM(商品编号：MCL-E679FGR，由HitachiChemicalCo.，Ltd.制造)(参见图2A)，其中在0.4mm厚的环氧玻璃板的两个表面上层叠18μm厚的铜箔FU和FL。
接着，如图2B所示，将18μm厚的铜箔11U和11L的第一表面层叠在双面敷铜层叠板SM的两个表面上。铜箔11U和11L具有指定为第二表面(粗糙化表面)的粗糙表面(粗糙化表面)。接着，设置超声波接合设备的焊头以使铜箔和双面敷铜层叠板在从各端部起向内侧20mm的位置处接合。然后，在以下条件下，沿四个边移动焊头以接合敷铜层叠板和铜箔(参见图2C和2D)。
焊头的振幅：约12μm
焊头的振动数：f＝28kHz
施加在铜箔上的焊头的压力：p＝约0～12kgf
焊头沿铜箔的给送速度：v＝约10mm/sec
图2B和2C示出双面敷铜层叠板和金属箔的固定部分。该固定部分位于从金属箔的各个端部朝向中心的内侧20mm处，并且固定部分的宽度是2mm。
接着，通过使用市售的产品在该铜箔上形成抗蚀剂，然后对该抗蚀剂进行曝光和显影。然后，如图3A和3B所示，对抗蚀剂进行图形化以重叠接合部分(AD)。
接着，通过使用包含氯化铜(II)或其它的蚀刻溶液的掩蔽处理，去除铜箔FU和11U以及FL和11L的未形成抗蚀剂的部分。然后，通过传统的过程去除抗蚀剂并制造母材BS。
(2)通过积层处理形成层叠体
在如上制造的母材BS的各表面(金属箔的第二表面)上层叠积层线路用的层间膜(“ABF”系列，由AjinomotoFine-TechnoCo.，Inc.制造)，并在约170℃下将该层间膜热固化180分钟以形成树脂绝缘层(最上层树脂绝缘层)10U和10L。
然后，如图4A所示，通过使用二氧化碳气体激光器形成通路孔用的开口。
接着，通过使用50g/L的高锰酸钾溶液在50～80℃下将树脂绝缘层的表面粗糙化1～5分钟。然后，使用市售的镀敷槽进行无电铜沉积以形成如图4B所示的厚度为约0.3～1μm的无电铜沉积膜(化学铜沉积膜)。
接着，层叠市售的干膜。之后，如图5A所示，通过照相方法对抗镀剂进行图形化。
使用形成在树脂绝缘层上的无电铜沉积膜作为电极进行铜电镀，以在未形成抗镀剂的无电铜沉积膜上形成5～20μm厚的铜电镀膜。然后，去除抗镀剂。
接着，如图5B所示，去除位于铜电镀膜之间的无电铜沉积膜以形成导电电路19U、19L和通路导体14U、14L。这里，形成通路导体以填充形成于树脂绝缘层中的开口，并使通路导体的上表面与形成在同一树脂绝缘层上的导电图形的上表面齐平。
重复上述步骤8次以形成具有8层树脂绝缘层和8层导电层的层叠体17U和17L(参见图6A)。
(3)形成第二外部连接端子(第二焊盘)
在包括8层的层叠体17U和17L中，对最下层树脂绝缘层10UN、10LN(与支撑板相对形成的树脂绝缘层)的表面和形成在树脂绝缘层上的导电图形的表面进行粗糙化。为了对树脂绝缘层的表面进行粗糙化，将这里形成的层叠体17U和17L浸在高锰酸钾水溶液中。此外，为了对导电电路进行粗糙化，使用上述“CZ系列”。
接着，使用市售的产品在最下层层间树脂绝缘层和形成在最下层层间树脂绝缘层上的导电电路上形成阻焊剂20U和20L。然后，在阻焊剂上层叠掩模，并通过光刻法在阻焊剂20U和20L中形成开口。使通过开口而暴露的通路导体的表面和导电图形的表面成为第二外部连接端子(参见图6A)。
(4)从支撑构件SM剥离并形成第一外部连接端子(第一焊 盘)
设置切割部分以位于紧接接合部分内侧(参见图6B中的A1和A2)，并在这些部位进行切割。然后，从支撑构件SM剥离层叠体17U和17L以分别制作中间基板18U、18L(参见图7A、7B)。
在从支撑构件SM剥离出的并被暴露出的中间基板18L的铜箔11L上，层叠市售的抗蚀剂用的干膜。然后，通过照相法对抗蚀剂进行图形化(参见图8A)。
为了保护形成于阻焊剂20L中的第二焊盘不受蚀刻剂蚀刻，层叠与上述相同的抗蚀剂以覆盖阻焊剂20L的整个表面及开口。
接着，使用主要包含氯化铜(II)的蚀刻溶液并且在0.3～0.8MPa的喷雾压力下，进行蚀刻以去除铜箔中未形成抗蚀剂的部分，然后形成第一焊盘。如图8B所示，第一焊盘15Lk(k＝1～M)的形状为截锥体；其中，与最上层树脂层间绝缘层10L1的第一表面相接触的底表面的面积大于要安装电子组件的上表面的面积。
此外，如上所述，在铜箔的粗糙化表面上形成最上层绝缘层。因此，在通过蚀刻去除铜箔之后，由此在最上层树脂绝缘层的第一表面上形成从铜箔的粗糙化表面复制的粗糙化表面。
接着，如图8B所示，去除抗蚀剂以形成包含多个组件装载焊盘(第一焊盘)的焊盘组。由于由铜箔11L形成组件装载焊盘(第一焊盘)，因此各焊盘的厚度大致均匀。此外，由于使用抗蚀剂作为蚀刻掩模形成第一焊盘，因此在焊盘的上表面处不会形成从焊盘突出的电镀层。
(5)焊盘的表面处理
在形成第一焊盘之后，通过OSP(OrganicSolderabilityPreservative，有机可焊性保护层)处理各第一焊盘以及第二焊盘的表面以形成保护层。这样，在焊盘上形成非常薄的单分子保护膜，并且包括组件装载焊盘(第一焊盘)和保护膜的组件安装焊盘的厚度与焊盘的厚度实际相等。此外，在形成第一焊盘之后，在这些第一焊盘的表面上形成保护膜，由此形成于焊盘的上表面上的保护膜没有从焊盘突出。
(6)形成焊料凸块
接着，如图8C所示，通过丝网印刷方法在第一焊盘和第二焊盘上印刷焊膏，并且通过回流焊接在第一焊盘和第二焊盘上形成焊料凸块(图8C未示出第二焊盘上的焊料凸块)。由于在第一焊盘的整个表面(上表面和侧壁)上形成了保护膜，因此通过润湿使焊料分散在上表面和侧壁上而形成焊料凸块。
尽管本发明的实施例不具有芯基板，但由于在第一焊盘的上表面和侧壁上都形成有焊料凸块，因此焊料凸块与第一焊盘之间的结合力较高。结果，很难从第一焊盘剥离焊料凸块。
此外，由于第一焊盘的剖面形状为截锥体，因此邻近的焊料凸块之间的距离与焊盘之间的距离大致相同，并保持宽的间距。
此外，在例1中，在最上层树脂绝缘层上和第一焊盘上，未形成具有用于暴露第一焊盘的开口的阻焊剂。因此，与具有阻焊剂的印刷线路板相比，最上层树脂绝缘层的表面与IC芯片之间的距离大。结果，提高了用于在IC芯片和印刷线路板之间密封的底层填料的填充性。
此外，由于如上所述对最上层树脂绝缘层的表面进行粗糙化，因此底层填料的润湿性更高并且提高了底层填料的填充性。由此，提高了底层填料与最上层树脂绝缘层之间的紧贴强度。
例2
作为支撑构件SM，使用双面敷铜层叠板，其中在0.4mm厚的纤维增强塑料的各个表面上层叠5μm厚的铜箔FU和FL。由环氧型粘接剂将铜箔固定在铜箔FU和FL上，其他与例1中的相同，从而形成印刷线路板。
例3
代替例1中的作为保护膜而形成于第一焊盘和第二焊盘两者上的OSP膜，在第一焊盘和第二焊盘两者的表面上形成包括无电镍镀膜和无电金镀膜的镀膜以用作保护膜，其中先形成无电镍镀膜后形成无电金镀膜。
除该点以外的与例1中相同，从而形成印刷线路板。在该例子中，为了实现形成于各第一焊盘上的保护膜的均匀厚度，不通过电镀而通过无电沉积来形成保护膜。此外，电子组件安装焊盘包括电子组件装载焊盘和利用无电沉积膜形成的保护膜。结果，电子组件的电极与电子组件安装焊盘之间的距离变得均匀。
例4
代替例1中用来形成例1中的第一焊盘的铜箔11U和11L，使用具有第一平滑表面和第二粗糙表面的铜箔。此外，在形成第一焊盘之后并在去除抗蚀剂之前对第一焊盘的侧表面进行粗糙化。除这些点以外的与例1中的相同，从而形成印刷线路板。结果，例4中的第一焊盘具有平滑的上表面和粗糙化的侧壁。
例5
例1中形成的保护膜既未形成在第一焊盘上也未形成在第二焊盘上。除这些点以外的与例1中的相同，从而形成印刷线路板。
由于仅利用铜箔形成第一焊盘，因此各第一焊盘的厚度均匀。结果，实现了如IC等电子组件的各电极与各第一焊盘之间的均匀距离以及形成焊料凸块所使用的焊料的量的减少。结果，实现了印刷线路板与电子组件之间的连接阻抗的降低。
例6
在例5中，为了提高焊料凸块与第一焊盘之间的接合强度，进行CZ处理以对第一焊盘的表面进行粗糙化。由此，第一焊盘的上表面和侧壁变得粗糙。除这些点以外的与例1中的相同，从而形成印刷线路板。
例7
在例6中，在第一焊盘和第二焊盘两者上，形成利用无电金沉积膜形成的保护膜。除这些点以外的与例1中的相同，从而形成印刷线路板。
例8
在例6中，在第一焊盘和第二焊盘两者上，使用OSP形成保护膜。除这些点以外的与例1中的相同，从而形成印刷线路板。
例9
在例9中，使用例2中采用的FRP板作为支撑构件。将铜箔层叠在FRP板的各个表面上，然后通过使用环氧型粘接剂将铜箔的外周部分固定在支撑构件上。然后，根据例1中的图3C及随后示出的步骤制造印刷线路板。
产业上的可利用性
如上所述，根据本发明的柔性印刷线路板作为薄的印刷线路板是有用的。该柔性印刷线路板适合用于制造较小的装置。
此外，根据本发明的柔性印刷线路板适合以高的产出率制造具有良好连接可靠性的薄的印刷线路板。

Claims (6)

1.一种使用支撑构件的印刷线路板的制造方法，所述支撑构件包括双面或单面金属表面，在所述金属表面上层叠金属箔，所述制造方法包括以下步骤：
通过将所述金属箔的外周部粘接或接合至所述支撑构件来固定所述金属箔；
在固定的所述金属箔上形成树脂绝缘层；
在所述树脂绝缘层中形成用于通路导体的开口；
在所述树脂绝缘层上形成导电电路；
在所述开口中形成电连接所述导电电路和所述金属箔的通路导体从而形成层叠体；并且
在比固定所述金属箔的位置更靠内侧的位置处切割所述层叠体从而从所述支撑构件剥离所述金属箔。
2.根据权利要求1所述的印刷线路板的制造方法，其特征在于，通过超声波来接合所述支撑构件和所述金属箔。
3.根据权利要求1或2所述的印刷线路板的制造方法，其特征在于，所述支撑构件是金属板或包括支撑母材和覆盖所述支撑母材的表面的金属的板状构件。
4.根据权利要求3所述的印刷线路板的制造方法，其特征在于，所述金属是金属箔。
5.根据权利要求1所述的印刷线路板的制造方法，其特征在于，所述支撑构件是敷铜层叠板。
6.根据权利要求1所述的印刷线路板的制造方法，其特征在于，
所述金属箔包括第一表面和第二表面；
所述金属箔的所述第一表面面对所述支撑构件；并且
所述金属箔的所述第二表面是粗糙表面，所述树脂绝缘层形成在所述第二表面上。
CN201010610783.7A 2007-09-20 2008-08-21 印刷线路板的制造方法 Active CN102045966B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US97397107P 2007-09-20 2007-09-20
US60/973,971 2007-09-20
US98888707P 2007-11-19 2007-11-19
US60/988,887 2007-11-19
US12/188,795 2008-08-08
US12/188,795 US8238114B2 (en) 2007-09-20 2008-08-08 Printed wiring board and method for manufacturing same
CNA2008800015813A CN101578929A (zh) 2007-09-20 2008-08-21 印刷线路板及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2008800015813A Division CN101578929A (zh) 2007-09-20 2008-08-21 印刷线路板及其制造方法

Publications (2)

Publication Number Publication Date
CN102045966A CN102045966A (zh) 2011-05-04
CN102045966B true CN102045966B (zh) 2015-12-16

Family

ID=40467760

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210058921.4A Active CN102612252B (zh) 2007-09-20 2008-08-21 印刷线路板
CN201010610783.7A Active CN102045966B (zh) 2007-09-20 2008-08-21 印刷线路板的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210058921.4A Active CN102612252B (zh) 2007-09-20 2008-08-21 印刷线路板

Country Status (7)

Country Link
US (4) US8238114B2 (zh)
EP (1) EP2068605A4 (zh)
JP (2) JPWO2009037939A1 (zh)
KR (3) KR20090086076A (zh)
CN (2) CN102612252B (zh)
TW (3) TWI396478B (zh)
WO (1) WO2009037939A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105168B2 (ja) * 2005-11-02 2012-12-19 イビデン株式会社 多層プリント配線板
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
EP2496061A4 (en) * 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5302920B2 (ja) * 2010-03-12 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP5302927B2 (ja) * 2010-03-31 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US9485853B2 (en) 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
KR101234759B1 (ko) * 2011-09-28 2013-02-19 주식회사 심텍 단층 기판의 제조방법
JP5722201B2 (ja) * 2011-12-05 2015-05-20 日本特殊陶業株式会社 配線基板の製造方法
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
KR20130089497A (ko) * 2012-02-02 2013-08-12 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조 방법
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP5998643B2 (ja) * 2012-05-30 2016-09-28 凸版印刷株式会社 積層基板および多層配線板の製造方法
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
JP5928601B2 (ja) * 2012-09-20 2016-06-01 株式会社村田製作所 配線基板、および、配線基板の製造方法
US9520222B2 (en) * 2012-09-28 2016-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US9502336B2 (en) * 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
JP2015115334A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015115335A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TWI666749B (zh) * 2014-02-19 2019-07-21 矽品精密工業股份有限公司 封裝基板及封裝結構
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US9859159B2 (en) * 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
EP3480843B1 (en) * 2016-07-01 2021-05-05 Mitsubishi Gas Chemical Company, Inc. Method for manufacturing package substrate for carrying semiconductor element, and method for manufacturing semiconductor element-mounted substrate
US10178764B2 (en) * 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
CN109788665B (zh) * 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JPWO2020121652A1 (ja) * 2018-12-14 2021-10-21 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
KR20200097977A (ko) * 2019-02-11 2020-08-20 삼성전기주식회사 인쇄회로기판
JP7411354B2 (ja) * 2019-08-30 2024-01-11 イビデン株式会社 プリント配線板およびその製造方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US11232998B2 (en) * 2019-12-31 2022-01-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP7437993B2 (ja) * 2020-03-26 2024-02-26 日本メクトロン株式会社 フレキシブルプリント配線板を用いたヒータ及びその製造方法
TWI825648B (zh) * 2022-03-31 2023-12-11 欣興電子股份有限公司 電路板及其製造方法
CN117082728B (zh) * 2023-09-04 2024-03-19 江西省鑫聚能科技有限公司 单面fcob线路载板叠构及制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1063833A (zh) * 1991-02-07 1992-08-26 霍尔德斯科技有限公司 印刷电路板钻孔及所用引入板与垫板

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797970U (zh) * 1980-12-08 1982-06-16
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
CA2074648C (en) * 1991-07-26 1999-02-23 Hisashi Ishida Polyimide multilayer wiring substrate and method for manufacturing the same
FR2711008B1 (fr) 1993-10-08 1995-11-24 Framatome Sa Générateur de vapeur à éléments de blocage de la rue d'eau à pivotement.
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
JP3458023B2 (ja) * 1995-08-01 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
JPH1041610A (ja) 1996-07-25 1998-02-13 Ibiden Co Ltd プリント配線板の製造方法
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US5942314A (en) * 1997-04-17 1999-08-24 Mitsui Mining & Smelting Co., Ltd. Ultrasonic welding of copper foil
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5973405A (en) * 1997-07-22 1999-10-26 Dytak Corporation Composite electrical contact structure and method for manufacturing the same
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2000252380A (ja) 1999-02-25 2000-09-14 Mitsui Chemicals Inc はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3647307B2 (ja) 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
EP1139705B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
TW457545B (en) 2000-09-28 2001-10-01 Advanced Semiconductor Eng Substrate to form electronic package
JP3910363B2 (ja) 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
TW507511B (en) 2001-04-06 2002-10-21 Phoenix Prec Technology Corp Method for producing core substrate for build-up circuit board
KR100693140B1 (ko) * 2001-05-15 2007-03-13 엘지전자 주식회사 인쇄회로기판의 제조방법
JP2002353593A (ja) * 2001-05-25 2002-12-06 Toppan Printing Co Ltd プリント配線板およびその製造方法
US20070108609A1 (en) 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
US6946205B2 (en) 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US20040099716A1 (en) 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
KR100442918B1 (ko) 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
WO2004103039A1 (ja) 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US7242592B2 (en) * 2003-06-24 2007-07-10 Amphenol Corporation Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics
US7167375B2 (en) 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4460341B2 (ja) 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
US6956165B1 (en) * 2004-06-28 2005-10-18 Altera Corporation Underfill for maximum flip chip package reliability
JP4170266B2 (ja) 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
KR101169829B1 (ko) * 2004-12-22 2012-07-30 신닛테츠가가쿠 가부시키가이샤 Ｃｏｆ 기판용 적층체 및 그 제조방법 및 이 ｃｏｆ 기판용 적층체를 이용해서 형성한 ｃｏｆ 필름 캐리어 테이프
TWI268130B (en) * 2004-12-23 2006-12-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate
JP5105168B2 (ja) 2005-11-02 2012-12-19 イビデン株式会社 多層プリント配線板
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI311035B (en) * 2005-12-29 2009-06-11 Subtron Technology Co Ltd Process and structure of printed wiring board
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7964800B2 (en) * 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
JP4866268B2 (ja) 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
JP4635033B2 (ja) 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2010118635A (ja) 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1063833A (zh) * 1991-02-07 1992-08-26 霍尔德斯科技有限公司 印刷电路板钻孔及所用引入板与垫板

Also Published As

Publication number Publication date
TWI396475B (zh) 2013-05-11
TW200930163A (en) 2009-07-01
JP5290455B2 (ja) 2013-09-18
CN102612252B (zh) 2014-11-19
WO2009037939A1 (ja) 2009-03-26
US8238114B2 (en) 2012-08-07
EP2068605A4 (en) 2013-01-23
US20110302779A1 (en) 2011-12-15
JPWO2009037939A1 (ja) 2011-01-06
US20090078451A1 (en) 2009-03-26
US8959760B2 (en) 2015-02-24
US20120181072A1 (en) 2012-07-19
KR20120038023A (ko) 2012-04-20
TWI365685B (en) 2012-06-01
CN102612252A (zh) 2012-07-25
JP2012195614A (ja) 2012-10-11
KR101162525B1 (ko) 2012-07-09
CN102045966A (zh) 2011-05-04
TW201141324A (en) 2011-11-16
TWI396478B (zh) 2013-05-11
EP2068605A1 (en) 2009-06-10
US9060459B2 (en) 2015-06-16
KR20110022738A (ko) 2011-03-07
US20110296681A1 (en) 2011-12-08
KR20090086076A (ko) 2009-08-10
TW201223353A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
CN102045966B (zh) 印刷线路板的制造方法
CN100539055C (zh) 线路板以及半导体器件
US20050155789A1 (en) Method for manufacturing printed wiring substrates, metal plate for use in manufacturing printed wiring substrates, and multi-printed wiring-substrate panel
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
US20050218491A1 (en) Circuit component module and method of manufacturing the same
JP2004104048A (ja) チップ型固体電解コンデンサ
CN101578929A (zh) 印刷线路板及其制造方法
KR20070068268A (ko) 배선 기판의 제조 방법
CN107770946B (zh) 印刷布线板及其制造方法
CN105304580A (zh) 半导体装置及其制造方法
JP2005229138A (ja) 配線基板
JP4238242B2 (ja) 配線基板
KR100641781B1 (ko) 연성회로기판 제작 방법
JP4190632B2 (ja) プリント配線基板
JP4891578B2 (ja) 配線基板およびその製造方法
JP4142933B2 (ja) 配線基板の製造方法
JPH08213743A (ja) 電子部品搭載用基板
JP2004165573A (ja) 配線基板の製造方法
JP5034885B2 (ja) 電子装置とその電子装置の製造方法
JP2002033355A (ja) 電子部品実装用フィルムキャリアテープ
JP2005223365A (ja) 配線基板
JPH10178141A (ja) 複合リードフレーム及びその製造方法
JP2005353861A (ja) フレックスリジッド配線板
JPH02174240A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant