KR101162525B1 - 프린트 배선판의 제조 방법 - Google Patents

프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR101162525B1
KR101162525B1 KR1020117003434A KR20117003434A KR101162525B1 KR 101162525 B1 KR101162525 B1 KR 101162525B1 KR 1020117003434 A KR1020117003434 A KR 1020117003434A KR 20117003434 A KR20117003434 A KR 20117003434A KR 101162525 B1 KR101162525 B1 KR 101162525B1
Authority
KR
South Korea
Prior art keywords
pad
metal foil
insulating layer
printed wiring
wiring board
Prior art date
Application number
KR1020117003434A
Other languages
English (en)
Other versions
KR20110022738A (ko
Inventor
아야오 니키
가즈히사 기타지마
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20110022738A publication Critical patent/KR20110022738A/ko
Application granted granted Critical
Publication of KR101162525B1 publication Critical patent/KR101162525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(과제) 도체 회로와 절연층이 교대로 적층된 프린트 배선판으로서, 그 일면측에 형성된 반도체 소자 탑재용 패드를 구비하는 것을 목적으로 한다.
(해결 수단) 양면 또는 편면이 금속 표면인 지지 부재와, 상기 지지 부재의 상기 금속 표면에 겹쳐진 금속박을 구비하는 부재를 사용하는 프린트 배선판의 제조 방법에 있어서, 상기 금속박의 외주부를 접착 또는 접합함으로써 상기 지지 부재에 고정시키고 ; 상기 고정된 금속박 상에 수지 절연층을 형성하며 ; 상기 수지 절연층에 비아 도체용의 개구부를 형성하고; 상기 수지 절연층 상에 도체 회로를 형성하며; 상기 개구부에 상기 도체 회로와 상기 금속박을 전기적으로 접속시키는 비아 도체를 형성함으로써 적층체를 형성한 후에, 상기 금속박이 고정된 부위보다 내측에서 절단함으로써, 상기 금속박을 상기 지지 부재로부터 분리시킨다.

Description

프린트 배선판의 제조 방법 {METHOD FOR MANUFACTURING PRINTED WIRING BOARD}
본 발명은, 프린트 배선판의 제조 방법에 관한 것이다. 보다 상세하게는, 도체 회로와 절연층이 교대로 적층된 프린트 배선판으로서, 그 일면측에 IC 등의 전자 부품 탑재용 패드를 구비하는 것의 제조 방법에 관한 것이다.
최근, 전자기기는 고기능화가 진행되는 한편으로, 소형화, 박형화가 요청되고 있다. 이것에 수반하여, IC 칩이나 LSI 등의 전자 부품에서는 고밀도 집적화가 급속히 진행되고, 이들 전자 부품을 탑재하는 패키지 기판에 있어서도, 배선 밀도를 더욱 상승시킴과 함께, 단자 수를 증가시킨다는 요청이 커지고 있다.
이러한 요청에 응하기 위해, 고분자 재료로 구성된 유전체층과 도체층이 교대로 적층되고, 상기와 같은 패드를 구비하는 프린트 배선 기판의 제조 방법으로서, (a) 2 개의 금속박이 밀착되어 이루어지는 금속박 밀착체를 준비하고, 그 일방의 표면에 유전체층과 도체층을 교대로 적층하여 적층 시트체를 형성하는 공정과, (b) 적층 시트체의 주위부를 제거하고, 편방의 금속박이 적층 시트체에 부착된 상태에서 상기 금속박 밀착체를 박리하는 공정과, (c) 금속박의 표면을 마스크재로 피복하고, 금속 단자 패드를 형성하는 영역이 개구되도록 패턴 형성하는 공정과, (d) 전해 도금 처리를 실시하여, 금속 단자 패드에 전해 도금 표면층을 형성하는 공정과, (e) 마스크재를 제거한 후에, 전해 도금 표면층을 에칭 레지스트로 하여 금속박의 에칭 처리를 실시하는 공정을 구비하는 프린트 배선판의 제조 방법이 개시되어 있다 (특허 문헌 1 참조).
또한, IC 칩을 실장하는 프린트 배선판으로서 유리 에폭시 등의 기판 양면에 층간 수지 절연층과 도체층을 교대로 적층하는 프린트 배선판이 개시되어 있다 (특허 문헌 2 참조).
(특허문헌 1) (특허 문헌 1) 일본 공개특허공보 2006-19591호
(특허문헌 2) (특허 문헌 2) 일본 공개특허공보 평10-41610호
일본 공개특허공보 2006-19591호의 방법 (이하, 「종래예 1」이라고 한다.) 에서 제조되는 프린트 배선판에 있어서는, 금속박 위에 전해 도금에 의해 전해 도금층을 형성하고, 이 전해 도금층을 에칭 레지스트로서 사용하여, 에칭에 의해 도체 회로를 형성한다. 그리고, 이 도체 회로를 반도체 소자 탑재용 패드로서 사용한다.
이 제조 방법에서는, 패드 상에 형성되어 있는 전해 도금층이 전해 도금으로 형성되어 있다. 전해 도금은 패턴의 조밀 (粗密) 이나 패드가 형성되어 있는 위치 (기판의 중앙과 단) 등에 따라 전해 도금막의 두께가 상이하기 때문에, 전해 도금층의 두께는 각 패드 상에서 상이해진다. 전해 도금층의 두께가 각 패드에 있어서 상이하면, 각 패드에 있어서, 전자 부품의 전극과 패드 상에 형성되어 있는 전해 도금층 사이의 거리가 상이해진다.
전자 부품과 프린트 배선판은, 열팽창 계수가 상이하기 때문에 그 차이에서 기인하는 응력이 발생한다. 그 응력은 통상적으로, 전자 부품을 실장하는 땜납 범프에 의해 완화된다. 그러나, 전자 부품과 패드 사이의 거리가 각 패드 사이에서 상이하면 특정 땜납 범프에 응력이 집중되기 쉬워지므로, 그 땜납 범프는 피로 열화되기 쉬워진다. 그 결과, 전자 부품의 실장 수율이나 실장 신뢰성이 저하되게 된다.
종래예 1 의 방법에서는 전해 도금층 (941, 942) 을 에칭 레지스트로 하여 패드 (921, 922) 를 형성하고 있기 때문에, 전해 도금층의 일부 (94A1, 94B1) 가 패드로부터 돌출되게 된다 (도 11 참조). 돌출된 전해 도금층 (94A1 및 94B1) 은 하지가 되는 도체 회로 (921) 에 고정되어 있지 않기 때문에, 그 부분이 비교적 자유롭게 움직임으로써, 피로 파괴가 발생하기 쉬워진다. 그리고, 여기서 발생한 피로 파괴를 기점으로 하여, 패드 상에 형성된 범프에 크랙이 발생하기 쉬워진다는 문제가 있다.
또한, 전해 도금층 (941) 상에 땜납 범프를 형성하면, 패드 (921) 로부터 돌출된 전해 도금층 (94A1 및 94B1) 상에도 땜납 범프는 형성되게 된다. 그 부분에 형성된 땜납 범프는 전해 도금층과 동일하게 패드에 고정되어 있지 않기 때문에, 땜납 범프가 움직이기 쉬워진다. 그 때문에, 땜납 범프 자체나 언더 필에 크랙이 생겨, IC 등의 전자 부품이 파괴되기 쉬워진다는 문제도 발생한다.
또한, 종래예 1 의 방법의 경우, 금속박 밀착체로서는, 예를 들어, 2 개의 동박 (銅箔) 을, 금속 도금층 (예를 들어, Cr 도금층) 을 개재하여 밀착시킨 것이 사용되고 있다. 그러나, 금속 도금층을 개재하여 밀착시킨 것만으로는, 2 개의 금속박 사이의 접합 강도가 약하다. 이 때문에, 프린트 배선판의 제조 공정에 있어서의 열처리 등에 의해, 양자 사이에서 박리가 발생하는 경우가 있다. 그리고, 그 박리가 기점이 되어 금속박과 지지 부재 사이에서 박리가 발생하여, 도금액 등이 프린트 배선판 내에 침입되거나 한다. 또한, 2 개의 금속박 사이의 접합 강도가 약하기 때문에, 금속박 밀착체 상에 빌드업 배선층을 형성하면, 프린트 배선판측의 금속박이 접히거나 찢어지거나 하는 경우가 있다.
일본 공개특허공보 평10-41610호 (이하, 「종래예 2」라고 한다) 의 프린트 배선판은, 기판을 갖기 때문에 프린트 배선판의 두께가 두꺼워진다는 문제가 있다. 이 때문에, 두께가 얇고, 장기간에 걸쳐 안정적으로 IC 등의 전자 부품을 탑재할 수 있는 프린트 배선판이 요구되고 있다.
본 발명은 양면 또는 편면이 금속 표면인 지지 부재와, 상기 지지 부재의 상기 금속 표면에 겹쳐진 금속박을 구비하는 부재를 사용하는 프린트 배선판의 제조 방법에 있어서, 상기 금속박의 외주부를 접착 또는 접합함으로써 상기 지지 부재에 고정시키고; 상기 고정된 금속박 상에 수지 절연층을 형성하며; 상기 수지 절연층에 비아 도체용의 개구부를 형성하고; 상기 수지 절연층 상에 도체 회로를 형성하며; 상기 개구부에 상기 도체 회로와 상기 금속박을 전기적으로 접속시키는 비아 도체를 형성함으로써 적층체를 형성한 후에, 상기 금속박이 고정된 부위보다도 내측에서 절단함으로써, 상기 금속박을 상기 지지 부재로부터 분리시키는 프린트 배선판의 제조 방법이다.
여기서, 상기 지지 부재와 상기 금속박은 초음파로 접합되는 것이 바람직하고, 또한 상기 지지 부재는 금속판이거나, 또는 지지 모재와 상기 지지 모재의 표면을 피복하는 금속으로 이루어지는 판상 부재인 것이 바람직하다. 상기 금속은 금속박인 것이 바람직하고, 상기 지지 부재는 동장 적층판인 것이 바람직하다.
또한, 상기 금속박은 제 1 면과 제 2 면을 갖고, 상기 금속박은 제 1 면에서 상기 지지 부재와 대향하며, 상기 제 2 면은 매트면이고, 상기 매트면 상에 상기 수지 절연층이 형성되는 것인 것이 바람직하다.
이상과 같은 구성으로 함으로써, 각 제 1 패드의 높이가 거의 균일하게 된다. 이 결과, 이들 패드와 전자 부품의 전극과의 사이의 거리를 거의 균등하게 할 수 있다. 이로써, 특정 범프에 응력이 집중되는 것을 피할 수 있어, 접속 신뢰성을 향상시킬 수 있게 된다.
또한, 전자 부품의 각 전극과 전자 부품의 각 전극에 대응하는 각 제 1 패드 사이의 거리가 균일해지기 때문에, 양자 사이를 접속하는 땜납량을 적게 할 수 있다. 이 때문에, 전자 부품과 프린트 배선판 사이의 접속 저항을 작게 할 수 있으므로, 전자 부품의 오동작 방지도 가능해진다.
또한, 땜납량을 적게 할 수 있기 때문에, 부품 탑재 (리플로우) 시, 프린트 배선판이 받는 열량이 적어진다.
도 1a 는 본 발명의 프린트 배선판의 단면도이다.
도 1b 는 본 발명의 프린트 배선판의 평면도이다.
도 2a 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 1 공정도이다.
도 2b 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 2 공정도이다.
도 2c 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 3 공정도이다.
도 2d 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 4 공정도이다.
도 3a 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 5 공정도이다.
도 3b 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 6 공정도이다.
도 3c 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 7 공정도이다.
도 4a 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 8 공정도이다.
도 4b 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 9 공정도이다.
도 5a 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 10 공정도이다.
도 5b 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 11 공정도이다.
도 6a 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 12 공정도이다.
도 6b 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 13 공정도이다.
도 7a 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 14 공정도이다.
도 7b 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 15 공정도이다.
도 8a 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 16 공정도이다.
도 8b 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 17 공정도이다.
도 8c 는 본 발명의 프린트 배선판의 제조 공정을 나타내는 제 18 공정도이다.
도 9 는 본 발명의 프린트 배선판의 최외층에 형성된 패드와 패드 사이의 배선을 모식적으로 나타내는 제 1 도면이다.
도 10 은 본 발명의 프린트 배선판의 최외층에 형성된 패드 형성 영역, 상기 패드 형성 영역에 형성된 패드 및 패드 사이의 배선을 모식적으로 나타내는 제 2 도면이다.
도 11 은 종래의 방법으로 형성된 프린트 배선판 및 패드의 단면 형상을 나타내는 도면이다.
이하, 본 발명의 프린트 배선판의 일례를 도 1～도 10 을 참조하면서 일 실시형태로서 상세하게 설명한다. 또한, 도 1～도 8 까지는, 후술하는 비아 도체를 2 열로 형성한 경우를 예로 설명하고 있다. 또한, 이하의 설명 및 도면에 있어서는, 동일하거나 동등한 요소에 대해서는 동일 부호를 부여하여 중복되는 설명을 생략한다.
본 실시형태에 관련된 프린트 배선판 (100) 은, 도 1a 에 나타내는 바와 같이, (a) 수지 절연층 (10Li; i=1～N) 과 도체 회로 (도체 패턴; 19Li) 를 구비하는 도체층이 교대로 적층되고, 상이한 도체층에 형성되어 있는 도체 회로 사이를 접속하는 층간 접속용 비아 도체 (후술하는 제 1 패드 (15Lk (k=1～M)) 에 대응하여 형성된 비아 도체 ((14L1 ,1～14LN ,M) 를 포함) 로 이루어지는 적층체 (18L) 와, (b) 적층체 (18L) 의 ＋Z 방향측 표면 (최상층의 수지 절연층 (10L1) 의 제 1 면) 에 형성된 제 1 패드 (제 1 외부 접속 단자; 15Lk) 와, (c) 상기 패드 (15Lk) 상에 형성된 땜납 부재 (땜납 범프; 30Lk) 를 구비하고 있다. 또한, 프린트 배선판 (100) 은 (d) 적층체 (18L) 의 ?Z 방향측 표면 (최하층의 수지 절연층의 제 2 면) 에 형성된 솔더레지스트 (20L) 를 구비하고 있다.
또한, 프린트 배선판 (100) 에서는, 땜납 부재 (30Lk) 가 형성되어 있는 제 1 패드 (15Lk) 는 도 1b 에 나타내는 바와 같이, 최상층의 수지 절연층 (10L1) 의 제 1 면 상에 2 차원적으로 배치되어 패드군을 형성하고 있다.
또한, 솔더레지스트는 복수의 개구부를 가지고 있다. 그 개구부는 최하층의 수지 절연층의 제 2 면 상에 형성되어 있는 도체 회로 (19LN) 의 표면 혹은 비아 도체의 표면을 부분적으로 개구하고 있다. 솔더레지스트에 형성되어 있는 개구부는 비아 도체의 표면과 그 비아 도체에 접속되어 있는 도체 회로의 일부 (비아 랜드) 를 부분적으로 개구하고 있는 경우도 있다. 개구부에 의해 노출되어 있는 도체 회로 (최하층의 도체 회로) 나 비아 도체의 부분이 제 2 패드 (제 2 외부 접속 단자) 가 된다. 여기서, 각 수지 절연층의 제 1 면은 제 1 패드가 형성되어 있는 측의 면이다. 각 수지 절연층의 제 2 면은, 제 1 면과는 반대측의 면이고, 제 2 패드가 형성되어 있는 측의 면이다.
적층체 (18L) 는, 도 2a 에 나타내는 바와 같은 지지 부재 (이하, 「지지판」이라고 하는 경우가 있다; SM) 상에, 애디티브법 혹은 서브트랙티브법에 의해 형성된다. 최외층에 솔더레지스트 (20L 또는 20U) 를 형성한 후 (도 6b 참조), 소정의 위치에서 적층체를 절단하고, 지지 부재 (SM) 로부터 박리시킨다.
이 박리에 의해, 솔더레지스트 (20U 또는 20L) 가 형성되어 있는 것과는 반대측의 최외층의 수지 절연층이, 최상층의 수지 절연층 (10U1 또 10L1) 이 된다. 최상층의 수지 절연의 제 1 면 (지지 부재 (SM) 와 대향하는 면, 프린트 배선판 (100) 의 외부에 노출되는 측의 면) 에 형성되어 있는 금속박으로부터 부품 탑재용 패드 (제 1 외부 접속 단자; 15L1～15LM) 가 형성된다 (도 1a 및 도 1b 참조).
부품 탑재용 패드는 절두체형로 되어 있는 것이 바람직하고, 그 X-Z 단면은 도 1a 에 나타내는 바와 같이, 최상층의 수지 절연층 (10L1) 과 접촉되어 있는 저면의 면적이, 상기 전자 부품을 탑재하는 측의 상면의 면적보다 커져 있다.
보호막은 패드 형성 후에, 부품 탑재용 패드 상에 무전해 도금막 등에 의해 형성된다. 이 때문에, 보호막의 주변부 (94A1 및 94B1) 가 제 1 패드로부터 돌출되는 경우는 없어진다 (도 11 참조).
상기 땜납 부재는 상기와 같은 절두체형로 되어 있는 패드 상에 형성되고, 상기 제 1 패드의 상면과 측면 상을 피복하도록 되어 있다 (도 1a 참조).
다음으로, 상기 구성을 갖는 전자 부품의 제조에 대해, 각 요소의 소재에 대해 언급하면서, 설명한다.
먼저, 지지 부재 (SM) 를 준비한다 (도 2a 참조). 이 지지 부재 (SM) 는, 절연 부재 (S) 의 양면에 도체층 (FU 및 FL) 이 적층된 것이다. 상기 지지 부재 (SM) 를 구성하는 도체층 (FL 및 FU) 은 약 수㎛ 내지 수십㎛ 정도의 두께의 금속박이다. 이와 같이, 지지 부재의 표면에는 금속층이 형성되어 있는 것이 바람직하다. 두께의 균일성에서, 금속층은 금속박인 것이 보다 바람직하다.
상기 지지 부재 (SM) 로서는, 절연 부재 (S) 의 표면에 상기 두께의 도체층을 접착제 등으로 고정시킨 것을 사용할 수 있다.
상기 절연 부재 (S) 로서는, 예를 들어, 유리 기재 비스말레이미드트리아진 수지 함침 적층판, 유리 기재 폴리페닐렌에테르 수지 함침 적층판, 유리 기재 폴리이미드 수지 함침 적층판 등을 들 수 있고, 이들 양면에, 동박 그 밖의 금속박을 주지된 방법으로 고정시켜도 된다.
또한, 시판되고 있는 양면 동장 적층판이나 편면 5 동장 적층판을 사용할 수도 있다. 이러한 시판품으로서는, 예를 들어, MCL-E679 FGR (토쿄도 신쥬쿠구 소재, 히타치 화성 공업 주식회사 제조) 등을 들 수 있다. 구체적으로는 판두께 0.2mm～0.6mm 의 유리 에폭시 적층판 (11) 의 양면에 두께 3㎛～20㎛ 의 동박 (12) 이 부착되어 있는 기판을 사용할 수 있다. 또한, 지지 부재 (SM) 로서 금속판을 사용할 수도 있다.
이어서, 도 2b 에 나타내는 바와 같이, 금속박 (11U 또는 11L) 의 제 1 면이 도체층 (FU 또는 FL) 과 대향하도록, 이들을 도체층 (FU 또는 FL) 상에 겹친다. 금속박으로서는, 예를 들어, 원하는 두께의 동박, 니켈박, 티탄박 등을 사용할 수 있다. 이러한 금속박의 제 2 면 (제 1 면과 반대측) 은 매트면인 것이 바람직하다. 예를 들어, 금속박 (11U 또는 11L) 으로서 동박을 사용하는 경우, 약 3㎛～약 35㎛ 두께인 것을 사용하는 것이 바람직하다.
이어서, 도 2c 및 2d 에 나타내는 바와 같이, 도체층 (FU 또는 FL) 과 상기 금속박은, 지지 부재 (SM) 의 주변부 (AD 의 부분) 에서 서로 접착 또는 접합함으로써 고정되는 것이 바람직하다. 본 실시형태에 있어서의 도체층과 금속박의 고정 부분은, 금속박의 단부에서부터 그 중심부를 향해, 약 10～약 30mm 내측의 위치인 것이 바람직하고, 약 20mm 내측의 위치인 것이 더욱 바람직하다. 또한, 양자의 고정 폭은 약 1～약 5mm 의 폭으로 하는 것이 바람직하고, 약 2mm 의 폭으로 하는 것이 더욱 바람직하다.
도체층 (지지판) 과 금속박의 고정은, 예를 들어, 초음파 또는 접착제를 사용하여 실시할 수 있다. 초음파에 의한 고정이 밀착 강도나 간편성 면에서 우수하다. 초음파를 사용하여 고정시키는 경우에, 예를 들어, 초음파 접합 장치를 사용하는 경우에는, 지지 부재 (SM) 의 단부로부터, 상기 서술한 바와 같은 원하는 위치에, 원하는 폭을 가진 원하는 형상으로 고정시킬 수 있다. 후술하는 박리 공정에 있어서, 도체층과 금속박의 박리에 지장을 초래하지 않는 이상, 직사각형 (도 2d 참조) 이나 격자 형상 등 (도시 생략) 으로 고정시킬 수 있다.
도체층과 금속박을 고정시키면 후술하는 층간에 있어서의 수지 절연층의 형성이나 도체층의 형성시에, 이하와 같은 문제의 발생을 억제할 수 있다. 수지 절연층 형성시에는 가열, 방랭이 반복되기 때문에, 수지 절연층은 신장과 수축을 반복하게 된다. 그리고, 수지 절연층은 금속박 상에 형성되어 있기 때문에, 금속박은 수지 절연층에 추종하여 신장ㆍ수축을 반복하게 된다. 그 결과, 금속박에 변형이나 휨이 잘 발생한다. 또한, 심한 변형이나 휨은 접히거나 구부러짐을 일으켜, 금속박이 파손되는 경우도 있다. 한편, 도체층과 금속박을 고정시켜 둠으로써, 이러한 문제가 발생하는 것을 방지할 수 있게 된다.
또한, 도금 처리를 사용하여 도체층의 형성을 실시하는 경우에, 이하와 같은 문제의 발생을 억제할 수도 있다. 도금 처리를 실시하는 경우에는, 도금액 등의 액 중에 기판을 침지할 필요가 있다. 이 때에 도체층과 금속박을 고정시켜 두지 않으면 양자 사이에 도금액이 스며들어, 양자 사이에서 박리가 발생할 가능성이 있다. 이것에 반하여, 도체층과 금속박을 고정시켜 둠으로써, 이러한 문제가 발생하는 것을 방지할 수 있게 된다.
다음으로, 도 3a 및 도 3b 에 나타내는 바와 같이, 접합부 (AD) 에 걸쳐지도록, 에칭용 레지스트 (12U 및 12L) 를 형성한다. 도 3b 는 에칭 레지스트 (12U) 를 형성한 후의 적층판의 평면도이다. 에칭 레지스트 (12U) 는 초음파 용접 부분 (AD) 에 일부 겹치도록 형성되어 있다. 이러한 레지스트의 형성에는 시판되는 드라이 필름 레지스트 또는 액체 레지스트를 사용할 수 있다.
이어서, 지지 부재의 단부에 존재하고 있는 도체층 (FU) 및 금속박 (11U), 도체층 (FL) 및 금속박 (11L) 의 외주 부분을 각각, 주지된 방법을 사용한 에칭 등을 실시하여 제거한다. 그 후, 통상적인 방법에 따라 에칭 레지스트를 제거한다 (도 3c 참조).
2 개의 금속박 (11U 및 11L) 의 각각의 제 2 면은 평활면이 아닌 매트면인 것이 바람직하고, 원하는 바에 따라 조화 (粗化) 시킬 수도 있다. 금속박의 제 2 면이 평활면인 경우에는, 후술하는 수지 절연층과의 밀착성을 향상시키기 위해서 조화시키는 것이 바람직하다. 이러한 조화는, 알칼리를 사용하는 흑화 처리나 적당한 에칭액을 사용하는 에칭 등에 의해 실시할 수 있다. 에칭액으로서는, 마이크로 에칭제 「CZ 시리즈」(효고현 아마가사키시 소재, 맥 주식회사 제조) 등을 사용할 수 있다.
이상과 같이 하여, 모재 (BS) 를 형성한다 (도 3c 참조).
다음으로, 이 모재 (BS) 에 겹쳐진 각 금속박 (11U 및 11L) 의 제 2 면 (매트면) 에, 수지 절연층을 형성하기 위해, 수지 절연층 (10U1 및 10L1) 의 제 1 면을 각각 부착한다 (도 4a 참조). 수지 절연층으로서는, 층간 절연용 필름이나 프리프레그 그 밖의 반경화 수지 시트를 사용할 수 있다. 이러한 반경화 수지 시트를 사용하는 것 외에, 미경화의 액체 수지를 상기 서술한 금속박 상에 스크린 인쇄함으로써 수지 절연층을 형성해도 된다. 어느 것을 사용한 경우에도, 열경화에 의해 층간 수지 절연층 (최상층의 수지 절연층 (10L1 또는 10U1)) 이 형성된다 (도 4a 참조).
이러한 층간 수지 절연용 필름으로서는, 예를 들어, 빌드업 배선판용 층간 필름 「ABF 시리즈」(카나가와현 카와사키시 소재, 아지노모토 파인 테크노 주식회사 제조) 등을 예시할 수 있다. 프리프레그로서는, 히타치 화성 공업사 제조의 각종 제품을 사용할 수 있다.
수지 절연층의 두께는 약 30㎛～약 100㎛ 인 것이 바람직하다. 수지 절연층은 적어도 1 층이 충전재 (유리 클로스 및 유리 장섬유를 제외) 를 함유하는 수지로 형성되는 것이 바람직하다. 특히, 프린트 배선판 (100) 이 5 층 이상인 수지 절연층을 갖는 경우에는, 모든 수지 절연층이 충전재 (유리 클로스 및 유리 장섬유를 제외) 를 포함하는 것인 것이 바람직하다. 충전제로서는 무기 필러가 바람직하고, 유리 섬유의 경우에는 단섬유의 것이 바람직하다.
프린트 배선판 (100) 이 4 층 이하인 수지 절연층을 갖는 경우에는, 전체 수지 절연층 중 1 층 또는 2 층이, 유리 클로스나 유리 장섬유 등의 심재와 수지를 함유하는 수지 절연층이고, 나머지의 수지 절연층이 유리 클로스나 유리 장섬유를 제외한 충전재와 수지를 함유하는 수지 절연층인 것이 바람직하다.
다음으로, 도 4a 에 나타내는 바와 같이, 수지 절연층 (10U1 및 10L1) 에 비아홀용 개구부를, 레이저를 사용하여 형성한다. 개구부의 형성에 사용할 수 있는 레이저로서는, 탄산 가스 레이저, 엑시머 레이저, YAG 레이저, UV 레이저 등을 들 수 있다. 또한, 레이저로 개구부를 형성하는 경우에는 PET (폴리에틸렌테레프탈레이트) 필름 등의 보호 필름을 사용해도 된다.
다음으로, 도체층과의 밀착성을 높이기 위해, 수지 절연층 표면을 조화시키는 것이 바람직하다. 수지 절연층 표면의 조화는 예를 들어, 과망간산 수용액에 침지함으로써 실시할 수 있다.
다음으로, 수지 절연층 표면에 촉매핵을 형성한다.
이어서, 도 4b 에 나타내는 바와 같이, 시판되는 도금욕을 사용하여, 수㎛ 정도의 얇은 무전해 도금막 (PU1 및 PL1) 을 형성한다. 여기서 형성하는 무전해 도금막으로서는 무전해 구리 도금막이 바람직하다.
다음으로, 도 5a 에 나타내는 바와 같이, 무전해 도금막 상에 도금 레지스트 패턴 (RU1 및 RL1) 을 형성한다. 도금 레지스트 패턴 (RU1 및 RL1) 은 후술하는 비아 도체 형성 부분 및 도체 회로 형성 부분 이외의 부분에 형성하는데, 예를 들어, 도금 레지스트용 드라이 필름을 라미네이트하고, 노광ㆍ현상함으로써 형성할 수 있다.
다음으로, 전해 도금을 실시하여, 도금 레지스트를 형성하고 있지 않은 부분에, 약 5㎛～약 20㎛ 두께의 전해 도금막을 형성한다. 이로써, 도체 회로와 비아 도체를 형성한다. 여기서 형성하는 비아 도체는, 소위 필드비아, 즉, 수지 절연층에 형성된 개구부를 충전하고 있고, 또한, 비아 도체의 상면은 동일한 수지 절연층 상에 형성되어 있는 도체 패턴의 상면과 동일한 평면 상에 위치하고 있는 비아인 것이 바람직하다.
이어서, 도금 레지스트를 제거한다. 다음으로, 도 5b 에 나타내는 바와 같이, 상기 레지스트 패턴의 제거에 의해 노출된 무전해 도금막을 제거하여, 도체 회로 (19U, 19L) 와 비아 도체 (14U, 14L) 를 형성한다. 여기서, 무전해 도금막의 제거는 무전해 도금막이 얇기 때문에, 에칭 레지스트를 사용하지 않는 에칭 (이하, 「퀵 에칭」이라고 하는 경우가 있다.) 에 의해 제거할 수도 있다.
이러한 퀵 에칭은, 예를 들어, 과산화수소/황산계의 에칭액을 사용하여 실시할 수 있다.
이상의 순서에 의해, 제 1 층째의 수지 절연층 (최상층의 수지 절연층) 과 1 층째의 도체층, 비아 도체가 형성된다 (도 5b 참조). 여기서, 1 층째의 도체 회로는 최상층의 수지 절연층의 제 2 면 상에 형성되어 있다. 또한, 도체 패턴 (도체 회로) 과 비아 도체의 표면은 모두 조화시키는 것이 바람직하다.
다음으로, 2 층째가 되는 수지 절연층을 형성하기 위해, 상기 서술한 반경화 수지 시트의 제 1 면을 최상층의 수지 절연층의 제 2 면과 제 1 도체층 상에 부착한다. 계속해서, 도 4a 내지 도 5b 에 나타내는 공정을 반복하여, 2 층째의 수지 절연층과 2 층째의 도체층, 그리고 비아 도체를 형성한다. 이와 같이, 수지 절연층의 형성에서부터 비아 도체 및 도체 패턴의 형성까지의 순서를 반복하여, 원하는 층 수의 수지 절연층과 도체층이 교대로 적층된 적층체 (17U 및 17L) 를 형성한다 (도 6a 참조).
계속해서, 각 적층체 (17U 및 17L) 의 가장 외측의 수지 절연층 (10UN 및 10LN; 최하층의 수지 절연층) 및 최하층의 수지 절연층의 제 2 면 상에 형성되어 있는 도체 회로 (19UN, 19LN) 및 비아 도체 (14UN ,M/2＋1, 14UN ,M/2, 14LN ,1, 14LN ,M) 상에, 솔더레지스트 (20L 및 20U) 를 형성한다. 이 때, 최하층의 수지 절연층 표면과 최하층의 수지 절연층의 제 2 면 상에 형성되어 있는 도체 회로 표면은 모두 조화되어 있는 것이 바람직하다.
여기서, 수지 절연층 표면의 조화와 도체 회로 표면의 조화는, 따로 따로 실시하는 것이 바람직하다. 예를 들어, 상기 수지 절연층 표면의 조화는 상기와 같이 형성된 적층체를 과망간산 수용액에 침지하여 실시한다. 또한, 상기 도체 회로의 조화는, 상기 서술한 마이크로 에칭제 「CZ 시리즈」를 사용하여 실시할 수 있다.
다음으로, 솔더레지스트에 노광ㆍ현상 처리를 실시하여, 도체 회로 (19UN, 19LN), 비아 도체 (14UN ,M/2＋1, 14UN ,M/2, 14LN ,1, 14LN ,M) 의 표면을 노출시키는 개구부를 형성한다 (도 6a 참조). 솔더레지스트의 개구부에 의해 노출된 도체 회로의 표면 및 비아 도체의 표면은 제 2 패드 (제 2 외부 접속 단자) 가 된다. 그리고, 제 2 외부 접속 단자 (제 2 패드) 위에, 땜납 부재 (땜납 범프) 나 핀이 형성되고, 이들을 통하여, 다른 기판과 전기적으로 접속되게 된다.
또한, 솔더레지스트에 형성된 개구부는 비아 도체의 표면과 그 비아 도체와 접속되어 있는 도체 회로 (비아 랜드) 의 일부를 노출하도록 형성해도 된다. 이 경우에도, 솔더레지스트의 개구부에 의해 노출된 도체의 부분이 제 2 패드를 구성하게 된다.
다음으로, 금속박 (11U) 과, 복수의 수지 절연층 (10U1～10UN) 과, 복수의 도체층 (19U1～19UN, 14U1 ,1～14UN ,M/2＋1, 14U1 ,2～14UN ,M/2) 과, 솔더레지스트 (20U) 로 이루어지는 적층체 (17U) 와, 금속박 (11L) 과, 복수의 수지 절연층 (10L1～10LN) 과, 복수의 도체층 (19L1～19LN, 14L1 .1～14LN ,M/2＋1, 14L1 ,2～14LN ,M/2) 과, 솔더레지스트 (20L) 로 이루어지는 적층체 (17L) 를 각각 지지 부재 (SM) 로부터 분리하기 위해, 초음파로 접합된 부분 (AD) 보다 내측에 설정된 절단선 (A1 및 A2) 을 따라 절단한다 (도 6b 참조). 이로써, 상기 2 개의 적층체를 지지 부재 (SM) 로부터 분리한다.
이 결과, 도 7a 에 나타내는 중간 기판 (18L) 과, 도 7b 에 나타내는 중간 기판 (18U) 이 얻어진다. 이와 같이 하여, 지지 부재 (SM) 의 양면에 동시에 형성된 중간 기판 (18U) 및 중간 기판 (18L) 을 동시에 얻을 수 있다.
이하, 중간 기판 (18L) 으로부터 프린트 배선판 (100) 을 제조하는 공정에 대해 설명한다.
지지 부재 (SM) 로부터 분리된 중간 기판 (18L) 에서는, 솔더레지스트 (20L) 가 형성되어 있는 면과 반대측의 면 (최상층의 수지 절연층의 제 1 면) 은 금속박 (11L) 으로 피복되어 있다 (도 7a 참조).
이 금속박 (11L) 상에, 에칭용 드라이 필름 레지스트를 라미네이트하고, 적당한 마스크를 사용하여 노광ㆍ현상함으로써, 레지스트 패턴 (PRL1～PRLM) 을 형성한다 (도 8a 참조).
다음으로, 도 8b 에 나타내는 바와 같이, 염화 제 2 구리 혹은 염화 제 2 철을 함유하는 에칭액 (에천트) 을 사용하여, 레지스트 패턴을 형성한 것 이외의 부분의 금속박을 제거하고, 최상층의 수지 절연층의 제 1 면 상에 제 1 패드 (15Lk; k=1～M) 를 형성한다. 부품 탑재용 패드 (제 1 패드) 를 금속박 (11L) 으로 형성함으로써, 각 패드의 두께를 균일하게 하기 쉬워진다. 또한, 레지스트를 에칭 마스크로 하여 제 1 패드를 형성하고 있기 때문에, 종래예와는 달리, 패드 상면에 있어서, 전해 도금층을 패드로부터 돌출되지 않게 할 수 있다.
이 때, 제 2 외부 접속 단자를 에천트로부터 보호하기 위해, 솔더레지스트의 표면과 개구부를 상기 서술한 레지스트로 피복해 두는 것이 바람직하다.
이와 같이 하여 형성된 제 1 패드 (15Lk) 의 표면 상 (제 1 패드의 측면을 포함한다) 에, 1 층 이상의 무전해 도금막으로 이루어지는 보호막을 형성한다. 보호막을 1 층으로 형성하는 경우에는, 패드 상에, 예를 들어, 무전해 Au 도금막 또는 무전해 Pd 도금막을 형성한다. 보호막을 2 층으로 형성하는 경우에는, 예를 들어, 패드 상에, 무전해 니켈 도금막, 다음으로 무전해 금 도금막의 순서대로 형성한다. 보호막을 3 층으로 형성하는 경우에는, 상기 무전해 니켈 도금막과 무전해 금 도금막 사이에 무전해 Pd 도금막을 형성한다.
제 1 패드 상에 보호막을 형성하기 전에, 솔더레지스트 상의 레지스트를 제거하여, 제 2 외부 접속 단자 상에 보호막을 형성해도 된다.
제 1 패드 (제 1 외부 접속 단자; 15Lk) 및 제 2 패드 (제 2 외부 접속 단자) 의 표면에는 무전해 도금막으로 이루어지는 보호막 대신에, 수용성의 OSP (Organic Solderability Preservative) 막을 형성할 수 있다. 보호막이나 OSP 막을 형성함으로써, 녹방지 및 납땜을 향상시킬 수 있다.
또한, OSP 막을 패드 상에 형성한 경우에는, OSP 막은 매우 얇은 단분자막이기 때문에, 부품 탑재 패드 (제 1 패드) 와 보호막으로 이루어지는 부품 실장용 패드의 두께는, 실질적으로 상기 부품 탑재 패드의 두께와 동일해진다. 또한, 상기 부품 탑재 패드를 형성한 후에, 그 패드 표면에 보호막을 형성함으로써, 패드 상면에 형성된 보호막이 패드로부터 돌출되는 경우는 없어진다.
다음으로, 제 1 패드 (15Lk) 상에, 예를 들어, 스크린 인쇄에 의해, 땜납 페이스트를 인쇄한다. 상기 부품 탑재 패드 (제 1 패드) 는, 상기 서술한 바와 같은 절두체형이기 때문에, 패드의 전체 표면 (상면과 측벽) 에 보호막이 형성되어 있다. 이 때문에, 땜납 부재 (땜납 범프) 는 제 1 패드의 상면과 측벽으로 적시면서 확산된다. 그리고, 상기 제 1 패드 상에 형성되어 있는 땜납 범프를 통해, 예를 들어, IC 칩 등의 전자 부품이 탑재된다.
다음으로, 도 8c 에 나타내는 바와 같이, 리플로우 처리함으로써, IC 칩 등을 탑재하기 위한 땜납 범프 (30Lk) 를 형성한다.
제 2 패드 상에도 상기와 동일하게 하여 땜납 범프를 형성하고, 예를 들어, 마더 보드 등의 다른 기판과 접속된다. 이상과 같이 하여, 본 발명의 프린트 배선판이 제조된다.
또한, 상기 서술한 본 발명의 일 실시형태에 관련된 프린트 배선판에 있어서, 최상층의 수지 절연층과 제 1 패드 상에는, 제 1 패드가 노출되도록 개구부를 형성한 솔더레지스트를 형성해도 된다.
또한, 제 1 패드를, 최상층의 수지 절연층 (10L1) 상에, 도 9 에 나타내는 배치가 되도록 형성하고, 이들을 내부 도체 회로 (44Ln ＋1) 로 연결할 수도 있다. 이와 같이 제 1 패드를 형성하는 경우에는, 도 10 에 나타내는 PAL 이 패드 형성 영역 (부품 탑재용 패드 형성 영역) 이 된다. 이와 같이 형성된 패드는 예를 들어, 30Ln 을 신호용, 32Ln ＋1 을 그라운드용, 31Ln ＋1 을 전원용 등으로서 사용할 수 있다. 여기서, 부품 탑재용 패드 형성 영역은, 전체 패드를 포함하고, 면적이 최소가 되는 직사각형 (정사각형 및 직사각형의 쌍방을 포함한다) 또는 원형 (진원 및 타원의 쌍방을 포함한다) 의 영역이다.
도 9 에 나타내는 바와 같이, 부품 탑재용 패드는 전원용의 부품 탑재용 패드와 그라운드용의 부품 탑재용 패드를 갖고, 부품 탑재용 패드 형성 영역 내에는, 전원용의 부품 탑재용 패드끼리를 전기적으로 접속하는 전원용 내부 도체 회로 (41Ln) 및 그라운드용의 부품 탑재용 패드끼리를 전기적으로 접속하는 그라운드용 내부 도체 회로 (41Ln ＋1) 중 적어도 일방이 형성되어 있는 것이 바람직하다.
도 10 은 최상층의 수지 절연층을 위에서 본 도면인데, 이 도면에 나타내는 바와 같이, 본 발명의 일 실시형태에 관련된 프린트 배선판에 있어서는, 최상층의 수지 절연층 상에는, 패드에서부터 기판 외주 방향으로 인출되는 도체 회로가 형성되어 있지 않은 것이 바람직하다. 최상층의 수지 절연층 상에 배치된 부품 탑재용 패드는 패드 형성 영역에 형성되며, 패드 형성 영역 이외의 영역에서는 최상층의 수지 절연층 표면이 노출되어 있는 것이 바람직하다.
상기 서술한 본원 발명의 일 실시형태에 관련된 프린트 배선판은, 종래예가 갖고 있는 코어 기판을 구비하고 있지 않다. 일반적으로는, 코어 기판을 구비하고 있지 않으면, 프린트 배선판의 강성이 낮아지거나 열팽창 계수가 커지거나 한다. 그 결과, 전자 부품과 프린트 배선판을 접속하는 땜납 범프에 큰 응력이 가해져, 접속 신뢰성에 문제가 발생하는 경우가 있다.
그러나, 상기 서술한 본 발명의 일 실시형태에 관련된 프린트 배선판에서는, 땜납 범프가 제 1 패드의 상면과 측벽 상에 형성되어 있기 때문에, 땜납 부재와 부품 탑재용 패드 사이의 결합력이 높아진다. 이 결과, 땜납 부재가 상기 부품 탑재용 패드로부터 박리가 어려워지므로, 코어 기판을 갖지 않아도, IC 칩과의 접속 신뢰성에는 문제는 발생하지 않는다. 또한, 적어도 제 1 패드 (부품 탑재용 패드) 의 측면이 조화되어 있으면, 패드와 땜납 범프의 밀착 강도가 더욱 향상된다.
또한, 단면 형상이 직사각형의 패드인 경우에는, 패드의 측면까지 땜납 범프가 형성되어 버리면, 땜납 범프 사이의 거리가 짧아진다. 그러나, 상기 부품 탑재용 패드의 단면 형상 (최상층의 수지 절연층 표면에 수직인 방향) 은, 도 8b 에 나타내는 바와 같이 절두체형이므로, 땜납 범프가 제 1 패드 측벽에 형성되어도, 인접하는 땜납 범프 사이끼리의 거리를 넓게 유지할 수 있다.
또한, 최상층의 수지 절연층 표면은 상기 서술한 바와 같이 요철면이므로, 언더 필의 젖음성이 양호해져, 언더 필의 충전성이 향상된다. 또한, 이것에 수반하여, 언더 필과 최상층의 수지 절연층과의 밀착 강도를 향상시킬 수도 있다.
본 발명은, 상기 실시형태에 한정되는 것은 아니고, 다양한 변형이 가능하다.
상기 실시형태에서는, 지지 부재 (SM) 를 구성하는 금속박 (FU, FL) 과 다른 금속박 (11U, 11L) 을 초음파에 의해 접합하고 있다. 그러나, 양 금속박을 접합하는 방법은 이것에 한정되지 않는다. 최초부터 양 금속박을 분리하기까지의 제조 공정 (도 2a～도 7b 참조) 에 있어서, 양 금속박이 고착되어 있는 한, 다른 접합 방법을 사용해도 되고, 예를 들어, 접착제에 의한 고착 방법, 납땜에 의한 고착 방법 등을 사용할 수 있다.
또한, 지지 부재 (SM) 와 금속박을 접착제로 고착하는 경우, 지지 부재 (SM) 를 구성하는 S 는 절연 부재, 비절연 부재 중 어느 것으로 형성되어 있어도 된다. 또한, 상기 지지 부재 (SM) 는 금속판이어도 되고, 표면에 금속박을 갖는 것이어도 상관없다.
지지 부재 (SM) 로서 양면에 금속박을 갖는 섬유 강화 플라스틱 (FRP, fiber reinforced plastics) 판을 사용하는 경우에는, 금속박 (11U, 11L) 을 이 지지 부재 (SM) 상에 적층하고, 그 후, 접착제에 의해, 상기 금속박의 외주부와 지지 부재 (SM) 를 고정시킨다. 그 후에는, 상기 서술한 도 3c 이후의 공정에 의해, 프린트 배선판이 제조된다.
또한, 상기와 같이 접착제를 사용하는 경우에는, 다음의 요건을 만족하는 접착제를 사용하는 것이 바람직하다.
(a) 도 2c～도 7b 의 각 공정의 처리에서, 지지 부재 (SM) 와 금속박 (11U, 11L) 사이에서 박리되지 않을 것. 금속박 상에 형성되는 절연층의 경화ㆍ수축 등에 의해, 금속박 (11U, 11L) 이 휘고, 접히고, 구부러지고, 일그러짐 등에 의해 변형되거나 파손되거나 하지 않을 것.
(b) 도 2c～도 7b 의 각 공정의 처리액 등을 오염시키지 않을 것.
이상의 (a) 및 (b) 의 요건에 대응하여, 도 2c～도 7b 의 각 공정의 처리 온도에서는 연화ㆍ용융되지 않는 수지가 선택된다.
또한, 지지 부재 (SM) 와 금속박 (11U, 11L) 을, 외주부 뿐만 아니라, 전체면에서 접합하는 경우, 프린트 배선판이 열화되는 온도 미만에서 중간 기판 (18U, 18L) 과 지지 부재 (SM) 를 분리할 수 있다는 요건을 만족하는 접착제를 사용하는 것이 바람직하다.
구체적으로는 도 2～도 6b 의 각 공정의 처리 온도 (예를 들어, 180℃) 에서는 연화ㆍ용융되지 않고, 중간 기판의 열화 온도 미만 또는 납땜 온도 (예를 들어, 280℃) 이하에서 연화ㆍ용융되는 열가소성의 수지가 선택되는 것이 좋다.
또한, 상기 서술한 실시형태에서 사용된 초음파 접합 대신에, 지지 부재 (SM) 와 금속박 (11U, 11L) 을 땜납에 의해 접합해도 된다. 그러나, 납땜의 경우에는 접합부에 높은 열이 가해진다. 이러한 열적 데미지가 프린트 배선판의 배선이 형성되어 있는 영역에 이르지 않게 하기 위해서, 전체면을 납땜하는 것이 아닌, 국소적으로 납땜하는 것이 바람직하다.
본원의 실시예 또는 변형예에 의하면, 지지 부재 (SM) 와 금속박 (11U, 11L) 을 접합함으로써, 최초의 공정에서부터 중간 기판의 분리 공정까지, 지지 부재 (SM) 와 금속박 (11U, 11L) 사이의 밀착성을 확보할 수 있다. 그 때문에, 절연층의 경화ㆍ수축과 함께 금속박 (11U, 11L) 이 변형되거나 (예를 들어, 일그러짐, 휨, 접힘, 구부러짐 등), 파손되거나 하는 것을 방지할 수 있다. 그 결과, 금속박으로 이루어지는 패드 (C4 패드) 와 비아 도체 사이의 접속 신뢰성이 우수한 프린트 배선판을 제조할 수 있다. 또한, 금속박으로 이루어지는 패드의 단선이나 위치 정밀도가 우수한 프린트 배선판을 제조할 수도 있다.
실시예
이하에, 실시예를 사용하여 본 발명을 상세하게 설명하지만, 본 발명은 전혀 이들에 한정되는 것은 아니다.
(실시예 1) 프린트 배선판의 제조
(1) 모재 (BS) 의 제조
지지 부재 (SM) 로서 두께 0.4mm 의 유리 에폭시판의 양면에, 두께 18㎛ 의 동박 (FU 및 FL) 이 부착되어 있는 양면 동장 적층판 (SM; 상품 번호 : MCL-E679 FGR 히타치 화성 주식회사 제조) 을 사용하였다 (도 2a 참조).
다음으로, 도 2a 에 나타내는 바와 같이, 양면 동장 적층판 (SM) 의 양면에, 두께 18㎛ 의 동박 (11U 및 11L) 의 제 1 면을 동장 적층판 상에 겹쳤다. 동박 (11U 및 11L) 의 일방의 면은 매트면 (요철이 있는 면) 이며, 제 2 면을 매트면 (요철이 있는 면) 으로 하였다.
다음으로, 동박과 양면 동장 적층판이 각 단부로부터 20mm 내측의 위치에서 접합되도록, 초음파 접합 장치의 호른을 세팅하였다. 그 후, 이하의 조건에서, 호른을 4 변을 따라 이동시킴으로써, 동장 적층판과 동박을 접합하였다 (도 2c 및 도 2d 참조).
호른의 진폭 : 약 12㎛
호른의 진동수 : f = 28kHz
호른의 동박에 대한 압력 : p = 약 0～12kgf
호른의 동박에 대한 이송 속도 : v = 약 10mm/sec
도 2b 와 도 2c 에, 양면 동장 적층판과 금속박의 고정 부분을 나타낸다. 고정 부분은 금속박의 단부에서부터 그 중심부를 향해 20mm 내측의 위치이다. 또한, 양자의 고정 폭은 2mm 의 폭이다.
이어서, 동박 상에 시판품을 사용하여, 에칭 레지스트를 형성하였다. 그 후, 노광ㆍ현상 처리를 실시하여, 도 3a 및 도 3b 에 나타내는 바와 같이, 접합 부분 (AD) 에 걸쳐지도록, 에칭 레지스트를 패터닝하였다.
이어서, 염화 제 2 구리 등을 함유하는 에칭액을 사용한 텐팅 프로세스에 의해, 에칭 레지스트가 형성되어 있지 않은 부분의 동박 (FU 및 11U, 그리고, FL 와 11L) 을 제거하였다. 그 후, 통상적인 방법에 따라 에칭 레지스트를 박리하고, 모재 (BS) 를 제조하였다.
(2) 빌드업 프로세스에 의한 적층체의 형성
이상과 같이 하여 제조된 모재 (BS) 의 양면 (금속박의 제 2 면) 에, 빌드업 배선용 층간 필름 (ABF 시리즈, 아지노모토 파인테크노 주식회사 제조) 을 부착하고, 약 170℃ 에서 180분간 열경화하여, 수지 절연층 (최상층의 수지 절연층; 10U 및 10L) 을 형성하였다.
이어서, 도 4a 에 나타내는 바와 같이, 비아홀용 개구부를, 탄산 가스 레이저를 사용하여 형성하였다.
다음으로, 50g/ℓ 의 과망간산 용액을 사용하여, 50～80℃ 에서, 1～5분간, 수지 절연층 표면을 조화시켰다. 계속해서, 시판되는 도금욕을 사용하여 무전해 구리 도금을 실시하여 도 4b 에 나타내는 바와 같이, 두께 약 0.3㎛～1㎛ 의 무전해 구리 도금막 (화학 구리 도금막 (PU1 및 PL1)) 을 형성하였다.
이어서, 시판되는 도금 레지스트용 드라이 필름을 라미네이트하였다. 그 후, 도 5a 에 나타내는 바와 같이, 사진법에 의해, 도금 레지스트를 패터닝하였다.
수지 절연층 상에 형성된 무전해 구리 도금막을 전극으로서 전해 구리 도금을 실시하고, 도금 레지스트를 형성하고 있지 않은 부분의 무전해 구리 도금막 상에, 두께 5㎛～20㎛ 의 전해 구리 도금막을 형성하였다. 그 후, 도금 레지스트를 제거하였다.
다음으로, 도 5b 에 나타내는 바와 같이, 전해 구리 도금막 사이에 존재하고 있는 무전해 구리 도금막을 제거하여, 도체 회로 (19U 및 19L) 와 비아 도체 (14U 및 14L) 를 형성하였다. 여기서 형성된 비아 도체는 수지 절연층에 형성된 개구부를 충전하고, 그 상면은 동일한 수지 절연층 상에 형성되어 있는 도체 패턴의 상면과 동일한 평면 상에 위치하도록 하였다.
이 공정을 8 회 반복하여, 8 층의 수지 절연층과 8 층의 도체층으로 이루어지는 적층체 (17U 및 17L) 를 구성하였다 (도 6a 참조).
(3) 제 2 외부 접속 단자 (제 2 패드) 의 형성
8 층으로 이루어지는 적층체 (17U 및 17L) 의 최하층의 수지 절연층 (10UN, 10LN; 지지 부재와는 반대측에 형성된 수지 절연층) 의 표면과, 이 수지 절연층 상에 형성되어 있는 도체 패턴의 표면을 조화시켰다. 상기 수지 절연층 표면의 조화는 여기서 형성된 적층체 (17U 및 17L) 를 과망간산 수용액에 침지하여 실시하였다. 또한, 상기 도체 회로의 조화는 상기 서술한 CZ 시리즈를 사용하여 실시하였다.
이어서, 최하층의 층간 수지 절연층과 최하층의 층간 수지 절연층 상에 형성되어 있는 도체 회로 상에, 시판품을 사용하여 솔더레지스트 (20U 및 20L) 를 형성하였다. 다음으로, 이들 솔더레지스트 상에 마스크를 겹쳐, 포토리소그래피에 의해, 솔더레지스트 (20U 및 20L) 에 개구부를 형성하였다. 이 개구부에 의해 노출된 비아 도체의 표면 및 도체 패턴의 표면을, 제 2 외부 접속 단자로 하였다 (도 6a 참조).
(4) 지지 부재 (SM) 로부터의 박리와 제 1 외부 접속 단자 (제 1 패드) 형성
접합 부위의 바로 내측이 되도록 절단 부위를 설정하여 (도 6b 의 A1 및 A2참조), 그 부위에서 절단하였다. 이어서 지지 부재 (SM) 로부터, 적층체 (17U 및 17L) 를 각각 박리하여, 중간 기판 (18U 및 18L) 으로 하였다 (도 7a, 도 7b 참조).
지지 부재 (SM) 로부터 박리되고, 노출된 중간 기판 (18L) 의 동박 (11L) 상에, 시판되는 에칭 레지스트용 드라이 필름을 라미네이트하였다. 이어서, 사진법에 의해, 에칭 레지스트를 패터닝하였다 (도 8a 참조).
상기 서술한 바와 같이 하여 솔더레지스트 (20L) 에 형성된 제 2 패드를 에천트로부터 보호하기 위해, 상기 서술한 바와 동일한 에칭 레지스트를 솔더레지스트 (20L) 의 전체면 및 개구부를 피복하도록 라미네이트하였다.
다음으로, 염화 제 2 구리를 주성분으로 하는 에칭액을 사용하여, 0.3～0.8 MPa 의 분무 압력하에서 에칭을 실시하고, 에칭 레지스트가 형성되어 있지 않은 부분의 동박을 제거하여 제 1 패드를 형성하였다. 제 1 패드 (15Lk; k=1～M) 의 형상은 도 8b 에 나타내는 바와 같이, 최상층의 층간 수지 절연층 (10L1) 의 제 1 면의 표면과 접촉되어 있는 저면의 면적이, 전자 부품을 탑재하는 측의 상면의 면적보다 큰 절두체형이 되었다.
또한, 상기 서술한 바와 같이, 최상층의 수지 절연층은 동박의 요철을 갖는 면 상에 형성하였다. 이 때문에, 동박을 에칭으로 제거함으로써, 최상층의 수지 절연층의 제 1 면의 표면에는 동박의 요철면으로부터 전사된 요철이 형성되었다.
다음으로 도 8b 에 나타내는 바와 같이, 에칭 레지스트를 제거하여, 복수의 부품 탑재 패드 (제 1 패드) 로 이루어지는 패드군을 형성하였다. 동박 (11L) 으로부터 부품 탑재 패드 (제 1 패드) 를 형성했기 때문에, 각 패드의 두께가 거의 균일해졌다. 또한, 레지스트를 에칭 마스크로 하여 제 1 패드를 형성하고 있기 때문에, 패드 상면에 있어서, 패드로부터 돌출된 전해 도금층은 형성되지 않았다.
(5) 패드의 표면 처리
제 1 패드 형성 후, 각 제 1 패드 및 각 제 2 패드의 표면을 OSP (Organic Solderbility Presevative) 로 처리하여, 보호막을 형성하였다. 이로써, 패드 상에 매우 얇은 단분자막의 보호막이 형성되며, 상기 부품 탑재용 패드 (제 1 패드) 와 보호막으로 이루어지는 부품 실장용 패드의 두께는, 실질적으로 제 1 패드의 두께와 동등한 것이 되었다. 또한, 상기 제 1 패드의 형성 후, 그 표면에 보호막을 형성했기 때문에, 패드 상면에서, 패드로부터 돌출되는 보호막은 형성되지 않았다.
(6) 땜납 범프의 형성
다음으로, 도 8c 에 나타내는 바와 같이, 스크린 인쇄법에 의해, 상기 제 1 패드와 제 2 패드 상에 땜납 페이스트를 인쇄하고, 리플로우함으로써, 상기 제 1 과 제 2 패드 상에 땜납 범프를 형성하였다 (제 2 패드 상의 땜납 범프는 도 8c 에서는 생략하였다). 상기 제 1 패드의 전체 표면 (상면과 측벽) 에 보호막이 형성되어 있기 때문에, 땜납 범프가 제 1 패드의 상면과 측벽으로 적시면서 확산되어, 이 부분에 형성되었다.
본원의 제 1 실시예는 코어 기판을 갖지 않지만, 땜납 범프가 상기 제 1 패드의 상면과 측벽 상에 형성되기 때문에, 땜납 범프와 제 1 패드 사이의 결합력이 높아졌다. 이 결과, 땜납 범프가 제 1 패드로부터 잘 박리되지 않았다.
또한, 제 1 패드의 단면 형상이 절두체형이기 때문에, 인접하는 땜납 범프 사이의 거리는 패드의 거리와 동일하고, 넓게 유지되었다.
또한, 실시예 1 에서는, 최상층의 수지 절연층과 제 1 패드 상에, 상기 제 1 패드를 노출시키는 개구부를 갖는 솔더레지스트를 형성하지 않았다. 이 때문에, 솔더레지스트를 갖고 있는 프린트 배선판과 비교하면, 최상층의 수지 절연층 표면과 IC 칩 사이의 거리가 커졌다. 이 결과, IC 칩과 프린트 배선판 사이를 밀봉하는 언더 필의 충전성이 양호해졌다.
또한, 최상층의 수지 절연층 표면이 상기 서술한 바와 같은 요철면이므로, 언더 필의 젖음성이 양호해져, 언더 필의 충전성이 향상되었다. 또한, 이것에 수반하여, 언더 필과 최상층의 수지 절연층과의 밀착 강도도 향상되었다.
(실시예 2)
지지 부재 (SM) 로서 두께 0.4mm 의 섬유 강화 플라스틱판의 양면에, 두께 5㎛ 의 동박 (FU 및 FL) 이 부착되어 있는 양면 동장 적층판을 기판 SM 으로서 사용하고, 이 동박 (FU 및 FL) 상에, 동박을 에폭시계의 접착제로 고정시켰다. 그 이외에는, 실시예 1 과 동일하게 하여 프린트 배선판을 형성하였다.
(실시예 3)
실시예 1 에서 제 1 패드 및 제 2 패드 쌍방 상에 보호막으로서 형성된 OSP 막 대신에, 제 1 패드 및 제 2 패드 쌍방의 표면 상에, 무전해 니켈 도금막, 무전해 금 도금막의 순서대로 도금막을 형성하여, 보호막으로 하였다. 상기 제 1 패드의 상면과 측벽에 이 보호막을 형성하였다.
그 이외에는, 실시예 1 과 동일하게 하여 프린트 배선판을 형성하였다. 본 실시예에서는, 각 제 1 패드에 형성된 보호막의 두께를 균일하게 하기 위해, 보호막의 형성을, 전해 도금이 아닌 무전해 도금에 의해 실시하였다. 또한, 전자 부품 실장용 패드는 전자 부품 탑재용 패드와 무전해 도금막으로 이루어지는 보호막으로 형성하였다. 이 결과, 전자 부품의 전극과 전자 부품 실장용 패드 사이의 거리가 균일하게 되었다.
(실시예 4)
실시예 1 에 있어서, 제 1 패드의 형성에 사용된 동박 (11U 및 11L) 대신에, 제 1 면이 평활하고 제 2 면이 매트면으로 되어 있는 동박을 사용하였다. 또한, 제 1 패드 형성 후이면서, 에칭 레지스트를 막박리하기 전에 제 1 패드의 측면을 조화시켰다. 그 이외에는, 실시예 1 과 동일하게 하여 프린트 배선판을 형성하였다. 그 결과, 실시예 4 의 제 1 패드는 상면이 평활한 면이고, 측벽이 요철을 갖는 면이 되었다.
(실시예 5)
실시예 1 에 있어서 형성된 보호막을, 제 1 및 제 2 패드의 어느 것 상에도 형성하지 않았다. 그 이외에는, 실시예 1 과 동일하게 하여 프린트 배선판을 형성하였다.
제 1 패드는 동박만으로 형성했기 때문에, 제 1 각 패드의 두께는 균일하게 되었다. 그 결과, IC 등의 전자 부품의 각 전극과 각 제 1 패드 사이의 거리를 일정하게 유지할 수 있음과 함께, 땜납 범프의 형성에 사용하는 땜납의 양을 소량으로 할 수 있게 되었다. 이 결과, 프린트 배선판과 전자 부품 사이의 접속 저항을 작게 할 수 있었다.
(실시예 6)
실시예 5 에 있어서, 땜납 범프와 제 1 패드 사이의 접합 강도를 향상시키기 위해, CZ 처리를 실시하여, 제 1 패드의 표면을 조화하고, 제 1 패드의 상면과 측벽에 요철면을 형성하였다. 그 이외에는, 실시예 1 과 동일하게 하여 프린트 배선판을 형성하였다.
(실시예 7)
실시예 6 에 있어서, 제 1 패드 및 제 2 패드의 쌍방 상에 무전해 금 도금막으로 이루어지는 보호막을 형성하였다. 그 이외에는, 실시예 1 과 동일하게 하여 프린트 배선판을 형성하였다.
(실시예 8)
실시예 6 에 있어서, 제 1 패드 및 제 2 패드의 쌍방 상에, OSP 를 사용하여 보호막을 형성하였다. 그 이외에는, 실시예 1 과 동일하게 하여 프린트 배선판을 형성하였다.
(실시예 9)
실시예 9 에서는 실시예 2 에서 사용한 FRP 판을 지지 부재로서 사용한다. 동박을 이 FRP 판 상에 적층하고, 그 후, 에폭시계의 접착제에 의해, 동박의 외주부와 지지 부재를 고정시킨다. 그 후에는, 실시예 1 의 도 3c 이후의 공정에 의해, 프린트 배선판이 제조된다.
산업상이용가능성
이상과 같이, 본 발명에 관련된 제조 방법으로 제조한 플렉시블 프린트 배선판은, 박형의 프린트 배선판으로서 유용하고, 장치의 소형화를 도모하기 위해 사용하는 데 적합하다.
또한, 본 발명에 관련된 플렉시블 프린트 배선판의 제조 방법은, 접속 신뢰성이 우수한 박형의 프린트 배선판을 양호한 수율로 제조하는 데 적합하다.

Claims (6)

  1. 양면 또는 편면이 금속 표면인 지지 부재와, 상기 지지 부재의 상기 금속 표면에 겹쳐진 금속박을 구비하는 부재를 사용하는 프린트 배선판의 제조 방법에 있어서,
    상기 금속박의 외주부를 접착 또는 접합함으로써 상기 지지 부재에 고정시키고;
    상기 고정된 금속박 상에 수지 절연층을 형성하며;
    상기 수지 절연층에 비아 도체용의 개구부를 형성하고;
    상기 수지 절연층 상에 도체 회로를 형성하며;
    상기 개구부에 상기 도체 회로와 상기 금속박을 전기적으로 접속시키는 비아 도체를 형성함으로써 적층체를 형성한 후에, 상기 금속박이 고정된 부위보다도 내측에서 절단함으로써, 상기 금속박을 상기 지지 부재로부터 분리시키고,
    상기 수지 절연층에서, 가장 외측에 위치한 최상층의 수지 절연층 상에 전자 부품을 탑재하기 위한 부품 탑재용 패드를 상기 금속박으로부터 형성하고,
    상기 부품 탑재용 패드의 상기 전자 부품을 탑재하는 측의 상면 및 상기 부품 탑재용 패드의 측면 상에 땜납 부재를 형성하고,
    상기 땜납 부재를 형성하는 것은,
    상기 상면 및 상기 측면 상에 보호막을 형성하는 것을 포함하고,
    상기 땜납 부재는 상기 보호막이 형성된 상기 상면 및 상기 측면 상으로 확산되어 형성되는, 프린트 배선판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 지지 부재와 상기 금속박은 초음파로 접합되는 프린트 배선판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 지지 부재는 금속판이거나, 또는 지지 모재와 상기 지지 모재의 표면을 피복하는 금속으로 이루어지는 판상 부재인 프린트 배선판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 금속은 금속박인 프린트 배선판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 지지 부재는 동장 적층판인 프린트 배선판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 금속박은 제 1 면과 제 2 면을 갖고, 상기 금속박은 제 1 면에서 상기 지지 부재와 대향하며,
    상기 제 2 면은 매트면이고, 상기 매트면 상에 상기 수지 절연층이 형성되는 프린트 배선판의 제조 방법.
KR1020117003434A 2007-09-20 2008-08-21 프린트 배선판의 제조 방법 KR101162525B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US97397107P 2007-09-20 2007-09-20
US60/973,971 2007-09-20
US98888707P 2007-11-19 2007-11-19
US60/988,887 2007-11-19
US12/188,795 2008-08-08
US12/188,795 US8238114B2 (en) 2007-09-20 2008-08-08 Printed wiring board and method for manufacturing same
PCT/JP2008/064881 WO2009037939A1 (ja) 2007-09-20 2008-08-21 プリント配線板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097009632A Division KR20090086076A (ko) 2007-09-20 2008-08-21 프린트 배선판 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007371A Division KR20120038023A (ko) 2007-09-20 2008-08-21 프린트 배선판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110022738A KR20110022738A (ko) 2011-03-07
KR101162525B1 true KR101162525B1 (ko) 2012-07-09

Family

ID=40467760

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020097009632A KR20090086076A (ko) 2007-09-20 2008-08-21 프린트 배선판 및 그 제조 방법
KR1020127007371A KR20120038023A (ko) 2007-09-20 2008-08-21 프린트 배선판의 제조 방법
KR1020117003434A KR101162525B1 (ko) 2007-09-20 2008-08-21 프린트 배선판의 제조 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020097009632A KR20090086076A (ko) 2007-09-20 2008-08-21 프린트 배선판 및 그 제조 방법
KR1020127007371A KR20120038023A (ko) 2007-09-20 2008-08-21 프린트 배선판의 제조 방법

Country Status (7)

Country Link
US (4) US8238114B2 (ko)
EP (1) EP2068605A4 (ko)
JP (2) JPWO2009037939A1 (ko)
KR (3) KR20090086076A (ko)
CN (2) CN102612252B (ko)
TW (3) TWI396478B (ko)
WO (1) WO2009037939A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105168B2 (ja) * 2005-11-02 2012-12-19 イビデン株式会社 多層プリント配線板
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
EP2496061A4 (en) * 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5302920B2 (ja) * 2010-03-12 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP5302927B2 (ja) * 2010-03-31 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US9485853B2 (en) 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
KR101234759B1 (ko) * 2011-09-28 2013-02-19 주식회사 심텍 단층 기판의 제조방법
JP5722201B2 (ja) * 2011-12-05 2015-05-20 日本特殊陶業株式会社 配線基板の製造方法
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
KR20130089497A (ko) * 2012-02-02 2013-08-12 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조 방법
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP5998643B2 (ja) * 2012-05-30 2016-09-28 凸版印刷株式会社 積層基板および多層配線板の製造方法
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
JP5928601B2 (ja) * 2012-09-20 2016-06-01 株式会社村田製作所 配線基板、および、配線基板の製造方法
US9520222B2 (en) * 2012-09-28 2016-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US9502336B2 (en) * 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
JP2015115334A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015115335A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TWI666749B (zh) * 2014-02-19 2019-07-21 矽品精密工業股份有限公司 封裝基板及封裝結構
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US9859159B2 (en) * 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
EP3480843B1 (en) * 2016-07-01 2021-05-05 Mitsubishi Gas Chemical Company, Inc. Method for manufacturing package substrate for carrying semiconductor element, and method for manufacturing semiconductor element-mounted substrate
US10178764B2 (en) * 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
CN109788665B (zh) * 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JPWO2020121652A1 (ja) * 2018-12-14 2021-10-21 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
KR20200097977A (ko) * 2019-02-11 2020-08-20 삼성전기주식회사 인쇄회로기판
JP7411354B2 (ja) * 2019-08-30 2024-01-11 イビデン株式会社 プリント配線板およびその製造方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US11232998B2 (en) * 2019-12-31 2022-01-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP7437993B2 (ja) * 2020-03-26 2024-02-26 日本メクトロン株式会社 フレキシブルプリント配線板を用いたヒータ及びその製造方法
TWI825648B (zh) * 2022-03-31 2023-12-11 欣興電子股份有限公司 電路板及其製造方法
CN117082728B (zh) * 2023-09-04 2024-03-19 江西省鑫聚能科技有限公司 单面fcob线路载板叠构及制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302922A (ja) 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797970U (ko) * 1980-12-08 1982-06-16
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
CN1047716C (zh) * 1991-02-07 1999-12-22 霍尔德斯科技有限公司 在印刷电路板钻孔过程中贴靠印刷电路板的引入板或垫板
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
CA2074648C (en) * 1991-07-26 1999-02-23 Hisashi Ishida Polyimide multilayer wiring substrate and method for manufacturing the same
FR2711008B1 (fr) 1993-10-08 1995-11-24 Framatome Sa Générateur de vapeur à éléments de blocage de la rue d'eau à pivotement.
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
JP3458023B2 (ja) * 1995-08-01 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
JPH1041610A (ja) 1996-07-25 1998-02-13 Ibiden Co Ltd プリント配線板の製造方法
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US5942314A (en) * 1997-04-17 1999-08-24 Mitsui Mining & Smelting Co., Ltd. Ultrasonic welding of copper foil
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5973405A (en) * 1997-07-22 1999-10-26 Dytak Corporation Composite electrical contact structure and method for manufacturing the same
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2000252380A (ja) 1999-02-25 2000-09-14 Mitsui Chemicals Inc はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3647307B2 (ja) 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
EP1139705B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
TW457545B (en) 2000-09-28 2001-10-01 Advanced Semiconductor Eng Substrate to form electronic package
JP3910363B2 (ja) 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
TW507511B (en) 2001-04-06 2002-10-21 Phoenix Prec Technology Corp Method for producing core substrate for build-up circuit board
KR100693140B1 (ko) * 2001-05-15 2007-03-13 엘지전자 주식회사 인쇄회로기판의 제조방법
JP2002353593A (ja) * 2001-05-25 2002-12-06 Toppan Printing Co Ltd プリント配線板およびその製造方法
US20070108609A1 (en) 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
US6946205B2 (en) 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US20040099716A1 (en) 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
KR100442918B1 (ko) 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
WO2004103039A1 (ja) 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US7242592B2 (en) * 2003-06-24 2007-07-10 Amphenol Corporation Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics
US7167375B2 (en) 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
US6956165B1 (en) * 2004-06-28 2005-10-18 Altera Corporation Underfill for maximum flip chip package reliability
JP4170266B2 (ja) 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
KR101169829B1 (ko) * 2004-12-22 2012-07-30 신닛테츠가가쿠 가부시키가이샤 Ｃｏｆ 기판용 적층체 및 그 제조방법 및 이 ｃｏｆ 기판용 적층체를 이용해서 형성한 ｃｏｆ 필름 캐리어 테이프
TWI268130B (en) * 2004-12-23 2006-12-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate
JP5105168B2 (ja) 2005-11-02 2012-12-19 イビデン株式会社 多層プリント配線板
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI311035B (en) * 2005-12-29 2009-06-11 Subtron Technology Co Ltd Process and structure of printed wiring board
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7964800B2 (en) * 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
JP4866268B2 (ja) 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
JP4635033B2 (ja) 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2010118635A (ja) 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302922A (ja) 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
TWI396475B (zh) 2013-05-11
TW200930163A (en) 2009-07-01
JP5290455B2 (ja) 2013-09-18
CN102612252B (zh) 2014-11-19
WO2009037939A1 (ja) 2009-03-26
US8238114B2 (en) 2012-08-07
EP2068605A4 (en) 2013-01-23
US20110302779A1 (en) 2011-12-15
JPWO2009037939A1 (ja) 2011-01-06
CN102045966B (zh) 2015-12-16
US20090078451A1 (en) 2009-03-26
US8959760B2 (en) 2015-02-24
US20120181072A1 (en) 2012-07-19
KR20120038023A (ko) 2012-04-20
TWI365685B (en) 2012-06-01
CN102612252A (zh) 2012-07-25
JP2012195614A (ja) 2012-10-11
CN102045966A (zh) 2011-05-04
TW201141324A (en) 2011-11-16
TWI396478B (zh) 2013-05-11
EP2068605A1 (en) 2009-06-10
US9060459B2 (en) 2015-06-16
KR20110022738A (ko) 2011-03-07
US20110296681A1 (en) 2011-12-08
KR20090086076A (ko) 2009-08-10
TW201223353A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
KR101162525B1 (ko) 프린트 배선판의 제조 방법
KR101160498B1 (ko) 프린트 배선판 및 그 제조 방법
KR101023003B1 (ko) 인쇄 배선 기판의 제조 방법
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
KR101988923B1 (ko) 배선 기판 제조 방법, 배선 기판 제조용 지지체 및 배선 기판용 구조체
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US8237056B2 (en) Printed wiring board having a stiffener
JP2008218450A (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP2003289120A (ja) フリップチップ型半導体装置及びその製造方法
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20180054890A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20180054891A1 (en) Printed wiring board and method for manufacturing printed wiring board
CN101578929A (zh) 印刷线路板及其制造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP6682963B2 (ja) 多層配線基板の製造方法及び剥離用積層基板
JP2001144211A (ja) 半導体チップ及びその製造方法
JP2018160708A (ja) 複合基板及びリジッド基板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8