CN101740583A

CN101740583A - 半导体器件及其制造方法

Info

Publication number: CN101740583A
Application number: CN200910212199A
Authority: CN
Inventors: 宫入秀和; 长多刚; 秋元健吾; 山崎舜平
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-11-13
Filing date: 2009-11-13
Publication date: 2010-06-16
Anticipated expiration: 2029-11-13
Also published as: KR20140050621A; JP7019088B2; JP2023065348A; JP6444449B2; KR20100054091A; JP2022066198A; JP2021177555A; US8518739B2; KR101684853B1; JP2024022599A; CN101740583B; TW201034203A; JP6146931B2; JP7390503B2; US9054203B2; JP2016036043A; JP2017187782A; KR101639181B1; KR20160082952A; US20130334525A1

Abstract

本发明涉及半导体器件及其制造方法。随着显示器件具有较高的清晰度，像素、栅极线和信号线的数量都增加。当栅极线和信号线的数量增加时，存在难以通过结合等安装包括驱动栅极线和信号线的驱动电路的IC芯片，从而使制造成本增大的问题。将像素部分和驱动像素部分的驱动电路设置在相同衬底上，使驱动电路的至少一部分包括使用插在设置在氧化物半导体上方和下方的栅电极之间的氧化物半导体的薄膜晶体管。因此，当将像素部分和驱动电路设置在相同衬底上时，可以降低制造成本。

Description

半导体器件及其制造方法

技术领域

本发明涉及使用氧化物半导体的半导体器件及制造该半导体器件的方法。

背景技术

正如通常在液晶显示器件中看到的那样，在像玻璃衬底那样的平板上形成的薄膜晶体管是使用非晶硅或多晶硅制造的。使用非晶硅制造的薄膜晶体管具有低的电场效应迁移率，但这样的晶体管可以在面积较大的玻璃衬底上形成。另一方面，使用多晶硅制造的薄膜晶体管具有高的电场效应迁移率，但需要像激光退火那样的晶化过程，并且这样的晶体管未必适用于较大的玻璃衬底。

鉴于上述情况，人们的注意力已经被吸收到使用氧化物半导体制造薄膜晶体管的技术上，并且这样的晶体管可应用于电子设备或光学设备。例如，专利文献1和专利文献2公开了将氧化锌或基于In-Ga-Zn-O的氧化物半导体用作氧化物半导体膜制造薄膜晶体管的技术，并且这样的晶体管用作图像显示器件的开关元件等。

[参考文献]

[专利文献1]日本已公布专利申请第2007-123861号

[专利文献2]日本已公布专利申请第2007-096055号

发明内容

在氧化物半导体中提供沟道形成区的薄膜晶体管的电场效应迁移率高于使用非晶硅的薄膜晶体管的电场效应迁移率。氧化物半导体膜可以在300℃或更低的温度下通过溅射法等形成。它的制造工艺易于使用多晶硅的薄膜晶体管的制造工艺。

这样的氧化物半导体预期被用于在玻璃衬底、塑料衬底等上形成薄膜晶体管，并被应用于像液晶显示器件、场致发光显示器件、或电子纸那样的显示器件。

当显示器件的显示区的尺寸增大时，像素的数量就增加，因此，栅极线和信号线的数量增加。另外，随着显示器件具有较高的清晰度，像素的数量增加，因此，栅极线和信号线的数量增加。当栅极线和信号线的数量增加时，难以通过结合(bond)等安装包括用于驱动栅极线和信号线的驱动电路的IC(集成电路)芯片，从而使制造成本增大。

因此，本发明的一个目的是通过将使用氧化物半导体的薄膜晶体管应用在驱动像素部分的驱动电路的至少一部分中来降低制造成本。

在将使用氧化物半导体的薄膜晶体管应用在驱动像素部分的驱动电路的至少一部分中的情况下，薄膜晶体管需要高动态特性(接通状态特性或频率特性(称为f特性))。本发明的另一个目的是提供具有高动态特性(接通状态特性)的薄膜晶体管和提供使能(enable)高速驱动的驱动电路。

将栅电极设置在氧化物半导体层的上方和下方，以实现薄膜晶体管的接通状态特性和可靠性的提高。并且，在处在氧化物半导体层下方的栅电极与氧化物半导体层之间形成源电极层或源电极层。源电极层或源电极层的至少一部分设置有起源极区或漏极区作用的在其上方和在其下方的低阻值氧化物半导体层。注意，源电极层和源电极层夹在第一源极或漏极区与第二源极或漏极区之间。

并且，通过控制施加在上下栅电极上的栅极电压，可以控制阈电压(threshold voltage)。上下栅电极可以相互电连接以具有相同的电位，或者，上下栅电极可以与不同布线连接以具有不同的电位。例如，当阈电压被设置成0或接近0以降低驱动电压时，可以实现功耗的降低。或者，当阈电压被设置成正的时，薄膜晶体管可以起增强型晶体管的作用。又或，当阈电压被设置成负的时，薄膜晶体管可以起耗尽型晶体管的作用。

例如，包括增强型晶体管和耗尽型晶体管的组合的倒相电路(下文称为EDMOS电路)可以用于驱动电路。驱动电路至少包括逻辑电路部分、和开关部分或缓冲器部分。逻辑电路部分具有包括上述EDMOS电路的电路结构。并且，优选地将大接通状态电流可以流过的薄膜晶体管用于开关部分或缓冲器部分。使用包括在氧化物半导体层上方和下方的栅电极的耗尽型晶体管或薄膜晶体管。

可以无需极大增加步骤数地在相同衬底上形成具有不同结构的薄膜晶体管。例如，可以为用于高速驱动的驱动电路形成使用包括在氧化物半导体层上方和下方的栅电极的薄膜晶体管的EDMOS电路，而可以将包括只在氧化物半导体层下方的栅电极的薄膜晶体管用于像素部分。

注意，在整个说明书中，将阈电压为正的n沟道TFT(场效应晶体管)称为增强型晶体管，而将阈电压为负的n沟道TFT称为耗尽型晶体管。

用于设置在氧化物半导体层上方的栅电极的材料的例子包括从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的元素、和包含上述元素中的任何元素作为其成分的合金，并且可以没有特别限制地使用任何导电膜。并且，栅电极不局限于包含上述元素中的任何元素的单层结构，而可以具有两层或更多层的叠层结构。

作为用于设置在氧化物半导体层上方的栅电极的材料，可以使用与像素电极的材料相同的材料(在透射型显示器件的情况下，可以使用透明导电膜等)。例如，可以在与形成与像素部分中的薄膜晶体管电连接的像素电极的步骤相同的步骤中形成设置在氧化物半导体层上方的栅电极。因此，可以无需极大增加步骤数地形成设置有在氧化物半导体层上方和下方的栅电极的薄膜晶体管。

另外，通过将栅电极设置在氧化物半导体层的上方，在检查薄膜晶体管的可靠性的偏温应力测试(bias-temperature stess test)(下文称为BT测试)中，可以减小BT测试前后薄膜晶体管阈电压的变化量。也就是说，将栅电极设置在氧化物半导体层的上方可以提高可靠性。

在源电极和氧化物半导体层之间需要欧姆接触，此外，优选尽可能减小它的接触电阻。类似地，在漏电极和氧化物半导体层之间需要欧姆接触，并且优选尽可能减小它的接触电阻。因此，在源电极和漏电极与栅极绝缘层之间，和在源电极和漏电极与氧化物半导体层之间有意设置具有比氧化物半导体层高的载流子浓度的源极和漏极区，以便造成欧姆接触。在本说明书中，起源极和漏极区作用的低阻值氧化物半导体层具有n型导电性，也被称为n⁺层。

公开在本说明书中的发明的一个实施例是一种显示器件，其包含：在绝缘表面上的第一栅电极；在第一栅电极上的第一绝缘层；在第一绝缘层上的第一源极区或第一漏极区；在第一源极区或第一漏极区上的源电极和漏电极；在源电极和漏电极上的第二源极区或第二漏极区；在第二源极区或第二漏极区上的氧化物半导体层；覆盖氧化物半导体层的第二绝缘层；和在第二绝缘层上的第二栅电极，其中，氧化物半导体层形成于第一绝缘层上，并与第一栅电极重叠，氧化物半导体层的至少一部分布置在源电极和漏电极之间，并且第二栅电极与氧化物半导体层以及第一栅电极重叠。

上述结构可以实现至少一个上述目的。

在上述结构中，使第二栅电极的宽度大于第一栅电极的宽度，从而可以将电压从第二栅电极施加在整个氧化物半导体层上。

并且，在上述结构中，当使第一栅电极的宽度小于第二栅电极的宽度时，与源电极以及漏电极重叠的第一栅电极的面积缩小，从而可以减小寄生电容。或者，可以使第二栅电极的宽度小于源电极和漏电极之间的距离，以便第二栅电极与源电极以及漏电极不重叠，以进一步减小寄生电容。

并且，上述结构的制造方法有特征。该制造方法是制造半导体器件的方法，包含如下步骤：在绝缘表面上形成第一栅电极；在第一栅电极上形成第一绝缘层；在第一绝缘层上形成第一源极区或第一漏极区；在第一源极区或第一漏极区上形成源电极或漏电极；在源电极或漏电极上形成第二源极区或第二漏极区；在对第一绝缘层、第二源电极和第二漏电极进行等离子体处理之后，在第二源极区和第二漏极区上形成氧化物半导体层；形成覆盖氧化物半导体层的第二绝缘层；和在第二绝缘层上形成第二栅电极。在这种制造方法中，第二栅电极使用与像素电极相同的材料和相同的掩模形成，从而可以无需极大增加步骤数地制造半导体器件。

本发明的另一个实施例是包含像素部分和驱动电路的半导体器件，其中，像素部分至少包括含有第一氧化物半导体层的第一薄膜晶体管；驱动电路包括EDMOS电路，EDMOS电路至少包括含有第二氧化物半导体层的第二薄膜晶体管和含有第三氧化物半导体层的第三薄膜晶体管；第三薄膜晶体管包括在第三氧化物半导体层下方的第一栅电极、和在第三氧化物半导体层上方的第二栅电极；第三氧化物半导体层的至少一部分布置在源电极和漏电极之间，源极区设置在源电极的上方和下方，和漏极区设置在漏电极的上方和下方；并且，第二栅电极与第三氧化物半导体层以及第一栅电极重叠。

在上述结构中，当像素部分中的第一薄膜晶体管与像素电极电连接且像素电极使用与驱动电路中的第二栅电极相同的材料形成时，可以无需增加步骤数地制造半导体器件。

在上述结构中，当像素部分中的第一薄膜晶体管与像素电极电连接且像素电极使用与驱动电路中的第二栅电极不同的材料形成时，例如，当像素电极由透明导电膜形成而第二栅电极由铝膜形成时，可以减小驱动电路中的第二栅电极的电阻。

在上述结构中，当第一栅电极和第二栅电极具有相同电位时，可以从氧化物半导体层的上下侧施加栅极电压，以便可以增大在接通状态下流过的电流的量。

在上述结构中，当第一栅电极和第二栅电极具有不同电位时，将阈电压设置成0或接近0以降低例如驱动电压；于是，可以实现功耗的降低。

并且，提供了所谓的双栅极结构，其中，驱动电路中的第三氧化物半导体层其间存在第一绝缘层地与第一栅电极重叠，并且还其间存在第二绝缘层地与第二栅电极重叠。

作为含有驱动电路的半导体器件，除了液晶显示器件之外，还可以给出使用发光元件的发光显示器件、和也称为电子纸的使用电泳显示元件的显示器件。

注意，本说明书中的“显示器件”指的是图像显示器件、发光器件或光源(包括照明器件)。并且，“显示器件”按其类别包括如下模块：包括像柔性印刷电路(FPC)、带式自动结合(TAB)带或带载封装体(TCP)那样的附着连接器的模块；含有在其端部设置有印刷布线板的TAB带或TCP的模块；和含有通过玻璃上芯片(COG)方法直接安装在显示元件上的集成电路(IC)的模块。

在使用发光元件的发光显示器件中，在像素部分中包括多个薄膜晶体管，且在像素部分中包括薄膜晶体管的栅电极与另一个晶体管的源极布线或漏极布线电连接的部分。

由于薄膜晶体管容易因静电等而损坏，优选在栅极线或源电极线的相同衬底上设置保护驱动电路的保护电路。保护电路优选使用包括氧化物半导体的非线性元件形成。

用在本说明书中的氧化物半导体是由InMO₃(ZnO)_m(m＞0)所表达的薄膜，并且制造将该薄膜用作半导体层的薄膜晶体管。注意，M表示从Ga、Fe、Ni、Mn和Co中选择的一种金属元素或多种金属元素。例如，在一些情况下，M是Ga；同时，在其它情况下，除了Ga之外，M还表示像Ni或Fe那样的上述金属元素(Ga和Ni或Ga和Fe)。并且，除了作为M包含的金属元素之外，上述氧化物半导体还可以包含作为杂质元素的Fe或Ni、另一种过渡金属元素、或过渡金属的氧化物。在本说明书中，这种薄膜也被称为基于In-Ga-Zn-O的非单晶膜。

基于In-Ga-Zn-O的非单晶膜通过溅射法形成，并且在200℃到500℃(通常，300℃到400℃)下加热10到100分钟。注意，当分析基于In-Ga-Zn-O的非单晶膜的晶体结构时，通过XRD分析会观察到非晶结构。

以基于In-Ga-Zn-O的非单晶膜为代表的氧化物半导体是含有宽能隙(Eg)的材料；因此，即使将两个栅电极设置在氧化物半导体层上方和下方，也可以抑制断开电流(off current)的增大。

注意，本说明书中像“第一”和“第二”那样的序数是为了方便起见而使用的，并不表示步骤的次序和各层的堆叠次序。另外，本说明书中的序数并不表示规定本发明的特定名称。

通过在像栅极线驱动电路或源电极线驱动电路那样的外围电路、或像素部分中使用插在设置在氧化物半导体上方和下方的两个栅电极之间的氧化物半导体形成薄膜晶体管，降低了制造成本。

在上述薄膜晶体管中，在源电极或漏电极的上方或下方形成起源极区或漏极区作用的低阻值氧化物半导体层。因此，可以缩小与源电极或源电极的侧表面接触的氧化物半导体层的面积，这会使薄膜晶体管的接通状态电流减小。并且，在源电极和漏电极与栅极绝缘层之间有意设置具有比氧化物半导体层高的载流子浓度的源极和漏极区，以便可以造成欧姆接触。

附图说明

在附图中：

图1A、1B和1C是分别例示第1实施例的显示器件的一个例子、第1实施例的显示器件的另一个例子、和第1实施例的显示器件的又一个例子的截面图；

图2A、2B和2C分别是第2实施例的半导体器件的截面图、等效电路图、和顶视图；

图3A和3B是整体例示第3实施例的显示器件的框图；

图4是例示第3实施例的显示器件中布线、输入端子等的排列的图形；

图5是例示移位寄存器电路的结构的框图；

图6是例示触发电路的例子的图形；

图7是例示触发电路的布局图(顶视图)的视图；

图8是例示示出移位寄存器电路的操作的时序图的图形；

图9A到9C是例示制造第4实施例的半导体器件的方法的视图；

图10A到10C是例示制造第4实施例的半导体器件的方法的视图；

图11是例示制造第4实施例的半导体器件的方法的视图；

图12是例示制造第4实施例的半导体器件的方法的视图；

图13是例示制造第4实施例的半导体器件的方法的视图；

图14是例示第4实施例的半导体器件的视图；

图15A1、15A2、15B1和15B2是例示第4实施例的半导体器件的视图；

图16是例示第4实施例的半导体器件的视图；

图17是例示第5实施例的半导体器件的截面图；

图18是例示第6实施例的半导体器件的像素等效电路的图形；

图19A到19C是例示第6实施例的半导体器件的截面图；

图20A和20B分别是例示第6实施例的半导体器件的顶视图和截面图；

图21A1和21A2是例示第7实施例的半导体器件的顶视图，图21B是例示第7实施例的半导体器件的截面图；

图22是例示第7实施例的半导体器件的截面图；

图23A到23D是例示电子设备的例子的外视图；

图24A和24B是分别例示电视设备和数字相框的例子的外视图；

图25A和25B是例示移动电话的例子的外视图。

具体实施方式

在下文中，将参照附图详细描述本发明的实施例。但是，本发明不局限于下方的描述，本领域的普通技术人员容易明白，可以对模式和细节作各种各样改变。另外，本发明不应该被解释成局限于下方实施例中的描述。

(第1实施例)

图1A例示了在相同衬底上设置了用于驱动电路的第一薄膜晶体管480和用于像素部分的第二薄膜晶体管170的例子。注意，图1A也是显示器件的截面图的例子。

像素部分和驱动电路是在相同衬底上形成的。在像素部分中，以矩阵形式排列的作为增强型晶体管的第二薄膜晶体管170用于接通/断开施加在像素电极110上的电压。排列在像素部分中的第二薄膜晶体管170是使用氧化物半导体层103形成的。至于第二薄膜晶体管的电特性，在±20V的栅极电压下，接通/断开比是10⁹或更大；因此，可以提高显示对比度，并且，漏电流小，从而可以实现低功耗驱动。接通/断开比是接通状态电流与断开状态电流之比(I_on/I_off)，I_on/I_off的值越大，开关特性就越好。因此，高接通/断开比有助于显示对比度的提高。注意，接通电流是晶体管处在接通状态时在源电极和漏电极之间流动的电流。同时，断开电流是晶体管处在断开状态时在源电极和漏电极之间流动的电流。例如，在n沟道晶体管中，断开电流是栅极电压低于晶体管的阈电压时在源电极和漏电极之间流动的电流。因此，增强型晶体管优选用于像素部分，以达到高对比度和低功耗驱动。

在驱动电路中，使用包括在氧化物半导体层405下方的第一栅电极401和在氧化物半导体层405上方的第二栅电极470的至少一个薄膜晶体管430。第二栅电极470也可以叫做背栅电极(back-gateelectrode)。当形成背栅电极时，在检查薄膜晶体管可靠性的偏温应力测试(下文称为BT测试)中，可以减小BT测试前后薄膜晶体管的阈电压的变化量。

这个薄膜晶体管430的结构将参照图1A加以描述。用第一栅极绝缘层403覆盖设置在含有绝缘表面的衬底400上的第一栅电极401，并且在与第一栅电极401重叠的第一栅极绝缘层403上设置n⁺层408a和n⁺层408b。在n⁺层408a和n⁺层408b上，设置第一布线409和第二布线410。在起源电极和漏电极作用的第一布线409和第二布线410上，设置n⁺层406a和n⁺层406b。在n⁺层406a和n⁺层406b上形成氧化物半导体层405。设置覆盖这个氧化物半导体层405的第二栅极绝缘层412，并且，在第二栅极绝缘层412上设置第二栅电极470。

注意，n⁺层408a和n⁺层408b的侧表面的至少一部分与氧化物半导体层405接触。n⁺层406a和n⁺层406b的上表面和侧表面的至少一部分与氧化物半导体层405接触。因为在第一布线409和第二布线410的上方和下方都设置了n⁺层，所以可以减小氧化物半导体层405与第一布线409和第二布线410的侧表面接触的面积。

n⁺层是阻值低于氧化物半导体层405和起源极区或漏极区作用的氧化物半导体层。注意，在第一布线409起源电极层作用而第二布线410起漏电极层作用的情况下，n⁺层408a和n⁺层406a分别起第一和第二源极区的作用，而n⁺层408b和n⁺层406b分别起第一和第二漏极区的作用。在第一薄膜晶体管设置有多个源极区和漏极区的情况下，可以比在晶体管设置有单个源极区和单个漏极区的情况下更大地增大晶体管的接通状态电流。

并且，第一栅电极401和第二栅电极470可以相互电连接，以便具有相同电位。当第一栅电极401和第二栅电极470具有相同电位时，可以从氧化物半导体层的上下侧施加栅极电压，以便可以增大在接通状态下流过的电流的量。

并且，通过将使阈电压漂移到负值的控制信号线与第一栅电极401或第二栅电极470电连接，可以形成耗尽型TFT。

或者，通过将使阈电压漂移到正值的控制信号线与第一栅电极401或第二栅电极470电连接，可以形成增强型TFT。

并且，对用于驱动电路的两个薄膜晶体管的组合没有特别限制，可以采用作为耗尽型TFT的包括一个栅电极的薄膜晶体管和作为增强型TFT的包括两个栅电极的薄膜晶体管的组合。在那种情况下，像素部分中的薄膜晶体管具有栅电极设置在氧化物半导体层上方和下方的结构。

或者，像素部分中的薄膜晶体管可以具有栅电极设置在氧化物半导体层上方和下方的结构，驱动电路中的增强型TFT和耗尽型TFT每一个都可以具有栅电极设置在氧化物半导体层上方和下方的结构。在那种情况下，采用控制阈电压的控制信号线与上下栅电极之一电连接且所连接的栅电极控制阈电压的结构。

注意，在图1A中，第二栅电极470由与像素部分中的像素电极110相同的材料形成，例如，在透射型液晶显示器件的情况下，用透明导电膜形成，以便减少步骤数。但是，对第二栅电极470没有特别限制。另外，还例示了第二栅电极470的宽度大于第一栅电极401的宽度，并且大于氧化物半导体层的宽度的例子；但是，对第二栅电极470的宽度没有特别限制。

图1B例示了在第二栅电极的材料和宽度方面不同于图1A的例子。并且，图1B是在像素部分中包括与有机发光元件或无机发光元件连接的薄膜晶体管170的显示器件的例子。

在图1B中，作为用于起薄膜晶体管432的第二栅电极作用的电极471的材料，使用金属材料(从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的元素、或包含上述元素中的任何元素作为其成分的合金)。截面中电极471的宽度小于图1A中的第二栅电极470的宽度。并且，电极471的宽度小于氧化物半导体层405的宽度。通过减小电极471的宽度，可以缩小其间存在第二栅极绝缘层412的第二栅电极471与第一布线409和第二布线471的重叠面积，以便可以减小寄生电容。

发光元件至少包括第一电极472、发光层475和第二电极474。在图1B中，电极471由与像素部分中的第一电极472相同的材料形成，例如，用铝等形成，以便减少步骤数；但是，对电极471没有特别限制。并且，在图1B中，绝缘层473起使相邻像素的第一电极相互绝缘的隔墙的作用。

并且，图1C例示了在第二栅电极的材料和宽度方面不同于图1A的例子。在图1C中，作为用于起薄膜晶体管433的第二栅电极作用的电极476的材料，使用金属材料(从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的元素、或包含上述元素中的任何元素作为其成分的合金)。截面中第二栅电极的宽度小于图1B中的第二栅电极的宽度。当宽度仍然小于图1B中的宽度时，可以形成第二栅电极，以便其间存在第二栅极绝缘层412地与第一布线409和第二布线410不重叠，因此，可以进一步减小寄生电容。例示在图1C中的电极476的宽度小于第一布线409和第二布线410之间的距离。在形成具有这样小宽度的电极476时，优选进行使用湿蚀刻等的处理，以便电极476的两端的位置比抗蚀剂掩模的端部更靠里。但是，在图1C中，由于使用了与像素电极110的材料不同的金属材料，所以还要加上形成电极476的一个另外的光刻过程，并且还需要一个另外的掩模。

通过将包括插在氧化物半导体上方和下方的两个栅电极之间的氧化物半导体的薄膜晶体管用于像栅极线驱动电路或源极线驱动电路那样的外围电路，或用于液晶显示器件、发光显示器件或电子纸的像素部分，可以实现高速驱动或低功耗。并且，可以无需极大增加步骤数地将像素部分和驱动电路两者设置在相同衬底上。通过在相同衬底上设置除了像素部分之外的其它各种电路，可以降低显示器件的制造成本。

通过在源电极和漏电极上方和下方设置源极区和漏极区，作为金属层的源电极或漏电极与氧化物半导体层之间的结是有利的，甚至在发热方面也具有比肖特基(Schottky)结更高的工作稳定性。另外，重要的是设置了源极区和漏极区，以便将载流子供应给沟道(在源极侧)，稳定地吸收来自沟道(在漏极侧)的载流子，或防止在与源电极(或漏电极)的界面上形成电阻。并且，低阻值氧化物半导体层(n⁺层)的设置使得即使在高漏极电压下也可以保持良好的迁移率。

(第2实施例)

尽管在第1实施例中已经描述了一个薄膜晶体管作为驱动电路中的薄膜晶体管，但在第2实施例中，下方将描述利用两个n沟道薄膜晶体管形成驱动电路的倒相电路的例子。例示在图2A中的薄膜晶体管与第1实施例的例示在图1A中的薄膜晶体管430相同；因此，相同部分用相同标号表示。

驱动像素部分的驱动电路是使用倒相电路、电容器、电阻器等形成的。当组合使用两个n沟道TFT形成倒相电路时，存在含有增强型晶体管和耗尽型晶体管的组合的倒相电路(下文称为EDMOS电路)和含有两个增强型TFT的组合的倒相电路(下文称为EEMOS电路)。

驱动电路的倒相电路的截面结构例示在图2A中。注意，例示在图2A到2C中的薄膜晶体管430和第二薄膜晶体管431是交错倒相(inverted-staggered)薄膜晶体管，并且是其间存在源极区和漏极区地将布线设置在半导体层上方的薄膜晶体管的例子。

在图2A中，在衬底400上设置第一栅电极401和栅电极402。可以使用像钼、钛、铬、钽、钨、铝、铜、钕、或钪那样的金属材料或包含这些金属材料的任何金属材料作为其主要成分的合金材料形成具有单层结构或叠层结构的第一栅电极401和栅电极402。

作为第一栅电极401和栅电极402的双层叠层结构，例如，将钼层叠在铝层上方的双层叠层结构、将钼层叠在铜层上方的双层结构、将氮化钛层或氮化钽层叠在铜层上方的双层结构、或将氮化钛层和钼层叠在一起的双层结构是优选的。作为三层叠层结构，钨层或氮化钨层、铝和硅的合金或铝和钛的合金、和氮化钛层或钛层的叠层结构是优选的。

另外，在覆盖第一栅电极401和栅电极402的第一栅极绝缘层403上设置第一布线409、第二布线410和第三布线411。此外，在第一栅极绝缘层403与第一布线409之间，在第一栅极绝缘层403与第二布线410之间，和在第一栅极绝缘层403与第三布线411之间分别设置了n⁺层420，421和422。第二布线410通过在第一栅极绝缘层403中形成的接触孔404与栅电极402连接。

在第一布线409和第二布线410上形成氧化物半导体层405。另外，在第一布线409与氧化物半导体层405之间，和在第二布线410与氧化物半导体层405之间分别设置了n⁺层423和424。在第二布线410和第三布线411上形成第二氧化物半导体层407。并且，在第二布线410与氧化物半导体层407之间，和在第三布线411与氧化物半导体层407之间分别设置了n⁺层425和426。

注意，n⁺层420到426是阻值低于氧化物半导体层405或407并起源极区或漏极区作用的氧化物半导体层。通过在布线与氧化物半导体层之间设置n⁺层，甚至在发热方面也可以实现比肖特基结更高的工作稳定性。

薄膜晶体管430包括第一栅电极401和其间存在第一栅极绝缘层403地与第一栅电极401重叠的氧化物半导体层405。第一布线409是施加负电压VDL的电源线(负电源线)。这条电源线可以是具有地电位的电源线(地电位电源线)。

并且，第二薄膜晶体管431包括栅电极402和其间插着第一栅极绝缘层403地与栅电极402重叠的第二氧化物半导体层407。第三布线411是施加正电压VDH的电源线(正电源线)。

并且，在图2C中例示了驱动电路的倒相电路的顶视图。在图2C中，沿着点划线Z1-Z2所取的截面对应于图2A。

并且，在图2B中例示了EDMOS电路的等效电路。例示在图2A中的电路连接对应于图2B中的电路连接，并且是薄膜晶体管430是增强型n沟道晶体管，而第二薄膜晶体管431是耗尽型n沟道晶体管的例子。

在本实施例中，为了使薄膜晶体管430可以用作增强型n沟道晶体管，在氧化物半导体层405上设置了第二栅极绝缘层412，并且在第二栅极绝缘层412上设置了第二栅电极470，以便通过施加在第二栅电极470上的电压控制薄膜晶体管430的阈值。

并且，第二栅极绝缘层412还起覆盖第二氧化物半导体层407的保护层的作用。

注意，在图2A和2C中例示了第二布线410通过在第一栅极绝缘层403中形成的接触孔404直接与栅电极402连接的例子，但是，没有特别的限制，可以分离地设置连接电极，从而电连接第二布线410和栅电极402。

并且，本实施例可以自由地与第1实施例结合。

(第3实施例)

在第3实施例中，将参照框图等描述显示器件。

图3A例示了有源矩阵液晶显示器件的框图的例子。例示在图3A中的液晶显示器件在衬底300上包括含有每一个都设置有显示元件的多个像素的像素部分301；控制与每个像素的栅电极连接的扫描线的扫描线驱动电路302；和控制输入到所选像素中的视频信号的信号线驱动电路303。

图3B例示了有源矩阵发光显示器件的框图的例子。例示在图3B中的发光显示器件在衬底310上包括含有每一个都设置有显示元件的多个像素的像素部分311；每一个都控制与像素的栅电极连接的扫描线的第一扫描线驱动电路312和第二扫描线驱动电路313；和控制输入到所选像素中的视频信号的信号线驱动电路314。在在一个像素中排列了开关TFT和电流控制TFT的两个TFT(薄膜晶体管)的情况下，在例示在图3B中的发光显示器件中，在第一扫描线驱动电路312中生成输入到与开关TFT的栅电极连接的第一扫描线的信号，而在第二扫描线驱动电路313中生成输入到与电流控制TFT的栅电极连接的第二扫描线的信号。注意，也可以采用在一个扫描线驱动电路中生成输入到第一扫描线的信号和输入到第二扫描线的信号的结构。或者，例如，取决于包括在开关元件中的TFT的数量，可以在每个像素中设置用于控制开关元件的操作的多条第一扫描线。在这种情况下，可以在一个扫描线驱动电路中生成输入到多条第一扫描线的所有信号，或者可以通过多个扫描线驱动电路分离地生成信号。

注意，这里描述了在显示器件中形成扫描线驱动电路302、第一扫描线驱动电路312、第二扫描线驱动电路313、和信号线驱动电路303和314的模式；但是，可以使用像IC那样的半导体器件安装扫描线驱动电路302、第一扫描线驱动电路312、或第二扫描线驱动电路313的一部分。或者，可以使用像IC那样的半导体器件安装信号线驱动电路303或314的一部分。

图4是例示构成显示器件的包括信号输入端子321、扫描线、信号线、和非线性元件的像素部分和保护电路之间的位置关系的图形。像素部分327包括排列在含有绝缘表面的衬底320上以便彼此相交的扫描线323和信号线324。注意，像素部分327对应于例示在图3A和3B中的像素部分301和像素部分311。

像素部分301通过列向排列并从信号线驱动电路303延伸的多条信号线S1～Sm(未示出)与信号线驱动电路303连接，通过行向排列并从扫描线驱动电路302延伸的多条扫描线G1～Gn(未示出)与扫描线驱动电路302连接。像素部分301包括通过信号线S1～Sm和扫描线G1～Gn排列成矩阵形式的多个像素(未示出)。然后，将每个像素与信号线Sj(信号线S1～Sm的任何一条)和扫描线Gi(扫描线G1～Gn的任何一条)连接。

像素部分327包括排列成矩阵形式的多个像素328。像素328包括与扫描线323和信号线324连接的像素TFT 329、存储电容器330、和像素电极331。

这里的像素结构例示了存储电容器330的一个电极与像素TFT329连接且它的另一个电极与电容器线332连接的情况。并且，像素电极331用作驱动显示元件(液晶元件、发光元件、反衬介质(电子墨水)等)的一个电极。这样显示元件的另一个电极与公共端333连接。

将一些保护电路设置在像素部分327和信号线输入端子322之间。另外，将其它保护电路设置在扫描线驱动电路和像素部分327之间。在本实施例中，设置了多个保护电路，以便当由静电等引起的浪涌电压施加在扫描线323、信号线324、和电容器总线337上时，像素TFT329等不会损坏。因此，形成保护电路，以便当施加了浪涌电压时让电荷释放到公共布线中。

在本实施例中，例示了将保护电路334、保护电路335、和保护电路336分别排列在扫描线323侧、信号线324侧、和电容器总线337侧的例子。注意，保护电路的排列位置不局限此。另外，在未使用像IC那样的半导体器件安装扫描线驱动电路的情况下，保护电路334未必设置在扫描线323侧。

通过将在第1实施例或第2实施例中所述的TFT用于这些电路，可以获得如下优点。

驱动电路大致划分成逻辑电路部分和开关部分或缓冲器部分。设置在逻辑电路部分中的TFT优选具有可以控制阈电压的结构。另一方面，设置在开关部分或缓冲器部分中的TFT优选具有大接通状态电流。通过设置包括在第1实施例或第2实施例中所述的TFT的驱动电路，可以控制设置在逻辑电路部分中的TFT的阈电压，并可以增大设置在开关部分或缓冲器部分中的TFT的接通状态电流。而且，在第1实施例或第2实施例中所述的TFT有助于缩小驱动电路占据的面积和使框架变窄。

下方描述包括在扫描线驱动电路中的移位寄存器电路。

例示在图5中的移位寄存器电路包括多个触发电路351、控制信号线352、控制信号线353、控制信号线354、控制信号线355、控制信号线356、和复位线357。

正如图5的移位寄存器电路所例示的那样，在触发电路351中，通过控制信号线352将启动脉冲SSP输入第一级的输入端子IN，前一级的触发电路351的输出信号端子S_out与下一级的输入端子IN连接。并且，第N级(N是自然数)的复位端子(reset terminal)RES通过复位线357与第(N+3)级的触发电路的输出信号端子S_out连接。当假设通过控制信号线353将第1时钟信号CLK1输入第N级的触发电路351的时钟脉冲端CLK时，通过控制信号线354将第2时钟信号CLK2输入第(N+1)级的触发电路351的时钟脉冲端CLK。通过控制信号线355将第3时钟信号CLK3输入第(N+2)级的触发电路351的时钟脉冲端CLK。通过控制信号线356将第4时钟信号CLK4输入第(N+3)级的触发电路351的时钟脉冲端CLK。然后，通过控制信号线353将第1时钟信号CLK1输入第(N+4)级的触发电路351的时钟脉冲端CLK。另外，第N级的触发电路351从门输出端子(gateoutput terminal)G_out输出第N级的触发电路的输出SR_outN。

注意，触发电路351与电源和电源线之间的连接未例示出来；但是，通过电源线将电源电位Vdd和电源电位GND供应给每个触发电路351。

注意，在基准电位是0V的情况下，在本说明书中所述的电源电位对应于电位差。因此，电源电位也称为电源电压，或在一些情况下，将电源电压称为电源电位。

注意，在本说明书中，“A和B相互连接”的描述包括A和B相互电连接的情况，以及A和B相互直接连接的情况。这里，“A和B相互电连接”的描述包括如下情况：当在A和B之间存在具有任何导电功能的物体时，A和B通过该物体基本上具有相同电位。具体地说，“A和B相互电连接”的描述包括了考虑到电路操作，可以认为A和B具有相同电位的情况，例如，A和B通过像TFT那样的开关元件连接且通过开关元件的导电使A和B基本上具有相同电位的情况、A和B通过电阻器连接但在电阻器的两端形成的电位差不影响包括A和B的电路的操作的情况等。

接着，图6例示了包括在例示在图5中的移位寄存器电路中的触发电路351的一种模式。例示在图6中的触发电路351包括逻辑电路部分361和开关部分362。逻辑电路部分361包括TFT 363～368。并且，开关部分362包括TFT 369～372。注意，逻辑电路部分是响应从外部部分输入的信号，对输出到作为下一级中的电路的开关部分的信号进行开关的电路。另外，开关部分是响应从外部部分和控制电路部分输入的信号，接通/断开起开关作用的TFT，并视TFT的尺寸和结构而定地输出电流的电路。

在触发电路351中，输入端子IN与TFT 364的栅极端子和TFT367的栅极端子连接。复位端子RES与TFT 363的栅极端子连接。时钟脉冲端CLK与TFT 369的第一端子和TFT 371的第一端子连接。供应电源电位Vdd的电源线与TFT 364的第一端子、和TFT 366的栅极端子和第二端子连接。供应电源电位GND的电源线与TFT 363的第二端子、TFT 365的第二端子、TFT 367的第二端子、TFT 368的第二端子、TFT 370的第二端子、和TFT 372的第二端子连接。并且，TFT 363的第一端子、TFT 364的第二端子、TFT 365的第一端子、TFT 368的栅极端子、TFT 369的栅极端子、和TFT 371的栅极端子相互连接。TFT 366的第一端子与TFT 365的栅极端子、TFT 367的第一端子、TFT 368的第一端子、TFT 370的栅极端子、和TFT 372的栅极端子连接。另外，门输出端子G_out与TFT 369的第二端子和TFT 370的第一端子连接。输出信号端子S_out与TFT 371的第二端子和TFT 372的第一端子连接。

注意，这里描述了TFT 363～372都是n沟道TFT的情况。

注意，TFT是至少含有栅极、漏极和源极三个端子的元件，并且含有在漏极区和源极区之间的沟道形成区。电流可以流过漏极区、沟道形成区、和源极区。这里，视TFT的结构、操作条件等而定，在一些情况下，源极和漏极可以相互交换；因此，难以确定哪个是源极哪个是漏极。因此，在一些情况下，起源极和漏极作用的区域不称为源极和漏极，而是分别称为，例如，第一端子和第二端子。在这种情况下，起栅极作用的端子被称为栅极端子。

接着，图7例示了例示在图6中的触发电路351的布局图的例子。

图7的触发电路包括供应电源电位Vdd的电源线381、复位线382、控制信号线353、控制信号线354、控制信号线355、控制信号线356、控制信号线383、供应电源电位GND的电源线384、逻辑电路部分361、和开关部分362。逻辑电路部分361包括TFT 363～368。开关部分362包括TFT 369～372。在图7中，还例示了与输出端G_out连接的布线和与输出信号端子S_out连接的布线。

图7例示了半导体层385、第一布线层386、第二布线层387、第三布线层388、和接触孔389。注意，第一布线层386可以由一层栅电极形成，第二布线层387可以由一层TFT的源电极和漏电极形成，和第三布线层388可以一层像素部分中的像素电极形成。但是，对本例没有限制，例如，可以使第三布线层388形成为与像素电极层不同的层。

注意，图7中的电路元件之间的连接像例示在图6中的那样。注意，图7例示了输入第一时钟信号的触发电路；因此，未例示出与控制信号线354～356的连接。

在图7的触发电路的布局图中，通过控制包括在逻辑电路部分361中的TFT 366或TFT 367的阈电压，可以形成EDMOS电路373。通常，形成TFT 366是耗尽型而TFT 367是增强型的EDMOS电路373，而包括在开关部分362中的TFT 369～372是双栅极TFT或耗尽型TFT。注意，在图6中，EDMOS电路373中的TFT 366和TFT 367在耗尽型TFT的栅电极的连接位置方面不同于例示在图2A到2C中的EDMOS电路中的TFT。

使TFT 366或TFT 367形成为双栅极TFT，并且控制背栅电极的电位，以便可以形成耗尽型TFT或增强型TFT。

在图7中，分离地设置具有与控制TFT 366的阈电压的背栅电极相同的电位的控制信号线390，以形成耗尽型。TFT 366是双栅极TFT，并且，背栅电极的电位不同于供应施加在栅电极上的电源电位Vdd的电源线381的电位。

图7例示了TFT 369～372是双栅极TFT且背栅电极和栅电极具有相同电位的例子，每个背栅电极的电位是与供应施加在栅电极上的电源电位Vdd的电源线的电位相同的电位。

以这种方式，排列在显示器件的像素部分和驱动电路中的TFT可以只使用其中使用氧化物半导体层的n沟道TFT形成。

并且，逻辑电路部分361中的TFT 366是响应电源电位Vdd供应电流的TFT。使TFT 366形成双栅极TFT或耗尽型TFT，以增大流过电流，从而可以不会使性能降低地实现TFT的最小化。

并且，在包括在开关部分362中的TFT中，可以增大在TFT中流动的电流的量，并且可以高速进行接通/断开的切换；因此，可以不会使性能降低地缩小TFT占据的面积。于是，也可以缩小包括TFT的电路占据的面积。注意，可以使开关部分362中的TFT 369～372形成双栅极TFT，以便如图所示，将半导体层385插在第一布线层386和第三布线层388之间。

在图7中例示了双栅极TFT每一个都具有将半导体层385插在因通过接触孔389相互连接而具有相同电位的第一布线层386和第三布线层388之间的结构的例子。但是，没有特别的限制；例如，可以采用为第三布线层388分离地设置控制信号线，以便与第一布线层386独立地控制第三布线层388的电位的结构。

注意，在例示在图7中的触发电路的布局图中，TFT 363～372的沟道形成区的形状可以是U形(反C形或马蹄形)。另外，尽管在图7中所有TFT都具有相同尺寸，但可以依照随后级的负载量适当改变与输出信号端子S_out或门输出端子G_out连接的每个TFT的尺寸。

接着，参照例示在图8中的时序图描述例示在图5中的移位寄存器电路的操作。图8例示了分别供应给例示在图5中的控制信号线352～356的启动脉冲SSP和第一到第四时钟信号CLK1～CLK4、和从第一到第五级的触发电路的输出信号端子S_out输出的S_out1～S_out5。注意，在图8的描述中，使用表示图6和图7中的各自元件的标号。

注意，图8是在包括在触发电路中的每个TFT是n沟道TFT情况下的时序图。并且，如图所示，第一时钟信号CLK1相对于第四时钟信号CLK4漂移了1/4波长(虚线划分的部分)。

首先，在时段T1中，以H电平将启动脉冲SSP输入第一级的触发电路，逻辑电路部分361接通开关部分中的TFT 369和371，并且断开开关部分中的TFT 370和372。此时，由于第一时钟信号CLK1处在L(低)电平上，所以S_out1处在L电平上。

注意，在时段T1中，不将信号输入第二级和随后级的触发电路的IN端子中，以便触发电路没有操作地输出L电平。注意，该描述是在移位寄存器电路的每个触发电路在初始状态下输出L电平的假设下作出的。

接着，在时段T2中，逻辑电路部分361以与时段T1类似的方式控制第一级的触发电路中的开关部分362。在时段T2中，第一时钟信号CLK1处在H(高)电平上，因此，S_out1处在H电平上。并且，在时段T2中，以H电平将S_out1输入第二级的触发电路的IN端子中，逻辑电路部分361接通开关部分中的TFT 369和371，并且断开开关部分中的TFT 370和372。此时，由于第二时钟信号CLK2处在L电平上，所以S_out2处在L电平上。

注意，在时段T2中，不将信号输入第三级和随后级的触发电路的IN端子中，以便触发电路没有操作地输出L电平。

接着，在时段T3中，逻辑电路部分361控制开关部分362，以便在第一级的触发电路中保持时段T2的状态。因此，在时段T3中，第一时钟信号CLK1处在H电平上且S_out1处在H电平上。并且，在时段T3中，逻辑电路部分361以与时段T2类似的方式控制第二级的触发电路中的开关部分362。在时段T3中，由于第二时钟信号CLK2处在H电平上，所以S_out2处在H电平上。另外，在时段T3中，以H电平将S_out2输入第三级的触发电路的IN端子中，逻辑电路部分361接通开关部分中的TFT 369和371，并且断开开关部分中的TFT 370和372。此时，第三时钟信号CLK3处在L电平上，因此，S_out3处在L电平上。

注意，在时段T3中，不将信号输入第四级和随后级的触发电路的IN端子中，以便触发电路没有操作地输出L电平。

接着，在时段T4中，逻辑电路部分361控制开关部分362，以便在第一级的触发电路中保持时段T3的状态。因此，在时段T4中，第一时钟信号CLK1处在L电平上且S_out1处在L电平上。并且，在时段T4中，逻辑电路部分361控制开关部分362，以便在第二级的触发电路中保持时段T3的状态。因此，在时段T4中，第二时钟信号CLK2处在H电平上且S_out2处在H电平上。另外，在时段T4中，逻辑电路部分361以与时段T3类似的方式控制第三级的触发电路中的开关部分362。在时段T4中，由于第三时钟信号CLK3处在H电平上，所以S_out3处在H电平上。在时段T4中，以H电平将S_out3输入第四级的触发电路的IN端子中，逻辑电路部分361接通开关部分362中的TFT 369和371，并且断开开关部分362中的TFT 370和372。此时，由于第四时钟信号CLK4处在L电平上，所以S_out4处在L电平上。

注意，在时段T4中，不将信号输入第五级和随后级的触发电路的IN端子中，以便触发电路没有操作地输出L电平。

接着，在时段T5中，逻辑电路部分361控制开关部分362，以便在第二级的触发电路中保持时段T3的状态。因此，在时段T5中，第二时钟信号CLK2处在L电平上且S_out2处在L电平上。并且，在时段T5中，逻辑电路部分361控制开关部分362，以便在第三级的触发电路中保持时段T4的状态。因此，在时段T5中，第三时钟信号CLK3处在H电平上且S_out3处在H电平上。另外，在时段T5中，逻辑电路部分361以与时段T4类似的方式控制第四级的触发电路中的开关部分362。在时段T5中，由于第四时钟信号CLK4处在H电平上，所以S_out4处在H电平上。第五级和随后级的触发电路具有与第一到第四级的触发电路的那些类似的布线连接和要输入的信号的定时；因此，省略对它们的描述。

正如图5的移位寄存器电路所例示的那样，S_out4也起第一级的触发电路的复位信号的作用。在时段T5中，S_out4处在H电平上，并且将这个信号输入第一级的触发电路的复位端子RES中。当输入复位信号时，在开关部分362中，TFT 369和371被断开，而TFT 370和732被接通。然后，第一级的触发电路的S_out1输出L电平，直到下一个启动脉冲SSP的输入。

通过上述操作，在第二级和随后级的触发电路中，根据从随后级的触发电路输出的复位信号也复位逻辑电路部分。如S_out1～S_out5所示，可以形成输出具有时钟信号的漂移了1/4波长的波形的信号的移位寄存器电路。

当触发电路具有在逻辑电路部分中设置作为增强型TFT和耗尽型TFT的组合的EDMOS电路和在开关部分中设置双栅极TFT的结构时，可以增大在包括在逻辑电路部分361中的TFT中流动的电流的量，并且可以不会使性能降低地缩小TFT占据的面积以及包括TFT的电路占据的面积。并且，在包括在开关部分362中的TFT中，可以增大在TFT中流动的电流的量并可以高速进行接通/断开的切换；因此，可以不会使性能降低地缩小TFT占据的面积，以及包括TFT的电路占据的面积。于是，可以实现窄框架的、尺寸缩小的、和高性能的显示器件。

并且，可以在例示在图3A和3B中的信号线驱动电路中设置锁存电路、电平位移器电路等。将缓冲器部分设置在将信号从信号线驱动电路发送到像素部分的最后一级中，并且将放大信号从信号线驱动电路发送到像素部分。因此，当在缓冲器部分中设置具有大接通状态电流的TFT，通常，双栅极TFT或耗尽型TFT时，可以缩小TFT的面积，并且可以缩小信号线驱动电路占据的面积。于是，可以实现窄框架的、尺寸缩小的、和高性能的显示器件。注意，由于作为信号线驱动电路的一部分的移位寄存器需要高速操作，所以优选使用IC等将移位寄存器安装在显示器件上。

另外，本实施例可以自由地与第1实施例或第2实施例结合。

(第4实施例)。

在第4实施例中，将参照图9A～9C、图10A～10C、图11、图12、图13、图14、图15A1、15A2、15B1和15B2、和图16描述制造包括在第1实施例中所述的第二薄膜晶体管170的显示器件的方法。

在图9A中，以Corning，Inc.制造的7059玻璃、1737玻璃等为代表的钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底可以用作具有透光性的衬底100。

接着，在衬底100的整个表面上形成导电层之后，通过第一光刻步骤形成抗蚀剂掩模。然后，通过蚀刻除去不必要部分，从而形成布线和电极(包括栅电极101的栅极布线、电容器布线108、和第一端子121)。此时，进行蚀刻，以便至少使栅电极101的端部形成斜度(taper)。这个阶段的截面图例示在图9A中。注意，图11是这个阶段的顶视图。还要注意，由于使用大量抗蚀剂材料和显影溶液以便改善抗蚀剂薄膜的均匀性，所以在通过旋涂法形成抗蚀剂掩模的情况下，过度地消耗大量材料。在使用旋涂法的成膜方法中，衬底尺寸的增大在大规模生产时尤其不利，因为转动大型衬底的机构变大，并且材料液体的损耗和浪费量也增大。此外，当通过旋涂长方形衬底形成薄膜时，在薄膜中很有可能出现以转轴为中心的圆形不均匀。因此，通过丝网印刷法或像喷墨法那样的液滴排放法有选择地形成抗蚀剂材料掩模，然后通过曝光形成抗蚀剂掩模是优选的。通过有选择地形成抗蚀剂材料掩模，可以实现抗蚀剂材料消耗的减少；因此，可以极大地降低成本。同时，可以使用这样具有1000mm(毫米)×1200mm、1100mm×1250mm、或1150mm×1300mm的尺寸的大型衬底。

包括栅电极101的栅极布线、电容器布线108、和端子部分中的第一端子121希望由像铝(Al)或铜(Cu)那样的低电阻导电材料形成。但是，铝本身具有低耐热性、容易腐蚀等的缺点；因此，与具有耐热性的导电材料结合在一起使用。作为具有耐热性的导电材料，可以使用从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的元素、包含这些元素中的任何元素作为其成分的合金、包含这些元素中的任何元素的组合的合金膜、或包含这些元素的任何元素作为其成分的氮化物。

然后，在栅电极101上整个地形成栅极绝缘层102。通过溅射法等使栅极绝缘层102形成50nm(纳米)到400nm的厚度。当优先考虑薄膜晶体管的产率时，栅极绝缘层102的厚度优选较大。

例如，作为栅极绝缘层102，通过溅射法使氧化硅膜形成100nm的厚度。不必说，栅极绝缘层102不局限于这样的氧化硅膜，像氧氮化硅膜、氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、或氧化钽膜那样的其它绝缘膜都可以用于形成单层结构或叠层结构。当氧氮化硅膜、氮化硅膜等用作栅极绝缘层102时，可以阻止来自玻璃衬底的杂质(例如，钠)扩散到和进入稍后形成的氧化物半导体中。

接着，执行第二光刻步骤以形成抗蚀剂掩模，并且通过蚀刻除去不必要部分，形成到达由与栅电极相同的材料制成的电极或布线的接触孔。该接触孔是为了直接与稍后形成的导电膜连接而设置的。例如，当在驱动电路部分中形成栅电极直接与源电极或漏电极接触的薄膜晶体管时，或当在端子部分中形成与栅极布线电连接的端子时形成接触孔。在本实施例中，描述了通过第二光刻步骤形成与稍后形成的导电膜直接连接的接触孔的例子，但是，没有特别的限制，可以稍后在与用于连接到像素电极的接触孔相同的过程中形成到达栅电极层的接触孔，并且可以使用与像素电极相同的材料进行电连接。在使用与像素电极相同的材料进行电连接的情况下，可以减少一个掩模。

接着，通过溅射法在栅极绝缘层102上形成第一n⁺膜(在本实施例中，基于In-Ga-Zn-O的非单晶膜)。n⁺层的溅射沉积是在如下条件下进行的：靶包括比例为1∶1∶1(＝In₂O₃∶Ga₂O₃∶ZnO)的氧化铟(In₂O₃)、氧化镓(Ga₂O₃)和氧化锌(ZnO)，沉积室中的压强被设置在0.4Pa(帕)上，电功率被设置在500W(瓦)上，沉积温度被设置成室温，和氩气流速被设置成40sccm上。尽管有意使用In₂O₃∶Ga₂O₃∶ZnO＝1∶1∶1的靶，但在一些情况下，获得在刚成膜之后包括尺寸为1nm到10nm的晶粒的基于In-Ga-Zn-O的非单晶膜。可以认为，控制晶粒的存在与否和晶粒的密度以及在1nm到10nm内调整晶粒的直径可以通过适当调整像靶成分比、沉积压强(0.1Pa到2.0Pa)、电功率(250W到3000W：Φ8英寸)、温度(室温到100℃)等那样，反应溅射的沉积条件来完成。第一n⁺膜的厚度被设置成5nm到20nm。不必说，包括在薄膜中的晶粒的尺寸不超过膜厚。在本实施例中，第一n⁺膜具有5nm的厚度。

接着，通过溅射法或真空蒸发法在第一n⁺膜上形成金属材料的导电膜。这里，导电膜具有Ti膜、含Nd的铝膜、和Ti膜的三层结构。作为用于导电膜的材料，可以给出从Al、Cr、Ta、Ti、Mo和W中选择的元素；包含上述元素的任何元素作为其成分的合金；和包含上述元素的任何元素的组合的合金膜等。并且，导电膜可以具有双层结构，并可以将钛膜叠在铝膜上。或者，导电膜可以具有包含硅的铝膜的单层结构或钛膜的单层结构。

接着，通过溅射法在导电膜上形成第二n⁺膜(在本实施例中，基于In-Ga-Zn-O的非单晶膜)。这个第二n⁺膜可以在与第一n⁺膜相同的条件下形成。作为第二n⁺膜，使用在刚成膜之后可以包括尺寸为1nm到10nm的晶粒的基于In-Ga-Zn-O的非单晶膜。第二n⁺膜的厚度被设置成5nm到20nm。在本实施例中，第二n⁺膜具有5nm的厚度。

通过使用溅射法，并适当改变引入靶室中的气体或放置在靶室中的靶，可以无需暴露在空气中地相继形成栅极绝缘层102、第一n⁺膜、导电膜、和第二n⁺膜。不暴露在空气中的相继成膜可以防止杂质混入。在不暴露在空气中的相继成膜的情况下，多室型的制造装置是优选的。

注意，在本实施例中，形成插在由基于In-Ga-Zn-O的非单晶膜形成的第一n⁺膜和第二n⁺膜之间的导电膜。这里，导电膜可以具有铝膜的单层结构，因为基于In-Ga-Zn-O的非单晶膜可以起阻挡金属的作用。当通过溅射法形成这样的铝膜的单层结构作为导电膜时，在靶室中只使用一种类型的靶。其结果是，可以实现成本降低。

接着，通过第三光刻步骤形成抗蚀剂掩模。然后，通过蚀刻除去不必要部分，从而形成第一源极区106a、第一漏极区106b、源电极层105a、漏电极层105b、和作为第二n⁺膜的n⁺膜141a和141b。此时可以将湿蚀刻或干蚀刻用作蚀刻方法。这里，使用ITO-07N(KantoChemical Co.，Inc.的产品)进行湿蚀刻，以便形成n⁺膜141a和141b。然后，将过氧化氢铵混合物(过氧化氢∶铵∶水＝5∶2∶2)作为蚀刻剂用于Ti膜，将磷酸、醋酸、和硝酸混合的溶液用于蚀刻含Nd的铝膜。通过这种湿蚀刻，可以蚀刻Ti膜、Al-Nd膜和Ti膜依次堆叠的导电膜，从而形成源电极层105a和漏电极层105b。此后，使用ITO-07N(Kanto Chemical Co.，Inc.的产品)和相同抗蚀剂掩模进行湿蚀刻，以便形成第一源极区106a和第一漏极区106b。这个阶段的截面图例示在图9B中。注意，图12是这个阶段的顶视图。

在端子部分中，连接电极120通过在栅极绝缘层中形成的接触孔直接与端子部分中的第一端子121连接。在连接电极120保留作为第二n⁺膜的n⁺层145。保留存在于连接电极120下方和与第一端子121重叠、作为第一n⁺膜的n⁺层143。在第二端子122上方，保留作为第二n⁺膜的n⁺层144。在第二端子下方，保留作为第一n⁺膜的n⁺层142。注意，尽管这里未例示出来，但驱动电路中的薄膜晶体管的源极布线或漏极布线和栅电极通过与上述步骤相同的步骤直接连接。在电容器部分中，除去与电容器布线108重叠的第一和第二n⁺膜。

接着，在除去了抗蚀剂掩模之后，优选进行等离子体处理，以除去附着在表面上的灰尘等。这个阶段的截面图例示在图9C中。这里，进行引入氩气和利用RF(射频)功率生成等离子体的反向溅射(reverse sputtering)，以便对暴露的栅极绝缘层进行等离子体处理。

在源电极层105a和漏电极层105b上形成作为第二n⁺膜的n⁺层141a和141b；因此，减轻等离子体伤害。另外，因为设置了作为第二n⁺膜的n⁺层141a和141b，所以可以抑制由源电极层105a和漏电极层105b的氧化引起的布线电阻的增大。

接着，在等离子体处理之后，形成氧化物半导体膜。在等离子体处理之后无需暴露在空气中地形成的氧化物半导体膜可以避免灰尘等粘在栅极绝缘层和氧化物半导体膜之间的界面上的麻烦。这里，在靶是直径为8英寸、含In(铟)、Ga(镓)、和Zn(锌)(In₂O₃∶Ga₂O₃∶ZnO＝1∶1∶1)的氧化物半导体靶，衬底与靶之间的距离被设置在170mm上、压强被设置在0.4Pa上、和直流(DC)电源被设置在0.5kW(千瓦)上的条件下在氩气氛或氧气氛中形成氧化物半导体膜。注意，脉冲直流(DC)电源是优选的，因为可以减少灰尘且膜厚可以是均匀的。氧化物半导体膜的厚度被设置成5nm到200nm。本实施例中氧化物半导体膜的厚度是100nm。

接着，通过第四光刻步骤形成抗蚀剂掩模。然后，通过蚀刻除去不必要部分，从而形成氧化物半导体层103。这里，通过使用ITO-07N(Kanto Chemical Co.，Inc.的产品)的湿蚀刻除去不必要部分，从而形成氧化物半导体层103。注意，将相同的蚀刻剂用于第一n⁺膜、第二n⁺膜、和氧化物半导体膜；因此，通过这种蚀刻，除去第一n⁺膜的一部分和第二n⁺膜的一部分。用氧化物半导体膜覆盖的第二n⁺膜的其余部分用作第二源极区146a和第二漏极区146b。注意，这里的蚀刻不局限于湿蚀刻，也可以进行干蚀刻。此后，除去抗蚀剂掩模。

在这个第四光刻步骤中，在端子部分中保留由与源电极层或漏电极层105a和105b相同的材料制成的第二端子122。注意，第二端子122与源极布线(包括源电极层或漏电极层105a和105b的源极布线)电连接。

在端子部分中，连接电极120通过在栅极绝缘膜中形成的接触孔直接与端子部分中的第一端子121连接。注意，尽管这里未例示出来，但驱动电路中的薄膜晶体管的源极布线或漏极布线和栅电极通过与上述步骤相同的步骤直接连接。

接着，优选在200℃到600℃(通常，300℃到500℃)下进行热处理。例如，在氮气氛中，在350℃下，在炉中进行热处理1个小时。通过上述步骤，可以制造出氧化物半导体层103用作沟道形成区的薄膜晶体管170。这个阶段的截面图例示在图10A中。注意，图13是这个阶段的顶视图。注意，对热处理的定时没有特别限制，只要在形成氧化物半导体之后进行就行，例如，可以在形成保护绝缘膜之后进行热处理。

而且，可以对氧化物半导体层103的暴露表面进行氧自由基处理，以便可以获得常开薄膜晶体管。另外，自由基处理可以修复氧化物半导体层103的由蚀刻引起的损害。自由基处理优选在O₂或N₂O的气氛中进行，更优选地，在每一种都含氧的N₂、He、或Ar的气氛中进行。自由基处理也可以在将Cl₂和/或CF₄加入上述气体中的气氛中进行。注意，优选的是，自由基处理不加偏置(bias)地进行。

接着，形成覆盖第二薄膜晶体管170的保护绝缘层107。对于保护绝缘层107，可以使用通过溅射法等获得的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氧化钽膜等的单层或叠层。在驱动电路的一部分中的薄膜晶体管中，保护绝缘层107起第二栅极绝缘层的作用，并且在上方形成第二栅电极。保护绝缘层107具有50nm到400nm的厚度。当优先考虑薄膜晶体管的产率时，保护绝缘层107的厚度优选较大。并且，当氧氮化硅膜、氮化硅膜等用作保护绝缘层107，可以阻止形成保护绝缘层107之后由于某种原因附着的杂质(例如，钠)扩散到和进入氧化物半导体中。

然后，执行第五光刻步骤以形成抗蚀剂掩模，并且蚀刻保护绝缘层107以形成到达漏电极层105b的接触孔125。另外，也可以通过这种蚀刻形成到达连接电极120的接触孔126和到达第二端子122的接触孔127。这个阶段的截面图例示在图10B中。

接着，除去抗蚀剂掩模，然后，形成透明导电膜。透明导电膜通过溅射法、真空蒸发法等，由氧化铟(In₂O₃)、氧化铟-氧化锡合金(In₂O₃-SnO₂，缩写成ITO)等形成。用基于盐酸的溶液蚀刻这样的材料。但是，由于尤其在蚀刻ITO时容易生成残留物，所以可以使用氧化铟-氧化锌合金(In₂O₃-ZnO₂)，以提高蚀刻处理能力。

接着，执行第六光刻步骤以形成抗蚀剂掩模，并且通过蚀刻除去不必要部分，从而在像素部分中形成像素电极110。在第六光刻步骤中，在驱动电路中，将与像素电极110相同的材料用于在氧化物半导体层上形成控制阈值的电极层(背栅电极)的电路的一部分。注意，含有背栅电极的薄膜晶体管已经在第1实施例中参照图1A作了描述；因此，这里省略对它的详细描述。

在第六光刻步骤中，通过将电容器部分中的栅极绝缘层102和保护绝缘层107用作电介质，使存储电容器由电容器布线108和像素电极110形成。注意，这里描述了通过将栅极绝缘层102和保护绝缘层107用作电介质，使存储电容器由电容器布线108和像素电极110形成的例子。但是，没有特别限制，也可以采用在电容器布线上设置由与源电极或漏电极相同的材料形成的电极，并通过将其间的栅极绝缘层102用作电介质，使存储电容器由电极和电容器布线形成，从而电连接电极和像素电极的结构。

而且，在第六光刻步骤中，用抗蚀剂掩模覆盖第一端子和第二端子，以便在端子部分中保留透明导电膜128和129。透明导电膜128和129起与FPC连接的电极或布线的作用。在直接与第一端子121连接的连接电极120上形成的透明导电膜128是起栅极布线的输入端子作用的连接端子电极。在第二端子122上形成的透明导电膜129是起源极布线的输入端子作用的连接端子电极。

然后，除去抗蚀剂掩模。这个阶段的截面图例示在图10C中。注意，图14是这个阶段的顶视图。

图15A1和15A2分别例示这个阶段的栅极布线端子部分的截面图和顶视图。图15A1是沿着图15A2的直线C1-C2所取的截面图。在图15A1中，在保护绝缘膜154上形成的透明导电膜155是起输入端子作用的连接端子电极。并且，在图15A1的端子部分中，由与栅极布线相同的材料制成的第一端子151和由与源极布线相同的材料制成的连接电极153其间存在栅极绝缘层152和由与第一源极区相同的材料制成的n⁺层160地相互重叠，并且电连接。另外，连接电极153和透明导电膜155通过设置在保护绝缘膜154中的接触孔相互直接接触，以便电连接。

图15B1和15B2分别例示源极布线端子部分的截面图和顶视图。图15B1是沿着图15B2的直线D1-D2所取的截面图。在图15B1中，在保护绝缘膜154上形成的透明导电膜155是起输入端子作用的连接端子电极。并且，在图15B1的端子部分中，由与栅极布线相同的材料制成的电极156在与源极布线电连接的第二端子150下方形成，并且其间插着n⁺层161和栅极绝缘层152地与第二端子150重叠。电极156不与第二端子150电连接，如果电极156的电位被设置成像浮置、GND、或0V那样的与第二端子150的电位不同的电位，可以形成防止噪声和静电的电容器。第二端子150其间存在保护绝缘膜154地与透明导电膜155电连接。

视像素密度而定，设置了多条栅极布线、源极布线、和电容器布线。此外，在端子部分中，处在与栅极布线相同的电位上的第一端子、处在与源极布线相同的电位上的第二端子、和处在与电容器布线相同的电位上的第三端子等每一种都排列了多个。每种端子的数量可以是任意个，并且端子的数量可以由实践者适当确定。

通过这六个光刻步骤，可以使用六个光掩模完成作为底栅n沟道薄膜晶体管的第二薄膜晶体管170和存储电容器。通过将薄膜晶体管和存储电容器布置在以矩阵形式排列像素的像素部分的每个像素中，可以获得制造有源矩阵显示器件的衬底之一。在本说明书中，为了方便起见，将这样的衬底称为有源矩阵衬底。

当进行使用与像素电极相同的材料与栅极布线电连接时，可以省略第三光刻步骤。因此，通过五个光刻步骤，可以使用五个光掩模完成作为底栅n沟道薄膜晶体管的第二薄膜晶体管和存储电容器。

并且，当第二栅电极的材料不同于如图1C所例示的像素电极的材料时，增加一个光刻步骤，从而增加一个光掩模。

在制造有源矩阵液晶显示器件的情况下，有源矩阵衬底和设置有对电极(counter electrode)的对衬底其间插着液晶层地相互结合。注意，在有源矩阵衬底上设置了与对衬底上的对电极电连接的公共电极，并且在端子部分中设置了与公共电极电连接的第四端子。设置第四端子是为了使公共电极被设置在像GND或0V那样的固定电位上。

并且，像素结构不局限于图14的那种，在图16中例示了与图14不同的顶视图的例子。图16例示了未设置电容器布线，但像素电极其间存在保护绝缘膜和栅极绝缘层地与相邻像素的栅极布线重叠，以便形成存储电容器。在那种情况下，可以省略电容器布线和与电容器布线连接的第三端子。注意，在图16中，与图14中的那些相同的部分用相同标号表示。

在有源矩阵液晶显示器件中，驱动以矩阵形式排列的像素电极，以便在屏幕上形成显示图案。具体地说，将电压施加在所选像素电极和与该像素电极相对应的对电极之间，以便对设置在像素电极和对电极之间的液晶层进行光调制，并由观众将这种光调制识别成显示图案。

在显示运动图像时，液晶显示器件存在液晶分子本身的长响应时间引起运动图像的余像或模糊的问题。为了提高液晶显示器件的运动图像特性，采用每隔一个帧周期就在整个屏幕上显示黑色的叫做黑色插入(black insertion)的驱动方法。

或者，可以采用垂直同步频率(vertical synchronizing frequency)是通常的1.5倍或更多(优选2倍或更多)以提高运动图像特性的叫做双倍帧速率驱动的驱动方法。

又或，为了提高液晶显示器件的运动图像特性，可以采用使用多个LED(发光二极管)或多个EL光源形成作为背光源的面光源，并在一个帧周期内以脉冲方式独立地驱动面光源的每个光源的驱动方法。作为面光源，可以使用三种或更多种LED，并可以使用发白光的LED。由于可以独立地控制多个LED，可以使LED的发光定时与对液晶层进行光调制的定时同步。按照这种驱动方法，可以部分断开LED；因此，尤其在显示大部分显示黑色的图像的情况下，可以达到降低功耗的效果。

通过组合这些驱动方法，与传统液晶显示器件相比，可以提高像运动图像特性那样的液晶显示器件的显示特性。

在本实施例中获得的n沟道晶体管将基于In-Ga-Zn-O的非单晶膜用于它的沟道形成区，并且具有有利的动态特性。于是，可以与本实施例的n沟道晶体管结合地采用这些驱动方法。

在制造发光显示器件时，将有机发光元件的一个电极(也称为阴极)设置成像GND或0V那样的低电源电位；因此，端子部分设置有将阴极设置成像GND或0V那样的低电源电位的第四端子。此外，在制造发光显示器件时，除了源极布线和栅极布线之外，还设置了电源线。于是，端子部分设置有与电源线电连接的第五端子。

通过在栅极线驱动电路或源电极线驱动电路中使用使用氧化物半导体的薄膜晶体管，降低了制造成本。然后，通过将用在驱动电路中的薄膜晶体管的栅电极直接与源极布线或漏极布线连接，可以减少接触孔的数量，以便可以提供驱动电路占据的面积缩小了的显示器件。

于是，通过采用本实施例，可以以较低成本提供电特性优异的显示器件。

本实施例可以自由地与第1实施例、第2实施例、和第3实施例的任何一个结合。

(第5实施例)

在第5实施例中，将描述作为半导体器件的电子纸的例子。

图17例示了作为不同于液晶显示器件的例子的有源矩阵电子纸。用在半导体器件的像素部分中的薄膜晶体管581可以按与在第4实施例中描述的像素部分中的薄膜晶体管相同的方式形成，并且是包括基于In-Ga-Zn-O的非单晶膜作为半导体层的薄膜晶体管。另外，正如在第1实施例中所述的那样，可以在相同衬底上形成像素部分和驱动电路，从而可以实现低制造成的电子纸。

图17中的电子纸是使用扭转球显示系统的显示器件的例子。扭转球显示系统指的是在作为用于显示元件的电极层的第一电极层和第二电极层之间排列每一个具有黑色和白色的球形粒子，且在第一电极层和第二电极层之间产生电位差以控制球形粒子的取向，以便进行显示的方法。

薄膜晶体管581是具有底栅结构的薄膜晶体管，它的源电极层或漏电极层在在绝缘层583、584和585中形成的开口中与第一电极层587接触，从而使薄膜晶体管581与第一电极层587电连接。在第一电极层587和第二电极层588之间，在一对电极580和596之间设置了每一个含有黑色区590a、白色区590b、和围绕这些区域的填充着液体的空腔594的球形粒子589。围绕球形粒子589的空间填充着像树脂那样的填充剂595(参见图17)。

并且，取代扭转球，也可以使用电泳元件。使用封装着透明液体、带正电白色微粒、和带负电黑色微粒、直径大约10μm(微米)到200μm的微型胶囊。当通过第一电极层和第二电极层施加电场时，在设置在第一电极层和第二电极层之间的微型胶囊中，白色微粒和黑色微粒向相反侧运动，以便可以显示白色或黑色。使用这种原理的显示元件是电泳显示元件，并且叫做电子纸。电泳显示元件具有比液晶显示元件高的反射比(reflectance)，因此，辅助光是不必要的，功耗是低的，在昏暗的地方也可以识别显示部分。另外，即使不对显示部分供电，也可以保持过去已经显示的图像。于是，即使具有显示功能的半导体器件(可以简称为显示器件或设置有显示器件的半导体器件)远离电波源，也可以存储显示的图像。

通过这个过程，可以制造出作为半导体器件、可以以较低成本制造的电子纸。

本实施例可以适当与在第1实施例或第2实施例中所述的任何内容结合。

(第6实施例)

在第6实施例中，将描述作为半导体器件的发光显示器件的例子。作为包括在显示器件中的显示元件，这里将描述利用场致发光的发光元件。利用场致发光的发光元件按照发光材料是有机化合物还是无机化合物来分类。一般说来，前者被称为有机EL元件，后者被称为无机EL元件。

在有机EL元件中，通过将电压施加在发光元件上，电子和空穴从一对电极分离地注入包含发光有机化合物的层中，使电流流过。使载流子(电子和空穴)重新组合在一起，因此，激发发光有机化合物。发光有机化合物从激发态回到基态，从而发光。由于这样的机制，将这样的发光元件称为电流激发发光元件。

无机EL元件按照它们的元件结构分类成分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件含有发光材料的粒子分散在粘合剂中的发光层，它的发光机制是利用施主能级和受主能级的施主-受主重新组合型发光。薄膜无机EL元件具有发光层夹在介电层之间、介电层进一步夹在电极之间的结构，它的发光机制是利用金属离子的内壳电子跃迁的定域型(localized type)发光。注意，这里将描述将有机EL元件作为发光元件的例子。

图18例示了作为半导体器件的例子、可以应用数字时间灰度级驱动的像素结构的例子。

将描述可以应用数字时间灰度级驱动的像素的结构和操作。在本实施例中，一个像素包括每一个都包括氧化物半导体层(基于In-Ga-Zn-O的非单晶膜)作为它的沟道形成区的两个n沟道晶体管。

像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404、和电容器6403。开关晶体管6401的栅电极与扫描线6406连接，开关晶体管6401的第一电极(源电极和漏电极之一)与信号线6405连接，而开关晶体管6401的第二电极(源电极和漏电极的另一个)与驱动晶体管6402的栅极连接。驱动晶体管6402的栅极通过电容器6403与电源线6407连接，驱动晶体管6402的第一电极与电源线6407连接，驱动晶体管6402的第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极对应于公共电极6408。

发光元件6404的第二电极(公共电极6408)被设置成低电源电位。注意，低电源电位是相对于设置给电源线6407的高电源电位，满足低电源电位＜高电源电位的电位。作为低电源电位，例如，可以采用GND、0V等。将高电源电位与低电源电位之间的电位差施加在发光元件6404上，并且将电流供应给发光元件6404，从而使发光元件6404发光。这里，为了使发光元件6404发光，将每个电位设置成高电源电位与低电源电位之间的电位差是发光元件6404的正向阈电压或更高。

注意，驱动晶体管6402的栅电极电容器可以用作电容器6403的替代物，以便可以省略电容器6403。驱动晶体管6402的栅极电容器可以在沟道区与栅电极之间形成。

在电压输入电压驱动方法的情况下，将视频信号输入驱动晶体管6402的栅极中，以便驱动晶体管6402处在完全接通或断开的两个状态之一中。也就是说，使驱动晶体管6402工作在线性区中。由于驱动晶体管6402工作在线性区中，将比电源线6407的电压高的电压施加在驱动晶体管6402的栅极上。注意，将高于或等于(电源线的电压+驱动晶体管6402的V_th)的电压施加在信号线6405上。

在取代数字时间灰度级驱动，进行模拟灰度级驱动的情况下，通过改变信号输入可以使用与图18中相同的像素结构。

在进行模拟灰度级驱动的情况下，将高于或等于(发光元件6404的正向电压+驱动晶体管6402的V_th)的电压施加在驱动晶体管6402的栅极上。发光元件6404的正向电压指的是获得所希望亮度的电压，至少包括正向阈电压。输入使驱动晶体管6402工作在饱和区中的视频信号，以便可以将电流供应给发光元件6404。为了使驱动晶体管6402工作在饱和区中，将电源线6407的电位设置得高于驱动晶体管6402的栅极电位。当使用模拟视频信号时，可以依照视频信号将电流馈送到发光元件6404，并且进行模拟灰度级驱动。

注意，例示在图18中的像素结构不局限于此。例如，可以将开关、电阻器、电容器、晶体管、逻辑电路等加入例示在图18中的像素中。

接着，参照图19A到19C描述发光元件的结构。这里，将驱动TFT是例示在图1B中的薄膜晶体管170的情况取作一个例子来描述像素的截面结构。用于例示在图19A到19C中的半导体器件的驱动TFT 7001、7011、和7021可以按与在第1实施例中所述的薄膜晶体管170类似的方式形成，并且是包括基于In-Ga-Zn-O的非单晶膜作为它们的半导体层和具有优异电特性的薄膜晶体管。

为了提取从发光元件发射的光，要求阳极和阴极的至少一个透光。薄膜晶体管和发光元件都是在衬底上形成的。发光元件可以具有通过与衬底相对的表面提取光的顶部发射结构；通过衬底侧的表面提取光的底部发射结构；或通过与衬底相对的表面和衬底侧的表面提取光的双侧发射结构。例示在图18中的像素结构可以应用于具有这些发射结构的任何一种结构的发光元件。

下方参照图19A描述具有顶部发射结构的发光元件。

图19A是在驱动TFT 7001是例示在图1B中的薄膜晶体管170和光从发光元件7002发射到阳极7005侧的情况下像素的截面图。在图19A中，发光元件7002的阴极7003与驱动TFT 7001电连接，发光层7004和阳极7005按这个次序堆叠在阴极7003上。阴极7003可以使用多种导电材料形成，只要它们具有低功函数和反射光就行。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。发光层7004可以使用单层或堆叠的多层形成。当使用多层形成发光层7004时，通过将电子注入层、电子输运层、发光层、空穴输运层、和空穴注入层按这个次序堆叠在阴极7003上形成发光层7004。无需形成所有这些层。阳极7005使用像含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡(下文称为ITO)、氧化铟锌、或加入氧化硅的氧化铟锡的薄膜那样的透光导电膜形成。

发光元件7002对应于阴极7003和阳极7005夹住发光层7004的区域。在例示在图19A中的像素的情况下，如箭头所指，光从发光元件7002发射到阳极7005侧。

驱动电路中设置在氧化物半导体层上的第二栅电极优选由与阴极7003相同的材料形成，这导致过程的简化。

接着，参照图19B描述具有底部发射结构的发光元件。图19B是在驱动TFT 7011是例示在图1A中的薄膜晶体管和光从发光元件7012发射到阴极7013侧的情况下像素的截面图。在图19B中，在与驱动TFT 7011电连接的透光导电膜7017上形成发光元件7012的阴极7013，发光层7014和阳极7015以这个次序堆叠在阴极7013上。当阳极7015具有透光性时，可以形成反射或阻挡光的阻光膜7016覆盖阳极7015。对于阴极7013，与图19A的情况一样，可以使用各种材料，只要它们是具有低功函数的导电材料就行。使阴极7013形成为具有可以透光的厚度(优选地，大约5nm到30nm)。例如，可以将厚度为20nm的铝膜用作阴极7013。与图19A的情况类似，发光层7014可以使用单层或堆叠的多层形成。阳极7015不要求透光，但也可以与图19A的情况一样，由透光导电材料形成。作为阻光膜7016，例如，可以使用反射光的金属等；但是，不局限于金属膜。例如，也可以使用加入黑色颜料的树脂。

发光元件7012对应于阴极7013和阳极7015夹住发光层7014的区域。在例示在图19B中的像素的情况下，如箭头所指，光从发光元件7012发射到阴极7013侧。

驱动电路中设置在氧化物半导体层上的第二栅电极优选由与阴极7013相同的材料形成，这导致过程的简化。

接着，参照图19C描述具有双侧发射结构的发光元件。在图19C中，在与驱动TFT 7021电连接的透光导电膜7027上形成发光元件7022的阴极7023，发光层7024和阳极7025以这个次序堆叠在阴极7023上。与图19A的情况一样，阴极7023可以使用多种材料形成，只要它们具有低功函数就行。使阴极7023形成为具有可以透光的厚度。例如，可以将厚度为20nm的Al膜用作阴极7023。与图19A一样，发光层7024可以使用单层或堆叠的多层形成。阳极7025可以与图19A的情况一样，使用透光导电材料形成。

发光元件7022对应于阴极7023、发光层7024和阳极7025相互重叠的区域。在例示在图19C中的像素的情况下，如箭头所指，光从发光元件7022发射到阳极7025和阴极7023两侧。

驱动电路中设置在氧化物半导体层上的第二栅电极优选由与导电膜7027相同的材料形成，这导致过程的简化。并且，驱动电路中设置在氧化物半导体层上的第二栅电极优选由一叠与导电膜7027和阴极7023相同的材料形成，从而减小布线电阻，以及导致过程的简化。

注意，尽管这里将有机EL元件描述成发光元件，但也可以将无机EL元件设置成发光元件。

在本实施例中，描述了控制发光元件的驱动的薄膜晶体管(驱动TFT)与发光元件电连接的例子；但是，也可以采用在驱动TFT和发光元件之间连接用于电流控制TFT的结构。

在本实施例中所述的半导体器件不局限于例示在图19A到19C中的结构，可以根据所公开技术的精神以各种方式修改。

接着，参照图20A和20B描述作为半导体器件的一个实施例的发光显示面板(也称为发光面板)的顶视图和截面图。图20A是用密封剂在第一衬底和第二衬底之间密封在第一衬底上形成的薄膜晶体管和发光元件的面板的顶视图。图20B是沿着图20A的直线H-I所取的截面图。

设置密封剂4505以围绕设置在第一衬底4501上的像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b。另外，在像素部分4502、信号线驱动电路4503a和4503b、和扫描线驱动电路4504a和4504b上设置第二衬底4506。于是，通过第一衬底4501、密封剂4505、和第二衬底4506，与填充剂4507一起密封像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b。以这种方式用保护膜(譬如，层叠膜或紫外可固化树脂膜)或气密性好和排气少的覆盖材料包装(密封)显示器件，以便使面板不暴露在外部空气中是优选的。

在第一衬底4501上形成的像素部分4502、信号线驱动电路4503a和4503b、和扫描线驱动电路4504a和4504b每一个都包括多个薄膜晶体管。在图20B中，例示了包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。

对于薄膜晶体管4509和4510的每一个，可以应用如在第1实施例中所述的包括基于In-Ga-Zn-O的非单晶膜作为半导体层的高度可靠薄膜晶体管。另外，如在第1实施例中参照图1B所述，薄膜晶体管4509包括在半导体层上方和下方的栅电极。

此外，标号4511表示发光元件。作为包括在发光元件4511中的像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构是第一电极层4517、场致发光层4512、和第二电极层4513的叠层结构，但对该结构没有特别限制。可以视从发光元件4511提取光的方向等而定，适当改变发光元件4511的结构。

隔墙4520是使用有机树脂膜、无机绝缘膜、或有机聚硅氧烷形成的。尤其优选的是，隔墙4520是使用光敏材料形成的，并且在第一电极层4517上方形成开口，以便使开口的侧壁形成为具有连续弯曲的倾斜面。

场致发光层4512可以使用单层或堆叠的多层形成。

可以在第二电极层4513和隔墙4520上形成保护膜，以便防止氧、氢、水分、二氧化碳等进入发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC(类金刚石碳)膜等。

另外，将多种信号和电位从FPC 4518a和4518b供应给信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、或像素部分4502。

在本实施例中，连接端子电极4515由与包括在发光元件4511中的第一电极层4517相同的导电膜形成，端子电极4516由与包括在薄膜晶体管4509和4510中的源电极层和漏电极层相同的导电膜形成。

连接端子电极4515通过各向异性导电膜4519与包括在FPC4518a中的端子电连接。

处在从发光元件4511提取光的方向上的第二衬底4506应该具有透光性。在那种情况下，将像玻璃板、塑料板、聚酯膜、或丙烯酸膜那样的透光材料用于第二电极4506。

作为填充剂4507，除了像氮气或氩气那样的惰性气体之外，还可以使用紫外可固化树脂或热固性树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯醋酸乙烯酯)。

另外，如果需要，可以在发光元件的发光表面上适当设置像偏振片、圆偏振片(包括椭圆偏振片)、延迟片(四分之一波片或半波片)、或滤色片那样的光学膜。并且，偏振片或圆偏振片可以设置有防反射膜。例如，可以进行可以通过表面上的凸部和凹部使反射光漫射以便减少眩光的抗眩光处理。

信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b可以通过安装在分离地准备的单晶半导体衬底或绝缘衬底上使用单晶半导体膜或多晶半导体膜形成的驱动电路来设置。另外，可以只分离地形成和安装信号线驱动电路或它的一部分，或扫描线驱动电路或它的一部分。本实施例不局限于例示在图20A和20B中的结构。

通过这个过程，可以以较低制造成本制造发光显示器件(显示面板)。

(第7实施例)

在本实施例中，将参照图21A1、21A2和21B描述作为半导体器件的一个实施的液晶显示面板的顶视图和截面图。图21A1和21A2是用密封剂4005在第一衬底4001和第二衬底4006之间密封在第一衬底4001上形成、如在第1实施例中所述每一个包括基于In-Ga-Zn-O的非单晶膜作为它的半导体层的薄膜晶体管4010和4011以及液晶元件4013的面板的顶视图。图21B是沿着图21A1和21A2的直线M-N所取的截面图。

设置密封剂4005以围绕设置在第一衬底4001上的像素部分4002和扫描线驱动电路4004。在像素部分4002和扫描线驱动电路4004上设置第二衬底4006。因此，通过第一衬底4001、密封剂4005、和第二衬底4006，与液晶层4008一起密封像素部分4002和扫描线驱动电路4004。将在分离地准备的衬底上使用单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003安装在与第一衬底4001上由密封剂4005围绕的区域不同的区域中。

注意，对分离地形成的驱动电路的连接方法没有特别限制，可以使用COG方法、引线键合方法、TAB方法等。图21A1例示了通过COG方法安装信号线驱动电路4003的例子，而图21A2例示了通过TAB方法安装信号线驱动电路4003的例子。

设置在第一衬底4001上的像素部分4002和扫描线驱动电路4004包括多个薄膜晶体管。图21B例示了包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动电路4004中的薄膜晶体管4011。在薄膜晶体管4010和4011上设置了绝缘层4020和4021。

薄膜晶体管4010和4011的每一个可以是在第1实施例中所述的包括基于In-Ga-Zn-O的非单晶膜作为半导体层的薄膜晶体管。薄膜晶体管4011对应于在第2实施例中参照图2A所述的含有背栅电极的薄膜晶体管。

包括在液晶元件4013中的像素电极层4030与薄膜晶体管4010电连接。为第二衬底4006设置了液晶元件4013的对电极层4031。像素电极层4030、对电极层4031、和液晶层4008相互重叠的部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031分别设置有每一个起对准膜作用的绝缘层4032和绝缘层4033，而液晶层4008其间存在绝缘层4032和4033地夹在像素电极层4030和对电极层4031之间。

注意，第一衬底4001和第二衬底4006可以由玻璃、金属(通常，不锈钢)、陶瓷、或塑料形成。作为塑料，可以使用玻璃纤维强化塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸树脂膜。另外，可以使用具有铝箔夹在PVF膜或聚酯膜之间的结构的板。

标号4035表示通过有选择地蚀刻绝缘膜获得的柱状间隔件，设置成控制像素电极层4030和对电极层4031之间的距离(晶元间隙(cellgap))。或者，也可以使用球状间隔件。另外，对电极层4031与在与薄膜晶体管4010相同的衬底上形成的公共电位线电连接。通过使用公共连接部分，对电极层4031和公共电位线可以通过安排在一对衬底之间的导电粒子相互电连接。注意，导电粒子包括在密封剂4005中。

或者，可以使用呈现使对准膜不必要的蓝相的液晶。蓝相是在胆甾液晶的温度升高的同时，正好在胆甾相转变成各向同性相之前产生的液晶相之一。由于只在窄的温度范围内才产生蓝相，将包含5％或更多重量的手性剂(chiral agent)的液晶复合物用于液晶层4008，以便扩大温度范围。包括呈现蓝相的液晶和手性剂的液晶复合物具有10μs到100μs的短响应时间，对准过程因液晶复合物具有光学各向同性而变得不必要，并且视角依赖性小。

尽管在本实施例中描述了透射型液晶显示器件的例子，但本实施例的一个实施例也可应用于反射型液晶显示器件或半透射半反射型(transflective)液晶显示器件。

虽然在本实施例中描述了将偏振片设置在衬底的外侧(观众侧)而将着色层和用于显示元件的电极层以这个次序设置在衬底的内侧的液晶显示器件例子，但也可以将偏振片设置在衬底的内侧。偏振片和着色层的堆叠结构不局限于本实施例，可以视偏振片和着色层的材料或制造过程的条件而定地适当设置。并且，可以设置起黑底(blackmatrix)作用的阻光膜。

在本实施例中，为了减小薄膜晶体管的表面粗糙度和提高薄膜晶体管的可靠度，用起保护膜作用的绝缘层(绝缘层4020和绝缘层4021)或偏振绝缘膜覆盖在第1实施例中获得的薄膜晶体管。注意，设置保护膜是为了防止像有机物质、金属、或水分那样存在于空气中的杂质的进入，并且优选的是致密膜。保护膜可以通过溅射，利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和/或氮氧化铝膜的单层膜或多层膜形成。尽管在本实施中描述了通过溅射形成保护膜的例子，但没有特别限制，可以通过像PCVD(等离子体化学气相沉积)方法那样的多种多样方法形成保护膜。在驱动电路的一部分中，保护膜用作第二栅极绝缘层，并且设置在第二栅极绝缘层上含有背栅极的薄膜晶体管。

在本实施例中，具有叠层结构的绝缘层4020形成保护膜。这里，作为绝缘层4020的第一层，通过溅射法形成氧化硅层。将氧化硅层用作保护膜具有防止用于源电极层和漏电极层的铝膜出现小丘(hillock)的效果。

作为保护膜的第二层，形成绝缘层。在本实施例中，作为绝缘层4020的第二层，通过溅射法形成氮化硅层。将氮化硅层用作保护膜可以防止钠等的运动离子进入半导体区中，改变TFT的电特性。

在形成保护膜之后，可以使半导体层退火(在300℃到400℃下)。另外，在形成保护膜之后形成背栅极。

绝缘层4021形成平坦化绝缘膜。作为绝缘层4021，可以使用像聚酰亚胺、丙烯酸、苯环丁烯、聚酰胺、或环氧树脂那样的具有耐热性的有机材料。除了这样的有机材料之外，也可以使用低介电常数材料(低k材料)、基于硅氧烷的树脂、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等。注意，绝缘层4021可以通过堆叠多个由这些材料形成的绝缘膜形成。

注意，基于硅氧烷的树脂是由作为原材料和具有Si-O-Si键的硅氧烷材料形成的树脂。基于硅氧烷的树脂可以包括有机族(例如，烷基族或芳基族)或氟基族作为替代物。另外，有机族可以包括氟基族。

绝缘层4021的形成方法没有特别限制，视材料而定，可以采用如下方法：溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴排放法(例如，喷墨法、丝网印刷、胶版印刷等)、刮刀、辊式涂料器、帘式涂料器、刀式涂料器等。在使用材料溶液形成绝缘层4021的情况下，可以在烧制步骤的同时进行半导体层的退火(300℃到400℃)。绝缘层4021的烧制步骤也用作半导体层的退火步骤，从而可以高效地制造半导体器件。

像素电极层4030和对电极层4031可以使用像含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡(下文称为ITO)、氧化铟锌、或加入氧化硅的氧化铟锡等那样的透光导电材料形成。

包括导电高分子的导电复合物(也称为导电聚合物)可以用于像素电极层4030和对电极层4031。使用导电复合物形成的像素电极优选具有每平方小于等于10000Ω的薄层电阻或在550nm的波长下大于等于70％的透射率。并且，包含在导电复合物中的导电高分子的电阻率优选是小于等于0.1Ω·cm。

作为导电高分子，可以使用所谓的π-电子共轭导电聚合物。例如，可以给出聚苯胺或它的衍生物、聚吡咯或它的衍生物、聚噻吩或它的衍生物、或它们的两种或更多种的共聚物。

并且，将多种信号和电位从FPC 4018供应给分离地形成的信号线驱动电路4003、和扫描线驱动电路4004或像素部分4002。

在本实施例中，连接端子电极4015由与包括在液晶元件4013中的像素电极层4030相同的导电膜形成，端子电极4016由与薄膜晶体管4010和4011的源电极和漏电极相同的导电膜形成。

连接端子电极4015通过各向异性导电膜4019与包括在FPC 4018中的端子电连接。

图21A1和21A2例示了信号线驱动电路4003分离地形成和安装在第一衬底4001上的例子；但是，本实施例不局限于这种结构。可以分离地形成然后安装扫描线驱动电路，或可以只分离地形成然后安装信号线驱动电路的一部分或扫描线驱动电路的一部分。

图22例示了通过使用TFT衬底2600使液晶显示模块形成半导体器件的例子。

图22例示了利用密封剂2602使TFT衬底2600和对衬底2601相互固定，并在衬底之间设置包括TFT等的像素部分2603、包括液晶层的显示元件2604、和着色层2605以形成显示区的液晶显示模块的例子。着色层2605是进行彩色显示所必需的。在RGB系统中，为各自像素设置了与红色、绿色和蓝色相对应的各自着色层。偏振片2606和2607、和漫射片2613设置在TFT衬底2600和对衬底2601的外部。光源包括冷阴极射线管2610和反射片2611，和电路板2612通过柔性布线板2609与TFT衬底2600的布线电路部分2608连接，并包括像控制电路或电源电路那样的外部电路。偏振片和液晶层可以其间存在延迟片地堆叠在一起。

对于液晶显示模块，可以使用扭曲向列(TN)模式、共面切换(IPS)模式、边缘场切换(FFS)模式、多象限垂直对准(MVA)模式、图像垂直对准(PVA)模式、轴对称对准微元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)、反铁电液晶(AFLC)等。

通过这个过程，可以以较低制造成本制造出作为半导体器件的液晶显示器件。

本实施例可以适当与在第1、第2或第3实施例中所述的任何内容结合。

(第8实施例)

按照本发明一个实施例的半导体器件可以应用于多种电子设备(包括游戏机)。这些电子设备的例子是电视机(也称为电视或电视接收器)、计算机等的监视器、像数字照相机或数字摄像机那样的相机、数字相框、移动电话机(也称为移动电话或移动电话设备)、便携式游戏控制台、便携式信息终端、音频再现设备、和像弹球盘那样的大型游戏机等。

图23A例示了便携式信息终端设备9200的例子。便携式信息终端设备9200内含(incorporate)计算机，因此，可以处理各种类型的数据。便携式信息终端设备9200的例子是个人数字助理。

便携式信息终端设备9200含有两个外壳，即，外壳9201和外壳9203。利用接合部分9207将外壳9201和外壳9203接合在一起，以便便携式信息终端设备9200是可折叠的。显示部分9202内含在外壳9201中，外壳9203包括键盘9205。不必说，便携式信息终端设备9200的结构不局限于上方的结构，该结构至少可以包括含有背栅电极的薄膜晶体管，并且可以适当设置附件。驱动电路和像素部分在相同衬底上形成，这导致制造成本的降低。因此，可以实现含有具有高电特性的薄膜晶体管的便携式信息终端设备。

图23B例示了数字摄像机9500的例子。数字摄像机9500包括内含在外壳9501中的显示部分9503和各种操作部分。不必说，数字摄像机9500的结构不局限于上方的结构，该结构至少可以包括含有背栅电极的薄膜晶体管，并且可以适当设置附件。驱动电路和像素部分在相同衬底上形成，这导致制造成本的降低。因此，可以实现含有具有高电特性的薄膜晶体管的数字摄像机。

图23C例示了移动电话9100的例子。移动电话9100含有两个外壳，即，外壳9102和外壳9101。利用接合部分9103将外壳9102和外壳9101接合在一起，以便移动电话是可折叠的。显示部分9104内含在外壳9102中，外壳9101包括操作键9106。不必说，移动电话9100的结构不局限于上方的结构，该结构至少可以包括含有背栅电极的薄膜晶体管，并且可以适当设置附件。驱动电路和像素部分在相同衬底上形成，这导致制造成本的降低。因此，可以实现含有具有高电特性的薄膜晶体管的移动设备。

图23D例示了便携式计算机9300的例子。计算机9300含有两个外壳，即，外壳9301和外壳9302。将外壳9301和外壳9304接合在一起，以便可以打开和合上计算机。显示部分9303内含在外壳9301中，外壳9402包括键盘9304等。不必说，计算机9300的结构不局限于上方的结构，该结构至少可以包括含有背栅电极的薄膜晶体管，并且可以适当设置附件。驱动电路和像素部分在相同衬底上形成，这导致制造成本的降低。因此，可以实现含有具有高电特性的薄膜晶体管的计算机。

图24A例示了电视机9600的例子。在电视机9600中，显示部分9603内含在外壳9601中。显示部分9603可以显示图像。并且，在图24A中外壳9601支承在支架(stand)9605上。

电视机9600可以利用外壳9601的操作开关或分立遥控器9610操作。频道和音量可以利用遥控器9610的操作键9609控制，以便可以控制显示在显示部分9603上的图像。并且，遥控器9610可以设置有显示从遥控器9610输出的数据的显示部分9607。

注意，电视机9600设置有接收器、调制解调器等。利用接收器可以接收一般电视广播。并且，当电视机9600通过调制解调器有线或无线连接地与通信网络连接时，可以进行单向(从发送器到接收器)或双向(在发送器和接收器之间或在接收器之间)数据通信。

图24B例示了数字相框9700的例子。例如，在数字相框9700中，显示部分9703内含在外壳9701中。显示部分9703可以显示多种图像，例如，显示部分9703可以显示利用数字照相机等拍摄的图像的数据，并且起普通相框的作用。

注意，数字相框9700设置有操作部分、外部连接端子(USB(通用串行总线)端子、可以与像USB电缆那样的各种电缆连接的端子等)、记录媒体插入部分等。尽管这些部件可以设置在设置显示部分的平面上，但对于数字相框9700的设计，将它们设置在侧面或后面是优选的。例如，将存储数字照相机拍摄的图像的数据的存储器插入数字相框的存储媒体插入部分中，从而可以传送图像数据。然后将图像数据显示在显示部分9703上。

数字相框9700可以配置成无线地发送和接收数据。可以采用无线地传送所希望的图像数据加以显示的结构。

图25A例示了与例示在图23C中的移动电话不同的移动电话1000的例子。移动电话1000包括内含在外壳1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、传声器1006等。

在例示在图25A中的移动电话1000中，当人用他/她的手指等触摸显示部分1002时，可以输入数据。另外，当用他/她的手指等触摸显示部分1002时，可以进行像打电话或写邮件那样的操作。

显示部分1002主要存在三种屏幕模式。第一模式是主要用于显示图像的显示模式；第二模式是主要用于输入像文本那样的数据的输入模式；和第三模式是结合显示模式和输入模式两种模式的显示和输入模式。

例如，在打电话或写邮件的情况下，为显示部分1002选择主要用于输入文本的文本输入模式，以便可以输入显示在屏幕上的文本。在这种情况下，在显示部分1002的屏幕的几乎整个区域上显示键盘或数字按钮是优选的。

当在移动电话1000的内部设置了包括像陀螺仪或加速度传感器那样检测倾斜的传感器的检测器件时，可以通过确定移动电话1000的安装方向(对于风景模式或肖像模式，移动电话1000是否被水平或垂直放置)自动切换显示部分1002的屏幕中的显示。

屏幕模式通过触摸显示部分1002或操作外壳1001的操作按钮1003来切换。或者，可以视显示在显示部分1002上的图像的类型而定地切换屏幕模式。例如，当显示在显示部分上的图像的信号是运动图像数据的信号时，将屏幕模式切换到显示模式。当信号是文本数据的信号时，将屏幕模式切换到输入模式。

并且，在输入模式下，当在检测显示部分1002中的光传感器检测的信号的同时，在指定时段内未进行触摸显示部分1002的输入时，可以控制屏幕模式，以便从输入模式切换到显示模式。

显示部分1002也可以起图像传感器的作用。例如，当用手掌或手指触摸显示部分1002时，拍摄掌纹、指纹等的图像，从而可以进行身份验证。并且，通过在显示部分中设置发出近红外光的背光源或传感光源，可以拍摄手指静脉、手掌静脉等的图像。

图25B例示了移动电话的另一个例子。图25B中的蜂窝式电话含有外壳9411中的显示设备9410和外壳9401中的通信设备9400，显示设备9410包括显示部分9412和操作部分9413；通信设备9400包括操作按钮9422、外部输入端子9423、传声器9424、扬声器9405、和当接收电话呼叫时发光的发光部分9406。具有显示功能的显示设备9410可以沿着箭头所指的两个方向从具有电话功能的通信设备9400上拆下或附在其上。因此，显示设备9410和通信设备9400可以沿着它们的短边或长边附在一起。另外，当只需显示功能时，可以从通信设备9400上拆下显示设备9410，单独使用。可以通过每个都含有可充电电池的通信设备9400和显示设备9410之间的无线或有线通信发送或接收图像或输入信息。

本申请基于2008年11月13日向日本专利局提交的日本专利申请第2008-291329号，在此通过引用并入其全部内容。

Claims

1.一种显示器件，包含：

在绝缘表面上的第一栅电极；

在所述第一栅电极上的第一绝缘层；

在所述第一绝缘层上的第一源极区或第一漏极区；

在所述第一源极区或所述第一漏极区上的源电极或漏电极；

在所述源电极或所述漏电极上的第二源极区或第二漏极区；

在所述第二源极区或所述第二漏极区上的氧化物半导体层；

覆盖所述氧化物半导体层的第二绝缘层；和

在所述第二绝缘层上的第二栅电极，

其中，所述氧化物半导体层形成于所述第一绝缘层上，并与所述第一栅电极重叠，

所述氧化物半导体层的至少一部分布置在所述源电极和所述漏电极之间，并且

所述第二栅电极与所述氧化物半导体层以及所述第一栅电极重叠。

2.按照权利要求1所述的显示器件，

其中，所述第一源极区和所述第一漏极区的侧表面的至少一部分与所述氧化物半导体接触，并且所述第二源极区和所述第二漏极区的上表面和侧表面的至少一部分与所述氧化物半导体接触。

3.按照权利要求1所述的显示器件，其中，所述第一栅电极的宽度大于所述第二栅电极的宽度。

4.按照权利要求1所述的显示器件，其中，所述第一栅电极的宽度小于所述第二栅电极的宽度。

5.按照权利要求1所述的显示器件，其中，所述第二栅电极的宽度小于所述源电极与所述漏电极之间的距离。

6.按照权利要求1所述的显示器件，其中，所述显示器件内含在从如下组中选择的一种中：电子纸、便携式信息终端设备、照相机、计算机、电视机、数字相框、和移动电话。

7.按照权利要求1所述的显示器件，其中，所述第一栅电极和所述第二栅电极具有相同的电位。

8.按照权利要求1所述的显示器件，其中，所述第一栅电极和所述第二栅电极具有不同的电位。

9.一种半导体器件，包含：

像素部分和驱动电路，

其中，所述像素部分至少包括含有第一氧化物半导体层的第一薄膜晶体管，

所述驱动电路包括EDMOS电路，所述EDMOS电路至少包括含有第二氧化物半导体层的第二薄膜晶体管和含有第三氧化物半导体层的第三薄膜晶体管，

所述第三薄膜晶体管包括在所述第三氧化物半导体层下方的第一栅电极和在所述第三氧化物半导体层上方的第二栅电极，并且

所述第三氧化物半导体层的至少一部分布置在源电极和漏电极之间，源极区设置在所述源电极的上方和下方，漏极区设置在所述漏电极的上方和下方；并且，所述第二栅电极与所述第三氧化物半导体层以及所述第一栅电极重叠。

10.按照权利要求9所述的半导体器件，其中，所述第一薄膜晶体管与像素电极电连接，且所述像素电极利用与所述第二栅电极相同的材料形成。

11.按照权利要求9所述的半导体器件，其中，所述第一薄膜晶体管与像素电极电连接，且所述像素电极使用与所述第二栅电极不同的材料形成。

12.按照权利要求9所述的半导体器件，其中，所述第一氧化物半导体层、所述第二氧化物半导体层、所述第三氧化物半导体层、源极区、和漏极区包括铟、镓、和锌的至少一种。

13.按照权利要求9所述的半导体器件，其中，所述第一栅电极和所述第二栅电极具有相同的电位。

14.按照权利要求9所述的半导体器件，其中，所述第一栅电极和所述第二栅电极具有不同的电位。

15.按照权利要求9所述的半导体器件，其中，所述半导体器件内含在从如下组中选择的一种中：电子纸、便携式信息终端设备、相机、计算机、电视机、数字相框、和移动电话。

16.一种制造半导体器件的方法，包含如下步骤：

在绝缘表面上形成第一栅电极；

在所述第一栅电极上形成第一绝缘层；

在所述第一栅极绝缘层上形成第一源极区或第一漏极区；

在所述第一源极区或所述第一漏极区上形成源电极或漏电极；

在所述源电极或所述漏电极上形成第二源极区或第二漏极区；

在对所述第一绝缘层、所述第二源极区和所述第二漏极区进行等离子体处理之后，在所述第二源极区和所述第二漏极区上形成氧化物半导体层；

形成覆盖所述氧化物半导体层的第二绝缘层；和

在所述第二绝缘层上形成第二栅电极。

17.按照权利要求16所述的制造半导体器件的方法，其中，所述半导体器件内含在从如下组中选择的一种中：电子纸、便携式信息终端设备、相机、计算机、电视机、数字相框、和移动电话。

18.按照权利要求16所述的制造半导体器件的方法，其中，进行引入氩气和利用RF功率生成等离子体的反向溅射，以便对所述第一绝缘层进行等离子体处理。

19.按照权利要求16所述的制造半导体器件的方法，进一步包含在形成所述氧化物半导体层之后进行热处理。

20.按照权利要求19所述的制造半导体器件的方法，其中，在200℃到600℃下，在氮气氛中进行所述热处理。