JP4338988B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4338988B2 JP4338988B2 JP2003040636A JP2003040636A JP4338988B2 JP 4338988 B2 JP4338988 B2 JP 4338988B2 JP 2003040636 A JP2003040636 A JP 2003040636A JP 2003040636 A JP2003040636 A JP 2003040636A JP 4338988 B2 JP4338988 B2 JP 4338988B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- film
- semiconductor film
- semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザー光を用いて絶縁表面上に結晶成長させた結晶質半導体膜を用い、電界効果型トランジスタ、特に薄膜トランジスタを用いた半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の１つである半導体表示装置は、その駆動回路がシリコン基板上に形成されており、ＦＰＣ等を介してガラス基板上の画素部と接続されていた。しかしＩＣと、画素部が形成されたガラス基板とをＦＰＣ等で接続すると、接続している部分が物理的な衝撃に弱いという問題があった。特にＦＰＣのピン数が多ければ多いほどこの傾向は強い。
【０００３】
そこで、半導体表示装置の駆動回路やコントローラを、画素部と同じガラス基板上に集積する技術（システムオングラス）が盛んに研究開発されている。システムオングラスの実現により、ＦＰＣのピン数を抑えて上述した問題を回避することができ、なおかつ、半導体表示装置自体の大きさを抑えることができる。
【０００４】
例えば半導体表示装置の１つであるアクティブマトリクス型の液晶表示装置の場合、画素部に設けられた複数の画素のうちの１つまたは幾つかを順に選択する走査線駆動回路と、選択された画素に画像情報を有する信号（ビデオ信号）を入力する信号線駆動回路とを同じガラス基板上に形成することで、液晶表示装置の物理的衝撃に対する耐性を高めることができ、液晶表示装置自体の大きさを抑えることができる。
【０００５】
さらに近年では、今までシリコン基板上に形成されてきたコントローラも、駆動回路に加えて、ガラス基板上に一体形成することが試みられている。コントローラと駆動回路を、共に画素部と同じガラス基板上に一体形成することが可能になれば、半導体表示装置の大きさを飛躍的に抑えることができ、物理的衝撃に対する耐性もより高めることが可能になる。
【０００６】
【発明が解決しようとする課題】
しかし、コントローラは、駆動回路や画素部の動作のタイミングを決定する信号を生成したり、外部のビデオソースから与えらる一定の規格のビデオ信号を、その駆動回路や画素部の仕様に合わせて処理したりする機能を有している。そのため、半導体表示装置の規格及び仕様、または駆動方法に合わせて、その都度コントローラ自体の設計を変える必要がある。
【０００７】
例えばコントローラの設計を変えて種々の試作品を作製する必要が生じたり、顧客毎にコントローラの設計を変えなくてはならなかったりすると、コントローラを駆動回路及び画素部と共に、ガラス基板上に一体形成している場合、そのたび毎に画素部及び駆動回路を含めた全てのマスクを変えなくてはならず、半導体表示装置の製造コストを抑えることが難しくなる。
【０００８】
特に近年、半導体表示装置は様々な電子機器の表示部に用いられているため、多品種少量生産の傾向が強くなってきている。そのため、コントローラをガラス基板上に一体形成すると、上述したコントローラの設計変更に伴うコストの増加が重要な問題となることが予想される。
【０００９】
本発明は上述した問題に鑑み、設計変更に伴うコストを抑えることができる特定用途向けの半導体集積回路を備えた半導体装置の作製方法と、該作製方法を用いて形成された半導体装置の考案を第１の課題とする。
【００１０】
また半導体装置に用いる基板は、コストの面から単結晶シリコン基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすい。そのため、ガラス基板上に結晶質ＴＦＴを形成する場合において、半導体膜の結晶化にレーザーアニールを用いることは、ガラス基板の熱変形を避けるのに非常に有効である。レーザーアニールの特徴は、輻射加熱或いは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが挙げられている。
【００１１】
なお、ここでいうレーザーアニール法とは、半導体基板又は半導体膜に形成された損傷層を再結晶化する技術や、基板上に形成された半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザー発振装置、ＹＡＧレーザーに代表される固体レーザー発振装置であり、レーザー光の照射によって半導体の表面層を数十ナノ〜数十マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
【００１２】
レーザーアニール法を用いて形成された結晶質半導体膜は、一般的に複数の結晶粒が集合して形成される。その結晶粒の位置と大きさはランダムなものであり、結晶粒の位置や大きさを指定して結晶質半導体膜を形成する事は難しい。そのため前記結晶質半導体膜を島状にパターニングすることで形成された活性層中には、結晶粒の界面（粒界）が存在することがある。
【００１３】
なお粒界とは、結晶粒界とも呼ばれる、面欠陥に分類される格子欠陥の１つである。面欠陥には粒界の他に、双晶面や積層欠陥などが含まれるが、本明細書ではダングリングボンドを有する電気的に活性な面欠陥、つまり粒界と積層欠陥をまとめて粒界と総称する。
【００１４】
結晶粒内と異なり、粒界には非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性が低下することが知られている。よって、例えば半導体素子としてＴＦＴを形成する場合に、粒界が活性層、特にチャネル形成領域中に存在すると、ＴＦＴの移動度が著しく低下したり、オン電流が低減したり、また粒界において電流が流れるためにオフ電流が増加したりと、ＴＦＴの特性に重大な影響を及ぼす。また同じ特性が得られることを前提に作製された複数のＴＦＴにおいて、活性層中の粒界の有無によって特性がばらついたりする。
【００１５】
半導体膜にレーザー光を照射したときに、得られる結晶粒の位置と大きさがランダムになるのは、以下の理由による。レーザー光の照射によって完全溶融した液体半導体膜中に固相核生成が発生するまでには、ある程度の時間が掛かる。そして時間の経過と共に、完全溶融領域において無数の結晶核が発生し、該結晶核からそれぞれ結晶が成長する。この結晶核の発生する位置は無作為であるため、不均一に結晶核が分布する。そして、互いの結晶粒がぶつかり合ったところで結晶成長が終了するため、結晶粒の位置と大きさは、ランダムなものとなる。
【００１６】
駆動回路やコントローラに用いるトランジスタには高速動作が要求されるが、上述したように粒界の存在しない単結晶珪素膜をレーザーアニール法で形成するのは難しく、レーザーアニール法を用いて結晶化された結晶質半導体膜を活性層とするＴＦＴで、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは、今日まで得られていない。
【００１７】
本発明は上述した問題に鑑み、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を第２の課題とする。
【００１８】
【課題を解決するための手段】
本発明者らは、凹凸を有する絶縁膜上に半導体膜を形成し、該半導体膜にレーザー光を照射すると、結晶化された半導体膜の、絶縁膜の凸部上に位置する部分において選択的に粒界が形成されることを見出した。
【００１９】
図４２に、凹凸を有する絶縁膜上に形成された２００ｎｍの非晶質半導体膜に、連続発振のレーザー光を走査速度が５ｃｍ／ｓｅｃとなるように照射したときの、レーザー光の走査方向と垂直な方向におけるＴＥＭの断面像を示す。図４２（Ｂ）に、図４２（Ａ）に示したＴＥＭの断面像を模式的に図示する。図４２（Ｂ）において、８１０１及び８１０２は絶縁膜に形成された凸部である。そして結晶化された半導体膜８１０４は、凸部８１０１、８１０２の上部において粒界８１０３を有している。
【００２０】
図４２（Ｂ）に示すとおり、凸部８１０１、８１０２の上部において粒界８１０３が形成されている。本発明者らは、これはレーザー光の照射により一時的に半導体膜が溶融することで、絶縁膜の上部に位置していた半導体膜が凹部の底部方向に向かって体積移動し、そのため凸部の上に位置する半導体膜が薄くなり、応力に耐えられなくなって粒界が生じたのではないかと考えた。そして、このように結晶化された半導体膜は、凸部の上部において粒界が選択的に形成される一方、凹部（点線で示す領域）８１０１、８１０２に位置する部分には粒界が形成されにくい。なお凹部は、凸部が形成されていない窪んだ領域を指す。
【００２１】
また図２６に、凹凸を有する下地膜上に形成された１５０ｎｍの非晶質半導体膜に、凸部の長手方向に沿って、連続発振の出力エネルギー５．５Ｗのレーザー光を、走査速度が５０ｃｍ／ｓｅｃとなるように照射したときの試料を、上面から観たＴＥＭの像を示す。また、説明を分かり易くするために、図２７に、図２６に示したＴＥＭの像を模式的に示す。
【００２２】
凸部８００１の幅は０．５μm、凹部の幅は０．５μｍ、凸部の厚さは２５０ｎｍである。図２６、図２７において、半導体膜のうち、８００１に示す領域は凸部の上部に位置する部分に相当し、８００２に示す領域は凹部の上部に位置する部分に相当する。図２７に示すとおり、凸部８００１の上部において、半導体膜に粒界８００３が形成されている。
【００２３】
図２８は、図２６において示した試料と同じ条件で作製された試料を、セコエッチした後の、レーザー光の走査方向に対して垂直な方向における断面の、ＴＥＭ像である。凹凸を有する下地膜は３層の絶縁膜から構成されており、窒化珪素からなる第１の絶縁膜上に、ストライプ状の酸化珪素からなる第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を覆って酸化珪素からなる第３の絶縁膜が形成されている。
【００２４】
なおセコエッチは、Ｋ2Ｃｒ2Ｏ7とＨＦを混合した水溶液を用い、室温で７５秒行なった。
【００２５】
図２８に示すとおり、セコエッチにより凸部８００９上の粒界８００５が広がり、その位置がより明確になってる。なお、凸部８００９内に見える白い部分は、セコエッチにより、半導体膜の粒界を通して酸化珪素がエッチングされてしまっていることを示している。またレーザー光の照射により、半導体膜８００６の表面が平坦化されている。
【００２６】
このことから本発明者らは、レーザー光の照射により一次的に半導体膜が溶融することで、絶縁膜の上部に位置していた半導体膜が凹部の底部方向に向かって体積移動し、そのため凸部の上に位置する半導体膜が薄くなり、応力に耐えられなくなったことが、凸部上に粒界が生じた要因の１つではないかと考えた。
【００２７】
また図２９（Ａ）〜（Ｆ）に、凹凸を有する絶縁膜上に形成された半導体膜にレーザー光を照射した際の、半導体膜における温度分布の経時変化のシミュレーション結果を示す。グラフで下側の凹凸が酸化膜で形成した下地膜８００８を表している。また、上側のライン８００９がシリコンと空気層の境界であり、レーザー光が照射されている部分を示している。酸化膜厚、シリコン膜厚ともに２００ｎｍで凹凸間隔は１μｍとなっている。レーザー光照射の条件はガウシアンでピークエネルギー密度４５０００Ｗ／ｃｍ2で、σ＝７×１０-5ｓｅｃで設定した。
【００２８】
図２９（Ａ）がレーザー光の照射直後の温度分布を示しており、以下図２９（Ｂ）〜（Ｆ）は、それぞれ2.5μsec後毎の温度分布を示している。
【００２９】
色が濃く示されている領域が、最も温度が高いと考えられる部分であり、図２９（Ａ）から（Ｆ）へ状態が移行するにつれて、色の濃い部分が少なくなっているのがわかる。特に、シリコン８００９の温度は、時間の経過と共に、下地膜８００８の凹部上の部分が、凸部上の部分よりも先に温度が低下しているのがわかる。
【００３０】
図３０に、凹凸を有する絶縁膜上に形成された半導体膜にレーザー光を照射した際の、半導体膜の位置による温度の経時変化のシミュレーション結果を示す。
【００３１】
図３０に示すグラフは、縦軸が半導体膜の温度（Ｋ）を示しており、横軸が時間（秒）を示している。実線は凸部上に位置する半導体膜の温度を示しており、破線が凹部上に位置する半導体膜の温度を示している。図３０のシミュレーションでは、１６００Ｋにおいて相転移にともない温度降下が一次停止しているが、相転移の後、破線で示した凹部上の半導体膜が、凸部上の半導体膜に比べて先に温度降下が開始されており、早く相転移しているのがわかる。
【００３２】
これは、レーザー光の照射により半導体膜が溶融した後、該半導体膜内の熱が絶縁膜に放熱される際、絶縁膜と接している面積がより大きい部分において効率的に放熱が行われるためであると考えられる。よって、半導体膜と絶縁膜との接している面が平坦な部分よりも、接している面どうしが交わっている部分の方が絶縁膜への放熱が効率的である。また、絶縁膜の熱容量が大きい部分の方が、より効率的に放熱が行われる。例えば、凹部近傍の方が凸部近傍よりも、一定の範囲内における絶縁膜の体積が大きいため熱容量が大きいので、逃げた熱がこもりにくく、効率的に放熱が行われる。よって、凹部近傍の方が凸部近傍よりも結晶核が早く出来やすい。
【００３３】
そして時間の経過と共に、凹部近傍において生成された結晶核から、凸部上に向かって結晶成長が進む。そして隣り合う凹部近傍から進んだ結晶成長が、互いにその中間付近である凸部上においてぶつかり合うことが、凸部上に粒界が生じた要因の１つではないかと考えた。
【００３４】
いずれにしろ、このように結晶化された半導体膜は、凸部の上部において粒界が選択的に形成される一方、凹部（点線で示す領域）に位置する部分には粒界が形成されにくい。
【００３５】
そこで本発明者らは、レーザー光で結晶化された半導体膜のうち、凹部上に設けられた粒界の比較的少ない部分をＴＦＴの活性層に用い、さらに該ＴＦＴを複数基板上にレイアウトして、ASIC（Application Specific Integrated Circuit）の様に回路を設計し、半導体装置を作製することを考えた。
【００３６】
具体的には、ストライプまたは矩形状の凹凸を有する絶縁膜上に半導体膜を形成し、連続発振のレーザー光を照射する。なお、レーザー光の走査方向は、必ずしも該絶縁膜の凹凸の長手方向に沿うようにする必要はない。このとき、連続発振のレーザー光を用いるのが最も好ましいが、パルス発振のレーザー光を用いても良い。なお、凸部は様々な形状が可能であるが、レーザー光の走査方向に対して垂直な方向における凸部の断面は、例えば矩形、三角形または台形であっても良い。レーザー光の照射により、凸部上の半導体膜は凹部上に体積移動するため、凸部上の半導体膜に応力が集中的にかかるようになり、凹部上の半導体膜中に粒界が形成されにくくなる。
【００３７】
次に下地膜の凸部上に位置する結晶性の芳しくない部分を除去し、結晶性の優れた凹部上の半導体膜を活性層として用い、複数のＴＦＴを形成する。このとき、凹部上の半導体膜は、凸部と一部接していても良いし、接していなくとも良い。
【００３８】
凹部上に位置する半導体膜をＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができ、ＴＦＴの特性のバラツキを抑えることができる。
【００３９】
また、平坦な下地膜上の半導体膜の上に形成された絶縁膜にコンタクトホールを形成する際に、コンタクトホールのマスクがずれると、半導体膜の下に位置する下地膜がエッチングされて、該半導体膜に接するように形成された電極が断切れを起こすことがある。本発明では半導体膜の、特にソース領域とドレイン領域となる部分が、凸部と接するようにすることで、半導体膜の下に位置する下地膜がエッチングされずに、凸部の一部がエッチングされるので、ソース領域またはドレイン領域に接する配線の断切れを防ぐことができる。よって、コンタクトホールが活性層中に納まるようにするためだけにソース領域とドレイン領域の部分を大きくする必要がないので、コンタクトの確保のために集積密度が低下するのを防ぐことができる。
【００４０】
なお、絶縁膜の凹部上に位置する半導体膜は比較的粒界が形成されにくく、結晶性が優れているが、必ずしも粒界を含まないわけではない。たとえ粒界が存在したとしても絶縁膜の凸部上に位置する半導体膜に比較すると、その結晶粒は大きく、結晶性が比較的優れていると言える。よって、絶縁膜の形状を設計した段階で、半導体膜の粒界が形成される位置をある程度予測することができる。つまり本発明では粒界が形成される位置を選択的に定めることができるので、活性層、より望ましくはチャネル形成領域に粒界がなるべく含まれないように、活性層をレイアウトすることが可能になる。
【００４１】
なお、レーザー光のレーザービームのエッジの近傍は、中央付近に比べて一般的にエネルギー密度が低く、半導体膜の結晶性も劣る場合が多い。そのためレーザー光を走査する際に、後にＴＦＴのチャネル形成領域となる部分と、その軌跡のエッジとが重ならないようにするのが望ましい。
【００４２】
そこで、設計の段階で得られた、基板上面から見た絶縁膜または半導体膜の形状のデータ（パターン情報）を記憶手段に記憶し、そのパターン情報と、レーザー光のレーザービームの走査方向と垂直な方向における幅とから、少なくともＴＦＴのチャネル形成領域となる部分と、レーザー光の軌跡のエッジとが重ならないように、レーザー光の走査経路を決定するようにしても良い。そして、マーカーを基準として基板の位置を合わせ、決定された走査経路にしたがってレーザー光を基板上の半導体膜に対して照射する。
【００４３】
上記構成により、基板全体にレーザー光を照射するのではなく、少なくとも必要不可欠な部分にのみレーザー光を走査するようにすることができる。よって、不必要な部分にレーザー光を照射するための時間を省くことができ、よって、レーザー光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。また不必要な部分にレーザー光を照射し、基板にダメージが与えられるのを防ぐことができる。
【００４４】
なお、レーザー光の照射位置を決めるためのマーカーは、基板を直接レーザー光等によりエッチングすることで形成しても良いし、凹凸を有する絶縁膜を形成する際に、同時に絶縁膜の一部にマーカーを形成するようにしても良い。また、実際に形成された絶縁膜または半導体膜の形状をＣＣＤ等の撮像素子を用いて読み取り、データとして第１の記憶手段に記憶し、第２の記憶手段に設計の段階で得られた絶縁膜または半導体膜のパターン情報を記憶し、第１の記憶手段に記憶されているデータと、第２の記憶手段に記憶されているパターン情報とを照合することで、基板の位置合わせを行うようにしても良い。
【００４５】
なお、レーザー光のエネルギー密度は、一般的には完全に均一ではなく、レーザービーム内の位置によりその高さが変わる。本発明では、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体に、一定のエネルギー密度のレーザー光を照射することが必要である。よって本発明では、レーザー光の走査により、均一なエネルギー密度を有する領域が、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体と完全に重なるような、エネルギー密度の分布を有するレーザービームを用いることが必要である。上記エネルギー密度の条件を満たすためには、レーザービームの形状を、矩形または線形等にすることが望ましいと考えられる。
【００４６】
さらにスリットを介し、レーザービームのうちエネルギー密度の低い部分を遮蔽するようにしても良い。スリットを用いることで、比較的均一なエネルギー密度のレーザー光を凹部の平らな面全体に照射することができ、結晶化を均一に行うことができる。またスリットを設けることで、絶縁膜または半導体膜のパターン情報に応じて部分的にレーザービームの幅を変えることができ、チャネル形成領域、さらにはＴＦＴの活性層のレイアウトにおける制約を小さくすることができる。なおレーザービームの幅とは、走査方向と垂直な方向におけるレーザービームの長さを意味する。
【００４７】
また複数のレーザー発振装置から発振されたレーザー光を合成することで得られた１つのレーザービームを、レーザー結晶化に用いても良い。上記構成により、各レーザー光のエネルギー密度の弱い部分を補い合うことができる。
【００４８】
また半導体膜を成膜した後、大気に曝さないように（例えば希ガス、窒素、酸素等の特定されたガス雰囲気または減圧雰囲気にする）レーザー光の照射を行い、半導体膜を結晶化させても良い。上記構成により、クリーンルーム内における分子レベルでの汚染物質、例えば空気の清浄度を高めるためのフィルター内に含まれるボロン等が、レーザー光による結晶化の際に半導体膜に混入するのを防ぐことができる。
【００４９】
また、複数のＴＦＴは、回路の仕様に関わらず、基板上にレイアウトしておく。そして、該複数のＴＦＴがそれぞれ有するソース、ドレイン及びゲートの３つの端子を、該複数のＴＦＴが形成されている層または該層とは異なる層に形成された配線で適宜電気的に接続し、所望する仕様の回路を形成する。このとき、基板上に形成された全てのＴＦＴを用いる必要はなく、回路の仕様によって用いないＴＦＴが存在していても良い。
【００５０】
複数のＴＦＴの数は、そのサイズ及び極性ごとに、所望の回路の設計が可能な程度に揃えておく必要がある。そのサイズ及び極性ごとにＴＦＴを増やせば増やすほど、設計の幅が広がり、様々な仕様の回路を作製することが可能になる。逆にＴＦＴの数を増やしすぎると、回路に用いないＴＦＴの数が増え、半導体表示装置の大きさを抑えることが難しくなる。よって、回路用に基板上に形成しておくＴＦＴの数、サイズ及び極性等はこれらの兼ね合いを考慮し、設計者が適宜設定すれば良い。
【００５１】
また上記ＴＦＴのうちの幾つかの活性層及びゲートを予め接続しておき、それを１つの単位（基本セル）として複数形成しておいても良い。そして、該基本セルの有する各ＴＦＴのソース、ドレインまたはゲートを互いに配線で接続することで、該基本セルから様々な論理素子を形成し、該論理素子の組み合わせで所望の回路を設計するようにしても良い。
【００５２】
また上記構成の他に、幾つかのＴＦＴの活性層及びゲートを接続して形成される種々の論理素子を予め基板上に用意しておき、各論理素子の端子を、論理素子が有するＴＦＴが形成されている層または該層とは異なる層に形成された配線で適宜接続し、所望する仕様の回路を形成しても良い。
【００５３】
上記構成により、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線の設計のみ変更すれば良いので、配線のパターニング用のマスクと、配線のコンタクトホール用のマスクの少なくとも２枚変更すれば良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【００５４】
また、半導体表示装置の画素部や駆動回路の仕様は決まっているが、画素部及び駆動回路の仕様に合ったコントローラの仕様が未決定の場合、配線以外のＴＦＴまたは回路素子の部分を先に作製してしまうことができる。その後、顧客から受注したコントローラの仕様に合わせて、各ＴＦＴまたは回路素子を接続する配線を設計し、作製することにより、所望の仕様のコントローラを作製することができる。よってコントローラの仕様が未決定の段階で、半導体表示装置の作製を開始することができるので、顧客からの発注を受けて製品を顧客に渡すまでの時間（TAT：Turn Around Time）を短くすることができ、顧客サービスを向上させることができる。
【００５５】
なお、本発明はコントローラの設計方法に限定されず、信号線駆動回路や走査線駆動回路を含む駆動回路や、その他の多種多様な回路の設計に用いることが可能である。
【００５６】
【発明の実施の形態】
次に、本発明の半導体装置の作製方法について説明する。
【００５７】
まず、図１（Ａ）または図３２（Ａ）に示すように、矩形またはストライプ形状の凸部１０１ａを有する下地膜１０１を基板上に形成する。図１（Ａ）のＡ−Ａ’における断面図が図１（Ｂ）に相当する。図３２（Ａ）のＡ−Ａ’における断面図が図３２（Ｂ）に相当する。
【００５８】
基板（図示せず）は、後の工程の処理温度に耐えうる材質であれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラスなどのガラス基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いることができる。また、処理温度に耐えうる程度に耐熱性を有するプラスチック基板を用いてもよい。
【００５９】
また本実施の形態では、下地膜１０１として酸化珪素膜を用いた。なお、下地膜１０１の材料はこれに限定されず、後の工程における熱処理に耐え得る材料で、なおかつＴＦＴの特性に悪影響を与えうるアルカリ金属が、後に形成される半導体膜に混入するのを防ぐことができ、凹凸を形成することができる絶縁膜であれば良い。なおこの凹凸の形成の仕方については、後段において詳しく説明する。また、これらの他の絶縁膜を用いても良いし、単一の層からなる絶縁膜ではなく２層以上の絶縁膜の積層構造であってもよい。
【００６０】
次に、下地膜１０１を覆うように、半導体膜１０２を形成する。半導体膜１０２は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により成膜することができる。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶質半導体膜であっても良い。また珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。また、下地膜１０１を成膜した後、大気開放せずに連続的に成膜することで、半導体膜と下地膜との間に不純物が混入するのを防ぐことができる。
【００６１】
なお、凸部間の幅が大きすぎたり小さすぎたりすると、本発明の効果は得られない。また凸部の高さが高すぎると、後に形成される半導体膜が凸部のエッジ近傍において膜切れを起こす可能性が高くなる。また、低すぎても本発明の効果は得られない。凸部１０１ａの断面形状及びそのサイズついては、半導体膜の厚さとの兼ね合いを考慮し、設計者が適宜設定することができる。凸部間の幅Ｗｓは０．０１μｍ〜２μｍ、より望ましくは０．１μｍ〜１μｍ程度にするのが好ましい。また、凸部の高さＷｈは０．０１μｍ〜３μｍ、より望ましくは０．１μｍ〜２μｍ程度にするのが好ましい。または凸部の高さを小さくし、Ｗｈを０．０１μｍ〜１μｍ、より望ましくは０．０５μｍ〜０．２μｍ程度にしても良い。
【００６２】
次に、図２（Ａ）または図３３（Ａ）に示すように、半導体膜１０２にレーザー光を照射する。図２（Ａ）は図１（Ａ）の後の工程に相当し、図３３（Ａ）は図３２（Ａ）の後の工程に相当する。なお、図２（Ｂ）は、図２（Ａ）の破線Ａ−Ａ’における断面図に相当する。また、図３３（Ｂ）は、図３３（Ａ）の破線Ａ−Ａ’における断面図に相当する。
【００６３】
このとき、レーザー光の走査方向は、後に形成されるチャネル形成領域においてキャリアが移動する方向と同じ方向に揃える。本実施の形態では、図２（Ａ）または図３３（Ａ）において矢印で示したように、走査方向を矩形の凸部１０１ａの長手方向に揃えてレーザー光を照射した。レーザー光の照射により、半導体膜１０２は一次的に溶融し、図２（Ｂ）または図３３（Ｂ）において白抜きの矢印で示したように、凸部の上部から凹部に向かってその体積が移動する。そして表面が平坦化され、なおかつ結晶性が高められた半導体膜１０３が形成される。レーザー光のエネルギー密度は、レーザービームのエッジの近傍において低くなっており、そのためエッジの近傍は結晶粒が小さく、結晶の粒界に沿って突起した部分（リッジ）が出現する。そのため、レーザー光のレーザービームの軌跡のエッジと、チャネル形成領域となる部分または半導体膜１０２の凹部上に位置する部分とが重ならないように照射する。
【００６４】
本発明では公知のレーザーを用いることができる。レーザー光は連続発振であることが望ましいが、パルス発振であってもある程度本発明の効果を得ることができると考えられる。レーザーは、気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザーとして、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザー、Ｙ2Ｏ3レーザーなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ、Ｙｂ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザーが適用される。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【００６５】
またさらに、固体レーザーから発せられらた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
【００６６】
半導体膜１０３は、レーザー光の照射による体積移動により、下地膜１０１の凹部上において膜厚が厚くなり、逆に凸部１０１ａ上において膜厚が薄くなっている。そのため応力によって凸部上に粒界１０４が発生しやすく、逆に凹部上においては結晶性の良い状態が得られる。なお、凹部上において半導体膜１０３が必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても結晶粒が大きいので、結晶性は比較的優れたものとなっている。
【００６７】
なお、半導体膜の結晶化に際し、レーザー光の照射の工程と、触媒を用いて半導体膜を結晶化させる工程とを組み合わせていても良い。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることができる。
【００６８】
次に、図３（Ａ）または図３４（Ａ）に示すように、半導体膜１０３の表面をエッチングしていき、下地膜１０１の凸部１０１ａの上面を露出させる。図３（Ａ）は図２（Ａ）の後の工程に相当し、図３４（Ａ）は図３３（Ａ）の後の工程に相当する。なお、図３（Ｂ）は、図３（Ａ）の破線Ａ−Ａ’における断面図に相当する。また、図３４（Ｂ）は、図３４（Ａ）の破線Ａ−Ａ’における断面図に相当する。上記工程により、下地膜１０１の凹部に存在する半導体膜１０５が形成される。半導体膜１０３の上面からの除去は、どのような方法を用いて行っても良く、例えばエッチングにより行っても良いし、ＣＭＰ法により行っても良い。
【００６９】
この上面からの除去により、凸部１０１ａ上の粒界が存在する部分が除去され、凸部１０１ａ間に相当する凹部の上には、後にチャネル形成領域となる結晶性の良い半導体膜が残される。
【００７０】
次に、図４（Ａ）または図３５に示すように半導体膜１０５をパターニングすることで、活性層となる島状の半導体膜１０６を形成する。図４（Ａ）は図３（Ａ）の後の工程に相当し、図３５（Ａ）は図３４（Ａ）の後の工程に相当する。なお、図４（Ｂ）は、図４（Ａ）の破線Ａ−Ａ’における断面図に相当する。また、図３５（Ｂ）は、図３５（Ａ）の破線Ａ−Ａ’における断面図に相当する。島状の半導体膜１０６は、凸部１０１ａ間に形成される凹部上にその一部が存在する。さらに図３５では、半導体膜１０６は、その一部が凸部１０１ａと接している。ＴＦＴのチャネル形成領域は、半導体膜１０５の凹部上に位置する部分を用いて形成されるように、そのチャネル長、チャネル幅を考慮して、凸部１０１ａのレイアウトを定めるのが望ましい。なお、ソース領域またはドレイン領域となる部分をも凹部上に存在する半導体膜で形成することで、ソース領域とドレイン領域の抵抗を下げることができる。
【００７１】
なお、図４では各島状の半導体膜１０６が、凸部１０１ａと重なっていないが、本発明はこの構成に限定されない。島状の半導体膜１０６の一部が凸部１０１ａ上に重なっていても良い。さらに、互いに分離した複数のチャネル形成領域と、全ての複数のチャネル形成領域を間に挟んでいるソース領域及びドレイン領域とを有し、全ての複数のチャネル形成領域が凸部１０１ａと重なっておらず、ソース領域及びドレイン領域は凸部と一部重なっている、所謂マルチチャネル型のＴＦＴであっても良い。
【００７２】
上述した一連の工程によって得られた島状の半導体膜を活性層として用い、ＴＦＴを作製する。互いに分離した複数のチャネル形成領域を有するＴＦＴの作製工程及びその具体的な構造は様々である。代表的には、島状の半導体膜に不純物を添加し、ソース領域とドレイン領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とが行われる。
【００７３】
なお、本実施の形態ではレーザー光で結晶化した半導体膜の表面を、凸部が露出する程度に除去する工程の後に、パターニングにより島状の半導体膜を形成する工程を行なっているが、本発明はこの構成に限定されない。パターニングにより島状の半導体膜を形成する工程の後に、凸部が露出する程度に島状の半導体膜の表面を除去する工程を行なっても良い。
【００７４】
本発明では、絶縁膜の凹部上に位置する半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができ、ＴＦＴの特性のバラツキを抑えることができる。
【００７５】
そして、ＴＦＴを作製した後、目的とする回路の仕様に合わせて、各ＴＦＴのゲート電極、ソース領域、ドレイン領域を電気的に接続する配線を形成する。図５に、上記ＴＦＴを用いてインバーターとトランスミッションゲートを作製した例について説明する。
【００７６】
図５（Ａ）と図３６に、本発明の作製方法を用いて形成されたインバーターとトランスミッションゲートの上面図を、図５（Ｂ）にその回路図を示す。上述した一連の作製方法を用いて形成された島状の半導体膜を用いて、ｐチャネル型ＴＦＴ１１０、１１１、ｎチャネル型ＴＦＴ１１２、１１３を形成する。これらのＴＦＴ１１０〜１１３は、少なくとも活性層と、ゲート絶縁膜と、ゲート電極とをそれぞれ有している。そして各活性層にはチャネル形成領域と、該チャネル形成領域を挟んでいるソース領域とドレイン領域とが少なくとも設けられている。
【００７７】
なお、ソース領域またはドレイン領域となる不純物領域と、チャネル形成領域との間にＬＤＤ領域やオフセット領域を有していてもよい。
【００７８】
各ＴＦＴは凹部上に活性層を有しており、各活性層は凸部１０１ａ間に位置し、かつ凸部１０１ａとは重なっていない。そして、配線１１５〜１２０によって、各ＴＦＴのソース領域、ドレイン領域またはゲート電極が接続されることで、図５（Ｂ）に示した回路図を有する回路を形成することができる。具体的には、ｐチャネル型ＴＦＴ１１０とｎチャネル型ＴＦＴ１１２とでインバーターを形成されている。また、ｐチャネル型ＴＦＴ１１１とｎチャネル型ＴＦＴ１１３とでトランスミッションゲートが形成されている。Ａに入力された信号に同期して、Ｉｎから入力された信号がサンプリングされＯｕｔから出力される。
【００７９】
上記構成により、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線のレイアウトのみ変更すれば良い。例えば図５の場合では、配線のパターニング用のマスクと、配線のコンタクトホール用のマスクの少なくとも２枚変更すれば良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【００８０】
なお、本発明は上記回路に限定されないことは言うまでもない。また、図５（Ａ）では、配線１１５〜１２０が同じ層に形成されているが、本発明はこれに限定されない。各ＴＦＴを接続する配線は、異なる層に形成されていても良い。各配線を異なる層に形成することで、複雑な接続が可能になり、同じ数のＴＦＴから形成することができる回路の種類が豊富になる。なおＴＦＴの接続は、ダマシンプロセス等によって作製された配線（プラグ）によって行なっても良い。
【００８１】
なお、上記工程において、レーザー光の照射後または結晶化後の半導体膜を下地膜の凸部が露出する程度にエッチングした後において、５００〜６００℃で１分から６０分程度加熱することで、半導体膜内において生じている応力を緩和することができる。
【００８２】
本発明の作製方法で、例えばＬＳＩを用いたＣＰＵ、各種ロジック回路の記憶素子（例えばＳＲＡＭ）、カウンタ回路、分周回路ロジック等を形成することができる。本発明は、様々な半導体装置に適用させることが可能である。
【００８３】
【実施例】
以下、本発明の実施例について説明する。
【００８４】
（実施例１）
本実施例では、実施の形態において島状の半導体膜を部分的にエッチングする例について説明する。
【００８５】
まず、実施の形態の図２に示した状態まで作製する。そして、図６（Ａ）に示すように、後の工程においてＴＦＴのチャネル形成領域となる部分のみを残してマスク１７０で覆う。そして、この状態で半導体膜１０３の表面をエッチングしていき、下地膜１０１の凸部１０１ａの上面を露出させる。なお、図６（Ｂ）は、図６（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。また、図６（Ｃ）は、図６（Ａ）の破線Ｃ−Ｃ’における断面図に相当する。上記工程により、下地膜１０１の凹部に存在する半導体膜１７１が形成される。半導体膜１０３の上面からの除去は、どのような方法を用いて行っても良いが、本実施例ではエッチングで除去した。
【００８６】
この上面からの除去により、マスクで覆われていない部分において、凸部１０１ａ上の粒界が存在する部分が除去される。凸部１０１ａ間に相当する凹部の上には、後にチャネル形成領域となる結晶性の良い半導体膜が残される。
【００８７】
そして、図６に示した状態まで作製した後、半導体膜１７１をパターニングし、図７（Ａ）に示すように島状の半導体膜１７２を形成した。図７（Ｂ）は図７（Ａ）のＢ−Ｂ’における断面図に相当する。また、図７（Ｃ）は、図７（Ａ）の破線Ｃ−Ｃ’における断面図に相当する。島状の半導体膜１７２は、チャネル形成領域となる部分と、ソース領域又はドレイン領域となる部分とで、厚さに差が生じている。またソース領域またはドレイン領域となる部分は、その一部が凸部１０１ａ上に重なっていても良い。
【００８８】
本実施例のようにソース領域とドレイン領域の一部が凸部１０１ａと重なっていることで、ソース領域とドレイン領域の表面を広く確保することができるので、ソース領域またはドレイン領域に接続される配線のコンタクトホールのレイアウトのマージンを大きくとることができる。
【００８９】
また、平坦な下地膜上の半導体膜の上に形成された絶縁膜にコンタクトホールを形成する際に、コンタクトホールのマスクがずれると、半導体膜の下に位置する下地膜がエッチングされて、該半導体膜に接するように形成された電極が断切れを起こすことがある。本発明では半導体膜の、特にソース領域とドレイン領域となる部分が、凸部と接するようにすることで、半導体膜の下に位置する下地膜の代わりに、凸部の一部がエッチングされるので、ソース領域またはドレイン領域に接する配線の断切れを防ぐことができる。
【００９０】
（実施例２）
本実施例では、実施の形態において島状の半導体膜を形成した後に、凸部を除去する例について説明する。
【００９１】
まず、実施の形態の図３５に示した状態まで作製する。ただし本実施例では、エッチング等により凸部だけを除去することができるような構成を有する、下地膜を形成することが肝要である。本実施例で用いる下地膜は、まず窒化珪素からなる第１の下地膜上に、矩形状の酸化珪素から成る第２の下地膜が形成されており、第１及び第２の下地膜を覆うように、酸化珪素からなる第３の下地膜を形成する。なお下地膜の構成はこれに限定されず、エッチング等により凸部だけを除去することができるような構成を有していれば良い。
【００９２】
そして、図３５に示した状態まで作製した後、図３７に示すように下地膜が有する凸部を一部または完全に除去する。図３７（Ａ）は凸部を完全に除去した後の上面図であり、図３７（Ｂ）は図３７（Ａ）のＡ−Ａ’における断面図に相当する。凸部が除去された下地膜１２２上に島状の半導体膜１２１が設けられている。
【００９３】
本実施例のように凸部を除去すると工程数が増加するが、下地膜の凸部がないと、ＴＦＴ及び下地膜を覆って形成された絶縁膜の表面を平坦化させることができるので、絶縁膜上に形成される配線が切れてしまうのを防ぐことができる。
【００９４】
凸部の除去は、ドライエッチングでもウェットエッチングでも良く、その他の方法を用いていても良い。エッチングに際し、島状の半導体膜の一部が除去されることもあり得る。
【００９５】
なお、下地膜と、島状の半導体膜は、エッチングの際に選択比が取れる材料であることが重要である。例えば、本実施例のように、窒化珪素からなる第１の下地膜上に、矩形状の酸化珪素から成る第２の下地膜が形成されており、第１及び第２の下地膜を覆うように、酸化珪素からなる第３の下地膜が形成されている場合、ＣＨＦ3、ＣＦ3ガスを用いたドライエッチングか、またはフッ酸系のエッチャントを用いたウェットエッチングを用いるのが好ましい。ドライエッチングを用いた場合、島状の半導体膜の下に位置する下地膜が回り込みによりエッチングされることなく、なおかつ半導体膜の側面をテーパー形状にすることができる。半導体膜の側面がテーパー形状だと、後の工程において形成される絶縁膜やゲート電極が膜切れを起こすのを防ぐことができる。またウェットエッチングを用いた場合、半導体膜の上面がエッチングされることなく下地膜の凸部を除去することができる。
【００９６】
なお、高さ方向において凸部が完全に除去されずに、一部が残っていても良い。また、マスク等を用いて特定の領域においてのみ、凸部を除去するようにしても良い。また、下地膜のうち、凸部以外の部分も多少エッチングされることも有り得る。
【００９７】
（実施例３）
複数の矩形またはストライプ形状の凸部がほぼ同じ間隔で並列している下地膜上に、半導体膜を成膜し、該凸部の長手方向に向かって半導体膜にレーザー光を照射すると、最も外側に位置する凸部と、その隣りに位置する凸部との間に、斜めに粒界が生じることがある。
【００９８】
図８または図３８に、複数の矩形またはストライプ形状の凸部がほぼ同じ間隔で並列している下地膜上に、半導体膜を成膜し、該凸部の長手方向に向かって半導体膜にレーザー光を照射したときの、半導体膜の上面図を示す。本実施例では５つの矩形状の凸部１３０ａ〜１３０ｅが並列している下地膜を用いる例について示す。凸部１３０ａ〜１３０ｅはその長手方向と垂直な方向において並列に並んでいる。そして、該凸部１３０ａ〜１３０ｅを覆うように、下地膜上に半導体膜を成膜した後、矢印で示したように、凸部１３０ａ〜１３０ｅの長手方向に向かってレーザー光を走査する。レーザー光照射後の半導体膜１３１は、最も外側に位置する凸部１３０ａ、１３０ｅと、そのそれぞれの隣りに位置する凸部１３０ｂ、１３０ｄとの間に、斜めに粒界１３２が生じている。
【００９９】
そのため、本実施例では、最も外側に位置する凸部１３０ａ、１３０ｅと、そのそれぞれの隣りに位置する凸部１３０ｂ、１３０ｄとの間に形成される凹部上に位置する半導体膜を、ＴＦＴの活性層としては用いない。そして、その両隣りに他の凸部が存在している凸部（本実施例では凸部１３０ｂ〜ｄ）どうしの間に形成される凹部上の半導体膜を、ＴＦＴの活性層として用いることにする。
【０１００】
破線１３３に示す部分は、後のエッチングにより島状の半導体膜となる部分を示している。
【０１０１】
なお、島状の半導体膜のレイアウトを考慮し、最低限必要な凸部に加えて、その外側に敢えてダミー用の凸部を設けるようにすることで、後に形成される島状の半導体膜の結晶性をより均一にすることができる。
【０１０２】
本実施例は、実施例１または実施例２と組み合わせて実施することができる。
【０１０３】
（実施例４）
本実施例では、ＴＦＴのうちの幾つかの活性層及びゲートを予め接続しておき、それを１つの単位（基本セル）として用いる場合について説明する。基本セルが有する各ＴＦＴのソース、ドレインまたはゲートを互いに配線で接続することで、該基本セルから様々な論理素子を形成し、該論理素子の組み合わせで所望の回路を設計することができる。
【０１０４】
図９（Ａ）に、幾つかのＴＦＴの活性層及びゲートを接続して形成されている基本セルの一例を示す。図９（Ａ）に示す基本セルは、３つのｐチャネル型ＴＦＴ１１、１２、１３と、３つのｎチャネル型ＴＦＴ１４、１５、１６とを有している。
【０１０５】
３つのｐチャネル型ＴＦＴ１１、１２、１３は直列に接続されている。すなわち、ｐチャネル型ＴＦＴ１２のソースとドレインが、一方はｐチャネル型ＴＦＴ１１のソースまたはドレインのいずれか一方に、他方はｐチャネル型ＴＦＴ１３のソースまたはドレインのいずれか一方に接続されている。
【０１０６】
また、３つのｎチャネル型ＴＦＴ１４、１５、１６は直列に接続されている。すなわち、ｎチャネル型ＴＦＴ１５のソースとドレインが、一方はｎチャネル型ＴＦＴ１４のソースまたはドレインのいずれか一方に、他方はｎチャネル型ＴＦＴ１６のソースとドレインのいずれか一方に接続されている。
【０１０７】
そして、ｐチャネル型ＴＦＴ１２とｎチャネル型ＴＦＴ１５は、ゲートが互いに接続されている。またｐチャネル型ＴＦＴ１３とｎチャネル型ＴＦＴ１６は、ゲートが互いに接続されている。
【０１０８】
なお、以下、説明を簡単にするために、図９（Ａ）においてｐチャネル型ＴＦＴ１１と１２が接続しているノードと、ｐチャネル型ＴＦＴ１２と１３が接続しているノードにそれぞれ２０、２１と番号を付す。また、ｎチャネル型ＴＦＴ１４と１５が接続しているノードと、ｎチャネル型ＴＦＴ１５と１６が接続しているノードにそれぞれ２２、２３と番号を付す。
【０１０９】
また、ｐチャネル型ＴＦＴ１１のソースとドレインのうち、ノード２０に接続されていない方の端子に２５と番号を付す。ｐチャネル型ＴＦＴ１３のソースとドレインのうち、ノード２１に接続されていない方の端子に２６と番号を付す。ｎチャネル型ＴＦＴ１４のソースとドレインのうち、ノード２２に接続されていない方の端子に２７と番号を付す。ｎチャネル型ＴＦＴ１６のソースとドレインのうち、ノード２３に接続されていない方の端子に２８と番号を付す。
【０１１０】
図１０（Ａ）または図３９（Ａ）に、図９（Ａ）に示した基本セルの上面図を示す。ｐチャネル型ＴＦＴ１１、１２、１３は活性層３０を共有している。ｎチャネル型ＴＦＴ１４、１５、１６は活性層３１を共有している。活性層３０と活性層３１は、共に下地膜の凸部１５０間に形成されている。
【０１１１】
配線３２、３４、３５は、活性層３０に接しているゲート絶縁膜（図示せず）を間に挟んで、活性層３０と重なっている。また、配線３３、３４、３５は、活性層３１に接しているゲート絶縁膜（図示せず）を間に挟んで、活性層３１と重なっている。なお、配線３２〜３５は、活性層３０、３１と重なっている部分においてゲートとして機能する。なお、以下その一部がＴＦＴのゲートとして機能する配線３２〜３５を、以下に説明する論理素子を形成するための配線と区別するために、ゲート配線と呼ぶ。
【０１１２】
ゲート配線３２の活性層３０と重なっている部分は、ｐチャネル型ＴＦＴ１１のゲートとして機能する。ゲート配線３４の活性層３０と重なっている部分は、ｐチャネル型ＴＦＴ１２のゲートとして機能する。ゲート配線３５の活性層３０と重なっている部分は、ｐチャネル型ＴＦＴ１３のゲートとして機能する。
【０１１３】
ゲート配線３３の活性層３１と重なっている部分は、ｎチャネル型ＴＦＴ１４のゲートとして機能する。ゲート配線３４の活性層３１と重なっている部分は、ｎチャネル型ＴＦＴ１５のゲートとして機能する。ゲート配線３５の活性層３１と重なっている部分は、ｎチャネル型ＴＦＴ１６のゲートとして機能する。
【０１１４】
次に、上述した基本セルを用いて、Ｄフリップフロップ回路を形成する例について説明する。図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子及びノードを、活性層及びゲートとは異なる層に形成された配線で適宜接続し、Ｄフリップフロップを形成する。
【０１１５】
図９（Ｂ）に、図９（Ａ）の基本セルをもとに形成されるＤフリップフロップの回路図を示す。図９（Ｂ）では、図９（Ａ）の基本セルにおける端子２５と２７を接続した。またノード２０及び２２を、ｐチャネル型ＴＦＴ１３及びｎチャネル型ＴＦＴ１６のゲートと接続した。端子２６及び２８を、ｐチャネル型ＴＦＴ１２及びｎチャネル型ＴＦＴ１５のゲートと接続した。またノード２１に電圧Ｖｄｄを印加し、ノード２３に電圧Ｖｓｓを印加している。なおＶｄｄ＞Ｖｓｓである。
【０１１６】
図９（Ｃ）は、図９（Ｂ）と等価の回路図であり、トランスミッションゲート４０とフリップフロップ回路４１とを有しているのがわかる。
【０１１７】
図１０（Ｂ）に、図１０（Ａ）に示した基本セルを用いた場合の、図９（Ｂ）に示したＤフリップフロップの上面図を示す。また図３９（Ｂ）に、図３９（Ａ）に示した基本セルを用いた場合の、図９（Ｂ）に示したＤフリップフロップの上面図を示す。活性層３０、３１、ゲート配線３２〜３５及びゲート絶縁膜（図示せず）を覆うように層間絶縁膜（図示せず）が形成される。そして、該層間絶縁膜上に、該層間絶縁膜及びゲート絶縁膜に形成されたコンタクトホールを介して、活性層３０、３１及びゲート配線３２〜３５に接する配線４２〜４９が形成される。
【０１１８】
具体的に配線４２はゲート配線３２と接している。また、配線４３はゲート配線３３と接している。
【０１１９】
配線４４は、活性層３０のうち、活性層３０とゲート配線３４とが重なっている部分と、活性層３０とゲート配線３５と重なっている部分とに挟まれている領域と、接している。また配線４６は、活性層３１のうち、活性層３１とゲート配線３４とが重なっている部分と、活性層３１とゲート配線３５と重なっている部分とに挟まれている領域と、接している。
【０１２０】
配線４９は、活性層３０において、活性層３０とゲート配線３２が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。さらに配線４９は、活性層３１において、活性層３１とゲート配線３３が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。
【０１２１】
配線４７は、活性層３０において、活性層３０とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。さらに配線４７は、活性層３１において、活性層３１とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。さらに配線４７は、ゲート配線３４と接している。
【０１２２】
配線４８は、ゲート配線３５と接している。また配線４８は、活性層３０のうち、活性層３０とゲート配線３２とが重なっている部分と、活性層３０とゲート配線３４と重なっている部分とに挟まれている領域と、接している。また配線４８は、活性層３１のうち、活性層３１とゲート配線３３とが重なっている部分と、活性層３１とゲート配線３４と重なっている部分とに挟まれている領域と、接している。
【０１２３】
また配線４５は、活性層３１において、活性層３１とゲート配線３３が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。
【０１２４】
このように図９（Ｂ）に示す回路図に従って配線４２〜４９を作製することで、図１０（Ｂ）または図３９（Ｂ）に示したＤフリップフロップ回路を作製することができる。
【０１２５】
なお本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルから、Ｄフリップフロップ回路を作成する例について説明したが、本発明はこの構成に限定されない。基本セルは図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成に限定されず、基本セルの構成は設計者が適宜設計することができる。さらに、基本セルをもとに形成される回路または論理素子はＤフリップフロップ回路に限定されず、他の回路または論理素子も作製することが可能である。このとき、基本セルが有する全てのＴＦＴを用いて回路または論理素子を設計する必要はなく、基本セルが有するＴＦＴの一部のみを用いて回路または論理素子を形成しても良い。さらに、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成の基本セルと、他の構成を有する種々の基本セルとを基板上に予め形成しておき、種々の構成の基本セルを用いて論理素子または回路を形成するようにしてもよい。
【０１２６】
本発明は上記構成により、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線の設計及び回路の設計のみ変更すれば良いので、マスクを２枚変更するだけで良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【０１２７】
本実施例は、実施例１または２と自由に組み合わせて実施することができる。
【０１２８】
（実施例５）
本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子及びノードを、活性層及びゲートとは異なる層に形成された配線で適宜接続し、ＮＡＮＤを形成する例について説明する。
【０１２９】
図１１（Ａ）に、図９（Ａ）の基本セルをもとに形成されるＮＡＮＤの回路図を示す。図１１（Ａ）では、図９（Ａ）の基本セルにおけるノード２１と２２を接続した。また、ノード２０及び端子２６に電圧Ｖｄｄを印加し、端子２８に電圧Ｖｓｓを印加している。なおＶｄｄ＞Ｖｓｓである。
【０１３０】
図１１（Ｂ）は、図１１（Ａ）と等価の回路図である。
【０１３１】
図１２に、図１０（Ａ）の基本セルをもとに形成されるＮＡＮＤの上面図を示す。図４０に、図３９（Ａ）の基本セルをもとに形成されるＮＡＮＤの上面図を示す。活性層３０、３１、ゲート配線３２〜３５及びゲート絶縁膜（図示せず）を覆うように層間絶縁膜（図示せず）が形成される。活性層３０と活性層３１は、共に下地膜の凸部１５０間に形成されている。そして、該層間絶縁膜上に、該層間絶縁膜及びゲート絶縁膜に形成されたコンタクトホールを介して、活性層３０、３１及びゲート配線３２〜３５のいずれかに接する配線６０〜６５が形成される。
【０１３２】
具体的に配線６０は、活性層３０において、活性層３０とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１３３】
配線６１は、ゲート配線３５と接している。
【０１３４】
配線６２は、活性層３０において、活性層３０とゲート配線３５が重なっている部分を間に挟んで二分される領域のうち、ゲート配線３４と重なっていない領域と接している。
【０１３５】
配線６３は、活性層３０のうち、活性層３０とゲート配線３４とが重なっている部分と、活性層３０とゲート配線３５と重なっている部分とに挟まれている領域と、接している。さらに配線６３は、活性層３１において、活性層３１とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１３６】
配線６４は、活性層３１において、活性層３１とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３４と重なっていない領域と接している。
【０１３７】
配線６５は、ゲート配線３４と接している。
【０１３８】
このように図１２に示す設計で配線６０〜６５を作製することで、図１１に示したＮＡＮＤ回路を作製することができる。
【０１３９】
なお本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルから、ＮＡＮＤ回路を作成する例について説明したが、本発明はこの構成に限定されない。基本セルは図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成に限定されず、基本セルの構成は設計者が適宜設計することができる。さらに、基本セルをもとに形成される回路または論理素子はＮＡＮＤ回路に限定されず、他の回路または論理素子も作製することが可能である。このとき、基本セルが有する全てのＴＦＴを用いて回路または論理素子を設計する必要はなく、基本セルが有するＴＦＴの一部のみを用いて回路または論理素子を形成しても良い。例えば、本実施例ではｐチャネル型ＴＦＴ１１と、ｎチャネル型ＴＦＴ１４とを使用していない。さらに、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成の基本セルと、他の構成を有する種々の基本セルとを基板上に予め形成しておき、種々の構成の基本セルを用いて論理素子または回路を形成するようにしてもよい。
【０１４０】
本実施例は、実施例１〜４と自由に組み合わせて実施することができる。
【０１４１】
（実施例６）
本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子及びノードを、活性層及びゲートとは異なる層に形成された配線で適宜接続し、ＮＯＲを形成する例について説明する。
【０１４２】
図１３（Ａ）に、図９（Ａ）の基本セルをもとに形成されるＮＯＲの回路図を示す。図１３（Ａ）では、図９（Ａ）の基本セルにおけるノード２３と端子２６を接続した。また、ノード２０に電圧Ｖｄｄを印加し、ノード２２及び端子２８に電圧Ｖｓｓを印加している。なおＶｄｄ＞Ｖｓｓである。
【０１４３】
図１３（Ｂ）は、図１３（Ａ）と等価の回路図である。
【０１４４】
図１４または図４１に、図１３（Ａ）に示したＮＯＲの上面図を示す。図１４は、図１０（Ａ）の基本セルをもとに形成されるＮＯＲの上面図に相当する。図４１は、図３９（Ａ）の基本セルをもとに形成されるＮＯＲの上面図に相当する。活性層３０、３１、ゲート配線３２〜３５及びゲート絶縁膜（図示せず）を覆うように層間絶縁膜（図示せず）が形成される。活性層３０と活性層３１は、共に下地膜の凸部１５０間に形成されている。そして、該層間絶縁膜上に、該層間絶縁膜及びゲート絶縁膜に形成されたコンタクトホールを介して、活性層３０、３１及びゲート配線３２〜３５のいずれかに接する配線７０〜７５が形成される。
【０１４５】
具体的に配線７０は、活性層３０において、活性層３０とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１４６】
配線７１は、ゲート配線３５と接している。
【０１４７】
配線７２は、活性層３０において、活性層３０とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３４と重なっていない領域と接している。さらに配線７２は、活性層３１のうち、活性層３１とゲート配線３４とが重なっている部分と、活性層３１とゲート配線３５と重なっている部分とに挟まれている領域と、接している。
【０１４８】
配線７３は、活性層３１において、活性層３１とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３４と重なっていない領域と接している。
【０１４９】
配線７４は、ゲート配線３４と接している。
【０１５０】
配線７５は、活性層３１において、活性層３１とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１５１】
このように図１４に示した回路図に従って、配線７０〜７５を作製することで、図１４、図４１に示したＮＯＲ回路を作製することができる。
【０１５２】
なお本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルから、ＮＯＲ回路を作成する例について説明したが、本発明はこの構成に限定されない。基本セルは図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成に限定されず、基本セルの構成は設計者が適宜設計することができる。さらに、基本セルをもとに形成される回路または論理素子はＮＯＲ回路に限定されず、他の回路または論理素子も作製することが可能である。このとき、基本セルが有する全てのＴＦＴを用いて回路または論理素子を設計する必要はなく、基本セルが有するＴＦＴの一部のみを用いて回路または論理素子を形成しても良い。例えば、本実施例ではｐチャネル型ＴＦＴ１１と、ｎチャネル型ＴＦＴ１４とを使用していない。さらに、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成の基本セルと、他の構成を有する種々の基本セルとを基板上に予め形成しておき、種々の構成の基本セルを用いて論理素子または回路を形成するようにしてもよい。
【０１５３】
本実施例は、実施例１〜５と組み合わせて実施することが可能である。
【０１５４】
（実施例７）
本実施例では、島状の半導体膜と同時に形成されるマーカーの位置について説明する。
【０１５５】
島状の半導体膜と同時に形成されるマーカーは、後に形成されるゲート電極のマスクのアライメントの基準として用いる。図１５に、半導体膜が成膜された基板１６０の上面図を示す。矢印はレーザー光の走査方向を意味しており、１６１はレーザー光が照射される領域（レーザー光照射領域）を意味する。
【０１５６】
本実施例では、レーザー光照射領域１６１の両サイドにマーカーを形成する領域（マーカー形成領域）１６２を設け、マーカーにレーザー光が照射されないようにする。
【０１５７】
半導体膜を用いてマスクのアライメントのためのマーカーを形成する場合、マーカーにレーザー光が照射されると、マーカーのエッジ近傍の形状がレーザー光の照射前と比較して変わってしまうことがある。よってマーカーにレーザー光が照射されないようにすることで、マーカーの形状が変化するのを防ぎ、後の工程におけるアライメントを正確に行なうことができる。
【０１５８】
本実施例は、実施例１〜６と組み合わせて実施することが可能である。
【０１５９】
（実施例８）
本実施例では、本発明の作製方法を用いて形成された、半導体表示装置のコントローラの構成について説明する。なお、本実施例ではＯＬＥＤ（Organic Light Emitting Device）を用いた発光装置のコントローラの構成について説明するが、本発明はこれに限定されず、液晶表示装置のコントローラであっても良いし、その他の半導体表示装置のコントローラであっても良い。また、コントローラ以外の駆動回路であっても良いし、表示装置以外の半導体装置であっても良い。
【０１６０】
図１６に本実施例のコントローラの構成を示す。コントローラは、インターフェース（I/F）３５０と、パネルリンクレシーバー（Panel Link Receiver）３５１と、位相ロックドループ（PLL：Phase Locked Loop）３５２と、信号変換部（FPGA：Field Programmable Logic Device）３５３と、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）３５４、３５５と、ＲＯＭ（Read Only Memory）３５７と、電圧調整回路３５８と、電源３５９とを有している。なお本実施例ではＳＤＲＡＭを用いているが、ＳＤＲＡＭの代わりに、高速のデータの書き込みや読み出しが可能であるならば、ＤＲＡＭ（Dynamic Random Access Memory）や、ＳＲＡＭ（Static Random Access Memory）も用いることが可能である。
【０１６１】
インターフェース３５０を介して半導体表示装置に入力されたデジタルビデオ信号は、パネルリンクレシーバー３５１においてパラレル−シリアル変換されてＲ、Ｇ、Ｂの各色に対応するデジタルビデオ信号として信号変換部３５３に入力される。
【０１６２】
またインターフェース３５０を介して半導体表示装置に入力された各種信号をもとに、パネルリンクレシーバー３５１においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）が生成され、信号変換部３５３に入力される
【０１６３】
位相ロックドループ３５２では、半導体表示装置に入力される各種信号の周波数と、信号変換部３５３の動作周波数の位相とを合わせる機能を有している。信号変換部３５３の動作周波数は半導体表示装置に入力される各種信号の周波数と必ずしも同じではないが、互いに同期するように信号変換部３５３の動作周波数を位相ロックドループ３５２において調整する。
【０１６４】
ＲＯＭ３５７は、信号変換部３５３の動作を制御するプログラムが記憶されており、信号変換部３５３はこのプログラムに従って動作する。
【０１６５】
信号変換部３５３に入力されたデジタルビデオ信号は、一旦ＳＤＲＡＭ３５４、３５５に書き込まれ、保持される。信号変換部３５３では、ＳＤＲＡＭ３５４に保持されている全ビットのデジタルビデオ信号のうち、全画素に対応するデジタルビデオ信号を１ビット分づつ読み出し、信号線駆動回路に入力する。
【０１６６】
また信号変換部３５３では、各ビットに対応する、ＯＬＥＤの発光期間の長さに関する情報を走査線駆動回路に入力する。
【０１６７】
また電圧調整回路３５８は各画素のＯＬＥＤの陽極と陰極の間の電圧を、信号変換部３５３から入力される信号に同期して調整する。電源３５９は一定の高さの電圧を、電圧調整回路３５８、信号線駆動回路、走査線駆動回路及び画素部に供給している。
【０１６８】
コントローラが有する種々の回路のうち、ＴＦＴを用いて作製することができる回路ならば、本発明の作製方法を用いて形成することが可能である。
【０１６９】
本発明において用いられる駆動回路及びコントローラは、本実施例で示した構成に限定されない。本実施例は、実施例１〜７と自由に組み合わせて実施することが可能である。
【０１７０】
（実施例９）
本実施例では、凹凸を有する下地膜の形成の仕方について説明する。なお本実施例で示す下地膜はほんの一例であり、本発明で用いられる下地膜は、本実施例で示す構成に限定されない。
【０１７１】
まず、図１７（Ａ）に示すように、基板２５０上に絶縁膜からなる第１の下地膜２５１を成膜する。第１の下地膜２５１は本実施例では酸化窒化珪素を用いるがこれに限定されず、第２の下地膜とエッチングにおける選択比が大きい絶縁膜であれば良い。本実施例では第１の下地膜２５１をＣＶＤ装置でＳｉＨ4とＮ2Ｏを用いて５０〜２００nmの厚さになるように形成した。なお第１の下地膜は単層であっても、複数の絶縁膜を積層した構造であってもよい。
【０１７２】
次に、図１７（Ｂ）に示すように、第１の下地膜２５１に接するように絶縁膜からなる第２の下地膜２５２を形成する。第２の下地膜２５２は後の工程においてパターニングし、凹凸を形成したときに、その後に成膜される半導体膜の表面に凹凸が現れる程度の膜厚にする必要がある。本実施例では第２の下地膜２５２として、プラズマＣＶＤ法を用いて３０ｎｍ〜３００ｎｍの酸化珪素を形成する。
【０１７３】
次に、図１７（Ｃ）に示すようにマスク２５３を形成し、第２の下地膜２５２をエッチングする。なお本実施例では、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）をエッチャントとし、２０℃においてウエットエッチングを行う。このエッチングにより、矩形状の凸部２５４が形成される。本明細書では、第１の下地膜２５１と凸部２５３とを合わせて１つの下地膜とみなす。
【０１７４】
なお、第１の下地膜２５１として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素を用い、第２の下地膜２５２として酸化珪素膜を用いる場合、ＲＦスパッタ法を用いて第２の下地膜２５２をパターニングすることが望ましい。第１の下地膜２５１として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素は熱伝導度が高いので、発生した熱をすばやく拡散することができ、ＴＦＴの劣化を防ぐことができる。
【０１７５】
次に、第１の下地膜２５１と凸部２５３を覆うように半導体膜を形成する。本実施例では凸部の厚さが３０ｎｍ〜３００ｎｍであるので、半導体膜の膜厚を５０〜２００ｎｍとするのが望ましく、ここでは６０ｎｍとする。なお、半導体膜と下地膜との間に不純物が混入すると、半導体膜の結晶性に悪影響を与え、作製するＴＦＴの特性バラツキやしきい値電圧の変動を増大させる可能性があるため、下地膜と半導体膜とは連続して成膜するのが望ましい。そこで本実施例では、第１の下地膜２５１と凸部２５３とからなる下地膜を形成した後は、酸化珪素膜２５５を薄く該下地膜上に成膜し、その後大気にさらさないように連続して半導体膜２５６を成膜する。酸化珪素膜の厚さは設計者が適宜設定することができるが、本実施例では５ｎｍ〜３０ｎｍ程度とした。
【０１７６】
次に、図１７とは異なる下地膜の形成の仕方について説明する。まず図１８（Ａ）に示すように基板２６０上に絶縁膜からなる第１の下地膜を形成する。第１の下地膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで形成する。
【０１７７】
酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化珪素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０１７８】
第１の下地膜は２０〜２００nm（好ましくは３０〜６０nm）の厚さに基板の全面に形成した後、図１８（Ｂ）に示すように、フォトリソグラフィーの技術を用いマスク２６２を形成する。そして、エッチングにより不要な部分を除去して、矩形状の凸部２６３を形成する。第１の下地膜２６１に対してはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングすると良い。
【０１７９】
次いで、図１８（Ｃ）に示すように、凸部２６２及び基板２６０を覆うように、絶縁膜からなる第２の下地膜２６４を形成する。この層は第１の下地膜２６１と同様に酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで５０〜３００nm（好ましくは１００〜２００nm）の厚さに形成する。
【０１８０】
上記作製工程によって、凸部２６２及び第２の下地膜２６４からなる下地膜が形成される。なお、第２の下地膜２６４を形成した後、大気に曝さないように連続して半導体膜を成膜するようにすることで、半導体膜と下地膜の間に大気中の不純物が混入するのを防ぐことができる。
【０１８１】
本実施例は実施例１〜８と自由に組み合わせて実施することが可能である。
【０１８２】
（実施例１０）
次に、本発明において用いられるレーザー照射装置の構成について、図１９を用いて説明する。１５１はレーザー発振装置である。図１９では４つのレーザー発振装置を用いているが、レーザー照射装置が有するレーザー発振装置はこの数に限定されない。
【０１８３】
なお、レーザー発振装置１５１は、チラー１５２を用いてその温度を一定に保つようにしても良い。チラー１５２は必ずしも設ける必要はないが、レーザー発振装置１５１の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。
【０１８４】
また１５４は光学系であり、レーザー発振装置１５１から出力された光路を変更したり、そのレーザービームの形状を加工したりして、レーザー光を集光することができる。さらに、図１９のレーザー照射装置では、光学系１５４によって、複数のレーザー発振装置１５１から出力されたレーザー光のレーザービームを互いに一部を重ね合わせることで、合成することができる。
【０１８５】
なお、レーザー光を一次的に完全に遮蔽することができるＡＯ変調器１５３を、被処理物である基板１５６とレーザー発振装置１５１との間の光路に設けても良い。また、ＡＯ変調器の代わりに、アテニュエイター（光量調整フィルタ）を設けて、レーザー光のエネルギー密度を調整するようにしても良い。
【０１８６】
また、被処理物である基板１５６とレーザー発振装置１５１との間の光路に、レーザー発振装置１５１から出力されたレーザー光のエネルギー密度を測定する手段（エネルギー密度測定手段）１６５を設け、測定したエネルギー密度の経時変化をコンピューター１６０において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置１５１からの出力を高めるようにしても良い。
【０１８７】
合成されたレーザービームは、スリット１５５を介して被処理物である基板１５６に照射される。スリット１５５は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット１５５はスリットの幅が可変であり、該スリットの幅によってレーザービームの幅を変更することができる。
【０１８８】
なお、スリット１５５を介さない場合の、レーザー発振装置１５１から発振されるレーザー光の基板１５６におけるレーザービームの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。
【０１８９】
基板１５６はステージ１５７上に載置されている。図１９では、位置制御手段１５８、１５９が、被処理物におけるレーザービームの位置を制御する手段に相当しており、ステージ１５７の位置が、位置制御手段１５８、１５９によって制御されている。
【０１９０】
図１９では、位置制御手段１５８がＸ方向におけるステージ１５７の位置の制御を行っており、位置制御手段１５９はＹ方向におけるステージ１５７の位置制御を行う。
【０１９１】
また図１９のレーザー照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター１６０を有している。コンピューター１６０は、レーザー発振装置１５１の発振を制御し、レーザー光の走査経路を定め、なおかつレーザー光のレーザービームが定められた走査経路にしたがって走査されるように、位置制御手段１５８、１５９を制御し、基板を所定の位置に移動させることができる。
【０１９２】
なお図１９では、レーザービームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。
【０１９３】
さらに図１９では、コンピューター１６０によって、該スリット１５５の幅を制御し、マスクのパターン情報に従ってレーザービームの幅を変更することができる。なおスリットは必ずしも設ける必要はない。
【０１９４】
さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ１５７に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。
【０１９５】
なお、マーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター１６０において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的にはＹＡＧレーザー、ＣＯ2レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。
【０１９６】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ１６３を１台、場合によっては数台設けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ（電荷結合素子）を撮像素子として用いたカメラを意味する。
【０１９７】
なお、マーカーを設けずに、ＣＣＤカメラ１６３によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター１６０に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、ＣＣＤカメラ１６３において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。また必ずしもＣＣＤカメラ１６３を用いてマーカーの形状を把握するのではなく、例えばレーザーダイオードから発せられるレーザー光を絶縁膜または半導体膜に照射し、反射してきた光をモニターすることで、その形状を把握するようにしても良い。
【０１９８】
また、基板に入射したレーザー光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。
【０１９９】
なお、図１９では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、レーザー発振装置は１台であってもよい。図２０にレーザー発振装置が１台の、レーザー照射装置の構成を示す。図２０において、２０１はレーザー発振装置、２０２はチラーである。また２１５はエネルギー密度測定装置、２０３はＡＯ変調器、２０４は光学系、２０５はスリット、２１３はＣＣＤカメラである。基板２０６はステージ２０７上に設置し、ステージ２０７の位置はＸ方向位置制御手段２０８、Ｙ方向位置制御手段２０９によって制御されている。そして図２０に示したものと同様に、コンピューター２１０によって、レーザー照射装置が有する各手段の動作が制御されており、図２０と異なるのはレーザー発振装置が１つであることである。また光学系２０４は図２０の場合と異なり、１つのレーザー光を集光する機能を有していれば良い。
【０２００】
なお、半導体膜全体にレーザー光を走査して照射するのではなく、少なくとも必要不可欠な部分を最低限結晶化できるようにレーザー光を走査することで、半導体膜を結晶化させた後パターニングにより除去される部分にレーザー光を照射する時間を省くことができ、基板１枚あたりにかかる処理時間を大幅に短縮することができる。
【０２０１】
本実施例は、実施例１〜９と組み合わせて実施することが可能である。
【０２０２】
（実施例１１）
本実施例では、複数のレーザービームを重ね合わせることで合成される、レーザービームの形状について説明する。
【０２０３】
図２１（Ａ）に、複数のレーザー発振装置からそれぞれ発振されるレーザー光の、スリットを介さない場合の被処理物におけるレーザービームの形状の一例を示す。図２１（Ａ）に示したレーザービームは楕円形状を有している。なお本発明において、レーザー発振装置から発振されるレーザー光のレーザービームの形状は、楕円に限定されない。レーザービームの形状はレーザーの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８から射出されたレーザー光の形状は、１０ｍｍ×３０ｍｍ（共にビームプロファイルにおける半値幅）の矩形状である。また、ＹＡＧレーザーから射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。
【０２０４】
図２１（Ｂ）に図２１（Ａ）に示したレーザービームの長軸Ｌ方向におけるレーザー光のエネルギー密度の分布を示す。図２１（Ａ）に示すレーザービームは、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ2のエネルギー密度を満たしている領域に相当する。レーザービームが楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Ｏに向かうほど高くなっている。このように図２１（Ａ）に示したレーザービームは、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。
【０２０５】
次に、図２１（Ａ）に示したレーザービームを有するレーザー光を合成したときの、レーザービームの形状を、図２１（Ｃ）に示す。なお図２１（Ｃ）では４つのレーザー光のレーザービームを重ね合わせることで１つの線状のレーザービームを形成した場合について示しているが、重ね合わせるレーザービームの数はこれに限定されない。
【０２０６】
図２１（Ｃ）に示すように、各レーザー光のレーザービームは、各楕円の長軸が一致し、なおかつ互いにレーザービームの一部が重なることで合成され、１つのレーザービーム３６０が形成されている。なお以下、各楕円の中心Ｏを結ぶことで得られる直線をレーザービーム３６０の中心軸とする。
【０２０７】
図２１（Ｄ）に、図２１（Ｄ）に示した合成後のレーザービームの、中心軸ｙ方向におけるレーザー光のエネルギー密度の分布を示す。なお、図２１（Ｃ）に示すレーザービームは、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ2のエネルギー密度を満たしている領域に相当する。合成前の各レーザービームが重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったビームのエネルギー密度Ｅ１とＥ２を加算すると、ビームのエネルギー密度のピーク値Ｅ３とほぼ等しくなり、各楕円の中心Ｏの間においてエネルギー密度が平坦化される。
【０２０８】
なお、Ｅ１とＥ２を加算するとＥ３と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。Ｅ１とＥ２を加算した値とＥ３との値のずれの許容範囲は、設計者が適宜設定することが可能である。
【０２０９】
レーザービームを単独で用いると、エネルギー密度の分布がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜またはアイランドとなる部分全体に均一なエネルギー密度のレーザー光を照射することが難しい。しかし、図２１（Ｄ）からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、エネルギー密度が均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。
【０２１０】
なお、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネルギー密度の分布は、Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザービームのピーク値の１／ｅ2のエネルギー密度を満たしている領域における、合成されたレーザービームの形状は、線状と言い表すことができる。
【０２１１】
図２２は、合成されたレーザービームのエネルギー分布を示す図である。３８０で示した領域はエネルギー密度が均一な領域であり、３８１で示した領域はエネルギー密度が低い領域である。図２２において、レーザービームの中心軸方向の長さをＷTBWとし、エネルギー密度が均一な領域３８０における中心軸方向の長さをＷmaxとする。ＷTBWがＷmaxに比べて大きくなればなるほど、結晶化に用いることができるエネルギー密度が均一な領域３８０に対する、半導体膜の結晶化に用いることができないエネルギー密度が均一ではない領域３８１の割合が大きくなる。エネルギー密度が均一ではない領域３８１のみが照射された半導体膜は、微結晶が生成し結晶性が芳しくない。よって半導体膜のアイランドとなる領域と、領域３８１のみを重ねないように、走査経路及び絶縁膜の凹凸のレイアウトを定める必要が生じ、領域３８０に対する領域３８１の比率が高くなるとその制約はさらに大きくなる。よってスリットを用いて、エネルギー密度が均一ではない領域３８１のみが絶縁膜の凹部または凸部上に形成された半導体膜に照射されるのを防ぐことは、走査経路及び絶縁膜の凹凸のレイアウトの際に生じる制約を小さくするのに有効である。
【０２１２】
本実施例は実施例１〜９と組み合わせて実施することが可能である。
【０２１３】
（実施例１２）
本実施例では、本発明に用いられるレーザー照射装置の光学系と、各光学系とスリットとの位置関係について説明する。
【０２１４】
楕円形状のレーザービームを有するレーザー光は、走査方向と垂直な方向におけるエネルギー密度の分布がガウス分布に従っているので、エネルギー密度の低い領域の全体に占める割合が、矩形または線形のレーザービームを有するレーザー光に比べて高い。そのため本発明では、レーザー光のレーザービームが、エネルギー密度の分布が比較的均一な矩形または線形であることが望ましい。
【０２１５】
図２３は、レーザービームを４つ合成して１つのレーザービームにする場合の光学系を示している。図２３に示す光学系は、６つのシリンドリカルレンズ４１７〜４２２を有している。矢印の方向から入射した４つのレーザー光は、４つのシリンドリカルレンズ４１９〜４２２のそれぞれに入射する。そしてシリンドリカルレンズ４１９、４２１において成形された２つのレーザー光は、シリンドリカルレンズ４１７において再びそのレーザービームの形状が成形されて被処理物４２３に照射される。一方シリンドリカルレンズ４２０、４２２において成形された２つのレーザー光は、シリンドリカルレンズ４１８において再びそのレーザービームの形状が成形されて被処理物４２３に照射される。
【０２１６】
被処理物４２３における各レーザー光のレーザービームは、互いに一部重なることで合成されて１つのレーザービームを形成している。
【０２１７】
各レンズの焦点距離及び入射角は設計者が適宜設定することが可能であるが、被処理物４２３に最も近いシリンドリカルレンズ４１７、４１８の焦点距離は、シリンドリカルレンズ４１９〜４２２の焦点距離よりも小さくする。例えば、被処理物４２３に最も近いシリンドリカルレンズ４１７、４１８の焦点距離を２０ｍｍとし、シリンドリカルレンズ４１９〜４２２の焦点距離を１５０ｍｍとする。そしてシリンドリカルレンズ４１７、４１８から被処理物４２３へのレーザー光の入射角は、本実施例では２５°とし、シリンドリカルレンズ４１９〜４２２からシリンドリカルレンズ４１７、４１８へのレーザー光の入射角を１０°とするように各レンズを設置する。なお、戻り光を防ぐために、また均一な照射を行なうために、レーザー光の基板への入射角度を０°より大きく、望ましくは５〜３０°に保つのが望ましい。
【０２１８】
図２３では、４つのレーザービームを合成する例について示しており、この場合４つのレーザー発振装置にそれぞれ対応するシリンドリカルレンズを４つと、該４つのシリンドリカルレンズに対応する２つのシリンドリカルレンズとを有している。合成するレーザービームの数はこれに限定されず、合成するレーザービームの数は２以上８以下であれば良い。ｎ（ｎ＝２、４、６、８）のレーザービームを合成する場合、ｎのレーザー発振装置にそれぞれ対応するｎのシリンドリカルレンズと、該ｎのシリンドリカルレンズに対応するｎ／２のシリンドリカルレンズとを有している。ｎ（ｎ＝３、５、７）のレーザービームを合成する場合、ｎのレーザー発振装置にそれぞれ対応するｎのシリンドリカルレンズと、該ｎのシリンドリカルレンズに対応する（ｎ＋１）／２のシリンドリカルレンズとを有している。
【０２１９】
そして、レーザービームを５つ以上重ね合わせるとき、光学系を配置する場所及び干渉等を考慮すると、５つ目以降のレーザー光は基板の反対側から照射するのが望ましく、その場合スリットを基板の反対側にも設ける必要がある。また、基板は透過性を有していることが必要である。
【０２２０】
なお、戻り光がもときた光路をたどって戻るのを防ぐために、基板に対する入射角は、０°より大きく９０°より小さくなるように保つようにするのが望ましい。
【０２２１】
また、均一なレーザー光の照射を実現するためには、照射面に垂直な平面であって、かつ合成前の各ビームの形状をそれぞれ長方形と見立てたときの短辺を含む面または長辺を含む面のいずれか一方を入射面と定義すると、前記レーザー光の入射角度φは、入射面に含まれる前記短辺または前記長辺の長さがＷ、前記照射面に設置され、かつ、前記レーザー光に対して透光性を有する基板の厚さがｄであるとき、φ≧arctan（W/2d）を満たすのが望ましい。この議論は合成前の個々のレーザー光について成り立つ必要がある。なお、レーザー光の軌跡が、前記入射面上にないときは、該軌跡を該入射面に射影したものの入射角度をφとする。この入射角度φでレーザー光が入射されれば、基板の表面での反射光と、前記基板の裏面からの反射光とが干渉せず、一様なレーザー光の照射を行うことができる。以上の議論は、基板の屈折率を１として考えた。実際は、基板の屈折率が１．５前後のものが多く、この数値を考慮に入れると上記議論で算出した角度よりも大きな計算値が得られる。しかしながら、ビームスポットの長手方向の両端のエネルギーは減衰があるため、この部分での干渉の影響は少なく、上記の算出値で十分に干渉減衰の効果が得られる。上記のφに対する不等式は、基板がレーザビームに対して透光性のあるもの以外には適用されない。
【０２２２】
なお本発明に用いられるレーザー照射装置が有する光学系は、本実施
例で示した構成に限定されない。
【０２２３】
また、複数のレーザービームを組み合わせなくとも矩形または線形のレーザービームを得られるガスレーザーとして代表的なのはエキシマレーザーがあり、固体レーザーとして代表的なのはスラブレーザーである。本発明では、これらのレーザーを用いていても良い。また光ファイバーを用いて、エネルギー密度が均一な線状又は矩形状のレーザービームを形成することも可能である。
【０２２４】
本実施例は実施例１〜１０と組み合わせて実施することが可能である。
【０２２５】
（実施例１３）
本発明を用いて作製されるＴＦＴを搭載した半導体装置は、様々な電子機器への適用が可能である。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それら電子機器の具体例を図２４に示す。
【０２２６】
図２４（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体装置を表示部２００３に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２２７】
図２４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体装置を表示部２１０２に用いることで、本発明のデジタルスチルカメラが完成する。
【０２２８】
図２４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体装置を表示部２２０３に用いることで、本発明のノート型パーソナルコンピュータが完成する。
【０２２９】
図２４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体装置を表示部２３０２に用いることで、本発明のモバイルコンピュータが完成する。
【０２３０】
図２４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体装置を表示部Ａ、Ｂ２４０３、２４０４に用いることで、本発明の画像再生装置が完成する。
【０２３１】
図２４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体装置を表示部２５０２に用いることで、本発明のゴーグル型ディスプレイが完成する。
【０２３２】
図２４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の半導体装置を表示部２６０２に用いることで、本発明のビデオカメラが完成する。
【０２３３】
ここで図２４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体装置を表示部２７０３に用いることで、本発明の携帯電話が完成する。
【０２３４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例１〜１２に示したいずれの構成とも組み合わせて実施することが可能である。
【０２３５】
（実施例１４）
本実施例では、凸部間に設けられた半導体膜と、該半導体膜が有する不純物領域と接続する配線との、接続の一実施例について説明する。
【０２３６】
図２５（Ａ）に凸部９００を有する下地膜上に、形成されたＴＦＴの上面図を示す。また図２５（Ａ）のＡ−Ａ’における断面図を図２５（Ｂ）に示す。凸部９００間に設けられた半導体膜９０１上にゲート絶縁膜９０２が形成されており、該ゲート絶縁膜９０２上にゲート電極９０３が形成されている。また、ゲート電極９０３及び該ゲート絶縁膜９０２を覆って、層間絶縁膜９０４が形成されている。
【０２３７】
そして、ゲート絶縁膜９０２及び層間絶縁膜９０４に形成されたコンタクトホールを介して、層間絶縁膜９０４上に形成された配線９０５と半導体膜９０１が有する不純物領域とが接している。
【０２３８】
本実施例では、ゲート絶縁膜９０２及び層間絶縁膜９０４にコンタクトホールを開口する際に、凸部９００の一部を露出させる程度に広く開ける。本発明では、凹部上の半導体膜のうち、ソース領域またはドレイン領域となる部分は、凸部と接しており、９０６の破線で囲んだ領域に示すように、凸部９００の一部が多少エッチングされても、平坦な下地膜上に形成した場合とは異なり、半導体膜の下に位置する下地膜までエッチングされることがなく、配線が断線されにくい。凸部９００の一部を露出させる程度にコンタクトホールを広く開けることができると、配線を形成する際のデザインルールが緩くなり、さらに半導体膜９０１と配線９０５との接続部における抵抗を下げることができる。
【０２３９】
本実施例は、実施例１〜１３と自由に組み合わせて実施することが可能である。
【０２４０】
（実施例１５）
本実施例では、可撓姓を有する基板を用いた本発明の半導体表示装置について説明する。可撓姓を有する基板を用いた半導体表示装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。
【０２４１】
基板が非平面の場合、課題となるのは、曲率をどこまで高められるかということである。基板の曲率を高めていくと、基板上に成膜された絶縁膜に生じる応力によって、該絶縁膜上に形成される半導体素子が、所望の特性を得られなくなるという事態が生じる。特に絶縁膜の厚さが増してくるとその傾向が強い。
【０２４２】
そこで本実施例では、絶縁膜で形成された下地膜が有する凸部の長手方向と、基板の母線方向とを同じ向きに保つようにする。図３１に、可撓姓を有する基板を用いて形成された半導体表示装置を、湾曲させた様子を示す。基板５００１には、画素部５００２、走査線駆動回路５００３及び信号線駆動回路５００４が形成されている。基板５００１には、後の工程における処理温度に耐え得る素材を用いる。
【０２４３】
凸部を有する下地膜５００５上に形成された島状の半導体膜を用いてＴＦＴが形成されている。そして、下地膜５００５の凸部の長手方向と、基板５００１の母線の方向とが実線の矢印で示すように共に一致している。このように下地膜の凸部の長手方向と、基板の母線の方向とを一致させることで、下地膜に生じる応力を分散させることができる。
【０２４４】
本実施例は、実施例１〜１４と自由に組み合わせて実施することが可能である。
【０２４５】
【発明の効果】
本発明では、凹部上に位置する半導体膜をＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができ、ＴＦＴの特性のバラツキを抑えることができる。
【０２４６】
また、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線の設計のみ変更すれば良いので、配線のパターニング用のマスクと、配線のコンタクトホール用のマスクの少なくとも２枚を変更すれば良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【０２４７】
さらに、本発明では半導体膜の、特にソース領域とドレイン領域となる部分が、凸部と接するようにすることで、半導体膜の下に位置する下地膜がエッチングされずに、凸部の一部がエッチングされるので、ソース領域またはドレイン領域に接する配線の断切れを防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の作製工程を示す図。
【図２】 本発明の半導体装置の作製工程を示す図。
【図３】 本発明の半導体装置の作製工程を示す図。
【図４】 本発明の半導体装置の作製工程を示す図。
【図５】 本発明の作製方法を用いて形成されたインバーター及びトランスミッションゲートの上面図及び回路図。
【図６】 本発明の半導体装置の作製工程を示す図。
【図７】 本発明の半導体装置の作製工程を示す図。
【図８】 レーザー光照射後の粒界の位置を示す図。
【図９】 本発明の作製方法を用いて形成された基本セル及び該基本セルを用いたＤフリップフロップの回路図。
【図１０】 本発明の作製方法を用いて形成された基本セル及び該基本セルを用いたＤフリップフロップの上面図。
【図１１】 図９の基本セルを用いて形成されたＮＡＮＤの回路図。
【図１２】 図１０の基本セルを用いて形成されたＮＡＮＤの上面図。
【図１３】 図９の基本セルを用いて形成されたＮＯＲの回路図。
【図１４】 図１０の基本セルを用いて形成されたＮＯＲの上面図。
【図１５】 基板におけるマーカー形成領域の位置を示す図。
【図１６】 本発明の半導体装置の１つである発光装置の、コントローラーの構成を示すブロック図。
【図１７】 凸部を有する下地膜の作製方法を示す図。
【図１８】 凸部を有する下地膜の作製方法を示す図。
【図１９】 レーザー照射装置の図。
【図２０】 レーザー照射装置の図。
【図２１】 レーザービームのエネルギー密度の分布を示す図。
【図２２】 レーザービームのエネルギー密度の分布を示す図。
【図２３】 光学系の図。
【図２４】 本発明の半導体装置を用いた電子機器の図。
【図２５】 下地膜上に形成された複数のＴＦＴの上面図及び断面図。
【図２６】 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させた後の、上面から見たＴＥＭの像。
【図２７】 図２６のＴＥＭの像の模式図。
【図２８】 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させ、セコエッチした後の、断面から見たＴＥＭの像。
【図２９】 凹凸を有する下地膜上に形成されたシリコンにレーザー光を照射したときの、温度分布の時間変化を示す図。
【図３０】 凹凸を有する下地膜上に形成されたシリコンにレーザー光を照射したときの、温度の時間変化を示す図。
【図３１】 可撓性を有する基板を用いて形成された半導体表示装置の図。
【図３２】 本発明の半導体装置の作製工程を示す図。
【図３３】 本発明の半導体装置の作製工程を示す図。
【図３４】 本発明の半導体装置の作製工程を示す図。
【図３５】 本発明の半導体装置の作製工程を示す図。
【図３６】 本発明の作製方法を用いて形成されたインバーター及びトランスミッションゲートの上面図及び回路図。
【図３７】 本発明の半導体装置の作製工程を示す図。
【図３８】 レーザー光照射後の粒界の位置を示す図。
【図３９】 本発明の作製方法を用いて形成された基本セル及び該基本セルを用いたＤフリップフロップの上面図。
【図４０】 図８の基本セルを用いて形成されたＮＡＮＤの上面図。
【図４１】 図８の基本セルを用いて形成されたＮＯＲの上面図。
【図４２】 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させた後のＴＥＭの断面像と、その模式図。
【発明の属する技術分野】
本発明は、レーザー光を用いて絶縁表面上に結晶成長させた結晶質半導体膜を用い、電界効果型トランジスタ、特に薄膜トランジスタを用いた半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の１つである半導体表示装置は、その駆動回路がシリコン基板上に形成されており、ＦＰＣ等を介してガラス基板上の画素部と接続されていた。しかしＩＣと、画素部が形成されたガラス基板とをＦＰＣ等で接続すると、接続している部分が物理的な衝撃に弱いという問題があった。特にＦＰＣのピン数が多ければ多いほどこの傾向は強い。
【０００３】
そこで、半導体表示装置の駆動回路やコントローラを、画素部と同じガラス基板上に集積する技術（システムオングラス）が盛んに研究開発されている。システムオングラスの実現により、ＦＰＣのピン数を抑えて上述した問題を回避することができ、なおかつ、半導体表示装置自体の大きさを抑えることができる。
【０００４】
例えば半導体表示装置の１つであるアクティブマトリクス型の液晶表示装置の場合、画素部に設けられた複数の画素のうちの１つまたは幾つかを順に選択する走査線駆動回路と、選択された画素に画像情報を有する信号（ビデオ信号）を入力する信号線駆動回路とを同じガラス基板上に形成することで、液晶表示装置の物理的衝撃に対する耐性を高めることができ、液晶表示装置自体の大きさを抑えることができる。
【０００５】
さらに近年では、今までシリコン基板上に形成されてきたコントローラも、駆動回路に加えて、ガラス基板上に一体形成することが試みられている。コントローラと駆動回路を、共に画素部と同じガラス基板上に一体形成することが可能になれば、半導体表示装置の大きさを飛躍的に抑えることができ、物理的衝撃に対する耐性もより高めることが可能になる。
【０００６】
【発明が解決しようとする課題】
しかし、コントローラは、駆動回路や画素部の動作のタイミングを決定する信号を生成したり、外部のビデオソースから与えらる一定の規格のビデオ信号を、その駆動回路や画素部の仕様に合わせて処理したりする機能を有している。そのため、半導体表示装置の規格及び仕様、または駆動方法に合わせて、その都度コントローラ自体の設計を変える必要がある。
【０００７】
例えばコントローラの設計を変えて種々の試作品を作製する必要が生じたり、顧客毎にコントローラの設計を変えなくてはならなかったりすると、コントローラを駆動回路及び画素部と共に、ガラス基板上に一体形成している場合、そのたび毎に画素部及び駆動回路を含めた全てのマスクを変えなくてはならず、半導体表示装置の製造コストを抑えることが難しくなる。
【０００８】
特に近年、半導体表示装置は様々な電子機器の表示部に用いられているため、多品種少量生産の傾向が強くなってきている。そのため、コントローラをガラス基板上に一体形成すると、上述したコントローラの設計変更に伴うコストの増加が重要な問題となることが予想される。
【０００９】
本発明は上述した問題に鑑み、設計変更に伴うコストを抑えることができる特定用途向けの半導体集積回路を備えた半導体装置の作製方法と、該作製方法を用いて形成された半導体装置の考案を第１の課題とする。
【００１０】
また半導体装置に用いる基板は、コストの面から単結晶シリコン基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすい。そのため、ガラス基板上に結晶質ＴＦＴを形成する場合において、半導体膜の結晶化にレーザーアニールを用いることは、ガラス基板の熱変形を避けるのに非常に有効である。レーザーアニールの特徴は、輻射加熱或いは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが挙げられている。
【００１１】
なお、ここでいうレーザーアニール法とは、半導体基板又は半導体膜に形成された損傷層を再結晶化する技術や、基板上に形成された半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザー発振装置、ＹＡＧレーザーに代表される固体レーザー発振装置であり、レーザー光の照射によって半導体の表面層を数十ナノ〜数十マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
【００１２】
レーザーアニール法を用いて形成された結晶質半導体膜は、一般的に複数の結晶粒が集合して形成される。その結晶粒の位置と大きさはランダムなものであり、結晶粒の位置や大きさを指定して結晶質半導体膜を形成する事は難しい。そのため前記結晶質半導体膜を島状にパターニングすることで形成された活性層中には、結晶粒の界面（粒界）が存在することがある。
【００１３】
なお粒界とは、結晶粒界とも呼ばれる、面欠陥に分類される格子欠陥の１つである。面欠陥には粒界の他に、双晶面や積層欠陥などが含まれるが、本明細書ではダングリングボンドを有する電気的に活性な面欠陥、つまり粒界と積層欠陥をまとめて粒界と総称する。
【００１４】
結晶粒内と異なり、粒界には非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性が低下することが知られている。よって、例えば半導体素子としてＴＦＴを形成する場合に、粒界が活性層、特にチャネル形成領域中に存在すると、ＴＦＴの移動度が著しく低下したり、オン電流が低減したり、また粒界において電流が流れるためにオフ電流が増加したりと、ＴＦＴの特性に重大な影響を及ぼす。また同じ特性が得られることを前提に作製された複数のＴＦＴにおいて、活性層中の粒界の有無によって特性がばらついたりする。
【００１５】
半導体膜にレーザー光を照射したときに、得られる結晶粒の位置と大きさがランダムになるのは、以下の理由による。レーザー光の照射によって完全溶融した液体半導体膜中に固相核生成が発生するまでには、ある程度の時間が掛かる。そして時間の経過と共に、完全溶融領域において無数の結晶核が発生し、該結晶核からそれぞれ結晶が成長する。この結晶核の発生する位置は無作為であるため、不均一に結晶核が分布する。そして、互いの結晶粒がぶつかり合ったところで結晶成長が終了するため、結晶粒の位置と大きさは、ランダムなものとなる。
【００１６】
駆動回路やコントローラに用いるトランジスタには高速動作が要求されるが、上述したように粒界の存在しない単結晶珪素膜をレーザーアニール法で形成するのは難しく、レーザーアニール法を用いて結晶化された結晶質半導体膜を活性層とするＴＦＴで、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは、今日まで得られていない。
【００１７】
本発明は上述した問題に鑑み、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を第２の課題とする。
【００１８】
【課題を解決するための手段】
本発明者らは、凹凸を有する絶縁膜上に半導体膜を形成し、該半導体膜にレーザー光を照射すると、結晶化された半導体膜の、絶縁膜の凸部上に位置する部分において選択的に粒界が形成されることを見出した。
【００１９】
図４２に、凹凸を有する絶縁膜上に形成された２００ｎｍの非晶質半導体膜に、連続発振のレーザー光を走査速度が５ｃｍ／ｓｅｃとなるように照射したときの、レーザー光の走査方向と垂直な方向におけるＴＥＭの断面像を示す。図４２（Ｂ）に、図４２（Ａ）に示したＴＥＭの断面像を模式的に図示する。図４２（Ｂ）において、８１０１及び８１０２は絶縁膜に形成された凸部である。そして結晶化された半導体膜８１０４は、凸部８１０１、８１０２の上部において粒界８１０３を有している。
【００２０】
図４２（Ｂ）に示すとおり、凸部８１０１、８１０２の上部において粒界８１０３が形成されている。本発明者らは、これはレーザー光の照射により一時的に半導体膜が溶融することで、絶縁膜の上部に位置していた半導体膜が凹部の底部方向に向かって体積移動し、そのため凸部の上に位置する半導体膜が薄くなり、応力に耐えられなくなって粒界が生じたのではないかと考えた。そして、このように結晶化された半導体膜は、凸部の上部において粒界が選択的に形成される一方、凹部（点線で示す領域）８１０１、８１０２に位置する部分には粒界が形成されにくい。なお凹部は、凸部が形成されていない窪んだ領域を指す。
【００２１】
また図２６に、凹凸を有する下地膜上に形成された１５０ｎｍの非晶質半導体膜に、凸部の長手方向に沿って、連続発振の出力エネルギー５．５Ｗのレーザー光を、走査速度が５０ｃｍ／ｓｅｃとなるように照射したときの試料を、上面から観たＴＥＭの像を示す。また、説明を分かり易くするために、図２７に、図２６に示したＴＥＭの像を模式的に示す。
【００２２】
凸部８００１の幅は０．５μm、凹部の幅は０．５μｍ、凸部の厚さは２５０ｎｍである。図２６、図２７において、半導体膜のうち、８００１に示す領域は凸部の上部に位置する部分に相当し、８００２に示す領域は凹部の上部に位置する部分に相当する。図２７に示すとおり、凸部８００１の上部において、半導体膜に粒界８００３が形成されている。
【００２３】
図２８は、図２６において示した試料と同じ条件で作製された試料を、セコエッチした後の、レーザー光の走査方向に対して垂直な方向における断面の、ＴＥＭ像である。凹凸を有する下地膜は３層の絶縁膜から構成されており、窒化珪素からなる第１の絶縁膜上に、ストライプ状の酸化珪素からなる第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を覆って酸化珪素からなる第３の絶縁膜が形成されている。
【００２４】
なおセコエッチは、Ｋ2Ｃｒ2Ｏ7とＨＦを混合した水溶液を用い、室温で７５秒行なった。
【００２５】
図２８に示すとおり、セコエッチにより凸部８００９上の粒界８００５が広がり、その位置がより明確になってる。なお、凸部８００９内に見える白い部分は、セコエッチにより、半導体膜の粒界を通して酸化珪素がエッチングされてしまっていることを示している。またレーザー光の照射により、半導体膜８００６の表面が平坦化されている。
【００２６】
このことから本発明者らは、レーザー光の照射により一次的に半導体膜が溶融することで、絶縁膜の上部に位置していた半導体膜が凹部の底部方向に向かって体積移動し、そのため凸部の上に位置する半導体膜が薄くなり、応力に耐えられなくなったことが、凸部上に粒界が生じた要因の１つではないかと考えた。
【００２７】
また図２９（Ａ）〜（Ｆ）に、凹凸を有する絶縁膜上に形成された半導体膜にレーザー光を照射した際の、半導体膜における温度分布の経時変化のシミュレーション結果を示す。グラフで下側の凹凸が酸化膜で形成した下地膜８００８を表している。また、上側のライン８００９がシリコンと空気層の境界であり、レーザー光が照射されている部分を示している。酸化膜厚、シリコン膜厚ともに２００ｎｍで凹凸間隔は１μｍとなっている。レーザー光照射の条件はガウシアンでピークエネルギー密度４５０００Ｗ／ｃｍ2で、σ＝７×１０-5ｓｅｃで設定した。
【００２８】
図２９（Ａ）がレーザー光の照射直後の温度分布を示しており、以下図２９（Ｂ）〜（Ｆ）は、それぞれ2.5μsec後毎の温度分布を示している。
【００２９】
色が濃く示されている領域が、最も温度が高いと考えられる部分であり、図２９（Ａ）から（Ｆ）へ状態が移行するにつれて、色の濃い部分が少なくなっているのがわかる。特に、シリコン８００９の温度は、時間の経過と共に、下地膜８００８の凹部上の部分が、凸部上の部分よりも先に温度が低下しているのがわかる。
【００３０】
図３０に、凹凸を有する絶縁膜上に形成された半導体膜にレーザー光を照射した際の、半導体膜の位置による温度の経時変化のシミュレーション結果を示す。
【００３１】
図３０に示すグラフは、縦軸が半導体膜の温度（Ｋ）を示しており、横軸が時間（秒）を示している。実線は凸部上に位置する半導体膜の温度を示しており、破線が凹部上に位置する半導体膜の温度を示している。図３０のシミュレーションでは、１６００Ｋにおいて相転移にともない温度降下が一次停止しているが、相転移の後、破線で示した凹部上の半導体膜が、凸部上の半導体膜に比べて先に温度降下が開始されており、早く相転移しているのがわかる。
【００３２】
これは、レーザー光の照射により半導体膜が溶融した後、該半導体膜内の熱が絶縁膜に放熱される際、絶縁膜と接している面積がより大きい部分において効率的に放熱が行われるためであると考えられる。よって、半導体膜と絶縁膜との接している面が平坦な部分よりも、接している面どうしが交わっている部分の方が絶縁膜への放熱が効率的である。また、絶縁膜の熱容量が大きい部分の方が、より効率的に放熱が行われる。例えば、凹部近傍の方が凸部近傍よりも、一定の範囲内における絶縁膜の体積が大きいため熱容量が大きいので、逃げた熱がこもりにくく、効率的に放熱が行われる。よって、凹部近傍の方が凸部近傍よりも結晶核が早く出来やすい。
【００３３】
そして時間の経過と共に、凹部近傍において生成された結晶核から、凸部上に向かって結晶成長が進む。そして隣り合う凹部近傍から進んだ結晶成長が、互いにその中間付近である凸部上においてぶつかり合うことが、凸部上に粒界が生じた要因の１つではないかと考えた。
【００３４】
いずれにしろ、このように結晶化された半導体膜は、凸部の上部において粒界が選択的に形成される一方、凹部（点線で示す領域）に位置する部分には粒界が形成されにくい。
【００３５】
そこで本発明者らは、レーザー光で結晶化された半導体膜のうち、凹部上に設けられた粒界の比較的少ない部分をＴＦＴの活性層に用い、さらに該ＴＦＴを複数基板上にレイアウトして、ASIC（Application Specific Integrated Circuit）の様に回路を設計し、半導体装置を作製することを考えた。
【００３６】
具体的には、ストライプまたは矩形状の凹凸を有する絶縁膜上に半導体膜を形成し、連続発振のレーザー光を照射する。なお、レーザー光の走査方向は、必ずしも該絶縁膜の凹凸の長手方向に沿うようにする必要はない。このとき、連続発振のレーザー光を用いるのが最も好ましいが、パルス発振のレーザー光を用いても良い。なお、凸部は様々な形状が可能であるが、レーザー光の走査方向に対して垂直な方向における凸部の断面は、例えば矩形、三角形または台形であっても良い。レーザー光の照射により、凸部上の半導体膜は凹部上に体積移動するため、凸部上の半導体膜に応力が集中的にかかるようになり、凹部上の半導体膜中に粒界が形成されにくくなる。
【００３７】
次に下地膜の凸部上に位置する結晶性の芳しくない部分を除去し、結晶性の優れた凹部上の半導体膜を活性層として用い、複数のＴＦＴを形成する。このとき、凹部上の半導体膜は、凸部と一部接していても良いし、接していなくとも良い。
【００３８】
凹部上に位置する半導体膜をＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができ、ＴＦＴの特性のバラツキを抑えることができる。
【００３９】
また、平坦な下地膜上の半導体膜の上に形成された絶縁膜にコンタクトホールを形成する際に、コンタクトホールのマスクがずれると、半導体膜の下に位置する下地膜がエッチングされて、該半導体膜に接するように形成された電極が断切れを起こすことがある。本発明では半導体膜の、特にソース領域とドレイン領域となる部分が、凸部と接するようにすることで、半導体膜の下に位置する下地膜がエッチングされずに、凸部の一部がエッチングされるので、ソース領域またはドレイン領域に接する配線の断切れを防ぐことができる。よって、コンタクトホールが活性層中に納まるようにするためだけにソース領域とドレイン領域の部分を大きくする必要がないので、コンタクトの確保のために集積密度が低下するのを防ぐことができる。
【００４０】
なお、絶縁膜の凹部上に位置する半導体膜は比較的粒界が形成されにくく、結晶性が優れているが、必ずしも粒界を含まないわけではない。たとえ粒界が存在したとしても絶縁膜の凸部上に位置する半導体膜に比較すると、その結晶粒は大きく、結晶性が比較的優れていると言える。よって、絶縁膜の形状を設計した段階で、半導体膜の粒界が形成される位置をある程度予測することができる。つまり本発明では粒界が形成される位置を選択的に定めることができるので、活性層、より望ましくはチャネル形成領域に粒界がなるべく含まれないように、活性層をレイアウトすることが可能になる。
【００４１】
なお、レーザー光のレーザービームのエッジの近傍は、中央付近に比べて一般的にエネルギー密度が低く、半導体膜の結晶性も劣る場合が多い。そのためレーザー光を走査する際に、後にＴＦＴのチャネル形成領域となる部分と、その軌跡のエッジとが重ならないようにするのが望ましい。
【００４２】
そこで、設計の段階で得られた、基板上面から見た絶縁膜または半導体膜の形状のデータ（パターン情報）を記憶手段に記憶し、そのパターン情報と、レーザー光のレーザービームの走査方向と垂直な方向における幅とから、少なくともＴＦＴのチャネル形成領域となる部分と、レーザー光の軌跡のエッジとが重ならないように、レーザー光の走査経路を決定するようにしても良い。そして、マーカーを基準として基板の位置を合わせ、決定された走査経路にしたがってレーザー光を基板上の半導体膜に対して照射する。
【００４３】
上記構成により、基板全体にレーザー光を照射するのではなく、少なくとも必要不可欠な部分にのみレーザー光を走査するようにすることができる。よって、不必要な部分にレーザー光を照射するための時間を省くことができ、よって、レーザー光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。また不必要な部分にレーザー光を照射し、基板にダメージが与えられるのを防ぐことができる。
【００４４】
なお、レーザー光の照射位置を決めるためのマーカーは、基板を直接レーザー光等によりエッチングすることで形成しても良いし、凹凸を有する絶縁膜を形成する際に、同時に絶縁膜の一部にマーカーを形成するようにしても良い。また、実際に形成された絶縁膜または半導体膜の形状をＣＣＤ等の撮像素子を用いて読み取り、データとして第１の記憶手段に記憶し、第２の記憶手段に設計の段階で得られた絶縁膜または半導体膜のパターン情報を記憶し、第１の記憶手段に記憶されているデータと、第２の記憶手段に記憶されているパターン情報とを照合することで、基板の位置合わせを行うようにしても良い。
【００４５】
なお、レーザー光のエネルギー密度は、一般的には完全に均一ではなく、レーザービーム内の位置によりその高さが変わる。本発明では、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体に、一定のエネルギー密度のレーザー光を照射することが必要である。よって本発明では、レーザー光の走査により、均一なエネルギー密度を有する領域が、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体と完全に重なるような、エネルギー密度の分布を有するレーザービームを用いることが必要である。上記エネルギー密度の条件を満たすためには、レーザービームの形状を、矩形または線形等にすることが望ましいと考えられる。
【００４６】
さらにスリットを介し、レーザービームのうちエネルギー密度の低い部分を遮蔽するようにしても良い。スリットを用いることで、比較的均一なエネルギー密度のレーザー光を凹部の平らな面全体に照射することができ、結晶化を均一に行うことができる。またスリットを設けることで、絶縁膜または半導体膜のパターン情報に応じて部分的にレーザービームの幅を変えることができ、チャネル形成領域、さらにはＴＦＴの活性層のレイアウトにおける制約を小さくすることができる。なおレーザービームの幅とは、走査方向と垂直な方向におけるレーザービームの長さを意味する。
【００４７】
また複数のレーザー発振装置から発振されたレーザー光を合成することで得られた１つのレーザービームを、レーザー結晶化に用いても良い。上記構成により、各レーザー光のエネルギー密度の弱い部分を補い合うことができる。
【００４８】
また半導体膜を成膜した後、大気に曝さないように（例えば希ガス、窒素、酸素等の特定されたガス雰囲気または減圧雰囲気にする）レーザー光の照射を行い、半導体膜を結晶化させても良い。上記構成により、クリーンルーム内における分子レベルでの汚染物質、例えば空気の清浄度を高めるためのフィルター内に含まれるボロン等が、レーザー光による結晶化の際に半導体膜に混入するのを防ぐことができる。
【００４９】
また、複数のＴＦＴは、回路の仕様に関わらず、基板上にレイアウトしておく。そして、該複数のＴＦＴがそれぞれ有するソース、ドレイン及びゲートの３つの端子を、該複数のＴＦＴが形成されている層または該層とは異なる層に形成された配線で適宜電気的に接続し、所望する仕様の回路を形成する。このとき、基板上に形成された全てのＴＦＴを用いる必要はなく、回路の仕様によって用いないＴＦＴが存在していても良い。
【００５０】
複数のＴＦＴの数は、そのサイズ及び極性ごとに、所望の回路の設計が可能な程度に揃えておく必要がある。そのサイズ及び極性ごとにＴＦＴを増やせば増やすほど、設計の幅が広がり、様々な仕様の回路を作製することが可能になる。逆にＴＦＴの数を増やしすぎると、回路に用いないＴＦＴの数が増え、半導体表示装置の大きさを抑えることが難しくなる。よって、回路用に基板上に形成しておくＴＦＴの数、サイズ及び極性等はこれらの兼ね合いを考慮し、設計者が適宜設定すれば良い。
【００５１】
また上記ＴＦＴのうちの幾つかの活性層及びゲートを予め接続しておき、それを１つの単位（基本セル）として複数形成しておいても良い。そして、該基本セルの有する各ＴＦＴのソース、ドレインまたはゲートを互いに配線で接続することで、該基本セルから様々な論理素子を形成し、該論理素子の組み合わせで所望の回路を設計するようにしても良い。
【００５２】
また上記構成の他に、幾つかのＴＦＴの活性層及びゲートを接続して形成される種々の論理素子を予め基板上に用意しておき、各論理素子の端子を、論理素子が有するＴＦＴが形成されている層または該層とは異なる層に形成された配線で適宜接続し、所望する仕様の回路を形成しても良い。
【００５３】
上記構成により、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線の設計のみ変更すれば良いので、配線のパターニング用のマスクと、配線のコンタクトホール用のマスクの少なくとも２枚変更すれば良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【００５４】
また、半導体表示装置の画素部や駆動回路の仕様は決まっているが、画素部及び駆動回路の仕様に合ったコントローラの仕様が未決定の場合、配線以外のＴＦＴまたは回路素子の部分を先に作製してしまうことができる。その後、顧客から受注したコントローラの仕様に合わせて、各ＴＦＴまたは回路素子を接続する配線を設計し、作製することにより、所望の仕様のコントローラを作製することができる。よってコントローラの仕様が未決定の段階で、半導体表示装置の作製を開始することができるので、顧客からの発注を受けて製品を顧客に渡すまでの時間（TAT：Turn Around Time）を短くすることができ、顧客サービスを向上させることができる。
【００５５】
なお、本発明はコントローラの設計方法に限定されず、信号線駆動回路や走査線駆動回路を含む駆動回路や、その他の多種多様な回路の設計に用いることが可能である。
【００５６】
【発明の実施の形態】
次に、本発明の半導体装置の作製方法について説明する。
【００５７】
まず、図１（Ａ）または図３２（Ａ）に示すように、矩形またはストライプ形状の凸部１０１ａを有する下地膜１０１を基板上に形成する。図１（Ａ）のＡ−Ａ’における断面図が図１（Ｂ）に相当する。図３２（Ａ）のＡ−Ａ’における断面図が図３２（Ｂ）に相当する。
【００５８】
基板（図示せず）は、後の工程の処理温度に耐えうる材質であれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラスなどのガラス基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いることができる。また、処理温度に耐えうる程度に耐熱性を有するプラスチック基板を用いてもよい。
【００５９】
また本実施の形態では、下地膜１０１として酸化珪素膜を用いた。なお、下地膜１０１の材料はこれに限定されず、後の工程における熱処理に耐え得る材料で、なおかつＴＦＴの特性に悪影響を与えうるアルカリ金属が、後に形成される半導体膜に混入するのを防ぐことができ、凹凸を形成することができる絶縁膜であれば良い。なおこの凹凸の形成の仕方については、後段において詳しく説明する。また、これらの他の絶縁膜を用いても良いし、単一の層からなる絶縁膜ではなく２層以上の絶縁膜の積層構造であってもよい。
【００６０】
次に、下地膜１０１を覆うように、半導体膜１０２を形成する。半導体膜１０２は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により成膜することができる。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶質半導体膜であっても良い。また珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。また、下地膜１０１を成膜した後、大気開放せずに連続的に成膜することで、半導体膜と下地膜との間に不純物が混入するのを防ぐことができる。
【００６１】
なお、凸部間の幅が大きすぎたり小さすぎたりすると、本発明の効果は得られない。また凸部の高さが高すぎると、後に形成される半導体膜が凸部のエッジ近傍において膜切れを起こす可能性が高くなる。また、低すぎても本発明の効果は得られない。凸部１０１ａの断面形状及びそのサイズついては、半導体膜の厚さとの兼ね合いを考慮し、設計者が適宜設定することができる。凸部間の幅Ｗｓは０．０１μｍ〜２μｍ、より望ましくは０．１μｍ〜１μｍ程度にするのが好ましい。また、凸部の高さＷｈは０．０１μｍ〜３μｍ、より望ましくは０．１μｍ〜２μｍ程度にするのが好ましい。または凸部の高さを小さくし、Ｗｈを０．０１μｍ〜１μｍ、より望ましくは０．０５μｍ〜０．２μｍ程度にしても良い。
【００６２】
次に、図２（Ａ）または図３３（Ａ）に示すように、半導体膜１０２にレーザー光を照射する。図２（Ａ）は図１（Ａ）の後の工程に相当し、図３３（Ａ）は図３２（Ａ）の後の工程に相当する。なお、図２（Ｂ）は、図２（Ａ）の破線Ａ−Ａ’における断面図に相当する。また、図３３（Ｂ）は、図３３（Ａ）の破線Ａ−Ａ’における断面図に相当する。
【００６３】
このとき、レーザー光の走査方向は、後に形成されるチャネル形成領域においてキャリアが移動する方向と同じ方向に揃える。本実施の形態では、図２（Ａ）または図３３（Ａ）において矢印で示したように、走査方向を矩形の凸部１０１ａの長手方向に揃えてレーザー光を照射した。レーザー光の照射により、半導体膜１０２は一次的に溶融し、図２（Ｂ）または図３３（Ｂ）において白抜きの矢印で示したように、凸部の上部から凹部に向かってその体積が移動する。そして表面が平坦化され、なおかつ結晶性が高められた半導体膜１０３が形成される。レーザー光のエネルギー密度は、レーザービームのエッジの近傍において低くなっており、そのためエッジの近傍は結晶粒が小さく、結晶の粒界に沿って突起した部分（リッジ）が出現する。そのため、レーザー光のレーザービームの軌跡のエッジと、チャネル形成領域となる部分または半導体膜１０２の凹部上に位置する部分とが重ならないように照射する。
【００６４】
本発明では公知のレーザーを用いることができる。レーザー光は連続発振であることが望ましいが、パルス発振であってもある程度本発明の効果を得ることができると考えられる。レーザーは、気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザーとして、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザー、Ｙ2Ｏ3レーザーなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ、Ｙｂ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザーが適用される。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【００６５】
またさらに、固体レーザーから発せられらた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
【００６６】
半導体膜１０３は、レーザー光の照射による体積移動により、下地膜１０１の凹部上において膜厚が厚くなり、逆に凸部１０１ａ上において膜厚が薄くなっている。そのため応力によって凸部上に粒界１０４が発生しやすく、逆に凹部上においては結晶性の良い状態が得られる。なお、凹部上において半導体膜１０３が必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても結晶粒が大きいので、結晶性は比較的優れたものとなっている。
【００６７】
なお、半導体膜の結晶化に際し、レーザー光の照射の工程と、触媒を用いて半導体膜を結晶化させる工程とを組み合わせていても良い。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることができる。
【００６８】
次に、図３（Ａ）または図３４（Ａ）に示すように、半導体膜１０３の表面をエッチングしていき、下地膜１０１の凸部１０１ａの上面を露出させる。図３（Ａ）は図２（Ａ）の後の工程に相当し、図３４（Ａ）は図３３（Ａ）の後の工程に相当する。なお、図３（Ｂ）は、図３（Ａ）の破線Ａ−Ａ’における断面図に相当する。また、図３４（Ｂ）は、図３４（Ａ）の破線Ａ−Ａ’における断面図に相当する。上記工程により、下地膜１０１の凹部に存在する半導体膜１０５が形成される。半導体膜１０３の上面からの除去は、どのような方法を用いて行っても良く、例えばエッチングにより行っても良いし、ＣＭＰ法により行っても良い。
【００６９】
この上面からの除去により、凸部１０１ａ上の粒界が存在する部分が除去され、凸部１０１ａ間に相当する凹部の上には、後にチャネル形成領域となる結晶性の良い半導体膜が残される。
【００７０】
次に、図４（Ａ）または図３５に示すように半導体膜１０５をパターニングすることで、活性層となる島状の半導体膜１０６を形成する。図４（Ａ）は図３（Ａ）の後の工程に相当し、図３５（Ａ）は図３４（Ａ）の後の工程に相当する。なお、図４（Ｂ）は、図４（Ａ）の破線Ａ−Ａ’における断面図に相当する。また、図３５（Ｂ）は、図３５（Ａ）の破線Ａ−Ａ’における断面図に相当する。島状の半導体膜１０６は、凸部１０１ａ間に形成される凹部上にその一部が存在する。さらに図３５では、半導体膜１０６は、その一部が凸部１０１ａと接している。ＴＦＴのチャネル形成領域は、半導体膜１０５の凹部上に位置する部分を用いて形成されるように、そのチャネル長、チャネル幅を考慮して、凸部１０１ａのレイアウトを定めるのが望ましい。なお、ソース領域またはドレイン領域となる部分をも凹部上に存在する半導体膜で形成することで、ソース領域とドレイン領域の抵抗を下げることができる。
【００７１】
なお、図４では各島状の半導体膜１０６が、凸部１０１ａと重なっていないが、本発明はこの構成に限定されない。島状の半導体膜１０６の一部が凸部１０１ａ上に重なっていても良い。さらに、互いに分離した複数のチャネル形成領域と、全ての複数のチャネル形成領域を間に挟んでいるソース領域及びドレイン領域とを有し、全ての複数のチャネル形成領域が凸部１０１ａと重なっておらず、ソース領域及びドレイン領域は凸部と一部重なっている、所謂マルチチャネル型のＴＦＴであっても良い。
【００７２】
上述した一連の工程によって得られた島状の半導体膜を活性層として用い、ＴＦＴを作製する。互いに分離した複数のチャネル形成領域を有するＴＦＴの作製工程及びその具体的な構造は様々である。代表的には、島状の半導体膜に不純物を添加し、ソース領域とドレイン領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とが行われる。
【００７３】
なお、本実施の形態ではレーザー光で結晶化した半導体膜の表面を、凸部が露出する程度に除去する工程の後に、パターニングにより島状の半導体膜を形成する工程を行なっているが、本発明はこの構成に限定されない。パターニングにより島状の半導体膜を形成する工程の後に、凸部が露出する程度に島状の半導体膜の表面を除去する工程を行なっても良い。
【００７４】
本発明では、絶縁膜の凹部上に位置する半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができ、ＴＦＴの特性のバラツキを抑えることができる。
【００７５】
そして、ＴＦＴを作製した後、目的とする回路の仕様に合わせて、各ＴＦＴのゲート電極、ソース領域、ドレイン領域を電気的に接続する配線を形成する。図５に、上記ＴＦＴを用いてインバーターとトランスミッションゲートを作製した例について説明する。
【００７６】
図５（Ａ）と図３６に、本発明の作製方法を用いて形成されたインバーターとトランスミッションゲートの上面図を、図５（Ｂ）にその回路図を示す。上述した一連の作製方法を用いて形成された島状の半導体膜を用いて、ｐチャネル型ＴＦＴ１１０、１１１、ｎチャネル型ＴＦＴ１１２、１１３を形成する。これらのＴＦＴ１１０〜１１３は、少なくとも活性層と、ゲート絶縁膜と、ゲート電極とをそれぞれ有している。そして各活性層にはチャネル形成領域と、該チャネル形成領域を挟んでいるソース領域とドレイン領域とが少なくとも設けられている。
【００７７】
なお、ソース領域またはドレイン領域となる不純物領域と、チャネル形成領域との間にＬＤＤ領域やオフセット領域を有していてもよい。
【００７８】
各ＴＦＴは凹部上に活性層を有しており、各活性層は凸部１０１ａ間に位置し、かつ凸部１０１ａとは重なっていない。そして、配線１１５〜１２０によって、各ＴＦＴのソース領域、ドレイン領域またはゲート電極が接続されることで、図５（Ｂ）に示した回路図を有する回路を形成することができる。具体的には、ｐチャネル型ＴＦＴ１１０とｎチャネル型ＴＦＴ１１２とでインバーターを形成されている。また、ｐチャネル型ＴＦＴ１１１とｎチャネル型ＴＦＴ１１３とでトランスミッションゲートが形成されている。Ａに入力された信号に同期して、Ｉｎから入力された信号がサンプリングされＯｕｔから出力される。
【００７９】
上記構成により、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線のレイアウトのみ変更すれば良い。例えば図５の場合では、配線のパターニング用のマスクと、配線のコンタクトホール用のマスクの少なくとも２枚変更すれば良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【００８０】
なお、本発明は上記回路に限定されないことは言うまでもない。また、図５（Ａ）では、配線１１５〜１２０が同じ層に形成されているが、本発明はこれに限定されない。各ＴＦＴを接続する配線は、異なる層に形成されていても良い。各配線を異なる層に形成することで、複雑な接続が可能になり、同じ数のＴＦＴから形成することができる回路の種類が豊富になる。なおＴＦＴの接続は、ダマシンプロセス等によって作製された配線（プラグ）によって行なっても良い。
【００８１】
なお、上記工程において、レーザー光の照射後または結晶化後の半導体膜を下地膜の凸部が露出する程度にエッチングした後において、５００〜６００℃で１分から６０分程度加熱することで、半導体膜内において生じている応力を緩和することができる。
【００８２】
本発明の作製方法で、例えばＬＳＩを用いたＣＰＵ、各種ロジック回路の記憶素子（例えばＳＲＡＭ）、カウンタ回路、分周回路ロジック等を形成することができる。本発明は、様々な半導体装置に適用させることが可能である。
【００８３】
【実施例】
以下、本発明の実施例について説明する。
【００８４】
（実施例１）
本実施例では、実施の形態において島状の半導体膜を部分的にエッチングする例について説明する。
【００８５】
まず、実施の形態の図２に示した状態まで作製する。そして、図６（Ａ）に示すように、後の工程においてＴＦＴのチャネル形成領域となる部分のみを残してマスク１７０で覆う。そして、この状態で半導体膜１０３の表面をエッチングしていき、下地膜１０１の凸部１０１ａの上面を露出させる。なお、図６（Ｂ）は、図６（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。また、図６（Ｃ）は、図６（Ａ）の破線Ｃ−Ｃ’における断面図に相当する。上記工程により、下地膜１０１の凹部に存在する半導体膜１７１が形成される。半導体膜１０３の上面からの除去は、どのような方法を用いて行っても良いが、本実施例ではエッチングで除去した。
【００８６】
この上面からの除去により、マスクで覆われていない部分において、凸部１０１ａ上の粒界が存在する部分が除去される。凸部１０１ａ間に相当する凹部の上には、後にチャネル形成領域となる結晶性の良い半導体膜が残される。
【００８７】
そして、図６に示した状態まで作製した後、半導体膜１７１をパターニングし、図７（Ａ）に示すように島状の半導体膜１７２を形成した。図７（Ｂ）は図７（Ａ）のＢ−Ｂ’における断面図に相当する。また、図７（Ｃ）は、図７（Ａ）の破線Ｃ−Ｃ’における断面図に相当する。島状の半導体膜１７２は、チャネル形成領域となる部分と、ソース領域又はドレイン領域となる部分とで、厚さに差が生じている。またソース領域またはドレイン領域となる部分は、その一部が凸部１０１ａ上に重なっていても良い。
【００８８】
本実施例のようにソース領域とドレイン領域の一部が凸部１０１ａと重なっていることで、ソース領域とドレイン領域の表面を広く確保することができるので、ソース領域またはドレイン領域に接続される配線のコンタクトホールのレイアウトのマージンを大きくとることができる。
【００８９】
また、平坦な下地膜上の半導体膜の上に形成された絶縁膜にコンタクトホールを形成する際に、コンタクトホールのマスクがずれると、半導体膜の下に位置する下地膜がエッチングされて、該半導体膜に接するように形成された電極が断切れを起こすことがある。本発明では半導体膜の、特にソース領域とドレイン領域となる部分が、凸部と接するようにすることで、半導体膜の下に位置する下地膜の代わりに、凸部の一部がエッチングされるので、ソース領域またはドレイン領域に接する配線の断切れを防ぐことができる。
【００９０】
（実施例２）
本実施例では、実施の形態において島状の半導体膜を形成した後に、凸部を除去する例について説明する。
【００９１】
まず、実施の形態の図３５に示した状態まで作製する。ただし本実施例では、エッチング等により凸部だけを除去することができるような構成を有する、下地膜を形成することが肝要である。本実施例で用いる下地膜は、まず窒化珪素からなる第１の下地膜上に、矩形状の酸化珪素から成る第２の下地膜が形成されており、第１及び第２の下地膜を覆うように、酸化珪素からなる第３の下地膜を形成する。なお下地膜の構成はこれに限定されず、エッチング等により凸部だけを除去することができるような構成を有していれば良い。
【００９２】
そして、図３５に示した状態まで作製した後、図３７に示すように下地膜が有する凸部を一部または完全に除去する。図３７（Ａ）は凸部を完全に除去した後の上面図であり、図３７（Ｂ）は図３７（Ａ）のＡ−Ａ’における断面図に相当する。凸部が除去された下地膜１２２上に島状の半導体膜１２１が設けられている。
【００９３】
本実施例のように凸部を除去すると工程数が増加するが、下地膜の凸部がないと、ＴＦＴ及び下地膜を覆って形成された絶縁膜の表面を平坦化させることができるので、絶縁膜上に形成される配線が切れてしまうのを防ぐことができる。
【００９４】
凸部の除去は、ドライエッチングでもウェットエッチングでも良く、その他の方法を用いていても良い。エッチングに際し、島状の半導体膜の一部が除去されることもあり得る。
【００９５】
なお、下地膜と、島状の半導体膜は、エッチングの際に選択比が取れる材料であることが重要である。例えば、本実施例のように、窒化珪素からなる第１の下地膜上に、矩形状の酸化珪素から成る第２の下地膜が形成されており、第１及び第２の下地膜を覆うように、酸化珪素からなる第３の下地膜が形成されている場合、ＣＨＦ3、ＣＦ3ガスを用いたドライエッチングか、またはフッ酸系のエッチャントを用いたウェットエッチングを用いるのが好ましい。ドライエッチングを用いた場合、島状の半導体膜の下に位置する下地膜が回り込みによりエッチングされることなく、なおかつ半導体膜の側面をテーパー形状にすることができる。半導体膜の側面がテーパー形状だと、後の工程において形成される絶縁膜やゲート電極が膜切れを起こすのを防ぐことができる。またウェットエッチングを用いた場合、半導体膜の上面がエッチングされることなく下地膜の凸部を除去することができる。
【００９６】
なお、高さ方向において凸部が完全に除去されずに、一部が残っていても良い。また、マスク等を用いて特定の領域においてのみ、凸部を除去するようにしても良い。また、下地膜のうち、凸部以外の部分も多少エッチングされることも有り得る。
【００９７】
（実施例３）
複数の矩形またはストライプ形状の凸部がほぼ同じ間隔で並列している下地膜上に、半導体膜を成膜し、該凸部の長手方向に向かって半導体膜にレーザー光を照射すると、最も外側に位置する凸部と、その隣りに位置する凸部との間に、斜めに粒界が生じることがある。
【００９８】
図８または図３８に、複数の矩形またはストライプ形状の凸部がほぼ同じ間隔で並列している下地膜上に、半導体膜を成膜し、該凸部の長手方向に向かって半導体膜にレーザー光を照射したときの、半導体膜の上面図を示す。本実施例では５つの矩形状の凸部１３０ａ〜１３０ｅが並列している下地膜を用いる例について示す。凸部１３０ａ〜１３０ｅはその長手方向と垂直な方向において並列に並んでいる。そして、該凸部１３０ａ〜１３０ｅを覆うように、下地膜上に半導体膜を成膜した後、矢印で示したように、凸部１３０ａ〜１３０ｅの長手方向に向かってレーザー光を走査する。レーザー光照射後の半導体膜１３１は、最も外側に位置する凸部１３０ａ、１３０ｅと、そのそれぞれの隣りに位置する凸部１３０ｂ、１３０ｄとの間に、斜めに粒界１３２が生じている。
【００９９】
そのため、本実施例では、最も外側に位置する凸部１３０ａ、１３０ｅと、そのそれぞれの隣りに位置する凸部１３０ｂ、１３０ｄとの間に形成される凹部上に位置する半導体膜を、ＴＦＴの活性層としては用いない。そして、その両隣りに他の凸部が存在している凸部（本実施例では凸部１３０ｂ〜ｄ）どうしの間に形成される凹部上の半導体膜を、ＴＦＴの活性層として用いることにする。
【０１００】
破線１３３に示す部分は、後のエッチングにより島状の半導体膜となる部分を示している。
【０１０１】
なお、島状の半導体膜のレイアウトを考慮し、最低限必要な凸部に加えて、その外側に敢えてダミー用の凸部を設けるようにすることで、後に形成される島状の半導体膜の結晶性をより均一にすることができる。
【０１０２】
本実施例は、実施例１または実施例２と組み合わせて実施することができる。
【０１０３】
（実施例４）
本実施例では、ＴＦＴのうちの幾つかの活性層及びゲートを予め接続しておき、それを１つの単位（基本セル）として用いる場合について説明する。基本セルが有する各ＴＦＴのソース、ドレインまたはゲートを互いに配線で接続することで、該基本セルから様々な論理素子を形成し、該論理素子の組み合わせで所望の回路を設計することができる。
【０１０４】
図９（Ａ）に、幾つかのＴＦＴの活性層及びゲートを接続して形成されている基本セルの一例を示す。図９（Ａ）に示す基本セルは、３つのｐチャネル型ＴＦＴ１１、１２、１３と、３つのｎチャネル型ＴＦＴ１４、１５、１６とを有している。
【０１０５】
３つのｐチャネル型ＴＦＴ１１、１２、１３は直列に接続されている。すなわち、ｐチャネル型ＴＦＴ１２のソースとドレインが、一方はｐチャネル型ＴＦＴ１１のソースまたはドレインのいずれか一方に、他方はｐチャネル型ＴＦＴ１３のソースまたはドレインのいずれか一方に接続されている。
【０１０６】
また、３つのｎチャネル型ＴＦＴ１４、１５、１６は直列に接続されている。すなわち、ｎチャネル型ＴＦＴ１５のソースとドレインが、一方はｎチャネル型ＴＦＴ１４のソースまたはドレインのいずれか一方に、他方はｎチャネル型ＴＦＴ１６のソースとドレインのいずれか一方に接続されている。
【０１０７】
そして、ｐチャネル型ＴＦＴ１２とｎチャネル型ＴＦＴ１５は、ゲートが互いに接続されている。またｐチャネル型ＴＦＴ１３とｎチャネル型ＴＦＴ１６は、ゲートが互いに接続されている。
【０１０８】
なお、以下、説明を簡単にするために、図９（Ａ）においてｐチャネル型ＴＦＴ１１と１２が接続しているノードと、ｐチャネル型ＴＦＴ１２と１３が接続しているノードにそれぞれ２０、２１と番号を付す。また、ｎチャネル型ＴＦＴ１４と１５が接続しているノードと、ｎチャネル型ＴＦＴ１５と１６が接続しているノードにそれぞれ２２、２３と番号を付す。
【０１０９】
また、ｐチャネル型ＴＦＴ１１のソースとドレインのうち、ノード２０に接続されていない方の端子に２５と番号を付す。ｐチャネル型ＴＦＴ１３のソースとドレインのうち、ノード２１に接続されていない方の端子に２６と番号を付す。ｎチャネル型ＴＦＴ１４のソースとドレインのうち、ノード２２に接続されていない方の端子に２７と番号を付す。ｎチャネル型ＴＦＴ１６のソースとドレインのうち、ノード２３に接続されていない方の端子に２８と番号を付す。
【０１１０】
図１０（Ａ）または図３９（Ａ）に、図９（Ａ）に示した基本セルの上面図を示す。ｐチャネル型ＴＦＴ１１、１２、１３は活性層３０を共有している。ｎチャネル型ＴＦＴ１４、１５、１６は活性層３１を共有している。活性層３０と活性層３１は、共に下地膜の凸部１５０間に形成されている。
【０１１１】
配線３２、３４、３５は、活性層３０に接しているゲート絶縁膜（図示せず）を間に挟んで、活性層３０と重なっている。また、配線３３、３４、３５は、活性層３１に接しているゲート絶縁膜（図示せず）を間に挟んで、活性層３１と重なっている。なお、配線３２〜３５は、活性層３０、３１と重なっている部分においてゲートとして機能する。なお、以下その一部がＴＦＴのゲートとして機能する配線３２〜３５を、以下に説明する論理素子を形成するための配線と区別するために、ゲート配線と呼ぶ。
【０１１２】
ゲート配線３２の活性層３０と重なっている部分は、ｐチャネル型ＴＦＴ１１のゲートとして機能する。ゲート配線３４の活性層３０と重なっている部分は、ｐチャネル型ＴＦＴ１２のゲートとして機能する。ゲート配線３５の活性層３０と重なっている部分は、ｐチャネル型ＴＦＴ１３のゲートとして機能する。
【０１１３】
ゲート配線３３の活性層３１と重なっている部分は、ｎチャネル型ＴＦＴ１４のゲートとして機能する。ゲート配線３４の活性層３１と重なっている部分は、ｎチャネル型ＴＦＴ１５のゲートとして機能する。ゲート配線３５の活性層３１と重なっている部分は、ｎチャネル型ＴＦＴ１６のゲートとして機能する。
【０１１４】
次に、上述した基本セルを用いて、Ｄフリップフロップ回路を形成する例について説明する。図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子及びノードを、活性層及びゲートとは異なる層に形成された配線で適宜接続し、Ｄフリップフロップを形成する。
【０１１５】
図９（Ｂ）に、図９（Ａ）の基本セルをもとに形成されるＤフリップフロップの回路図を示す。図９（Ｂ）では、図９（Ａ）の基本セルにおける端子２５と２７を接続した。またノード２０及び２２を、ｐチャネル型ＴＦＴ１３及びｎチャネル型ＴＦＴ１６のゲートと接続した。端子２６及び２８を、ｐチャネル型ＴＦＴ１２及びｎチャネル型ＴＦＴ１５のゲートと接続した。またノード２１に電圧Ｖｄｄを印加し、ノード２３に電圧Ｖｓｓを印加している。なおＶｄｄ＞Ｖｓｓである。
【０１１６】
図９（Ｃ）は、図９（Ｂ）と等価の回路図であり、トランスミッションゲート４０とフリップフロップ回路４１とを有しているのがわかる。
【０１１７】
図１０（Ｂ）に、図１０（Ａ）に示した基本セルを用いた場合の、図９（Ｂ）に示したＤフリップフロップの上面図を示す。また図３９（Ｂ）に、図３９（Ａ）に示した基本セルを用いた場合の、図９（Ｂ）に示したＤフリップフロップの上面図を示す。活性層３０、３１、ゲート配線３２〜３５及びゲート絶縁膜（図示せず）を覆うように層間絶縁膜（図示せず）が形成される。そして、該層間絶縁膜上に、該層間絶縁膜及びゲート絶縁膜に形成されたコンタクトホールを介して、活性層３０、３１及びゲート配線３２〜３５に接する配線４２〜４９が形成される。
【０１１８】
具体的に配線４２はゲート配線３２と接している。また、配線４３はゲート配線３３と接している。
【０１１９】
配線４４は、活性層３０のうち、活性層３０とゲート配線３４とが重なっている部分と、活性層３０とゲート配線３５と重なっている部分とに挟まれている領域と、接している。また配線４６は、活性層３１のうち、活性層３１とゲート配線３４とが重なっている部分と、活性層３１とゲート配線３５と重なっている部分とに挟まれている領域と、接している。
【０１２０】
配線４９は、活性層３０において、活性層３０とゲート配線３２が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。さらに配線４９は、活性層３１において、活性層３１とゲート配線３３が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。
【０１２１】
配線４７は、活性層３０において、活性層３０とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。さらに配線４７は、活性層３１において、活性層３１とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。さらに配線４７は、ゲート配線３４と接している。
【０１２２】
配線４８は、ゲート配線３５と接している。また配線４８は、活性層３０のうち、活性層３０とゲート配線３２とが重なっている部分と、活性層３０とゲート配線３４と重なっている部分とに挟まれている領域と、接している。また配線４８は、活性層３１のうち、活性層３１とゲート配線３３とが重なっている部分と、活性層３１とゲート配線３４と重なっている部分とに挟まれている領域と、接している。
【０１２３】
また配線４５は、活性層３１において、活性層３１とゲート配線３３が重なっている部分を間に挟んで２分される領域のうち、他のゲート配線と重なっていない領域と接している。
【０１２４】
このように図９（Ｂ）に示す回路図に従って配線４２〜４９を作製することで、図１０（Ｂ）または図３９（Ｂ）に示したＤフリップフロップ回路を作製することができる。
【０１２５】
なお本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルから、Ｄフリップフロップ回路を作成する例について説明したが、本発明はこの構成に限定されない。基本セルは図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成に限定されず、基本セルの構成は設計者が適宜設計することができる。さらに、基本セルをもとに形成される回路または論理素子はＤフリップフロップ回路に限定されず、他の回路または論理素子も作製することが可能である。このとき、基本セルが有する全てのＴＦＴを用いて回路または論理素子を設計する必要はなく、基本セルが有するＴＦＴの一部のみを用いて回路または論理素子を形成しても良い。さらに、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成の基本セルと、他の構成を有する種々の基本セルとを基板上に予め形成しておき、種々の構成の基本セルを用いて論理素子または回路を形成するようにしてもよい。
【０１２６】
本発明は上記構成により、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線の設計及び回路の設計のみ変更すれば良いので、マスクを２枚変更するだけで良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【０１２７】
本実施例は、実施例１または２と自由に組み合わせて実施することができる。
【０１２８】
（実施例５）
本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子及びノードを、活性層及びゲートとは異なる層に形成された配線で適宜接続し、ＮＡＮＤを形成する例について説明する。
【０１２９】
図１１（Ａ）に、図９（Ａ）の基本セルをもとに形成されるＮＡＮＤの回路図を示す。図１１（Ａ）では、図９（Ａ）の基本セルにおけるノード２１と２２を接続した。また、ノード２０及び端子２６に電圧Ｖｄｄを印加し、端子２８に電圧Ｖｓｓを印加している。なおＶｄｄ＞Ｖｓｓである。
【０１３０】
図１１（Ｂ）は、図１１（Ａ）と等価の回路図である。
【０１３１】
図１２に、図１０（Ａ）の基本セルをもとに形成されるＮＡＮＤの上面図を示す。図４０に、図３９（Ａ）の基本セルをもとに形成されるＮＡＮＤの上面図を示す。活性層３０、３１、ゲート配線３２〜３５及びゲート絶縁膜（図示せず）を覆うように層間絶縁膜（図示せず）が形成される。活性層３０と活性層３１は、共に下地膜の凸部１５０間に形成されている。そして、該層間絶縁膜上に、該層間絶縁膜及びゲート絶縁膜に形成されたコンタクトホールを介して、活性層３０、３１及びゲート配線３２〜３５のいずれかに接する配線６０〜６５が形成される。
【０１３２】
具体的に配線６０は、活性層３０において、活性層３０とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１３３】
配線６１は、ゲート配線３５と接している。
【０１３４】
配線６２は、活性層３０において、活性層３０とゲート配線３５が重なっている部分を間に挟んで二分される領域のうち、ゲート配線３４と重なっていない領域と接している。
【０１３５】
配線６３は、活性層３０のうち、活性層３０とゲート配線３４とが重なっている部分と、活性層３０とゲート配線３５と重なっている部分とに挟まれている領域と、接している。さらに配線６３は、活性層３１において、活性層３１とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１３６】
配線６４は、活性層３１において、活性層３１とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３４と重なっていない領域と接している。
【０１３７】
配線６５は、ゲート配線３４と接している。
【０１３８】
このように図１２に示す設計で配線６０〜６５を作製することで、図１１に示したＮＡＮＤ回路を作製することができる。
【０１３９】
なお本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルから、ＮＡＮＤ回路を作成する例について説明したが、本発明はこの構成に限定されない。基本セルは図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成に限定されず、基本セルの構成は設計者が適宜設計することができる。さらに、基本セルをもとに形成される回路または論理素子はＮＡＮＤ回路に限定されず、他の回路または論理素子も作製することが可能である。このとき、基本セルが有する全てのＴＦＴを用いて回路または論理素子を設計する必要はなく、基本セルが有するＴＦＴの一部のみを用いて回路または論理素子を形成しても良い。例えば、本実施例ではｐチャネル型ＴＦＴ１１と、ｎチャネル型ＴＦＴ１４とを使用していない。さらに、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成の基本セルと、他の構成を有する種々の基本セルとを基板上に予め形成しておき、種々の構成の基本セルを用いて論理素子または回路を形成するようにしてもよい。
【０１４０】
本実施例は、実施例１〜４と自由に組み合わせて実施することができる。
【０１４１】
（実施例６）
本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子及びノードを、活性層及びゲートとは異なる層に形成された配線で適宜接続し、ＮＯＲを形成する例について説明する。
【０１４２】
図１３（Ａ）に、図９（Ａ）の基本セルをもとに形成されるＮＯＲの回路図を示す。図１３（Ａ）では、図９（Ａ）の基本セルにおけるノード２３と端子２６を接続した。また、ノード２０に電圧Ｖｄｄを印加し、ノード２２及び端子２８に電圧Ｖｓｓを印加している。なおＶｄｄ＞Ｖｓｓである。
【０１４３】
図１３（Ｂ）は、図１３（Ａ）と等価の回路図である。
【０１４４】
図１４または図４１に、図１３（Ａ）に示したＮＯＲの上面図を示す。図１４は、図１０（Ａ）の基本セルをもとに形成されるＮＯＲの上面図に相当する。図４１は、図３９（Ａ）の基本セルをもとに形成されるＮＯＲの上面図に相当する。活性層３０、３１、ゲート配線３２〜３５及びゲート絶縁膜（図示せず）を覆うように層間絶縁膜（図示せず）が形成される。活性層３０と活性層３１は、共に下地膜の凸部１５０間に形成されている。そして、該層間絶縁膜上に、該層間絶縁膜及びゲート絶縁膜に形成されたコンタクトホールを介して、活性層３０、３１及びゲート配線３２〜３５のいずれかに接する配線７０〜７５が形成される。
【０１４５】
具体的に配線７０は、活性層３０において、活性層３０とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１４６】
配線７１は、ゲート配線３５と接している。
【０１４７】
配線７２は、活性層３０において、活性層３０とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３４と重なっていない領域と接している。さらに配線７２は、活性層３１のうち、活性層３１とゲート配線３４とが重なっている部分と、活性層３１とゲート配線３５と重なっている部分とに挟まれている領域と、接している。
【０１４８】
配線７３は、活性層３１において、活性層３１とゲート配線３５が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３４と重なっていない領域と接している。
【０１４９】
配線７４は、ゲート配線３４と接している。
【０１５０】
配線７５は、活性層３１において、活性層３１とゲート配線３４が重なっている部分を間に挟んで２分される領域のうち、ゲート配線３５と重なっていない領域と接している。
【０１５１】
このように図１４に示した回路図に従って、配線７０〜７５を作製することで、図１４、図４１に示したＮＯＲ回路を作製することができる。
【０１５２】
なお本実施例では、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セルから、ＮＯＲ回路を作成する例について説明したが、本発明はこの構成に限定されない。基本セルは図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成に限定されず、基本セルの構成は設計者が適宜設計することができる。さらに、基本セルをもとに形成される回路または論理素子はＮＯＲ回路に限定されず、他の回路または論理素子も作製することが可能である。このとき、基本セルが有する全てのＴＦＴを用いて回路または論理素子を設計する必要はなく、基本セルが有するＴＦＴの一部のみを用いて回路または論理素子を形成しても良い。例えば、本実施例ではｐチャネル型ＴＦＴ１１と、ｎチャネル型ＴＦＴ１４とを使用していない。さらに、図９（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成の基本セルと、他の構成を有する種々の基本セルとを基板上に予め形成しておき、種々の構成の基本セルを用いて論理素子または回路を形成するようにしてもよい。
【０１５３】
本実施例は、実施例１〜５と組み合わせて実施することが可能である。
【０１５４】
（実施例７）
本実施例では、島状の半導体膜と同時に形成されるマーカーの位置について説明する。
【０１５５】
島状の半導体膜と同時に形成されるマーカーは、後に形成されるゲート電極のマスクのアライメントの基準として用いる。図１５に、半導体膜が成膜された基板１６０の上面図を示す。矢印はレーザー光の走査方向を意味しており、１６１はレーザー光が照射される領域（レーザー光照射領域）を意味する。
【０１５６】
本実施例では、レーザー光照射領域１６１の両サイドにマーカーを形成する領域（マーカー形成領域）１６２を設け、マーカーにレーザー光が照射されないようにする。
【０１５７】
半導体膜を用いてマスクのアライメントのためのマーカーを形成する場合、マーカーにレーザー光が照射されると、マーカーのエッジ近傍の形状がレーザー光の照射前と比較して変わってしまうことがある。よってマーカーにレーザー光が照射されないようにすることで、マーカーの形状が変化するのを防ぎ、後の工程におけるアライメントを正確に行なうことができる。
【０１５８】
本実施例は、実施例１〜６と組み合わせて実施することが可能である。
【０１５９】
（実施例８）
本実施例では、本発明の作製方法を用いて形成された、半導体表示装置のコントローラの構成について説明する。なお、本実施例ではＯＬＥＤ（Organic Light Emitting Device）を用いた発光装置のコントローラの構成について説明するが、本発明はこれに限定されず、液晶表示装置のコントローラであっても良いし、その他の半導体表示装置のコントローラであっても良い。また、コントローラ以外の駆動回路であっても良いし、表示装置以外の半導体装置であっても良い。
【０１６０】
図１６に本実施例のコントローラの構成を示す。コントローラは、インターフェース（I/F）３５０と、パネルリンクレシーバー（Panel Link Receiver）３５１と、位相ロックドループ（PLL：Phase Locked Loop）３５２と、信号変換部（FPGA：Field Programmable Logic Device）３５３と、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）３５４、３５５と、ＲＯＭ（Read Only Memory）３５７と、電圧調整回路３５８と、電源３５９とを有している。なお本実施例ではＳＤＲＡＭを用いているが、ＳＤＲＡＭの代わりに、高速のデータの書き込みや読み出しが可能であるならば、ＤＲＡＭ（Dynamic Random Access Memory）や、ＳＲＡＭ（Static Random Access Memory）も用いることが可能である。
【０１６１】
インターフェース３５０を介して半導体表示装置に入力されたデジタルビデオ信号は、パネルリンクレシーバー３５１においてパラレル−シリアル変換されてＲ、Ｇ、Ｂの各色に対応するデジタルビデオ信号として信号変換部３５３に入力される。
【０１６２】
またインターフェース３５０を介して半導体表示装置に入力された各種信号をもとに、パネルリンクレシーバー３５１においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）が生成され、信号変換部３５３に入力される
【０１６３】
位相ロックドループ３５２では、半導体表示装置に入力される各種信号の周波数と、信号変換部３５３の動作周波数の位相とを合わせる機能を有している。信号変換部３５３の動作周波数は半導体表示装置に入力される各種信号の周波数と必ずしも同じではないが、互いに同期するように信号変換部３５３の動作周波数を位相ロックドループ３５２において調整する。
【０１６４】
ＲＯＭ３５７は、信号変換部３５３の動作を制御するプログラムが記憶されており、信号変換部３５３はこのプログラムに従って動作する。
【０１６５】
信号変換部３５３に入力されたデジタルビデオ信号は、一旦ＳＤＲＡＭ３５４、３５５に書き込まれ、保持される。信号変換部３５３では、ＳＤＲＡＭ３５４に保持されている全ビットのデジタルビデオ信号のうち、全画素に対応するデジタルビデオ信号を１ビット分づつ読み出し、信号線駆動回路に入力する。
【０１６６】
また信号変換部３５３では、各ビットに対応する、ＯＬＥＤの発光期間の長さに関する情報を走査線駆動回路に入力する。
【０１６７】
また電圧調整回路３５８は各画素のＯＬＥＤの陽極と陰極の間の電圧を、信号変換部３５３から入力される信号に同期して調整する。電源３５９は一定の高さの電圧を、電圧調整回路３５８、信号線駆動回路、走査線駆動回路及び画素部に供給している。
【０１６８】
コントローラが有する種々の回路のうち、ＴＦＴを用いて作製することができる回路ならば、本発明の作製方法を用いて形成することが可能である。
【０１６９】
本発明において用いられる駆動回路及びコントローラは、本実施例で示した構成に限定されない。本実施例は、実施例１〜７と自由に組み合わせて実施することが可能である。
【０１７０】
（実施例９）
本実施例では、凹凸を有する下地膜の形成の仕方について説明する。なお本実施例で示す下地膜はほんの一例であり、本発明で用いられる下地膜は、本実施例で示す構成に限定されない。
【０１７１】
まず、図１７（Ａ）に示すように、基板２５０上に絶縁膜からなる第１の下地膜２５１を成膜する。第１の下地膜２５１は本実施例では酸化窒化珪素を用いるがこれに限定されず、第２の下地膜とエッチングにおける選択比が大きい絶縁膜であれば良い。本実施例では第１の下地膜２５１をＣＶＤ装置でＳｉＨ4とＮ2Ｏを用いて５０〜２００nmの厚さになるように形成した。なお第１の下地膜は単層であっても、複数の絶縁膜を積層した構造であってもよい。
【０１７２】
次に、図１７（Ｂ）に示すように、第１の下地膜２５１に接するように絶縁膜からなる第２の下地膜２５２を形成する。第２の下地膜２５２は後の工程においてパターニングし、凹凸を形成したときに、その後に成膜される半導体膜の表面に凹凸が現れる程度の膜厚にする必要がある。本実施例では第２の下地膜２５２として、プラズマＣＶＤ法を用いて３０ｎｍ〜３００ｎｍの酸化珪素を形成する。
【０１７３】
次に、図１７（Ｃ）に示すようにマスク２５３を形成し、第２の下地膜２５２をエッチングする。なお本実施例では、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）をエッチャントとし、２０℃においてウエットエッチングを行う。このエッチングにより、矩形状の凸部２５４が形成される。本明細書では、第１の下地膜２５１と凸部２５３とを合わせて１つの下地膜とみなす。
【０１７４】
なお、第１の下地膜２５１として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素を用い、第２の下地膜２５２として酸化珪素膜を用いる場合、ＲＦスパッタ法を用いて第２の下地膜２５２をパターニングすることが望ましい。第１の下地膜２５１として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素は熱伝導度が高いので、発生した熱をすばやく拡散することができ、ＴＦＴの劣化を防ぐことができる。
【０１７５】
次に、第１の下地膜２５１と凸部２５３を覆うように半導体膜を形成する。本実施例では凸部の厚さが３０ｎｍ〜３００ｎｍであるので、半導体膜の膜厚を５０〜２００ｎｍとするのが望ましく、ここでは６０ｎｍとする。なお、半導体膜と下地膜との間に不純物が混入すると、半導体膜の結晶性に悪影響を与え、作製するＴＦＴの特性バラツキやしきい値電圧の変動を増大させる可能性があるため、下地膜と半導体膜とは連続して成膜するのが望ましい。そこで本実施例では、第１の下地膜２５１と凸部２５３とからなる下地膜を形成した後は、酸化珪素膜２５５を薄く該下地膜上に成膜し、その後大気にさらさないように連続して半導体膜２５６を成膜する。酸化珪素膜の厚さは設計者が適宜設定することができるが、本実施例では５ｎｍ〜３０ｎｍ程度とした。
【０１７６】
次に、図１７とは異なる下地膜の形成の仕方について説明する。まず図１８（Ａ）に示すように基板２６０上に絶縁膜からなる第１の下地膜を形成する。第１の下地膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで形成する。
【０１７７】
酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化珪素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０１７８】
第１の下地膜は２０〜２００nm（好ましくは３０〜６０nm）の厚さに基板の全面に形成した後、図１８（Ｂ）に示すように、フォトリソグラフィーの技術を用いマスク２６２を形成する。そして、エッチングにより不要な部分を除去して、矩形状の凸部２６３を形成する。第１の下地膜２６１に対してはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングすると良い。
【０１７９】
次いで、図１８（Ｃ）に示すように、凸部２６２及び基板２６０を覆うように、絶縁膜からなる第２の下地膜２６４を形成する。この層は第１の下地膜２６１と同様に酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで５０〜３００nm（好ましくは１００〜２００nm）の厚さに形成する。
【０１８０】
上記作製工程によって、凸部２６２及び第２の下地膜２６４からなる下地膜が形成される。なお、第２の下地膜２６４を形成した後、大気に曝さないように連続して半導体膜を成膜するようにすることで、半導体膜と下地膜の間に大気中の不純物が混入するのを防ぐことができる。
【０１８１】
本実施例は実施例１〜８と自由に組み合わせて実施することが可能である。
【０１８２】
（実施例１０）
次に、本発明において用いられるレーザー照射装置の構成について、図１９を用いて説明する。１５１はレーザー発振装置である。図１９では４つのレーザー発振装置を用いているが、レーザー照射装置が有するレーザー発振装置はこの数に限定されない。
【０１８３】
なお、レーザー発振装置１５１は、チラー１５２を用いてその温度を一定に保つようにしても良い。チラー１５２は必ずしも設ける必要はないが、レーザー発振装置１５１の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。
【０１８４】
また１５４は光学系であり、レーザー発振装置１５１から出力された光路を変更したり、そのレーザービームの形状を加工したりして、レーザー光を集光することができる。さらに、図１９のレーザー照射装置では、光学系１５４によって、複数のレーザー発振装置１５１から出力されたレーザー光のレーザービームを互いに一部を重ね合わせることで、合成することができる。
【０１８５】
なお、レーザー光を一次的に完全に遮蔽することができるＡＯ変調器１５３を、被処理物である基板１５６とレーザー発振装置１５１との間の光路に設けても良い。また、ＡＯ変調器の代わりに、アテニュエイター（光量調整フィルタ）を設けて、レーザー光のエネルギー密度を調整するようにしても良い。
【０１８６】
また、被処理物である基板１５６とレーザー発振装置１５１との間の光路に、レーザー発振装置１５１から出力されたレーザー光のエネルギー密度を測定する手段（エネルギー密度測定手段）１６５を設け、測定したエネルギー密度の経時変化をコンピューター１６０において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置１５１からの出力を高めるようにしても良い。
【０１８７】
合成されたレーザービームは、スリット１５５を介して被処理物である基板１５６に照射される。スリット１５５は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット１５５はスリットの幅が可変であり、該スリットの幅によってレーザービームの幅を変更することができる。
【０１８８】
なお、スリット１５５を介さない場合の、レーザー発振装置１５１から発振されるレーザー光の基板１５６におけるレーザービームの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。
【０１８９】
基板１５６はステージ１５７上に載置されている。図１９では、位置制御手段１５８、１５９が、被処理物におけるレーザービームの位置を制御する手段に相当しており、ステージ１５７の位置が、位置制御手段１５８、１５９によって制御されている。
【０１９０】
図１９では、位置制御手段１５８がＸ方向におけるステージ１５７の位置の制御を行っており、位置制御手段１５９はＹ方向におけるステージ１５７の位置制御を行う。
【０１９１】
また図１９のレーザー照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター１６０を有している。コンピューター１６０は、レーザー発振装置１５１の発振を制御し、レーザー光の走査経路を定め、なおかつレーザー光のレーザービームが定められた走査経路にしたがって走査されるように、位置制御手段１５８、１５９を制御し、基板を所定の位置に移動させることができる。
【０１９２】
なお図１９では、レーザービームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。
【０１９３】
さらに図１９では、コンピューター１６０によって、該スリット１５５の幅を制御し、マスクのパターン情報に従ってレーザービームの幅を変更することができる。なおスリットは必ずしも設ける必要はない。
【０１９４】
さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ１５７に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。
【０１９５】
なお、マーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター１６０において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的にはＹＡＧレーザー、ＣＯ2レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。
【０１９６】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ１６３を１台、場合によっては数台設けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ（電荷結合素子）を撮像素子として用いたカメラを意味する。
【０１９７】
なお、マーカーを設けずに、ＣＣＤカメラ１６３によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター１６０に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、ＣＣＤカメラ１６３において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。また必ずしもＣＣＤカメラ１６３を用いてマーカーの形状を把握するのではなく、例えばレーザーダイオードから発せられるレーザー光を絶縁膜または半導体膜に照射し、反射してきた光をモニターすることで、その形状を把握するようにしても良い。
【０１９８】
また、基板に入射したレーザー光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。
【０１９９】
なお、図１９では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、レーザー発振装置は１台であってもよい。図２０にレーザー発振装置が１台の、レーザー照射装置の構成を示す。図２０において、２０１はレーザー発振装置、２０２はチラーである。また２１５はエネルギー密度測定装置、２０３はＡＯ変調器、２０４は光学系、２０５はスリット、２１３はＣＣＤカメラである。基板２０６はステージ２０７上に設置し、ステージ２０７の位置はＸ方向位置制御手段２０８、Ｙ方向位置制御手段２０９によって制御されている。そして図２０に示したものと同様に、コンピューター２１０によって、レーザー照射装置が有する各手段の動作が制御されており、図２０と異なるのはレーザー発振装置が１つであることである。また光学系２０４は図２０の場合と異なり、１つのレーザー光を集光する機能を有していれば良い。
【０２００】
なお、半導体膜全体にレーザー光を走査して照射するのではなく、少なくとも必要不可欠な部分を最低限結晶化できるようにレーザー光を走査することで、半導体膜を結晶化させた後パターニングにより除去される部分にレーザー光を照射する時間を省くことができ、基板１枚あたりにかかる処理時間を大幅に短縮することができる。
【０２０１】
本実施例は、実施例１〜９と組み合わせて実施することが可能である。
【０２０２】
（実施例１１）
本実施例では、複数のレーザービームを重ね合わせることで合成される、レーザービームの形状について説明する。
【０２０３】
図２１（Ａ）に、複数のレーザー発振装置からそれぞれ発振されるレーザー光の、スリットを介さない場合の被処理物におけるレーザービームの形状の一例を示す。図２１（Ａ）に示したレーザービームは楕円形状を有している。なお本発明において、レーザー発振装置から発振されるレーザー光のレーザービームの形状は、楕円に限定されない。レーザービームの形状はレーザーの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８から射出されたレーザー光の形状は、１０ｍｍ×３０ｍｍ（共にビームプロファイルにおける半値幅）の矩形状である。また、ＹＡＧレーザーから射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。
【０２０４】
図２１（Ｂ）に図２１（Ａ）に示したレーザービームの長軸Ｌ方向におけるレーザー光のエネルギー密度の分布を示す。図２１（Ａ）に示すレーザービームは、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ2のエネルギー密度を満たしている領域に相当する。レーザービームが楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Ｏに向かうほど高くなっている。このように図２１（Ａ）に示したレーザービームは、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。
【０２０５】
次に、図２１（Ａ）に示したレーザービームを有するレーザー光を合成したときの、レーザービームの形状を、図２１（Ｃ）に示す。なお図２１（Ｃ）では４つのレーザー光のレーザービームを重ね合わせることで１つの線状のレーザービームを形成した場合について示しているが、重ね合わせるレーザービームの数はこれに限定されない。
【０２０６】
図２１（Ｃ）に示すように、各レーザー光のレーザービームは、各楕円の長軸が一致し、なおかつ互いにレーザービームの一部が重なることで合成され、１つのレーザービーム３６０が形成されている。なお以下、各楕円の中心Ｏを結ぶことで得られる直線をレーザービーム３６０の中心軸とする。
【０２０７】
図２１（Ｄ）に、図２１（Ｄ）に示した合成後のレーザービームの、中心軸ｙ方向におけるレーザー光のエネルギー密度の分布を示す。なお、図２１（Ｃ）に示すレーザービームは、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ2のエネルギー密度を満たしている領域に相当する。合成前の各レーザービームが重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったビームのエネルギー密度Ｅ１とＥ２を加算すると、ビームのエネルギー密度のピーク値Ｅ３とほぼ等しくなり、各楕円の中心Ｏの間においてエネルギー密度が平坦化される。
【０２０８】
なお、Ｅ１とＥ２を加算するとＥ３と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。Ｅ１とＥ２を加算した値とＥ３との値のずれの許容範囲は、設計者が適宜設定することが可能である。
【０２０９】
レーザービームを単独で用いると、エネルギー密度の分布がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜またはアイランドとなる部分全体に均一なエネルギー密度のレーザー光を照射することが難しい。しかし、図２１（Ｄ）からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、エネルギー密度が均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。
【０２１０】
なお、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネルギー密度の分布は、Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザービームのピーク値の１／ｅ2のエネルギー密度を満たしている領域における、合成されたレーザービームの形状は、線状と言い表すことができる。
【０２１１】
図２２は、合成されたレーザービームのエネルギー分布を示す図である。３８０で示した領域はエネルギー密度が均一な領域であり、３８１で示した領域はエネルギー密度が低い領域である。図２２において、レーザービームの中心軸方向の長さをＷTBWとし、エネルギー密度が均一な領域３８０における中心軸方向の長さをＷmaxとする。ＷTBWがＷmaxに比べて大きくなればなるほど、結晶化に用いることができるエネルギー密度が均一な領域３８０に対する、半導体膜の結晶化に用いることができないエネルギー密度が均一ではない領域３８１の割合が大きくなる。エネルギー密度が均一ではない領域３８１のみが照射された半導体膜は、微結晶が生成し結晶性が芳しくない。よって半導体膜のアイランドとなる領域と、領域３８１のみを重ねないように、走査経路及び絶縁膜の凹凸のレイアウトを定める必要が生じ、領域３８０に対する領域３８１の比率が高くなるとその制約はさらに大きくなる。よってスリットを用いて、エネルギー密度が均一ではない領域３８１のみが絶縁膜の凹部または凸部上に形成された半導体膜に照射されるのを防ぐことは、走査経路及び絶縁膜の凹凸のレイアウトの際に生じる制約を小さくするのに有効である。
【０２１２】
本実施例は実施例１〜９と組み合わせて実施することが可能である。
【０２１３】
（実施例１２）
本実施例では、本発明に用いられるレーザー照射装置の光学系と、各光学系とスリットとの位置関係について説明する。
【０２１４】
楕円形状のレーザービームを有するレーザー光は、走査方向と垂直な方向におけるエネルギー密度の分布がガウス分布に従っているので、エネルギー密度の低い領域の全体に占める割合が、矩形または線形のレーザービームを有するレーザー光に比べて高い。そのため本発明では、レーザー光のレーザービームが、エネルギー密度の分布が比較的均一な矩形または線形であることが望ましい。
【０２１５】
図２３は、レーザービームを４つ合成して１つのレーザービームにする場合の光学系を示している。図２３に示す光学系は、６つのシリンドリカルレンズ４１７〜４２２を有している。矢印の方向から入射した４つのレーザー光は、４つのシリンドリカルレンズ４１９〜４２２のそれぞれに入射する。そしてシリンドリカルレンズ４１９、４２１において成形された２つのレーザー光は、シリンドリカルレンズ４１７において再びそのレーザービームの形状が成形されて被処理物４２３に照射される。一方シリンドリカルレンズ４２０、４２２において成形された２つのレーザー光は、シリンドリカルレンズ４１８において再びそのレーザービームの形状が成形されて被処理物４２３に照射される。
【０２１６】
被処理物４２３における各レーザー光のレーザービームは、互いに一部重なることで合成されて１つのレーザービームを形成している。
【０２１７】
各レンズの焦点距離及び入射角は設計者が適宜設定することが可能であるが、被処理物４２３に最も近いシリンドリカルレンズ４１７、４１８の焦点距離は、シリンドリカルレンズ４１９〜４２２の焦点距離よりも小さくする。例えば、被処理物４２３に最も近いシリンドリカルレンズ４１７、４１８の焦点距離を２０ｍｍとし、シリンドリカルレンズ４１９〜４２２の焦点距離を１５０ｍｍとする。そしてシリンドリカルレンズ４１７、４１８から被処理物４２３へのレーザー光の入射角は、本実施例では２５°とし、シリンドリカルレンズ４１９〜４２２からシリンドリカルレンズ４１７、４１８へのレーザー光の入射角を１０°とするように各レンズを設置する。なお、戻り光を防ぐために、また均一な照射を行なうために、レーザー光の基板への入射角度を０°より大きく、望ましくは５〜３０°に保つのが望ましい。
【０２１８】
図２３では、４つのレーザービームを合成する例について示しており、この場合４つのレーザー発振装置にそれぞれ対応するシリンドリカルレンズを４つと、該４つのシリンドリカルレンズに対応する２つのシリンドリカルレンズとを有している。合成するレーザービームの数はこれに限定されず、合成するレーザービームの数は２以上８以下であれば良い。ｎ（ｎ＝２、４、６、８）のレーザービームを合成する場合、ｎのレーザー発振装置にそれぞれ対応するｎのシリンドリカルレンズと、該ｎのシリンドリカルレンズに対応するｎ／２のシリンドリカルレンズとを有している。ｎ（ｎ＝３、５、７）のレーザービームを合成する場合、ｎのレーザー発振装置にそれぞれ対応するｎのシリンドリカルレンズと、該ｎのシリンドリカルレンズに対応する（ｎ＋１）／２のシリンドリカルレンズとを有している。
【０２１９】
そして、レーザービームを５つ以上重ね合わせるとき、光学系を配置する場所及び干渉等を考慮すると、５つ目以降のレーザー光は基板の反対側から照射するのが望ましく、その場合スリットを基板の反対側にも設ける必要がある。また、基板は透過性を有していることが必要である。
【０２２０】
なお、戻り光がもときた光路をたどって戻るのを防ぐために、基板に対する入射角は、０°より大きく９０°より小さくなるように保つようにするのが望ましい。
【０２２１】
また、均一なレーザー光の照射を実現するためには、照射面に垂直な平面であって、かつ合成前の各ビームの形状をそれぞれ長方形と見立てたときの短辺を含む面または長辺を含む面のいずれか一方を入射面と定義すると、前記レーザー光の入射角度φは、入射面に含まれる前記短辺または前記長辺の長さがＷ、前記照射面に設置され、かつ、前記レーザー光に対して透光性を有する基板の厚さがｄであるとき、φ≧arctan（W/2d）を満たすのが望ましい。この議論は合成前の個々のレーザー光について成り立つ必要がある。なお、レーザー光の軌跡が、前記入射面上にないときは、該軌跡を該入射面に射影したものの入射角度をφとする。この入射角度φでレーザー光が入射されれば、基板の表面での反射光と、前記基板の裏面からの反射光とが干渉せず、一様なレーザー光の照射を行うことができる。以上の議論は、基板の屈折率を１として考えた。実際は、基板の屈折率が１．５前後のものが多く、この数値を考慮に入れると上記議論で算出した角度よりも大きな計算値が得られる。しかしながら、ビームスポットの長手方向の両端のエネルギーは減衰があるため、この部分での干渉の影響は少なく、上記の算出値で十分に干渉減衰の効果が得られる。上記のφに対する不等式は、基板がレーザビームに対して透光性のあるもの以外には適用されない。
【０２２２】
なお本発明に用いられるレーザー照射装置が有する光学系は、本実施
例で示した構成に限定されない。
【０２２３】
また、複数のレーザービームを組み合わせなくとも矩形または線形のレーザービームを得られるガスレーザーとして代表的なのはエキシマレーザーがあり、固体レーザーとして代表的なのはスラブレーザーである。本発明では、これらのレーザーを用いていても良い。また光ファイバーを用いて、エネルギー密度が均一な線状又は矩形状のレーザービームを形成することも可能である。
【０２２４】
本実施例は実施例１〜１０と組み合わせて実施することが可能である。
【０２２５】
（実施例１３）
本発明を用いて作製されるＴＦＴを搭載した半導体装置は、様々な電子機器への適用が可能である。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それら電子機器の具体例を図２４に示す。
【０２２６】
図２４（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体装置を表示部２００３に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２２７】
図２４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体装置を表示部２１０２に用いることで、本発明のデジタルスチルカメラが完成する。
【０２２８】
図２４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体装置を表示部２２０３に用いることで、本発明のノート型パーソナルコンピュータが完成する。
【０２２９】
図２４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体装置を表示部２３０２に用いることで、本発明のモバイルコンピュータが完成する。
【０２３０】
図２４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体装置を表示部Ａ、Ｂ２４０３、２４０４に用いることで、本発明の画像再生装置が完成する。
【０２３１】
図２４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体装置を表示部２５０２に用いることで、本発明のゴーグル型ディスプレイが完成する。
【０２３２】
図２４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の半導体装置を表示部２６０２に用いることで、本発明のビデオカメラが完成する。
【０２３３】
ここで図２４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体装置を表示部２７０３に用いることで、本発明の携帯電話が完成する。
【０２３４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例１〜１２に示したいずれの構成とも組み合わせて実施することが可能である。
【０２３５】
（実施例１４）
本実施例では、凸部間に設けられた半導体膜と、該半導体膜が有する不純物領域と接続する配線との、接続の一実施例について説明する。
【０２３６】
図２５（Ａ）に凸部９００を有する下地膜上に、形成されたＴＦＴの上面図を示す。また図２５（Ａ）のＡ−Ａ’における断面図を図２５（Ｂ）に示す。凸部９００間に設けられた半導体膜９０１上にゲート絶縁膜９０２が形成されており、該ゲート絶縁膜９０２上にゲート電極９０３が形成されている。また、ゲート電極９０３及び該ゲート絶縁膜９０２を覆って、層間絶縁膜９０４が形成されている。
【０２３７】
そして、ゲート絶縁膜９０２及び層間絶縁膜９０４に形成されたコンタクトホールを介して、層間絶縁膜９０４上に形成された配線９０５と半導体膜９０１が有する不純物領域とが接している。
【０２３８】
本実施例では、ゲート絶縁膜９０２及び層間絶縁膜９０４にコンタクトホールを開口する際に、凸部９００の一部を露出させる程度に広く開ける。本発明では、凹部上の半導体膜のうち、ソース領域またはドレイン領域となる部分は、凸部と接しており、９０６の破線で囲んだ領域に示すように、凸部９００の一部が多少エッチングされても、平坦な下地膜上に形成した場合とは異なり、半導体膜の下に位置する下地膜までエッチングされることがなく、配線が断線されにくい。凸部９００の一部を露出させる程度にコンタクトホールを広く開けることができると、配線を形成する際のデザインルールが緩くなり、さらに半導体膜９０１と配線９０５との接続部における抵抗を下げることができる。
【０２３９】
本実施例は、実施例１〜１３と自由に組み合わせて実施することが可能である。
【０２４０】
（実施例１５）
本実施例では、可撓姓を有する基板を用いた本発明の半導体表示装置について説明する。可撓姓を有する基板を用いた半導体表示装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。
【０２４１】
基板が非平面の場合、課題となるのは、曲率をどこまで高められるかということである。基板の曲率を高めていくと、基板上に成膜された絶縁膜に生じる応力によって、該絶縁膜上に形成される半導体素子が、所望の特性を得られなくなるという事態が生じる。特に絶縁膜の厚さが増してくるとその傾向が強い。
【０２４２】
そこで本実施例では、絶縁膜で形成された下地膜が有する凸部の長手方向と、基板の母線方向とを同じ向きに保つようにする。図３１に、可撓姓を有する基板を用いて形成された半導体表示装置を、湾曲させた様子を示す。基板５００１には、画素部５００２、走査線駆動回路５００３及び信号線駆動回路５００４が形成されている。基板５００１には、後の工程における処理温度に耐え得る素材を用いる。
【０２４３】
凸部を有する下地膜５００５上に形成された島状の半導体膜を用いてＴＦＴが形成されている。そして、下地膜５００５の凸部の長手方向と、基板５００１の母線の方向とが実線の矢印で示すように共に一致している。このように下地膜の凸部の長手方向と、基板の母線の方向とを一致させることで、下地膜に生じる応力を分散させることができる。
【０２４４】
本実施例は、実施例１〜１４と自由に組み合わせて実施することが可能である。
【０２４５】
【発明の効果】
本発明では、凹部上に位置する半導体膜をＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができ、ＴＦＴの特性のバラツキを抑えることができる。
【０２４６】
また、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線の設計のみ変更すれば良いので、配線のパターニング用のマスクと、配線のコンタクトホール用のマスクの少なくとも２枚を変更すれば良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
【０２４７】
さらに、本発明では半導体膜の、特にソース領域とドレイン領域となる部分が、凸部と接するようにすることで、半導体膜の下に位置する下地膜がエッチングされずに、凸部の一部がエッチングされるので、ソース領域またはドレイン領域に接する配線の断切れを防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の作製工程を示す図。
【図２】 本発明の半導体装置の作製工程を示す図。
【図３】 本発明の半導体装置の作製工程を示す図。
【図４】 本発明の半導体装置の作製工程を示す図。
【図５】 本発明の作製方法を用いて形成されたインバーター及びトランスミッションゲートの上面図及び回路図。
【図６】 本発明の半導体装置の作製工程を示す図。
【図７】 本発明の半導体装置の作製工程を示す図。
【図８】 レーザー光照射後の粒界の位置を示す図。
【図９】 本発明の作製方法を用いて形成された基本セル及び該基本セルを用いたＤフリップフロップの回路図。
【図１０】 本発明の作製方法を用いて形成された基本セル及び該基本セルを用いたＤフリップフロップの上面図。
【図１１】 図９の基本セルを用いて形成されたＮＡＮＤの回路図。
【図１２】 図１０の基本セルを用いて形成されたＮＡＮＤの上面図。
【図１３】 図９の基本セルを用いて形成されたＮＯＲの回路図。
【図１４】 図１０の基本セルを用いて形成されたＮＯＲの上面図。
【図１５】 基板におけるマーカー形成領域の位置を示す図。
【図１６】 本発明の半導体装置の１つである発光装置の、コントローラーの構成を示すブロック図。
【図１７】 凸部を有する下地膜の作製方法を示す図。
【図１８】 凸部を有する下地膜の作製方法を示す図。
【図１９】 レーザー照射装置の図。
【図２０】 レーザー照射装置の図。
【図２１】 レーザービームのエネルギー密度の分布を示す図。
【図２２】 レーザービームのエネルギー密度の分布を示す図。
【図２３】 光学系の図。
【図２４】 本発明の半導体装置を用いた電子機器の図。
【図２５】 下地膜上に形成された複数のＴＦＴの上面図及び断面図。
【図２６】 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させた後の、上面から見たＴＥＭの像。
【図２７】 図２６のＴＥＭの像の模式図。
【図２８】 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させ、セコエッチした後の、断面から見たＴＥＭの像。
【図２９】 凹凸を有する下地膜上に形成されたシリコンにレーザー光を照射したときの、温度分布の時間変化を示す図。
【図３０】 凹凸を有する下地膜上に形成されたシリコンにレーザー光を照射したときの、温度の時間変化を示す図。
【図３１】 可撓性を有する基板を用いて形成された半導体表示装置の図。
【図３２】 本発明の半導体装置の作製工程を示す図。
【図３３】 本発明の半導体装置の作製工程を示す図。
【図３４】 本発明の半導体装置の作製工程を示す図。
【図３５】 本発明の半導体装置の作製工程を示す図。
【図３６】 本発明の作製方法を用いて形成されたインバーター及びトランスミッションゲートの上面図及び回路図。
【図３７】 本発明の半導体装置の作製工程を示す図。
【図３８】 レーザー光照射後の粒界の位置を示す図。
【図３９】 本発明の作製方法を用いて形成された基本セル及び該基本セルを用いたＤフリップフロップの上面図。
【図４０】 図８の基本セルを用いて形成されたＮＡＮＤの上面図。
【図４１】 図８の基本セルを用いて形成されたＮＯＲの上面図。
【図４２】 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させた後のＴＥＭの断面像と、その模式図。
Claims (9)
- 少なくとも島状半導体層上にゲート絶縁膜を介して形成されたゲート電極を有する複数の薄膜トランジスタのうち、幾つかを前記複数の薄膜トランジスタが形成されている層とは異なる層上に形成された配線で電気的に接続することで、論理素子を形成する半導体装置の作製方法であって、
基板上に複数の矩形又はストライプ形状の凸部を有する下地絶縁膜を形成し、
前記下地絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して、結晶性半導体膜を形成し、
前記結晶性半導体膜を前記複数の凸部の一部が露出するまでその表面をエッチングし、結晶性半導体層を形成し、
前記結晶性半導体層をエッチングすることにより、前記島状半導体層を形成することを特徴とする半導体装置の作製方法。 - 基板上に複数の矩形又はストライプ形状の凸部を有する下地絶縁膜を形成し、
前記下地絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して、結晶性半導体膜を形成し、
前記結晶性半導体膜を前記複数の凸部の一部が露出するまでその表面をエッチングし、結晶性半導体層を形成し、
前記結晶性半導体層をエッチングすることにより、複数の島状半導体層を形成し、
前記複数の島状半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記複数の島状半導体層のそれぞれに対応した複数のゲート電極を形成し、
前記複数の島状半導体層に不純物を添加しソース領域及びドレイン領域を形成して複数の薄膜トランジスタを形成し、
前記薄膜トランジスタを覆って層間絶縁膜を形成し、
前記層間絶縁膜にコンタクトホールを形成し、
前記複数の薄膜トランジスタの幾つかを互いに電気的に接続する配線を形成することを特徴とする半導体装置の作製方法。 - 請求項１または２において、
前記複数の凸部の高さが０．０１μｍ〜３μｍであることを特徴とする半導体装置の作製方法。 - 請求項１乃至３のいずれか一項において、
前記複数の凸部の間の幅が０．０１μｍ〜２μｍであることを特徴とする半導体装置の作製方法。 - 請求項１乃至４のいずれか一項において、
前記レーザー光は、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザーまたはＮｄ：ＹＶＯ４レーザーから選ばれた一種または複数種を用いて出力されていることを特徴とする半導体装置の作製方法。 - 請求項１乃至５のいずれか一項において、
前記レーザー光は、スラブレーザーを用いて出力されていることを特徴とする半導体装置の作製方法。 - 請求項１乃至６のいずれか一項において、
前記レーザー光は連続発振であることを特徴とする半導体装置の作製方法。 - 請求項１乃至７のいずれか一項において、
前記レーザー光は第２高調波であることを特徴とする半導体装置の作製方法。 - 請求項１乃至８のいずれか一項において、
前記複数の島状半導体層は前記凸部と接していることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003040636A JP4338988B2 (ja) | 2002-02-22 | 2003-02-19 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002046911 | 2002-02-22 | ||
| JP2002-46911 | 2002-02-22 | ||
| JP2002-72661 | 2002-03-15 | ||
| JP2002072661 | 2002-03-15 | ||
| JP2003040636A JP4338988B2 (ja) | 2002-02-22 | 2003-02-19 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003338508A JP2003338508A (ja) | 2003-11-28 |
| JP2003338508A5 JP2003338508A5 (ja) | 2006-03-16 |
| JP4338988B2 true JP4338988B2 (ja) | 2009-10-07 |
Family
ID=29715892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003040636A Expired - Fee Related JP4338988B2 (ja) | 2002-02-22 | 2003-02-19 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4338988B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101287314B1 (ko) * | 2005-12-05 | 2013-07-17 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 막 처리 시스템과 방법, 및 박막 |
| US8338278B2 (en) * | 2006-12-04 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device with crystallized semiconductor film |
| KR101432764B1 (ko) * | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125663A (ja) * | 1983-01-05 | 1984-07-20 | Seiko Instr & Electronics Ltd | 薄膜半導体装置の製造方法 |
| JPS60134436A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | マスタスライスｌｓｉ |
| JPH02143417A (ja) * | 1988-11-24 | 1990-06-01 | Sharp Corp | 半導体装置の製造方法 |
| JPH0645565A (ja) * | 1992-07-22 | 1994-02-18 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
| JP2000068520A (ja) * | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
-
2003
- 2003-02-19 JP JP2003040636A patent/JP4338988B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003338508A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7326961B2 (en) | Semiconductor device and manufacturing method therefor | |
| US10879272B2 (en) | Semiconductor device and semiconductor device production system | |
| JP5235169B2 (ja) | 表示装置 | |
| KR101018315B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7547593B2 (en) | Method of fabricating semiconductor device | |
| JP4387111B2 (ja) | 半導体装置の作製方法 | |
| JP4338988B2 (ja) | 半導体装置の作製方法 | |
| JP4137459B2 (ja) | 半導体装置及びその作製方法 | |
| JP4141292B2 (ja) | 半導体装置 | |
| JP4526764B2 (ja) | 半導体装置及び半導体装置の生産システム | |
| JP2004006725A (ja) | 半導体装置、その作製方法及び設計方法 | |
| JP4503246B2 (ja) | 半導体装置の作製方法 | |
| JP4141307B2 (ja) | 半導体装置の作製方法 | |
| JP4421202B2 (ja) | 表示装置の作製方法 | |
| JP4526773B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4338988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |