JP2003338508A - 半導体装置及びその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 設計変更に伴うコストを抑えることができ、
ＴＦＴのチャネル形成領域に粒界が形成されるのを防
ぎ、粒界によってＴＦＴの移動度が著しく低下したり、
オン電流が低減したり、オフ電流が増加したりするのを
防ぐことができる、レーザー結晶化法を用いた半導体装
置の作製方法と、該作製方法を用いて形成された半導体
装置の考案を課題とする。 【解決手段】 下地膜上に形成された複数のＴＦＴのう
ちの幾つかが電気的に接続されることで、論理素子が形
成されており、複数の論理素子を用いて回路が形成され
ており、下地膜は、矩形またはストライプ形状の複数の
凸部を有しており、複数の各ＴＦＴが有する島状の半導
体膜は複数の凸部間に形成されており、なおかつ凸部の
長手方向に向かって走査されたレーザー光によって結晶
化されていることを特徴とする半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザー光を用い
て絶縁表面上に結晶成長させた結晶質半導体膜を用い、
電界効果型トランジスタ、特に薄膜トランジスタを用い
た半導体装置及びその作製方法に関する。

【０００２】

【従来の技術】従来、半導体装置の１つである半導体表
示装置は、その駆動回路がシリコン基板上に形成されて
おり、ＦＰＣ等を介してガラス基板上の画素部と接続さ
れていた。しかしＩＣと、画素部が形成されたガラス基
板とをＦＰＣ等で接続すると、接続している部分が物理
的な衝撃に弱いという問題があった。特にＦＰＣのピン
数が多ければ多いほどこの傾向は強い。

【０００３】そこで、半導体表示装置の駆動回路やコン
トローラを、画素部と同じガラス基板上に集積する技術
（システムオングラス）が盛んに研究開発されている。
システムオングラスの実現により、ＦＰＣのピン数を抑
えて上述した問題を回避することができ、なおかつ、半
導体表示装置自体の大きさを抑えることができる。

【０００４】例えば半導体表示装置の１つであるアクテ
ィブマトリクス型の液晶表示装置の場合、画素部に設け
られた複数の画素のうちの１つまたは幾つかを順に選択
する走査線駆動回路と、選択された画素に画像情報を有
する信号（ビデオ信号）を入力する信号線駆動回路とを
同じガラス基板上に形成することで、液晶表示装置の物
理的衝撃に対する耐性を高めることができ、液晶表示装
置自体の大きさを抑えることができる。

【０００５】さらに近年では、今までシリコン基板上に
形成されてきたコントローラも、駆動回路に加えて、ガ
ラス基板上に一体形成することが試みられている。コン
トローラと駆動回路を、共に画素部と同じガラス基板上
に一体形成することが可能になれば、半導体表示装置の
大きさを飛躍的に抑えることができ、物理的衝撃に対す
る耐性もより高めることが可能になる。

【０００６】

【発明が解決しようとする課題】しかし、コントローラ
は、駆動回路や画素部の動作のタイミングを決定する信
号を生成したり、外部のビデオソースから与えらる一定
の規格のビデオ信号を、その駆動回路や画素部の仕様に
合わせて処理したりする機能を有している。そのため、
半導体表示装置の規格及び仕様、または駆動方法に合わ
せて、その都度コントローラ自体の設計を変える必要が
ある。

【０００７】例えばコントローラの設計を変えて種々の
試作品を作製する必要が生じたり、顧客毎にコントロー
ラの設計を変えなくてはならなかったりすると、コント
ローラを駆動回路及び画素部と共に、ガラス基板上に一
体形成している場合、そのたび毎に画素部及び駆動回路
を含めた全てのマスクを変えなくてはならず、半導体表
示装置の製造コストを抑えることが難しくなる。

【０００８】特に近年、半導体表示装置は様々な電子機
器の表示部に用いられているため、多品種少量生産の傾
向が強くなってきている。そのため、コントローラをガ
ラス基板上に一体形成すると、上述したコントローラの
設計変更に伴うコストの増加が重要な問題となることが
予想される。

【０００９】本発明は上述した問題に鑑み、設計変更に
伴うコストを抑えることができる特定用途向けの半導体
集積回路を備えた半導体装置の作製方法と、該作製方法
を用いて形成された半導体装置の考案を第１の課題とす
る。

【００１０】また半導体装置に用いる基板は、コストの
面から単結晶シリコン基板よりも、ガラス基板が有望視
されている。ガラス基板は耐熱性に劣り、熱変形しやす
い。そのため、ガラス基板上に結晶質ＴＦＴを形成する
場合において、半導体膜の結晶化にレーザーアニールを
用いることは、ガラス基板の熱変形を避けるのに非常に
有効である。レーザーアニールの特徴は、輻射加熱或い
は伝導加熱を利用するアニール法と比較して処理時間を
大幅に短縮できることや、半導体又は半導体膜を選択
的、局所的に加熱して、基板に殆ど熱的損傷を与えない
ことなどが挙げられている。

【００１１】なお、ここでいうレーザーアニール法と
は、半導体基板又は半導体膜に形成された損傷層を再結
晶化する技術や、基板上に形成された半導体膜を結晶化
させる技術を指している。また、半導体基板又は半導体
膜の平坦化や表面改質に適用される技術も含んでいる。
適用されるレーザー発振装置は、エキシマレーザーに代
表される気体レーザー発振装置、ＹＡＧレーザーに代表
される固体レーザー発振装置であり、レーザー光の照射
によって半導体の表面層を数十ナノ〜数十マイクロ秒程
度のごく短時間加熱して結晶化させるものとして知られ
ている。

【００１２】レーザーアニール法を用いて形成された結
晶質半導体膜は、一般的に複数の結晶粒が集合して形成
される。その結晶粒の位置と大きさはランダムなもので
あり、結晶粒の位置や大きさを指定して結晶質半導体膜
を形成する事は難しい。そのため前記結晶質半導体膜を
島状にパターニングすることで形成された活性層中に
は、結晶粒の界面（粒界）が存在することがある。

【００１３】なお粒界とは、結晶粒界とも呼ばれる、面
欠陥に分類される格子欠陥の１つである。面欠陥には粒
界の他に、双晶面や積層欠陥などが含まれるが、本明細
書ではダングリングボンドを有する電気的に活性な面欠
陥、つまり粒界と積層欠陥をまとめて粒界と総称する。

【００１４】結晶粒内と異なり、粒界には非晶質構造や
結晶欠陥などに起因する再結合中心や捕獲中心が無数に
存在している。この捕獲中心にキャリアがトラップされ
ると、粒界のポテンシャルが上昇し、キャリアに対して
障壁となるため、キャリアの電流輸送特性が低下するこ
とが知られている。よって、例えば半導体素子としてＴ
ＦＴを形成する場合に、粒界が活性層、特にチャネル形
成領域中に存在すると、ＴＦＴの移動度が著しく低下し
たり、オン電流が低減したり、また粒界において電流が
流れるためにオフ電流が増加したりと、ＴＦＴの特性に
重大な影響を及ぼす。また同じ特性が得られることを前
提に作製された複数のＴＦＴにおいて、活性層中の粒界
の有無によって特性がばらついたりする。

【００１５】半導体膜にレーザー光を照射したときに、
得られる結晶粒の位置と大きさがランダムになるのは、
以下の理由による。レーザー光の照射によって完全溶融
した液体半導体膜中に固相核生成が発生するまでには、
ある程度の時間が掛かる。そして時間の経過と共に、完
全溶融領域において無数の結晶核が発生し、該結晶核か
らそれぞれ結晶が成長する。この結晶核の発生する位置
は無作為であるため、不均一に結晶核が分布する。そし
て、互いの結晶粒がぶつかり合ったところで結晶成長が
終了するため、結晶粒の位置と大きさは、ランダムなも
のとなる。

【００１６】駆動回路やコントローラに用いるトランジ
スタには高速動作が要求されるが、上述したように粒界
の存在しない単結晶珪素膜をレーザーアニール法で形成
するのは難しく、レーザーアニール法を用いて結晶化さ
れた結晶質半導体膜を活性層とするＴＦＴで、単結晶シ
リコン基板に作製されるＭＯＳトランジスタの特性と同
等なものは、今日まで得られていない。

【００１７】本発明は上述した問題に鑑み、ＴＦＴのチ
ャネル形成領域に粒界が形成されるのを防ぎ、粒界によ
ってＴＦＴの移動度が著しく低下したり、オン電流が低
減したり、オフ電流が増加したりするのを防ぐことがで
きるレーザー結晶化法を用いた、半導体装置の作製方法
及び該作製方法を用いて作製された半導体装置の提供を
第２の課題とする。

【００１８】

【課題を解決するための手段】本発明者らは、凹凸を有
する絶縁膜上に半導体膜を形成し、該半導体膜にレーザ
ー光を照射すると、結晶化された半導体膜の、絶縁膜の
凸部上に位置する部分において選択的に粒界が形成され
ることを見出した。

【００１９】図４２に、凹凸を有する絶縁膜上に形成さ
れた２００ｎｍの非晶質半導体膜に、連続発振のレーザ
ー光を走査速度が５ｃｍ／ｓｅｃとなるように照射した
ときの、レーザー光の走査方向と垂直な方向におけるＴ
ＥＭの断面像を示す。図４２（Ｂ）に、図４２（Ａ）に
示したＴＥＭの断面像を模式的に図示する。図４２
（Ｂ）において、８１０１及び８１０２は絶縁膜に形成
された凸部である。そして結晶化された半導体膜８１０
４は、凸部８１０１、８１０２の上部において粒界８１
０３を有している。

【００２０】図４２（Ｂ）に示すとおり、凸部８１０
１、８１０２の上部において粒界８１０３が形成されて
いる。本発明者らは、これはレーザー光の照射により一
時的に半導体膜が溶融することで、絶縁膜の上部に位置
していた半導体膜が凹部の底部方向に向かって体積移動
し、そのため凸部の上に位置する半導体膜が薄くなり、
応力に耐えられなくなって粒界が生じたのではないかと
考えた。そして、このように結晶化された半導体膜は、
凸部の上部において粒界が選択的に形成される一方、凹
部（点線で示す領域）８１０１、８１０２に位置する部
分には粒界が形成されにくい。なお凹部は、凸部が形成
されていない窪んだ領域を指す。

【００２１】また図２６に、凹凸を有する下地膜上に形
成された１５０ｎｍの非晶質半導体膜に、凸部の長手方
向に沿って、連続発振の出力エネルギー５．５Ｗのレー
ザー光を、走査速度が５０ｃｍ／ｓｅｃとなるように照
射したときの試料を、上面から観たＴＥＭの像を示す。
また、説明を分かり易くするために、図２７に、図２６
に示したＴＥＭの像を模式的に示す。

【００２２】凸部８００１の幅は０．５μm、凹部の幅
は０．５μｍ、凸部の厚さは２５０ｎｍである。図２
６、図２７において、半導体膜のうち、８００１に示す
領域は凸部の上部に位置する部分に相当し、８００２に
示す領域は凹部の上部に位置する部分に相当する。図２
７に示すとおり、凸部８００１の上部において、半導体
膜に粒界８００３が形成されている。

【００２３】図２８は、図２６において示した試料と同
じ条件で作製された試料を、セコエッチした後の、レー
ザー光の走査方向に対して垂直な方向における断面の、
ＴＥＭ像である。凹凸を有する下地膜は３層の絶縁膜か
ら構成されており、窒化珪素からなる第１の絶縁膜上
に、ストライプ状の酸化珪素からなる第２の絶縁膜を形
成し、第１の絶縁膜と第２の絶縁膜を覆って酸化珪素か
らなる第３の絶縁膜が形成されている。

【００２４】なおセコエッチは、Ｋ₂Ｃｒ₂Ｏ₇とＨＦを
混合した水溶液を用い、室温で７５秒行なった。

【００２５】図２８に示すとおり、セコエッチにより凸
部８００９上の粒界８００５が広がり、その位置がより
明確になってる。なお、凸部８００９内に見える白い部
分は、セコエッチにより、半導体膜の粒界を通して酸化
珪素がエッチングされてしまっていることを示してい
る。またレーザー光の照射により、半導体膜８００６の
表面が平坦化されている。

【００２６】このことから本発明者らは、レーザー光の
照射により一次的に半導体膜が溶融することで、絶縁膜
の上部に位置していた半導体膜が凹部の底部方向に向か
って体積移動し、そのため凸部の上に位置する半導体膜
が薄くなり、応力に耐えられなくなったことが、凸部上
に粒界が生じた要因の１つではないかと考えた。

【００２７】また図２９（Ａ）〜（Ｆ）に、凹凸を有す
る絶縁膜上に形成された半導体膜にレーザー光を照射し
た際の、半導体膜における温度分布の経時変化のシミュ
レーション結果を示す。グラフで下側の凹凸が酸化膜で
形成した下地膜８００８を表している。また、上側のラ
イン８００９がシリコンと空気層の境界であり、レーザ
ー光が照射されている部分を示している。酸化膜厚、シ
リコン膜厚ともに２００ｎｍで凹凸間隔は１μｍとなっ
ている。レーザー光照射の条件はガウシアンでピークエ
ネルギー密度４５０００Ｗ／ｃｍ²で、σ＝７×１０^-5
ｓｅｃで設定した。

【００２８】図２９（Ａ）がレーザー光の照射直後の温
度分布を示しており、以下図２９（Ｂ）〜（Ｆ）は、そ
れぞれ2.5μsec後毎の温度分布を示している。

【００２９】色が濃く示されている領域が、最も温度が
高いと考えられる部分であり、図２９（Ａ）から（Ｆ）
へ状態が移行するにつれて、色の濃い部分が少なくなっ
ているのがわかる。特に、シリコン８００９の温度は、
時間の経過と共に、下地膜８００８の凹部上の部分が、
凸部上の部分よりも先に温度が低下しているのがわか
る。

【００３０】図３０に、凹凸を有する絶縁膜上に形成さ
れた半導体膜にレーザー光を照射した際の、半導体膜の
位置による温度の経時変化のシミュレーション結果を示
す。

【００３１】図３０に示すグラフは、縦軸が半導体膜の
温度（Ｋ）を示しており、横軸が時間（秒）を示してい
る。実線は凸部上に位置する半導体膜の温度を示してお
り、破線が凹部上に位置する半導体膜の温度を示してい
る。図３０のシミュレーションでは、１６００Ｋにおい
て相転移にともない温度降下が一次停止しているが、相
転移の後、破線で示した凹部上の半導体膜が、凸部上の
半導体膜に比べて先に温度降下が開始されており、早く
相転移しているのがわかる。

【００３２】これは、レーザー光の照射により半導体膜
が溶融した後、該半導体膜内の熱が絶縁膜に放熱される
際、絶縁膜と接している面積がより大きい部分において
効率的に放熱が行われるためであると考えられる。よっ
て、半導体膜と絶縁膜との接している面が平坦な部分よ
りも、接している面どうしが交わっている部分の方が絶
縁膜への放熱が効率的である。また、絶縁膜の熱容量が
大きい部分の方が、より効率的に放熱が行われる。例え
ば、凹部近傍の方が凸部近傍よりも、一定の範囲内にお
ける絶縁膜の体積が大きいため熱容量が大きいので、逃
げた熱がこもりにくく、効率的に放熱が行われる。よっ
て、凹部近傍の方が凸部近傍よりも結晶核が早く出来や
すい。

【００３３】そして時間の経過と共に、凹部近傍におい
て生成された結晶核から、凸部上に向かって結晶成長が
進む。そして隣り合う凹部近傍から進んだ結晶成長が、
互いにその中間付近である凸部上においてぶつかり合う
ことが、凸部上に粒界が生じた要因の１つではないかと
考えた。

【００３４】いずれにしろ、このように結晶化された半
導体膜は、凸部の上部において粒界が選択的に形成され
る一方、凹部（点線で示す領域）に位置する部分には粒
界が形成されにくい。

【００３５】そこで本発明者らは、レーザー光で結晶化
された半導体膜のうち、凹部上に設けられた粒界の比較
的少ない部分をＴＦＴの活性層に用い、さらに該ＴＦＴ
を複数基板上にレイアウトして、ASIC（Application Sp
ecific Integrated Circuit）の様に回路を設計し、半
導体装置を作製することを考えた。

【００３６】具体的には、ストライプまたは矩形状の凹
凸を有する絶縁膜上に半導体膜を形成し、連続発振のレ
ーザー光を照射する。なお、レーザー光の走査方向は、
必ずしも該絶縁膜の凹凸の長手方向に沿うようにする必
要はない。このとき、連続発振のレーザー光を用いるの
が最も好ましいが、パルス発振のレーザー光を用いても
良い。なお、凸部は様々な形状が可能であるが、レーザ
ー光の走査方向に対して垂直な方向における凸部の断面
は、例えば矩形、三角形または台形であっても良い。レ
ーザー光の照射により、凸部上の半導体膜は凹部上に体
積移動するため、凸部上の半導体膜に応力が集中的にか
かるようになり、凹部上の半導体膜中に粒界が形成され
にくくなる。

【００３７】次に下地膜の凸部上に位置する結晶性の芳
しくない部分を除去し、結晶性の優れた凹部上の半導体
膜を活性層として用い、複数のＴＦＴを形成する。この
とき、凹部上の半導体膜は、凸部と一部接していても良
いし、接していなくとも良い。

【００３８】凹部上に位置する半導体膜をＴＦＴの活性
層として積極的に用いることで、ＴＦＴのチャネル形成
領域に粒界が形成されるのを防ぐことができ、粒界によ
ってＴＦＴの移動度が著しく低下したり、オン電流が低
減したり、オフ電流が増加したりするのを防ぐことがで
き、ＴＦＴの特性のバラツキを抑えることができる。

【００３９】また、平坦な下地膜上の半導体膜の上に形
成された絶縁膜にコンタクトホールを形成する際に、コ
ンタクトホールのマスクがずれると、半導体膜の下に位
置する下地膜がエッチングされて、該半導体膜に接する
ように形成された電極が断切れを起こすことがある。本
発明では半導体膜の、特にソース領域とドレイン領域と
なる部分が、凸部と接するようにすることで、半導体膜
の下に位置する下地膜がエッチングされずに、凸部の一
部がエッチングされるので、ソース領域またはドレイン
領域に接する配線の断切れを防ぐことができる。よっ
て、コンタクトホールが活性層中に納まるようにするた
めだけにソース領域とドレイン領域の部分を大きくする
必要がないので、コンタクトの確保のために集積密度が
低下するのを防ぐことができる。

【００４０】なお、絶縁膜の凹部上に位置する半導体膜
は比較的粒界が形成されにくく、結晶性が優れている
が、必ずしも粒界を含まないわけではない。たとえ粒界
が存在したとしても絶縁膜の凸部上に位置する半導体膜
に比較すると、その結晶粒は大きく、結晶性が比較的優
れていると言える。よって、絶縁膜の形状を設計した段
階で、半導体膜の粒界が形成される位置をある程度予測
することができる。つまり本発明では粒界が形成される
位置を選択的に定めることができるので、活性層、より
望ましくはチャネル形成領域に粒界がなるべく含まれな
いように、活性層をレイアウトすることが可能になる。

【００４１】なお、レーザー光のレーザービームのエッ
ジの近傍は、中央付近に比べて一般的にエネルギー密度
が低く、半導体膜の結晶性も劣る場合が多い。そのため
レーザー光を走査する際に、後にＴＦＴのチャネル形成
領域となる部分と、その軌跡のエッジとが重ならないよ
うにするのが望ましい。

【００４２】そこで、設計の段階で得られた、基板上面
から見た絶縁膜または半導体膜の形状のデータ（パター
ン情報）を記憶手段に記憶し、そのパターン情報と、レ
ーザー光のレーザービームの走査方向と垂直な方向にお
ける幅とから、少なくともＴＦＴのチャネル形成領域と
なる部分と、レーザー光の軌跡のエッジとが重ならない
ように、レーザー光の走査経路を決定するようにしても
良い。そして、マーカーを基準として基板の位置を合わ
せ、決定された走査経路にしたがってレーザー光を基板
上の半導体膜に対して照射する。

【００４３】上記構成により、基板全体にレーザー光を
照射するのではなく、少なくとも必要不可欠な部分にの
みレーザー光を走査するようにすることができる。よっ
て、不必要な部分にレーザー光を照射するための時間を
省くことができ、よって、レーザー光照射にかかる時間
を短縮化することができ、なおかつ基板の処理速度を向
上させることができる。また不必要な部分にレーザー光
を照射し、基板にダメージが与えられるのを防ぐことが
できる。

【００４４】なお、レーザー光の照射位置を決めるため
のマーカーは、基板を直接レーザー光等によりエッチン
グすることで形成しても良いし、凹凸を有する絶縁膜を
形成する際に、同時に絶縁膜の一部にマーカーを形成す
るようにしても良い。また、実際に形成された絶縁膜ま
たは半導体膜の形状をＣＣＤ等の撮像素子を用いて読み
取り、データとして第１の記憶手段に記憶し、第２の記
憶手段に設計の段階で得られた絶縁膜または半導体膜の
パターン情報を記憶し、第１の記憶手段に記憶されてい
るデータと、第２の記憶手段に記憶されているパターン
情報とを照合することで、基板の位置合わせを行うよう
にしても良い。

【００４５】なお、レーザー光のエネルギー密度は、一
般的には完全に均一ではなく、レーザービーム内の位置
によりその高さが変わる。本発明では、最低限チャネル
形成領域となる部分、より好ましくは凹部の平らな面全
体に、一定のエネルギー密度のレーザー光を照射するこ
とが必要である。よって本発明では、レーザー光の走査
により、均一なエネルギー密度を有する領域が、最低限
チャネル形成領域となる部分、より好ましくは凹部の平
らな面全体と完全に重なるような、エネルギー密度の分
布を有するレーザービームを用いることが必要である。
上記エネルギー密度の条件を満たすためには、レーザー
ビームの形状を、矩形または線形等にすることが望まし
いと考えられる。

【００４６】さらにスリットを介し、レーザービームの
うちエネルギー密度の低い部分を遮蔽するようにしても
良い。スリットを用いることで、比較的均一なエネルギ
ー密度のレーザー光を凹部の平らな面全体に照射するこ
とができ、結晶化を均一に行うことができる。またスリ
ットを設けることで、絶縁膜または半導体膜のパターン
情報に応じて部分的にレーザービームの幅を変えること
ができ、チャネル形成領域、さらにはＴＦＴの活性層の
レイアウトにおける制約を小さくすることができる。な
おレーザービームの幅とは、走査方向と垂直な方向にお
けるレーザービームの長さを意味する。

【００４７】また複数のレーザー発振装置から発振され
たレーザー光を合成することで得られた１つのレーザー
ビームを、レーザー結晶化に用いても良い。上記構成に
より、各レーザー光のエネルギー密度の弱い部分を補い
合うことができる。

【００４８】また半導体膜を成膜した後、大気に曝さな
いように（例えば希ガス、窒素、酸素等の特定されたガ
ス雰囲気または減圧雰囲気にする）レーザー光の照射を
行い、半導体膜を結晶化させても良い。上記構成によ
り、クリーンルーム内における分子レベルでの汚染物
質、例えば空気の清浄度を高めるためのフィルター内に
含まれるボロン等が、レーザー光による結晶化の際に半
導体膜に混入するのを防ぐことができる。

【００４９】また、複数のＴＦＴは、回路の仕様に関わ
らず、基板上にレイアウトしておく。そして、該複数の
ＴＦＴがそれぞれ有するソース、ドレイン及びゲートの
３つの端子を、該複数のＴＦＴが形成されている層また
は該層とは異なる層に形成された配線で適宜電気的に接
続し、所望する仕様の回路を形成する。このとき、基板
上に形成された全てのＴＦＴを用いる必要はなく、回路
の仕様によって用いないＴＦＴが存在していても良い。

【００５０】複数のＴＦＴの数は、そのサイズ及び極性
ごとに、所望の回路の設計が可能な程度に揃えておく必
要がある。そのサイズ及び極性ごとにＴＦＴを増やせば
増やすほど、設計の幅が広がり、様々な仕様の回路を作
製することが可能になる。逆にＴＦＴの数を増やしすぎ
ると、回路に用いないＴＦＴの数が増え、半導体表示装
置の大きさを抑えることが難しくなる。よって、回路用
に基板上に形成しておくＴＦＴの数、サイズ及び極性等
はこれらの兼ね合いを考慮し、設計者が適宜設定すれば
良い。

【００５１】また上記ＴＦＴのうちの幾つかの活性層及
びゲートを予め接続しておき、それを１つの単位（基本
セル）として複数形成しておいても良い。そして、該基
本セルの有する各ＴＦＴのソース、ドレインまたはゲー
トを互いに配線で接続することで、該基本セルから様々
な論理素子を形成し、該論理素子の組み合わせで所望の
回路を設計するようにしても良い。

【００５２】また上記構成の他に、幾つかのＴＦＴの活
性層及びゲートを接続して形成される種々の論理素子を
予め基板上に用意しておき、各論理素子の端子を、論理
素子が有するＴＦＴが形成されている層または該層とは
異なる層に形成された配線で適宜接続し、所望する仕様
の回路を形成しても良い。

【００５３】上記構成により、回路の仕様を変更すると
きに、予め用意されているＴＦＴまたは論理素子を接続
する配線の設計のみ変更すれば良いので、配線のパター
ニング用のマスクと、配線のコンタクトホール用のマス
クの少なくとも２枚変更すれば良い。よって、回路の設
計変更に伴うコストを抑えることができ、なおかつ様々
な仕様の回路を作製することができる。

【００５４】また、半導体表示装置の画素部や駆動回路
の仕様は決まっているが、画素部及び駆動回路の仕様に
合ったコントローラの仕様が未決定の場合、配線以外の
ＴＦＴまたは回路素子の部分を先に作製してしまうこと
ができる。その後、顧客から受注したコントローラの仕
様に合わせて、各ＴＦＴまたは回路素子を接続する配線
を設計し、作製することにより、所望の仕様のコントロ
ーラを作製することができる。よってコントローラの仕
様が未決定の段階で、半導体表示装置の作製を開始する
ことができるので、顧客からの発注を受けて製品を顧客
に渡すまでの時間（TAT：Turn Around Time）を短くす
ることができ、顧客サービスを向上させることができ
る。

【００５５】なお、本発明はコントローラの設計方法に
限定されず、信号線駆動回路や走査線駆動回路を含む駆
動回路や、その他の多種多様な回路の設計に用いること
が可能である。

【００５６】

【発明の実施の形態】次に、本発明の半導体装置の作製
方法について説明する。

【００５７】まず、図１（Ａ）または図３２（Ａ）に示
すように、矩形またはストライプ形状の凸部１０１ａを
有する下地膜１０１を基板上に形成する。図１（Ａ）の
Ａ−Ａ’における断面図が図１（Ｂ）に相当する。図３
２（Ａ）のＡ−Ａ’における断面図が図３２（Ｂ）に相
当する。

【００５８】基板（図示せず）は、後の工程の処理温度
に耐えうる材質であれば良く、例えば石英基板、シリコ
ン基板、バリウムホウケイ酸ガラスまたはアルミノホウ
ケイ酸ガラスなどのガラス基板、金属基板またはステン
レス基板の表面に絶縁膜を形成した基板を用いることが
できる。また、処理温度に耐えうる程度に耐熱性を有す
るプラスチック基板を用いてもよい。

【００５９】また本実施の形態では、下地膜１０１とし
て酸化珪素膜を用いた。なお、下地膜１０１の材料はこ
れに限定されず、後の工程における熱処理に耐え得る材
料で、なおかつＴＦＴの特性に悪影響を与えうるアルカ
リ金属が、後に形成される半導体膜に混入するのを防ぐ
ことができ、凹凸を形成することができる絶縁膜であれ
ば良い。なおこの凹凸の形成の仕方については、後段に
おいて詳しく説明する。また、これらの他の絶縁膜を用
いても良いし、単一の層からなる絶縁膜ではなく２層以
上の絶縁膜の積層構造であってもよい。

【００６０】次に、下地膜１０１を覆うように、半導体
膜１０２を形成する。半導体膜１０２は、公知の手段
（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）に
より成膜することができる。なお、半導体膜は非晶質半
導体膜であっても良いし、微結晶半導体膜、結晶質半導
体膜であっても良い。また珪素だけではなくシリコンゲ
ルマニウムを用いるようにしても良い。また、下地膜１
０１を成膜した後、大気開放せずに連続的に成膜するこ
とで、半導体膜と下地膜との間に不純物が混入するのを
防ぐことができる。

【００６１】なお、凸部間の幅が大きすぎたり小さすぎ
たりすると、本発明の効果は得られない。また凸部の高
さが高すぎると、後に形成される半導体膜が凸部のエッ
ジ近傍において膜切れを起こす可能性が高くなる。ま
た、低すぎても本発明の効果は得られない。凸部１０１
ａの断面形状及びそのサイズついては、半導体膜の厚さ
との兼ね合いを考慮し、設計者が適宜設定することがで
きる。凸部間の幅Ｗｓは０．０１μｍ〜２μｍ、より望
ましくは０．１μｍ〜１μｍ程度にするのが好ましい。
また、凸部の高さＷｈは０．０１μｍ〜３μｍ、より望
ましくは０．１μｍ〜２μｍ程度にするのが好ましい。
または凸部の高さを小さくし、Ｗｈを０．０１μｍ〜１
μｍ、より望ましくは０．０５μｍ〜０．２μｍ程度に
しても良い。

【００６２】次に、図２（Ａ）または図３３（Ａ）に示
すように、半導体膜１０２にレーザー光を照射する。図
２（Ａ）は図１（Ａ）の後の工程に相当し、図３３
（Ａ）は図３２（Ａ）の後の工程に相当する。なお、図
２（Ｂ）は、図２（Ａ）の破線Ａ−Ａ’における断面図
に相当する。また、図３３（Ｂ）は、図３３（Ａ）の破
線Ａ−Ａ’における断面図に相当する。

【００６３】このとき、レーザー光の走査方向は、後に
形成されるチャネル形成領域においてキャリアが移動す
る方向と同じ方向に揃える。本実施の形態では、図２
（Ａ）または図３３（Ａ）において矢印で示したよう
に、走査方向を矩形の凸部１０１ａの長手方向に揃えて
レーザー光を照射した。レーザー光の照射により、半導
体膜１０２は一次的に溶融し、図２（Ｂ）または図３３
（Ｂ）において白抜きの矢印で示したように、凸部の上
部から凹部に向かってその体積が移動する。そして表面
が平坦化され、なおかつ結晶性が高められた半導体膜１
０３が形成される。レーザー光のエネルギー密度は、レ
ーザービームのエッジの近傍において低くなっており、
そのためエッジの近傍は結晶粒が小さく、結晶の粒界に
沿って突起した部分（リッジ）が出現する。そのため、
レーザー光のレーザービームの軌跡のエッジと、チャネ
ル形成領域となる部分または半導体膜１０２の凹部上に
位置する部分とが重ならないように照射する。

【００６４】本発明では公知のレーザーを用いることが
できる。レーザー光は連続発振であることが望ましい
が、パルス発振であってもある程度本発明の効果を得る
ことができると考えられる。レーザーは、気体レーザー
もしくは固体レーザーを用いることができる。気体レー
ザーとして、エキシマレーザー、Ａｒレーザー、Ｋｒレ
ーザーなどがあり、固体レーザーとして、ＹＡＧレーザ
ー、ＹＶＯ₄レーザー、ＹＬＦレーザー、ＹＡｌＯ₃レー
ザー、ガラスレーザー、ルビーレーザー、アレキサンド
ライドレーザー、Ｔｉ：サファイアレーザー、Ｙ₂Ｏ₃レ
ーザーなどが挙げられる。固体レーザーとしては、Ｃ
ｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ、Ｙｂ又はＴ
ｍがドーピングされたＹＡＧ、ＹＶＯ₄、ＹＬＦ、ＹＡ
ｌＯ₃などの結晶を使ったレーザーが適用される。当該
レーザーの基本波はドーピングする材料によって異な
り、１μｍ前後の基本波を有するレーザー光が得られ
る。基本波に対する高調波は、非線形光学素子を用いる
ことで得ることができる。

【００６５】またさらに、固体レーザーから発せられら
た赤外レーザー光を非線形光学素子でグリーンレーザー
光に変換後、さらに別の非線形光学素子によって得られ
る紫外レーザー光を用いることもできる。

【００６６】半導体膜１０３は、レーザー光の照射によ
る体積移動により、下地膜１０１の凹部上において膜厚
が厚くなり、逆に凸部１０１ａ上において膜厚が薄くな
っている。そのため応力によって凸部上に粒界１０４が
発生しやすく、逆に凹部上においては結晶性の良い状態
が得られる。なお、凹部上において半導体膜１０３が必
ずしも粒界を含まないわけではない。しかし、たとえ粒
界が存在したとしても結晶粒が大きいので、結晶性は比
較的優れたものとなっている。

【００６７】なお、半導体膜の結晶化に際し、レーザー
光の照射の工程と、触媒を用いて半導体膜を結晶化させ
る工程とを組み合わせていても良い。触媒元素を用いる
場合、特開平７−１３０６５２号公報、特開平８−７８
３２９号公報で開示された技術を用いることができる。

【００６８】次に、図３（Ａ）または図３４（Ａ）に示
すように、半導体膜１０３の表面をエッチングしてい
き、下地膜１０１の凸部１０１ａの上面を露出させる。
図３（Ａ）は図２（Ａ）の後の工程に相当し、図３４
（Ａ）は図３３（Ａ）の後の工程に相当する。なお、図
３（Ｂ）は、図３（Ａ）の破線Ａ−Ａ’における断面図
に相当する。また、図３４（Ｂ）は、図３４（Ａ）の破
線Ａ−Ａ’における断面図に相当する。上記工程によ
り、下地膜１０１の凹部に存在する半導体膜１０５が形
成される。半導体膜１０３の上面からの除去は、どのよ
うな方法を用いて行っても良く、例えばエッチングによ
り行っても良いし、ＣＭＰ法により行っても良い。

【００６９】この上面からの除去により、凸部１０１ａ
上の粒界が存在する部分が除去され、凸部１０１ａ間に
相当する凹部の上には、後にチャネル形成領域となる結
晶性の良い半導体膜が残される。

【００７０】次に、図４（Ａ）または図３５に示すよう
に半導体膜１０５をパターニングすることで、活性層と
なる島状の半導体膜１０６を形成する。図４（Ａ）は図
３（Ａ）の後の工程に相当し、図３５（Ａ）は図３４
（Ａ）の後の工程に相当する。なお、図４（Ｂ）は、図
４（Ａ）の破線Ａ−Ａ’における断面図に相当する。ま
た、図３５（Ｂ）は、図３５（Ａ）の破線Ａ−Ａ’にお
ける断面図に相当する。島状の半導体膜１０６は、凸部
１０１ａ間に形成される凹部上にその一部が存在する。
さらに図３５では、半導体膜１０６は、その一部が凸部
１０１ａと接している。ＴＦＴのチャネル形成領域は、
半導体膜１０５の凹部上に位置する部分を用いて形成さ
れるように、そのチャネル長、チャネル幅を考慮して、
凸部１０１ａのレイアウトを定めるのが望ましい。な
お、ソース領域またはドレイン領域となる部分をも凹部
上に存在する半導体膜で形成することで、ソース領域と
ドレイン領域の抵抗を下げることができる。

【００７１】なお、図４では各島状の半導体膜１０６
が、凸部１０１ａと重なっていないが、本発明はこの構
成に限定されない。島状の半導体膜１０６の一部が凸部
１０１ａ上に重なっていても良い。さらに、互いに分離
した複数のチャネル形成領域と、全ての複数のチャネル
形成領域を間に挟んでいるソース領域及びドレイン領域
とを有し、全ての複数のチャネル形成領域が凸部１０１
ａと重なっておらず、ソース領域及びドレイン領域は凸
部と一部重なっている、所謂マルチチャネル型のＴＦＴ
であっても良い。

【００７２】上述した一連の工程によって得られた島状
の半導体膜を活性層として用い、ＴＦＴを作製する。互
いに分離した複数のチャネル形成領域を有するＴＦＴの
作製工程及びその具体的な構造は様々である。代表的に
は、島状の半導体膜に不純物を添加し、ソース領域とド
レイン領域を形成する工程と、ゲート絶縁膜を形成する
工程と、ゲート電極を形成する工程とが行われる。

【００７３】なお、本実施の形態ではレーザー光で結晶
化した半導体膜の表面を、凸部が露出する程度に除去す
る工程の後に、パターニングにより島状の半導体膜を形
成する工程を行なっているが、本発明はこの構成に限定
されない。パターニングにより島状の半導体膜を形成す
る工程の後に、凸部が露出する程度に島状の半導体膜の
表面を除去する工程を行なっても良い。

【００７４】本発明では、絶縁膜の凹部上に位置する半
導体膜を、ＴＦＴの活性層として積極的に用いること
で、ＴＦＴのチャネル形成領域に粒界が形成されるのを
防ぐことができ、粒界によってＴＦＴの移動度が著しく
低下したり、オン電流が低減したり、オフ電流が増加し
たりするのを防ぐことができ、ＴＦＴの特性のバラツキ
を抑えることができる。

【００７５】そして、ＴＦＴを作製した後、目的とする
回路の仕様に合わせて、各ＴＦＴのゲート電極、ソース
領域、ドレイン領域を電気的に接続する配線を形成す
る。図５に、上記ＴＦＴを用いてインバーターとトラン
スミッションゲートを作製した例について説明する。

【００７６】図５（Ａ）と図３６に、本発明の作製方法
を用いて形成されたインバーターとトランスミッション
ゲートの上面図を、図５（Ｂ）にその回路図を示す。上
述した一連の作製方法を用いて形成された島状の半導体
膜を用いて、ｐチャネル型ＴＦＴ１１０、１１１、ｎチ
ャネル型ＴＦＴ１１２、１１３を形成する。これらのＴ
ＦＴ１１０〜１１３は、少なくとも活性層と、ゲート絶
縁膜と、ゲート電極とをそれぞれ有している。そして各
活性層にはチャネル形成領域と、該チャネル形成領域を
挟んでいるソース領域とドレイン領域とが少なくとも設
けられている。

【００７７】なお、ソース領域またはドレイン領域とな
る不純物領域と、チャネル形成領域との間にＬＤＤ領域
やオフセット領域を有していてもよい。

【００７８】各ＴＦＴは凹部上に活性層を有しており、
各活性層は凸部１０１ａ間に位置し、かつ凸部１０１ａ
とは重なっていない。そして、配線１１５〜１２０によ
って、各ＴＦＴのソース領域、ドレイン領域またはゲー
ト電極が接続されることで、図５（Ｂ）に示した回路図
を有する回路を形成することができる。具体的には、ｐ
チャネル型ＴＦＴ１１０とｎチャネル型ＴＦＴ１１２と
でインバーターを形成されている。また、ｐチャネル型
ＴＦＴ１１１とｎチャネル型ＴＦＴ１１３とでトランス
ミッションゲートが形成されている。Ａに入力された信
号に同期して、Ｉｎから入力された信号がサンプリング
されＯｕｔから出力される。

【００７９】上記構成により、回路の仕様を変更すると
きに、予め用意されているＴＦＴまたは論理素子を接続
する配線のレイアウトのみ変更すれば良い。例えば図５
の場合では、配線のパターニング用のマスクと、配線の
コンタクトホール用のマスクの少なくとも２枚変更すれ
ば良い。よって、回路の設計変更に伴うコストを抑える
ことができ、なおかつ様々な仕様の回路を作製すること
ができる。

【００８０】なお、本発明は上記回路に限定されないこ
とは言うまでもない。また、図５（Ａ）では、配線１１
５〜１２０が同じ層に形成されているが、本発明はこれ
に限定されない。各ＴＦＴを接続する配線は、異なる層
に形成されていても良い。各配線を異なる層に形成する
ことで、複雑な接続が可能になり、同じ数のＴＦＴから
形成することができる回路の種類が豊富になる。なおＴ
ＦＴの接続は、ダマシンプロセス等によって作製された
配線（プラグ）によって行なっても良い。

【００８１】なお、上記工程において、レーザー光の照
射後または結晶化後の半導体膜を下地膜の凸部が露出す
る程度にエッチングした後において、５００〜６００℃
で１分から６０分程度加熱することで、半導体膜内にお
いて生じている応力を緩和することができる。

【００８２】本発明の作製方法で、例えばＬＳＩを用い
たＣＰＵ、各種ロジック回路の記憶素子（例えばＳＲＡ
Ｍ）、カウンタ回路、分周回路ロジック等を形成するこ
とができる。本発明は、様々な半導体装置に適用させる
ことが可能である。

【００８３】

【実施例】以下、本発明の実施例について説明する。

【００８４】（実施例１）本実施例では、実施の形態に
おいて島状の半導体膜を部分的にエッチングする例につ
いて説明する。

【００８５】まず、実施の形態の図２に示した状態まで
作製する。そして、図６（Ａ）に示すように、後の工程
においてＴＦＴのチャネル形成領域となる部分のみを残
してマスク１７０で覆う。そして、この状態で半導体膜
１０３の表面をエッチングしていき、下地膜１０１の凸
部１０１ａの上面を露出させる。なお、図６（Ｂ）は、
図６（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
また、図６（Ｃ）は、図６（Ａ）の破線Ｃ−Ｃ’におけ
る断面図に相当する。上記工程により、下地膜１０１の
凹部に存在する半導体膜１７１が形成される。半導体膜
１０３の上面からの除去は、どのような方法を用いて行
っても良いが、本実施例ではエッチングで除去した。

【００８６】この上面からの除去により、マスクで覆わ
れていない部分において、凸部１０１ａ上の粒界が存在
する部分が除去される。凸部１０１ａ間に相当する凹部
の上には、後にチャネル形成領域となる結晶性の良い半
導体膜が残される。

【００８７】そして、図６に示した状態まで作製した
後、半導体膜１７１をパターニングし、図７（Ａ）に示
すように島状の半導体膜１７２を形成した。図７（Ｂ）
は図７（Ａ）のＢ−Ｂ’における断面図に相当する。ま
た、図７（Ｃ）は、図７（Ａ）の破線Ｃ−Ｃ’における
断面図に相当する。島状の半導体膜１７２は、チャネル
形成領域となる部分と、ソース領域又はドレイン領域と
なる部分とで、厚さに差が生じている。またソース領域
またはドレイン領域となる部分は、その一部が凸部１０
１ａ上に重なっていても良い。

【００８８】本実施例のようにソース領域とドレイン領
域の一部が凸部１０１ａと重なっていることで、ソース
領域とドレイン領域の表面を広く確保することができる
ので、ソース領域またはドレイン領域に接続される配線
のコンタクトホールのレイアウトのマージンを大きくと
ることができる。

【００８９】また、平坦な下地膜上の半導体膜の上に形
成された絶縁膜にコンタクトホールを形成する際に、コ
ンタクトホールのマスクがずれると、半導体膜の下に位
置する下地膜がエッチングされて、該半導体膜に接する
ように形成された電極が断切れを起こすことがある。本
発明では半導体膜の、特にソース領域とドレイン領域と
なる部分が、凸部と接するようにすることで、半導体膜
の下に位置する下地膜の代わりに、凸部の一部がエッチ
ングされるので、ソース領域またはドレイン領域に接す
る配線の断切れを防ぐことができる。

【００９０】（実施例２）本実施例では、実施の形態に
おいて島状の半導体膜を形成した後に、凸部を除去する
例について説明する。

【００９１】まず、実施の形態の図３５に示した状態ま
で作製する。ただし本実施例では、エッチング等により
凸部だけを除去することができるような構成を有する、
下地膜を形成することが肝要である。本実施例で用いる
下地膜は、まず窒化珪素からなる第１の下地膜上に、矩
形状の酸化珪素から成る第２の下地膜が形成されてお
り、第１及び第２の下地膜を覆うように、酸化珪素から
なる第３の下地膜を形成する。なお下地膜の構成はこれ
に限定されず、エッチング等により凸部だけを除去する
ことができるような構成を有していれば良い。

【００９２】そして、図３５に示した状態まで作製した
後、図３７に示すように下地膜が有する凸部を一部また
は完全に除去する。図３７（Ａ）は凸部を完全に除去し
た後の上面図であり、図３７（Ｂ）は図３７（Ａ）のＡ
−Ａ’における断面図に相当する。凸部が除去された下
地膜１２２上に島状の半導体膜１２１が設けられてい
る。

【００９３】本実施例のように凸部を除去すると工程数
が増加するが、下地膜の凸部がないと、ＴＦＴ及び下地
膜を覆って形成された絶縁膜の表面を平坦化させること
ができるので、絶縁膜上に形成される配線が切れてしま
うのを防ぐことができる。

【００９４】凸部の除去は、ドライエッチングでもウェ
ットエッチングでも良く、その他の方法を用いていても
良い。エッチングに際し、島状の半導体膜の一部が除去
されることもあり得る。

【００９５】なお、下地膜と、島状の半導体膜は、エッ
チングの際に選択比が取れる材料であることが重要であ
る。例えば、本実施例のように、窒化珪素からなる第１
の下地膜上に、矩形状の酸化珪素から成る第２の下地膜
が形成されており、第１及び第２の下地膜を覆うよう
に、酸化珪素からなる第３の下地膜が形成されている場
合、ＣＨＦ₃、ＣＦ₃ガスを用いたドライエッチングか、
またはフッ酸系のエッチャントを用いたウェットエッチ
ングを用いるのが好ましい。ドライエッチングを用いた
場合、島状の半導体膜の下に位置する下地膜が回り込み
によりエッチングされることなく、なおかつ半導体膜の
側面をテーパー形状にすることができる。半導体膜の側
面がテーパー形状だと、後の工程において形成される絶
縁膜やゲート電極が膜切れを起こすのを防ぐことができ
る。またウェットエッチングを用いた場合、半導体膜の
上面がエッチングされることなく下地膜の凸部を除去す
ることができる。

【００９６】なお、高さ方向において凸部が完全に除去
されずに、一部が残っていても良い。また、マスク等を
用いて特定の領域においてのみ、凸部を除去するように
しても良い。また、下地膜のうち、凸部以外の部分も多
少エッチングされることも有り得る。

【００９７】（実施例３）複数の矩形またはストライプ
形状の凸部がほぼ同じ間隔で並列している下地膜上に、
半導体膜を成膜し、該凸部の長手方向に向かって半導体
膜にレーザー光を照射すると、最も外側に位置する凸部
と、その隣りに位置する凸部との間に、斜めに粒界が生
じることがある。

【００９８】図８または図３８に、複数の矩形またはス
トライプ形状の凸部がほぼ同じ間隔で並列している下地
膜上に、半導体膜を成膜し、該凸部の長手方向に向かっ
て半導体膜にレーザー光を照射したときの、半導体膜の
上面図を示す。本実施例では５つの矩形状の凸部１３０
ａ〜１３０ｅが並列している下地膜を用いる例について
示す。凸部１３０ａ〜１３０ｅはその長手方向と垂直な
方向において並列に並んでいる。そして、該凸部１３０
ａ〜１３０ｅを覆うように、下地膜上に半導体膜を成膜
した後、矢印で示したように、凸部１３０ａ〜１３０ｅ
の長手方向に向かってレーザー光を走査する。レーザー
光照射後の半導体膜１３１は、最も外側に位置する凸部
１３０ａ、１３０ｅと、そのそれぞれの隣りに位置する
凸部１３０ｂ、１３０ｄとの間に、斜めに粒界１３２が
生じている。

【００９９】そのため、本実施例では、最も外側に位置
する凸部１３０ａ、１３０ｅと、そのそれぞれの隣りに
位置する凸部１３０ｂ、１３０ｄとの間に形成される凹
部上に位置する半導体膜を、ＴＦＴの活性層としては用
いない。そして、その両隣りに他の凸部が存在している
凸部（本実施例では凸部１３０ｂ〜ｄ）どうしの間に形
成される凹部上の半導体膜を、ＴＦＴの活性層として用
いることにする。

【０１００】破線１３３に示す部分は、後のエッチング
により島状の半導体膜となる部分を示している。

【０１０１】なお、島状の半導体膜のレイアウトを考慮
し、最低限必要な凸部に加えて、その外側に敢えてダミ
ー用の凸部を設けるようにすることで、後に形成される
島状の半導体膜の結晶性をより均一にすることができ
る。

【０１０２】本実施例は、実施例１または実施例２と組
み合わせて実施することができる。

【０１０３】（実施例４）本実施例では、ＴＦＴのうち
の幾つかの活性層及びゲートを予め接続しておき、それ
を１つの単位（基本セル）として用いる場合について説
明する。基本セルが有する各ＴＦＴのソース、ドレイン
またはゲートを互いに配線で接続することで、該基本セ
ルから様々な論理素子を形成し、該論理素子の組み合わ
せで所望の回路を設計することができる。

【０１０４】図９（Ａ）に、幾つかのＴＦＴの活性層及
びゲートを接続して形成されている基本セルの一例を示
す。図９（Ａ）に示す基本セルは、３つのｐチャネル型
ＴＦＴ１１、１２、１３と、３つのｎチャネル型ＴＦＴ
１４、１５、１６とを有している。

【０１０５】３つのｐチャネル型ＴＦＴ１１、１２、１
３は直列に接続されている。すなわち、ｐチャネル型Ｔ
ＦＴ１２のソースとドレインが、一方はｐチャネル型Ｔ
ＦＴ１１のソースまたはドレインのいずれか一方に、他
方はｐチャネル型ＴＦＴ１３のソースまたはドレインの
いずれか一方に接続されている。

【０１０６】また、３つのｎチャネル型ＴＦＴ１４、１
５、１６は直列に接続されている。すなわち、ｎチャネ
ル型ＴＦＴ１５のソースとドレインが、一方はｎチャネ
ル型ＴＦＴ１４のソースまたはドレインのいずれか一方
に、他方はｎチャネル型ＴＦＴ１６のソースとドレイン
のいずれか一方に接続されている。

【０１０７】そして、ｐチャネル型ＴＦＴ１２とｎチャ
ネル型ＴＦＴ１５は、ゲートが互いに接続されている。
またｐチャネル型ＴＦＴ１３とｎチャネル型ＴＦＴ１６
は、ゲートが互いに接続されている。

【０１０８】なお、以下、説明を簡単にするために、図
９（Ａ）においてｐチャネル型ＴＦＴ１１と１２が接続
しているノードと、ｐチャネル型ＴＦＴ１２と１３が接
続しているノードにそれぞれ２０、２１と番号を付す。
また、ｎチャネル型ＴＦＴ１４と１５が接続しているノ
ードと、ｎチャネル型ＴＦＴ１５と１６が接続している
ノードにそれぞれ２２、２３と番号を付す。

【０１０９】また、ｐチャネル型ＴＦＴ１１のソースと
ドレインのうち、ノード２０に接続されていない方の端
子に２５と番号を付す。ｐチャネル型ＴＦＴ１３のソー
スとドレインのうち、ノード２１に接続されていない方
の端子に２６と番号を付す。ｎチャネル型ＴＦＴ１４の
ソースとドレインのうち、ノード２２に接続されていな
い方の端子に２７と番号を付す。ｎチャネル型ＴＦＴ１
６のソースとドレインのうち、ノード２３に接続されて
いない方の端子に２８と番号を付す。

【０１１０】図１０（Ａ）または図３９（Ａ）に、図９
（Ａ）に示した基本セルの上面図を示す。ｐチャネル型
ＴＦＴ１１、１２、１３は活性層３０を共有している。
ｎチャネル型ＴＦＴ１４、１５、１６は活性層３１を共
有している。活性層３０と活性層３１は、共に下地膜の
凸部１５０間に形成されている。

【０１１１】配線３２、３４、３５は、活性層３０に接
しているゲート絶縁膜（図示せず）を間に挟んで、活性
層３０と重なっている。また、配線３３、３４、３５
は、活性層３１に接しているゲート絶縁膜（図示せず）
を間に挟んで、活性層３１と重なっている。なお、配線
３２〜３５は、活性層３０、３１と重なっている部分に
おいてゲートとして機能する。なお、以下その一部がＴ
ＦＴのゲートとして機能する配線３２〜３５を、以下に
説明する論理素子を形成するための配線と区別するため
に、ゲート配線と呼ぶ。

【０１１２】ゲート配線３２の活性層３０と重なってい
る部分は、ｐチャネル型ＴＦＴ１１のゲートとして機能
する。ゲート配線３４の活性層３０と重なっている部分
は、ｐチャネル型ＴＦＴ１２のゲートとして機能する。
ゲート配線３５の活性層３０と重なっている部分は、ｐ
チャネル型ＴＦＴ１３のゲートとして機能する。

【０１１３】ゲート配線３３の活性層３１と重なってい
る部分は、ｎチャネル型ＴＦＴ１４のゲートとして機能
する。ゲート配線３４の活性層３１と重なっている部分
は、ｎチャネル型ＴＦＴ１５のゲートとして機能する。
ゲート配線３５の活性層３１と重なっている部分は、ｎ
チャネル型ＴＦＴ１６のゲートとして機能する。

【０１１４】次に、上述した基本セルを用いて、Ｄフリ
ップフロップ回路を形成する例について説明する。図９
（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した基本セ
ルの端子及びノードを、活性層及びゲートとは異なる層
に形成された配線で適宜接続し、Ｄフリップフロップを
形成する。

【０１１５】図９（Ｂ）に、図９（Ａ）の基本セルをも
とに形成されるＤフリップフロップの回路図を示す。図
９（Ｂ）では、図９（Ａ）の基本セルにおける端子２５
と２７を接続した。またノード２０及び２２を、ｐチャ
ネル型ＴＦＴ１３及びｎチャネル型ＴＦＴ１６のゲート
と接続した。端子２６及び２８を、ｐチャネル型ＴＦＴ
１２及びｎチャネル型ＴＦＴ１５のゲートと接続した。
またノード２１に電圧Ｖｄｄを印加し、ノード２３に電
圧Ｖｓｓを印加している。なおＶｄｄ＞Ｖｓｓである。

【０１１６】図９（Ｃ）は、図９（Ｂ）と等価の回路図
であり、トランスミッションゲート４０とフリップフロ
ップ回路４１とを有しているのがわかる。

【０１１７】図１０（Ｂ）に、図１０（Ａ）に示した基
本セルを用いた場合の、図９（Ｂ）に示したＤフリップ
フロップの上面図を示す。また図３９（Ｂ）に、図３９
（Ａ）に示した基本セルを用いた場合の、図９（Ｂ）に
示したＤフリップフロップの上面図を示す。活性層３
０、３１、ゲート配線３２〜３５及びゲート絶縁膜（図
示せず）を覆うように層間絶縁膜（図示せず）が形成さ
れる。そして、該層間絶縁膜上に、該層間絶縁膜及びゲ
ート絶縁膜に形成されたコンタクトホールを介して、活
性層３０、３１及びゲート配線３２〜３５に接する配線
４２〜４９が形成される。

【０１１８】具体的に配線４２はゲート配線３２と接し
ている。また、配線４３はゲート配線３３と接してい
る。

【０１１９】配線４４は、活性層３０のうち、活性層３
０とゲート配線３４とが重なっている部分と、活性層３
０とゲート配線３５と重なっている部分とに挟まれてい
る領域と、接している。また配線４６は、活性層３１の
うち、活性層３１とゲート配線３４とが重なっている部
分と、活性層３１とゲート配線３５と重なっている部分
とに挟まれている領域と、接している。

【０１２０】配線４９は、活性層３０において、活性層
３０とゲート配線３２が重なっている部分を間に挟んで
２分される領域のうち、他のゲート配線と重なっていな
い領域と接している。さらに配線４９は、活性層３１に
おいて、活性層３１とゲート配線３３が重なっている部
分を間に挟んで２分される領域のうち、他のゲート配線
と重なっていない領域と接している。

【０１２１】配線４７は、活性層３０において、活性層
３０とゲート配線３５が重なっている部分を間に挟んで
２分される領域のうち、他のゲート配線と重なっていな
い領域と接している。さらに配線４７は、活性層３１に
おいて、活性層３１とゲート配線３５が重なっている部
分を間に挟んで２分される領域のうち、他のゲート配線
と重なっていない領域と接している。さらに配線４７
は、ゲート配線３４と接している。

【０１２２】配線４８は、ゲート配線３５と接してい
る。また配線４８は、活性層３０のうち、活性層３０と
ゲート配線３２とが重なっている部分と、活性層３０と
ゲート配線３４と重なっている部分とに挟まれている領
域と、接している。また配線４８は、活性層３１のう
ち、活性層３１とゲート配線３３とが重なっている部分
と、活性層３１とゲート配線３４と重なっている部分と
に挟まれている領域と、接している。

【０１２３】また配線４５は、活性層３１において、活
性層３１とゲート配線３３が重なっている部分を間に挟
んで２分される領域のうち、他のゲート配線と重なって
いない領域と接している。

【０１２４】このように図９（Ｂ）に示す回路図に従っ
て配線４２〜４９を作製することで、図１０（Ｂ）また
は図３９（Ｂ）に示したＤフリップフロップ回路を作製
することができる。

【０１２５】なお本実施例では、図９（Ａ）、図１０
（Ａ）及び図３９（Ａ）に示した基本セルから、Ｄフリ
ップフロップ回路を作成する例について説明したが、本
発明はこの構成に限定されない。基本セルは図９
（Ａ）、図１０（Ａ）及び図３９（Ａ）に示した構成に
限定されず、基本セルの構成は設計者が適宜設計するこ
とができる。さらに、基本セルをもとに形成される回路
または論理素子はＤフリップフロップ回路に限定され
ず、他の回路または論理素子も作製することが可能であ
る。このとき、基本セルが有する全てのＴＦＴを用いて
回路または論理素子を設計する必要はなく、基本セルが
有するＴＦＴの一部のみを用いて回路または論理素子を
形成しても良い。さらに、図９（Ａ）、図１０（Ａ）及
び図３９（Ａ）に示した構成の基本セルと、他の構成を
有する種々の基本セルとを基板上に予め形成しておき、
種々の構成の基本セルを用いて論理素子または回路を形
成するようにしてもよい。

【０１２６】本発明は上記構成により、回路の仕様を変
更するときに、予め用意されているＴＦＴまたは論理素
子を接続する配線の設計及び回路の設計のみ変更すれば
良いので、マスクを２枚変更するだけで良い。よって、
回路の設計変更に伴うコストを抑えることができ、なお
かつ様々な仕様の回路を作製することができる。

【０１２７】本実施例は、実施例１または２と自由に組
み合わせて実施することができる。

【０１２８】（実施例５）本実施例では、図９（Ａ）、
図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子
及びノードを、活性層及びゲートとは異なる層に形成さ
れた配線で適宜接続し、ＮＡＮＤを形成する例について
説明する。

【０１２９】図１１（Ａ）に、図９（Ａ）の基本セルを
もとに形成されるＮＡＮＤの回路図を示す。図１１
（Ａ）では、図９（Ａ）の基本セルにおけるノード２１
と２２を接続した。また、ノード２０及び端子２６に電
圧Ｖｄｄを印加し、端子２８に電圧Ｖｓｓを印加してい
る。なおＶｄｄ＞Ｖｓｓである。

【０１３０】図１１（Ｂ）は、図１１（Ａ）と等価の回
路図である。

【０１３１】図１２に、図１０（Ａ）の基本セルをもと
に形成されるＮＡＮＤの上面図を示す。図４０に、図３
９（Ａ）の基本セルをもとに形成されるＮＡＮＤの上面
図を示す。活性層３０、３１、ゲート配線３２〜３５及
びゲート絶縁膜（図示せず）を覆うように層間絶縁膜
（図示せず）が形成される。活性層３０と活性層３１
は、共に下地膜の凸部１５０間に形成されている。そし
て、該層間絶縁膜上に、該層間絶縁膜及びゲート絶縁膜
に形成されたコンタクトホールを介して、活性層３０、
３１及びゲート配線３２〜３５のいずれかに接する配線
６０〜６５が形成される。

【０１３２】具体的に配線６０は、活性層３０におい
て、活性層３０とゲート配線３４が重なっている部分を
間に挟んで２分される領域のうち、ゲート配線３５と重
なっていない領域と接している。

【０１３３】配線６１は、ゲート配線３５と接してい
る。

【０１３４】配線６２は、活性層３０において、活性層
３０とゲート配線３５が重なっている部分を間に挟んで
二分される領域のうち、ゲート配線３４と重なっていな
い領域と接している。

【０１３５】配線６３は、活性層３０のうち、活性層３
０とゲート配線３４とが重なっている部分と、活性層３
０とゲート配線３５と重なっている部分とに挟まれてい
る領域と、接している。さらに配線６３は、活性層３１
において、活性層３１とゲート配線３４が重なっている
部分を間に挟んで２分される領域のうち、ゲート配線３
５と重なっていない領域と接している。

【０１３６】配線６４は、活性層３１において、活性層
３１とゲート配線３５が重なっている部分を間に挟んで
２分される領域のうち、ゲート配線３４と重なっていな
い領域と接している。

【０１３７】配線６５は、ゲート配線３４と接してい
る。

【０１３８】このように図１２に示す設計で配線６０〜
６５を作製することで、図１１に示したＮＡＮＤ回路を
作製することができる。

【０１３９】なお本実施例では、図９（Ａ）、図１０
（Ａ）及び図３９（Ａ）に示した基本セルから、ＮＡＮ
Ｄ回路を作成する例について説明したが、本発明はこの
構成に限定されない。基本セルは図９（Ａ）、図１０
（Ａ）及び図３９（Ａ）に示した構成に限定されず、基
本セルの構成は設計者が適宜設計することができる。さ
らに、基本セルをもとに形成される回路または論理素子
はＮＡＮＤ回路に限定されず、他の回路または論理素子
も作製することが可能である。このとき、基本セルが有
する全てのＴＦＴを用いて回路または論理素子を設計す
る必要はなく、基本セルが有するＴＦＴの一部のみを用
いて回路または論理素子を形成しても良い。例えば、本
実施例ではｐチャネル型ＴＦＴ１１と、ｎチャネル型Ｔ
ＦＴ１４とを使用していない。さらに、図９（Ａ）、図
１０（Ａ）及び図３９（Ａ）に示した構成の基本セル
と、他の構成を有する種々の基本セルとを基板上に予め
形成しておき、種々の構成の基本セルを用いて論理素子
または回路を形成するようにしてもよい。

【０１４０】本実施例は、実施例１〜４と自由に組み合
わせて実施することができる。

【０１４１】（実施例６）本実施例では、図９（Ａ）、
図１０（Ａ）及び図３９（Ａ）に示した基本セルの端子
及びノードを、活性層及びゲートとは異なる層に形成さ
れた配線で適宜接続し、ＮＯＲを形成する例について説
明する。

【０１４２】図１３（Ａ）に、図９（Ａ）の基本セルを
もとに形成されるＮＯＲの回路図を示す。図１３（Ａ）
では、図９（Ａ）の基本セルにおけるノード２３と端子
２６を接続した。また、ノード２０に電圧Ｖｄｄを印加
し、ノード２２及び端子２８に電圧Ｖｓｓを印加してい
る。なおＶｄｄ＞Ｖｓｓである。

【０１４３】図１３（Ｂ）は、図１３（Ａ）と等価の回
路図である。

【０１４４】図１４または図４１に、図１３（Ａ）に示
したＮＯＲの上面図を示す。図１４は、図１０（Ａ）の
基本セルをもとに形成されるＮＯＲの上面図に相当す
る。図４１は、図３９（Ａ）の基本セルをもとに形成さ
れるＮＯＲの上面図に相当する。活性層３０、３１、ゲ
ート配線３２〜３５及びゲート絶縁膜（図示せず）を覆
うように層間絶縁膜（図示せず）が形成される。活性層
３０と活性層３１は、共に下地膜の凸部１５０間に形成
されている。そして、該層間絶縁膜上に、該層間絶縁膜
及びゲート絶縁膜に形成されたコンタクトホールを介し
て、活性層３０、３１及びゲート配線３２〜３５のいず
れかに接する配線７０〜７５が形成される。

【０１４５】具体的に配線７０は、活性層３０におい
て、活性層３０とゲート配線３４が重なっている部分を
間に挟んで２分される領域のうち、ゲート配線３５と重
なっていない領域と接している。

【０１４６】配線７１は、ゲート配線３５と接してい
る。

【０１４７】配線７２は、活性層３０において、活性層
３０とゲート配線３５が重なっている部分を間に挟んで
２分される領域のうち、ゲート配線３４と重なっていな
い領域と接している。さらに配線７２は、活性層３１の
うち、活性層３１とゲート配線３４とが重なっている部
分と、活性層３１とゲート配線３５と重なっている部分
とに挟まれている領域と、接している。

【０１４８】配線７３は、活性層３１において、活性層
３１とゲート配線３５が重なっている部分を間に挟んで
２分される領域のうち、ゲート配線３４と重なっていな
い領域と接している。

【０１４９】配線７４は、ゲート配線３４と接してい
る。

【０１５０】配線７５は、活性層３１において、活性層
３１とゲート配線３４が重なっている部分を間に挟んで
２分される領域のうち、ゲート配線３５と重なっていな
い領域と接している。

【０１５１】このように図１４に示した回路図に従っ
て、配線７０〜７５を作製することで、図１４、図４１
に示したＮＯＲ回路を作製することができる。

【０１５２】なお本実施例では、図９（Ａ）、図１０
（Ａ）及び図３９（Ａ）に示した基本セルから、ＮＯＲ
回路を作成する例について説明したが、本発明はこの構
成に限定されない。基本セルは図９（Ａ）、図１０
（Ａ）及び図３９（Ａ）に示した構成に限定されず、基
本セルの構成は設計者が適宜設計することができる。さ
らに、基本セルをもとに形成される回路または論理素子
はＮＯＲ回路に限定されず、他の回路または論理素子も
作製することが可能である。このとき、基本セルが有す
る全てのＴＦＴを用いて回路または論理素子を設計する
必要はなく、基本セルが有するＴＦＴの一部のみを用い
て回路または論理素子を形成しても良い。例えば、本実
施例ではｐチャネル型ＴＦＴ１１と、ｎチャネル型ＴＦ
Ｔ１４とを使用していない。さらに、図９（Ａ）、図１
０（Ａ）及び図３９（Ａ）に示した構成の基本セルと、
他の構成を有する種々の基本セルとを基板上に予め形成
しておき、種々の構成の基本セルを用いて論理素子また
は回路を形成するようにしてもよい。

【０１５３】本実施例は、実施例１〜５と組み合わせて
実施することが可能である。

【０１５４】（実施例７）本実施例では、島状の半導体
膜と同時に形成されるマーカーの位置について説明す
る。

【０１５５】島状の半導体膜と同時に形成されるマーカ
ーは、後に形成されるゲート電極のマスクのアライメン
トの基準として用いる。図１５に、半導体膜が成膜され
た基板１６０の上面図を示す。矢印はレーザー光の走査
方向を意味しており、１６１はレーザー光が照射される
領域（レーザー光照射領域）を意味する。

【０１５６】本実施例では、レーザー光照射領域１６１
の両サイドにマーカーを形成する領域（マーカー形成領
域）１６２を設け、マーカーにレーザー光が照射されな
いようにする。

【０１５７】半導体膜を用いてマスクのアライメントの
ためのマーカーを形成する場合、マーカーにレーザー光
が照射されると、マーカーのエッジ近傍の形状がレーザ
ー光の照射前と比較して変わってしまうことがある。よ
ってマーカーにレーザー光が照射されないようにするこ
とで、マーカーの形状が変化するのを防ぎ、後の工程に
おけるアライメントを正確に行なうことができる。

【０１５８】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。

【０１５９】（実施例８）本実施例では、本発明の作製
方法を用いて形成された、半導体表示装置のコントロー
ラの構成について説明する。なお、本実施例ではＯＬＥ
Ｄ（Organic Light Emitting Device）を用いた発光装
置のコントローラの構成について説明するが、本発明は
これに限定されず、液晶表示装置のコントローラであっ
ても良いし、その他の半導体表示装置のコントローラで
あっても良い。また、コントローラ以外の駆動回路であ
っても良いし、表示装置以外の半導体装置であっても良
い。

【０１６０】図１６に本実施例のコントローラの構成を
示す。コントローラは、インターフェース（I/F）３５
０と、パネルリンクレシーバー（Panel Link Receive
r）３５１と、位相ロックドループ（PLL：Phase Locked
Loop）３５２と、信号変換部（FPGA：Field Programma
ble Logic Device）３５３と、ＳＤＲＡＭ（Synchronou
sDynamic Random Access Memory）３５４、３５５
と、ＲＯＭ（Read Only Memory）３５７と、電圧調整回
路３５８と、電源３５９とを有している。なお本実施例
ではＳＤＲＡＭを用いているが、ＳＤＲＡＭの代わり
に、高速のデータの書き込みや読み出しが可能であるな
らば、ＤＲＡＭ（Dynamic Random AccessMemory）
や、ＳＲＡＭ（Static Random Access Memory）も用
いることが可能である。

【０１６１】インターフェース３５０を介して半導体表
示装置に入力されたデジタルビデオ信号は、パネルリン
クレシーバー３５１においてパラレル−シリアル変換さ
れてＲ、Ｇ、Ｂの各色に対応するデジタルビデオ信号と
して信号変換部３５３に入力される。

【０１６２】またインターフェース３５０を介して半導
体表示装置に入力された各種信号をもとに、パネルリン
クレシーバー３５１においてＨｓｙｎｃ信号、Ｖｓｙｎ
ｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）が
生成され、信号変換部３５３に入力される

【０１６３】位相ロックドループ３５２では、半導体表
示装置に入力される各種信号の周波数と、信号変換部３
５３の動作周波数の位相とを合わせる機能を有してい
る。信号変換部３５３の動作周波数は半導体表示装置に
入力される各種信号の周波数と必ずしも同じではない
が、互いに同期するように信号変換部３５３の動作周波
数を位相ロックドループ３５２において調整する。

【０１６４】ＲＯＭ３５７は、信号変換部３５３の動作
を制御するプログラムが記憶されており、信号変換部３
５３はこのプログラムに従って動作する。

【０１６５】信号変換部３５３に入力されたデジタルビ
デオ信号は、一旦ＳＤＲＡＭ３５４、３５５に書き込ま
れ、保持される。信号変換部３５３では、ＳＤＲＡＭ３
５４に保持されている全ビットのデジタルビデオ信号の
うち、全画素に対応するデジタルビデオ信号を１ビット
分づつ読み出し、信号線駆動回路に入力する。

【０１６６】また信号変換部３５３では、各ビットに対
応する、ＯＬＥＤの発光期間の長さに関する情報を走査
線駆動回路に入力する。

【０１６７】また電圧調整回路３５８は各画素のＯＬＥ
Ｄの陽極と陰極の間の電圧を、信号変換部３５３から入
力される信号に同期して調整する。電源３５９は一定の
高さの電圧を、電圧調整回路３５８、信号線駆動回路、
走査線駆動回路及び画素部に供給している。

【０１６８】コントローラが有する種々の回路のうち、
ＴＦＴを用いて作製することができる回路ならば、本発
明の作製方法を用いて形成することが可能である。

【０１６９】本発明において用いられる駆動回路及びコ
ントローラは、本実施例で示した構成に限定されない。
本実施例は、実施例１〜７と自由に組み合わせて実施す
ることが可能である。

【０１７０】（実施例９）本実施例では、凹凸を有する
下地膜の形成の仕方について説明する。なお本実施例で
示す下地膜はほんの一例であり、本発明で用いられる下
地膜は、本実施例で示す構成に限定されない。

【０１７１】まず、図１７（Ａ）に示すように、基板２
５０上に絶縁膜からなる第１の下地膜２５１を成膜す
る。第１の下地膜２５１は本実施例では酸化窒化珪素を
用いるがこれに限定されず、第２の下地膜とエッチング
における選択比が大きい絶縁膜であれば良い。本実施例
では第１の下地膜２５１をＣＶＤ装置でＳｉＨ₄とＮ₂Ｏ
を用いて５０〜２００nmの厚さになるように形成した。
なお第１の下地膜は単層であっても、複数の絶縁膜を積
層した構造であってもよい。

【０１７２】次に、図１７（Ｂ）に示すように、第１の
下地膜２５１に接するように絶縁膜からなる第２の下地
膜２５２を形成する。第２の下地膜２５２は後の工程に
おいてパターニングし、凹凸を形成したときに、その後
に成膜される半導体膜の表面に凹凸が現れる程度の膜厚
にする必要がある。本実施例では第２の下地膜２５２と
して、プラズマＣＶＤ法を用いて３０ｎｍ〜３００ｎｍ
の酸化珪素を形成する。

【０１７３】次に、図１７（Ｃ）に示すようにマスク２
５３を形成し、第２の下地膜２５２をエッチングする。
なお本実施例では、フッ化水素アンモニウム（ＮＨ₄Ｈ
Ｆ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）を
１５．４％含む混合溶液（ステラケミファ社製、商品名
ＬＡＬ５００）をエッチャントとし、２０℃においてウ
エットエッチングを行う。このエッチングにより、矩形
状の凸部２５４が形成される。本明細書では、第１の下
地膜２５１と凸部２５３とを合わせて１つの下地膜とみ
なす。

【０１７４】なお、第１の下地膜２５１として窒化アル
ミニウム、窒化酸化アルミニウムまたは窒化珪素を用
い、第２の下地膜２５２として酸化珪素膜を用いる場
合、ＲＦスパッタ法を用いて第２の下地膜２５２をパタ
ーニングすることが望ましい。第１の下地膜２５１とし
て窒化アルミニウム、窒化酸化アルミニウムまたは窒化
珪素は熱伝導度が高いので、発生した熱をすばやく拡散
することができ、ＴＦＴの劣化を防ぐことができる。

【０１７５】次に、第１の下地膜２５１と凸部２５３を
覆うように半導体膜を形成する。本実施例では凸部の厚
さが３０ｎｍ〜３００ｎｍであるので、半導体膜の膜厚
を５０〜２００ｎｍとするのが望ましく、ここでは６０
ｎｍとする。なお、半導体膜と下地膜との間に不純物が
混入すると、半導体膜の結晶性に悪影響を与え、作製す
るＴＦＴの特性バラツキやしきい値電圧の変動を増大さ
せる可能性があるため、下地膜と半導体膜とは連続して
成膜するのが望ましい。そこで本実施例では、第１の下
地膜２５１と凸部２５３とからなる下地膜を形成した後
は、酸化珪素膜２５５を薄く該下地膜上に成膜し、その
後大気にさらさないように連続して半導体膜２５６を成
膜する。酸化珪素膜の厚さは設計者が適宜設定すること
ができるが、本実施例では５ｎｍ〜３０ｎｍ程度とし
た。

【０１７６】次に、図１７とは異なる下地膜の形成の仕
方について説明する。まず図１８（Ａ）に示すように基
板２６０上に絶縁膜からなる第１の下地膜を形成する。
第１の下地膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜などで形成する。

【０１７７】酸化珪素膜を用いる場合には、プラズマＣ
ＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Or
thosilicate：ＴＥＯＳ）とＯ₂とを混合し、反応圧力４
０Pa、基板温度３００〜４００℃とし、高周波（１３．
５６MHz）電力密度０．５〜０．８W/cm²で放電させて形
成することができる。酸化窒化珪素膜を用いる場合に
は、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作
製される酸化窒化珪素膜、またはＳｉＨ₄、Ｎ₂Ｏから作
製される酸化窒化珪素膜で形成すれば良い。この場合の
作製条件は反応圧力２０〜２００Pa、基板温度３００〜
４００℃とし、高周波（６０MHz）電力密度０．１〜
１．０W/cm²で形成することができる。また、ＳｉＨ₄、
Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水素化珪素膜を適用
しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳ
ｉＨ₄、ＮＨ₃から作製することが可能である。

【０１７８】第１の下地膜は２０〜２００nm（好ましく
は３０〜６０nm）の厚さに基板の全面に形成した後、図
１８（Ｂ）に示すように、フォトリソグラフィーの技術
を用いマスク２６２を形成する。そして、エッチングに
より不要な部分を除去して、矩形状の凸部２６３を形成
する。第１の下地膜２６１に対してはフッ素系のガスを
用いたドライエッチング法を用いても良いし、フッ素系
の水溶液を用いたウエットエッチング法を用いても良
い。後者の方法を選択する場合には、例えば、フッ化水
素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフッ化ア
ンモニウム（ＮＨ ₄Ｆ）を１５．４％含む混合溶液（ス
テラケミファ社製、商品名ＬＡＬ５００）でエッチング
すると良い。

【０１７９】次いで、図１８（Ｃ）に示すように、凸部
２６２及び基板２６０を覆うように、絶縁膜からなる第
２の下地膜２６４を形成する。この層は第１の下地膜２
６１と同様に酸化珪素膜、窒化珪素膜、酸化窒化珪素膜
などで５０〜３００nm（好ましくは１００〜２００nm）
の厚さに形成する。

【０１８０】上記作製工程によって、凸部２６２及び第
２の下地膜２６４からなる下地膜が形成される。なお、
第２の下地膜２６４を形成した後、大気に曝さないよう
に連続して半導体膜を成膜するようにすることで、半導
体膜と下地膜の間に大気中の不純物が混入するのを防ぐ
ことができる。

【０１８１】本実施例は実施例１〜８と自由に組み合わ
せて実施することが可能である。

【０１８２】（実施例１０）次に、本発明において用い
られるレーザー照射装置の構成について、図１９を用い
て説明する。１５１はレーザー発振装置である。図１９
では４つのレーザー発振装置を用いているが、レーザー
照射装置が有するレーザー発振装置はこの数に限定され
ない。

【０１８３】なお、レーザー発振装置１５１は、チラー
１５２を用いてその温度を一定に保つようにしても良
い。チラー１５２は必ずしも設ける必要はないが、レー
ザー発振装置１５１の温度を一定に保つことで、出力さ
れるレーザー光のエネルギーが温度によってばらつくの
を抑えることができる。

【０１８４】また１５４は光学系であり、レーザー発振
装置１５１から出力された光路を変更したり、そのレー
ザービームの形状を加工したりして、レーザー光を集光
することができる。さらに、図１９のレーザー照射装置
では、光学系１５４によって、複数のレーザー発振装置
１５１から出力されたレーザー光のレーザービームを互
いに一部を重ね合わせることで、合成することができ
る。

【０１８５】なお、レーザー光を一次的に完全に遮蔽す
ることができるＡＯ変調器１５３を、被処理物である基
板１５６とレーザー発振装置１５１との間の光路に設け
ても良い。また、ＡＯ変調器の代わりに、アテニュエイ
ター（光量調整フィルタ）を設けて、レーザー光のエネ
ルギー密度を調整するようにしても良い。

【０１８６】また、被処理物である基板１５６とレーザ
ー発振装置１５１との間の光路に、レーザー発振装置１
５１から出力されたレーザー光のエネルギー密度を測定
する手段（エネルギー密度測定手段）１６５を設け、測
定したエネルギー密度の経時変化をコンピューター１６
０において監視するようにしても良い。この場合、レー
ザー光のエネルギー密度の減衰を補うように、レーザー
発振装置１５１からの出力を高めるようにしても良い。

【０１８７】合成されたレーザービームは、スリット１
５５を介して被処理物である基板１５６に照射される。
スリット１５５は、レーザー光を遮ることが可能であ
り、なおかつレーザー光によって変形または損傷しない
ような材質で形成するのが望ましい。そして、スリット
１５５はスリットの幅が可変であり、該スリットの幅に
よってレーザービームの幅を変更することができる。

【０１８８】なお、スリット１５５を介さない場合の、
レーザー発振装置１５１から発振されるレーザー光の基
板１５６におけるレーザービームの形状は、レーザーの
種類によって異なり、また光学系により成形することも
できる。

【０１８９】基板１５６はステージ１５７上に載置され
ている。図１９では、位置制御手段１５８、１５９が、
被処理物におけるレーザービームの位置を制御する手段
に相当しており、ステージ１５７の位置が、位置制御手
段１５８、１５９によって制御されている。

【０１９０】図１９では、位置制御手段１５８がＸ方向
におけるステージ１５７の位置の制御を行っており、位
置制御手段１５９はＹ方向におけるステージ１５７の位
置制御を行う。

【０１９１】また図１９のレーザー照射装置は、メモリ
等の記憶手段及び中央演算処理装置を兼ね備えたコンピ
ューター１６０を有している。コンピューター１６０
は、レーザー発振装置１５１の発振を制御し、レーザー
光の走査経路を定め、なおかつレーザー光のレーザービ
ームが定められた走査経路にしたがって走査されるよう
に、位置制御手段１５８、１５９を制御し、基板を所定
の位置に移動させることができる。

【０１９２】なお図１９では、レーザービームの位置
を、基板を移動させることで制御しているが、ガルバノ
ミラー等の光学系を用いて移動させるようにしても良い
し、その両方であってもよい。

【０１９３】さらに図１９では、コンピューター１６０
によって、該スリット１５５の幅を制御し、マスクのパ
ターン情報に従ってレーザービームの幅を変更すること
ができる。なおスリットは必ずしも設ける必要はない。

【０１９４】さらにレーザー照射装置は、被処理物の温
度を調節する手段を備えていても良い。また、レーザー
光は指向性およびエネルギー密度の高い光であるため、
ダンパーを設けて、反射光が不適切な箇所に照射される
のを防ぐようにしても良い。ダンパーは、反射光を吸収
させる性質を有していることが望ましく、ダンパー内に
冷却水を循環させておき、反射光の吸収により隔壁の温
度が上昇するのを防ぐようにしても良い。また、ステー
ジ１５７に基板を加熱するための手段（基板加熱手段）
を設けるようにしても良い。

【０１９５】なお、マーカーをレーザーで形成する場
合、マーカー用のレーザー発振装置を設けるようにして
も良い。この場合、マーカー用のレーザー発振装置の発
振を、コンピューター１６０において制御するようにし
ても良い。さらにマーカー用のレーザー発振装置を設け
る場合、マーカー用のレーザー発振装置から出力された
レーザー光を集光するための光学系を別途設ける。なお
マーカーを形成する際に用いるレーザーは、代表的には
ＹＡＧレーザー、ＣＯ₂レーザー等が挙げられるが、無
論この他のレーザーを用いて形成することは可能であ
る。

【０１９６】またマーカーを用いた位置合わせのため
に、ＣＣＤカメラ１６３を１台、場合によっては数台設
けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ
（電荷結合素子）を撮像素子として用いたカメラを意味
する。

【０１９７】なお、マーカーを設けずに、ＣＣＤカメラ
１６３によって絶縁膜または半導体膜のパターンを認識
し、基板の位置合わせを行うようにしても良い。この場
合、コンピューター１６０に入力されたマスクによる絶
縁膜または半導体膜のパターン情報と、ＣＣＤカメラ１
６３において収集された実際の絶縁膜または半導体膜の
パターン情報とを照らし合わせて、基板の位置情報を把
握することができる。この場合マーカーを別途設ける必
要がない。また必ずしもＣＣＤカメラ１６３を用いてマ
ーカーの形状を把握するのではなく、例えばレーザーダ
イオードから発せられるレーザー光を絶縁膜または半導
体膜に照射し、反射してきた光をモニターすることで、
その形状を把握するようにしても良い。

【０１９８】また、基板に入射したレーザー光は該基板
の表面で反射し、入射したときと同じ光路を戻る、いわ
ゆる戻り光となるが、該戻り光はレーザの出力や周波数
の変動や、ロッドの破壊などの悪影響を及ぼす。そのた
め、前記戻り光を取り除きレーザの発振を安定させるた
め、アイソレータを設置するようにしても良い。

【０１９９】なお、図１９では、レーザー発振装置を複
数台設けたレーザー照射装置の構成について示したが、
レーザー発振装置は１台であってもよい。図２０にレー
ザー発振装置が１台の、レーザー照射装置の構成を示
す。図２０において、２０１はレーザー発振装置、２０
２はチラーである。また２１５はエネルギー密度測定装
置、２０３はＡＯ変調器、２０４は光学系、２０５はス
リット、２１３はＣＣＤカメラである。基板２０６はス
テージ２０７上に設置し、ステージ２０７の位置はＸ方
向位置制御手段２０８、Ｙ方向位置制御手段２０９によ
って制御されている。そして図２０に示したものと同様
に、コンピューター２１０によって、レーザー照射装置
が有する各手段の動作が制御されており、図２０と異な
るのはレーザー発振装置が１つであることである。また
光学系２０４は図２０の場合と異なり、１つのレーザー
光を集光する機能を有していれば良い。

【０２００】なお、半導体膜全体にレーザー光を走査し
て照射するのではなく、少なくとも必要不可欠な部分を
最低限結晶化できるようにレーザー光を走査すること
で、半導体膜を結晶化させた後パターニングにより除去
される部分にレーザー光を照射する時間を省くことがで
き、基板１枚あたりにかかる処理時間を大幅に短縮する
ことができる。

【０２０１】本実施例は、実施例１〜９と組み合わせて
実施することが可能である。

【０２０２】（実施例１１）本実施例では、複数のレー
ザービームを重ね合わせることで合成される、レーザー
ビームの形状について説明する。

【０２０３】図２１（Ａ）に、複数のレーザー発振装置
からそれぞれ発振されるレーザー光の、スリットを介さ
ない場合の被処理物におけるレーザービームの形状の一
例を示す。図２１（Ａ）に示したレーザービームは楕円
形状を有している。なお本発明において、レーザー発振
装置から発振されるレーザー光のレーザービームの形状
は、楕円に限定されない。レーザービームの形状はレー
ザーの種類によって異なり、また光学系により成形する
こともできる。例えば、ラムダ社製のＸｅＣｌエキシマ
レーザー（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３
０８から射出されたレーザー光の形状は、１０ｍｍ×３
０ｍｍ（共にビームプロファイルにおける半値幅）の矩
形状である。また、ＹＡＧレーザーから射出されたレー
ザー光の形状は、ロッド形状が円筒形であれば円状とな
り、スラブ型であれば矩形状となる。このようなレーザ
ー光を光学系により、さらに成形することにより、所望
の大きさのレーザー光をつくることもできる。

【０２０４】図２１（Ｂ）に図２１（Ａ）に示したレー
ザービームの長軸Ｌ方向におけるレーザー光のエネルギ
ー密度の分布を示す。図２１（Ａ）に示すレーザービー
ムは、図２１（Ｂ）におけるエネルギー密度のピーク値
の１／ｅ²のエネルギー密度を満たしている領域に相当
する。レーザービームが楕円形状であるレーザー光のエ
ネルギー密度の分布は、楕円の中心Ｏに向かうほど高く
なっている。このように図２１（Ａ）に示したレーザー
ビームは、中心軸方向におけるエネルギー密度がガウス
分布に従っており、エネルギー密度が均一だと判断でき
る領域が狭くなる。

【０２０５】次に、図２１（Ａ）に示したレーザービー
ムを有するレーザー光を合成したときの、レーザービー
ムの形状を、図２１（Ｃ）に示す。なお図２１（Ｃ）で
は４つのレーザー光のレーザービームを重ね合わせるこ
とで１つの線状のレーザービームを形成した場合につい
て示しているが、重ね合わせるレーザービームの数はこ
れに限定されない。

【０２０６】図２１（Ｃ）に示すように、各レーザー光
のレーザービームは、各楕円の長軸が一致し、なおかつ
互いにレーザービームの一部が重なることで合成され、
１つのレーザービーム３６０が形成されている。なお以
下、各楕円の中心Ｏを結ぶことで得られる直線をレーザ
ービーム３６０の中心軸とする。

【０２０７】図２１（Ｄ）に、図２１（Ｄ）に示した合
成後のレーザービームの、中心軸ｙ方向におけるレーザ
ー光のエネルギー密度の分布を示す。なお、図２１
（Ｃ）に示すレーザービームは、図２１（Ｂ）における
エネルギー密度のピーク値の１／ｅ²のエネルギー密度
を満たしている領域に相当する。合成前の各レーザービ
ームが重なり合っている部分において、エネルギー密度
が加算される。例えば図示したように重なり合ったビー
ムのエネルギー密度Ｅ１とＥ２を加算すると、ビームの
エネルギー密度のピーク値Ｅ３とほぼ等しくなり、各楕
円の中心Ｏの間においてエネルギー密度が平坦化され
る。

【０２０８】なお、Ｅ１とＥ２を加算するとＥ３と等し
くなるのが理想的だが、現実的には必ずしも等しい値に
はならない。Ｅ１とＥ２を加算した値とＥ３との値のず
れの許容範囲は、設計者が適宜設定することが可能であ
る。

【０２０９】レーザービームを単独で用いると、エネル
ギー密度の分布がガウス分布に従っているので、絶縁膜
の平坦な部分に接している半導体膜またはアイランドと
なる部分全体に均一なエネルギー密度のレーザー光を照
射することが難しい。しかし、図２１（Ｄ）からわかる
ように、複数のレーザー光を重ね合わせてエネルギー密
度の低い部分を互いに補い合うようにすることで、複数
のレーザー光を重ね合わせないで単独で用いるよりも、
エネルギー密度が均一な領域が拡大され、半導体膜の結
晶性を効率良く高めることができる。

【０２１０】なお、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネル
ギー密度の分布は、Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠
小さくなっているが、ほぼ同じ大きさとみなすことがで
き、合成前のレーザービームのピーク値の１／ｅ²のエ
ネルギー密度を満たしている領域における、合成された
レーザービームの形状は、線状と言い表すことができ
る。

【０２１１】図２２は、合成されたレーザービームのエ
ネルギー分布を示す図である。３８０で示した領域はエ
ネルギー密度が均一な領域であり、３８１で示した領域
はエネルギー密度が低い領域である。図２２において、
レーザービームの中心軸方向の長さをＷ_TBWとし、エネ
ルギー密度が均一な領域３８０における中心軸方向の長
さをＷ_maxとする。Ｗ_TBWがＷ_maxに比べて大きくなれば
なるほど、結晶化に用いることができるエネルギー密度
が均一な領域３８０に対する、半導体膜の結晶化に用い
ることができないエネルギー密度が均一ではない領域３
８１の割合が大きくなる。エネルギー密度が均一ではな
い領域３８１のみが照射された半導体膜は、微結晶が生
成し結晶性が芳しくない。よって半導体膜のアイランド
となる領域と、領域３８１のみを重ねないように、走査
経路及び絶縁膜の凹凸のレイアウトを定める必要が生
じ、領域３８０に対する領域３８１の比率が高くなると
その制約はさらに大きくなる。よってスリットを用い
て、エネルギー密度が均一ではない領域３８１のみが絶
縁膜の凹部または凸部上に形成された半導体膜に照射さ
れるのを防ぐことは、走査経路及び絶縁膜の凹凸のレイ
アウトの際に生じる制約を小さくするのに有効である。

【０２１２】本実施例は実施例１〜９と組み合わせて実
施することが可能である。

【０２１３】（実施例１２）本実施例では、本発明に用
いられるレーザー照射装置の光学系と、各光学系とスリ
ットとの位置関係について説明する。

【０２１４】楕円形状のレーザービームを有するレーザ
ー光は、走査方向と垂直な方向におけるエネルギー密度
の分布がガウス分布に従っているので、エネルギー密度
の低い領域の全体に占める割合が、矩形または線形のレ
ーザービームを有するレーザー光に比べて高い。そのた
め本発明では、レーザー光のレーザービームが、エネル
ギー密度の分布が比較的均一な矩形または線形であるこ
とが望ましい。

【０２１５】図２３は、レーザービームを４つ合成して
１つのレーザービームにする場合の光学系を示してい
る。図２３に示す光学系は、６つのシリンドリカルレン
ズ４１７〜４２２を有している。矢印の方向から入射し
た４つのレーザー光は、４つのシリンドリカルレンズ４
１９〜４２２のそれぞれに入射する。そしてシリンドリ
カルレンズ４１９、４２１において成形された２つのレ
ーザー光は、シリンドリカルレンズ４１７において再び
そのレーザービームの形状が成形されて被処理物４２３
に照射される。一方シリンドリカルレンズ４２０、４２
２において成形された２つのレーザー光は、シリンドリ
カルレンズ４１８において再びそのレーザービームの形
状が成形されて被処理物４２３に照射される。

【０２１６】被処理物４２３における各レーザー光のレ
ーザービームは、互いに一部重なることで合成されて１
つのレーザービームを形成している。

【０２１７】各レンズの焦点距離及び入射角は設計者が
適宜設定することが可能であるが、被処理物４２３に最
も近いシリンドリカルレンズ４１７、４１８の焦点距離
は、シリンドリカルレンズ４１９〜４２２の焦点距離よ
りも小さくする。例えば、被処理物４２３に最も近いシ
リンドリカルレンズ４１７、４１８の焦点距離を２０ｍ
ｍとし、シリンドリカルレンズ４１９〜４２２の焦点距
離を１５０ｍｍとする。そしてシリンドリカルレンズ４
１７、４１８から被処理物４２３へのレーザー光の入射
角は、本実施例では２５°とし、シリンドリカルレンズ
４１９〜４２２からシリンドリカルレンズ４１７、４１
８へのレーザー光の入射角を１０°とするように各レン
ズを設置する。なお、戻り光を防ぐために、また均一な
照射を行なうために、レーザー光の基板への入射角度を
０°より大きく、望ましくは５〜３０°に保つのが望ま
しい。

【０２１８】図２３では、４つのレーザービームを合成
する例について示しており、この場合４つのレーザー発
振装置にそれぞれ対応するシリンドリカルレンズを４つ
と、該４つのシリンドリカルレンズに対応する２つのシ
リンドリカルレンズとを有している。合成するレーザー
ビームの数はこれに限定されず、合成するレーザービー
ムの数は２以上８以下であれば良い。ｎ（ｎ＝２、４、
６、８）のレーザービームを合成する場合、ｎのレーザ
ー発振装置にそれぞれ対応するｎのシリンドリカルレン
ズと、該ｎのシリンドリカルレンズに対応するｎ／２の
シリンドリカルレンズとを有している。ｎ（ｎ＝３、
５、７）のレーザービームを合成する場合、ｎのレーザ
ー発振装置にそれぞれ対応するｎのシリンドリカルレン
ズと、該ｎのシリンドリカルレンズに対応する（ｎ＋
１）／２のシリンドリカルレンズとを有している。

【０２１９】そして、レーザービームを５つ以上重ね合
わせるとき、光学系を配置する場所及び干渉等を考慮す
ると、５つ目以降のレーザー光は基板の反対側から照射
するのが望ましく、その場合スリットを基板の反対側に
も設ける必要がある。また、基板は透過性を有している
ことが必要である。

【０２２０】なお、戻り光がもときた光路をたどって戻
るのを防ぐために、基板に対する入射角は、０°より大
きく９０°より小さくなるように保つようにするのが望
ましい。

【０２２１】また、均一なレーザー光の照射を実現する
ためには、照射面に垂直な平面であって、かつ合成前の
各ビームの形状をそれぞれ長方形と見立てたときの短辺
を含む面または長辺を含む面のいずれか一方を入射面と
定義すると、前記レーザー光の入射角度φは、入射面に
含まれる前記短辺または前記長辺の長さがＷ、前記照射
面に設置され、かつ、前記レーザー光に対して透光性を
有する基板の厚さがｄであるとき、φ≧arctan（W/2d）
を満たすのが望ましい。この議論は合成前の個々のレー
ザー光について成り立つ必要がある。なお、レーザー光
の軌跡が、前記入射面上にないときは、該軌跡を該入射
面に射影したものの入射角度をφとする。この入射角度
φでレーザー光が入射されれば、基板の表面での反射光
と、前記基板の裏面からの反射光とが干渉せず、一様な
レーザー光の照射を行うことができる。以上の議論は、
基板の屈折率を１として考えた。実際は、基板の屈折率
が１．５前後のものが多く、この数値を考慮に入れると
上記議論で算出した角度よりも大きな計算値が得られ
る。しかしながら、ビームスポットの長手方向の両端の
エネルギーは減衰があるため、この部分での干渉の影響
は少なく、上記の算出値で十分に干渉減衰の効果が得ら
れる。上記のφに対する不等式は、基板がレーザビーム
に対して透光性のあるもの以外には適用されない。

【０２２２】なお本発明に用いられるレーザー照射装置
が有する光学系は、本実施例で示した構成に限定されな
い。

【０２２３】また、複数のレーザービームを組み合わせ
なくとも矩形または線形のレーザービームを得られるガ
スレーザーとして代表的なのはエキシマレーザーがあ
り、固体レーザーとして代表的なのはスラブレーザーで
ある。本発明では、これらのレーザーを用いていても良
い。また光ファイバーを用いて、エネルギー密度が均一
な線状又は矩形状のレーザービームを形成することも可
能である。

【０２２４】本実施例は実施例１〜１０と組み合わせて
実施することが可能である。

【０２２５】（実施例１３）本発明を用いて作製される
ＴＦＴを搭載した半導体装置は、様々な電子機器への適
用が可能である。その一例は、携帯情報端末(電子手
帳、モバイルコンピュータ、携帯電話等)、ビデオカメ
ラ、デジタルカメラ、パーソナルコンピュータ、テレビ
受像器、携帯電話、投影型表示装置等が挙げられる。そ
れら電子機器の具体例を図２４に示す。

【０２２６】図２４（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明の
半導体装置を表示部２００３に用いることで、本発明の
表示装置が完成する。発光装置は自発光型であるためバ
ックライトが必要なく、液晶ディスプレイよりも薄い表
示部とすることができる。なお、表示装置は、パソコン
用、ＴＶ放送受信用、広告表示用などの全ての情報表示
用表示装置が含まれる。

【０２２７】図２４（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の半導体装置を表示部２１
０２に用いることで、本発明のデジタルスチルカメラが
完成する。

【０２２８】図２４（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
半導体装置を表示部２２０３に用いることで、本発明の
ノート型パーソナルコンピュータが完成する。

【０２２９】図２４（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の半導体装置を表示部２３０２に用いること
で、本発明のモバイルコンピュータが完成する。

【０２３０】図２４（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示する。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器な
ども含まれる。本発明の半導体装置を表示部Ａ、Ｂ２４
０３、２４０４に用いることで、本発明の画像再生装置
が完成する。

【０２３１】図２４（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の半導体装置を表示部２５０２に用いることで、本発明
のゴーグル型ディスプレイが完成する。

【０２３２】図２４（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９、接眼部２６１０等を含む。本発明の半導体
装置を表示部２６０２に用いることで、本発明のビデオ
カメラが完成する。

【０２３３】ここで図２４（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
なお、表示部２７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。
本発明の半導体装置を表示部２７０３に用いることで、
本発明の携帯電話が完成する。

【０２３４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例は実施例１〜１２に示したいずれの
構成とも組み合わせて実施することが可能である。

【０２３５】（実施例１４）本実施例では、凸部間に設
けられた半導体膜と、該半導体膜が有する不純物領域と
接続する配線との、接続の一実施例について説明する。

【０２３６】図２５（Ａ）に凸部９００を有する下地膜
上に、形成されたＴＦＴの上面図を示す。また図２５
（Ａ）のＡ−Ａ’における断面図を図２５（Ｂ）に示
す。凸部９００間に設けられた半導体膜９０１上にゲー
ト絶縁膜９０２が形成されており、該ゲート絶縁膜９０
２上にゲート電極９０３が形成されている。また、ゲー
ト電極９０３及び該ゲート絶縁膜９０２を覆って、層間
絶縁膜９０４が形成されている。

【０２３７】そして、ゲート絶縁膜９０２及び層間絶縁
膜９０４に形成されたコンタクトホールを介して、層間
絶縁膜９０４上に形成された配線９０５と半導体膜９０
１が有する不純物領域とが接している。

【０２３８】本実施例では、ゲート絶縁膜９０２及び層
間絶縁膜９０４にコンタクトホールを開口する際に、凸
部９００の一部を露出させる程度に広く開ける。本発明
では、凹部上の半導体膜のうち、ソース領域またはドレ
イン領域となる部分は、凸部と接しており、９０６の破
線で囲んだ領域に示すように、凸部９００の一部が多少
エッチングされても、平坦な下地膜上に形成した場合と
は異なり、半導体膜の下に位置する下地膜までエッチン
グされることがなく、配線が断線されにくい。凸部９０
０の一部を露出させる程度にコンタクトホールを広く開
けることができると、配線を形成する際のデザインルー
ルが緩くなり、さらに半導体膜９０１と配線９０５との
接続部における抵抗を下げることができる。

【０２３９】本実施例は、実施例１〜１３と自由に組み
合わせて実施することが可能である。

【０２４０】（実施例１５）本実施例では、可撓姓を有
する基板を用いた本発明の半導体表示装置について説明
する。可撓姓を有する基板を用いた半導体表示装置は、
厚みが薄く軽量であるということに加えて、曲面を有す
るディスプレイや、ショーウィンドウ等などにも用いる
ことができる。よって、その用途は携帯機器のみに限ら
れず、応用範囲は多岐にわたる。

【０２４１】基板が非平面の場合、課題となるのは、曲
率をどこまで高められるかということである。基板の曲
率を高めていくと、基板上に成膜された絶縁膜に生じる
応力によって、該絶縁膜上に形成される半導体素子が、
所望の特性を得られなくなるという事態が生じる。特に
絶縁膜の厚さが増してくるとその傾向が強い。

【０２４２】そこで本実施例では、絶縁膜で形成された
下地膜が有する凸部の長手方向と、基板の母線方向とを
同じ向きに保つようにする。図３１に、可撓姓を有する
基板を用いて形成された半導体表示装置を、湾曲させた
様子を示す。基板５００１には、画素部５００２、走査
線駆動回路５００３及び信号線駆動回路５００４が形成
されている。基板５００１には、後の工程における処理
温度に耐え得る素材を用いる。

【０２４３】凸部を有する下地膜５００５上に形成され
た島状の半導体膜を用いてＴＦＴが形成されている。そ
して、下地膜５００５の凸部の長手方向と、基板５００
１の母線の方向とが実線の矢印で示すように共に一致し
ている。このように下地膜の凸部の長手方向と、基板の
母線の方向とを一致させることで、下地膜に生じる応力
を分散させることができる。

【０２４４】本実施例は、実施例１〜１４と自由に組み
合わせて実施することが可能である。

【０２４５】

【発明の効果】本発明では、凹部上に位置する半導体膜
をＴＦＴの活性層として積極的に用いることで、ＴＦＴ
のチャネル形成領域に粒界が形成されるのを防ぐことが
でき、粒界によってＴＦＴの移動度が著しく低下した
り、オン電流が低減したり、オフ電流が増加したりする
のを防ぐことができ、ＴＦＴの特性のバラツキを抑える
ことができる。

【０２４６】また、回路の仕様を変更するときに、予め
用意されているＴＦＴまたは論理素子を接続する配線の
設計のみ変更すれば良いので、配線のパターニング用の
マスクと、配線のコンタクトホール用のマスクの少なく
とも２枚を変更すれば良い。よって、回路の設計変更に
伴うコストを抑えることができ、なおかつ様々な仕様の
回路を作製することができる。

【０２４７】さらに、本発明では半導体膜の、特にソー
ス領域とドレイン領域となる部分が、凸部と接するよう
にすることで、半導体膜の下に位置する下地膜がエッチ
ングされずに、凸部の一部がエッチングされるので、ソ
ース領域またはドレイン領域に接する配線の断切れを防
ぐことができる。

【図面の簡単な説明】

【図１】 本発明の半導体装置の作製工程を示す図。

【図２】 本発明の半導体装置の作製工程を示す図。

【図３】 本発明の半導体装置の作製工程を示す図。

【図４】 本発明の半導体装置の作製工程を示す図。

【図５】 本発明の作製方法を用いて形成されたイン
バーター及びトランスミッションゲートの上面図及び回
路図。

【図６】 本発明の半導体装置の作製工程を示す図。

【図７】 本発明の半導体装置の作製工程を示す図。

【図８】 レーザー光照射後の粒界の位置を示す図。

【図９】 本発明の作製方法を用いて形成された基本
セル及び該基本セルを用いたＤフリップフロップの回路
図。

【図１０】 本発明の作製方法を用いて形成された基本
セル及び該基本セルを用いたＤフリップフロップの上面
図。

【図１１】 図９の基本セルを用いて形成されたＮＡＮ
Ｄの回路図。

【図１２】 図１０の基本セルを用いて形成されたＮＡ
ＮＤの上面図。

【図１３】 図９の基本セルを用いて形成されたＮＯＲ
の回路図。

【図１４】 図１０の基本セルを用いて形成されたＮＯ
Ｒの上面図。

【図１５】 基板におけるマーカー形成領域の位置を示
す図。

【図１６】 本発明の半導体装置の１つである発光装置
の、コントローラーの構成を示すブロック図。

【図１７】 凸部を有する下地膜の作製方法を示す図。

【図１８】 凸部を有する下地膜の作製方法を示す図。

【図１９】 レーザー照射装置の図。

【図２０】 レーザー照射装置の図。

【図２１】 レーザービームのエネルギー密度の分布を
示す図。

【図２２】 レーザービームのエネルギー密度の分布を
示す図。

【図２３】 光学系の図。

【図２４】 本発明の半導体装置を用いた電子機器の
図。

【図２５】 下地膜上に形成された複数のＴＦＴの上面
図及び断面図。

【図２６】 凸部を有する下地膜上に形成された半導体
膜にレーザー光を照射して結晶化させた後の、上面から
見たＴＥＭの像。

【図２７】 図２６のＴＥＭの像の模式図。

【図２８】 凸部を有する下地膜上に形成された半導体
膜にレーザー光を照射して結晶化させ、セコエッチした
後の、断面から見たＴＥＭの像。

【図２９】 凹凸を有する下地膜上に形成されたシリコ
ンにレーザー光を照射したときの、温度分布の時間変化
を示す図。

【図３０】 凹凸を有する下地膜上に形成されたシリコ
ンにレーザー光を照射したときの、温度の時間変化を示
す図。

【図３１】 可撓性を有する基板を用いて形成された半
導体表示装置の図。

【図３２】 本発明の半導体装置の作製工程を示す図。

【図３３】 本発明の半導体装置の作製工程を示す図。

【図３４】 本発明の半導体装置の作製工程を示す図。

【図３５】 本発明の半導体装置の作製工程を示す図。

【図３６】 本発明の作製方法を用いて形成されたイン
バーター及びトランスミッションゲートの上面図及び回
路図。

【図３７】 本発明の半導体装置の作製工程を示す図。

【図３８】 レーザー光照射後の粒界の位置を示す図。

【図３９】 本発明の作製方法を用いて形成された基本
セル及び該基本セルを用いたＤフリップフロップの上面
図。

【図４０】 図８の基本セルを用いて形成されたＮＡＮ
Ｄの上面図。

【図４１】 図８の基本セルを用いて形成されたＮＯＲ
の上面図。

【図４２】 凸部を有する下地膜上に形成された半導体
膜にレーザー光を照射して結晶化させた後のＴＥＭの断
面像と、その模式図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮入 秀和 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 5F052 AA02 AA11 AA17 BA02 BA07 BA14 BA18 BB01 BB02 BB05 BB07 DA01 DA02 DA03 DB02 DB03 DB07 EA11 FA06 FA13 FA17 JA01 JA04 5F110 AA01 AA05 AA17 BB04 BB05 BB06 BB07 DD01 DD02 DD03 DD05 DD12 DD13 DD14 DD15 DD17 DD21 GG01 GG13 GG43 GG45 GG47 HM14 HM15 NN71 PP03 PP05 PP06 PP34 QQ19

Claims (16)

【特許請求の範囲】
1. 【請求項１】下地膜上に並列している複数の島状の半導
   体膜を用いて形成された複数の薄膜トランジスタのう
   ち、幾つかを前記複数の薄膜トランジスタが形成されて
   いる層とは異なる層上に形成された配線で電気的に接続
   することで、論理素子を形成する半導体装置の作製方法
   であって、 前記下地膜は、矩形またはストライプ形状の複数の凸部
   を有しており、 前記複数の島状の半導体膜は前記複数の凸部間に形成さ
   れており、なおかつレーザー光によって結晶化されてい
   ることを特徴とする半導体装置の作製方法。
2. 【請求項２】下地膜上に並列している複数の島状の半導
   体膜を用いて形成された複数の薄膜トランジスタのう
   ち、幾つかを前記複数の薄膜トランジスタが形成されて
   いる層とは異なる層上に形成された配線で電気的に接続
   することで、論理素子を形成する半導体装置の作製方法
   であって、 前記下地膜は、矩形またはストライプ形状の複数の凸部
   を有しており、 前記複数の島状の半導体膜は前記複数の凸部間に並列し
   て形成されており、 前記島状の半導体膜は、前記複数の凸部を覆うように前
   記下地膜上に形成された半導体膜を、レーザー光によっ
   て結晶化させ、前記複数の凸部の一部が露出するまでそ
   の表面をエッチングした後、パターニングすることで得
   られていることを特徴とする半導体装置の作製方法。
3. 【請求項３】複数の矩形またはストライプ状の凸部を有
   する絶縁膜上に、前記複数の凸部を覆うように半導体膜
   を成膜し、 レーザー光を前記半導体膜に照射することで、前記半導
   体膜の結晶性を高め、前記結晶性が高められた半導体膜
   の上面全体を、前記複数の凸部の一部が露出されるよう
   にエッチングし、 エッチングされた半導体膜をパターニングすることで、
   互いに分離した複数の島状の半導体膜を形成し、 前記複数の各島状の半導体膜を用いて複数の薄膜トラン
   ジスタを形成し、 前記複数の薄膜トランジスタを覆って層間絶縁膜を形成
   し、 前記層間絶縁膜にコンタクトホールを形成し、前記複数
   の薄膜トランジスタの幾つかを互いに電気的に接続する
   配線を形成することを特徴とする半導体装置の作製方
   法。
4. 【請求項４】複数の矩形またはストライプ状の凸部を有
   する絶縁膜上に、前記複数の凸部を覆うように半導体膜
   を成膜し、 レーザー光を前記半導体膜に照射することで、前記半導
   体膜の結晶性を高め、前記結晶性が高められた半導体膜
   の上面全体を、前記複数の凸部の一部が露出されるよう
   にエッチングし、 エッチングされた半導体膜をパターニングすることで、
   互いに分離した複数の島状の半導体膜を形成し、 前記複数の各凸部を全部または一部除去し、 前記複数の各島状の半導体膜を用いて複数の薄膜トラン
   ジスタを形成し、 前記複数の薄膜トランジスタを覆って層間絶縁膜を形成
   し、 前記層間絶縁膜にコンタクトホールを形成し、前記複数
   の薄膜トランジスタの幾つかを互いに電気的に接続する
   配線を形成することを特徴とする半導体装置の作製方
   法。
5. 【請求項５】請求項１乃至請求項４のいずれか１項にお
   いて、 前記複数の凸部の高さが０．０１μｍ乃至３μmである
   ことを特徴とする半導体装置の作製方法。
6. 【請求項６】請求項１乃至請求項５のいずれか１項にお
   いて、 前記複数の凸部間の幅が０．０１μｍ乃至２μmである
   ことを特徴とする半導体装置の作製方法。
7. 【請求項７】請求項１乃至請求項６のいずれか１項にお
   いて、前記レーザー光は、ＹＡＧレーザー、ＹＶＯ₄レ
   ーザー、ＹＬＦレーザー、ＹＡｌＯ₃レーザー、ガラス
   レーザー、ルビーレーザー、アレキサンドライドレーザ
   ー、Ｔｉ：サファイアレーザー、Ｙ₂Ｏ₃レーザーまたは
   Ｎｄ:ＹＶＯ₄レーザーから選ばれた一種または複数種を
   用いて出力されていることを特徴とする半導体装置の作
   製方法。
8. 【請求項８】請求項１乃至請求項７のいずれか１項にお
   いて、前記レーザー光は、スラブレーザーを用いて出力
   されていることを特徴とする半導体装置の作製方法。
9. 【請求項９】請求項１乃至請求項８のいずれか１項にお
   いて、前記レーザー光は連続発振であることを特徴とす
   る半導体装置の作製方法。
10. 【請求項１０】請求項１乃至請求項９のいずれか１項に
    おいて、前記レーザー光は第２高調波であることを特徴
    とする半導体装置の作製方法。
11. 【請求項１１】請求項１乃至請求項１０のいずれか１項
    において、 前記前記複数の島状の半導体膜は前記凸部と接している
    ことを特徴とする半導体装置の作製方法。
12. 【請求項１２】下地膜上に形成された複数の薄膜トラン
    ジスタを有する半導体装置であって、 前記複数の薄膜トランジスタのうちの幾つかが、前記複
    数の薄膜トランジスタが形成されている層とは異なる層
    上に形成された配線によって、電気的に接続されること
    で、論理素子が形成されており、 前記下地膜は、矩形またはストライプ形状の複数の凸部
    を有しており、 前記複数の各薄膜トランジスタが有する島状の半導体膜
    は前記複数の凸部間に形成されており、なおかつレーザ
    ー光によって結晶化されていることを特徴とする半導体
    装置。
13. 【請求項１３】下地膜上に形成された複数の薄膜トラン
    ジスタを有する半導体装置であって、 前記複数の薄膜トランジスタのうちの幾つかが、前記複
    数の薄膜トランジスタが形成されている層とは異なる層
    上に形成された配線によって、電気的に接続されること
    で、論理素子が形成されており、 前記下地膜は、矩形またはストライプ形状の複数の凸部
    を有しており、 前記複数の各薄膜トランジスタが有する島状の半導体膜
    は前記複数の凸部間に形成されており、 前記島状の半導体膜は、前記複数の凸部を覆うように前
    記下地膜上に形成された半導体膜をレーザー光によって
    結晶化させ、前記複数の凸部の一部が露出するまでその
    表面をエッチングした後、パターニングすることで得ら
    れていることを特徴とする半導体装置。
14. 【請求項１４】請求項１２または請求項１３において、 前記前記複数の島状の半導体膜は前記凸部と接している
    ことを特徴とする半導体装置。
15. 【請求項１５】請求項１２乃至請求項１４のいずれか１
    項において、 前記複数の凸部の高さが０．０１μｍ乃至３μmである
    ことを特徴とする半導体装置。
16. 【請求項１６】請求項１２乃至請求項１５のいずれか１
    項において、 前記複数の凸部間の幅が０．０１μｍ乃至２μmである
    ことを特徴とする半導体装置。