JP2008166738A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2008166738A
JP2008166738A JP2007306733A JP2007306733A JP2008166738A JP 2008166738 A JP2008166738 A JP 2008166738A JP 2007306733 A JP2007306733 A JP 2007306733A JP 2007306733 A JP2007306733 A JP 2007306733A JP 2008166738 A JP2008166738 A JP 2008166738A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
semiconductor
laser beam
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007306733A
Other languages
English (en)
Other versions
JP2008166738A5 (ja
JP5264017B2 (ja
Inventor
Koichiro Tanaka
幸一郎 田中
Takashi Komata
貴嗣 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007306733A priority Critical patent/JP5264017B2/ja
Publication of JP2008166738A publication Critical patent/JP2008166738A/ja
Publication of JP2008166738A5 publication Critical patent/JP2008166738A5/ja
Application granted granted Critical
Publication of JP5264017B2 publication Critical patent/JP5264017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】レーザビームで完全溶融させて、厚さが５０ｎｍ以下の大粒径結晶でなる半導体膜を形成する。
【解決手段】半導体膜の表面に断面が三角形の凸部を形成する。凸部の形状は錐体または三角柱である。半導体膜の凸部に入射したレーザビームは大きく屈折され、凸部と空気との界面で全反射されながら、基板に向かって進む。また、凸部からレーザビームを半導体膜に入射させているため、絶縁膜と半導体の界面に入射したレーザビームが全反射する確率が高くなる。このように、凸部からレーザビームを半導体膜に入射させることで、レーザビームが半導体膜中を伝搬している時間が長くなり、半導体膜の吸収率を増加させることができる。
【選択図】図４

Description

本発明は、結晶構造を有する半導体膜で半導体装置を作製する方法に関する。特に、レーザビームを半導体膜に照射することにより、結晶構造を有する半導体膜を形成する結晶化技術に関する。
近年、ガラス基板上に形成された非晶質半導体膜にレーザビームを照射し、結晶構造を有する半導体膜（以下、結晶性半導体膜）を形成するレーザ結晶化技術が広く研究されている。結晶性半導体膜を用いるのは、非晶質半導体膜と比較して高い移動度を有するためである。ガラス基板上の結晶性半導体膜は、例えば、１枚のガラス基板上に、画素部用、または、画素部用と駆動回路用の薄膜トランジスタを形成したアクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置などに利用されている。
結晶化方法には、ファーネスアニール炉を用いた熱アニール法や、瞬間熱アニール法（ＲＴＡ法）、レーザアニール法（レーザ照射による結晶化法）等が挙げられるが、熱アニール法などのように固相成長法を用いる場合、６００℃以上の高温処理を行うため、その高熱に耐えうる高価な石英基板が必要になり、製造コストを上昇させる。一方、結晶化にレーザビームを用いた場合では、基板の温度をあまり上昇させることなく半導体膜のみに熱を吸収させて、結晶化することができるので、基板にガラスやプラスチックなどの融点が低い材料を使用できる。
レーザアニール法の一つに、パルスレーザであるエキシマレーザによる結晶化方法がある。エキシマレーザの波長は紫外域に属しており、珪素に対する吸収率が高い。そのため、エキシマレーザを用いると、レーザビームのほとんどを珪素で吸収させることができる。例えば、エキシマレーザアニールでは、エキシマレーザから射出される約１０ｍｍ×３０ｍｍの矩形状のビームスポットを、幅が数百μｍで長さが３００ｍｍ以上の線状のビームスポットに光学系によって加工する。線状に加工されたビームスポットを基板上の珪素膜に対して相対的に走査させながら照射することにより、結晶化させる。本明細書では、アスペクト比が高い（１０以上の）矩形状、または楕円状のことを線状と呼ぶ。
別のレーザアニール法に、連続発振レーザ（以下、「ＣＷレーザ」と記す。ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザや繰り返し周波数が１０ＭＨｚ以上と高いパルスレーザによる結晶化方法がある。これらのレーザを用いたレーザアニールでも、レーザから射出されたビームを線状のビームスポットにし、この線状ビームスポットを走査しながら珪素膜に照射して、珪素膜を結晶化させる。ＣＷレーザや繰り返し周波数が高いパルスレーザを用いることにより、珪素膜を完全溶融させて結晶化できるため、エキシマレーザアニールと比較して、粒径が非常に大きな結晶（以下、大粒径結晶と称する）領域を有する結晶性珪素膜を形成することができる（例えば、特許文献１を参照。）。これはエキシマレーザアニールが、珪素膜とその下地界面で生じた偶発的な核発生により結晶化するのに対して、ＣＷレーザなどのレーザアニールでは、線状のビームスポットの走査により固液界面を走査することができるため、結晶をラテラル成長させることができるからである。
この大粒径結晶を薄膜トランジスタのチャネル形成領域に使用すると、チャネル方向には結晶粒界が殆ど含まれないため、電子や正孔などのキャリアに対するエネルギー壁が低くなる。その結果、電界効果移動度が１００ｃｍ２／Ｖｓ以上の薄膜トランジスタを作製することが可能となる。
特開２００５−１９１５４６号公報
薄膜トランジスタも、シリコンウエハに形成されたＭＯＳトランジスタ同様、微細化の要求がある。そのためには、薄膜トランジスタのチャネル形成領域となる珪素膜を５０ｎｍ以下に薄くする必要がある。しかしながら、レーザアニール法により、５０ｎｍ以下の厚さの珪素膜に大粒径結晶を形成するのは非常に困難である。
レーザビームを照射することで形成された結晶性珪素膜の結晶構造は、レーザビームのエネルギーに依存する。レーザビームのエネルギーが増加すると、結晶構造は、微結晶、小粒径結晶、大粒径結晶と変化する。大粒径結晶を形成するには、非晶質珪素膜を完全に溶融するエネルギーが必要であることが分かっている。もちろん、レーザビームのエネルギーが大きすぎると、珪素膜が割れたり（スプリットしたり）、アブレーションしてしまう。
図２４に、波長５３２ｎｍの光に対する非晶質珪素膜の反射率、透過率および吸収率の膜厚依存性を示す。図２４のグラフの横軸は非晶質珪素膜の厚さであり、縦軸は反射率、透過率および吸収率の割合を示す。図２４から明らかなように、非晶質珪素膜の厚さが５０ｎｍ以下になると、膜厚の減少に伴って、吸収率が低下し、非晶質珪素膜で反射される、または透過される光量のほうが多くなる。厚さが２０ｎｍのときの吸収率は厚さが５０ｎｍのときの１／３程度であり、透過率は２倍以上である。
従って、５０ｎｍの厚さの非晶質珪素膜を結晶化するときと同様に、２０ｎｍの厚さの非晶質珪素膜から大粒径結晶を形成しようすると、レーザビームのエネルギーを非常に高くする必要がある。そのため、高出力でレーザを発振させることとなり、レーザの媒質の寿命が短くなる。また、高いエネルギーを非晶質珪素膜に与えることになるため、レーザビームのエネルギーを最適化することが非常に難しくなり、アブレーションが発生しやすくなる。
本発明は、上記の問題点に鑑み、レーザビームを照射して、厚さが５０ｎｍ以下と極薄い半導体膜に大粒径結晶を形成する半導体装置の作製方法を提供するものである。
半導体の代表例である珪素は、その屈折率が約４と非常に大きい。本発明は、このように屈折率の大きい半導体膜に、レーザビームのエネルギーを効率良く熱エネルギーとして吸収させるためのものである。
本発明の１つは、半導体膜中でのレーザビームの光路を長くするというものである。そのために、半導体膜の表面に断面が三角形状の複数の凸部を形成する。または、半導体膜が形成される絶縁膜の表面に断面が三角形状の複数の凸部を形成する。本発明では、三角形に、角が多少欠けた三角形や、角が丸みを帯びている三角形も含む。なお、凸部の断面とは、特段の断りがない場合は、半導体膜が形成される基板表面に垂直な面を切断面としたときの断面をいう。
断面の形状を三角形するには、凸部を錐体状とする、または三角柱とすればよい。本発明では、錐体に、角が多少欠けた錐体や、角が丸みを帯びている錐体も含む。三角柱の場合は、三角柱の底面が凸部の断面になるように、三角柱の側面の１つが基板の表面と平行になるように凸部を形成する。
半導体膜の屈折率は、半導体膜が接している媒質（例えば、空気や絶縁表面など）の屈折率よりも大きいので、表面に凸部を有する半導体膜に入射したレーザビームは、空気と凸部の界面で反射されながら、半導体膜中をジグザグに進む。すなわち、半導体膜中でのレーザビームの光路が半導体膜の厚さよりも長くなる。これは、半導体膜を厚くしたことと同じこととなり、半導体膜のレーザビームの吸収率を高めることができる。
凸部に入射したレーザビームが凸部と空気との界面で全反射を繰り返すようにするため、半導体膜表面に形成される凸部の断面の三角形は、凸部の先端に対応する頂角が８０°以下であることが好ましい。
また、凸部を有する絶縁膜表面上に半導体膜を形成した場合も同様である。半導体膜を透過したレーザビームを半導体膜と絶縁膜の凸部との界面で全反射させることで、半導体膜内部に戻す。半導体膜中では、レーザビームは、空気と半導体膜の界面、絶縁膜と半導体膜との界面で全反射されながらジグザグに半導体膜中を進む。従って、半導体膜中でのレーザビームの光路が長くなるため、半導体膜のレーザビームの吸収率を高めることができる。
レーザビームを凸部と半導体膜との界面で全反射させるため、絶縁膜表面に形成される凸部の断面の三角形は、凸部の先端に対応する頂角が１４０°以下であることが好ましい。
また、本発明は、半導体膜よりも効率良く、レーザビームを熱として吸収する光吸収膜を半導体膜上に形成し、光吸収膜で吸収した熱を半導体膜に供給することを特徴とする。そのため、光吸収膜は熱伝導率が高く、かつレーザビームに対する透過率が低い膜が選ばれる。光吸収膜の材料には、金属、合金、および金属化合物を用いることができる。金属、合金および金属化合物を構成する金属元素として、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）などの金属元素が選択される。
光吸収膜でレーザビームを効率良く吸収させるため、光吸収膜の厚さは６００ｎｍ以下１００ｎｍ以上とする。好ましくは、レーザビームの波長と同程度かそれ以下でレーザビームの波長の１／３以上とする。また、光吸収膜の凸部の断面の三角形の底辺の長さは６００ｎｍ以下１００ｎｍ以上とする。好ましくは、レーザビームの波長と同程度か、それ以下とし、レーザビームの波長の１／３以上とする。
また、本発明は、半導体膜表面に反射防止膜を形成し、半導体膜の表面で反射されるレーザビームを少なくすることで、半導体膜でのレーザビームの吸収率を高めることを特徴とする。反射防止膜は、表面に断面が三角形状の凸部を複数有する透光性の膜でなる。よって、反射防止膜には、レーザビームに対する透過率が高く、レーザビームの照射で溶融しない材料でなる膜が選ばれる。例えば、酸化珪素、窒化珪素、酸化窒化珪素を用いることができる。
反射防止膜でレーザビームの反射を防止する効果を顕在化させるため、反射防止膜の厚さは６００ｎｍ以下１００ｎｍ以上とする。好ましくは、レーザビームの波長と同程度かそれ以下とし、レーザビームの波長の１／３以上とする。また、反射防止膜の凸部の断面の三角形の底辺の長さは６００ｎｍ以下１００ｎｍ以上とする。好ましくは、レーザビームの波長と同程度かそれ以下、レーザビームの波長の１／３以上とする。
本発明において、半導体膜などの膜の表面に微細な凸部を形成するには、ｎｍレベルの立体構造物を転写技術で形成できるナノインプリント技術を用いればよい。ナノインプリント技術により、レジストマスクを形成し、このレジストマスクを用いて膜をエッチングし、膜表面に凸部を形成する。
なお、半導体膜が完全溶融している状態とは、半導体膜が上面から絶縁表面との界面まで溶融している状態、液体になっている状態をいう。上述したように、大粒径結晶を形成するには、レーザビームの照射により半導体膜を完全に溶融させ、固液界面を移動させる必要がある。そのため、レーザには、連続発振レーザまたは疑似連続発振レーザを用いるとよい。パルス発振レーザでも発振周波数が１０ＭＨｚ以上であれば、連続発振レーザと同様の処理ができる。
レーザビームの波長は、レーザビームの表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）と結晶化する半導体膜の膜厚を考慮して決定する。半導体膜を完全溶融させ、大粒径結晶を得るためには、レーザビームの波長が４００ｎｍ〜５６５ｎｍの範囲で、連続発振レーザまたは疑似連続発振レーザを用いるのが好ましい。例えば、この波長域のレーザビームには、ＹＶＯ４レーザの第２高調波（５３２ｎｍ）、ＹＡＧレーザの第２高調波（５３２ｎｍ）、ＹＬＦレーザの第２高調波（５２７ｎｍ）がある。なお、例示したＹＶＯ４レーザなどは連続発振レーザにも、パルス発振レーザにも、疑似連続発振レーザにもなる。
レーザビームを照射する前の半導体膜の結晶構造は、非単結晶であればよい。例えば、非晶質、微結晶、多結晶構造である。半導体膜は、代表的には、珪素を主成分とする半導体膜、またはゲルマニウムを主成分とする膜であり、例えば、珪素膜、珪素とゲルマニウムの化合物膜である。半導体膜はＣＶＤ法やスパッタ法で形成される。また、半導体膜は、Ｐ（リン）、Ａｓ（ヒ素）のようなｎ型の不純物、Ｂ（ボロン）のようなｐ型の不純物を含んでいてもよい。
半導体膜が形成される基板は、例えば、ガラス基板、石英基板、サファイヤ基板、およびプラスチック基板などの絶縁材料でなる基板、ステンレス基板などの導電性基板、ならびに半導体基板などである。ステンレス基板などの導電性基板、および半導体基板を用いる場合は、その上面を覆う絶縁膜を形成し、半導体膜が絶縁表面上に形成されるようにするのが好ましい。また、ガラス基板やプラスチック基板など、半導体膜を汚染するような物質を含む基板を用いる場合も、絶縁膜で上面を覆い、半導体膜が汚染されないようにするのが好ましい。また、絶縁膜を厚く形成することで、基板に熱を伝わりにくくする効果がある。基板の上面に形成される絶縁膜には、酸化珪素、窒化珪素、酸化窒化珪素などの単層膜または積層膜を用いることができる。これらの絶縁膜は、ＣＶＤ法およびスパッタ法で形成することができる。
本発明により、レーザビームのエネルギーを効率良く半導体膜に吸収させることができるため、５０ｎｍ以下の薄い半導体膜を完全溶融させて結晶化させることが可能になる。よって、大粒径結晶でなる５０ｎｍ以下の薄い結晶性半導体膜を形成することが可能になる。また、完全溶融に必要なレーザビームのエネルギーを抑えることができるため、レーザへの負担が少なく、レーザビームのエネルギーの最適化が容易になる。
本発明の結晶化方法で得られた大粒径結晶でチャネル形成領域を形成することで、高電界効果移動度の薄膜トランジスタを作製することができる。また、チャネル形成領域を５０ｎｍ以下と薄くすることができるため、薄膜トランジスタを低消費電力化することができる。このような薄膜トランジスタで集積回路を構成することで、低消費電力で、高性能、多機能の半導体装置を製造することができる。
以下に、図面を用いて、本発明の半導体膜の結晶化方法を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、断面が三角形の凸部を半導体膜の表面に形成して、半導体膜を結晶化する方法を説明する。図１乃至図５を用いて、半導体膜の結晶化方法を説明する。
図１（Ａ）に示すように、基板１０上に、下地となる絶縁膜１１を形成する。絶縁膜１１として、プラズマＣＶＤ法、スパッタ法により、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜の単層膜または多層膜を形成する。絶縁膜１１の厚さは５０ｎｍ〜２００ｎｍとする。絶縁膜１１上に半導体膜１２を形成する。例えば、珪素膜を形成する場合は、水素で希釈したシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を原料ガスに用いて、プラズマＣＶＤ法、減圧ＣＶＤ法または熱ＣＶＤ法などで形成する。珪素膜にゲルマニウムを添加するには、原料ガスにＧｅＨ４を添加すればよい。また、スパッタ法で珪素膜を形成する場合は、珪素（Ｓｉ）のターゲットを用いればよく、ゲルマニウムを添加するには、ターゲットにＧｅを添加すればよい。
次に、半導体膜１２の表面に断面が三角形の凸部１２ａを形成する。例えば、ナノインプリント法により、フォトレジストでマスクを形成し、このマスクを用いて半導体膜１２をドライエッチングする。なお、半導体膜１２の表面の凸部１２ａは、図２に示すような三角柱状または、図３に示すような錐体であればよい。凸部１２ａの断面が三角形であればよいので、錐体は角錐、円錐いずれでもよい。図３では正六角錐の例を示している。
半導体膜１２の表面に、基板と平行な平面が無いように、または少なくなるように、凸部１２ａを形成することが好ましい。これは、凸部１２ａからレーザビームＬＢを半導体膜１２の内部に入射させることが、半導体膜１２の吸収率の向上に寄与するからである。図２および図３は、半導体膜１２の表面に基板と平行な平面が無いように、凸部１２ａを形成した例である。凸部１２ａを錐体とする場合は、平面を錐体で充填できるような三角錐、四角錐、および六角錐などが好ましい。
半導体膜１２の表面に凸部１２ａを形成した後、図１（Ｂ）に示すように、半導体膜１２の上方からレーザビームＬＢを照射する。発振器から射出されたレーザビームＬＢは点状であるため、シリンドリカルレンズなどを含む光学系により、被照面で線状になるように整形される。線状のレーザビームＬＢをその短尺方向に平行な方向に走査しながら照射する。原料ガスにシランなどを用いた場合など、成膜方法によって、半導体膜１２が水素を含むことがある。レーザビームＬＢを照射したとき、半導体膜１２から水素が噴出しないようにするため、４００℃〜５５０℃で１時間程度かそれ以上加熱し、半導体膜１２の水素出しを行う。
図４を用いて、半導体膜１２の凸部１２ａの作用を説明する。珪素の屈折率は約４と極めて大きい。そのため、半導体膜１２の凸部１２ａに入射したレーザビームＬＢは大きく屈折され、凸部１２ａと空気との界面で全反射されながら、基板１０に向かって進む。つまり、レーザビームＬＢが半導体膜１２の凸部１２ａ内をジグザグに進むため、その光路が半導体膜１２の膜厚よりも長くなる。半導体膜１２中の光路長が長くなることは、半導体膜１２を厚くしたことと同様であるため、半導体膜１２の吸収率が増加する。
また、凸部１２ａからレーザビームＬＢを半導体膜１２内に入射させているため、絶縁膜１１と半導体膜１２の界面に入射したレーザビームＬＢが全反射する確率が高くなり、また全反射されたレーザビームＬＢは半導体膜１２と空気との界面でも全反射される。従って、レーザビームＬＢが半導体膜１２中を伝搬している時間が長くなり、熱として半導体膜に吸収される光量が増加する。
凸部１２ａの効果は、凸部１２ａでレーザビーム全反射させること、絶縁膜１１と半導体膜１２の界面および空気と半導体膜１２の界面でレーザビームを全反射させて、半導体膜１２内にレーザビームを閉じこめること、以上の２点にある。これらの効果により、半導体膜１２の吸収率を向上させることができる。
屈折率が、それぞれ、空気は約１、半導体膜１２は３〜５程度、絶縁膜１１は１．４〜１．６程度であるため、凸部１２ａを形成する効果を顕在化するには、凸部１２ａの断面の三角形の頂角α１を８０°以下とする。また、凸部１２ａの高さｄ１（半導体膜１２の厚さが変化している部分の厚さｄ１）のほうが、半導体膜１２の厚さが変化しない部分の厚さｄ２よりも厚く、好ましくは２倍以上とする。また、厚さｄ２を殆ど０にして、半導体膜１２は凸部１２ａのみになるように形成してもよい。
凸部１２ａの効果により、半導体膜１２でのレーザビームＬＢの吸収率を向上させることができるため、レーザビームＬＢの照射により半導体膜１２を完全溶融させて、厚さが５０ｎｍ以下の大粒径結晶でなる結晶性半導体膜１３を形成することができる。半導体膜１２を完全溶融させることで、図１（Ｃ）に示すように、溶融後の結晶性半導体膜１３の表面は平坦化される。なお、光は高速なため、凸部１２ａでレーザビームＬＢが全反射されている間は、凸部１２ａが溶融することなくその形状を維持することができるので、凸部１２ａの機能を発揮させることができる。
結晶化する前の半導体膜１２の厚さは、結晶化後の結晶性半導体膜１３の厚さＤを考慮して決定することができる。図２のように凸部１２ａを三角柱状にした場合は、Ｄ＝ｄ１／２＋ｄ２の式を考慮し、図３のように凸部１２ａを錐体にした場合は、Ｄ＝ｄ１／３＋ｄ２の式を考慮し、さらに、結晶化前の半導体膜１２と結晶化後の結晶性半導体膜１４の密度を考慮すればよい。上記の２つの式から分かるように、凸部１２ａを設けることで、結晶化前の半導体膜１２全体を厚くする効果も生ずる。特に、ｄ２を小さくするほど、半導体膜１２全体の厚さを大きくすることができる。
図１（Ｄ）に示すように、結晶性半導体膜１４を、フォトリソグラフィおよびエッチングにより島状に加工し、島状の結晶性半導体膜１４を形成する。この結晶性半導体膜１４を用いて、トランジスタ、ダイオード、コンデンサ、不揮発性メモリ素子などの半導体素子を形成する。これらの半導体素子を組み合わせて集積回路など、各種の半導体装置を形成する。
例えば、図５に示すように、島状の結晶性半導体膜１４を用いて薄膜トランジスタを形成する。結晶性半導体膜１４にゲート絶縁膜１７が形成され、ゲート絶縁膜１７上にゲート電極１８が形成される。ｎ型またはｐ型の不純物を島状結晶性半導体膜１４に添加し、高濃度不純物領域１４ｂを形成する。その結果、島状結晶性半導体膜１４にチャネル形成領域１４ａが確定される。ゲート電極１８上に層間絶縁膜１９を形成する。層間絶縁膜１９およびゲート絶縁膜１７に、島状結晶性半導体膜１４に達するコンタクトホールを形成する。層間絶縁膜１９上に電極２０を形成し、電極２０を高濃度不純物領域１４ｂに接続する。以上の工程により、薄膜トランジスタが製造される。
大粒径結晶でチャネル形成領域１４ａを形成することで、電界効果移動度が高い薄膜トランジスタを作製することができる。また、チャネル形成領域１４ａを５０ｎｍ以下と薄くすることができるため、サブスレッショルド値（Ｓ値）が改善され、しきい値電圧の絶対値を小さくすることができるため、駆動電圧を抑えることができる。このような薄膜トランジスタを用いることで、低消費電力で、高性能、多機能の半導体装置を製造することができる。
（実施の形態２）
本実施の形態では、表面に断面が三角形の凸部を有する絶縁膜上に半導体膜を形成して、半導体膜を結晶化する方法を説明する。図６乃至図７を用いて、半導体膜の結晶化方法を説明する。
図６（Ａ）に示すように、基板１０上に、下地となる絶縁膜４１を形成する。絶縁膜４１として、プラズマＣＶＤ法、スパッタ法により、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜の単層膜または多層膜を形成する。絶縁膜４１の厚さは１０ｎｍ〜２００ｎｍとする。
次に、図６（Ｂ）に示すように、絶縁膜４１の表面に断面が三角形の凸部４１ａを形成する。例えば、ナノインプリント法により、フォトレジストでマスクを形成し、このマスクを用いて絶縁膜４１をドライエッチングする。なお、絶縁膜４１の表面の凸部４１ａの形状は、図１（Ａ）の半導体膜１２の凸部１２ａと同じように、三角柱状または錐体とする（図２および図３参照）。また、配置も凸部１２ａと同様であり、絶縁膜４１の表面に基板１０の表面と平行な面が無いように、または少なくなるように、凸部４１ａを形成する。
図６（Ａ）に示すように、絶縁膜４１に接して、半導体膜４２を形成する。半導体膜４２は、プラズマＣＶＤ法、減圧ＣＶＤ法、熱ＣＶＤ法またはスパッタ法で、珪素膜、ゲルマニウム膜、ゲルマニウムを含む珪素膜を形成する。図６の例では、半導体膜４２の下地が平坦でないため、半導体膜４２を成膜した後、ＣＭＰ法などの研磨法を用いて、半導体膜４２の表面を平坦化するのが好ましい。平坦化された後の半導体膜４２において、凸部４１ａを含まない部分の厚さｄ３が５０ｎｍ以下１０ｎｍ以上となるようにする。また、凸部４１ａの厚さｄ４は、５０ｎｍ以下１０ｎｍ以上が好ましい。
図６（Ｂ）に示すように、半導体膜４２の上方から線状レーザビームＬＢを照射する。必要に応じて、レーザビームＬＢを照射する前に、４００℃〜５５０℃で、１時間程度かそれ以上の加熱処理により、半導体膜４２の水素出しを行う。
図７を用いて、絶縁膜４１の凸部４１ａの作用を説明する。シリコンの屈折率は約４であり、ゲルマニウムの屈折率は約３と極めて大きいため、半導体膜４２に入射したビームは、基板１０の表面にほぼ垂直な方向から、絶縁膜４１に向かって進む。絶縁膜４１の凸部４１ａとの界面に達したレーザビームＬＢは、この界面で全反射される。凸部４１ａと半導体膜４２との界面で全反射されることで、半導体膜４２の上面へ進むように光路が偏向される。レーザビームＬＢは、空気と半導体膜１２の上面との界面でも全反射され、再び、絶縁膜４１の方向に偏向される。
図７に示すように、全反射しながらレーザビームＬＢは半導体膜４２内をジグザグに進むため、レーザビームＬＢが半導体膜４２中を伝搬する時間が長くなるので、半導体膜４２の吸収率を向上させることができる。すなわち、本実施の形態では、従来、半導体膜４２を透過していたレーザビームＬＢを凸部４１ａで全反射させることで半導体膜４２中に閉じこめることで、熱として半導体膜４２に吸収させている。
屈折率が、半導体膜４２は３〜５程度、絶縁膜４１は１．４〜１．６程度であるため、凸部４１ａと半導体膜４２との界面で全反射をさせる効果を顕在化させるため、凸部４１ａの断面の三角形の頂角α２は１４０°以下が好ましい。
凸部４１ａの効果により、レーザビームＬＢを半導体膜４２に吸収させて、半導体膜４２を完全溶融させることができるため、レーザビームＬＢの照射により大粒径結晶でなる結晶性半導体膜４３を形成することができる（図６（Ｃ）参照。）。
図６（Ｄ）に示すように、結晶性半導体膜４３を、フォトリソグラフィおよびエッチングにより島状に加工し、島状の結晶性半導体膜４４を形成する。この結晶性半導体膜４４を用いて、例えば、図５に示すような薄膜トランジスタを形成することができる。また、トランジスタの他、ダイオード、コンデンサ、不揮発性メモリ素子などの半導体素子を形成することができる。これらの半導体素子を組み合わせて集積回路など、各種の半導体装置が形成される。
（実施の形態３）
本実施の形態では、断面が三角形の凸部を有する光吸収膜を半導体膜の表面に形成して、半導体膜を結晶化する方法を説明する。図８および図９を用いて、半導体膜の結晶化方法を説明する。
図８（Ａ）に示すように、基板５０上に、実施の形態１と同様に、下地となる絶縁膜５１を形成し、絶縁膜５１上に半導体膜５２を形成する。なお、本実施の形態では、半導体膜５２の表面に凸部を形成しない。半導体膜５２の厚さは１０ｎｍ以上５０ｎｍ以下とする。
次に、半導体膜５２上に、光吸収膜５４を形成する。光吸収膜５４は、レーザビームを熱として吸収し、かつ吸収した熱を半導体膜に伝えるための膜である。そのため、光吸収膜５４は熱伝導率が高く、かつレーザビームに対する透過率が低い膜が選ばれる。光吸収膜５４の材料には、金属、合金、および金属化合物を用いることができる。金属、合金および金属化合物を構成する金属元素として、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）などの金属元素が選択される。
このような材料でなる膜を半導体膜５２に接するように形成することは好ましくない。そのため、半導体膜５２の表面に保護絶縁膜５３を１０ｎｍ〜１００ｎｍの厚さで形成する。保護絶縁膜５３として、プラズマＣＶＤ法、スパッタ法により、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜の単層膜または多層膜を形成する。
保護絶縁膜５３を形成した後、光吸収膜５４を構成する膜を形成する。本実施の形態では、モリブデン膜をスパッタ法で成膜する。モリブデン膜の表面に断面が三角形の凸部５４ａを形成し、光吸収膜５４を形成する。凸部５４ａは、ナノインプリント法により、フォトレジストでマスクを形成し、このマスクを用いてモリブデン膜の表面をドライエッチングする。なお、光吸収膜５４の表面の凸部５４ａの形状は、図１（Ａ）の半導体膜１２の凸部１２ａと同じであり、三角柱状または錐体とする（図２および図３参照）。また、配置も凸部１２ａと同様であり、光吸収膜５４の表面に基板５０の表面と平行な面が無いように、または少なくなるように凸部５４ａを形成する。
光吸収膜５４の表面に凸部５４ａを形成した後、図８（Ｂ）に示すように、半導体膜５２の上方からレーザビームＬＢを照射する。必要に応じて、レーザビームＬＢを照射する前に、半導体膜５２および保護絶縁膜５３の水素出しを行う。
照射されたレーザビームＬＢは光吸収膜５４で殆どが吸収され、光吸収膜５４が加熱される。光吸収膜５４が加熱されることで、半導体膜５２も温度上昇し、完全溶融することで、図８（Ｃ）に示すように、大粒径結晶を有する結晶性半導体膜５６を形成することができる。このように、光吸収膜５４によりレーザビームＬＢのエネルギーを熱として、半導体膜５２に効率良く供給することができるため、レーザの出力を抑えることができる。
光吸収膜５４の表面でレーザビームＬＢの反射を抑えるため、光吸収膜５４の厚さｄ５（凸部５４ａの高さｄ５）および、凸部５４ａの断面の三角形の底辺の長さｄ６は、それぞれ、レーザビームＬＢの波長λと同程度か、それ以下とし、６００ｎｍ以下１００ｎｍ以上とすればよい。より好ましくは、１／３λ≦ｄ５≦λ、１／３λ≦ｄ６≦λとする。
レーザビームＬＢを照射した後、光吸収膜５４をエッチングにより除去する。保護絶縁膜５３をゲート絶縁膜などの半導体素子を構成する膜として用いる場合は、図９（Ａ）に示すように、保護絶縁膜５３ともに、結晶性半導体膜５６をフォトリソグラフィおよびエッチングにより島状に加工し、島状の結晶性半導体膜５７および島状の絶縁膜５８を形成する。半導体素子を構成する膜として保護絶縁膜５３を用いない場合は、保護絶縁膜５３を除去し、図９（Ｂ）に示すように、結晶性半導体膜５６をフォトリソグラフィおよびエッチングにより島状に加工し、島状の結晶性半導体膜５７を形成する。
図９（Ａ）および図９（Ｂ）に示す結晶性半導体膜５７を用いて、例えば、図５に示すような薄膜トランジスタを形成することができる。図９（Ａ）の島状の絶縁膜５８は薄膜トランジスタのゲート絶縁膜１７を構成することとなる。トランジスタの他、ダイオード、コンデンサ、不揮発性メモリ素子などの半導体素子を形成することができる。これらの半導体素子を組み合わせて集積回路など、各種の半導体装置が形成される。
（実施の形態４）
本実施の形態では、断面が三角形の凸部を有する反射防止膜を半導体膜の表面に形成して、半導体膜を結晶化する方法を説明する。図１０を用いて、半導体膜の結晶化方法を説明する。
図１０（Ａ）に示すように、基板７０上に、実施の形態１と同様に、下地となる絶縁膜７１を形成し、絶縁膜７１上に半導体膜７２を形成する。なお、本実施の形態では、半導体膜７２の表面に凸部を形成しない。半導体膜７２の厚さは１０ｎｍ以上５０ｎｍ以下とする。
次に、反射防止膜７４を構成する透光性の膜を形成する。反射防止膜７４を通過させてレーザビームＬＢを半導体膜７２に照射するため、反射防止膜７４の材料には、レーザビームＬＢに対する透過率が高く、またレーザビームＬＢの照射で溶融しない材料が選ばれる。例えば、反射防止膜７４には酸化珪素膜、窒化珪素膜、酸化窒化珪素膜など絶縁膜の単層膜または多層膜を用いることができる。これらの膜はプラズマＣＶＤ法、スパッタ法により形成される。
本実施の形態では、ＣＶＤ法で酸化珪素膜を成膜する。酸化珪素膜の表面に断面が三角形の凸部７４ａを形成し、反射防止膜７４とする。凸部７４ａは、ナノインプリント法により、フォトレジストでマスクを形成し、このマスクを用いてモリブデン膜の表面をドライエッチングする。なお、反射防止膜７４の表面の凸部７４ａの形状は、図１（Ａ）の半導体膜１２の凸部１２ａと同じであり、三角柱状または錐体とする（図２および図３参照）。また、配置も凸部１２ａと同様であり、反射防止膜７４の表面に基板７０の表面と平行な面が無いように、または少なくなるように凸部７４ａを形成する。
反射防止膜７４の表面に凸部７４ａを形成した後、図１０（Ｂ）に示すように、半導体膜７２の上方からレーザビームＬＢを照射する。必要に応じて、レーザビームＬＢを照射する前に、半導体膜７２および反射防止膜７４の水素出しを行っておく。
上方から照射されたレーザビームＬＢの殆どは反射防止膜７４の凸部７４ａで反射されることなく、凸部７４ａで屈折される。すなわち、反射防止膜７４を設けていないとき半導体膜７２表面で反射していた光を、反射防止膜７４を設けることで、半導体膜７２に入射させることができる。従って、半導体膜７２の反射率が低下し、吸収率が増加することになるため、レーザを高出力にせずに、厚さ５０ｎｍ以下の半導体膜７２を完全溶融させることが可能になる。
凸部７４ａでのレーザビームＬＢの反射を抑えるため、反射防止膜７４の厚さｄ７（凸部７４ａの高さｄ７）および、凸部７４ａの断面の三角形の底辺の長さｄ８は、それぞれ、レーザビームＬＢの波長λと同程度かそれ以下とし、６００ｎｍ以下１００ｎｍ以上の範囲で決めることができる。より好ましくは、１／３λ≦ｄ７≦λ、１／３λ≦ｄ８≦λとする。
レーザビームＬＢを照射して、図１０（Ｃ）に示すように結晶性半導体膜７６を形成した後、反射防止膜７４をエッチングにより除去する。図１０（Ｄ）に示すように、結晶性半導体膜７６をフォトリソグラフィおよびエッチングにより島状に加工し、島状の結晶性半導体膜７７を形成する。この結晶性半導体膜７７を用いて、例えば、図５に示すような薄膜トランジスタを形成することができる。なお、トランジスタの他、ダイオード、コンデンサ、不揮発性メモリ素子などの半導体素子を形成することができる。これらの半導体素子を組み合わせて集積回路など、各種の半導体装置が形成される。
本実施例では、図１１、図１２を用いて、半導体素子である不揮発性メモリ素子の作製方法の一例を説明する。
本実施例で示す不揮発性メモリ素子は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）と類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられている。この電荷蓄積領域は絶縁膜上に形成され、周囲と絶縁分離されていることから浮遊ゲート電極とも呼ばれる。浮遊ゲート電極上には、絶縁膜を介して制御ゲート電極を備えている。
上記のような構造を有する不揮発性メモリ素子は、制御ゲート電極に印加する電圧により、浮遊ゲート電極に電荷を蓄積させ、また放出させる動作が行われる。すなわち浮遊ゲート電極に保持させる電荷の出し入れにより、データを記憶する仕組みになっている。浮遊ゲート電極への電荷の注入や引き抜きは、チャネル形成領域が形成される半導体膜と、制御ゲート電極の間に高電圧を印加する。このときチャネル形成領域上の絶縁膜には、ファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）型（Ｆ−Ｎ型）トンネル電流（ＮＡＮＤ型）や、熱電子（ＮＯＲ型）が流れるといわれている。チャネル形成領域上に設けられる絶縁膜は、トンネル絶縁膜とも呼ばれている。
まず、図１１（Ａ）に示すように、基板５００上に下地膜となる絶縁膜５０１を形成する。絶縁膜５０１上に、実施の形態１乃至４のいずれかの結晶化方法を用いて、結晶性珪素膜を形成し、フォトリソグラフィ工程およびエッチング工程により島状の結晶性半導体膜５１０を形成する。なお、本実施例では、実施の形態１、３および４で説明した、下地の絶縁膜５０１に凸部を形成しない結晶化方法を用いている。実施の形態２の方法と用いる場合は、絶縁膜５０１に断面が三角形の凸部を形成する。結晶性半導体膜５１０の厚さは５０ｎｍ以下、好ましくは５０ｎｍ以下１０ｎｍ以上とする。
図１１（Ｂ）に示すように、結晶性半導体膜５１０上に第１の絶縁膜５１１を形成する。第１の絶縁膜５１１は、ＣＶＤ法やスパッタ法等を用いて、酸化珪素、酸化窒化珪素等の珪素を主成分とする絶縁材料を用いて形成することができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウム等の金属酸化物を主成分とする材料を用いて形成することもできる。第１の絶縁膜５１１は、膜厚１ｎｍ以上２０ｎｍ以下、好ましくは膜厚１ｎｍ以上１０ｎｍ以下で形成する。
次に、図１１（Ｃ）に示すように、第１の絶縁膜５１１に対してプラズマ酸化を行い、第２の絶縁膜５１２を形成する。第２の絶縁膜５１２上に電荷蓄積膜５１３を形成する。第２の絶縁膜５１２はトンネル絶縁膜として機能し、電荷蓄積膜５１３は浮遊ゲート電極として機能する。
第１の絶縁膜５１１に対して行うプラズマ酸化は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する。電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、第１の絶縁膜５１１に対するプラズマ酸化時間は、６０秒以上が好ましい。
プラズマ酸化の雰囲気は、少なくとも酸素（Ｏ２）を含む雰囲気、少なくとも一酸化二窒素（Ｎ２Ｏ）および希ガスを含む雰囲気、少なくとも酸素、水素（Ｈ２）および希ガスを含む雰囲気、または少なくとも一酸化二窒素、水素および希ガスを含む雰囲気である。なお、雰囲気に水素を含む場合は、その割合を酸素、一酸化二窒素および希ガスよりも少なくするのが好ましい。
希ガスとしては、代表的には、Ａｒガス、またはＡｒとＫｒの混合ガスが用いられる。プラズマ酸化の雰囲気が希ガスを含む場合、第２の絶縁膜５１２は、プラズマ処理に用いた希ガスを含む場合がある。例えば、プラズマ酸化にＡｒを用いた場合には、第２の絶縁膜５１２にＡｒが含まれる場合がある。
プラズマ酸化は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であり、被処理物である第１の絶縁膜５１１付近での電子温度が低いため、第２の絶縁膜５１２がプラズマにより損傷することを防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、被処理物（ここでは第１の絶縁膜５１１）をプラズマ酸化することによって形成される膜（ここでは第２の絶縁膜５１２）は、ＣＶＤ法やスパッタ法等により形成された膜と比較して緻密で高耐圧な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で、被処理物の酸化処理を行うことができる。例えば、ガラス基板の歪点よりも１００℃以上低い、５００℃〜６５０℃温度でプラズマ酸化を行っても十分に酸化処理を行うことができる。
水素が含まれる絶縁膜をプラズマ酸化することで、水素含有量が低減された膜を得ることができる。
本実施例では、酸素（Ｏ２）とアルゴン（Ａｒ）との混合ガスの雰囲気下で、第１の絶縁膜５１１をプラズマ酸化する。プラズマ酸化の雰囲気に、例えば、酸素を０．１〜１００ｓｃｃｍ、アルゴンを１００〜５０００ｓｃｃｍの範囲で導入すればよい。
第１の絶縁膜５１１に対してプラズマ酸化することにより形成された第２の絶縁膜５１２は、不揮発性メモリ素子のトンネル絶縁膜として機能する。従って、第２の絶縁膜５１２が薄いほどトンネル電流が流れやすくなる。また、第２の絶縁膜５１２が薄いほど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となる。
一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板５００に、ガラス基板のような歪み点が７００℃未満の基板を用いる場合には、半導体膜を熱酸化して、トンネル絶縁膜を形成することは非常に困難である。また、ＣＶＤ法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため耐圧が十分でない。さらに、ＣＶＤ法やスパッタ法により膜厚の薄い絶縁膜を形成した場合には絶縁耐圧が低く、かつピンホール等の欠陥が生じやすい問題がある。従って、ＣＶＤ法やスパッタ法により形成した第１の絶縁膜５１１をそのままトンネル絶縁膜として用いると、不良が生じやすい。
そこで、本実施例で示すように、第１の絶縁膜５１１をプラズマ酸化して第２の絶縁膜５１２を形成することで、ＣＶＤ法やスパッタ法等により形成した絶縁膜より緻密で高耐圧な膜を形成することができる。また、第１の絶縁膜５１１形成時に結晶性半導体膜５１０の端部を十分に被覆できなかった場合でも、プラズマ酸化することで、半導体膜を十分に被覆する第２の絶縁膜５１２を形成することができる。
本実施例の不揮発性メモリ素子は、トンネル絶縁膜を介して電子を注入することによって情報を記憶する。このとき、トンネル絶縁膜に電子トラップの要因となる水素が存在すると、書き込みおよび消去を繰り返すうちに電圧が変動してしまい、メモリが劣化する原因となる。従って、電子トラップの要因となるトンネル絶縁膜中の水素含有量は少ないほうが好ましい。第１の絶縁膜５１１をプラズマ酸化して第２の絶縁膜５１２を形成することで、ＣＶＤ法やスパッタ法等により形成した絶縁膜より膜中の水素含有量を低減することができる。
以上のように、チャネル形成領域が形成される結晶性半導体膜５１０を４０ｎｍ以下と薄く形成し、また電子密度が高い酸素プラズマ酸化によりトンネル絶縁膜を酸化することにより、低消費電力で、高速動作可能な不揮発性メモリ素子を形成することができる。
電荷蓄積膜５１３は、単層膜または２層以上の積層膜で形成することができる。例えば、電荷蓄積膜５１３を構成する層は、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）などの半導体材料、珪素を主成分とする化合物、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選ばれた金属、これら金属を主成分とする合金、およびこれら金属を主成分とする金属化合物（金属窒化物、金属酸化物等）から選ばれた材料を用いて形成することができる。
例えば、珪素を主成分とする化合物として、窒化珪素、窒化酸化珪素、炭化珪素、およびシリサイド（タングステンシリサイド、チタンシリサイド、ニッケルシリサイド）などがある。半導体材料として、ｎ型またはｐ型の珪素、およびゲルマニウムを１０原子％未満の濃度で含む珪素ゲルマニウムなどがある。金属の化合物として、窒化タンタル、酸化タンタル、窒化タングステン、窒化チタン、酸化チタンおよび酸化スズなどがある。また、珪素を用いる場合は、リンやボロンなどの導電性を付与する不純物を添加してもよい。
図１１（Ｄ）に示すように、電荷蓄積膜５１３上に第３の絶縁膜５１４を形成する。第３の絶縁膜５１４の膜厚は１ｎｍ以上１００ｎｍ以下とし、２０ｎｍ以上６０ｎｍ以下が望ましい。第３の絶縁膜５１４は、酸化珪素、酸化窒化珪素等の珪素を主成分とする絶縁材料、または、酸化アルミニウム、酸化タンタル、酸化ハフニウム等の金属酸化物で形成する。これらの膜はＣＶＤ法やスパッタ法等を用いて形成する。
第１の絶縁膜５１１の酸化プラズマ処理と同様に、第３の絶縁膜５１４に対してプラズマ酸化を行う。図１２（Ａ）に示すように、第３の絶縁膜５１４に対してプラズマ酸化を行うことにより第４の絶縁膜５１５を形成する。次に、第４の絶縁膜５１５上に導電膜５１６、導電膜５１７を順に積層する。
導電膜５１６、５１７は、ゲート電極（コントロールゲート電極）を構成する導電膜である。２層の導電膜でゲート電極を形成する例を示したが、単層でも３層以上でもよい。コントロールゲート電極を構成する導電膜は、ｎ型またはｐ型の珪素、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の金属、これらの金属を主成分とする合金、およびこれら金属を主成分とする金属化合物（金属窒化物、金属酸化物等）から選択された材料で形成することができる。
フォトリソグラフィ工程によりレジストマスクを形成する。このレジストマスクを用いて導電膜５１６、９１４をエッチングし、図１２（Ｂ）に示すように、結晶性半導体膜５１０上にゲート電極５２０を形成する。さらに、ゲート電極５２０をマスクにして、第４の絶縁膜５１５および電荷蓄積膜５１３をエッチングする。その結果、ゲート電極５２０、第４の絶縁膜５１５、電荷蓄積膜５１３の側面が概略一致するように形成される。電荷蓄積膜５１３は浮遊ゲート電極として機能し、第４の絶縁膜５１５はコントロール絶縁膜として機能し、ゲート電極５２０は制御ゲート電極として機能する。
図１２（Ｃ）に示すように、ゲート電極５２０をマスクとして、ｎ型またはｐ型を付与する不純物を添加し、一対の不純物領域５２２と、一対の不純物領域５２２間に位置するチャネル形成領域５２３を形成する。ｎ型を付与する不純物にはリン（Ｐ）やヒ素（Ａｓ）等を用い、ｐ型を示す不純物にはボロン（Ｂ）等を用いることができる。ｎ型またはｐ型を付与する不純物を添加した後、この不純物を活性化する熱処理を行う。
図１２（Ｄ）に示すように、ゲート電極５２０を覆うように第６の絶縁膜５２４を形成する。第６の絶縁膜５２４および第２の絶縁膜５１２に、不純物領域５２２に達する開口部を形成する。第６の絶縁膜５２４上に、不純物領域５２２に接続される電極５２５を形成する。
以上の工程により、半導体素子である不揮発性メモリ素子を作製することができる。なお、本実施例で示した不揮発性メモリ素子の構造は一例であり、他の構造の不揮発性メモリ素子に、本発明の方法で結晶化された半導体膜を適用することができるのはいうまでもない。
本実施例では、本発明の方法で結晶化された半導体膜で半導体装置を作製する方法を説明する。また、半導体装置として、データを無線で入力、出力を行う半導体装置を例に、その構造および作製方法を説明する。
近年、超小型ＩＣチップと、無線通信用のアンテナを組み合わせた小型の半導体装置として、無線チップが脚光を浴びている。無線チップは、無線通信装置（以下、リーダ／ライタという）を使った通信信号（動作磁界）の授受により、データの書き込みと、データの読み出しができる。
無線チップの応用分野として、例えば、流通業界における商品管理が挙げられる。現在では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない。一方、無線チップでは、無線でデータを読み取るため、遮蔽物があっても読み取れる。従って、商品管理の効率化、低コスト化などを実現できる。その他、乗車券、航空旅客券、料金の自動精算など、広範な応用が可能である。
無線チップの応用分野が広がりつつある中で、より高機能な無線チップに対する要求も高まっている。例えば、送受信データを暗号化することで、第三者へのデータ漏洩の防止が可能になる。これには、復号化および暗号化の処理をハードウェア的に処理する方式と、ソフトウェア的に処理する方式と、ハードウェアおよびソフトウェアを併用する方式と、が考えられる。ハードウェア的に処理する方式では、復号化や、暗号化を行う専用回路で演算回路を構成する。ソフトウェア的に処理する方式では、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）と大規模メモリとで演算回路を構成し、復号化プログラムや暗号化プログラムをＣＰＵで実行する。ハードウェアおよびソフトウェアを併用する方式では、専用回路と、ＣＰＵと、メモリと、で演算回路を構成し、専用回路で復号化や暗号化のための演算処理の一部分を行い、残りの演算処理のプログラムをＣＰＵで実行する。いずれも無線チップに大容量のメモリを搭載することが要求される。
本実施例では、ＣＰＵ、専用回路およびメモリ回路を備えた半導体装置の例として、暗号処理機能を有する無線チップについて説明する。図１３に半導体装置のブロック図の一例を示す。
半導体装置２６０１は、演算回路２６０６とアナログ部２６１５とから構成される。演算回路２６０６は、ＣＰＵ２６０２と、ＲＯＭ２６０３と、ＲＡＭ２６０４と、コントローラ２６０５とを有する。アナログ部２６１５は、アンテナ２６０７と、共振回路２６０８と、電源回路２６０９と、リセット回路２６１０と、クロック生成回路２６１１と、復調回路２６１２と、変調回路２６１３と、電源管理回路２６１４とを有する。
ＲＯＭ２６０３は、実施例１の不揮発性メモリ素子をメモリセルに有するメモリ回路、薄膜トランジスタを用いたマスクＲＯＭで構成することができる。また、ＲＡＭ２６０４には、薄膜トランジスタを用いたＤＲＡＭやＳＲＡＭを適用することができる。本発明を適用することで、ＲＯＭ２６０３およびＲＡＭ２６０４共に、消費電力を低減することができる。また、消費電力を低減することで、半導体装置２６０１ の発熱を低減することができる。
コントローラ２６０５は、ＣＰＵインタフェース（ＣＰＵＩＦ）２６１６と、制御レジスタ２６１７と、コード抽出回路２６１８と、符号化回路２６１９と、から構成される。なお、図１３では、説明の簡単化のため、通信信号を受信信号２６２０と、送信信号２６２１とに分けて示したが、実際には、両者は一体とされた信号であり、半導体装置２６０１およびリーダ／ライタの間で同時に送受信される。受信信号２６２０は、アンテナ２６０７と共振回路２６０８とで受信された後、復調回路２６１２により復調される。また、送信信号２６２１は、変調回路２６１３により変調された後、アンテナ２６０７から送信される。
図１３において、通信信号により形成される磁界中に半導体装置２６０１を置くと、アンテナ２６０７と共振回路２６０８により、誘導起電力を生じる。誘導起電力は、電源回路２６０９における電気容量により、保持され、かつその電位が安定化され、半導体装置２６０１の各回路に電源電圧として供給される。リセット回路２６１０は、半導体装置２６０１全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。クロック生成回路２６１１は、電源管理回路２６１４より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２６１２は、ＡＳＫ方式の受信信号２６２０の振幅の変動を”０”／”１”の受信データ２６２２として検出する。復調回路２６１２は、例えばローパスフィルターとする。さらに、変調回路２６１３は、送信データをＡＳＫ方式の送信信号２６２１の振幅を変動させて送信する。例えば、送信データ２６２３が”０”の場合、共振回路２６０８の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路２６１４は、電源回路２６０９より演算回路２６０６に供給される電源電圧または演算回路２６０６における消費電流を監視し、クロック生成回路２６１１において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。
図１３の半導体装置２６０１の動作を説明する。まず、リーダ／ライタから送信された受信信号２６２０により、半導体装置２６０１が暗号文データを含む受信信号２６２０受信する。受信信号２６２０は、復調回路２６１２で復調された後、コード抽出回路２６１８で制御コマンドや暗号文のデータなどに分解され、制御レジスタ２６１７に格納される。ここで、制御コマンドは、半導体装置２６０１の応答を指定するデータである。例えば、固有ＩＤ番号の送信、動作停止、暗号解読などを指定する。ここでは、暗号解読の制御コマンドを受信したとする。
続いて、演算回路２６０６において、ＣＰＵ２６０２が、ＲＯＭ２６０３に格納された暗号解読プログラムにしたがって、ＲＯＭ２６０３に予め格納された秘密鍵２６２４を用いて暗号文を解読（復号）する。復号された暗号文（復号文）は、制御レジスタ２６１７に格納される。この際、ＲＡＭ２６０４をデータ格納領域として用いる。ＣＰＵ２６０２は、ＣＰＵＩＦ２６１６を介してＲＯＭ２６０３、ＲＡＭ２６０４、制御レジスタ２６１７にアクセスする。ＣＰＵＩＦ２６１６は、ＣＰＵ２６０２が要求するアドレスから、ＲＯＭ２６０３、ＲＡＭ２６０４、制御レジスタ２６１７のいずれかに対するアクセス信号を生成する機能を有している。
最後に、符号化回路２６１９において、復号文から送信データ２６２３を生成し、変調回路２６１３で変調し、アンテナ２６０７より送信信号２６２１をリーダ／ライタに送信する。
なお、図１３の半導体装置２６０１では、演算方式として、ソフトウェア的に処理する方式を採用したが、目的に応じて最適な演算方式を選び、半導体装置２６０１を構成するとよい。なお、ソフトウェア的に処理する方式とは、ＣＰＵと大規模メモリとで演算回路を構成し、プログラムをＣＰＵで実行する方式である。演算方式には他にも、演算をハードウェア的に処理する方式と、ハードウェアおよびソフトウェアを併用する方式が挙げられる。ハードウェア的に処理する方式では、専用回路で演算回路を構成すればよい。ハードウェアおよびソフトウェアを併用する方式では、専用回路、ＣＰＵおよびメモリで演算回路を構成し、専用回路で演算処理の一部分を行い、残りの演算処理のプログラムをＣＰＵで実行すればよい。
次に、半導体装置２６０１の作製方法を説明する。本実施例では、半導体装置を構成する回路を薄膜トランジスタや不揮発性メモリ素子で形成し、薄膜トランジスタの製造に使用した基板から、可撓性（フレキシブル）基板に回路を転載し、フレキシブルな半導体装置を製造する方法を示す。
半導体装置２６０１の作製方法を説明するため、半導体装置２６０１を構成する半導体素子として、インバータなどを構成するｐチャネル型ＴＦＴ（「ｐｃｈ−ＴＦＴ」とも表記する。）およびｎチャネル型ＴＦＴ（「Ｎｃｈ−ＴＦＴ」とも表記する。）、コンデンサ、並びに電源回路などに使用される高耐圧型のｎチャネル型ＴＦＴを代表的に示す。以下、図１４〜図１９に図示する断面図を用いて、無線チップの作製方法を説明する。
基板２６０にガラス基板を用いる。図１４（Ａ）に示すように、基板２６０上に３層２６１ａ〜２６１ｃでなる剥離層２６１を形成する。第１層２６１ａは、平行平板型プラズマＣＶＤ装置により、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて酸化窒化珪素膜（ＳｉＯｘＮｙ、ｘ＞ｙ＞０）を厚さ１００ｎｍ形成する。第２層２６１ｂとして、厚さ３０ｎｍのタングステン膜をスパッタリング装置で成膜する。第３層２６１ｃとして、厚さ２００ｎｍの酸化珪素膜をスパッタリング装置で成膜する。
第３層２６１ｃ（酸化珪素）を成膜することで、第２層２６１ｂ（タングステン）の表面が酸化され、界面にタングステン酸化物が形成される。タングステン酸化物が形成されることで、のちに半導体素子を他の基板に転載するときに、基板２６０を分離しやすくなる。第１層２６１ａは、半導体素子を作製している間、第２層２６１ｂの密着性を維持するための層である。
第２層２６１ｂには、タングステン（Ｗ）他、モリブデン（ＭＯ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（ＣＯ）、ジルコニウム（Ｚｒ）、亜鉛（ＺＮ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）の金属膜や、これらの金属の化合物が好ましい。また、第２層２６１ｂの厚さは２０ｎｍ以上４０ｎｍ以下とする。
図１４（Ａ）に示すように、剥離層２６１上に、２層構造の下地絶縁層２４９を形成する。第１層２４９ａとして、プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｈ２を用いて窒化酸化珪素（ＳｉＯｘＮｙ、０＜ｘ＜ｙ）を厚さ５０ｎｍ形成する。第１層２４９ａの窒素の組成比が４０％以上となるようにしてバリア性を高めた。第２層２４９ｂは、プラズマＣＶＤ装置によりＳｉＨ４、Ｎ２Ｏを原料ガスに用いて、酸化窒化珪素（ＳｉＯｘＮｙ、ｘ＞ｙ＞０）を厚さ１００ｎｍ成膜する。第２層２４９ｂの窒素の組成比は０．５％以下とする。
本実施例では、実施の形態１で示した結晶化方法で結晶性珪素膜を形成する。他の実施の形態２〜４の方法を用いてもよい。下地絶縁層２４９上に、プラズマＣＶＤ装置により、原料ガスにＳｉＨ４およびＨ２を用い、非晶質珪素膜を形成する。非晶質珪素膜の表面をエッチングにより加工し、断面が三角形状の凸部を表面に有する非晶質珪素膜２６３を形成する。
ＹＶＯ４レーザの第二高調波を照射して、非晶質珪素膜２６３を完全溶融し、図１４（Ｃ）に示すように、結晶性珪素膜２６４を形成する。フォトリソグラフィ工程およびエッチング工程により、図１４（Ｄ）に示すように、結晶性珪素膜２６４を加工し、島状結晶性半導体膜２７３〜２７６を形成する。島状結晶性半導体膜２７３〜２７５は、それぞれ、ＴＦＴのチャネル形成領域、ソース領域およびドレイン領域が形成される。島状結晶性半導体膜２７６はＭＩＳ型コンデンサの電極を構成する。
図１５（Ａ）に示すように、フォトリソグラフィ工程によりレジストＲ３１を形成し、ｎチャネル型ＴＦＴの島状結晶性半導体膜２７４および２７５にｐ型不純物を微量添加する。ここでは、ドーピングガスに水素で希釈したジボラン（Ｂ２Ｈ６）を用い、イオンドーピング装置により島状結晶性半導体膜２７４、２７５にボロンをドーピングする。ドーピングが終了したらレジストＲ３１を除去する。
図１５（Ａ）の工程は、ｎチャネル型ＴＦＴのしきい値電圧が負の電圧にならないようすることを目的とする。ｎチャネル型ＴＦＴの島状結晶性半導体膜２７４、２７５に５×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でボロンを添加すればよい。図１５（Ａ）の工程は必要に応じて行う。
図１５（Ｂ）に示すように、基板２６０全体に絶縁膜２７７を形成する。絶縁膜２７７はＴＦＴのゲート絶縁膜、コンデンサの誘電体となる。ここでは、プラズマＣＶＤ装置により、プラズマＣＶＤ装置により原料ガスＳｉＨ４、Ｎ２Ｏを用いて酸化窒化珪素膜（ＳｉＯｘＮｙ、ｘ＞ｙ＞０）を厚さ２０ｎｍ〜４０ｎｍ形成する。
図１５（Ｃ）に示すように、フォトリソグラフィ工程によりレジストＲ３２を形成し、コンデンサの島状結晶性半導体膜２７６にｎ型不純物を添加する。ドーピングガスに水素で希釈したホスフィン（ＰＨ３）を用いて、イオンドーピング装置により島状結晶性半導体膜２７６にリンをドーピングし、島状結晶性半導体膜２７６全体にｎ型不純物領域２７９を形成する。ドーピング工程が終了したら、レジストＲ３２を除去する。
図１５（Ｄ）に示すように、絶縁膜２７７上に導電膜２８１を形成する。導電膜２８１は、ＴＦＴのゲート電極などを構成する。ここでは、導電膜２８１を２層の多層構造とする。１層目は厚さ３０ｎｍのタンタル窒化物、２層目は厚さ３７０ｎｍのタングステン（Ｗ）とする。タンタル窒化物、タングステンはそれぞれスパッタリング装置で成膜する。
導電膜２８１上にフォトリソグラフィ工程によりレジストを形成し、エッチング装置により導電膜２８１をエッチングして、図１６（Ａ）に示すように、第１導電膜２８４〜２８６を島状結晶性半導体膜２７３〜２７６上に形成する。第１導電膜２８３〜２８５はＴＦＴのゲート電極またはゲート配線となる。高耐圧型のｎチャネル型ＴＦＴでは、他のＴＦＴよりもゲート幅（チャネル長）が広くなるように、導電膜２８５を形成している。第１導電膜２８６はコンデンサの一方の電極を構成する。
導電膜２８１はドライエッチング法によりエッチングする。エッチング装置にＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング装置を用いる。エッチング剤としては、はじめにタングステンをエッチングするためＣｌ２、ＳＦ６、Ｏ２の混合ガスを用い、次に、処理室に導入するエッチング剤をＣｌ２ガスのみに変更し、タンタル窒化物をエッチングする。
図１６（Ｂ）に示すように、フォトリソグラフィ工程によりレジストＲ３３を形成する。ｎチャネル型ＴＦＴの島状結晶性半導体膜２７４と２７５にｎ型不純物を添加する。第１導電膜２８４がマスクとなり、島状結晶性半導体膜２７４にｎ型低濃度不純物領域２８８、２８９が自己整合的に形成される。また、第１導電膜２８５がマスクとなり、島状結晶性半導体膜２７５にｎ型低濃度不純物領域２９０、２９１が自己整合的に形成される。水素で希釈したホスフィン（ＰＨ３）をドーピングガスに用い、イオンドーピング装置により島状結晶性半導体膜２７４、２７５にリンを添加する。図１６（Ｂ）の工程は、ｎチャネル型ＴＦＴにＬＤＤ領域を形成するための工程である。ｎ型低濃度不純物領域２８８、２８９のｎ型不純物が、１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の範囲で含まれるようにする。
図１６（Ｃ）に示すように、フォトリソグラフィ工程によりレジストＲ３４を形成し、ｐチャネル型ＴＦＴの島状結晶性半導体膜２７３にｐ型不純物を添加する。島状結晶性半導体膜２７２は、ｎ型不純物領域として残す部分がレジストＲ３４に覆われているため、露出している領域がｐ型不純物領域となる。第１導電膜２８３がマスクとなり島状結晶性半導体膜２７３にｐ型高濃度不純物領域２７３ａ、２７３ｂが自己整合的に形成される。また第１導電膜２８３で覆われている領域２７３ｃがチャネル形成領域として自己整合的に形成される。ｐ型不純物領域の添加は、ドーピングガスに水素で希釈したジボラン（Ｂ２Ｈ６）を用いる。ドーピングが終了したらレジストＲ３４を除去する。
図１６（Ｄ）に示すように、第１導電膜２８３〜２８６の周囲に絶縁層２９３〜２９６を形成する。絶縁層２９３〜２９６はサイドウォール、側壁と呼ばれるものである。まず、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、プラズマＣＶＤ装置により酸化窒化珪素膜（ＳｉＯｘＮｙ、ｘ＞ｙ＞０）を１００ｎｍの厚さに形成する。次に、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、ＬＰＣＶＤ装置により酸化珪素膜を２００ｎｍの厚さに形成する。フォトリソグラフィ工程によりレジスト形成する。このレジストを用いて、まず、上層の酸化珪素膜をバッファードフッ酸でウェットエッチング処理する。次に、レジストを除去し、下層の窒化酸化珪素膜ドライエッチング処理をすることで、絶縁層２９３〜２９６が形成される。この一連の工程で、酸化窒化珪素でなる絶縁膜２７７もエッチングされ、絶縁膜２７７は第１導電膜２８３〜２８５と絶縁層２９３〜２９６の下部のみ残る。
図１７（Ａ）に示すように、フォトリソグラフィ工程によりレジストＲ３５を形成する。ｎチャネル型ＴＦＴの島状結晶性半導体膜２７４、２７５とコンデンサの半導体層にｎ型不純物を添加し、ｎ型高濃度不純物領域を形成する。島状結晶性半導体膜２７４は、第１導電膜２８４、絶縁層２９４がマスクとなり、ｎ型低濃度不純物領域２８８、２８９にさらにｎ型不純物が添加される。その結果、ｎ型高濃度不純物領域２７４ａ、２７４ｂが自己整合的に形成される。第１導電膜２８４と重なる領域２７４ｃがチャネル形成領域として自己整合的に確定する。また、ｎ型低濃度不純物領域２８８、２８９において絶縁層２９４と重なる領域２７４ｅ、２７４ｄは、ｎ型低濃度不純物領域として確定する。島状結晶性半導体膜２７５も島状結晶性半導体膜２７４と同様、ｎ型高濃度不純物領域２７５ａ、２７５ｂ、チャネル形成領域２７５ｃおよびｎ型低濃度不純物領域２７５ｅ、２７５ｄが形成される。また、第１導電膜２８６および絶縁層２９６がマスクとなり、ｎ型不純物領域２７９にさらにｎ型不純物が添加され、ｎ型高濃度不純物領域２７６ａ、２７６ｂが自己整合的に形成される。島状結晶性半導体膜２７６の第１導電膜２８６および絶縁層２９６と重なる領域が、ｎ型不純物領域２７６ｃとして確定する。
ｎ型不純物の添加工程は、上述したとおり、イオンドーピング装置を使用し、ドーピングガスに水素で希釈したホスフィン（ＰＨ３）を用いる。リンの濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲になるように、ｎチャネル型ＴＦＴのｎ型高濃度不純物領域２７４ａ、２７４ｂ、２７５ａ、２７５ｂにリンがドーピングされる。
レジストＲ３５を除去し、図１７（Ｂ）に示すように、キャップ絶縁膜２９８を形成する。キャップ絶縁膜２９８として、プラズマＣＶＤ装置により酸化窒化珪素膜（ＳｉＯｘＮｙ、ｘ＞ｙ＞０）を５０ｎｍの厚さに形成する。酸化窒化珪素膜の原料ガスには、ＳｉＨ４、Ｎ２Ｏを用いる。キャップ絶縁膜２９８を成膜した後、窒素雰囲気中で５５０℃の加熱処理を行い、島状結晶性半導体膜２７３〜２７６に添加したｎ型不純物およびｐ型不純物を活性化する。
図１７（Ｃ）に示すように、第１層間絶縁膜３００を形成する。第１層間絶縁膜３００を２層構造とする。１層目の絶縁膜として、プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、窒化酸化珪素（ＳｉＯｘＮｙ、０＜ｘ＜ｙ）を１００ｎｍの厚さに形成する。２層目の絶縁膜には、プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｈ２を用いて、酸化窒化珪素（ＳｉＯｘＮｙ、ｘ＞ｙ＞０）を６００ｎｍの厚さに形成する。
フォトリソグラフィ工程とドライエッチング工程により、第１層間絶縁膜３００およびキャップ絶縁膜２９８を除去し、コンタクトホールを形成する。第１層間絶縁膜３００上に導電膜を形成する。ここでは、導電膜を４層構造とする。下から、厚さ６０ｎｍのＴｉ、４０ｎｍの窒化チタン、５００ｎｍの純アルミニウム、１００ｎｍの窒化チタンの順に積層する。それぞれの層はスパッタリング装置で成膜する。フォトリソグラフィ工程とドライエッチング工程により導電膜を所定の形状に加工し、第２導電膜３０３〜３１４を形成する。
なお、第２導電膜３１３と第１導電膜２８６が接続されることを説明するため、図面では、第２導電膜３１３と第１導電膜２８６が半導体層上で接続するように示しているが、実際には、第２導電膜３１３と第１導電膜とのコンタクト部分は半導体層上をさけて形成されている。
第２導電膜３１２によりｎ型高濃度不純物領域２７６ａと２７６ｂが接続され、ｎ型不純物領域２７６ｃ、絶縁膜２７７、第１導電膜２８６でなる積層構造のＭＩＳ型コンデンサが形成される。第２導電膜３１４はアンテナ回路の端子であり、アンテナ３２２が接続される。
図１８（Ａ）に示すように、第２層間絶縁膜３１６を形成する。第２層間絶縁膜３１６には、第２導電膜３１４に達するコンタクトホールを形成する。第２層間絶縁膜３１６を感光性ポリイミドで形成する例を示す。スピナーを用いて１．５μｍの厚さでポリイミドを塗布する。フォトリソグラフィ工程を用いて、ポリイミドを露光し、現像することでコンタクトホールが形成されたポリイミドが形成される。現像後、ポリイミドを焼成する。
さらに、第２層間絶縁膜３１６上に導電膜を形成する。フォトリソグラフィ工程とエッチング工程により、この導電膜を所定の形状に加工し、第３導電膜３２０を形成する。第３導電膜３２０を構成する導電膜として、厚さ１００ｎｍのＴｉをスパッタリング装置で成膜する。第３導電膜３２０はアンテナ３２２をアンテナ回路の端子（第２導電膜３１４）と接続するためのアンテナのバンプである。
図１８（Ｂ）に示すように、開口部が形成された第３層間絶縁膜３２１を形成する。ここでは、第２層間絶縁膜３１６と同様の方法で、感光性ポリイミドで形成する。開口部はアンテナ３２２を形成する領域に形成される。
図１８（Ｂ）に示すように、アンテナ３２２を形成する。蒸着装置により、メタルマスクを用いてアルミニウムを蒸着し、所定の形状のアンテナ３２２を開口部に形成する。
図１５（Ａ）〜図１８（Ｂ）に示す工程を経て、基板２６０上に、無線通信機能を有する半導体装置が形成される。次に、図１９に示すように、半導体装置を可撓性基板の中に封止する工程を説明する。
アンテナ３２２を保護するための保護絶縁層３２３を形成する。フォトリソグラフィ工程とエッチング工程を行う、またはレーザ光を照射することにより、保護絶縁層３２３と共に基板２６０上に積層された絶縁膜を除去し、剥離層２６１に達する開口部を形成する。基板２６０上には、半導体装置を構成する集積回路が複数形成されている。基板２６０上の全ての集積回路を共に基板２６０から剥離するため、全ての集積回路を取り囲むように開口部が形成される。
次に、保護絶縁層３２３上面に転載用の基板を一時的に固定した後、基板２６０を剥離する。剥離層２６１の第２層２６１ｂと第３層２６１ｃの界面で接合が弱くなっているため、物理的に力を加えることで開口部の端部から剥離が進行し、半導体素子から基板２６０を剥がすことができる。基板２６０が剥がれた下地絶縁層２４９に可撓性基板３２４を接着剤により固定する。そして、転載用の基板を取り外す。可撓性基板３２４には、複数の集積回路が固定されているため、レーザ光を照射することにより、１つの集積回路ごとに可撓性基板３２４を分割する。保護絶縁層３２３に他方の可撓性基板３２５を接着剤により固定する。そして、可撓性基板３２４と可撓性基板３２５の外側から圧力を加えながら、加熱処理をすることにより、可撓性基板３２４と可撓性基板３２５で集積回路およびアンテナを封止する。
本実施例では、半導体素子と共にアンテナ３２２を形成する例について説明したが、外付けアンテナを用いることもできる。また、本実施例では作製時に使用した基板２６０を剥離する例を示したが、作製時に使用した基板を残すこともできる。この場合、基板が撓むように、基板を研磨して、または研削して薄くすればよい。
図２０を用いて、無線通信可能な半導体装置の使用方法を説明する。
無線通信可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２０（Ａ）参照）、包装用容器類（包装紙やボトル等、図２０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２０（Ｂ）参照）、乗り物類（自転車等、図２０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２０（Ｅ）、図２０（Ｆ）参照）等の物品に設けて使用することができる。
半導体装置２６０１は、プリント基板に実装したり、表面に貼ったり、埋め込んだりすることにより、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして各物品に固定される。半導体装置２６０１は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置２６０１を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を取り付けることにより、検品システム等のシステムの効率化を図ることができる。
図２１を用いて、本発明の半導体装置として、アクティブマトリクス型の液晶モジュールの構成例を説明する。図２１（Ａ）は、液晶モジュールの正面図であり、図２１（Ｂ）は図２１（Ａ）中のＡ−Ａ’で切断した断面図である。
１２００は第１の基板、点線で示された１２０１は駆動回路部（ソース側駆動回路）、１２０２は画素部、１２０３は駆動回路部（ゲート側駆動回路）である。第１の基板１２００上に、薄膜トランジスタなどからなる画素部１２０２、ソース側駆動回路１２０１、ゲート側駆動回路１２０３が形成されている。薄膜トランジスタに本発明の方法で結晶化された結晶性半導体膜を用いることで、高性能で低電圧駆動が可能な液晶モジュールを作製することができる。
次に図２１（Ｂ）を用いて、液晶モジュールの断面構造について説明する。半導体素子は絶縁膜からなる下地膜１２０９上に形成される。ソース側駆動回路１２０１はｎチャネル型薄膜トランジスタ１２１１とｐチャネル型薄膜トランジスタ１２１２とを組み合わせたＣＭＯＳ回路を有する。画素部１２０２にはスイッチング用薄膜トランジスタ１２１３と容量素子１２１４を有する。スイッチング用薄膜トランジスタ１２１３は層間絶縁膜１２２１によって覆われている。層間絶縁膜１２２１上には画素電極１２２２が形成されている。画素電極１２２２は、スイッチング用薄膜トランジスタ１２１３に電気的に接続されている。
スイッチング用薄膜トランジスタ１２１３の配線、画素電極１２２２、ｎチャネル型薄膜トランジスタ１２１１およびｐチャネル型薄膜トランジスタ１２１２の配線を覆うように保護膜１２２３が形成されている。保護膜１２２３により、薄膜トランジスタの活性層や層間絶縁膜１２２１等への不純物の侵入を防止することができる。保護膜１２２３上に配向膜１２２４が形成されている。配向膜１２２４は必要に応じて形成される。
配線１２１０は、ソース側駆動回路１２０１およびゲート側駆動回路１２０３に入力される信号などを伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１２０８が接続される。液晶モジュールには、ＦＰＣ１２０８のみを取り付けた形態と、ＦＰＣ１２０８およびＰＷＢ双方を取り付けた形態、双方を含む。
図２１の液晶モジュールは、第１の基板１２００と半導体素子とを有する液晶モジュール用基板と、第２の基板１２３０を基材とする対向基板と、シール材１２０５と、液晶１２４０と、ＦＰＣ（フレキシブルプリントサーキット）１２０８とを有し、撓めることが可能である。
対向基板は、第２の基板１２３０上に、カラーフィルタ１２３１およびブラックマトリクス（ＢＭ）１２３２、対向電極１２３３、配向膜１２３４が形成されている。カラーフィルタ１２３１は第１の基板１２００側に設けることもできる。また、対向電極１２３３を画素部１２０２に設けて、ＩＰＳ方式の液晶モジュールを構成することができる。
第１の基板１２００に対向して、第２の基板１２３０がシール材１２０５により固定され、第１の基板１２００と第２の基板１２３０の間に、シール材１２０５によって、液晶２４０が封入されている。
図２１では、駆動回路１２０１、１２０３を画素部１２０２と共に第１の基板１２００上に形成する例を示したが、画素部１２０２のみを本発明の結晶性珪素膜を用いて第１の基板１２００上に形成し、駆動回路１２０１、１２０３は、珪素ウエハを用いたＩＣチップで構成し、ＣＯＧ法やＴＡＢ法により、第１の基板１２００上の画素部１２０２と電気的に接続する構成とすることもできる。
図２２を用いて、本発明の半導体装置として、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）モジュールの構成例を説明する。図２２（Ａ）は、ＥＬモジュールの正面図であり、図２２（Ｂ）は図２２（Ａ）中のＡ−Ａ’で切断した断面図である。
図２２に示すＥＬモジュールは、第１の基板１３０１第２の基板１３０６、およびシール材１３０５によって、半導体素子および発光素子を封止した構造になっている。第１の基板１３０１上に画素部１３０２、信号線駆動回路１３０３と走査線駆動回路１３０４が形成され、ＥＬモジュール用基板が構成される。薄膜トランジスタに本発明の方法で結晶化された結晶性半導体膜を用いることで、高性能で低電圧駆動が可能なＥＬモジュールを作製することができる。
シール材１３０５と第２の基板１３０６とによってＥＬモジュール用基板を封止することでＥＬモジュールが構成される。ＥＬモジュール用基板とシール材１３０５と第２の基板１３０６で密閉された空間には充填材１３０７が充填されている。充填材１３０７には、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。
画素部１３０２、信号線駆動回路１３０３および走査線駆動回路１３０４は薄膜トランジスタを複数有する。図２２（Ｂ）には、信号線駆動回路１３０３に含まれる薄膜トランジスタ１３０８と、画素部１３０２に含まれる薄膜トランジスタ１３１０のみ図示している。画素部１３０２は発光素子１３１１を有し、発光素子１３１１は、薄膜トランジスタ１３１０に電気的に接続されている。
引き回し配線１３１４はＥＬモジュールの外部から信号や電源を供給するための配線である。引き回し配線１３１４は、引き回し配線１３１５ｂ、引き回し配線１３１５ａを介して２層構造の接続端子１３１６と接続されている。接続端子１３１６はフレキシブルプリントサーキット（ＦＰＣ）１３１８の端子と異方性導電膜１３１９により電気的に接続されている。
本発明の半導体装置は、実施例４で説明した液晶モジュールや、実施例５のＥＬモジュールを表示部に具備した電子機器を含むものである。以下、液晶モジュールとＥＬモジュールをまとめて「表示モジュール」とよぶ。このような電子機器として、コンピュータ用のモニタ、テレビジョン装置（単にテレビ、またはテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）およびＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報端末、ノート型コンピュータ、カーオーディオ、ナビゲーションシステム、デジタル音楽プレーヤ、携帯型ＤＶＤ再生装置、携帯型ゲーム機、業務用ゲーム機等が挙げられる。電子機器の具体例について、図２３を参照して説明する。
図２３（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を有する。表示部９２０２に、実施例４または５に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の帯情報端末を提供することができる。
図２３（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を有する。表示部９７０１に、実施例４または５に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力のデジタルビデオカメラを提供することができる。
図２３（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を有する。表示部９１０２に、実施例４または５に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の携帯端末を提供することができる。
図２３（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を有する。表示部９３０２に、実施例４または５に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の携帯型のテレビジョン装置を提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。
図２３（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を有する。表示部９４０２に、実施例４または５に記載のモジュールを適用することにより、高画質な表示が可能で、低消費電力の携帯型のコンピュータを提供することができる。
図２３（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を有する。表示部９５０２に、実施例４または５に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力のテレビジョン装置を提供することができる。
半導体膜の結晶化方法および半導体装置の作製方法を説明する断面図である。 半導体膜の表面の凸部の形状を説明する斜視図である。 半導体膜の表面の凸部の形状を説明する斜視図である。 半導体膜の表面の凸部の機能を説明する断面図であり、図１の拡大図である。 結晶性半導体膜を用いた薄膜トランジスタの断面図である。 半導体膜の結晶化方法および半導体装置の作製方法を説明する断面図である。 半導体膜の表面の凸部の機能を説明する断面図であり、図６の拡大図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 半導体膜の結晶化方法および半導体装置の作製方法を説明する断面図である。 不揮発性メモリ素子を形成する方法を説明するための図である。 不揮発性メモリ素子を形成する方法を説明するための図である。 無線通信機能を有する半導体装置のブロック図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の使用方法を説明するための図である。 液晶モジュールの構成例を示す図であり、（Ａ）は正面図、（Ｂ）は断面図である。 ＥＬモジュールの構成例を示す図であり、（Ａ）は正面図、（Ｂ）は断面図である。 液晶モジュールまたはＥＬモジュールを表示部に具備する半導体装置の例を示す外観図である。 波長５３２ｎｍの光に対する非晶質珪素膜の反射率、透過率及び吸収率のグラフである。
符号の説明
１０ 基板
１１ 絶縁膜
１２ 半導体膜
１２ａ 凸部
１３ 結晶性半導体膜
１４ 結晶性半導体膜
１４ａ チャネル形成領域
１４ｂ 高濃度不純物領域
１７ ゲート絶縁膜
１８ ゲート電極
１９ 層間絶縁膜
２０ 電極
４１ 絶縁膜
４２ 半導体膜
４３ 結晶性半導体膜
４４ 結晶性半導体膜
５０ 基板
５１ 絶縁膜
５２ 半導体膜
５３ 保護絶縁膜
５４ 光吸収膜
５６ 結晶性半導体膜
５７ 結晶性半導体膜
５８ 絶縁膜
７０ 基板
７１ 絶縁膜
７２ 半導体膜
７４ 反射防止膜
７６ 結晶性半導体膜
７７ 結晶性半導体膜

Claims (26)

  1. 基板上に、断面形状が三角形である複数の凸部を表面に有する半導体膜を形成し、
    前記半導体膜の上方からレーザビームを照射して、前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  2. 基板上に、複数の錐体状の凸部を表面に有する半導体膜を形成し、
    前記半導体膜の上方からレーザビームを照射して、前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  3. 基板上に、表面に複数の三角柱状の凸部を有する半導体膜を形成し、
    前記半導体膜の上方からレーザビームを照射して、前記半導体膜を結晶化し、
    前記凸部の断面形状が三角形になるように、前記凸部を形成することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか１項において、
    前記凸部の断面の三角形は、前記凸部の先端に対応する頂角が８０°以下であることを特徴とする半導体装置の作製方法。
  5. 基板上に、断面形状が三角形である複数の凸部を表面に有する絶縁膜を形成し、
    前記絶縁膜の表面に接して半導体膜を形成し、
    前記半導体膜の上方からレーザビームを照射して、前記半導体膜を結晶化する半導体装置の作製方法。
  6. 基板上に、表面に複数の錐体状の凸部を有する絶縁膜を形成し、
    前記絶縁膜の表面に接して半導体膜を形成し、
    前記半導体膜の上方からレーザビームを照射して、前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  7. 基板上に、表面に複数の三角柱状の凸部を有する絶縁膜を形成し、
    前記絶縁膜の表面に接して半導体膜を形成し、
    前記半導体膜の上方からレーザビームを照射して、前記半導体膜を結晶化し、
    前記凸部の断面形状が三角形になるように、前記凸部を形成することを特徴とする半導体装置の作製方法。
  8. 請求項５乃至７のいずれか１項において、
    前記凸部の断面の三角形は、前記凸部の先端に対応する頂角が１４０°以下であることを特徴とする半導体装置の作製方法。
  9. 基板上に、半導体膜を形成し、
    前記半導体膜上に、断面形状が三角形である複数の凸部を表面に有する光吸収膜を形成し、
    前記光吸収膜の上方からレーザビームを照射して、前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  10. 基板上に、半導体膜を形成し、
    前記半導体膜上に、複数の錐体状の凸部を表面に有する光吸収膜を形成し、
    前記光吸収膜の上方からレーザビームを照射して、前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  11. 基板上に、半導体膜を形成し、
    前記半導体膜上に、表面に複数の三角柱状の凸部を有する光吸収膜を形成し、
    前記光吸収膜の上方からレーザビームを照射して、前記半導体膜を結晶化し、
    前記凸部の断面形状が三角形になるように、前記凸部を形成することを特徴とする半導体装置の作製方法。
  12. 請求項９乃至１１のいずれか１項において、
    前記光吸収膜の厚さは、前記レーザビームの波長以下、前記波長の１／３以上であることを特徴とする半導体装置の作製方法。
  13. 請求項９乃至１１のいずれか１項において、
    前記光吸収膜の厚さは、６００ｎｍ以下１００ｎｍ以上であることを特徴とする半導体装置の作製方法。
  14. 請求項９乃至１３のいずれか１項において、
    前記凸部の断面の三角形は、底辺の長さが前記レーザビームの波長以下、前記波長の１／３以上であることを特徴とする半導体装置の作製方法。
  15. 請求項９乃至１３のいずれか１項において、
    前記凸部の断面の三角形は、底辺の長さが、６００ｎｍ以下１００ｎｍ以上であることを特徴とする半導体装置の作製方法。
  16. 請求項９乃至１５のいずれか１項において、
    前記光吸収膜は、金属膜であることを特徴とする半導体装置の作製方法。
  17. 請求項９乃至１６のいずれか１項において、
    前記半導体膜上に、絶縁膜を形成し、
    前記絶縁膜上に光吸収膜を形成することを特徴とする半導体装置の作製方法。
  18. 基板上に、半導体膜を形成し、
    前記半導体膜上に、断面形状が三角形である複数の凸部を表面に有する透光性の膜を形成し、
    前記透光性の膜の上方からレーザビームを照射して、前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  19. 基板上に、半導体膜を形成し、
    前記半導体膜上に、複数の錐体状の凸部を表面に有する透光性の膜を形成し、
    前記透光性の膜の上方からレーザビームを照射して、前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  20. 基板上に、半導体膜を形成し、
    前記半導体膜上に、表面に複数の三角柱状の凸部を有する透光性の膜を形成し、
    前記透光性の膜の上方からレーザビームを照射して、前記半導体膜を結晶化し、
    前記凸部の断面形状が三角形になるように、前記凸部を形成することを特徴とする半導体装置の作製方法。
  21. 請求項１８乃至２０のいずれか１項において、
    前記透光性の膜の厚さは、前記レーザビームの波長以下、前記波長の１／３以上であることを特徴とする半導体装置の作製方法。
  22. 請求項１８乃至２０のいずれか１項において、
    前記透光性の膜の厚さは、６００ｎｍ以下１００ｎｍ以上であることを特徴とする半導体装置の作製方法。
  23. 請求項１８乃至２２のいずれか１項において、
    前記凸部の断面の三角形は、底辺の長さが前記レーザビームの波長以下、前記波長の１／３以上であることを特徴とする半導体装置の作製方法。
  24. 請求項１８乃至２２のいずれか１項において、
    前記凸部の断面の三角形は、底辺の長さが、６００ｎｍ以下１００ｎｍ以上であることを特徴とする半導体装置の作製方法。
  25. 請求項１乃至２４のいずれか１項において、
    前記レーザビームは、連続発振レーザ、または疑似連続発振レーザから射出されたビームであることを特徴とする半導体装置の作製方法。
  26. 請求項１乃至２５のいずれか１項において、
    前記レーザビームの波長は、４００ｎｍ以上５６５ｎｍ以下であることを特徴とする半導体装置の作製方法。
JP2007306733A 2006-12-04 2007-11-28 半導体装置の作製方法 Expired - Fee Related JP5264017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007306733A JP5264017B2 (ja) 2006-12-04 2007-11-28 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006327584 2006-12-04
JP2006327584 2006-12-04
JP2007306733A JP5264017B2 (ja) 2006-12-04 2007-11-28 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008166738A true JP2008166738A (ja) 2008-07-17
JP2008166738A5 JP2008166738A5 (ja) 2010-10-21
JP5264017B2 JP5264017B2 (ja) 2013-08-14

Family

ID=39476155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007306733A Expired - Fee Related JP5264017B2 (ja) 2006-12-04 2007-11-28 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8338278B2 (ja)
JP (1) JP5264017B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272612A (ja) * 2009-05-20 2010-12-02 Sony Corp 固体撮像装置とその製造方法および撮像装置
US8524549B2 (en) 2010-08-25 2013-09-03 Samsung Display Co., Ltd. Method of fabricating thin-film transistor substrate
JP2015035606A (ja) * 2010-02-26 2015-02-19 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102956713B (zh) 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102969250B (zh) * 2012-11-22 2015-08-19 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145316A (en) * 1981-03-04 1982-09-08 Toshiba Corp Manufacture of semicondcutor device
JPS62160712A (ja) * 1986-01-09 1987-07-16 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6477112A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
JPH01258413A (ja) * 1988-04-08 1989-10-16 Hitachi Ltd 半導体装置の製造方法
JPH03286520A (ja) * 1990-04-02 1991-12-17 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JP2003338508A (ja) * 2002-02-22 2003-11-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004343009A (ja) * 2003-05-19 2004-12-02 Hitachi Cable Ltd レーザー照射装置及びレーザー照射方法
JP2004343007A (ja) * 2003-05-19 2004-12-02 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP4601731B2 (ja) * 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP2001272505A (ja) * 2000-03-24 2001-10-05 Japan Science & Technology Corp 表面処理方法
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
JP2003168646A (ja) 2001-12-04 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
JP4197100B2 (ja) * 2002-02-20 2008-12-17 大日本印刷株式会社 反射防止物品
JP3773865B2 (ja) * 2002-03-06 2006-05-10 三洋電機株式会社 導光板および表示装置
JP2003279705A (ja) * 2002-03-25 2003-10-02 Sanyo Electric Co Ltd 反射防止部材
JP3910926B2 (ja) * 2003-02-26 2007-04-25 株式会社東芝 表示装置用透明基板の製造方法
JP4165305B2 (ja) * 2003-06-10 2008-10-15 ソニー株式会社 結晶質半導体材料の製造方法および半導体装置の製造方法
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP4552447B2 (ja) * 2004-02-09 2010-09-29 株式会社日立製作所 前面板およびそれを用いた表示装置
JP2006171229A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 無反射構造及び無反射構造を有する光学素子、ならびにその製造方法及びその製造方法に用いるマスク
WO2007046290A1 (en) 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8278739B2 (en) * 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
TWI438823B (zh) * 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145316A (en) * 1981-03-04 1982-09-08 Toshiba Corp Manufacture of semicondcutor device
JPS62160712A (ja) * 1986-01-09 1987-07-16 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6477112A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
JPH01258413A (ja) * 1988-04-08 1989-10-16 Hitachi Ltd 半導体装置の製造方法
JPH03286520A (ja) * 1990-04-02 1991-12-17 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JP2003338508A (ja) * 2002-02-22 2003-11-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004343009A (ja) * 2003-05-19 2004-12-02 Hitachi Cable Ltd レーザー照射装置及びレーザー照射方法
JP2004343007A (ja) * 2003-05-19 2004-12-02 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272612A (ja) * 2009-05-20 2010-12-02 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP2015035606A (ja) * 2010-02-26 2015-02-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9911625B2 (en) 2010-02-26 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8524549B2 (en) 2010-08-25 2013-09-03 Samsung Display Co., Ltd. Method of fabricating thin-film transistor substrate

Also Published As

Publication number Publication date
US8338278B2 (en) 2012-12-25
US20080131663A1 (en) 2008-06-05
JP5264017B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
US7598565B2 (en) Semiconductor memory element, semiconductor memory device and method of fabricating the same
JP2020123724A (ja) 発光装置
JP4954495B2 (ja) 半導体装置の作製方法
US7972943B2 (en) Manufacturing method of semiconductor device
US7563661B2 (en) Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
JP5264017B2 (ja) 半導体装置の作製方法
JP5526208B2 (ja) 半導体装置および半導体装置の作製方法
JP5121145B2 (ja) 半導体装置の作製方法
JP5352040B2 (ja) 半導体装置の作製方法
JP4942950B2 (ja) 半導体装置の作製方法
JP4754918B2 (ja) 半導体装置の作製方法
JP5094099B2 (ja) 半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP2006148086A (ja) レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
JP5214213B2 (ja) 記憶装置の駆動方法
JP3993630B2 (ja) 半導体装置の作製方法
JP4421197B2 (ja) 半導体装置の作製方法
JP2004297055A (ja) 半導体装置の作製方法およびレーザ照射方法、並びにレーザ照射装置。
JP5121207B2 (ja) 半導体装置及びその作製方法
JP2003233326A (ja) アクティブマトリクス型表示装置及びその作製方法
JP2003233333A (ja) パッシブマトリクス型表示装置
JP3934538B2 (ja) 半導体装置の作製方法
JP2007235118A (ja) 半導体膜の結晶化方法、半導体装置の製造方法、及びレーザ照射装置
JP2007194605A (ja) レーザ照射装置、及び半導体装置の作製方法
JP2004128217A (ja) 薄膜トランジスタ及びその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5264017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees