TWI671883B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI671883B
TWI671883B TW103109553A TW103109553A TWI671883B TW I671883 B TWI671883 B TW I671883B TW 103109553 A TW103109553 A TW 103109553A TW 103109553 A TW103109553 A TW 103109553A TW I671883 B TWI671883 B TW I671883B
Authority
TW
Taiwan
Prior art keywords
type transistor
insulating layer
electrode
gate
oxide semiconductor
Prior art date
Application number
TW103109553A
Other languages
English (en)
Other versions
TW201426978A (zh
Inventor
山崎舜平
小山潤
今井馨太郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201426978A publication Critical patent/TW201426978A/zh
Application granted granted Critical
Publication of TWI671883B publication Critical patent/TWI671883B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明之目的為提供具有新結構的半導體裝置。所揭示的是包含第一電晶體和第二電晶體的半導體裝置，該第一電晶體包含在含有半導體材料基板上的通道形成區、將該通道形成區夾雜於其間所形成的雜質區、在該通道形成區之上的第一閘極絕緣層、在該第一閘極絕緣層之上的第一閘極電極、及電連接至該雜質區的第一源極電極和第一汲極電極；該第二電晶體包含在該含有半導體材料基板上的第二閘極電極、在該第二閘極電極之上的第二閘極絕緣層、在該第二閘極絕緣層之上的氧化物半導體層、及電連接至該氧化物半導體層的第二源極電極和第二汲極電極。

Description

半導體裝置
本發明之技術領域關於半導體裝置及半導體裝置之製造方法。應注意的是，此處半導體裝置指的是利用半導體特性運作的一般元件和裝置。
金屬氧化物種類繁多，且金屬氧化物有各種應用。氧化銦是已知的材料，且被用於液晶顯示裝置等中所需的透明電極。
某些金屬氧化物具有半導體特性。具有半導體特性之金屬氧化物的範例有：氧化鎢、氧化錫、氧化銦、氧化鋅等。具有由任何此種金屬氧化物所製成之通道形成區的薄膜電晶體已被描述(例如，參見專利文獻1至4及非專利文獻1等)。
順帶一提，不只單一成分氧化物，多成分氧化物亦被稱為金屬氧化物。例如，同系化合物InGaO3(ZnO)m(m為自然數)為已知的包含In、Ga及Zn的多成分氧化物(例如，參見非專利文獻2至4等)。
具有此種In-Ga-Zn基氧化物的氧化物半導體亦已知適用於薄膜電晶體的通道形成層(例如，參見專利文獻5、非專利文獻5及6等)。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請案號第S60-198861號
[專利文獻2]日本公開專利申請案號第H8-264794號
[專利文獻3]PCT國際申請案第H11-505377號之日文翻譯
[專利文獻4]日本公開專利申請案號第2000-150900號
[專利文獻5]日本公開專利申請案號第2004-103957號
[非專利文獻1]M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor", Appl. Phys. Lett., 17 June 1996, Vol. 68, p. 3650-3652
[非專利文獻2]M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃", J. Solid State Chem., 1991, Vol. 93, p. 298-315
[非專利文獻3]Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3 (ZnO)m (m = 3, 4, and 5), InGaO3 (ZnO)3, and Ga2O3 (ZnO)m (m = 7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System", J. Solid State Chem., 1995, Vol. 116, p. 170-178
[非專利文獻4]M. Nakamura, N. Kimizuka, T. Mohri, and M. Isobe, "Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides (InFeO3 (ZnO)m) (m：natural number) and related compounds", KOTAI BUTSURI (SOLID STATE PHYSICS), 1993, Vol. 28, No. 5, p. 317-327
[非專利文獻5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor", SCIENCE, 2003, Vol. 300, p. 1269-1272
[非專利文獻6]K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, 2004, Vol. 432 p. 488-492
場效電晶體，其為半導體裝置的典型範例，通常使用 例如矽的材料來形成。然而，使用矽等的半導體裝置並不具有適當的開關特性；例如，問題為，在CMOS反相器電路的製造情況中，半導體裝置因為顯著高的流過電流而損壞，且因為顯著高的流過電流而使電力消耗增加。
此外，使用矽等的半導體裝置的關閉狀態電流(亦稱為漏電流)並未低至實質零。因此，不論半導體裝置的預期行為，產生輕微電流的流動，且因此在電荷保留半導體裝置，例如記憶體或液晶顯示，的製造情形中，很難確保電荷保留的適當周期。另一個問題為，電力消耗因為關閉狀態電流而增加。
有鑑於此，本發明之一實施例的目的為提供具有新結構的半導體裝置，其可解決上述問題。
本發明之一實施例為半導體裝置，其具有使用氧化物半導體的電晶體及使用氧化物半導體之外的材料的電晶體的堆疊。例如，半導體裝置可採用下列結構。
本發明之一實施例為包含第一電晶體和第二電晶體的半導體裝置，該第一電晶體包含在含有半導體材料基板中的通道形成區、將該通道形成區夾雜於其間所形成的雜質區、在該通道形成區之上的第一閘極絕緣層、在該第一閘極絕緣層之上的第一閘極電極、及電連接至該雜質區的第一源極電極和第一汲極電極；該第二電晶體包含在該含有半導體材料基板上的第二閘極電極、在該第二閘極電極之上的第二閘極絕緣層、在該第二閘極絕緣層之上的氧化物半導體層、及電連接至該氧化物半導體層的第二源極電極 和第二汲極電極。
較佳為，在上述結構中，第一閘極電極和第二閘極電極彼此電連接，且第一源極電極或第一汲極電極之其中一者電連接至第二源極電極或第二汲極電極之其中一者。此外，較佳為，第一電晶體為p型電晶體(p通道電晶體)，第二電晶體為n型電晶體(n通道電晶體)。
或者，在上述結構中，第一閘極電極電連接至第二源極電極或第二汲極電極。
較佳為，在上述結構中，包含半導體材料的基板為單晶半導體基板或SOI基板。特別是，半導體材料較佳為矽。
較佳為，在上述結構中，氧化物半導體層包含In-Ga-Zn-O基氧化物半導體材料。特別是，氧化物半導體層較佳包含In2Ga2ZnO7晶體。此外，較佳為，氧化物半導體層的氫濃度為5×1019atoms/cm3或更少。此外，較佳為，第二電晶體的關閉狀態電流為1×10-13A或更少。
在上述結構中，第二電晶體可被設置於與第一電晶體重疊的區域中。
應注意第一源極電極或第一汲極電極可使用與第二源極電極或第二汲極電極相同的導電層來形成。換句話說，第二源極電極或第二汲極電極可部分作用如同第一源極電極或第一汲極電極，第一源極電極或第一汲極電極可部分作用如同第二源極電極或第二汲極電極。
應注意在此說明書中，於描述元件之間的具體關係時 ，「之上」及「之下」的詞並不一定表示「正上方」及「正下方」。例如，「第一閘極電極在閘極絕緣層之上」的描述可對應於在閘極絕緣層和第一閘極電極之間有額外元件的情形。「之上」及「之下」的詞僅用於方便描述且可互換，除非另有規定。
在此說明書中，「電極」或「佈線」的詞並不限於元件的功用。例如，可使用「電極」作為部分的「佈線」，且可使用「佈線」作為部分的「電極」。此外，「電極」或「佈線」的詞亦可表示例如複數的「電極」和「佈線」的組合。
通常，「SOI基板」的詞表示具有矽半導體層於絕緣表面之上的基板。在此說明書中，「SOI基板」的詞亦表示具有使用矽以外的材料的半導體層於絕緣表面之上的基板。換句話說，包含於「SOI基板」中的半導體層並不侷限於矽半導體層。此外，「SOI基板」中的基板並不侷限於例如矽晶圓的半導體基板，且可以是非半導體基板，例如玻璃基板、石英基板、藍寶石基板和金屬基板。換句話說，「SOI基板」亦包含具有絕緣表面的導電基板或具有半導體材料層於絕緣基板之上的基板。此外，在此說明書等中，「半導體基板」表示僅有半導體材料的基板，亦表示包含半導體材料之材料的傳統基板。換句話說，在此說明書中，「SOI基板」亦包含於半導體基板的廣泛類別中。
本發明之一實施例提供半導體裝置，其包含使用氧化 物半導體之外的材料的電晶體在其下部，使用氧化物半導體的電晶體在其上部。
使用氧化物半導體之外的材料的電晶體和使用氧化物半導體的電晶體的組合，允許需要不同於使用氧化物半導體的電晶體的電特性之電特性的半導體裝置的製造(例如，載體特性的差異，其對元素行為具有影響)。
此外，使用氧化物半導體的電晶體具有好的開關特性，使得可利用此特性製造優良的半導體裝置。例如，CMOS反相器電路可降低流過電流至足夠的程度，藉此減少半導體裝置的電力消耗，及防止因為大電流造成的半導體裝置的損害。此外，使用氧化物半導體的電晶體具有極低的關閉狀態電流，且因此使用此電晶體可降低半導體裝置的電力消耗。
100‧‧‧基板
102‧‧‧保護層
104‧‧‧半導體區
106‧‧‧元件絕緣絕緣層
108a‧‧‧閘極絕緣層
108b‧‧‧閘極絕緣層
110a‧‧‧閘極電極
110b‧‧‧閘極佈線
110c‧‧‧佈線
112‧‧‧絕緣層
114‧‧‧雜質區
116‧‧‧通道形成區
118‧‧‧側壁絕緣層
120‧‧‧重摻雜區
122‧‧‧金屬層
124‧‧‧金屬化合物區
126‧‧‧層間絕緣層
128‧‧‧層間絕緣層
130a‧‧‧源極或汲極電極
130b‧‧‧源極或汲極電極
130c‧‧‧源極或汲極電極
130d‧‧‧源極或汲極電極
130e‧‧‧電極
132‧‧‧絕緣層
134‧‧‧導電層
136a‧‧‧電極
136b‧‧‧電極
136c‧‧‧閘極電極
136d‧‧‧電極
136e‧‧‧電極
136f‧‧‧閘極電極
138‧‧‧閘極絕緣層
140‧‧‧氧化物半導體層
142a‧‧‧源極或汲極電極
142b‧‧‧源極或汲極電極
144‧‧‧保護絕緣層
146‧‧‧層間絕緣層
148‧‧‧導電層
150a‧‧‧電極
150b‧‧‧電極
150c‧‧‧電極
150d‧‧‧電極
150e‧‧‧電極
150f‧‧‧電極
152‧‧‧絕緣層
154a‧‧‧電極
154b‧‧‧電極
154c‧‧‧電極
154d‧‧‧電極
154e‧‧‧電極
160‧‧‧p型電晶體
162‧‧‧n型電晶體
164‧‧‧p型電晶體
166‧‧‧n型電晶體
200‧‧‧基板
206‧‧‧元件隔離絕緣層
208a‧‧‧閘極絕緣層
210a‧‧‧閘極電極
214‧‧‧雜質區
216‧‧‧通道形成區
218‧‧‧側壁絕緣層
220‧‧‧重摻雜區
224‧‧‧金屬化合物區
226‧‧‧層間絕緣層
228‧‧‧絕緣層
230a‧‧‧源極或汲極電極
230b‧‧‧源極或汲極電極
230c‧‧‧電極
232‧‧‧絕緣層
236a‧‧‧電極
236b‧‧‧電極
236c‧‧‧閘極電極
238‧‧‧閘極絕緣層
240‧‧‧氧化物半導體層
242a‧‧‧源極或汲極電極
242b‧‧‧源極或汲極電極
244‧‧‧保護絕緣層
246‧‧‧層間絕緣層
250a‧‧‧電極
250b‧‧‧電極
250c‧‧‧電極
250d‧‧‧電極
250e‧‧‧電極
252‧‧‧絕緣層
254a‧‧‧電極
254b‧‧‧電極
254c‧‧‧電極
254d‧‧‧電極
260‧‧‧電晶體
262‧‧‧電晶體
301‧‧‧主體
302‧‧‧外殼
303‧‧‧顯示部
304‧‧‧鍵盤
311‧‧‧主體
312‧‧‧電筆
313‧‧‧顯示部
314‧‧‧操作鍵
315‧‧‧外部介面
320‧‧‧電子書
321‧‧‧外殼
323‧‧‧外殼
325‧‧‧顯示部
327‧‧‧顯示部
331‧‧‧電源按鈕
333‧‧‧控制鍵
335‧‧‧揚聲器
337‧‧‧樞紐
340‧‧‧外殼
341‧‧‧外殼
342‧‧‧顯示面板
343‧‧‧揚聲器
344‧‧‧麥克風
345‧‧‧控制鍵
346‧‧‧指向裝置
347‧‧‧相機鏡頭
348‧‧‧外部連接端子
349‧‧‧太陽能電池
350‧‧‧外部記憶體插槽
361‧‧‧主體
363‧‧‧觀景窗
364‧‧‧操作開關
365‧‧‧顯示部B
366‧‧‧電池
367‧‧‧顯示部A
370‧‧‧電視機
371‧‧‧外殼
373‧‧‧顯示部
375‧‧‧腳座
377‧‧‧顯示部
379‧‧‧控制鍵
380‧‧‧遙控器
400‧‧‧基板
406‧‧‧元件隔離絕緣層
408a‧‧‧閘極絕緣層
410a‧‧‧閘極電極
410b‧‧‧閘極佈線
414‧‧‧雜質區
416‧‧‧通道形成區
418‧‧‧側壁絕緣層
420‧‧‧重摻雜區
424‧‧‧金屬化合物區
426‧‧‧層間絕緣層
428‧‧‧層間絕緣層
430a‧‧‧源極或汲極電極
430b‧‧‧源極或汲極電極
430c‧‧‧源極或汲極電極
432‧‧‧絕緣層
436a‧‧‧電極
436b‧‧‧電極
436c‧‧‧閘極電極
438‧‧‧閘極絕緣層
440‧‧‧氧化物半導體層
442a‧‧‧源極或汲極電極
442b‧‧‧源極或汲極電極
444‧‧‧保護絕緣層
446‧‧‧層間絕緣層
450a‧‧‧電極
450b‧‧‧電極
450c‧‧‧電極
450d‧‧‧電極
450e‧‧‧電極
452‧‧‧絕緣層
454a‧‧‧電極
454b‧‧‧電極
454c‧‧‧電極
454d‧‧‧電極
460‧‧‧p型電晶體
462‧‧‧電晶體
464‧‧‧n型電晶體
圖1A為顯示半導體裝置的橫截面圖，圖1B為其平面圖。
圖2為顯示半導體裝置的電路圖。
圖3A為顯示半導體裝置的橫截面圖，圖3B為其平面圖。
圖4A至4H為顯示半導體裝置之製造方法的橫截面圖。
圖5A至5G為顯示半導體裝置之製造方法的橫截面圖。
圖6A至6D為顯示半導體裝置之製造方法的橫截面圖。
圖7A為顯示半導體裝置的橫截面圖，圖7B為其平面圖。
圖8為顯示顯示半導體裝置的電路圖。
圖9A為顯示半導體裝置的橫截面圖，圖9B為其平面圖。
圖10顯示半導體裝置的電路圖。
圖11A至11F為說明使用半導體裝置之電子機器的圖示。
下文中，將參照圖示說明本發明之實施例。應注意的是本發明並不侷限於以下的說明，且熟習此技藝者將可輕易瞭解各式改變及修改可在沒有偏離本發明的精神及範圍下被實施。因此，本發明不應受限於下面的實施例之描述。
應注意在某些例子中，為了便於理解，圖示中之各元件的位置、大小、範圍並非實際的位置、大小、範圍。
應注意在此說明書中，為了避免元件間的混淆，使用例如「第一」、「第二」和「第三」之序數詞，該等詞並不使用數字表示地限制該等元件。
(實施例1)
在此實施例中，將參照圖1A及1B、圖2、圖3A及3B、圖4A至4H、圖5A至5G、和圖6A至6D，說明依據本發明之一實施例的半導體裝置的結構及製造方法。
<半導體裝置的結構>
圖1A顯示依據此實施例之半導體裝置的橫截面圖。圖1B顯示依據此實施例之半導體裝置的平面圖。此處，圖1A對應於圖1B中所示之A1-A2區及D1-D2區。圖1A及1B中所示之半導體裝置包含p型電晶體160在其下部及使用氧化物半導體的n型電晶體162在其上部。
p型電晶體160包括通道形成區116在包含半導體材料的基板100中；雜質區114及重摻雜區120，雜質區114及重摻雜區120的組合可單純被稱為雜質區，在雜質區之間夾雜通道形成區116；閘極絕緣層108a在通道形成區116之上；閘極電極110a在閘極絕緣層108a之上；源極或汲極電極130a電連接至在通道形成區116之一側上的第一雜質區114；源極或汲極電極130b電連接至在通道形成區116之另一側上的第二雜質區114。
此處，側壁絕緣層118形成於閘極電極110a側之上。此外，當由上看時，至少部分之側壁絕緣層118被包含於形成在基板100之區域中的重摻雜區120之間，且金屬化合物區124存在於重摻雜區120之上。此外，形成元件絕緣絕緣層106於基板100之上以圍繞p型電晶體160，且形成層間絕緣層126和層間絕緣層128以覆蓋p型電晶 體160。經由層間絕緣層126和層間絕緣層128中的開孔，源極或汲極電極130a電連接至在通道形成區116之一側上的第一金屬化合物區124，源極或汲極電極130b電連接至在通道形成區116之另一側上的第二金屬化合物區124。換句話說，源極或汲極電極130a經由在通道形成區116之一側上的第一金屬化合物區124，電連接至在通道形成區116之一側上的第一重摻雜區120及第一雜質區114，源極或汲極電極130b經由在通道形成區116之另一側上的第二金屬化合物區124電連接至在通道形成區116之另一側上的第二重摻雜區120及第二雜質區114。
n型電晶體162包括在層間絕緣層128之上的閘極電極136c；在閘極電極136c之上的閘極絕緣層138；在閘極絕緣層138之上的氧化物半導體層140；及在氧化物半導體層140之上且電連接至氧化物半導體層140的源極或汲極電極142a及源極或汲極電極142b。
此處，形成n型電晶體162之閘極電極136c，以被嵌入於在層間絕緣層128之上的絕緣層132中。此外，與閘極電極136c之情況相同，形成電極136a及電極136b，以位於p型電晶體160之源極及汲極電極130a及130b上。
形成保護絕緣層144於n型電晶體162之上，以與氧化物半導體層140之部分接觸。形成層間絕緣層146於保護絕緣層144之上。此處，保護絕緣層144及層間絕緣層146設置有到達源極或汲極電極142a及源極或汲極電極 142b的開孔。電極150c及電極150d之各者經由開孔與源極或汲極電極142a及源極或汲極電極142b之其中一者接觸。與電極150c及電極150d之情況相同，形成電極150a及電極150b，經由閘極絕緣層138、保護絕緣層144和層間絕緣層146中的開孔，分別與電極136a及電極136b接觸。
氧化物半導體層140較佳具有高純度，藉由適當地去除例如氫的雜質而製成。具體地，氧化物半導體層140的氫濃度係5×1019atoms/cm3或更低。較佳地，氧化物半導體層140的氫濃度係5×1018atoms/cm3或更低，且更佳地係5×1017atoms/cm3或更低。藉由使用以適當的降低氫濃度製成之具有高純度的氧化物半導體層140，n型電晶體162可具有優良的關閉狀態電流特性。例如，當汲極電壓Vd為+1或+10V且閘極電壓Vg在-20至-5V的範圍之間，關閉狀態電流係1×10-13A或更少。因此，藉由使用以適當的降低氫濃度製成之具有高純度的氧化物半導體層140，n型電晶體162的關閉狀態電流被降低，藉此導致半導體裝置具有優良的特性。應注意上述氧化物半導體層的氫濃度係由SIMS(二次離子質譜儀)所測量。
形成絕緣層152於層間絕緣層146之上。形成電極154a、電極154b及電極154c已被嵌入於絕緣層152之中。此處，電極154a與電極150a接觸，電極154b與電極150b及150c接觸，以及電極154c與電極150d接觸。
換句話說，在圖1A及1B中所示之半導體裝置中，p 型電晶體160之源極或汲極電極130b經由電極136b、電極150b、電極154b及電極150c，電連接至n型電晶體162之源極或汲極電極142a。
此外，p型電晶體160之閘極電極110a經由置於層間絕緣層126及層間絕緣層128中的電極，電連接至n型電晶體162之閘極電極136c。
應注意p型電晶體160的源極或汲極電極130a，經由電極154a、電極150a和電極136a，電連接至電源供應線以供應第一電位。n型電晶體162的源極或汲極電極142b，經由電極154c和電極150d，電連接至電源供應線以供應第二電位。
圖2顯示CMOS反相器電路的等效電路，該CMOS反相器電路中p型電晶體160以互補的方式連接到n型電晶體162。圖2顯示描繪於圖1A和1B中的半導體裝置的範例，該半導體裝置中，施加正電位VDD至電極154a，且施加接地電位GND至電極154c。應注意接地電位GND亦可被稱為負電位VDL。
接著，將參考圖3A和3B說明具有與上述半導體裝置之基板相同的基板之半導體裝置，該半導體裝置中僅單獨使用n型電晶體或p型電晶體。圖3A顯示在下部中的p型電晶體164之橫截面圖，和在上部中使用氧化物半導體的n型電晶體166。圖3B顯示相同的平面圖。應注意圖3A係顯示圖3B中的B1-B2區域和C1-C2區域的橫截面圖。在圖3A和3B中，與圖1A和1B中相同之元件以 相同於圖1A和1B中的標號來標號。
首先，將說明p型電晶體164之結構和電連接。p型電晶體164的源極或汲極電極130c及源極或汲極電極130d分別電連接至電極136d及電極136e，電極136d及電極136e被形成以將它們嵌入絕緣層132之中。電極136d及電極136e分別電連接至電極150e及電極150f，電極150e及電極150f被形成以嵌入於閘極絕緣層138、保護絕緣層144和層間絕緣層146之中。電極150e及電極150f分別電連接至電極154d及電極154e，電極154d及電極154e被形成以嵌入於絕緣層152之中。因此，p型電晶體164的源極或汲極電極130c，經由電極136d、電極150e和電極154d，電連接至供應第一電位的電源供應線，且源極或汲極電極130d經由電極136e、電極150f和電極154e電連接至供應第二電位的電源供應線。因此，p型電晶體164可被單獨使用。
接著，將說明n型電晶體166之結構和電連接。形成閘極絕緣層108b於元件絕緣絕緣層106之上。設置閘極佈線110b於閘極絕緣層108b之上。閘極佈線110b電連接至電極130e，電極130e被形成以嵌入於層間絕緣層126和層間絕緣層128之中。電極130e電連接至閘極電極136f，閘極電極136f被形成以嵌入於絕緣層132之中。因此，n型電晶體166的閘極電極136f經由電極130e電連接至閘極佈線110b，使得n型電晶體166可被單獨使用。
<半導體裝置之製造方法>
接著，將描述上述半導體裝置之製造方法的範例。首先，將描述在下部之p型電晶體的製造方法，然後描述在上部之n型電晶體的製造方法。
<P型電晶體之製造方法>
首先，準備包含半導體材料的基板100(見圖4A)。可使用矽、碳矽等的單晶半導體基板；微晶半導體基板；矽鍺等的化合物半導體基板；SOI基板等，作為包含半導體材料的基板100。此處，說明使用單晶矽基板作為包含半導體材料的基板100之情況的範例。應注意，通常，"SOI基板"意指具有矽半導體層在其絕緣表面上之半導體基板。在本說明書中，"SOI基板"亦指具有使用矽以外之材料的半導體層在其絕緣表面上之基板。換句話說，包含於"SOI基板"中的半導體層並不局限於矽半導體層。SOI基板之範例包含絕緣基板，例如具有半導體層在其表面上之玻璃，具有絕緣層於半導體層及絕緣基板之間。
形成作為遮罩用以形成絕緣元件絕緣層之保護層102於基板100之上(見圖4A)。例如，可使用氧化矽、氮化矽、氮氧化矽等的絕緣層作為保護層102。應注意在此步驟之前和之後，可添加供給n型導電性的雜質元素或供給p型導電性的雜質元素至基板100，以控制電晶體的臨界電壓。在使用矽作為半導體的情況中，可使用磷、砷等 作為供給n型導電性的雜質。另一方面，可使用硼、鋁、鎵等作為供給p型導電性的雜質。
接著，使用保護層102來蝕刻基板100之未被保護層102覆蓋的區域(暴露區)作為遮罩。因此，形成絕緣半導體區104(見圖4B)。雖然較佳採用乾蝕刻作為蝕刻，亦可採用濕蝕刻作為蝕刻。可依據待被蝕刻之層的材質來選擇蝕刻氣體和蝕刻劑。
接著，形成絕緣層以覆蓋半導體區104，且選擇性地蝕刻覆蓋半導體區104的絕緣層區域，形成元件絕緣絕緣層106(見圖4B)。使用氧化矽、氮化矽、氮氧化矽等形成絕緣層。移除半導體區104之上的絕緣層的方法包括蝕刻、拋光，例如CMP等，且任一方法係可實施的。應注意在形成半導體區104之後，或在形成元件絕緣絕緣層106之後，移除保護層102。
接著，形成絕緣層於半導體區104之上，以及形成包含導電物質之層於該絕緣層之上。
建議將成為閘極絕緣層的絕緣層具有單層結構或膜的層狀結構，包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等，由CVD、濺鍍等所獲得。或者，可藉由高密度電漿處理或熱氧化處理，氧化或氮化半導體區104之表面來形成絕緣層。例如，可使用例如He、Ar、Kr或Xe的稀有氣體以及氧、氧化氮、氨、氮、氫的混合氣體來實施高密度電漿處理。絕緣層的厚度並無特別限制；例如，絕緣層的厚度可在1至100nm之範圍內。
可使用金屬材料，例如鋁、銅、鈦、鉭和鎢，來形成包含導電材料之層。或者，可使用半導體材料，例如包含導電材料的多晶矽，來形成包含導電材料之層。形成包含導電材料之層的方法並無特別限制；各種沉積方法，例如汽相沉積、CVD、濺鍍和旋轉塗佈係可實施的。應注意在此實施例中，說明使用金屬材料形成包含導電材料之層的情況的範例。
在那之後，選擇性蝕刻絕緣層和包含導電材料之層，藉以形成閘極絕緣層108a及閘極電極110a(見圖4C)。應注意可在此處相同的形成步驟中，形成圖3A和3B中所示之閘極佈線110b。
接著，形成覆蓋閘極電極110a的絕緣層112(見圖4C)。然後，將硼(B)、鋁(Al)等添加到半導體區104，形成具有淺接面深度的雜質區114(見圖4C)。應注意藉由形成雜質區114，半導體區104之在閘極絕緣層108a之下的一部分成為通道形成區116(見圖4C)。此處，可適當地設定添加雜質的濃度；濃度較佳係依據半導體元素之微型化的程度提高。此處，採用在絕緣層112形成之後形成雜質區114之處理；或者，採用在形成雜質區114之後形成絕緣層112之處理。
接著，形成側壁絕緣層118(見圖4D)。可藉由形成覆蓋絕緣層112之絕緣層且在該絕緣層上實施高度各向異性蝕刻，自我對準地形成側壁絕緣層118。此處，部分蝕刻絕緣層112，使得閘極電極110a之頂表面和雜質區114 之頂表面被暴露。
接著，形成絕緣層以覆蓋閘極電極110a、雜質區114、側壁絕緣層118等。然後，將硼(B)、鋁(Al)等添加到絕緣層與雜質區114接觸之區域，藉此形成重摻雜區120(見圖4E)。在那之後，移除絕緣層，且形成金屬層122以覆蓋閘極電極110a、側壁絕緣層118、重摻雜區120等(見圖4E)。可以各種方法形成金屬層122，例如汽相沉積、濺鍍和旋轉塗佈。較佳是使用金屬材料形成金屬層122，該金屬材料可能藉由與包含在半導體區104中的半導體材料起反應而成為具有低電阻的金屬化合物。此種金屬材料的範例包括鈦、鉭、鎢、鎳、鈷和鉑金。
接著，實施熱處理，使得金屬層122與半導體材料起反應。因此，形成與重摻雜區120接觸的金屬化合物區124(見圖4F)。應注意當多晶矽等被用於閘極電極110a時，在閘極電極110a與金屬層122接觸之部分中亦形成金屬化合物區。
例如，可將閃光燈之照射用於上述熱處理。當然，可接受其他熱處理；為了改善有關金屬化合物之形成的化學反應的可控性，較佳地使用實現短暫熱處理的方法。應注意金屬化合物區具有充分的高導電性，因為其藉由金屬材料和半導體材料之反應而形成。金屬化合物區能充分降低電阻和改善元素特性。應注意在形成金屬化合物區124之後，移除金屬層122。
接著，形成層間絕緣層126及層間絕緣層128以覆蓋 在上述步驟中形成的元素(見圖4G)。可使用包含無機絕緣材料，例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁和氧化鉭，的材料形成層間絕緣層126和128。或者，可使用有機絕緣材料，例如聚醯亞胺和丙烯酸。雖然此處層間絕緣層126和層間絕緣層128形成兩層結構，層間絕緣層的結構並不侷限於此。在形成層間絕緣層128之後，較佳藉由CMP、蝕刻等平坦其表面。
在下一步驟中，在層間絕緣層中形成到達金屬化合物區124的開孔，且在開孔中形成源極或汲極電極130a及源極或汲極電極130b(其各者亦稱為源極佈線或汲極佈線)(見圖4H)。例如，以下列方式形成源極或汲極電極130a及源極或汲極電極130b：藉由PVD、CVD等在包含開孔的區域中形成導電層，然後，藉由蝕刻或CMP部分地移除導電層。
應注意在藉由移除部分導電層，形成源極或汲極電極130a及源極或汲極電極130b的情況中，較佳係將其表面處理成平坦的。例如，在已於包含開孔的區域中形成薄鈦膜或薄氮化鈦膜之後，形成嵌入於開孔中的鎢膜的情況中，之後實施的CMP可移除鎢膜、鈦膜、氮化鈦膜等之不需要的部分，並改善表面之平坦。藉由改善源極或汲極電極130a及源極或汲極電極130b之表面的平坦，可在之後的步驟中形成適當的電極、佈線、絕緣層、半導體層等。
雖然此處僅顯示與金屬化合物區124接觸的源極或汲極電極130a及源極或汲極電極130b，可在相同的形成步 驟中形成待與閘極電極110a等接觸的佈線。此外，同時，可形成連接電極130e，其與示於圖3A和3B中的閘極佈線110b接觸。源極或汲極電極130a及源極或汲極電極130b的材料並沒有特別的限制；可應用各種導電材料。例如，可應用導電材料，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧。
上述處理允許形成使用包含半導體材料之基板100的p型電晶體。在上述處理之後，可形成額外的佈線等。使用層間絕緣層及導電層之層狀結構的多層互連結構提供高度集成的半導體裝置。
<N型電晶體之製造方法>
接著，將參考圖5A至5G和圖6A至6D說明n型電晶體形成於層間絕緣層128之上的過程。圖5A至5G和圖6A至6D說明n型電晶體的製造方法，且顯示沿著圖1A和1B中之A1-A2區和D1-D2區的橫截面圖。應注意在圖5A至5G和圖6A至6D中，省略在n型電晶體之下的p型電晶體。
首先，形成絕緣層132於層間絕緣層128、源極或汲極電極130a及源極或汲極電極130b之上(見圖5A)。可藉由PVD、CVD等形成絕緣層132。可使用包含無機絕緣材料，例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、和氧化鉭，的材料形成絕緣層132。
接著，在絕緣層132中形成到達源極或汲極電極 130a之開孔，和到達源極或汲極電極130b之開孔。當時，在將形成閘極電極之區域中形成額外的開孔。然後，形成導電層134以填補該等開孔(見圖5B)。可使用遮罩以蝕刻等形成該等開孔。例如，可使用光罩藉由曝光形成遮罩。可使用濕蝕刻或乾蝕刻作為蝕刻；基於精細圖案化，乾蝕刻係較佳的。可藉由沉積法，例如PVD和CVD，形成導電層134。用於導電層134之材料的範例包括導電材料，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、和鈧；以及任何此等材料之合金及化合物(例如，氮化物)。
具體地，該方法可採用在包含開孔之區域中藉由PVD形成的薄鈦膜、藉由CVD形成的薄氮化鈦膜、和形成以填補該等開孔的鎢膜。此處，藉由PVD形成的鈦膜具有在具有較低電極(此處為源極或汲極電極130a或源極或汲極電極130b)之介面減少氧化物膜的功能，且因此減少較低電極的接觸電阻。稍後將形成的氮化鈦膜具有阻擋導電材料擴散的屏障功能。
在形成導電層134之後，藉由蝕刻或CMP移除部分的導電層134，且因此暴露絕緣層132，藉此形成電極136a、電極136b和閘極電極136c(見圖5C)。應注意當藉由移除部分的導電層134來形成電極136a、電極136b及閘極電極136c時，絕緣層132、電極136a、電極136b及閘極電極136c的表面被處理成平坦的係較佳的。藉由改善絕緣層132、電極136a、電極136b及閘極電極136c之表面的平坦，可在之後的步驟中形成適當的電極、佈線 、絕緣層、半導體層等。
接著，形成閘極絕緣層138以覆蓋絕緣層132、電極136a、電極136b及閘極電極136c(見圖5D)。可藉由CVD，濺鍍等形成閘極絕緣層138。閘極絕緣層138較佳包含氧化矽、氮化矽、氮氧化矽、氮氧化矽、氧化鋁等。應注意閘極絕緣層138具有單層結構或層狀結構。例如，可使用矽烷(SiH4)、氧氣、和氮氣作為來源氣體，藉由電漿CVD形成氮氧化矽的閘極絕緣層138。閘極絕緣層138的厚度並沒有特別的限制；例如，厚度可在20至500nm的範圍內。當採用層狀結構時，閘極絕緣層138較佳具有厚度在50至200nm之間的第一閘極絕緣層，和厚度在5至300nm之間的第二閘極絕緣層，該第二閘極絕緣層在第一閘極絕緣層之上。
藉由移除雜質(高純度氧化物半導體)所得到的i型或實質i型氧化物半導體對於介面態位密度或介面電荷極度敏感。因此，在氧化物半導體層和閘極絕緣層之間的介面，在此種氧化物半導體被用於氧化物半導體層的情況中是重要因子。換句話說，與高純度氧化物半導體層接觸的閘極絕緣層138需要是高品質的。
例如，使用微波(2.45GHz)的高密度電漿CVD係較佳的，因為其產生高耐壓的緊密高品質閘極絕緣層138。這是因為在高純度氧化物半導體層和高品質閘極絕緣層之間的緊密接觸減少介面態位密度且產生適當的介面特性。
當然，即使當使用高純度氧化物半導體層時，若可以產生高品質的閘極絕緣層，可應用其他例如濺鍍和電漿CVD的方法。或者，藉由沉積絕緣層之後實施的熱處理，可形成絕緣層使得閘極絕緣層的品質或閘極絕緣層和氧化物半導體層之間的介面特性可被改善。在任何情況中，只要是可用於閘極絕緣層、可減少閘極絕緣層和氧化物半導體層之間的介面態位密度、且可提供良好的介面的層是可被接受的。
此外，當雜質被包含在氧化物半導體中時，在85℃、長達12小時、電場強度為2×106V/cm的偏壓溫度測試(BT測試)中，雜質和氧化物半導體之主要元件之間的鍵結藉由強電場(B：偏壓)和高溫(T：溫度)被切斷，因此產生導致臨界電壓(Vth)飄移的懸空鍵。
另一方面，本發明之一實施例藉由移除氧化物半導體中的雜質，特別是氫氣或水，和提供良好的閘極絕緣層和氧化物半導體層之間的介面特性，如上所述，可提供即使當接受BT測試時仍穩定的電晶體。
接著，形成氧化物半導體層以覆蓋閘極絕緣層138，且藉由使用遮罩等的蝕刻來處理該氧化物半導體層，形成島形氧化物半導體層140(見圖5E)。
此氧化物半導體層較佳為一氧化物半導體層，特別是非晶氧化物半導體層，其使用In-Ga-Zn-O為基質的氧化物半導體、In-Sn-Zn-O為基質的氧化物半導體、In-Al-Zn-O為基質的氧化物半導體、Sn-Ga-Zn-O為基質的氧化物 半導體、Al-Ga-Zn-O為基質的氧化物半導體、Sn-Al-Zn-O為基質的氧化物半導體、In-Zn-O為基質的氧化物半導體、Sn-Zn-O為基質的氧化物半導體、Al-Zn-O為基質的氧化物半導體、In-O為基質的氧化物半導體、Sn-O為基質的氧化物半導體和Zn-O為基質的氧化物半導體之其中一者。在此實施例中，藉由使用In-Ga-Zn-O為基質的氧化物半導體靶材的濺鍍來形成非晶氧化物半導體層作為氧化物半導體層。添加矽到非晶氧化物半導體層抑制了該層的結晶化；因此，可使用包含在2至10wt.%的SiO2的靶材來形成氧化物半導體層。
用於藉由濺鍍形成氧化物半導體層的此種靶材，可為適用於氧化物半導體之沉積且其主成分為氧化鋅的靶材，或為適用於氧化物半導體之沉積且其包含In、Ga和Zn(其組成比例為In2O3：Ga2O3：ZnO=1：1：1(摩爾比))的靶材。適用於氧化物半導體之沉積且其包含In、Ga和Zn的靶材的組成比例可為In2O3：Ga2O3：ZnO=1：1：2(摩爾比)或In2O3：Ga2O3：ZnO=1：1：4(摩爾比)。適用於氧化物半導體之沉積的靶材的填充係數為90至100%，且較佳為95至99.9%。適用於氧化物半導體之沉積的具有高填充係數的靶材產生緊密的氧化物半導體層。
用於沉積的氛圍較佳為稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或稀有氣體(典型為氬氣)和氧氣的混合氛圍。具體地，其中將例如氫氣、水氣、羥基和氫化物的雜質的濃度降低至大約百萬分之幾(較佳為數十億分之幾) 的高純度氣體係較佳的。
至於氧化物半導體層的沉積，基板被設置於降低壓力的處理室中，且基板溫度被設定為在100和600℃之間，且較佳在200和400℃之間組成。當加熱基板時沉積，減少包含在沉積的氧化物半導體層中的雜質濃度，亦減少因為濺鍍對於層的損害。然後，在將其中移除氫氣和濕氣的濺鍍氣體導入使用金屬氧化物作為靶材的處理室的同時，移除殘留在處理室中的濕氣，藉此形成氧化物半導體層。為了移除殘留在處理室中的濕氣，較佳使用吸附真空泵。可使用低溫泵、離子泵或鈦昇華泵。抽空單元可為設置有冷凝捕集器的渦輪泵。當使用低溫泵排空時，從沉積室移除氫原子、包含氫原子的化合物，例如水(H2O)(較佳的亦有包含碳原子的化合物)等，從而減少形成於沉積室中的該氧化物半導體層的雜質濃度。
例如，沉積條件如下：基板和靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，且氛圍係氧氣氛圍(氧氣流量比中的氧氣比例為100%)。應注意較佳係使用脈衝直流(DC)電源，因為其減少於沉積時產生的粉末物質(亦稱為粒子或塵埃)，且可均勻化薄膜厚度。該氧化物半導體層的厚度較佳為在5至200nm的範圍中，且更佳為5至30nm。應注意適當厚度係依據使用的氧化物半導體材料改變，且可依據使用的材料選擇該厚度。
應注意在藉由濺鍍形成該氧化物半導體層之前，較佳 係以反向濺鍍移除附著在閘極絕緣層138表面的灰塵，該反向濺鍍中電漿係藉由氬氣氣體的導入而產生。此處該反向濺鍍意指藉由離子撞擊表面之改善表面品質的方法，而一般濺鍍係藉由離子撞擊濺鍍靶材而達成。使離子撞擊表面的方法包括，其中在氬氣氛圍下，施加高頻電壓至表面且在基板的周圍產生電漿的方法。應注意可使用氮氣氛圍、氦氣氛圍、氧氣氛圍等替代氬氣氛圍。
氧化物半導體層的蝕刻可以是乾蝕刻或濕蝕刻。當然，該蝕刻亦可以是乾蝕刻和濕蝕刻的組合。依據該材料適當調整蝕刻條件(例如蝕刻氣體、蝕刻劑、蝕刻時間和溫度)，使得可將該材料蝕刻為想要的形狀。
例如，可採用包含氯(以氯為基質的氣體，例如氯氣(Cl2)、氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))的氣體作為乾蝕刻的蝕刻氣體。或者，可使用包含氟的氣體(以氟為基質的氣體，例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；氧氣(O2)；加入稀有氣體例如氦氣(He)或氬氣(Ar)的任何這些氣體等。
可採用平行板RIE(反應性離子蝕刻)或ICP(電感式耦合電漿)蝕刻作為乾蝕刻。為了將薄膜蝕刻成想要的形狀，適當調整蝕刻條件(施加於線圈狀電極的電量、施加於基板側上電極的電量、基板側上電極的溫度等)。
可使用磷酸、醋酸和硝酸等的混合溶液作為用於濕蝕刻的蝕刻劑。或者，可使用ITO07N(由KANTO CHEMICAL CO.,INC.所生產)。
接著，該氧化物半導體層接受第一熱處理。該第一熱處理允許將氧化物半導體層脫水或脫氫。第一熱處理的溫度在300和750℃之間，且較佳為高於或等於400℃且低於基板的應變點。例如，導入基板於使用電阻加熱元件等的電爐中，在氮氣氛圍中於450℃將該氧化物半導體層140實施熱處理一小時。在該處理期間，該氧化物半導體層140並不暴露於空氣中以防止空氣中的水和氫氣的污染。
熱處理設備並不侷限於電爐；熱處理設備可為使用由例如加熱氣體等之媒介所提供的熱傳導或熱輻射來加熱物體的裝備。例如，可使用RTA(快速熱退火)設備，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。LRTA設備係以發射自燈(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)的光輻射(電磁波)來加熱物體的設備。GRTA設備係使用高溫氣體實施熱處理的設備。使用即使在熱處理期間，亦不與物體產生反應的惰性氣體，例如氮氣或稀有氣體，例如氬氣。
例如，第一熱處理可採用GRTA，其中移動基板至已被加熱到650至700℃高溫的惰性氣體中，且加熱數分鐘，然後將基板從惰性氣體中取出。GRTA在短時間內致能高溫熱處理。此外，即使在超過基板的應變點的溫度，此種短時間熱處理是可實施的。
應注意的是在第一熱處理中，較佳係使用包含氮氣或稀有氣體(例如氦氣、氖氣或氬氣等)作為其主成分的氛圍，且該氛圍不包含水、氫氣等。例如，導入熱處理設備之氮氣或稀有氣體(例如氦氣、氖氣或氬氣)的純度較佳為6N(99.9999%)或更高，且較佳為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
依據第一熱處理的條件和氧化物半導體層的組成，結晶化該氧化物半導體層為微晶或多晶。例如，結晶化該氧化物半導體層成為具有結晶度90%或更多、或80%或更多的微晶半導體層。並且，依據第一熱處理的條件和氧化物半導體層的組成，該氧化物半導體層成為不包含結晶元件的非晶氧化物半導體層。
在某些情況中，該氧化物半導體層成為其中將微晶部分(具有1至20nm的晶粒直徑，典型為2至4nm)混合入非晶氧化物半導體的氧化物半導體層(例如，該氧化物半導體層的表面)。例如，在使用適合於氧化物半導體之沉積的以In-Ga-Zn-O為基質的靶材來形成該氧化物半導體層的情況中，該氧化物半導體層的電特性可藉由提供微晶部分被改變，在該微晶部分中具有電各向異性的In2Ga2ZnO7的晶粒係對準的。藉由形成微晶部分，在該微晶部分中具有電各向異性的In2Ga2ZnO7的晶粒在該氧化物半導體層的表面係對準的，該氧化物半導體層在平行於該表面的方向中展現增強的電導性，且在與該表面垂直的 方向中展現增強的電阻率。此外，此種微晶部分具有防止雜質，例如水和氫氣，進入該氧化物半導體層的功能。應注意上述氧化物半導體層可藉由以GRTA加熱該氧化物半導體層的表面而獲得。包含比Zn更多的In或Ga的濺鍍靶材的使用，允許上述氧化物半導體層以較佳的方式被形成。
在氧化物半導體層140上實施的第一熱處理，可在尚未被處理成島形氧化物半導體層140的氧化物半導體層上實施。在此情況中，在第一熱處理之後從熱處理設備取出基板，然後接受微影製程。
應注意該第一熱處理亦可稱為脫水或脫氫處理，因為具有將該氧化物半導體層140脫水或脫氫的效果。可在形成氧化物半導體層之後、在氧化物半導體層140之上形成源極或汲極電極層之後、或在源極或汲極電極之上形成保護絕緣層之後，實施此脫水或脫氫處理。可以進行一次以上的此脫水或脫氫處理。
接著，形成源極或汲極電極142a及源極或汲極電極142b以與氧化物半導體層140接觸(見圖5F)。藉由形成導電層來形成源極或汲極電極142a及源極或汲極電極142b，使得該導電層覆蓋該氧化物半導體層140，然後選擇性地蝕刻該導電層。
可藉由PVD，例如濺鍍或CVD(例如電漿CVD)，形成導電層。導電層之材料的範例包括選自鋁、鉻、銅、鉭、鈦、鉬及鎢的元素；及包括任何這些元素作為成份的 合金。可替代地使用選自錳、鎂、鋯、鈹和釷的一或多個材料用於該導電層。或者，鋁和選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一或多個元素的組合可被用於該導電層。該導電層可具有單層結構或二或多層的層狀結構。可提供包含矽的鋁膜的單層結構，其中鈦膜疊層於鋁膜上的兩層結構，其中依第一鈦膜、鋁膜和第二鈦膜順序疊層的三層結構等作為範例。
此處，較佳使用紫外線、KrF雷射光或ArF雷射光於形成蝕刻遮罩的曝光。電晶體的通道長度(L)取決於在氧化物半導體層140上源極或汲極電極142a和源極或汲極電極142b分開的距離。在該通道長度(L)係短於25nm的情況中，在數奈米至數十奈米之極短波長的極紫外線範圍中實施製造遮罩的曝光。在極紫外線範圍中的曝光導致高解析度和大焦點深度。因此，將於稍後形成的電晶體的通道長度(L)可被設定為10nm至1000nm，且因此可增加電路的操作速率。並且，因為關閉狀態電流極低，即使在精細圖案化的情況中亦不增加電力消耗。
適當調整各材料和蝕刻條件，使得當蝕刻該導電層時，該氧化物半導體層140不被移除。在此步驟中，可依據該氧化物半導體層的組成和蝕刻條件，部分蝕刻氧化物半導體層140以成為具有凹槽(低陷部分)的氧化物半導體層。
可將氧化物導電層形成在氧化物半導體層140及源極或汲極電極142a之間，或在氧化物半導體層140及源極 或汲極電極142b之間。可連續形成氧化物導電層和將成為源極或汲極電極142a或源極或汲極電極142b的金屬層(連續沉積)。該氧化物導電層可作用為源極區域或汲極區域。此氧化物導電層導致源極區域或汲極區域之電阻的降低，且因此達到電晶體的高速操作。
為了減少使用的光罩數目和製作步驟的數目，可使用由灰階遮罩製成的抗蝕遮罩實施蝕刻，該灰階遮罩為曝光遮罩使得由遮罩所傳輸的光具有多種強度。由灰階遮罩製成的抗蝕遮罩具有多種厚度，且可進一步藉由實施灰化來改變形狀；因此，在複數蝕刻步驟中可使用此種抗蝕遮罩以提供不同的圖案。換句話說，適用於至少二或多種不同圖案的抗蝕遮罩可以單一灰階遮罩製成。此減少曝光遮罩的數目，亦減少對應的微影步驟的數目，從而簡化製程。
應注意較佳係在上述過程之後實施使用氣體例如N2O、N2或Ar的電漿處理。該電漿處理移除附著於該氧化物半導體層之曝光表面的水等。該電漿處理可使用氧氣和氬氣的混合氣體。
接著，在形成步驟中，形成與氧化物半導體層140接觸的保護絕緣層144，而不需暴露於空氣中(見圖5G)。
可使用適當的方法，例如濺鍍法，(該方法讓例如水或氫氣的雜質不會進入保護絕緣層144)形成厚度為1nm或更多的保護絕緣層144。保護絕緣層144之材料的範例包括氧化矽、氮化矽、氮氧化矽和氮氧化矽。其結構可為單層結構或層狀結構。用於保護絕緣層144之沉積的基板 溫度較佳為室溫或更高，且為300℃或更低。用於保護絕緣層144之沉積的氛圍較佳為稀有氣體(典型為氬氣)氛圍、氧氣氛圍或稀有氣體(典型為氬氣)和氧氣的混合氛圍。
將氫氣混合入保護絕緣層144造成氧化物半導體層被氫氣污染，由於氫氣之由氧化物半導體層的氧氣剝離等，藉此可能降低氧化物半導體層之反向通道的電阻，且可形成寄生通道。因此，重要的是當形成保護絕緣層144時，不使用氫氣，以將保護絕緣層144中的氫氣進入最小化。
當移除殘留在處理室中的濕氣時，形成保護絕緣層144係較佳的。這是為了防止氫氣、羥基或水進入氧化物半導體層140和保護絕緣層144。
為了移除殘留在處理室中的濕氣，較佳使用吸附真空泵。可使用低溫泵、離子泵或鈦昇華泵。抽空單元可為設置有冷凝捕集器的渦輪泵。當使用低溫泵排空時，從沉積室移除氫原子、包含氫原子的化合物，例如水(H2O)等，從而減少形成於沉積室中的保護絕緣層144的雜質濃度。
用於保護絕緣層144之沉積的濺鍍氣體較佳為其中將例如氫氣、水氣、羥基和氫化物的雜質濃度降低至大約百萬分之幾(較佳為數十億分之幾)的高純度氣體。
接著，實施第二熱處理，較佳係在惰性氣體氛圍或氧氣氣體氛圍中(較佳於200至400℃，例如250至350℃)。例如，在氮氣氛圍中於250℃實施第二熱處理一小時 。該第二熱處理可減少電晶體在電特性中的變異。
可於100至200℃在空氣氛圍中實施熱處理一小時至30小時。可以固定的加熱溫度或者依照自室溫重複增加到100至200℃的加熱溫度，然後自加熱溫度降低至室溫的溫度循環來實施此熱處理。可在減壓下於保護絕緣層之沉積之前實施此熱處理。減壓下的熱處理可縮短加熱時間。應注意可實施此熱處理替代第二熱處理或在第二熱處理之後。
接著，形成層間絕緣層146於保護絕緣層144之上(見圖6A)。可以PVD、CVD等形成層間絕緣層146。此外，可使用包含無機絕緣材料，例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁和氧化鉭，的材料形成層間絕緣層146，較佳係藉由CMP、蝕刻等使其表面平坦。
接著，在層間絕緣層146、保護絕緣層144和閘極絕緣層138中形成到達電極136a、電極136b、源極或汲極電極142a及源極或汲極電極142b的開孔。然後，形成導電層148以被嵌入於開孔中(見圖6B)。可藉由使用遮罩的蝕刻形成該等開孔。例如，可使用光罩藉由曝光形成遮罩。可使用濕蝕刻或乾蝕刻作為蝕刻；基於精細圖案化，乾蝕刻係較佳的。可藉由沉積法，例如PVD和CVD，形成導電層148。用於導電層148之材料的範例包括導電材料，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、和鈧；以及任何此等材料之合金及化合物(例如，氮化物)。
具體地，該方法可採用在包含開孔之區域中藉由PVD 形成的薄鈦膜、藉由CVD形成的薄氮化鈦膜、和形成以填補該等開孔的鎢膜。此處，藉由PVD形成的鈦膜具有在具有較低電極(此處為電極136a、電極136b、源極或汲極電極142a或源極或汲極電極142b)之介面減少氧化物膜的功能，且因此減少較低電極的接觸電阻。稍後將形成的氮化鈦膜具有阻擋導電材料擴散的屏障功能。
在形成導電層148之後，藉由蝕刻或CMP移除部分的導電層148，且因此暴露層間絕緣層146，藉此形成電極150a、電極150b、電極150c和電極150d(見圖6C)。應注意當藉由移除部分的導電層148來形成電極150a、電極150b、電極150c和電極150d時，表面被處理成平坦的係較佳的。藉由改善層間絕緣層146、電極150a、電極150b、電極150c和電極150d之表面的平坦，可在之後的步驟中形成適當的電極、佈線、絕緣層、半導體層等。
此外，形成絕緣層152，且在絕緣層152中形成到達電極150a、電極150b、電極150c和電極150d的開孔。然後，形成導電層以填補該等開孔。在那之後，藉由蝕刻或CMP移除部分的導電層，因此暴露絕緣層152，藉此形成電極154a、電極154b和電極154c(見圖6D)。此處理相同於前述之形成電極150a等的處理，因此省略其細節。
當以上述方式形成n型電晶體162時，氧化物半導體層140的氫濃度為5×1019atoms/cm3或更低，n型電晶體 162的關閉狀態電流為1×10-13A或更少，較佳為100zA/μm或更少。藉由適當降低氫濃度所產生之具有高純度的氧化物半導體層140的使用，產生具有優良特性之n型電晶體162，且亦產生具有優良特性之半導體裝置，該半導體裝置具有p型電晶體在其下部，和使用氧化物半導體的n型電晶體在其上部。
使用氧化物半導體之外的材料的電晶體和使用氧化物半導體的電晶體的組合，允許需要電特性不同於使用氧化物半導體的電晶體的電特性之半導體裝置的產生(例如，載子特性的不同，其對元素的行為具有影響)。
使用氧化物半導體的電晶體具有好的開關特性，使得可利用此特性製造優良的半導體裝置。例如，CMOS反相器電路可適當地降低流過電流，藉此減少半導體裝置的電力消耗，及防止因為大電流造成的半導體裝置的損害。另一方面，使用氧化物半導體的電晶體具有極低的關閉狀態電流，藉此降低半導體裝置的電力消耗。
應注意雖然在此實施例中說明p型電晶體160與n型電晶體162疊層的情況作為範例，依據此實施例之半導體裝置並不侷限於此；可在相同基板上形成p型電晶體160和n型電晶體162。此外，雖然在此實施例中說明p型電晶體160的通道長度方向係垂直於n型電晶體162的通道長度方向的情況作為範例，p型電晶體160和n型電晶體162之間的物理關係並不侷限於此。此外，p型電晶體160和n型電晶體162可彼此重疊。
此實施例中描述的方法和結構可與其他實施例中所述之任何方法和結構做適當結合。
(實施例2)
在此實施例中，參考圖7A和7B及圖8說明依據已揭示之發明的其他實施例的半導體裝置的結構。應注意在此實施例中，說明可作為記憶體元件之半導體裝置的結構。
圖7A顯示依據此實施例之半導體裝置的橫截面圖。圖7B顯示依據此實施例之半導體裝置的平面圖。此處，圖7A顯示圖7B之E1-E2區域和F1-F2區域。圖7A和7B中所示之半導體裝置包括使用氧化物半導體之外的材料所形成的電晶體260在其下部，和使用氧化物半導體所形成的電晶體262在其上部。
使用氧化物半導體之外的材料的電晶體260包括：通道形成區216在包含半導體材料的基板200中、雜質區214和重摻雜區220，合併簡稱為雜質區，其間插入有通道形成區216的雜質區、在通道形成區216之上的閘極絕緣層208a；在閘極絕緣層208a之上的閘極電極210a；電連接至在通道形成區216之一側的第一雜質區214的源極或汲極電極230a；及電連接至在通道形成區216之另一側的第二雜質區214的源極或汲極電極230b。應注意，較佳為，源極或汲極電極230a經由在通道形成區216之一側的第一金屬化合物區224電連接至在通道形成區216 之一側的第一雜質區214，且源極或汲極電極230b經由在通道形成區216之另一側的第二金屬化合物區224電連接至在通道形成區216之另一側的第二雜質區214。如上述，電晶體260的結構相同於實施例1中所述之p型電晶體160的結構。應注意電晶體260可為p型電晶體或n型電晶體。
使用氧化物半導體的電晶體262包括：在絕緣層228之上的閘極電極236c、在閘極電極236c之上的閘極絕緣層238、在閘極絕緣層238之上的氧化物半導體層240、和在氧化物半導體層240之上且電連接至氧化物半導體層240的源極或汲極電極242a及242b。如上述，電晶體262的結構相同於實施例1中所述之n型電晶體162的結構，因此電晶體262的其他細節可見於實施例1中。應注意電晶體262可為n型電晶體或p型電晶體。
接著，將描述電晶體260和電晶體262的電連接。電晶體260中的源極或汲極電極230a經由電極236a、電極250a、電極254a等電連接至第一佈線。電晶體260中的源極或汲極電極230b經由電極236b、電極250b、電極254b等電連接至第二佈線。
電晶體262的源極或汲極電極242a經由電極250d、電極254c、電極250c、電極236b和電極230c電連接至電晶體260的閘極電極210a。電晶體262的源極或汲極電極242b經由電極250e、電極254d等電連接至第三佈線。
應注意在圖7A和7B中，元件隔離絕緣層206對應於實施例1中的元件絕緣絕緣層106；側壁絕緣層218對應於實施例1中的側壁絕緣層118；層間絕緣層226對應於實施例1中的層間絕緣層126；絕緣層232對應於實施例1中的絕緣層132；保護絕緣層244對應於實施例1中的保護絕緣層144；層間絕緣層246對應於實施例1中的層間絕緣層146；及絕緣層252對應於實施例1中的絕緣層152。
圖8顯示使用上述半導體裝置作為記憶體元件的電路圖的範例。
使用氧化物半導體之外的材料的電晶體260的源極電極電連接至第一源極佈線(源極1)。使用氧化物半導體之外的材料的電晶體260的汲極電極電連接至汲極佈線(汲極)。使用氧化物半導體之外的材料的電晶體260的閘極電極電連接至使用氧化物半導體的電晶體262的汲極電極。
使用氧化物半導體之電晶體262的源極電極電連接至第二源極佈線(源極2)。使用氧化物半導體之電晶體262的閘極電極電連接至閘極佈線(閘極)。
此處，使用氧化物半導體之電晶體262的特點是極低的關閉狀態電流。因此，當電晶體262位於關閉狀態中時，電晶體260的閘極電極的電位可極長時間被保持。
藉由利用電晶體262之保持閘極電極的電位的特性，例如藉由執行下列操作，半導體裝置可作為記憶體元件。 首先，閘極佈線(閘極)的電位成為開啟電晶體262的電位，然後電晶體262被開啟。此允許第二源極佈線(源極2)的電位被施加至電晶體260的閘極電極(寫入操作)。在那之後，閘極佈線(閘極)的電位成為關閉電晶體262的電位，然後電晶體262被關閉。
因為電晶體262的關閉狀態電流極低，因此電晶體260的閘極電極的電位可被保持極長的時間。具體地，例如，當電晶體260的閘極電極的電位為開啟電晶體260的電位時，電晶體260長時間被保持在開啟狀態。另一方面，當電晶體260的閘極電極的電位為關閉電晶體260的電位時，電晶體260長時間被保持在關閉狀態。
因此，汲極佈線(汲極)的電位值依據電晶體260的閘極電極所保持的電位而改變。例如，當電晶體260的閘極電極的電位微開啟電晶體260的電位時，電晶體260被保持在開啟狀態，使得汲極佈線(汲極)的電位變成與第一源極佈線(源極1)的電位相等。如上述，汲極佈線(汲極)的電位值依據電晶體260的閘極電極的電位而改變，且該半導體裝置藉由讀入此改變值(寫入操作)作為記憶體元件。
依據此實施例可使用半導體裝置作為實質的非揮發記憶體元件，因為半導體裝置使用電晶體262的關閉狀態電流特性，致能資料可被極長時間保持。
應注意雖然在此實施例中，為了容易了解，僅描述記憶體元件的基本單元，半導體裝置的結構並不侷限於此。 亦可能使具有複數記憶體元件之更發達的半導體裝置彼此適當地互連。例如，可能藉由使用超過一種上述之記憶體元件而製成NAND型或NOR型半導體裝置。此外，佈線連接並不侷限於圖8中所示之佈線連接，且可適當地改變。
如上述，本發明之一實施例使用電晶體262的關閉狀態電流特性，形成實質的非揮發記憶體元件。因此，本發明之一實施例提供具有新結構的半導體裝置。
此實施例中描述的方法和結構可與其他實施例中所述之任何方法和結構做適當結合。
(實施例3)
在此實施例中，參考圖9A和9B和圖10說明依據已揭示之發明的其他實施例的半導體裝置的結構。應注意在此實施例中，說明可作為記憶體元件之半導體裝置的結構。
圖9A顯示依據此實施例之半導體裝置的橫截面圖。圖9B顯示依據此實施例之半導體裝置的平面圖。此處，圖9A顯示圖9B之G1-G2區域和H1-H2區域。圖9A和9B中所示之半導體裝置包括使用氧化物半導體之外的材料所形成的p型電晶體460和n型電晶體464在其下部，以及包括使用氧化物半導體的電晶體462在其上部。
使用氧化物半導體之外的材料所形成的p型電晶體460和n型電晶體464具有與實施例1和2中的p型電晶 體160、電晶體260等相同的結構。使用氧化物半導體的電晶體462具有與實施例1和2中的n型電晶體162、電晶體262等相同的結構。因此，這些電晶體的元件亦以實施例1和2中的電晶體的元件為基礎。細節可見於實施例1和2之中。
應注意在圖9A和9B中，基板400對應於實施例1中的基板100；元件隔離絕緣層406對應於實施例1中的元件絕緣絕緣層106；閘極絕緣層408a對應於實施例1中的閘極絕緣層108a；閘極電極410a對應於實施例1中的閘極電極110a；閘極佈線410b對應於實施例1中的閘極佈線110b；雜質區414對應於實施例1中的雜質區114；通道形成區416對應於實施例1中的通道形成區116；側壁絕緣層418對應於實施例1中的側壁絕緣層118；重摻雜區420對應於實施例1中的重摻雜區120；金屬化合物區424對應於實施例1中的金屬化合物區124；層間絕緣層426對應於實施例1中的層間絕緣層126；層間絕緣層428對應於實施例1中的層間絕緣層128；源極或汲極電極430a對應於實施例1中的源極或汲極電極130a；源極或汲極電極430b對應於實施例1中的源極或汲極電極130b；以及源極或汲極電極430c對應於實施例1中的源極或汲極電極130e。
此外，絕緣層432對應於實施例1中的絕緣層132；電極436a對應於實施例1中的電極136a；電極436b對應於實施例1中的電極136b；閘極電極436c對應於實施例 1中的閘極電極136c；閘極絕緣層438對應於實施例1中的閘極絕緣層138；氧化物半導體層440對應於實施例1中的氧化物半導體層140；源極或汲極電極442a對應於實施例1中的源極或汲極電極142a；源極或汲極電極442b對應於實施例1中的源極或汲極電極142b；保護絕緣層444對應於實施例1中的保護絕緣層144；層間絕緣層446對應於實施例1中的層間絕緣層146；電極450a對應於實施例1中的電極150a；電極450b對應於實施例1中的電極150b；電極450c對應於實施例1中的電極150b；電極450d對應於實施例1中的電極150c；電極450e對應於實施例1中的電極150d；絕緣層452對應於實施例1中的絕緣層152；電極454a對應於實施例1中的電極154a；電極454b對應於實施例1中的電極154b；電極454c對應於實施例1中的電極154b；以及電極454d對應於實施例1中的電極154c。
依據此實施例的半導體裝置與依據實施例1或2的半導體裝置之不同處在於使電晶體462的汲極電極、p型電晶體460的閘極電極、和n型電晶體464的閘極電極彼此電連接(見圖9A和9B)。此結構允許暫時維持CMOS反相器電路的輸入信號(輸入)。
此實施例中描述的方法和結構可與其他實施例中所述之任何方法和結構做適當結合。
(實施例4)
在此實施例中，參考圖11A至11F說明依據實施例1、2及3之任一者的配置有半導體裝置的電子機器的範例。依據實施例1、2及3之任一者的半導體裝置包括具有良好開關特性之使用氧化物半導體的電晶體，因此可降低電子機器的電力消耗。此外，具有新結構之使用氧化物半導體特性的半導體裝置(例如，記憶體元件)允許具有新結構之設備的達成。應注意依據實施例1、2及3之任一者的半導體裝置可單獨或與其他元件結合的被安裝在電路基板等之上，因此被內建於電子機器中。
在許多例子中，整合半導體裝置於其中的積體電路包括各種電路元件，例如電阻器、電容器、及線圈，除了依據實施例1、2及3之任一者的半導體裝置以外。積體電路之一範例為一電路，其中高度整合有算術電路、轉換器電路、放大器電路、記憶體電路、及關於任何這些電路的電路。MPU(微處理器單元)和CPU(中央處理單元)可以說是上述的典型範例。
該半導體裝置適用於顯示裝置中的開關元件等。在此情況中，該半導體裝置和驅動器電路較佳係設置於相同基板之上。當然亦可能使用僅用於顯示裝置之驅動電路的半導體裝置。
圖11A顯示包括依據實施例1、2及3之任一者的半導體裝置的筆記型電腦。該筆記型電腦包括主體301、外殼302、顯示部303、鍵盤304等。
圖11B顯示包括依據實施例1、2及3之任一者的半 導體裝置的個人數位助理(PDA)。該個人數位助理包括主體311，其設置有顯示部313、外部介面315、操作鍵314等。此外，該個人數位助理包括電筆312，其係用於操作的配件。
圖11C顯示電子書320作為包括依據實施例1、2及3之任一者的半導體裝置之電子紙的範例。電子書320包括兩個外殼：外殼321和外殼323。外殼321藉由樞紐337與外殼323結合，使得電子書320可使用樞紐337作為轉軸來打開和關閉。此結構允許電子書320與紙質圖書的使用相同。
外殼321包括顯示部325，外殼323包括顯示部327。顯示部325及顯示部327可顯示連續影像或不同的影像。用於顯示不同影像的結構致能文字被顯示於右邊的顯示部上(圖11C中的顯示部325)，且影像被顯示於左邊的顯示部上(圖11C中的顯示部327)。
圖11C顯示外殼321包括操作部的情況的範例。例如，外殼321包括電源按鈕331、控制鍵333、揚聲器335等。控制鍵333允許翻頁。應注意可將鍵盤、指向裝置等設置在與顯示部相同的表面上。進一步，外部連接端子(耳機端子、USB端子、可連接至各種例如AC轉接器及USB線等的電線的端子)、記錄媒體插入部等可被設置於外殼的背表面或側表面上。電子書320亦可作為電子字典。
此外，電子書320可無線傳送及接收資訊。經由無線 傳輸，可自電子書伺服器購買或下載想要的書籍資料等。
應注意可將電子紙用於各種領域中的電子機器，只要它能顯示資料。例如，可將電子紙用於除了電子書之外的海報、交通工具(例如火車)中的廣告、例如信用卡的各種卡等等，以顯示資料。
圖11D顯示包括依據實施例1、2及3之任一者的半導體裝置的行動電話。該行動電話包括兩個外殼：外殼340及外殼341。外殼341包括顯示面板342、揚聲器343、麥克風344、指向裝置346、相機鏡頭347、外部連接端子348等。外殼340包括將行動電話充電的太陽能電池349、外部記憶體插槽350等。外殼341鐘內建天線。
顯示面板342包括觸控面板。被顯示為影像之複數控制鍵345以虛線示於圖11D中。應注意該行動電話包括用於將輸出自太陽能電池349的電壓增加至各電路所需之電壓的升壓電路。除了上述結構之外，該行動電話亦可能具有其中形成有非接觸IC晶片、小型記錄裝置等的結構。
顯示面板342的顯示方向依據應用模式而適當地改變。此外，相機鏡頭347被設置於與顯示面板342相同的面上，使得該行動電話可被用作視訊電話。揚聲器343和麥克風344可被用於視訊電話通話、記錄、及播放聲音等，以及語音通話。此外，在圖11D中顯示為打開的外殼340和341可藉由滑動而彼此重疊。因此，該行動電話可具有適合攜帶使用的適當尺寸。
外部連接端子348可連接至AC轉接器及例如USB線 之各種電線，其致能該行動電話的充電，以及該行動電話和個人電腦等之間的資料通訊。此外，可藉由插入記錄媒體到外部記憶體插槽350，儲存和移除大量資料。除了上述，該行動電話可紅外線通訊、電視接收等。
圖11E顯示包括依據實施例1、2及3之任一者的半導體裝置的數位相機。該數位相機包括主體361、顯示部A 367、觀景窗363、操作開關364、顯示部B 365、電池366等。
圖11F顯示包括依據實施例1、2及3之任一者的半導體裝置的電視機。電視機370具有包含顯示部373的外殼371。可顯示影像於顯示部373上。此處，以腳座375支撐外殼371。
可藉由包含在外殼371中的操作開關或遙控器380操作電視機370。可藉由包含在遙控器380中的控制鍵379控制頻道和音量，因此可控制顯示於顯示部373的影像。此外，遙控器380可設置有顯示部377，其顯示來自遙控器380的資料。
應注意電視機370較佳包含有接收器、數據機等。該接收器允許電視機370接收一般電視節目。此外，當經由數據機以有線或無線連接至通訊網路時，電視機370可執行單向(自傳送器至接收器)或雙向(傳送器與接收器之間，或接收器之間)的資訊通訊。
此實施例中描述的方法和結構可與其他實施例中所述之任何方法和結構做適當結合。
本申請案係以於2009年10月21日向日本專利局申請之日本專利申請案第2009-242689號為基礎，藉由參照納入該申請案之全部內容。

Claims (11)

  1. 一種包含反相器電路的半導體裝置，該反相器電路包含：p型電晶體，其包含單晶半導體材料，其中，該p型電晶體之通道形成區係以該單晶半導體材料所形成；在該p型電晶體之上的第一絕緣層；在該第一絕緣層之上的第二絕緣層；在該第二絕緣層之上的n型電晶體，該n型電晶體包含：嵌入在該第二絕緣層中的閘極電極；在該閘極電極之上的閘極絕緣層；以及在該閘極電極之上的通道形成區，在該閘極電極與該通道形成區之間有該閘極絕緣層，其中，該n型電晶體之該通道形成區包含氧化物半導體材料，該氧化物半導體材料包括銦，其中，該閘極電極及該第二絕緣層包括共平面的上表面，其中，該p型電晶體之源極和汲極之其中一者電連接至該n型電晶體之源極和汲極之其中一者，以及其中，該n型電晶體之閘極電連接至該p型電晶體之閘極。
  2. 一種包含反相器電路的半導體裝置，該反相器電路包含：p型電晶體，其包含單晶半導體材料，其中，該p型電晶體之通道形成區係以該單晶半導體材料所形成；在該p型電晶體之上的第一絕緣層；在該第一絕緣層之上的第二絕緣層；在該第二絕緣層之上的n型電晶體，該n型電晶體包含：嵌入在該第二絕緣層中的閘極電極；在該閘極電極之上的閘極絕緣層；以及在該閘極電極之上的通道形成區，在該閘極電極與該通道形成區之間有該閘極絕緣層，其中，該n型電晶體之該通道形成區包含氧化物半導體材料，該氧化物半導體材料包括銦，其中，該閘極電極及該第二絕緣層包括共平面的上表面，其中，該p型電晶體之源極和汲極之其中一者電連接至該n型電晶體之源極和汲極之其中一者，其中，該n型電晶體之閘極電連接至該p型電晶體之閘極，其中，該氧化物半導體材料的氫濃度為5×1019atoms/cm3或更低，以及其中，該氧化物半導體材料為i型或實質i型。
  3. 一種包含反相器電路的半導體裝置，該反相器電路包含：p型電晶體，其包含單晶半導體材料，其中，該p型電晶體之通道形成區係以該單晶半導體材料所形成；在該p型電晶體之上的第一絕緣層；在該第一絕緣層之上的第二絕緣層；在該第二絕緣層之上的n型電晶體，該n型電晶體包含：嵌入在該第二絕緣層中的閘極電極；在該閘極電極之上的閘極絕緣層；以及通道形成區，其中，該n型電晶體之該通道形成區包含氧化物半導體材料，該氧化物半導體材料包括銦，其中，該閘極電極及該第二絕緣層包括共平面的上表面，其中，該p型電晶體之源極和汲極之其中一者電連接至該n型電晶體之源極和汲極之其中一者，其中，該n型電晶體之閘極電連接至該p型電晶體之閘極，以及其中，該n型電晶體之關閉狀態電流為1×10-13A或更低。
  4. 一種包含反相器電路的半導體裝置，該反相器電路包含：p型電晶體，其包含單晶半導體材料，其中，該p型電晶體之通道形成區係以該單晶半導體材料所形成；在該p型電晶體之上的第一絕緣層；在該第一絕緣層之上的第二絕緣層；在該第二絕緣層之上的n型電晶體，該n型電晶體包含：嵌入在該第二絕緣層中的閘極電極；在該閘極電極之上的閘極絕緣層；以及通道形成區，其中，該n型電晶體之該通道形成區包含氧化物半導體材料，該氧化物半導體材料包括銦、鎵和鋅，其中，該閘極電極及該第二絕緣層包括共平面的上表面，其中，該p型電晶體之源極和汲極之其中一者電連接至該n型電晶體之源極和汲極之其中一者，其中，該n型電晶體之閘極電連接至該p型電晶體之閘極，其中，該p型電晶體與該n型電晶體彼此重疊，以及其中，該p型電晶體之通道長度方向垂直於該n型電晶體之通道長度方向。
  5. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該單晶半導體材料包含矽。
  6. 如申請專利範圍第1至4項之任一項的半導體裝置，更包含：連接至該p型電晶體之該閘極和該n型電晶體之該閘極的輸入；以及連接至該p型電晶體之該源極和該汲極之該其中一者和該n型電晶體之該源極和該汲極之該其中一者的輸出。
  7. 如申請專利範圍第1至3項之任一項的半導體裝置，其中，該p型電晶體與該n型電晶體彼此重疊，以及其中，該p型電晶體之通道長度方向垂直於該n型電晶體之通道長度方向。
  8. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該氧化物半導體材料具有90%以上的結晶度。
  9. 如申請專利範圍第1至3項之任一項的半導體裝置，其中該氧化物半導體材料更包含鎵和鋅。
  10. 如申請專利範圍第3項的半導體裝置，其中該氧化物半導體材料的氫濃度為5×1019atoms/cm3或更低。
  11. 如申請專利範圍第3項的半導體裝置，其中該氧化物半導體材料為i型或實質i型。
TW103109553A 2009-10-21 2010-10-19 半導體裝置 TWI671883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-242689 2009-10-21
JP2009242689 2009-10-21

Publications (2)

Publication Number Publication Date
TW201426978A TW201426978A (zh) 2014-07-01
TWI671883B true TWI671883B (zh) 2019-09-11

Family

ID=43878612

Family Applications (3)

Application Number Title Priority Date Filing Date
TW103109553A TWI671883B (zh) 2009-10-21 2010-10-19 半導體裝置
TW099135593A TWI570889B (zh) 2009-10-21 2010-10-19 半導體裝置
TW105136941A TWI664712B (zh) 2009-10-21 2010-10-19 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW099135593A TWI570889B (zh) 2009-10-21 2010-10-19 半導體裝置
TW105136941A TWI664712B (zh) 2009-10-21 2010-10-19 半導體裝置

Country Status (7)

Country Link
US (5) US20110089417A1 (zh)
EP (1) EP2491585B1 (zh)
JP (13) JP5586412B2 (zh)
KR (3) KR101872229B1 (zh)
CN (3) CN105070715B (zh)
TW (3) TWI671883B (zh)
WO (1) WO2011048929A1 (zh)

Families Citing this family (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101930682B1 (ko) * 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101939712B1 (ko) 2009-10-29 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
CN102576708B (zh) 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
KR101752348B1 (ko) * 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101790365B1 (ko) 2009-11-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220137807A (ko) 2009-11-20 2022-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101754704B1 (ko) 2009-11-20 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
CN102640292B (zh) 2009-11-27 2015-11-25 株式会社半导体能源研究所 半导体装置和及其制造方法
CN102714180B (zh) 2009-12-11 2015-03-25 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
KR101813460B1 (ko) * 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3550604A1 (en) 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101789975B1 (ko) 2010-01-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011102205A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI511236B (zh) * 2010-05-14 2015-12-01 Semiconductor Energy Lab 半導體裝置
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) * 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI555128B (zh) * 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI670711B (zh) 2010-09-14 2019-09-01 日商半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
TWI543158B (zh) 2010-10-25 2016-07-21 半導體能源研究所股份有限公司 半導體儲存裝置及其驅動方法
JP5908263B2 (ja) 2010-12-03 2016-04-26 株式会社半導体エネルギー研究所 Ｄｃ−ｄｃコンバータ
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
JP5827145B2 (ja) 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 信号処理回路
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
JP6023453B2 (ja) * 2011-04-15 2016-11-09 株式会社半導体エネルギー研究所 記憶装置
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP6013773B2 (ja) * 2011-05-13 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI570891B (zh) * 2011-05-17 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP6091083B2 (ja) * 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
JP5890251B2 (ja) * 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
JP2013016243A (ja) * 2011-06-09 2013-01-24 Semiconductor Energy Lab Co Ltd 記憶装置
JP6012263B2 (ja) * 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8841675B2 (en) * 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US9459234B2 (en) * 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050662B2 (ja) * 2011-12-02 2016-12-21 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5981157B2 (ja) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
JP2013191265A (ja) * 2012-02-17 2013-09-26 Semiconductor Energy Lab Co Ltd 記憶装置、記憶装置の駆動方法、及び該記憶装置を備えた電子機器
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6046514B2 (ja) 2012-03-01 2016-12-14 株式会社半導体エネルギー研究所 半導体装置
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9285848B2 (en) 2012-04-27 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Power reception control device, power reception device, power transmission and reception system, and electronic device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014057296A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014057298A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
KR102657220B1 (ko) * 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9515094B2 (en) 2013-06-26 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
US9378844B2 (en) 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
US9343288B2 (en) 2013-07-31 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9515068B1 (en) 2013-08-29 2016-12-06 Hrl Laboratories, Llc Monolithic integration of GaN and InP components
KR102294507B1 (ko) 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
WO2015046025A1 (en) 2013-09-26 2015-04-02 Semiconductor Energy Laboratory Co., Ltd. Switch circuit, semiconductor device, and system
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015125997A (ja) 2013-12-25 2015-07-06 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の製造方法。
US9406348B2 (en) 2013-12-26 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory cell including transistor and capacitor
KR102472875B1 (ko) 2013-12-26 2022-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911195B1 (en) 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10074576B2 (en) * 2014-02-28 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9397637B2 (en) 2014-03-06 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Voltage controlled oscillator, semiconductor device, and electronic device
US9419622B2 (en) 2014-03-07 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015136413A1 (en) 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102528615B1 (ko) * 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6541376B2 (ja) 2014-03-13 2019-07-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイスの動作方法
JP6560508B2 (ja) 2014-03-13 2019-08-14 株式会社半導体エネルギー研究所 半導体装置
SG11201606647PA (en) 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
US9299848B2 (en) 2014-03-14 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RF tag, and electronic device
JP2015188071A (ja) 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
WO2015155656A1 (en) * 2014-04-11 2015-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6635670B2 (ja) 2014-04-11 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
KR102330412B1 (ko) 2014-04-25 2021-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US9515661B2 (en) 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
JP6525722B2 (ja) 2014-05-29 2019-06-05 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
WO2015181997A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10204898B2 (en) 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9768317B2 (en) 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
US9583177B2 (en) 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device
JP6833315B2 (ja) 2014-12-10 2021-02-24 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP6717604B2 (ja) 2015-02-09 2020-07-01 株式会社半導体エネルギー研究所 半導体装置、中央処理装置及び電子機器
WO2016139559A1 (ja) * 2015-03-02 2016-09-09 株式会社半導体エネルギー研究所 環境センサ、又は半導体装置
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
TW202316486A (zh) * 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2016195212A (ja) * 2015-04-01 2016-11-17 株式会社東芝 半導体集積回路
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
US10985278B2 (en) * 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9935143B2 (en) 2015-09-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI766588B (zh) * 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
JP6692645B2 (ja) * 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
TWI739796B (zh) 2016-02-12 2021-09-21 日商半導體能源硏究所股份有限公司 半導體裝置及電子裝置及半導體晶圓
WO2017137864A1 (en) 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10147722B2 (en) * 2016-08-12 2018-12-04 Renesas Electronics America Inc. Isolated circuit formed during back end of line process
WO2018033834A1 (en) 2016-08-19 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Method for controlling power supply in semiconductor device
TWI794812B (zh) 2016-08-29 2023-03-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
KR102421299B1 (ko) 2016-09-12 2022-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기
WO2018073708A1 (en) 2016-10-20 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Storage device, driving method thereof, semiconductor device, electronic component, and electronic device
JP7010668B2 (ja) * 2017-03-14 2022-01-26 エイブリック株式会社 半導体装置
US10658395B2 (en) 2017-03-24 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7191820B2 (ja) 2017-06-02 2022-12-19 株式会社半導体エネルギー研究所 半導体装置、電子部品及び電子機器
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
WO2019186924A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
US10937886B2 (en) * 2018-12-06 2021-03-02 Nanya Technology Corporation Semiconductor device with negative capacitance material in buried channel
WO2020128676A1 (ja) 2018-12-21 2020-06-25 株式会社半導体エネルギー研究所 半導体装置、及びその動作方法、並びに電子機器
DE102020127831A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-gatestrukturen
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置
US11929436B2 (en) 2021-02-02 2024-03-12 Taiwan Semiconductor Manufacturing Company Limited Thin transistor including a hydrogen-blocking dielectric barrier and methods for forming the same
US20230058626A1 (en) * 2021-08-19 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, semiconductor structure, and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026339A1 (en) * 2001-02-28 2005-02-03 Fernando Gonzalez Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US20090045397A1 (en) * 2005-09-06 2009-02-19 Canon Kabushiki Kaisha Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
US20090078939A1 (en) * 2007-09-20 2009-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62230043A (ja) * 1986-03-31 1987-10-08 Seiko Epson Corp 半導体装置
JPS63142821A (ja) * 1986-12-05 1988-06-15 Fujitsu Ltd 半導体装置の製造方法
JPH02271657A (ja) * 1989-04-13 1990-11-06 Nec Corp 能動層２層積層ｃｍｏｓインバータ
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
DE69023765T2 (de) * 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JPH0828520B2 (ja) * 1991-02-22 1996-03-21 株式会社半導体エネルギー研究所 薄膜半導体装置およびその製法
JPH0513718A (ja) * 1991-06-28 1993-01-22 Sony Corp 半導体メモリ装置及びその製法
JPH05283651A (ja) * 1992-03-30 1993-10-29 Sony Corp 半導体装置
JP3836166B2 (ja) * 1993-11-22 2006-10-18 株式会社半導体エネルギー研究所 ２層構造のトランジスタおよびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH1041477A (ja) * 1996-07-23 1998-02-13 Sanyo Electric Co Ltd 強誘電体メモリ
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5770483A (en) * 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
KR100234700B1 (ko) * 1996-11-27 1999-12-15 김영환 반도체 소자의 제조방법
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
US5796650A (en) * 1997-05-19 1998-08-18 Lsi Logic Corporation Memory circuit including write control unit wherein subthreshold leakage may be reduced
JPH11126491A (ja) * 1997-08-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3735855B2 (ja) * 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
US6266269B1 (en) * 2000-06-07 2001-07-24 Xilinx, Inc. Three terminal non-volatile memory element
US6628551B2 (en) * 2000-07-14 2003-09-30 Infineon Technologies Aktiengesellschaft Reducing leakage current in memory cells
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3485539B2 (ja) * 2000-12-04 2004-01-13 川崎重工業株式会社 同位体分離装置
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP2003060060A (ja) * 2001-08-21 2003-02-28 Fujitsu Ltd 半導体集積回路装置
JP2003101407A (ja) * 2001-09-21 2003-04-04 Sharp Corp 半導体集積回路
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US6882010B2 (en) * 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP2005268662A (ja) * 2004-03-19 2005-09-29 Seiko Epson Corp ３次元デバイスの製造方法
JP4465715B2 (ja) * 2004-04-16 2010-05-19 セイコーエプソン株式会社 薄膜デバイス、集積回路、電気光学装置、電子機器
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7332936B2 (en) * 2004-12-03 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, electronic apparatus
US7598544B2 (en) * 2005-01-14 2009-10-06 Nanotero, Inc. Hybrid carbon nanotude FET(CNFET)-FET static RAM (SRAM) and method of making same
JP2006210828A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
KR100704784B1 (ko) * 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
KR101100426B1 (ko) * 2005-05-10 2011-12-30 삼성전자주식회사 단결정 실리콘층을 포함하는 반도체 소자, 이를 포함하는반도체 장치 및 평면표시장치와 반도체 소자의 제조 방법
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007081335A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100714401B1 (ko) * 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
CN1862834A (zh) * 2006-04-11 2006-11-15 浙江大学 氧化锌基薄膜晶体管及芯片制备工艺
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP5285235B2 (ja) * 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP4957297B2 (ja) 2007-03-06 2012-06-20 セイコーエプソン株式会社 半導体装置の製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8952547B2 (en) * 2007-07-09 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact structure with first/second contacts formed in first/second dielectric layers and method of forming same
JP2009021446A (ja) * 2007-07-12 2009-01-29 Casio Comput Co Ltd 画像読取装置
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5068149B2 (ja) * 2007-11-29 2012-11-07 株式会社ジャパンディスプレイウェスト 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2009212389A (ja) * 2008-03-05 2009-09-17 Fujifilm Corp 透明有機薄膜トランジスタ
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5355921B2 (ja) 2008-03-28 2013-11-27 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011081000A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026339A1 (en) * 2001-02-28 2005-02-03 Fernando Gonzalez Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US20090045397A1 (en) * 2005-09-06 2009-02-19 Canon Kabushiki Kaisha Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
US20090078939A1 (en) * 2007-09-20 2009-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6743315B2 (ja) 2020-08-19
JP2023126650A (ja) 2023-09-07
JP5586412B2 (ja) 2014-09-10
JP2020107905A (ja) 2020-07-09
JP2015097283A (ja) 2015-05-21
CN103794612A (zh) 2014-05-14
KR20120096469A (ko) 2012-08-30
CN105070715A (zh) 2015-11-18
JP5919232B2 (ja) 2016-05-18
EP2491585A4 (en) 2015-09-02
US20140167041A1 (en) 2014-06-19
KR101872229B1 (ko) 2018-06-29
KR101996773B1 (ko) 2019-07-04
JP2011109079A (ja) 2011-06-02
US20110089417A1 (en) 2011-04-21
CN105070715B (zh) 2018-10-19
TW201426978A (zh) 2014-07-01
CN102598248B (zh) 2015-09-23
JP2018088550A (ja) 2018-06-07
JP2023029617A (ja) 2023-03-03
CN102598248A (zh) 2012-07-18
EP2491585A1 (en) 2012-08-29
JP2022002325A (ja) 2022-01-06
JP2013243397A (ja) 2013-12-05
TWI570889B (zh) 2017-02-11
KR101591613B1 (ko) 2016-02-03
JP2020194966A (ja) 2020-12-03
CN103794612B (zh) 2018-09-07
KR20180072880A (ko) 2018-06-29
TWI664712B (zh) 2019-07-01
TW201709482A (zh) 2017-03-01
EP2491585B1 (en) 2020-01-22
TW201135914A (en) 2011-10-16
JP2023171599A (ja) 2023-12-01
WO2011048929A1 (en) 2011-04-28
US20230387318A1 (en) 2023-11-30
KR20140036335A (ko) 2014-03-25
JP7212737B2 (ja) 2023-01-25
JP2015201667A (ja) 2015-11-12
JP7463571B2 (ja) 2024-04-08
JP6945698B2 (ja) 2021-10-06
JP2016171336A (ja) 2016-09-23
US20210305432A1 (en) 2021-09-30
US20230369510A1 (en) 2023-11-16
JP2023155274A (ja) 2023-10-20
JP6293816B2 (ja) 2018-03-14
JP5933790B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
JP7212737B2 (ja) 半導体装置
JP6363761B2 (ja) 半導体装置
US9806079B2 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees