TWI655486B - 液晶顯示裝置和包括該液晶顯示裝置的電子裝置 - Google Patents

液晶顯示裝置和包括該液晶顯示裝置的電子裝置 Download PDF

Info

Publication number
TWI655486B
TWI655486B TW099133320A TW99133320A TWI655486B TW I655486 B TWI655486 B TW I655486B TW 099133320 A TW099133320 A TW 099133320A TW 99133320 A TW99133320 A TW 99133320A TW I655486 B TWI655486 B TW I655486B
Authority
TW
Taiwan
Prior art keywords
pixel
wiring
oxide semiconductor
semiconductor layer
liquid crystal
Prior art date
Application number
TW099133320A
Other languages
English (en)
Other versions
TW201207531A (en
Inventor
荒澤亮
宍戶英明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201207531A publication Critical patent/TW201207531A/zh
Application granted granted Critical
Publication of TWI655486B publication Critical patent/TWI655486B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134327—Segmented, e.g. alpha numeric display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

本發明的目的之一是提供一種可以實現高的孔徑比的液晶顯示裝置，其中液晶顯示裝置所具有的像素具備使用氧化物半導體的薄膜電晶體。一種液晶顯示裝置包括多個具有薄膜電晶體及像素電極的像素，其中該像素與用作掃描線的第一佈線電連接，該薄膜電晶體具有在第一佈線上隔著閘極絕緣膜設置的氧化物半導體層，該氧化物半導體層以超出設置有第一佈線的區域的方式設置，像素電極和氧化物半導體層彼此重疊。

Description

液晶顯示裝置和包括該液晶顯示裝置的電子裝置
本發明係關於液晶顯示裝置。另外，本發明關於具備該液晶顯示裝置的電子裝置。
如以液晶顯示裝置為代表那樣，形成在玻璃基板等的平板上的薄膜電晶體使用非晶矽、多晶矽來製造。使用非晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另一方面，使用多晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率高，但是需要進行雷射退火等的晶化製程，因此不一定適合於玻璃基板的大面積化。
另一方面，使用氧化物半導體來製造薄膜電晶體，而將它應用於電子裝置和光學裝置的技術方案受到關注。例如，專利文獻1公開了作為氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，而將它用於液晶顯示裝置的切換元件等的技術方案。
[專利文獻1]　日本專利申請公開第2009-99887號公報
將氧化物半導體用作通道區域的薄膜電晶體的場效應遷移率高於將非晶矽用作通道區域的薄膜電晶體的場效應遷移率。具備使用這種氧化物半導體來形成的薄膜電晶體的像素被期待應用於液晶顯示裝置等的顯示裝置。另外，對三維顯示器、4k2k顯示器等的具有更高的附加價值的液晶顯示裝置來說，預計每個像素的面積將會越來越小，另一方面，具有孔徑比得到提高的像素的液晶顯示裝置被期待。
由此，本發明的目的之一是提供一種可以實現高的孔徑比的液晶顯示裝置，其中液晶顯示裝置所具有的像素具備使用氧化物半導體的薄膜電晶體。
本發明的一個實施例是一種液晶顯示裝置，包括：多個具有薄膜電晶體及像素電極的像素，其中該像素與用作掃描線的第一佈線電連接，該薄膜電晶體具有在第一佈線上隔著閘極絕緣膜設置的氧化物半導體層，該氧化物半導體層以超出設置有第一佈線的區域的邊緣的方式設置，像素電極和氧化物半導體層彼此重疊。
本發明的一個實施例是一種液晶顯示裝置，包括：多個具有薄膜電晶體及像素電極的像素，其中該像素與用作掃描線的第一佈線及用作信號線的第二佈線電連接，該薄膜電晶體具有在第一佈線上隔著閘極絕緣膜設置的氧化物半導體層，該氧化物半導體層以超出設置有第一佈線的區域的邊緣的方式設置，第二佈線延伸到第一佈線上的閘極絕緣膜上而接觸於氧化物半導體層上，像素電極和氧化物半導體層彼此重疊。
本發明的一個實施例是一種液晶顯示裝置，包括：多個具有薄膜電晶體及像素電極的像素，其中該像素與用作掃描線的第一佈線及用作信號線的第二佈線電連接，該薄膜電晶體具有在第一佈線上隔著閘極絕緣膜設置的氧化物半導體層，該氧化物半導體層以超出設置有第一佈線的區域的邊緣的方式設置，第二佈線延伸到第一佈線上的閘極絕緣膜及該閘極絕緣膜上的層間絕緣膜上而接觸於氧化物半導體層上，像素電極和氧化物半導體層彼此重疊。
當製造具備使用氧化物半導體的薄膜電晶體的像素時，可以實現孔徑比的提高。由此，可以提供具有高清晰的顯示部的液晶顯示裝置。
參照附圖對本發明的實施例模式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施例模式所記載的內容中。另外，在以下說明的本發明的結構中，在不同的附圖之間共同使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略其重複說明。
另外，在本說明書所說明的每個附圖中，每個結構的大小、層的厚度或區域為了清晰可見而有時被誇大。因此，不一定侷限於其尺度。
另外，在本說明書中使用的“第一”、“第二”、“第三”等的序數是為了避免結構要素的混淆而附記的，而不是用於在數目方面上進行限制。因此，例如可以將“第一”適當地替換為“第二”或“第三”等進行說明。
實施例模式1
在本實施例模式中，作為一個例子，示出薄膜電晶體(以下，也稱為TFT)及連接到該TFT的用作像素電極的電極(簡單地稱為像素電極)，而對液晶顯示裝置進行說明。另外，像素是指由設置在顯示裝置的各個像素中的各個元件(例如薄膜電晶體、用作像素電極的電極及佈線等的藉由電信號來控制顯示的元件)構成的元件群。另外，像素可以包括濾色片等，也可以用一個像素控制一個彩色要素的亮度。因此，作為一個例子，由RGB彩色要素構成的彩色顯示裝置的圖像的最小單位由R像素、G像素及B像素的三個像素構成，並且可以藉由多個像素來得到圖像。
注意，“A與B彼此連接”的記載包括A與B彼此電連接的情況及A與B彼此直接連接的情況。在此，A及B是指具有電作用的物件物。明確地說，“A與B彼此連接”的記載包括當考慮到電路工作時，A和B之間的部分可以被認為具有相同節點的情況，例如：藉由像電晶體那樣的切換元件使A與B連接，並藉由該切換元件的導通而使A和B具有大致相同電位的情況；以及藉由電阻元件使A與B連接，產生在該電阻元件的兩端的電位差為不影響到包括A及B的電路的工作程度的情況等。
首先，圖1A示出像素的俯視圖。另外，圖1A所示的TFT的結構是底閘型結構，示出從用作閘極的佈線來看在用作通道區域的氧化物半導體層的相反一側具有用作TFT的源極電極及汲極電極的佈線層，即所謂的反交錯型的結構。
圖1A所示的像素100具有用作掃描線的第一佈線101、用作信號線的第二佈線102A、氧化物半導體層103、電容線104、像素電極105。另外，圖1A所示的像素100具有用來使氧化物半導體層103與像素電極105電連接的第三佈線102B，由此構成薄膜電晶體106。
第一佈線101也是用作薄膜電晶體106的閘極的佈線。第二佈線102A也是用作薄膜電晶體106的源極電極或汲極電極的一方及儲存電容器的一方的電極的佈線。第三佈線102B也是用作薄膜電晶體106的源極電極或汲極電極的另一方的佈線。電容線104是用作儲存電容器的另一方的電極的佈線。另外，第一佈線101和電容線104由同一層構成，第二佈線102A和第三佈線102B由同一層構成。另外，第三佈線102B設置為其一部分重疊於電容線104，由此形成液晶元件的儲存電容器。
另外，薄膜電晶體106具有的氧化物半導體層103隔著閘極絕緣膜(未圖示)設置在第一佈線101上。該氧化物半導體層103以超出設置有第一佈線101的區域的邊緣的方式設置。
另外，“A超出B的邊緣”是指當在俯視圖看層疊的A、B時，A、B的端部不對準，A延伸到B的端部的外側的情況。
另外，圖1B示出沿著圖1A的鏈式線A1-A2而獲得的截面結構。在圖1B所示的截面結構中，在基板111上隔著基底膜112設置有用作閘極的第一佈線101及電容線104。閘極絕緣膜113設置為覆蓋第一佈線101及電容線104。在閘極絕緣膜113上設置有氧化物半導體層103。在氧化物半導體層103上設置有第二佈線102A及第三佈線102B。另外，在氧化物半導體層103、第二佈線102A及第三佈線102B上設置有用作鈍化膜的氧化物絕緣層114。在氧化物絕緣層114中形成有開口部，在該開口部像素電極105與第三佈線102B實現連接。另外，由第三佈線102B和電容線104以閘極絕緣膜113作為電介質而形成電容元件。
另外，將圖1A和圖1B所示的像素，如圖7所示那樣，在基板700上作為多個像素701配置為矩陣狀。圖7示出在基板700上具有像素部702、掃描線驅動電路703及信號線驅動電路704的結構。像素701根據由與掃描線驅動電路703連接的第一佈線101供給的掃描信號，被決定每列成為選擇狀態或非選擇狀態。另外，根據掃描信號而被選擇的像素701接受由與信號線驅動電路704連接的第二佈線102A供給的視頻電壓(也稱為視頻信號、視頻信號、視頻資料)。
圖7示出掃描線驅動電路703及信號線驅動電路704設置在基板700上的結構，但是也可以採用掃描線驅動電路703或信號線驅動電路704的任一個設置在基板700上的結構。另外，也可以採用只有像素部702設置在基板700上的結構。
圖7示出在像素部702中將多個像素701配置為矩陣狀(條形配置)的一個例子。另外，像素701不一定必須要配置為矩陣狀，例如可以採用三角配置或拜爾(Bayer)配置。另外，作為像素部702的顯示方式，可以使用進級方式或隔行方式。另外，當進行彩色顯示時像素控制的彩色要素不侷限於RGB(R是紅色，G是綠色，B是藍色)的三種顏色，而也可以使用三種以上的顏色。例如可以對RGBW(W是白色)或RGB添加黃色、藍綠色、紫紅色等的一種以上的顏色。另外，彩色要素的每個點可以具有不同大小的顯示區域。
在圖7中，根據像素的列方向及行方向的個數，示出第一佈線101及第二佈線102A。另外，根據構成像素的子像素(也稱為副像素)的個數或像素中的電晶體的數量，可以增加第一佈線101及第二佈線102A的個數。另外，也可以採用藉由在像素之間共同使用第一佈線101及第二佈線102A來驅動像素701的結構。
注意，圖1A示出第二佈線102A為矩形狀的TFT的形狀，但是TFT的形狀可以採用圍繞第三佈線102B的形狀(明確地說，U字型或C字型)，由此增加載子移動的區域的面積，而增加流動的電流量的結構。
另外，可以將除了用作薄膜電晶體106的區域之外的第一佈線101的寬度以部分地變細的方式形成為窄。藉由將第一佈線的寬度形成為窄，可以實現像素的孔徑比的提高。
另外，孔徑比是指一個像素中的光透過的區域的面積。由此，當不透過光的構件所占的區域增大時，孔徑比降低，而當透過光的構件所占的區域增大時，孔徑比提高。在液晶顯示裝置中，藉由減少重疊於像素電極的佈線、電容線所占的面積及薄膜電晶體的尺寸，使孔徑比得到提高。
另外，薄膜電晶體是至少具有包括閘極、汲極及源極的三個端子的元件，並且在汲極區域及源極區域之間具有通道區域，可以使電流流過汲極區域、通道區域及源極區域。在此，由於源極及汲極根據電晶體的結構或工作條件等而變化，因此很難限定哪個是源極或汲極。因此，有時不將用作源極及汲極的區域稱為源極或汲極。在此情況下，作為一個例子，有時將它們分別表示為第一端子及第二端子。或者，有時將它們分別表示為第一電極及第二電極。或者，有時將它們表示為第一區域及第二區域。
接著，基於圖1A和圖1B所示的俯視圖及截面圖，參照圖2A至圖2D說明像素的製造方法。
首先，作為具有透光性的基板111，可以使用玻璃基板。另外，示出將用來防止雜質從基板111擴散或提高與設置在基板111上的每個元件的緊密性的基底膜112設置在基板111上的結構。另外，不一定必須要設置基底膜112。
接著，在基板111的整個表面上形成導電層之後，藉由進行第一光微影製程來形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分來形成第一佈線101及電容線104。此時，以至少使第一佈線101及電容線104的端部為錐形的方式進行蝕刻。圖2A示出這個步驟的截面圖。
第一佈線101及電容線104最好使用鋁(Al)及銅(Cu)等的低電阻導電材料來形成，但是因為Al單體有耐熱性低並且容易腐蝕等的問題，所以將鋁與耐熱性導電材料組合而形成第一佈線101及電容線104。作為耐熱性導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以所述元素為成分的合金、將所述元素組合的合金或以所述元素為成分的氮化物來形成。
另外，可以藉由噴墨法或印刷法來形成構成TFT的佈線等。由此，可以在室溫下、在低真空度下或在大型基板上進行製造。因為即使不使用光掩模也可以進行製造，所以可以容易改變電晶體的佈局。另外，因為不需要使用抗蝕劑，所以可以實現材料費用的降低及製程數量的減少。另外，也可以藉由噴墨法或印刷法來形成抗蝕劑掩模等。由於使用噴墨法或印刷法只在需要的部分上形成抗蝕劑，並藉由對抗蝕劑進行曝光及顯影而將其用作抗蝕劑掩模，這與在整個表面上形成抗蝕劑的情況相比，可以實現低成本化。
或者，可以使用多色調掩模來形成具有多種(代表的是兩種)厚度的區域的抗蝕劑掩模，而形成佈線等。
接著，在第一佈線101及電容線104的整個表面上形成絕緣膜(以下，稱為閘極絕緣膜113)。閘極絕緣膜113是使用濺射法等來形成的。
例如，藉由濺射法，使用氧化矽膜來形成閘極絕緣膜113。當然，閘極絕緣膜113不侷限於這種氧化矽膜，也可以使用氧氮化矽膜、氮化矽膜、氧化鋁膜或氧化鉭膜等的其他絕緣膜來形成由這些材料構成的單層或疊層結構。
另外，在形成氧化物半導體之前，最好進行引入氬氣體生成電漿的反濺射，來除去附著在閘極絕緣膜113的表面上的塵埃。另外，可以使用氮、氦等代替氬氣圍。或者，另外，也可以在對氬氣圍中添加有氧及N2O等的氣圍下進行反濺射。另外，也可以在對氬氣圍中添加有Cl2、CF4等的氣圍下進行反濺射。
接著，在對閘極絕緣膜113的表面進行電漿處理之後，在不暴露於大氣的情況下在閘極絕緣膜113上形成氧化物半導體。藉由將氧化物半導體用作電晶體的半導體層，與非晶矽等的矽類半導體材料相比，可以提高電場效應遷移率。另外，作為氧化物半導體，例如可以使用氧化鋅(ZnO)、氧化錫(SnO2)等。另外，可以對ZnO添加In、Ga等。
作為氧化物半導體，可以使用以InMO3(ZnO)x(x>0)表示的薄膜。其中，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)或鈷(Co)中的一種金屬元素或多種金屬元素。例如，作為M，除了Ga之外，有時還包括Ga和Ni或Ga和Fe等的Ga之外的上述金屬元素。另外，在所述氧化物半導體中，除了作為M包含的金屬元素之外，有時還包含作為雜質元素的如Fe或Ni等其他過渡金屬元素或者該過渡金屬的氧化物。例如，作為氧化物半導體層，可以使用In-Ga-Zn-O類膜。
作為氧化物半導體層(InMO3(ZnO)x(x>0)膜)，可以使用以M為其他金屬元素的InMO3(ZnO)x(x>0)膜來代替In-Ga-Zn-O類膜。另外，作為氧化物半導體，除了上述材料之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。
另外，在本實施例模式中，作為氧化物半導體使用In-Ga-Zn-O類。在此使用In2O3:Ga2O3:ZnO=1:1:1的靶材。將基板與靶材之間的距離設定為100mm，將壓力設定為0.6Pa，將直流(DC)電源設定為0.5kW，並且在氧(氧流量比為100%)氣圍下進行成膜。另外，最好使用脈衝直流(DC)電源，因為可以減少在膜形成期間產生的粉狀物質(也稱為微粒、塵埃)，並且也可以使厚度分佈變得均勻。
另外，氧化物半導體既可以在與先前進行反濺射的處理室相同的處理室中形成，又可以在與先前進行反濺射的處理室不同的處理室中形成。
濺射法包括如下方法：作為濺射電源使用高頻電源的RF濺射法、使用直流電源的DC濺射法及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的成膜，而DC濺射法主要用於金屬膜的成膜。
另外，也有可以設置材料不同的多個靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成材料不同的膜，又可以在同一處理室中使多種材料同時放電來進行成膜。
另外，也有如下濺射裝置：在處理室內部具備磁鐵機構的使用磁控管濺射法的濺射裝置；不使用輝光放電而使用藉由微波來產生的電漿的使用ECR濺射法的濺射裝置。
另外，作為使用濺射法的成膜方法，有如下方法：在膜形成期間使靶材物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法；在膜形成期間對基板也施加電壓的偏壓濺射法。
接著，對氧化物半導體層進行脫水化或脫氫化。將實現脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且低於750℃，最好設定為425℃以上。注意，當將第一加熱處理的溫度設定為425℃以上時，將加熱處理時間設定為1個小時以內即可，但是當將第一加熱處理的溫度設定為低於425℃時，將加熱處理時間設定為長於1個小時。在此，將基板導入到加熱處理裝置之一的電爐中，在氮氣圍下對氧化物半導體層進行加熱處理之後，不使它接觸於大氣，並防止水或氫等再次混入到氧化物半導體層，由此得到氧化物半導體層。在本實施例模式中，使用同一電爐以對氧化物半導體層進行脫水化或脫氫化的加熱溫度T到不使水分再次混入的充分的溫度，明確地說，在氮氣圍下對氧化物半導體層進行直到將氧化物半導體層的溫度降低到比加熱溫度T低100℃以上的緩冷處理。另外，不侷限於氮氣圍，而也可以在稀有氣體(氦、氖、氬等)氣圍下進行脫水化或脫氫化。
另外，加熱處理裝置不侷限於電爐，而也可以具備藉由來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal，即氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，即燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為氣體，使用如氬等的稀有氣體或氮那樣的在加熱處理中也幾乎不與被處理物產生反應的惰性氣體。
藉由在400℃以上且低於750℃的溫度下對氧化物半導體層進行熱處理，可以實現氧化物半導體層的脫水化或脫氫化，並防止後面製程中的水(H2O)的再次侵入。
另外，在第一加熱處理中，最好在氮或氦、氖、氬等的稀有氣體中不包含水及氫等。或者，最好將導入到加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即雜質濃度為1ppm以下，最好為0.1ppm以下)。
注意，根據第一加熱處理的條件或氧化物半導體層的材料，有時該氧化物半導體層晶化並成為微晶膜或多晶膜。例如，有時成為晶化率為90%以上或80%以上的微晶氧化物半導體膜。另外，根據第一加熱處理的條件或氧化物半導體層的材料，有時該氧化物半導體層成為不包含結晶成分的非晶氧化物半導體膜。
氧化物半導體層在用於實現脫水化或脫氫化的第一加熱處理之後成為氧缺乏型，並被低電阻化。第一加熱處理之後的氧化物半導體層的載子濃度比剛成膜之後的氧化物半導體膜的載子濃度高，第一加熱處理之後的氧化物半導體膜最好成為具有1×1018/cm3以上的載子濃度的氧化物半導體層。
接著，藉由進行第二光微影製程來形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分來形成由氧化物半導體構成的氧化物半導體層103。另外，也可以對加工為島狀之前的氧化物半導體膜進行對氧化物半導體層的第一加熱處理。作為此時的蝕刻方法，使用濕蝕刻或乾蝕刻。圖2B示出這個步驟的截面圖。
接著，藉由濺射法或真空蒸鍍法，在氧化物半導體層上形成由金屬材料構成的導電膜。作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo和W中的元素、以所述元素為成分的合金或將所述元素組合的合金等。另外，當進行200℃至600℃的熱處理時，最好使該導電膜具有承受該熱處理的耐熱性。因為Al單體有耐熱性低並且容易腐蝕等的問題，所以將Al與耐熱性導電材料組合而形成導電膜。作為與Al組合的耐熱性導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以所述元素為成分的合金、將所述元素組合的合金或以所述元素為成分的氮化物來形成。
在此，作為導電膜採用鈦膜的單層結構。或者，作為導電膜也可以採用雙層結構，其中將鈦膜層疊在鋁膜上。或者，作為導電膜也可以採用三層結構，其中按順序層疊鈦膜、包含Nd的鋁(Al-Nd)膜及鈦膜。作為導電膜可以採用包含矽的鋁膜的單層結構。
接著，藉由進行第三光微影製程來形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分來形成由導電膜構成的第二佈線102A及第三佈線102B。作為此時的蝕刻方法，使用濕蝕刻或乾蝕刻。例如，藉由使用過氧化氫氨水(31wt%的過氧化氫溶液：28wt%的氨水：水=5:2:2)的濕蝕刻，對Ti膜的導電膜進行蝕刻，並對第二佈線102A及第三佈線102B選擇性地進行蝕刻而可以使氧化物半導體層103殘存。圖2C示出這個階段的截面圖。
另外，雖然也根據蝕刻條件，但在第三光微影製程中有時氧化物半導體層的露出區域被蝕刻。此時，夾在第二佈線102A及第三佈線102B之間的區域的氧化物半導體層103比在第一佈線101上與第二佈線102A或第三佈線102B重疊的區域的第一氧化物半導體層103的厚度薄。
接著，在閘極絕緣膜113、氧化物半導體層103、第二佈線102A及第三佈線102B上形成氧化物絕緣層114。在這個步驟，氧化物半導體層103的一部分接觸於氧化物絕緣層114。另外，隔著閘極絕緣膜113與第一佈線101重疊的氧化物半導體層103的區域成為通道形成區。
氧化物絕緣層114至少具有1nm以上的厚度，可以適當地使用濺射法等的不使水及氫等的雜質混入到氧化物絕緣層中的方法來形成。在本實施例模式中，使用濺射法來形成用作氧化物絕緣層的氧化矽膜。將膜形成期間的基板溫度設定為室溫以上且300℃以下即可，在本實施例模式中設定為100℃。藉由濺射法的氧化矽膜的成膜可以在稀有氣體(代表地是氬)氣圍下、氧氣圍下或稀有氣體(代表地是氬)及氧的混合氣圍下進行。另外，作為靶材可以使用氧化矽靶材或矽靶材。例如，可以使用矽靶材在氧及稀有氣體氣圍下藉由濺射法來形成氧化矽膜。作為與低電阻化了的氧化物半導體層接觸地形成的氧化物絕緣層，使用不包含水分、氫離子或OH-等的雜質，並防止所述雜質從外部侵入的無機絕緣膜，代表性地，使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜等。另外，藉由濺射法來形成的氧化物絕緣層尤其是緻密的膜，即使該氧化物絕緣層是單層，也可以將它用作抑制雜質擴散到接觸的層的現象的保護膜。另外，藉由使用摻雜磷(P)或硼(B)的靶材，可以將磷(P)或硼(B)添加到氧化物絕緣層中。
在本實施例模式中，使用純度為6N的柱狀多晶且摻雜有硼的矽靶材(電阻值為0.01Ωcm)，將基板與靶材之間的距離(T-S間距離)設定為89 mm，將壓力設定為0.4Pa，將直流(DC)電源設定為6kW，並且在氧(氧流量比為100%)氣圍下藉由脈衝DC濺射法對氧化物絕緣層114進行成膜。將厚度設定為300nm。
另外，氧化物絕緣層114設置為接觸於用作氧化物半導體層的通道形成區域的區域上，也具有用作通道保護層的功能。
接著，第二加熱處理(最好為200℃以上且400℃以下，例如250℃以上且350℃以下)可以在惰性氣體氣圍下或氮氣體氣圍下進行。例如，在氮氣圍下進行250℃且1個小時的第二加熱處理。藉由進行第二加熱處理，在氧化物半導體層103的一部分接觸於氧化物絕緣層114的狀態下進行加熱。
當在藉由第一加熱處理而實現了低電阻化的氧化物半導體層103接觸於氧化物絕緣層114的狀態下進行第二加熱處理時，氧化物絕緣層114接觸的區域成為氧過剩的狀態。結果，I型化(高電阻化)從氧化物半導體層103的與氧化物絕緣層114接觸的區域向氧化物半導體層103的深度方向進展。
接著，藉由第四光微影製程，在氧化物絕緣層114中形成開口部121，並且形成具有透光性的導電膜。作為具有透光性的導電膜的材料，藉由濺射法或真空蒸鍍法等，使用氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2、簡單地稱為ITO)等來形成。作為具有透光性的導電膜的其他材料，也可以使用包含氮的Al-Zn-O類膜，即Al-Zn-O-N類膜、包含氮的Zn-O類膜或包含氮的Sn-Zn-O類膜。另外，將Al-Zn-O-N類膜中的鋅的組成比率(at.%)設定為47 at.%以下，它比膜中的鋁的組成比率(at.%)高，膜中的鋁的組成比率(at.%)比膜中的氮的組成比率(at.%)高。藉由使用鹽酸類的溶液對這些材料進行蝕刻處理。然而，由於對ITO的蝕刻特別容易產生殘渣，因此為了改善蝕刻加工性，可以使用氧化銦氧化鋅合金(In2O3-ZnO)。
另外，將具有透光性的導電膜的組成比率的單位設定為at.%，並藉由使用電子探針微分析儀(EPMA:Electron Probe X-ray MicroAnalyzer)的分析來進行評價。
接著，藉由進行第五光微影製程來形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分來形成像素電極105。圖2D示出這個步驟的截面圖。
像這樣，可以製造具有薄膜電晶體106的像素。並且，藉由將像素配置為矩陣狀來構成像素部，可以得到用來製造主動矩陣型液晶顯示裝置的一方的基板。在本說明書中，為了方便起見，將這種基板稱為主動矩陣基板。
另外，在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。詳細地說，藉由在被選擇的像素電極與對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極與對置電極之間的液晶層的光學調變，該光學調變被觀察者識別為顯示圖案。液晶元件等的顯示元件設置在像素電極105上。
參照圖3A和圖3B，對在圖1A和圖1B、圖2A至圖2D中說明的根據本實施例模式的結構的優點詳細地進行說明。
圖3A和圖3B是圖1A的俯視圖中的氧化物半導體層附近的放大圖。另外，圖3B中的氧化物半導體層103的寬度(圖3B中的W2)的部分是將圖3A中的氧化物半導體層103的寬度(在圖3A中的W1)擴大而形成的部分。
在本實施例模式的圖1A的像素的俯視圖中，如圖3A和圖3B所示那樣，在不從第一佈線101分支佈線的情況下，在第一佈線101上設置有氧化物半導體層103。形成在氧化物半導體層的第二佈線102A和第三佈線102B之間的通道區域形成在與第一佈線101重疊的區域。氧化物半導體層103有時因對通道區域的光照射導致TFT特性不均勻，因此，需要用從第一佈線101分支的佈線確實地進行遮光，而這成為降低像素的孔徑比的主要原因。藉由將氧化物半導體層設置為本實施例模式的結構，即，使其重疊於第一佈線101，而不形成從第一佈線101分支的佈線，可以實現孔徑比的提高。另外，藉由使用具有透光性的氧化物半導體層作為薄膜電晶體的半導體層，即使氧化物半導體層偏移出所設計的重疊於第一佈線101的區域，而重疊於像素電極105，也可以不降低孔徑比地進行顯示。
藉由以大於規定的尺寸的圖案形成氧化物半導體層，即使該氧化物半導體層多少偏移出所設計的位置，也可以進行良好的顯示，而無工作不良現象及孔徑比的降低。因此，容易製造液晶顯示裝置的主動矩陣基板，並可以實現良率的提高。
如上所述，藉由採用本實施例模式所示的結構，當製造具備使用氧化物半導體的薄膜電晶體的像素時，可以實現孔徑比的提高。因此，可以提供具有高清晰顯示部的液晶顯示裝置。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式2
下面對與所述實施例模式不同的其他的TFT的結構的顯示裝置的像素的一個構成例子進行說明。
圖4A示出與實施例模式1的結構不同的像素的俯視圖。另外，圖4A所示的TFT的結構是底閘型結構，即從用作閘極的佈線來看，在用作通道區域的氧化物半導體層的另一側具有用作TFT的源極電極及汲極電極的佈線層的所謂的反交錯結構。
圖4A所示的像素400具有用作掃描線的第一佈線401、用作信號線的第二佈線402A、氧化物半導體層403、電容線404、像素電極405。另外，該像素400還具有用來使氧化物半導體層403與像素電極405電連接的第三佈線402B，由此構成薄膜電晶體406。第一佈線401也是用作薄膜電晶體406的閘極的佈線。第二佈線402A也是用作源極電極或汲極電極中的一方的佈線。第三佈線402B也是用作源極電極或汲極電極的另一方及儲存電容器的一方的電極的佈線。電容線404是用作儲存電容器的另一方的電極的佈線。
另外，第一佈線401和電容線404由同一層構成，第二佈線402A和第三佈線402B由同一層構成。另外，第三佈線402B設置為一部分重疊於電容線404，由此形成液晶元件的儲存電容器。另外，薄膜電晶體406具有的氧化物半導體層403在第一佈線401上隔著閘極絕緣膜(未圖示)而設置，該氧化物半導體層403以超出設置有第一佈線401的區域的方式設置。
另外，圖4B示出沿著圖4A的鏈式線A1-A2而獲得的截面結構。在圖4B示出的截面結構中，在基板411上隔著基底膜412設置有用作閘極的第一佈線401、電容線404。以覆蓋第一佈線401及電容線404的方式，設置有閘極絕緣膜413。在閘極絕緣膜413上設置有氧化物半導體層403。在氧化物半導體層403上設置有第二佈線402A及第三佈線402B。另外，在氧化物半導體層403、第二佈線402A及第三佈線402B上設置有用作鈍化膜的氧化物絕緣層414。在氧化物絕緣層414中形成有開口部，在該開口部像素電極405與第三佈線402B實現連接。另外，由第三佈線402B和電容線404將閘極絕緣膜413用作電介質來形成電容元件。
另外，將圖4A和圖4B所示的像素，與實施例模式1的圖1A和圖1B的說明相同，在圖7中的基板700上作為多個像素701配置為矩陣狀。對於圖7的說明與實施例模式1相同。
另外，圖4B所示的截面圖與圖1B所示的截面圖相同，作為像素的製造方法，與實施例模式1的圖2A至圖2D的說明相同。
參照圖5A和圖5B詳細地說明在圖4A和圖4B中說明的根據本實施例模式的結構的優點。
圖5A和圖5B是圖4A的俯視圖中的氧化物半導體層附近的放大圖。另外，圖5B中的氧化物半導體層403的寬度(圖5B中的W2)的部分是將圖5A中的氧化物半導體層403的寬度(圖5A中的W1)擴大而形成的部分。
在本實施例模式的圖4A的像素的俯視圖中，如圖5A和圖5B所示那樣，在不從第一佈線401分支佈線的情況下，在第一佈線401上設置有氧化物半導體層403。形成在氧化物半導體層中的第二佈線402A和第三佈線402B之間的通道區域形成在與第一佈線401重疊的區域。再者，在本實施例模式中，使氧化物半導體層403延伸到第一佈線401上的閘極絕緣膜上而接觸於第二佈線402A及第三佈線402B。氧化物半導體層403有時由於對通道區域的光照射導致TFT特性不均勻，因此，需要用從第一佈線401分支的佈線確實地進行遮光，而這成為降低像素的孔徑比的主要原因。但是，藉由使用本實施例模式的結構，即，使用將氧化物半導體層設置為重疊於第一佈線401，而不從第一佈線401形成分支的佈線的結構，並且藉由使氧化物半導體層403延伸到第一佈線401上的閘極絕緣膜上而接觸於第二佈線402A及第三佈線402B的結構，可以實現孔徑比的提高。另外，藉由使用具有透光性的氧化物半導體層作為薄膜電晶體的半導體層，即使氧化物半導體層偏移出所設計的重疊於第一佈線401的區域，而重疊於像素電極405，也可以不降低孔徑比地進行顯示。
另外，圖4A所示的延伸到第一佈線401上的第二佈線402A及第三佈線402B只要設置為重疊於第一佈線401上即可。另外，第二佈線402A及第三佈線402B既可以被形成為彎曲狀(蜿曲狀)，又可以採用將佈線設置為直線狀的結構。
藉由以大於規定的尺寸的圖案形成氧化物半導體層，即使該氧化物半導體層形成在多少偏移出所設計的位置的區域，也可以進行良好的顯示，而無工作不良現象及孔徑比的降低。因此，容易製造液晶顯示裝置的主動矩陣基板，並可以實現良率的提高。
如上所述，藉由採用本實施例模式所示的結構，當製造具備使用氧化物半導體的薄膜電晶體的像素時，可以實現孔徑比的提高。因此，可以提供具有高清晰顯示部的液晶顯示裝置。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式3
下面對與上述實施例模式不同的TFT的結構的顯示裝置的像素的一個構成例子進行說明。
圖6A、圖6B及圖6C示出與實施例模式2的結構不同的像素的俯視圖及截面圖。另外，圖6A所示的俯視圖的結構與圖4A相同，所以在此省略說明。另外，圖6B所示的截面圖的結構與圖4B所示的截面圖的結構不同之處在於圖6A採用在第一佈線401和第二佈線402A之間設置絕緣層601A的結構，以及採用在第一佈線401和第三佈線402B之間設置絕緣層601B的結構。另外，圖6C示出沿著圖6A的鏈式線B1-B2而獲得的截面圖，還示出採用在電容線404和第二佈線402A之間具有絕緣層601A的結構。
當將第二佈線402A及第三佈線402B延伸到第一佈線401及電容線404上而設置時，根據閘極絕緣膜413的厚度，在第一佈線401和第二佈線402A之間、第一佈線401和第三佈線402B之間、電容線404和第二佈線402A之間產生寄生電容。因此，如圖6A和圖6B所示那樣，藉由設置絕緣層601A及絕緣層601B來降低寄生電容，可以減少錯誤工作等的不良現象。
如上所述，藉由採用本實施例模式所示的結構，當製造具備使用氧化物半導體的薄膜電晶體的像素時，可以實現孔徑比的提高。另外，在本實施例模式中，除了所述實施例模式2的結構之外，可以實現寄生電容的降低。因此，可以提供具有高清晰顯示部，並且可以降低錯誤工作的液晶顯示裝置。
實施例模式4
在本實施例模式中，對可以應用於液晶顯示裝置的像素的結構及像素的工作進行說明。
圖8A是示出能夠應用於液晶顯示裝置的像素結構的一個例子的圖。像素880具有電晶體881、液晶元件882及電容元件883。電晶體881的閘極與佈線885電連接。電晶體881的第一端子與佈線884電連接。電晶體881的第二端子與液晶元件882的第一端子電連接。液晶元件882的第二端子與佈線887電連接。電容元件883的第一端子與液晶元件882的第一端子電連接。電容元件883的第二端子與佈線886電連接。
佈線884可以用作信號線。信號線是用來將從像素的外部輸入的信號電壓傳送到像素880的佈線。佈線885可以用作掃描線。掃描線是用來控制電晶體881的導通截止的佈線。佈線886可以用作電容線。電容線是用來對電容元件883的第二端子施加規定的電壓的佈線。電晶體881可以用作開關。電容元件883可以用作儲存電容器。儲存電容器是用來在開關為截止的狀態下也使信號電壓繼續施加到液晶元件882的電容元件。佈線887可以用作對置電極。對置電極是用來對液晶元件882的第二端子施加規定的電壓的佈線。另外，每個佈線可以具有的功能不侷限於此，也可以具有各種各樣的功能。例如，藉由使施加到電容線的電壓變化，可以調整施加到液晶元件的電壓。
圖8B是示出能夠應用於液晶顯示裝置的像素結構的一個例子的圖。與圖8A所示的像素結構例子相比，圖8B所示的像素結構例子除了如下點之外具有與圖8A所示的像素結構例子相同的結構：省略佈線887，並且液晶元件882的第二端子與電容元件883的第二端子電連接。圖8B所示的像素結構例子尤其當液晶元件為橫向電場模式(包括IPS模式和FFS模式)時可以應用。這是因為，當液晶元件為橫向電場模式時，可以將液晶元件882的第二端子及電容元件883的第二端子形成在同一基板上，因此容易使液晶元件882的第二端子與電容元件883的第二端子電連接的緣故。藉由採用圖8B所示的像素結構，可以省略佈線887，因此可以使製造製程簡單，而可以降低製造成本。
可以將多個圖8A或8B所示的像素結構配置為矩陣狀。藉由這樣，可以形成液晶顯示裝置的顯示部，而可以顯示各種各樣的圖像。圖9A是示出當將圖8A所示的像素結構以多個配置為矩陣狀時的電路結構的圖。圖9A所示的電路結構是將顯示部所具有的多個像素中的4個像素抽出而表示出的圖。再者，位於i行j列(i、j是自然數)的像素表示為像素880_i，j，佈線884_i、佈線885_j、佈線886_j分別電連接到像素880_i，j。與此相同，像素880_i+1，j與佈線884_i+1、佈線885_j、佈線886_j電連接。與此相同，像素880_i，j+1與佈線884_i、佈線885_j+1、佈線886_j+1電連接。與此相同，像素880_i+1，j+1與佈線884_i+1、佈線885_j+1、佈線886_j+1電連接。另外，每個佈線可以由屬於同一行或列的多個像素共同使用。另外，在圖9A所示的像素結構中，佈線887是對置電極，對置電極被所有的像素共同使用，因此對於佈線887不使用自然數i或j來表示。另外，可以採用圖8B所示的像素結構，因此即使採用表示有佈線887的結構，佈線887也不是必須要被使用的，而可以藉由與其他佈線共同使用等被省略。
圖9A所示的像素結構可以藉由各種各樣的方法來驅動。尤其是，藉由稱為交流驅動的方法驅動，可以抑制液晶元件的劣化(餘像)。圖9B是示出當進行交流驅動之一的點反轉驅動時的對圖9A所示的像素結構中的每個佈線施加電壓的時序圖。藉由進行點反轉驅動，可以抑制當進行交流驅動時看到的閃爍(flicker)。另外，圖9B示出輸入到佈線885_j的信號985_j、輸入到佈線885_j+1的信號985_j+1、輸入到佈線884_i的信號984_i、輸入到佈線884_i+1的信號984_i+1、供給到佈線886的電壓986。
在圖9A所示的像素結構中，在與佈線885_j電連接的像素中的開關在1個幀期間中的第j閘極選擇期間處於選擇狀態(導通狀態)，在除此之外的期間處於非選擇狀態(截止狀態)。並且，在第j閘極選擇期間之後設置有第j+1閘極選擇期間。藉由像這樣按順序進行掃描，在1個幀期間內使所有的像素按順序成為選擇狀態。在圖9B所示的時序圖中，藉由使電壓成為高的狀態(高位準)，使該像素中的開關成為選擇狀態，而藉由使電壓成為低的狀態(低位準)，使該像素中的開關成為非選擇狀態。
在圖9B所示的時序圖中，在第k幀(k是自然數)中的第j閘極選擇期間，對用作信號線的佈線884_i施加正的信號電壓，對佈線884_i+1施加負的信號電壓。再者，在第k幀中的第j+1閘極選擇期間，對佈線884_i施加負的信號電壓，並且對佈線884_i+1施加正的信號電壓。然後，對每個信號線交替施加在每個閘極選擇期間極性反轉了的信號。其結果，在第k幀中對像素880_i，j施加正的信號電壓，對像素880_i+1，j施加負的信號電壓，對像素880_i，j+1施加負的信號電壓，對像素880_i+1，j+1施加正的信號電壓。並且，在第k+1幀中，對每個像素寫入與在第k幀中寫入的信號電壓相反的極性的信號電壓。其結果，在第k+1幀中，對像素880_i，j施加負的信號電壓，對像素880_i+1，j施加正的信號電壓，對像素880_i，j+1施加正的信號電壓，對像素880_i+1，j+1施加負的信號電壓。如此，在同一幀中對相鄰的像素施加不同極性的信號電壓，並且在每個像素中對每1幀反轉信號電壓的極性的驅動方法是點反轉驅動。藉由點反轉驅動，可以抑制液晶元件的劣化並減少當所顯示的圖像整體或一部分均勻時看到的閃爍。另外，可以將施加到包括佈線886_j、886_j+1的所有的佈線886的電壓設定為一定的電壓。另外，雖然在時序圖中僅表示出佈線884的信號電壓的極性，但是實際上在所顯示的極性中可能取得各種各樣的信號電壓的值。另外，雖然在此說明了按每1個點(一個像素)進行極性反轉的情況，但是不侷限於此，也可以按每多個像素進行極性反轉。例如，藉由按每2個閘極選擇期間進行寫入的信號電壓的極性反轉，可以減少信號電壓的寫入所需要的功耗。除此之外，可以按每1行進行極性反轉(源極線反轉)，也可以按每1行進行極性反轉(閘極線反轉)。
接著，說明當液晶元件是以MVA模式或PVA模式等為代表的垂直對準(VA)模式時更佳的像素結構及其驅動方法。VA模式具有如下優良特徵：製造時不需要研磨製程；黑色顯示時的光洩露少；驅動電壓低等，但是也具有當從斜方向看畫面時圖像品質劣化(視角狹窄)的問題。為了擴大VA模式的視角，如圖10A及10B所示那樣，採用一個像素具有多個子像素(sub pixel)的像素結構是有效的。圖10A及10B所示的像素結構是當像素1080包括兩個子像素(第一子像素1080-1、第二子像素1080-2)時的一個例子。另外，在一個像素中的子像素的數量不侷限於兩個，也可以使用各種各樣的數量的子像素。子像素的數量越多，可以使視角越大。多個子像素的電路結構可以設定為彼此相同，在此設定為所有的子像素的電路結構與圖8A所示的電路結構相同並進行說明。另外，第一子像素1080-1具有電晶體1081-1、液晶元件1082-1、電容元件1083-1，每個連接關係依照圖8A所示的電路結構。與此相同，第二子像素1080-2具有電晶體1081-2、液晶元件1082-2、電容元件1083-2，每個連接關係依照圖8A所示的電路結構。
圖10A所示的像素結構表示如下結構：對於構成一個像素的兩個子像素，具有兩條用作掃描線的佈線1085(佈線1085-1、1085-2)，具有一條用作信號線的佈線1084，具有一條用作電容線的佈線1086。如此，藉由使兩個子像素共同使用信號線及電容線，可以提高孔徑比，而且，可以使信號線驅動電路為簡單結構，由此可以降低製造成本且能夠減少液晶面板和驅動電路IC的連接點的個數，因此可以提高良率。圖10B所示的像素結構表示如下結構：對於構成一個像素的兩個子像素具有一條用作掃描線的佈線1085，具有兩條用作信號線的佈線1084(佈線1084-1、佈線1084-2)，具有一條用作電容線的佈線1086。如此，藉由使兩個子像素共同使用掃描線及電容線，可以提孔徑比，而且，可以減少整體的掃描線的個數，因此即使在高清晰的液晶面板中也可以充分地延長每個像素的閘極線選擇期間，並且可以對每個像素寫入適合的信號電壓。
圖11A及圖11B是在圖10B所示的像素結構中，將液晶元件置換為像素電極的形狀而示意性地表示每個元件的電連接狀態的例子。在圖11A及圖11B中，電極1088-1表示第一像素電極，電極1088-2表示第二像素電極。在圖11A中，第一像素電極1088-1相當於圖10B中的液晶元件1082-1的第一端子，第二像素電極1088-2相當於圖10B中的液晶元件1082-2的第一端子。就是說，第一像素電極1088-1與電晶體1081-1的源極或汲極的一方電連接，第二像素電極1088-2與電晶體1081-2的源極或汲極的另一方電連接。另一方面，在圖11B中，將像素電極和電晶體的連接關係顛倒。就是說，第一像素電極1088-1與電晶體1081-2的源極或汲極的一方電連接，第二像素電極1088-2與電晶體1081-1的源極或汲極的另一方電連接。
在本實施例模式的像素中，藉由與所述實施例模式的結構組合，當製造具備使用氧化物半導體的薄膜電晶體的像素時，可以實現孔徑比的提高。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式5
在本實施例模式中，對具備在所述實施例模式中說明的液晶顯示裝置的電子裝置的例子進行說明。
圖12A示出一種可攜式遊戲機，該可攜式遊戲機可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、記錄媒體讀出部9672等。圖12A所示的可攜式遊戲機可以具有如下功能：讀出儲存在記錄媒體中的程式或資料而顯示在顯示部上；藉由與其他可攜式遊戲機進行無線通信而共用資訊等。另外，圖12A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖12B示出一種數位相機，該數位相機可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、快門按鈕9676、圖像接收部分9677等。圖12B所示的具有電視接收功能的數位相機可以具有如下功能：拍攝靜止圖像及動態圖像；自動或手動地調整所拍攝的圖像；從天線獲得各種各樣的資訊；儲存所拍攝的圖像或從天線獲得的資訊；以及將所拍攝的圖像或從天線獲得的資訊顯示在顯示部上等。另外，圖12B所示的具有電視接收功能的數位相機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖12C示出一種電視接收器，該電視接收器可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636等。圖12C所示的電視接收器可以具有如下功能：對電視電波進行處理而將它轉換為視頻信號；對視頻信號進行處理並將它轉換為適於顯示的信號；對視頻信號的幀頻率進行轉換等。另外，圖12C所示的電視接收器所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖13A示出一種電腦，該電腦可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、指向裝置9681、外部連接埠9680等的。圖13A所示的電腦可以具有如下功能：將各種各樣的資訊(靜止圖像、動態圖像、文字圖像等)顯示在顯示部上；藉由各種各樣的軟體(程式)控制處理；無線通信或有線通信等的通信功能；使用通信功能而連接到各種各樣的電腦網路；使用通信功能而進行各種各樣的資料的發送或接收等。另外，圖13A所示的電腦所具有的功能不侷限於此，而可以具有各種各樣的功能。
接著，圖13B示出一種行動電話，該行動電話可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、麥克風9638等。圖13B所示的行動電話可以具有如下功能：顯示各種各樣的資訊(靜止圖像、動態圖像、文字圖像等)；將日曆、日期或時間等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。另外，圖13B所示的行動電話所具有的功能不侷限於此，而可以具有各種各樣的功能。
接著，圖13C示出一種包括電子紙(也稱為E-book)的電子裝置，該電子紙可以包括框體9630、顯示部9631、操作鍵9635等。圖13C所示的電子紙可以具有如下功能：顯示各種各樣的資訊(靜止圖像、動態圖像、文字圖像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。另外，圖13C所示的電子紙所具有的功能不侷限於此，而可以具有各種各樣的功能。
在本實施例模式中說明的電子裝置在構成顯示部的多個像素中可以實現孔徑比的提高。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例1
在本實施例中，對藉由使用氧化物半導體的薄膜電晶體，液晶顯示裝置的每個像素的孔徑比提高的程度進行大致的估算，並示出其結果。
在具有氧化物半導體的薄膜電晶體中，對閘極施加使電晶體處於非導通狀態的電壓時流在電晶體中的電流(以下，稱為漏電流)是0.1pA以下，而具有非晶矽的薄膜電晶體的漏電流達到幾百nA左右。因此，在具有氧化物半導體的薄膜電晶體中，可以實現儲存電容的縮小。換言之，在設置有具有氧化物半導體的薄膜電晶體的像素中，與設置有具有非晶矽的薄膜電晶體的像素相比，可以提高孔徑比。在此，對孔徑比提高的程度進行大致的估算，假設使用氧化物半導體層的薄膜電晶體的洩漏電流為1×10-13(A)，使用非晶矽的薄膜電晶體的洩漏電流為1×10-11(A)而進行說明。
另外，作為對像素的孔徑比進行估算的其他參數，設定面板尺寸為3.4英寸，顯示的灰度為256灰度，輸入的電壓為10V，1幀為1.66×10-2(秒)來進行顯示。另外，設定閘極絕緣膜的介電常數為3.7(F/m)、厚度為1×10-7(m)而進行說明。
首先，對當將所述參數應用於像素數540×RGB×960的面板(稱為第一面板)時的儲存電容器的面積及孔徑比進行估算。在該面板中，像素尺寸為26(μm)×78(μm)，即2.03×10-9(m2)。其中，佈線及TFT所占的區域之外的面積為1.43×10-9(m2)，佈線及TFT所占的區域的面積為6.00×10-10(m2)。
在包括具備儲存電容器和具有氧化物半導體層的薄膜電晶體的像素的第一面板中，儲存電容器至少需要的電容值為4.25×10-14(F)。在此情況下，所需要的電容面積為1.30×10-10(m2)，在像素中儲存電容器所占面積的比例為6.4(%)，孔徑比為64.0(%)。另外，當第一面板所包括的像素是具備具有非晶矽的薄膜電晶體的像素時，儲存電容器至少需要的電容值為4.25×10-12(F)。在此情況下，所需要的電容面積為1.30×10-8(m2)，在像素中儲存電容器所占面積的比例為639.9(%)，即需要像素的尺寸以上的儲存電容器。
另外，對當將所述參數應用於像素數480×RGB×640的面板(稱為第二面板)時的儲存電容器的面積及孔徑比進行大致估計。在該面板中，像素尺寸為36(μm)×108(μm)，即3.89×10-9(m2)。其中，佈線及TFT所占的區域之外的面積為3.29×10-9(m2)，佈線及TFT所占的區域的面積為6.00×10-10(m2)
在包括具備儲存電容器和具有氧化物半導體層的薄膜電晶體的像素的第二面板中，儲存電容器至少需要的電容值為4.25×10-14(F)。在此情況下，所需要的電容面積為1.30×10-10(m2)，在像素中儲存電容器所占面積的比例為3.3(%)，孔徑比為81.2(%)。另外，當第二面板所包括的像素是具備具有非晶矽的薄膜電晶體的像素時，儲存電容器至少需要的電容值為4.25×10-12(F)。在此情況下，所需要的電容面積為1.30×10-8(m2)，在像素中儲存電容器所占面積的比例為333.8(%)，即需要像素的尺寸以上的儲存電容器。
在所述第一面板及第二面板中，具有氧化物半導體層的薄膜電晶體的洩漏電流極小，所以可以省略用來形成儲存電容器的電容線。明確地說，圖14A和圖14B示出當省略電容線時的俯視圖及其截面圖。圖14A所示的像素的俯視圖相當於在所述實施例模式1中說明的圖1A的俯視圖中省略電容線的圖。從圖14A所示的俯視圖、圖14B所示的截面圖可知，藉由使用具有氧化物半導體層的薄膜電晶體，可以擴大像素電極105所占的區域，即可以提高孔徑比。另外，從圖14B所示的截面圖可知，藉由使用具有氧化物半導體層的薄膜電晶體，可以減少電容線，並且可以擴大像素電極105所占的區域，即可以提高孔徑比。另外，在圖14A和圖14B中的第一面板的諸條件下，孔徑比可以提高到70.4%。另外，在圖14A和圖14B中的第二面板的諸條件下，孔徑比可以提高到84.5%。
如上所述，可知面板的解析度越高，將能夠提高孔徑比的氧化物半導體層用於薄膜電晶體的利點越大。
100．．．像素
101．．．佈線
102．．．佈線
103．．．氧化物半導體層
104．．．電容線
105．．．像素電極
106．．．薄膜電晶體
111．．．基板
112．．．基底膜
113．．．閘極絕緣膜
114．．．氧化物絕緣層
121．．．開口部
400．．．像素
401．．．佈線
402．．．佈線
403．．．氧化物半導體層
404．．．電容線
405．．．像素電極
406．．．薄膜電晶體
411．．．基板
412．．．基底膜
413．．．閘極絕緣膜
414．．．氧化物絕緣層
700．．．基板
701．．．像素
702．．．像素部
703．．．掃描線驅動電路
704．．．信號線驅動電路
880．．．像素
881．．．電晶體
882．．．液晶元件
883．．．電容元件
884．．．佈線
885．．．佈線
886．．．佈線
887．．．佈線
984．．．信號
985．．．信號
986．．．電壓
102A．．．佈線
102B．．．佈線
1080．．．像素
1081．．．電晶體
1082．．．液晶元件
1083．．．電容元件
1084．．．佈線
1085．．．佈線
1086．．．佈線
1088．．．像素電極
402A．．．佈線
402B．．．佈線
601A．．．絕緣層
601B．．．絕緣層
9630．．．框體
9631．．．顯示部
9633．．．揚聲器
9635．．．操作鍵
9636．．．連接端子
9638．．．麥克風
9672．．．記錄媒體讀出部
9676．．．快門按鈕
9677．．．圖像接收部分
9860．．．外部連接埠
9681．．．指向裝置
在附圖中：
圖1A和圖1B是用於說明液晶顯示裝置的俯視圖及截面圖；
圖2A至圖2D是用於說明液晶顯示裝置的截面圖；
圖3A和圖3B是用於說明液晶顯示裝置的俯視圖；
圖4A和圖4B是用於說明液晶顯示裝置的俯視圖及截面圖；
圖5A和圖5B是用於說明液晶顯示裝置的俯視圖；
圖6A至圖6C是用於說明液晶顯示裝置的俯視圖及截面圖；
圖7是用於說明液晶顯示裝置的電路圖；
圖8A和圖8B是用於說明液晶顯示裝置的電路圖；
圖9A和圖9B是用於說明液晶顯示裝置的電路圖及時序圖；
圖10A和圖10B是用於說明液晶顯示裝置的電路圖；
圖11A和圖11B是用於說明液晶顯示裝置的電路圖；
圖12A至圖12C是用於說明電子裝置的圖；
圖13A至圖13C是用於說明電子裝置的圖；以及
圖14A和圖14B是用於說明液晶顯示裝置的俯視圖及截面圖。

Claims (11)

  1. 一種液晶顯示裝置，包含：包括第一部分及比該第一部分窄的第二部分之掃描線；包括電連接至第一像素電極的第一電晶體的第一像素；以及包括電連接至第二像素電極的第二電晶體的第二像素，其中，該第一像素與該掃描線的該第一部分電連接，其中，該第一電晶體包括氧化物半導體層，該氧化物半導體層隔著閘極絕緣膜位於該掃描線的該第一部分的上方，其中，該氧化物半導體層的寬度比該掃描線的該第一部分的寬度寬，以及其中，該第二像素的該第二像素電極和該第一像素的該氧化物半導體層彼此重疊。
  2. 一種液晶顯示裝置，包含：包括第一部分及比該第一部分窄的第二部分之掃描線；信號線；包括電連接至第一像素電極的第一電晶體的第一像素；以及包括電連接至第二像素電極的第二電晶體的第二像素，其中，該第一像素與該掃描線的該第一部分和該信號線電連接，其中，該第一電晶體包括氧化物半導體層，該氧化物半導體層隔著閘極絕緣膜位於該掃描線的該第一部分的上方，其中，該氧化物半導體層的寬度比該掃描線的該第一部分的寬度寬，其中，該信號線包括沿著該掃描線的長邊方向延伸且位於該掃描線的上方的部分，以及其中，該第二像素的該第二像素電極和該第一像素的該氧化物半導體層彼此重疊。
  3. 如申請專利範圍第2項的液晶顯示裝置，其中，該第一像素還包含絕緣層，以及其中，該絕緣層位於該閘極絕緣膜和該信號線之間。
  4. 如申請專利範圍第3項的液晶顯示裝置，其中，該氧化物半導體層的端部被該絕緣層覆蓋。
  5. 一種液晶顯示裝置，包含：包括第一部分及比該第一部分窄的第二部分之掃描線；信號線；包括第一電晶體、佈線和第一像素電極的第一像素；以及包括電連接至第二像素電極的第二電晶體的第二像素，其中，該第一像素與該掃描線的該第一部分和該信號線電連接，其中，該第一像素的該佈線與該第一像素電極電連接，其中，該第一電晶體包括氧化物半導體層，該氧化物半導體層隔著閘極絕緣膜位於該掃描線的該第一部分的上方，其中，該氧化物半導體層的寬度比該掃描線的該第一部分的寬度寬，其中，該信號線包括沿著該掃描線的長邊方向延伸且位於該掃描線的上方的部分，以及其中，該第二像素的該第二像素電極和該第一像素的該氧化物半導體層彼此重疊。
  6. 如申請專利範圍第1、2、和5項中任一項的液晶顯示裝置，其中，在該第一電晶體的通道寬度方向上，該氧化物半導體層的寬度比該掃描線的該第一部分的寬度寬。
  7. 如申請專利範圍第1、2、和5項中任一項的液晶顯示裝置，其中，在該第一電晶體的通道長度方向上，該氧化物半導體層的寬度比該掃描線的該第一部分的寬度寬。
  8. 如申請專利範圍第1、2、和5項中任一項的液晶顯示裝置，還包含氧化物絕緣層，其中該氧化物絕緣層至少位於該氧化物半導體層的一部分的上方並與其接觸。
  9. 如申請專利範圍第8項的液晶顯示裝置，其中該氧化物絕緣層包括磷或硼。
  10. 如申請專利範圍第5項的液晶顯示裝置，其中，該第一像素還包含第一絕緣層和第二絕緣層，其中，該第一絕緣層位於該閘極絕緣膜和該信號線之間，以及其中，該第二絕緣層位於該閘極絕緣膜和該第一像素的該佈線之間。
  11. 如申請專利範圍第10項的液晶顯示裝置，其中該氧化物半導體層的端部被該第一絕緣層和該第二絕緣層覆蓋。
TW099133320A 2009-10-09 2010-09-30 液晶顯示裝置和包括該液晶顯示裝置的電子裝置 TWI655486B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009235287 2009-10-09
JP2009-235287 2009-10-09

Publications (2)

Publication Number Publication Date
TW201207531A TW201207531A (en) 2012-02-16
TWI655486B true TWI655486B (zh) 2019-04-01

Family

ID=43854579

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099133320A TWI655486B (zh) 2009-10-09 2010-09-30 液晶顯示裝置和包括該液晶顯示裝置的電子裝置
TW103117615A TWI464486B (zh) 2009-10-09 2010-09-30 液晶顯示裝置和包括該液晶顯示裝置的電子裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103117615A TWI464486B (zh) 2009-10-09 2010-09-30 液晶顯示裝置和包括該液晶顯示裝置的電子裝置

Country Status (6)

Country Link
US (1) US8482690B2 (zh)
JP (12) JP5542258B2 (zh)
KR (2) KR20120083341A (zh)
CN (2) CN103984176B (zh)
TW (2) TWI655486B (zh)
WO (1) WO2011043217A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101778513B1 (ko) 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
KR101789236B1 (ko) * 2010-12-24 2017-10-24 삼성디스플레이 주식회사 박막 트랜지스터 및 평판 표시 장치
JP5936908B2 (ja) * 2011-05-20 2016-06-22 株式会社半導体エネルギー研究所 パリティビット出力回路およびパリティチェック回路
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2014104265A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN104345511B (zh) * 2014-09-30 2017-09-15 南京中电熊猫液晶显示科技有限公司 像素结构及其制造方法、显示面板
TWI546850B (zh) * 2014-11-14 2016-08-21 群創光電股份有限公司 顯示面板之製備方法
JP6618779B2 (ja) * 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
CN107112365A (zh) * 2014-12-25 2017-08-29 夏普株式会社 半导体装置
CN104849930B (zh) * 2015-05-29 2017-10-13 合肥鑫晟光电科技有限公司 阵列基板及其制作方法以及显示装置
TWI597830B (zh) * 2016-05-13 2017-09-01 群創光電股份有限公司 顯示裝置
WO2018087631A1 (en) 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
JP6963906B2 (ja) 2017-04-25 2021-11-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102562943B1 (ko) * 2018-09-12 2023-08-02 엘지디스플레이 주식회사 표시 장치
CN110942708B (zh) * 2018-09-21 2021-08-27 元太科技工业股份有限公司 导电结构、线路设计及显示器
JP2021128271A (ja) * 2020-02-14 2021-09-02 株式会社ジャパンディスプレイ 表示装置及び表示装置用アレイ基板
KR20240035540A (ko) * 2021-07-20 2024-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589480B (en) * 2001-10-15 2004-06-01 Hitachi Ltd Liquid crystal display device, image display device, and the manufacturing method thereof
CN1828911A (zh) * 2001-09-28 2006-09-06 三星电子株式会社 薄膜晶体管衬底及其制造方法
TW200847441A (en) * 2006-12-05 2008-12-01 Canon Kk Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
CN101552277A (zh) * 2008-04-03 2009-10-07 上海广电Nec液晶显示器有限公司 薄膜晶体管阵列基板及其制造方法

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816757B2 (ja) * 1988-11-18 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH03127030A (ja) * 1989-10-13 1991-05-30 Sharp Corp 表示電極基板の製造方法
JPH05291343A (ja) * 1992-04-10 1993-11-05 Miyagi Oki Denki Kk 半導体装置
JPH06160900A (ja) * 1992-11-20 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置
JP3373620B2 (ja) * 1993-10-21 2003-02-04 株式会社東芝 液晶表示装置
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3512955B2 (ja) * 1996-09-09 2004-03-31 株式会社東芝 液晶表示装置
US6486023B1 (en) * 1997-10-31 2002-11-26 Texas Instruments Incorporated Memory device with surface-channel peripheral transistor
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW452669B (en) 1999-03-18 2001-09-01 Sanyo Electric Co Active matrix type display device
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP4730994B2 (ja) 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TW500937B (en) * 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
JP2001036087A (ja) 1999-07-15 2001-02-09 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001117115A (ja) 1999-10-21 2001-04-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP3420135B2 (ja) 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
US6885064B2 (en) 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
JP5244274B2 (ja) * 2000-04-28 2013-07-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3914753B2 (ja) * 2000-11-30 2007-05-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置およびスイッチング素子
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
SG118117A1 (en) 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100743101B1 (ko) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법
JP4709442B2 (ja) 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003173153A (ja) 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 信号線の配線方法および薄膜トランジスタアレイ基板
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4118705B2 (ja) 2003-02-25 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100947525B1 (ko) * 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
KR20040084488A (ko) * 2003-03-28 2004-10-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005019627A (ja) 2003-06-25 2005-01-20 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4023399B2 (ja) * 2003-06-25 2007-12-19 カシオ計算機株式会社 配線用ケーブル、折畳式電子機器及びケーブル配線方法
KR100698048B1 (ko) 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
KR100947538B1 (ko) * 2003-06-27 2010-03-12 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI382264B (zh) 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5121221B2 (ja) 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
JP5376774B2 (ja) * 2006-07-21 2013-12-25 三星ディスプレイ株式會社 液晶表示装置
KR101217182B1 (ko) 2006-07-28 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR20080011826A (ko) * 2006-07-31 2008-02-11 삼성전자주식회사 유기 박막 트랜지스터 기판 및 이의 제조방법
JP4946250B2 (ja) * 2006-08-07 2012-06-06 ソニー株式会社 液晶表示装置
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042043A (ja) 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
CN100454558C (zh) 2006-09-11 2009-01-21 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5014810B2 (ja) * 2007-01-17 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置およびその製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5109424B2 (ja) * 2007-03-20 2012-12-26 凸版印刷株式会社 反射型表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
CN101430463A (zh) * 2007-11-09 2009-05-13 上海广电Nec液晶显示器有限公司 液晶显示装置及其制作方法
JP2009122601A (ja) * 2007-11-19 2009-06-04 Seiko Epson Corp 液晶装置の製造方法
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102160103B (zh) * 2008-09-19 2013-09-11 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5439878B2 (ja) * 2009-03-13 2014-03-12 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
KR101778513B1 (ko) * 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828911A (zh) * 2001-09-28 2006-09-06 三星电子株式会社 薄膜晶体管衬底及其制造方法
TW589480B (en) * 2001-10-15 2004-06-01 Hitachi Ltd Liquid crystal display device, image display device, and the manufacturing method thereof
TW200847441A (en) * 2006-12-05 2008-12-01 Canon Kk Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
CN101552277A (zh) * 2008-04-03 2009-10-07 上海广电Nec液晶显示器有限公司 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
JP2017194691A (ja) 2017-10-26
JP2014170239A (ja) 2014-09-18
KR20120083341A (ko) 2012-07-25
JP2018197878A (ja) 2018-12-13
JP2013109375A (ja) 2013-06-06
JP2016066101A (ja) 2016-04-28
JP2023126290A (ja) 2023-09-07
CN103984176B (zh) 2016-01-20
JP2015165329A (ja) 2015-09-17
WO2011043217A1 (en) 2011-04-14
TW201435432A (zh) 2014-09-16
CN102576174B (zh) 2018-02-23
KR20140066802A (ko) 2014-06-02
TW201207531A (en) 2012-02-16
JP7309028B2 (ja) 2023-07-14
JP6642951B2 (ja) 2020-02-12
JP2022186813A (ja) 2022-12-15
CN103984176A (zh) 2014-08-13
JP2011100117A (ja) 2011-05-19
US8482690B2 (en) 2013-07-09
JP5225493B2 (ja) 2013-07-03
JP2021113974A (ja) 2021-08-05
KR101424950B1 (ko) 2014-08-01
JP6393801B2 (ja) 2018-09-19
JP2020074012A (ja) 2020-05-14
JP2012252349A (ja) 2012-12-20
JP5542258B2 (ja) 2014-07-09
JP6857751B2 (ja) 2021-04-14
JP7161562B2 (ja) 2022-10-26
US20110085104A1 (en) 2011-04-14
CN102576174A (zh) 2012-07-11
TWI464486B (zh) 2014-12-11

Similar Documents

Publication Publication Date Title
JP7309028B2 (ja) 表示装置
KR101801959B1 (ko) 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR101839931B1 (ko) 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
TWI641129B (zh) 發光顯示裝置和包括該發光顯示裝置的電子裝置