TWI326913B - Electronic parts packaging structure and method of manufacturing the same - Google Patents

Electronic parts packaging structure and method of manufacturing the same Download PDF

Info

Publication number
TWI326913B
TWI326913B TW093101053A TW93101053A TWI326913B TW I326913 B TWI326913 B TW I326913B TW 093101053 A TW093101053 A TW 093101053A TW 93101053 A TW93101053 A TW 93101053A TW I326913 B TWI326913 B TW I326913B
Authority
TW
Taiwan
Prior art keywords
electronic component
wiring pattern
insulating film
resin film
film
Prior art date
Application number
TW093101053A
Other languages
English (en)
Other versions
TW200416996A (en
Inventor
Masahiro Sunohara
Kei Murayama
Mitsutoshi Higashi
Toshinori Koyama
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200416996A publication Critical patent/TW200416996A/zh
Application granted granted Critical
Publication of TWI326913B publication Critical patent/TWI326913B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D1/00—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor
    • A45D1/02—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor with means for internal heating, e.g. by liquid fuel
    • A45D1/04—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor with means for internal heating, e.g. by liquid fuel by electricity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D1/00—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor
    • A45D1/06—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor with two or more jaws
    • A45D1/08—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor with two or more jaws the jaws remaining parallel to each other during use, e.g. the jaws sliding parallel to each other
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D1/00—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor
    • A45D1/18—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor with combs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D1/00—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor
    • A45D2001/002—Accessories therefor
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D24/00—Hair combs for care of the hair; Accessories therefor
    • A45D2024/002—Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

玖、發明說明： 【發明所廣之_技術^領域】 發明領域 本發明係有關一種電子部件封裝結構及其製法，更特定 地，本發明係關於一種電子部件封裝結構及其製法’其中 在該結構内的一半導體晶片或其類似者係以埋置於—絕緣 膜中的狀態安裝在一佈線基板上。 發明背景 製造多媒體元件關鍵之LSI技術的發展係持續地朝向一 高速及高容量的資訊傳輪邁進。因此，作為介於LSI及電子 元件間介面的高密度之封裝技術亦同時進步。 基於對進一步密度成長的需求，發展出了 一種半導體元 件，其中一複數個半導體晶片係三維地層疊及安裝於一佈 線基板上。舉例來說，專利文獻丨（曰本未審查專利公開案 號2001-177045)及專利文獻2(日本未審查專利公開案號 2000-323645)都揭示了一種具有下列結構之半導體元件：一 複數個半導體晶片係以埋置於絕緣膜中的狀態三維地安裝 在一佈線基板上’且該複數個半導體晶片係藉由形成於介 於中間之該絕緣膜的多層佈線圖案或其類似者而相互連 接。 然而’在上述之專利文獻丨及2中並沒有考慮到當層間絕 緣膜形成在經安裝之半導體晶片上時’該層間絕緣膜的形 成會因為一半導體晶片之厚度而造成有階梯的狀態。 1326913 特別地，如果在該半導體晶片上之該層間絕緣膜中有階 梯產生，當形成佈線圖案在該層間絕緣膜上的時候，在光 微影中會容易發生散焦。因此，將很難以高準確度來形成 所欲之佈線圖案。 5 進一步，因為形成在該層間絕緣膜上之該佈線圖案同樣 也會產生階梯，當一半導體晶片係以倒裝晶片（flip-chip)的 方式結合至該佈線圖案時會降低結合的可靠性。 I：發明内容3 發明概要 10 本發明之一目的係提供一種製造一電子部件封裝結構 的方法，該電子部件封裝結構具有當一電子部件係埋入一 佈線基板上之層間絕緣膜中的一結構，其中由該電子部件 之厚度所造成的階梯可輕易地免除平坦化的需要，及本發 明亦提供該電子部件封裝結構。 15 本發明係關於一種製造電子部件封裝結構之方法，其中 該方法包括下列步驟：形成未經固化的一第一樹脂膜於一 包括佈線圖案之佈線基板上；將具有一連接終端於一構件 形成表面上之一電子部件以該連接終端朝上的方式埋入未 經固化的該第一樹脂膜中；形成用來覆蓋該電子部件之一 20 第二樹脂膜；藉由熱處理來固化該第一及第二樹脂膜以得 到一絕緣膜；形成一通孔於該佈線圖案及該連接終端上之 該絕緣膜的一預定部分中；及形成一上佈線圖案於該絕緣 膜上，該上佈線圖案係透過該通孔而連接至該佈線圖案與 該連接終端。 6 在本發明中’首先’未經固化的該第—樹脂膜係形成於 該佈線基板上。之後’具有該連接終端於該構件形成表面 上之該電Μ件（·Μ化之半導體晶片或其類似者)係以該 連接終端朝上的方式被壓而以未經固化狀態的該第_樹 脂膜中。此時’該電子部件之構件形成表面與該第—樹脂 膜之上表面係較佳在幾乎相同的高度。 接下來，形成覆蓋該電子邹件之未經固化的該第二樹脂 膜。後續地’該第-及第二樹脂膜係藉由熱處理來固化， 而因此得到親緣膜。接者’該通孔係形成於在該佈線圖 案及該連接終端上之該絕緣模中，而透職通孔而連接至 該佈線圖案與該連接終端的該上佈線圖案係形成於該絕緣 膜上。 如上述之本發明中，在沒有加入任何特別平坦化過程的 情況下，需要安裝之該電子部件係以免除因為該電子部件 之厚度所造成之階梯的狀態埋入該絕緣膜中。這免去了在 將該上佈線圖案形成在該電子部件上之光微影中發生散焦 的可能性。因此，該上佈線圖案能夠以高準確度穩定地形 成。 此外，當一上電子部件係以倒裝晶片的方式安裝在該電 子部件上之該上佈線圖案時’可改善介於該上電子部件與 該上佈線圖案之間結合的可靠性，這是因為該上佈線圖案 係與整個佈線基板為幾乎相同高度的狀況下放置。 在前述之發明中，該第一樹脂膜係較佳為插入在介於該 電子部件之背面與該佈線基板之間。因為該第一樹脂膜之 作用係為一附著層以粘合該電子部件與該佈線基板，這簡 化了該封裝結構，及改善了該封裝結構的可靠性。 再者，當在上述發明中使用一包括具有用來暴露該連接 终端之一開放部分的保護膜為電子部件的時候，即可省略 5掉該第二樹脂膜，而該上佈線圖案係直接形成在該電子部 件上。 同時，本發明亦有關一種製造電子部件封裝結構的方 法’該方法包括下列步驟：形成未經固化的一第一樹脂膜 於一包括佈線圖案之佈線基板上；將具有一連接終端於一 10構件形成表面上之一電子部件以該連接終端朝上的方式埋 入未經固化的該第一樹脂膜中，及將該連接終端結合至該 佈線圖案；形成用來覆蓋該電子部件之一第二樹脂膜；藉 由熱處理來固化該第一及第二樹脂膜以得到一絕緣膜；形 成一通孔於該佈線圖案上之該絕緣膜的一預定部分中；及 15形成一上佈線圖案於該絕緣膜上，該上佈線圖案係透過該 通孔而連接至該佈線圖案。 在本發明中，首先，未經固化的該第一樹脂膜係形成於 該佈線基板上。之後’該電子部件(經薄化之半導體晶片或 其類似者）係以該連接終端朝下的方式被埋入未經固化狀 20 態的該第一樹脂膜中’及該電子部件之該連接終端係以倒 裝晶片的方式接合至該佈線圖案。此時，該電子部件的背 面與該第一樹脂膜的上表面係較佳調整至幾乎相同的高 度。 接下來，在形成覆蓋該電子部件之該第二樹脂膜之後， 1326913 該第一及第二樹脂膜係藉由熱處理而固化成為該絕緣膜。 接者，在該通孔形成於該佈線圖案上方之該絕緣膜中之 後，透過該通孔而連接至該佈線圖案的該上佈線圖案係形 成於該絕緣膜上。 5 如上述，在沒有加入任何特別平坦化過程的情況下，該 電子部件係以免除因為該電子部件之厚度所造成之階梯的 狀態埋入該絕緣膜中，及該電子部件之該連接终端係以倒 裝晶片的方式接合至該佈線基板的該佈線圖案。因此，如 同前述之發明，形成於該電子部件上方的該上佈線圖案可 10 以高準確度形成。另外，在當一上電子部件係以倒裝晶片 的方式安裝在該上佈線圖案上時，該等之接合係有高可靠 性的。 此外，因為填充樹脂不需要特別地形成在該電子部件下 方的間隙内，這降低了製造的成本。 15 在前述的發明中，用來覆蓋該電子部件之該第二樹脂膜 可以被省略。在這樣的例子中，特別是當一經薄化之半導 體晶片係作為該電子部件的情況，該上佈線圖案較佳為不 要放置在該半導體晶片上以防止該半導體晶片的一電路圖 及該上佈線圖案發生短路。 20 進一步，在前述的發明中，在形成未經固化的該樹脂膜 之後，一開放部分可形成在與該電子部件之該連接終端結 合的在該佈線圖案上之樹脂膜的一預定部分。在這樣的例 子中，該電子部件之該連接終端係結合至該佈線圖案且同 時以對應於該樹脂膜之該開放部分的方式被放置。這樣的 9 1326913 例子可以免除有樹脂介於在該電子部件之該連接終端與該 佈線圖案之間的可能性。因此，改善了該電子部件與該佈 線圖案之間電氣連接的可靠性。 圖式簡單說明 5 第1A及1B圖係顯示當一半導體晶片係以埋入一絕緣膜 中之方式安裝時，一半導體元件製造方法之缺點的斷面圖； 第2 A至2 Η圖係照順序顯示本發明第一實施例之一電子 部件封裝結構製造方法的斷面圖； 第3Α至3F圖係照順序顯示本發明第二實施例之一電子 10 部件封裝結構製造方法的斷面圖； 第4 Α至4 D圖係照順序顯示本發明第三實施例之一電子 部件封裝結構製造方法的斷面圖； 第5A至5E圖係照順序顯示本發明第四實施例之一電子 部件封裝結構製造方法的斷面圖；及 15 第6 A至6 Η圖係照順序顯示本發明第五實施例之一電子 部件封裝結構製造方法的斷面圖。 I：實施方式3 較佳實施例之詳細說明 以下，本發明之實施例將參照伴隨的圖式來說明。 20 在描述本發明實施例之前，將說明當一半導體晶片係以 埋入一絕緣膜中的狀態安裝時，一半導體元件製造方法之 缺點。第1Α及1Β圖係顯示當一半導體晶片係以埋入一絕緣 膜中之方式安裝時，一半導體元件製造方法之缺點的斷面 圖。 10 1326913 如第1A圖中所示，首先，一第一層間絕緣膜102係形成 在一包括預定佈線圖案（未圖示）之一基礎基板1〇〇上，及接 者，透過形成於該第一層間絕緣膜之通孔（未圖示）而連 結至該基礎基板100之佈線圖案的一Cu佈線104係形成在該 5 第一層間絕緣膜102上。包括連接終端108a之一半導體晶片 108係以該連接終端108a朝上的狀態藉由在該半導體晶片 108與該Cu佈線104之間插入一附著層106而穩固地固定於 該Cu佈線104。
後續地，一第二層間絕緣獏110係形成在該半導體晶片 10 與該Cu佈線104上。此時’該第二層間絕緣膜11〇形成的 狀態會因為該半導體晶片108所造成的階梯而使得該第二 層間絕緣膜110在該半導體晶片108上比在該Cu佈線104上 較為升高。 接者’如第1B圖中所示，通孔112係藉由以雷射或其它 15類似的方式蝕刻在該半導體晶片108之該連接終端i〇8a或
其它類似者上的該第二層間絕緣膜11〇而形成。後續地，在 幵少成一種Cu膜（seed Cu film)(未圖示）於該通孔η]的内表面 及忒第二層間絕緣膜11〇上之後，一抗蝕膜（未圖示）係藉由 光微衫而形成，其中該抗蝕膜在佈線圖案所要形成的部分 20 係為開放的》 接下來，在以該種Cu膜作為一電鍍電源層（powers^卯以 layer)來電錄形成_Cu膜圖案在該抗賊圖案之開放部分 y灸.玄抗姓膜係被移除。後續地，該種膜係在將該a 膜圖案作為—遮罩下龍刻，藉此制佈線圖案114。 11 1326913 因為階梯係在受到該半導體晶片108的影響下而產生在 該第二層間絕緣膜110的上表面，在以光微影形成前述之抗 蝕膜圖案的時候會容易發生散焦。因此，形成於該第二層 間絕緣膜110上的該抗蝕膜圖案會容易發生問題。所以，很 - 5難以尚準破度形成所欲之該佈線圖案114。 後續地，半導體晶片116之凸塊U6a，包括該&塊n6a 本身，係以倒裝晶片的方式結合至該佈線圖案114的連接部 分114a»此時，因為該佈線圖案114之該連接部分ιΐ4&的高 度會因該第二層間絕緣膜110的階梯而變化，在該半導體晶 賴® 10片u6之該凸塊116a與該佈線圖案114之該連接部分114&之 間的結合會容易失敗。 本發明之實施例的電子部件封裝結構及其製造方法，如 下所述’即可解決上述的問題。 (第一實施例） 15 接下來將說明—種製造本發明一第一實施例之電子部 件封裝結構的方法。第2八至2H圖係照順序顯示本發明第〆 麵 實施例之一電子部件封裝結構製造方法的斷面圖。在製造 第一實施例之電子部件封裝結構的方法中，如第2A圖中所 . 示，首先，提供一用來製造一層疊式佈線基板之一基礎碁 20板24。該基礎基板24係由絕緣材料，例如樹脂，所製得。 此外，該基礎基板24中備有穿孔24a，及連接至該基礎基板 24上之第一佈線圖案28的穿孔電鍍層24b係形成在該穿孔 24a的内表面上。穿孔電鍍層24b的孔係由樹脂24c所填滿。 之後，形成-覆蓋該第一佈線圖案28的第—層間絕缘勝 12 1326913 30，該第一層間絕緣膜30係由樹脂或其類似者所製得。接 者，以一雷射、RIE或其類似者來蝕刻在該第一佈線圖案28 上之該第一層間絕緣膜3〇的預定部分以藉此形成第一通孔 30x ° 5 後續地，透過該第一通孔30x連接至該第一佈線圖案28 的第二佈線圖案28a係形成在該第一層間絕緣膜3〇上。形成 該第二佈線圖案28&的方法係與接下來所要描述之用來形 成第三佈線圖案的方法相似。
接下來，如第2B圖中所示，一第一樹脂膜323係形成在 10該第二佈線圖案28a與該第一層間絕緣膜3〇上。該第一樹脂 膜32a係由環氧系列樹脂、聚醯胺系列樹脂、聚苯醚系列樹 脂或其類似者所製得。形成該第一樹脂膜32a的方法包括一 種層壓一树脂膜的方法及一種藉由旋塗或印刷來形成一樹 脂膜的方法。 15 一般，一樹脂膜係藉由熱處理來固化未經固化之樹脂材
料而形成。然而，本發明實施例之一特徵係在於一半導體 晶片係埋置在一未經固化的軟樹脂膜中。因此，在此步驟 中，該第一樹脂膜32a係以一未經固化的狀態形成。亦即， 在形成上述之樹脂材料以後，該樹脂材料係在5〇至1〇〇。(：下 20供烤來暫時地枯著以形成未經固化的該第一樹脂膜32a。 因為考量到埋置在該第一樹脂膜32a中半導體晶片的厚 度，並沒有特別地限制該第一樹脂膜32a的厚度。但是，該 第一樹脂膜32a的厚度係以設定為大約該半導體晶片之厚 度的兩倍為較佳。 13 1326913
後續地，提供了一種如第2C圖t所示的半導體晶片 2〇(電子部件）。該半導體晶片20之構件形成表面上暴露有連 接墊21a(連接終端），而該半導體晶片2〇其它的部分係由一 保護膜21b所覆蓋。要得到此半導體晶片2〇，首先要準備一 5半導體晶圓，其具有一大約400#m的厚度且包括諸如電晶 體的構件與連接至構件形成表面上之構件的該連接塾 21a。之後，將該半導體晶圓之背面接地及使其厚度變薄至 大約150/ζιη(較佳為大約5〇em)或更少，及接者，切割該半 導體晶圓而得到獨立地半導體晶片20。 10 雖然該半導體晶片2〇係用作為一電子部件的例子，包括 電容器部件等各種不同的電子部件皆可使用。
之後’如第2C圖中所示，該半導體晶片20係以構件形成 表面朝上（面向上方）的方式放置在該第一樹脂膜32a上，及 接者，按壓該半導體晶片20 ’藉此排除未經固化的該第一 15 樹脂膜32a以將該半導體晶片20埋置於該第一樹脂膜32a 中。此時，該半導體晶片20係埋置於該第一樹脂膜32a中， 而且該半導體晶片20之該構件形成表面與該第一樹脂膜 32a之上表面可在幾乎同樣的高度。這可以去除掉因為該半 導體晶片20之厚度所造成的階梯，而且使得在不用特別加 20 入一平坦化過程的情況下達到平坦化變得可能了。 應該注意的是’當然’該半導體晶片20之構件形成表面 的高度與該第一樹脂膜32a之上表面的高度在不會嚴重地 影響到後續之光微影及其類似者之步驟下是可以有一程度 的差別。 14 1326913 第2C圖所顯示之模式係為當具有一接近3〇/zm之厚度 的該半導體晶片20係埋置於具有一接近60"m之厚度的該 第一樹脂膜32a中’藉此該等之上表面可在幾乎相同的高 度。因此，在本實施例中，該第一樹脂膜32a係較佳為插入 5在介於该半導體晶片20的背面與在該半導體晶片2〇下方的 該第一層間絕緣膜30(或該第二佈線圖案28a)之間。 10 這是因為插入在介於該半導體晶片2〇之背面與該第一 層間絕緣膜30之間的該第一樹脂膜32a係作為一用來黏合 該半導體晶片20與該第一層間絕緣膜3〇的附著層。因此， 本實施例亦具有可以省略在該半導體晶片2〇背面形成附著 層之步驟的優點，及對於減少製造成本方面來看是有利的。
附▼地，該半導體晶片2〇可埋置於該第一樹脂膜32a 15 中，藉此該半導體晶片2〇的背面可藉由調整該半導體晶片 及》亥第料脂膜32a之厚度而與該第一層間絕緣膜3〇或 一怖踝圖案28a接觸。同時在本例中，該半導體· 亥構件形成表面與該第-樹脂膜32a之上表面係4 在幾乎同樣的高度。
20 接下來，如第2d圖中所示，形成一覆蓋該半導體晶片2〔 的 固化的第二樹脂膜32b。形成該第二樹脂膜32b所用 ^ ;‘：及方法係與形成該第一樹脂膜32a之材料及方法類 t因為該半導體晶片2 〇所造成的階梯係藉由以該第二樹 、32b覆蓋該半導體晶片20而平坦化。 因為該半導 如上述般安裝， 體晶片20係埋置於該第一樹脂膜32a中以被 該第二樹脂膜32b不能在該半導體晶片2〇上 15 形成有局部升高的狀態，而是需要形成為全部平坦的狀態。 後續地，第2D圖之結構係以13〇至2〇(rc熱處理，藉此同 時固化該第一及第二樹脂膜323與321)。此時，熱處理的進 行可在當該第一及第二樹脂膜32&與321)係在一真空環境被 壓制的時候。藉由執行真空壓制，該第二樹脂膜32b係在當 其上表面進一步被平坦化的狀態下被固化。 這個方式會得到由該第一樹脂膜32a(第一絕緣膜）及該 第二樹脂膜32b(第二絕緣膜)所組成的第二層間絕緣膜32。 接下來，如第2E圖中所示，藉由一雷射、RIE或其類似 者來蝕刻在該半導體晶片20之該連接墊21a上和在該第二 佈線圖案28a上之該第二層間絕緣膜32的預定部分藉此形 成第二通孔32χ。 之後，如第2F圖中所示’ 一種Cu膜28χ係形成在該第二 通孔32χ之内表面與該第二層間絕緣膜32上。接者，具有對 應於第二佈線圖案之開放部分29a的一抗蝕膜29係藉由光 微影而形成。此時，因為該第二層間絕緣膜32之上表面係 形成為完全平坦的狀態，散焦不會發生在光微影中。因此’ 具有一預定圖案之該抗蝕膜29可以高準確度穩定地形成。 後續地，同樣地如第2F圖甲所示，藉由使用該抗蝕膜29 作為一遮罩，一Cu膜圖案28y係藉由電鍍形成，其中該種 Cu膜28x係用作為一電鍍電源層。 接者’在移除該抗蝕膜29以後，藉由使用該Cu膜圖案28y 作為一遮罩來蝕刻該種CU膜28x。因此，如第2G圖中所示， 透過該第二通孔32x而連接至該半導體晶片2〇之該連接塾 1326913 21a及該第二佈線圖案28a的該第三佈線圖案28b(上佈線圖 案）係形成在該第二層間絕緣膜32上。 因為覆蓋該半導體晶片20之該第二層間絕緣膜32的該 上表面係如上述般被平坦化，當形成該第三佈線圖案281)在 5該二層間絕緣膜32上的時候，在光微影中不需要設定大的 焦點邊際(focus margin)。所以，具有對應於該第三佈線圖 案28b之開放部分的該抗蝕膜29可以高的準確度穩定地形 成。因此可以得到所欲之該第三佈線圖案28b。 應該注意的是該第二及第三佈線圖案28a與28b除了以 10 前述之半加成技術(semi-additive process)形成之外，還可藉 由一姓刻方式（subtractive process)或一全加成技術 (fully-additive process)來形成。 此外，雖然沒有在圖式中顯示，一種當一複數個半導體 晶片2 0係相互連接且係埋置於對應之層間絕緣膜中以被多 15 層化的態樣也可被採用，其係藉由以一預定的次數重複形 成該第一樹脂膜32a的步驟（第2B圖）至形成該第三佈線圖 案28b的步驟（第2G圖）而達到。而且在這個例子中，每一個 層間絕緣膜係以平坦的狀態來形成。因此，具有半導體晶 片在内及佈線圖案之層間絕緣膜以堆疊方式形成是沒有困 20 難的。 再者，一種當半導體晶片20係同樣地埋置於複數個層間 絕緣膜之中的任一個層間絕緣膜中的模式也是可以採用 的。進一步，一種當一半導體晶片20係以將該半導體晶片 20埋置於一層間絕緣膜中的狀態而堆疊在該基礎基板24之 17 1326913 背面上的模式也是可以採用的。 接下來，如第2H圖中所示，形成在該第三佈線圖案28b 之連接部分28z上具有開放部分36a的一防焊膜36。接者， 該第三佈線圖案28b之該連接部分28z係以Ni/Au電鍍。 5 後續地，提供一具有凸塊23之上半導體晶片2〇x(上電子 。6件）及該上半導體晶片20χ之該凸塊23係以倒裝晶片的方 式結合至該第三佈線圖案28b的該連接部分28ζ。 此時’因為該第三佈線圖案28b之該連接部分28ζ係以幾 乎同樣尚度下放置的（在該半導體晶片20上之一區域及在 10 沒有該半導體晶片20之一區域之間沒有高度的差別），該上 半導體晶片20χ之該凸塊23可在高可靠性下結合至該連接 部分28ζ〇 應該注意的是也可以採用以下的方式：凸塊係藉由安裝 焊球等至防焊膜36之開放部分36a而形成，而該上半導體晶 15 片20x之連接終端係結合至該等凸塊。 這樣就完成了本發明之第一實施例的一半導體元件 1(電子部件封裝結構）。 在第一實施例之該半導體元件1中，該第一及第二層間 絕緣膜30與32及該第一至第三佈線圖案28到281)係以堆疊 2〇 的方式形成在該基礎基板24上。此外，該半導體晶片2〇係 以面向上方的狀態埋置於該第二層間絕緣膜32的一中央部 份。 亦即，該半導體晶片20係以與在該半導體晶片2〇下方之 該第一層間絕緣膜30(或該第二佈線圖案28a)沒有接觸的方 18 1326913 式安裝’及該第二層間絕緣膜32係插入該半導體晶片20及 該第一層間絕緣膜3〇之間。插入在介於該半導體晶片2〇之 背面與該第一層間絕緣膜30之間的該第二層間絕緣膜32也 具有作為枯合上述兩者之一附著層的功用。如上述，不需 5要特別地在該半導體晶片20的背面提供一附著層。因此， 可以簡化該半導體元件1的結構，及改善該半導體元件1的 可靠性。
此外，該半導體晶片20之該連接墊21a係透過該第三佈 線圖案28b而電氣連接至該上半導體晶片20x及其他安置在 1〇 該半導體晶片20上之類似者。 在此實施例之製造該半導體元件1的方法中，因為該半 導體晶片20係以埋置於該第一樹脂膜32a中的狀態下被安 裝’形成在該半導體晶片20上之該第二樹脂膜32b係因為沒 有該半導體晶片20之厚度所造成之階梯的影響下而以一平 15 坦的狀態形成。因此，形成在該第二層間絕緣膜32上之該 第三佈線圖案28b係以高準確度穩定地形成。
進一步’在該第一實施例中’在該第二樹脂膜32b上之 該第三佈線圖案28b係形成為覆蓋該半導體晶片20。因此， 即使在使用一提供低可靠性之絕緣電阻的薄膜作為該半導 20 體晶片20之保護膜21b的情況，去除了該第三佈線圖案28b 及該半導體晶片20之電路圖被電氣短路的可能性，因此使 得改善該半導體元件1的可靠性變得可能了。 另外，因為該第三佈線圖案28b之連接部分282所放置的 高度皆為相同，可以減少該第二佈線圖案28b之該連接部分 19 1326913 28z與該上半導體晶片20χ之凸塊23結合處的共平坦度（平 坦度）。這使得防止該第三佈線圖案28b之該連接部分28ζ與 該上半導體晶片20x之凸塊23之間的結合失敗(短路，破洞 及其類似者）變得可能了。 5 (第二實施例）
第3 A至3 F圖係照順序顯示本發明第二實施例之一電子 部件封裝結構製造方法的斷面圖。該第二實施例與該第一 實施例之差別在於當該半導體晶片埋置於將要被安裝的一 第一樹脂膜中之後沒有形成一第二樹脂膜，而該第三佈線 10 圖案係直接形成在該半導體晶片20上。在第二實施例中， 與該第一實施例相似之步驟的詳細描述將被省略。 在製造第二實施例之電子部件封裝結構的方法中，如第 3A圖中所示，首先’一未經固化的第一樹脂膜32&係藉由與 第一實施例類似的方法形成在一基礎基板24上之第一層間 15 絕緣膜30及第二佈線圖案28a上面》
之後，準備如第3B圖中所示之一半導體晶片2〇a(電子部 件）。此半導體晶片20a具有連接墊2la在其構件形成表面 •上《在除了該連接墊21a之外其它的構件形成表面上，提供 了具有用來暴露該連接塑*21a之開放部分2ΐχ的一保護膜 20 21b(表面保護膜）。一提供高可靠性之絕緣電阻係用作為依 據該第二實施例之保護膜21b。該保護膜2ib之材料及厚度 並沒有被特別地限制。然而，例如，該保護膜21b係由具有 大約0.5 μ m厚度之一氮化矽膜與具有大約3“m或更厚之 厚度的聚醯亞胺樹脂膜所組成。任擇地，該保護膜21b可以 20 1326913 藉由將有暴露出該連接墊21a之一樹脂膜黏合至第一實施 例中所使用之半導體晶片20而形成。 不同於第一實施例，如上述所使用之半導體晶片20a去 除了該半導體晶片20a之電路圖及該第三佈線圖案28b電氣 5 短路的可能性，即使該第三佈線圖案28a係在沒有插入於該 半導體晶片20a與該第三佈線圖案28a間之一第二樹脂膜的 情況下直接形成在該半導體晶片20a上。 應該注意的是，該半導體晶片之保護膜的材料與結構係 依據各種電子部件封裝結構之可靠性的要件來適當地選擇 10 以防止該半導體晶片20a之電路圖及該第三佈線圖案28b的 短路。 接下來，亦如第3B圖中所示，該半導體晶片20a係以和 該第一實施例類似的方式埋置在將被安裝的該第一樹脂膜 32a中。於是，該半導體晶片20a之構件形成表面及該第一 15 樹脂膜32a之上表面係在幾乎相同的高度。因此，可以去除 51為該半導體晶片20a之厚度所產生的階梯。 後續地，如第3C圖中所示，第3B圖之結構係在一 130至 的溫度下熱處理，藉此將該第一樹脂膜32a固化成為 〜第二層間絕緣膜32。之後，藉由一雷射或RIE來蝕刻在該 2〇 楚 年二佈線圖案28a上之該第二層間絕緣膜32的預定部分，藉 此形成第二通孔32x。 接者，如第3D圖中所示，該第三佈線圖案28b(上佈線圖 素）係類似於該第一實施例藉由一半加成製程或其類似者 而形成在該第二層間絕緣膜32以及該半導體晶片20a上。該 21 1326913 第三佈線圖案28b係透過該第二通孔32x而連接至該第二佈 線圖案28a及透過該保護膜21b之該開放部分21x而連接至 該半導體晶片20a的該連接墊21a。 在第二實施例中，因為該第三佈線圖案28b可以直接形 5 成在該半導體晶片20a上，省略了形成一第二樹脂膜在該半 導體晶片20a上的步驟。因此，相對於該第一實施例，減少 了製造過程中步驟的數目，於是使得減少製造成本變得可 能了。
接下來，在第二實施例中將顯示進一步形成第四佈線圖 10 案的模式。亦即，如第3E圖中所示，形成由一樹脂膜或其 類似者所製得及覆蓋該第三佈線圖案28b之一第三層間絕 緣膜34。後續地，藉由一雷射或RIE來蝕刻在該第三佈線圖 案28b上之該第三層間絕緣膜34的預定部分，藉此形成第三 通孔34x。進一步，藉由一半加成製程或其類似者來形成透 15 過該第三通孔34x而連接至該第三佈線圖案28b的該第四佈 線圖案28c。
如上述，即使是在額外形成一佈線圖案層的情況下，在 第二實施例中之步驟的數量能夠比第一實施例中之製造方 法步驟少一個。因此，藉由增加佈線密度而製造具有小尺 20 寸及高效能的電子部件封裝結構時，可以比該第一實施例 更加減少製造的成本。 接下來，如第3F圖中所示，在該第四佈線圖案28c之該 連接部分28z上具有開放部分36a的一防焊膜36係類似於該 第—實施例而形成。之後，一上半導體晶片20x之凸塊23係 22 1326913 以倒裝晶片的方式結合至該第四佈線圖案28c的該連接部 分28z。 這樣就得到第二實施例的一半導體元件1 a (電子部件封 裝結構）。 5 同時’在第二實施例中亦可以採用類似該第一實施例中 經修飾的實施例。 在第二實施例中也會發揮和該第一實施例中相同的效 用。另外，因為佈線圖案可直接形成在該半導體晶片20a 上，第二實施例比第一實施例的製造過程減少一個製造過 10 程中步驟的數量，因此使得降低製造成本變得可能了。 (第三實施例） 第4A至4D圖係係照順序顯示本發明第三實施例之一電 子部件封裝結構製造方法的斷面圖。第三實施例與該第_ 實施例之差別在於--半導體晶片係以面向下方的方式埋置 15 於一樹脂膜中以被用倒裝晶片的方式安裝。在該第三實施 例中，與該第一實施例相似之步驟的詳細描述將被省略。 在製造第三實施例之電子部件封裝結構的方法中，如第 4A圖中所示，首先，一未經固化的樹脂膜32a係藉由與第一 貫施例類似的方法形成在一基礎基板24上的第一層間絕緣 20 膜30及第二佈線圖案28a上。 之後，準備如第4B圖中所示之一半導體晶片2〇b(電子部 件）。在該半導體晶片20b之一構件形成表面上具有連接墊 2la及連接至該連接墊2la的凸塊23，以及該半導體晶片2〇b 係薄化至150#m(較佳為，50"m)或更少。該連接墊21a及 23 1326913 連接至該連接墊21a的該凸塊23係作為連接終端的例子。 後續地，同樣如第4B圖中所示，該半導體晶片2〇b係以 安裝有該凸塊23之該半導體晶片20b的表面係朝下（面向下 方）的狀態安置在該樹脂膜32a上，及該半導體晶片20b係被 5 壓下，藉此將該半導體晶片20b埋置於該樹脂膜32a中。因 此’該半導體晶片20b排除掉該樹脂膜32a，而該半導體晶 片20b之該凸塊23係與該第二佈線圖案28a接觸。另外，該 半導體晶片20b的背面及該樹脂膜32a的上表面係在幾乎同 樣的高度以被平坦化。 10 此時，該半導體晶片20b之厚度與該樹脂膜32a的厚度係 被適當地調整以使得該半導體晶片20b的背面與該樹脂膜 32a的上表面可以在幾乎相同的高度。舉例來說，當該半導 體晶片20b的厚度係大約30 以及該凸塊23之高度係大約 10/zm(總厚度：大約4〇" m)的情況時，該樹脂膜32a係形成 15 為在該第二佈線圖案28a上具有一大約40;/m的厚度。 接下來，結合該半導體晶片2〇b的該凸塊23與該第二佈 線圖案28a。當該半導體晶片2〇b之該凸塊23係由Au所製成 的時候，在表面上具有Au膜之佈線係用作為該第二佈線圖 案28a’而該半導體晶片2〇b之該凸塊23及該第二佈線圖案 20 283係藉由超音波倒裝晶片安裝方式（ultrasonic flip-chip mounting)結合。 任擇地’當該半導體晶片20b的該凸塊23係由焊料所製 得、Cu佈線或在表面上具有Au膜的佈線係用作為該第二佈 線圖案28a的時候，該半導體晶片20b之該凸塊23及該第二 24 1326913 佈線圖案28a係藉由軟炫加熱(reflow heating)結合。 應該注意的是與該半導體晶片2 0 b之該凸塊2 3所結合之 該第二佈線圖案28a的部分係以Ni/Au電鍍。 之後，該樹脂膜32a係藉由在130至200°C下進行熱處理 5 來固化，因此得到一第二層間絕緣膜32。 這提供了一種結構，即為該半導體晶片20b係以平坦的 狀態埋置入該第一層間絕緣膜32中且該半導體晶片20b之 該凸塊23係以倒裝晶片的方式結合至該第二佈線圖案 28a，如第4B圖中所示。 10 在本實施例中，因為該半導體晶片20b係埋置於未經固 化的該樹脂膜32a中以被用倒裝晶片的方式結合至該第二 佈線圖案28a，在該半導體晶片20b下方之空隙不需要用填 充樹脂來填滿，而是以留在該空隙中的該樹脂膜32來填 滿。因此，本實施例同樣具有不用特定需要以填充樹脂來 15 填入該半導體晶片20b下方之空隙的步驟之優點。 接下來，如第4C圖中所示，以一雷射或RIE來蝕刻在該 第二佈線圖案28a上之該第二層間絕緣膜32的預定部分以 藉此形成第二通孔32x。 後續地，透過該第二通孔32x而連接至該第二佈線圖案 20 28a的第三佈線圖案28b(上佈線圖案）係藉由一半加成技術 形成在該第二層間絕緣膜32上，該半加成技術係如描述於 第一實施例中者或其它類似者。同樣在該第三實施例中， 該半導體晶片20b的背面及該第二層間絕緣膜32的上表面 係在幾乎同樣的高度以被平坦化。因此改善了形成該第三 25 1326913 佈線圖案28b時光微影中的準確度。於是’所欲之該第三佛 線圖案28b可以高準確度穩定地形成。 在此實施例中，例示了當一藉由研磨半導體晶片背面來 薄化之半導體晶片係用作為該半導體晶片20b的態樣。因 5 此，該第三佈線圖案28b不是形成在該半導體晶片20b的背 面以用來防止該第三佈線圖案28b及該半導體晶片2〇b之電 路圖的電氣短路。應該注意的是，當一絕緣膜係預先形成 在該半導體晶片20b之为面上的情況時’該第三佈線圖索 28b可以形成在該半導體晶片20b的背面。 10 在第三實施例中，相似於該第一實施例，一種當一複數 個半導體晶片20b係相互連接且係埋置於對應之層間絕緣 膜中以被多層化的態樣也可被採用’其係藉由以一預定二欠 數重複形成該第一樹脂膜32a的步驟（第4A圖）至形成該第 三佈線圖案28b的製成（第4C圖）而達到。 15 接下來，如第4D圖中所示’形成在該第三佈線圖案28b 之連接部分28z上具有開放部分36a的一防焊膜36。之後， 一具有凸塊23之上半導體晶片20x(上電子部件)及該上半導 體晶片20x之該Λ塊23係以倒裝晶片的方式結合至該第= 佈線圖案28b的該連接部分28ζ。同時在該第三實施例中， 20因為需要被放在同樣高度之該第三佈線圖案28b的連接部 分28z並沒有尚度的差別’該上半導體晶片20x之該凸塊23 可以高可靠性結合至該連接部分28z。 這樣就得到第三實施例之一半導體元件1 b (電子邹件封 裝結構）。 26 1326913 在第三實施例之該電子部件封裝結構的製造方法中，該 半導體晶片20b係以面向下方的方式埋置於未經固化的該 樹脂膜32a中’及該半導體晶片2〇b之該凸塊23係以倒裝晶 片的方式結合至該第二佈線圖案28a。 5 因此，在沒有加入一特定平坦化的過程，該半導體晶片 2〇b係在去除該半導體晶片2〇b之厚度所造成之階梯的狀態 下埋置於該第二層間絕緣膜32中，及該半導體晶片20b係以 倒裝晶片的方式結合至該第二佈線圖案。因此，類似於該 第一實施例，該第三佈線圖案28b可以高準確度穩定地形 10 成’而該上半導體晶片20x可以倒裝晶片的方式以高可靠性 結合至該第三佈線圖案20b。 此外，因為在該半導體晶片20b下方的間隙内不需要特 別用填充樹脂來填滿，而可以達到降低製造成本的優點。 (第四實施例） 15 第5A至5E圖係係照順序顯示本發明第四實施例之一電 子部件封裝結構製造方法的斷面圖。第四實施例與該第三 實施例之差別在於當一半導體晶片係藉由與第三實施例中 類似之方法安裝以後，一絕緣膜係形成在該半導體晶片 上。這允許佈線圖案同時形成在該半導體晶片上的區域。 20 在第四實施例中，與該第一及第三實施例相似之步驟的詳 細描述將被省略。 在本發明之第四實施例之電子部件封裝結構的製造方 法中’如第5A圖中所示，首先，藉由與第三實施例相似之 方法’ 一半導體晶片20b(電子部件）係以面向下方的方式埋 27 1326913 置於一未經固化的第一樹脂膜32a中，及該半導體晶片2〇b 之Λ塊23係以倒裝晶片的方式結合至第二佈線圖案28a。 之後，如第5B圖中所示，形成覆蓋該半導體晶片2〇b之 一未經固化的第二樹脂膜32b。後續地，該第一及第二樹脂 5膜32a與32b係在一 13〇至2〇〇。(：的溫度熱處理，同時亦在一 真空環境中被壓制’藉此同時固化該第一及第二樹脂膜32a 與32b。因此得到一由該第一及第二樹脂膜323與321)所組成 的一第二層間絕緣膜32。 接者，如第5C圖中所示，以一雷射或RIE來蝕刻在該第 10二佈線圖案28a上之該第二層間絕緣臈32的預定部分，藉此 形成第二通孔32x » 後續地，如第5D圖中所示，透過該第二通孔32x而連接 至該第二佈線圖案28a之第三佈線圖案28b(上佈線圖案）係 藉由半加成技術形成在該第二層間絕緣膜32上，該半加成 15 技術係為如第一實施例中所描述者或其類似者。 使用於本實施例之半導體晶片20b係藉由研磨該半導體 晶片20b之背面而薄化至150/zm(較佳為50μπι)或更少，及 一半導體(矽)層係暴露在該半導體晶片20b之背面。所以， 當該第三佈線圖案28b係直接形成在該半導體晶片20b之背 20 面的情況下，該第三佈線圖案28b及該半導體晶片20b之電 路圖可能會發生電氣短路。因此，在前述的第三實施例中， 該第三佈線圖案28b並不是放在該半導體晶片20b上。 然而，在第四實施例中，如第5D圖中所示，該第二樹脂 膜32b係提供於該半導體晶片20b上，及該第三佈線圖案28b 28 1326913 係形成在該第二樹脂膜32b上。所以，該第三佈線圖案28b 亦可放在該半導體晶片20b上之區域。 亦即，在第四實施例中，該第三佈線圖案28b設計上的 彈性比該第三實施例增加了。所以，可增加電子部件封裝 5 結構的佈線密度，因此可以輕易地對抗朝向較小電子部件 封裝結構及高效能之電子部件封裝結構的潮流變得可能 了。 接下來，如第5E圖中所示，形成在該第三佈線圖案28b 之連接部分28z上具有開放部分36a的一防焊膜36。進一 10 步，一上半導體晶片20x(上電子部件）之凸塊23係以倒裝晶 片的方式結合至該第三佈線圖案28b之連接部分28z。 這樣就得到第四實施例之一半導體元件lc(電子部件封 裝結構）。 在第四實施例中也會發揮和該第三實施例中相同的效 15 用。另外，因為該半導體晶片20b之背面係由該第二層間絕 緣膜32(該第二樹脂膜32b)所覆蓋，該第三佈線圖案28b亦可 形成在該半導體晶片20b上，因此使得增加佈線密度變得可 能了。 (第五實施例） 20 第6A至6H圖係照順序顯示本發明第五實施例之一電子 部件封裝結構製造方法的斷面圖。在前述之第三及第四實 施例中，一半導體晶片之凸塊係在排除一樹脂膜後結合至 佈線圖案。因此，一少量之樹脂可能插入在該半導體晶片 之凸塊與該佈線圖案之間，及會有當不能得到足夠可靠之 29 1326913 電氣連接的情況發生。在第五實施例中可以去除上述之問 題。應該注意的是’在第五實施例中，與該第一及第r實 施例相似之步驟的詳細描述將被省略。 在製造第五實施例之電子部件封裝結構的方法中，如第 5 6A圖中所示，首先，藉由類似於該第一實施例中之方法， 一未經固化的第一樹脂膜32a係藉由，例如，點合一樹脂膜 至一基礎基板24上的第一層間絕緣膜3〇及第二佈線圖案 28a上而形成。
之後，如第6B圖中所示，之後會與一半導體晶片之凸塊 10 所連接之在該第二佈線圖案28a上之該第一樹脂膜32a的部 分係措由一雷射或其類似者來餘刻，藉此形成具有達到該 第二佈線圖案28a之深度的開放部分33。
此時，與該半導體晶片20b之凸塊23結合的該第二佈線 圖案28a之部分係以Ni/Au電鍍，及Ni/Au層係暴露在該開放 15 部分33中。此外，因為在之後該半導體晶片之凸塊係放置 在該開放部分33中，該開放部分33的直徑係設定為相同或 大於該半導體晶片20b之凸塊23的直徑。 接下來，如第6C圖中所示，提供一包括連接墊21a之半 導體晶片20b(電子部件）及該凸塊23係連接至該連接墊 20 21a。類似於該第三實施例，該半導體晶片20b之厚度係薄 化至大約150//m或更少》 接者，該半導體晶片20b係放置於及壓入該第一樹脂膜 32a中，藉此該半導體晶片20b之凸塊23可對應於該第二佈 線圖案28a之於該第一樹脂膜32a之開放部分33部份所暴露 30 1326913 出來的部分。因此，該半導體晶片20b之凸塊23係放在該第 二佈線圖案28a上且在排除該第一樹脂膜32a下與其接觸。 後續地，如第6D圖中所示，類似該第三實施例，該半導 體晶片20b之凸塊23係結合至該第二佈線圖案28a。超音波 5 倒裝晶片安裝方式在當該半導體晶片20b之該凸塊23係由 Au所製得時所採用作為結合的方法，但是藉由在2〇〇至250 °C下迴銲加熱的倒裝晶片安裝方式係在當該半導體晶片 20b之該凸塊23係由焊料所製得時所採用的方法。
附帶地’當該半導體晶片20b之該凸塊23b係放在該第一 10 樹脂膜32a之該開放部分33中時，一小間隙會留在該半導體 晶片20b與該第一樹脂膜32a之開放部分33的側表面之間。 當熱固形樹脂係用作為該第一樹脂膜32a且該開放部分33 係藉由一雷射所形成時，該第一樹脂膜32a之開放部分33的 側表面係藉由加熱而固化至一程度。因此，藉由軟炫該第 15 一樹脂膜32a所含有的影響係相對小的。所以，在本實施例 中，當該半導體晶片20b之該凸塊係為錫鉛凸塊（s〇lder bumps)的情況時，該凸塊23係迴銲及固化以被變形，藉此 填滿該間隙。之後，該第一樹脂膜32a係藉由在一 130至200 C溫度的環境下實施熱處理而固化。 20 附帶地，舉一個經修飾的例子，前述之間隙可藉由使用 光固化樹脂作為該第一樹脂膜32a來填滿，該光固化樹脂 具有在藉由紫外線的照射而熱化回流入該開放部分33的特 性。這是因為，在光固化樹脂的情況下，當該開放部分33 係藉由—雷射所形成時，該開放部分33的側表面沒有被固 31 1326913 化。 此外’當焊料係作為該半導體晶片20b之該凸塊23的情 況，當焊料被軟熔及固化時，藉由熱處理同時固化該第一 樹脂膜32a變得可能了。 5 因此’該半導體晶片20b係在埋置於該第一樹脂膜32a
中的狀態以倒裝晶片的方式結合至該第二佈線圖案28a。進 一步，類似於第三實施例’該第一樹脂膜32a之厚度係調整 為與該半導體晶片20b的厚度一致。因此，該半導體晶片2〇b 之背面與該第一樹脂膜32a之上表面係在幾乎相同的高 10 度，而去除了該半導體晶片20b所造成的階梯。 附帶地’該半導體晶片20b之背面及該第一樹脂膜32a 之上表面並不需要一定設在同樣的高度。在當用來覆蓋該 半導體晶片20b之一第二樹脂膜係如接下來所描述般形成 時，平坦化可完全藉由該第二樹脂膜來達到。
在第五實施例中，當該開放部分33係形成在該第一樹脂 膜32a之後’該半導體晶片20b之凸塊23係結合至由該開放 部分33所暴露出來的該第二佈線圖案28a。因此，就沒有樹 脂會插入在介於該半導體晶片20b之凸塊23與該第二佈線 圖案28a之間之介面的可能性。於是，該半導體晶片20b之 2〇 凸塊23係以高可靠性結合至該第二佈線圖案28b，而使得到 有利之電氣連接變得可能了。 後續地’如第6E圖中所示，該第二樹脂膜32b係形成在 該第一樹脂膜32a及該半導體晶片20b上。因此，得到一由 該第一及第二樹脂膜32a與32b所組成之一第二層間絕緣膜 32 32。 1326913 應該注意的是下列將被採用：在固化該第一樹脂膜32a 之前，未經固化的該第二樹脂膜32b係形成在該第一樹脂膜 32a上’及接者藉由實施熱處理來同時固化該第一及第二樹 5 脂膜32a與32b。 接者’如第6F圖中所示，以一雷射或RIE來蝕刻在該第 二佈線圖案28a上之該第二層間絕緣膜32的預定部分以藉 此形成第二通孔32x。
後續地，如第6H圖中所示，透過該第二通孔32x而連接 10 至該第二佈線圖案28a的第三佈線圖案28b(上佈線圖案）係 藉由一半加成技術形成在該第二層間絕緣膜32上，該半加 成技術係如描述於第一實施例中者或其它類似者。
附帶地’舉一個經修飾的例子，類似於該第三實施例， —種沒有形成該第二樹脂膜32b的態樣也可以被採用。在此 15例子中將得到一類似於第4C圖之結構，及該第三佈線圖案 28b係形成在除了該半導體晶片2〇b上之區域以外的該第一 樹脂膜32a上。 此外’同樣在第五實施例中，一種當一複數個半導體晶 片20b係相互連接且係埋置於對應之層間絕緣膜中以被多 20層化的態樣也可被採用，其係藉由以一預定的次數重複形 成該第一樹脂膜32a的步驟（第6A圖）至形成該第三佈線圖 案28b的步驟（第6G圖）而達到。 後續地’如第6H圖中所示，形成在該第三佈線圖案28b 之連接部分28z上具有開放部分36a的一防焊膜36以後，該 33 1326913 第三佈線圖案28b之該連接部分28z係以Ni/Au電鍍。之後， 一上半導體晶片20x(上電子部件）之凸塊23係以倒裝晶片的 方式結合至該第三佈線圖案28b的該連接部分28z。進一 步，需要以填充樹脂填滿介於該上半導體晶片20χ與該防焊 5 膜36之間的間隙。 這樣就得到第五實施例之一半導體元件Id(電子部件封 裝結構）。
在第五實施例中’類似於其它實施例，在沒有加入一特 定平坦化的過程’該半導體晶片2〇b係以去除該半導體晶片 10 20b所造成之階梯的狀態下埋置於該第二層間絕緣膜32 中，及該半導體晶片20b係以倒裝晶片的方式結合至該第二 佈線圖案28a。因此，類似於其它實施例，該第三佈線圖案 28b可以南準確度穩定地形成，及該上半導體晶片2〇χ可以 倒裝晶片的方式在高可靠性下結合至該第三佈線圖案28b。 15 此外’在本實施例中，在該半導體晶片20b安裝之前不
需要形成一非傳導性糊狀物(NCP)或一非傳導性膜(ncf)， 而且也不需要在安裝該半導體晶片20b之後填入填充樹 脂。亦即’因為有該半導體晶片2〇b埋入其中之該第一樹 脂膜32a同時具有習知之一NCp或一NCF的功能，可以減少 20在製造過程中步驟的數目，藉此使得降低製造成本變得可 能了。 另外’該開放部分33係預先形成在有該半導體晶片20b 埋入其中之該第一樹脂膜323上，及該半導體晶片2〇b之凸 塊23係結合至由該開放部分33所暴露出來之該第二佈線圖 34 1326913 案28a的部分。因此，該半導體晶片20b之凸塊23係以比第 三或第四實施例更高的可靠性電氣連接至該第二佈線圖案 28a，而且可以改善半導體元件Id的產量。 I；圖式簡單說明3 5 第1A及1B圖係顯示當一半導體晶片係以埋入一絕緣膜 中之方式安裝時，一半導體元件製造方法之缺點的斷面圖； 第2 A至2 Η圖係照順序顯示本發明第一實施例之一電子 部件封裝結構製造方法的斷面圖； 第3 Α至3 F圖係照順序顯示本發明第二實施例之一電子 10 部件封裝結構製造方法的斷面圖； 第4 A至4 D圖係照順序顯示本發明第三實施例之一電子 部件封裝結構製造方法的斷面圖； 第5 A至5 E圖係照順序顯示本發明第四實施例之一電子 部件封裝結構製造方法的斷面圖；及 15 第6A至6H圖係照順序顯示本發明第五實施例之一電子 部件封裝結構製造方法的斷面圖。 【圖式之主要元件代表符號表】 1 半導體元件 la 半導體元件 lb 半導體元件 lc 半導體元件 Id 半導體元件 20 半導體晶片 20a 半導體晶片 20b 半導體晶片 20x 上半導體晶片 21a 連接墊 21b 保護膜 21x 開放部分 23 凸塊 24 基礎基板 24a 穿孔 24b 穿孔電鍍層 24c 樹脂 28 第一佈線圖案 35 1326913 28a 第二佈線圖案 114a 連接部分 28b 第三佈線圖案 116 半導體晶片 28c 第四佈線圖案 116a 凸塊 28x 種Cu膜 28y Cu膜圖案 28z 連接部分 29 抗蝕膜 29a 開放部分 30 第一層間絕緣膜 30x 第一通孔 32 第二層間絕緣膜、樹脂 膜 32a 第一樹脂膜 32b 第二樹脂膜 32x 第二通孔 33 開放部分 34 第三層間絕緣膜 34x 第三通孔 36 防焊膜 36a 開放部分 100 基礎基板 102 第一層間絕緣膜 104 Cu佈線 106 附著層 108 半導體晶片 108a 連接終端 110 第二層間絕緣膜 112 通孔 114 佈線圖案 36

Claims (1)

1326913 第93101053號專利申請案申請專利範圍修正本 98 ιΐ 27. < I 拾、申請專利範圍： 1. 一種電子部件封裝結構的製造方法，該方法包含下列步 驟： 在一電子部件安裝前，形成—未㈣化㈣-樹脂膜在 5 包括一佈線圖案之一佈線基板上； 藉由自該未經固化的第一樹脂膜之一表面按壓該電子部 件入該未經固化的第-樹脂膜中，將在一元件形成表面上具 有-連接終端之該電子部件以連接終端朝上的狀態埋入該 未經固化的第-樹脂膜中，且該電子部件之_背側表面係與 10 該佈線基板電性隔離； 形成一覆蓋該電子部件之第二樹脂膜； 藉由熱處理來固化該第一及第二樹脂膜以得到一絕緣 膜； 在該佈線圖案與料接終端上之該絕_的-預定部分 15 形成一通孔；及 形成-透過該通孔而連#至該佈線圖案與該連接終端的 上佈線圖案在該絕緣膜上。 2. -種電子部件封裝結構的製造方法，該方法包含下列步 驟： 20 在一電子部件安裝前，形成-未經固化的樹脂膜在包括 一佈線圖案之一佈線基板上； 藉由自該未經固化的樹脂膜之—表面按㈣電子部件入 該未經固化的樹脂膜中，將該電子部件，該電子部件具有一 連接終端和-具有用來在一元件形成表面上暴露該連接終 37 1326913 端之-開放部分的-保護膜’以連接終端朝上的狀態埋入該 未經固化的樹脂膜中，且該電子部件之_背側表面係與該佈 線基板電性隔離； 藉由熱處理來固化該樹脂膜以得到一絕緣膜； 5 在該佈線圖案上之該絕緣膜的一預定部分形成一通孔； 及 形成一上佈線圖案在該絕緣膜與該電子部件上該上佈 線圖案係透過該通孔而連接至該佈線圖案及透過該開放部 分連接至該連接終端，該上佈線圖案接觸該電子部件之保護 10 膜。 3. —種電子部件封裝結構的製造方法，該方法包含下列步 驟· 在一電子部件安裝前，形成一未經固化的樹脂膜在包括 一佈線圖案之一佈線基板的全部區域上； 15 藉由自該未經固化的樹脂膜之一表面按壓該電子部件之 連接終端入該未經固化的樹脂膜中，將在一元件形成表面上 具有一連接終端之一電子部件以連接終端朝下的狀態埋入 邊未經固化的樹脂膜中，及將該連接終端結合至該佈線圖 案； 20 藉由熱處理來固化該樹脂膜以得到一絕緣膜； 在該佈線圖案上之該絕緣膜的一預定部分形成一通孔； 及 形成一透過該通孔而連接至該佈線圖案的上佈線圖案在 該絕緣膜上。 38 1326913 4. -種電子料封裝結構的製造方法，該方法包含下列步 驟： 在-電子部件安裝前，形成-未經固化的第—樹脂膜在 包括一佈線圖案之一佈線基板的全部區域上； 藉由自該未經固化的第一樹脂膜之一表面按壓該電子部 件之連接終端入該未經固化的第一樹脂獏中，將在—元件形 成表面上具有一連接終端之一電子部件以連接終端朝下的 狀態埋入該未經固化的第一樹脂膜中，及將該連接終端結合 至該佈線圖案； 形成一覆蓋該電子部件的第二樹脂膜； 藉由熱處理來固化該第一及第二樹脂膜以得到一絕緣 膜； 在該佈線圖案上之該絕緣膜的一預定部分形成—通孔； 及 形成一透過該通孔而連接至該佈線圖案的上佈線圖案在 該絕緣膜上。 5.如申請專利範圍第3及4項中任一項之方法，在形成未經 固化之該樹脂膜的步驟之後及在將該電子部件之該連接終 端結合之該佈線圖案的步驟之前，進一步包含下列步驟： 在與該電子部件之該連接終端結合之該佈線圖案上的該 樹脂膜的一部分形成一開放部分， 其中結合該電子部件之該連接終端至該佈線圖案的步驟 包括在使該電子部件之該連接終端對應到該樹脂膜之該開 放部分的同時放置該電子部件之該連接終端。 39 1326913 5 6.如申請專利範圍第5項之方法， 其中該電子部件之該連接終端係為—錫Μ塊及其中在將該電子部件之該連接終端結合至該佈線圖案的 步驟中，介於該電子部件與該樹脂膜之該開放部分的一側表 面之間的-間隙係藉由以軟熔及固化使該錫錯凸塊變形而 填入該間隙中。 甲h專利範圍第1到4項中 10 ...... π <万法，其中在將1 電子部件以未_化的該難财的步料未經固心 ㈣脂膜的-上表面與該電子部件之元件形成表面及背^ 中之任一個係設定在一幾乎相同的高度。
15 8·如_料職㈣丨到2射任—項之方法其中在將該 電子部件埋人未經固化的_脂財的步驟中，該樹脂膜係 插入該電子部件之—背面與該佈線基板之間。9. 如申請專利範圍第3項之方法，其中在形成該上佈線圖案 的步驟中，該上佈線圖案沒有形成在該電子部件上。 10. 如申請專利範圍第lf,i4項中任一項之方法，進一步包含下列步驟：以-預定的次數重複將該電子部件埋入該樹脂膜 中的步驟至形成該上佈線圖案的步驟。
20 U.如申請專利_幻到4項中任_項之方法進—步包含 將-上電子部件以覆晶的方式結合至該上佈線圖案的步驟。 如申明專利範圍第i到4項中任—項之方法，其中該電子 邹件係為-具有大約15Q “喊更少之厚度的半導體晶月。 13.—種電子部件封裝結構，其包含： 包括一佈線圖案的一佈線基板： 40 • % 形成在該佈線基板上的—第一絕緣膜； 電子件 表W具有—連接終端之-電子部件，該 =件係以該連接終端朝上的狀態埋人該第—絕緣膜 中’且该電子部件传以J、·、 件係以絕緣膜之-下部分存在於該電 子部件與該佈線基材之間 、 何之間的I態女裝，且該電子部件之該背 =係猎由該第—絕緣膜之該下部分與該佈線基板電性絕 緣， 用來覆蓋該電子部件的—m _ “ 的帛一絕緣膜且其上表面在該佈 線土材上係完全平坦，且接^ ^ ^ ^ ^ ^ 10 單一層，·
„ 啁褒電子0卩件之该第二絕緣膜為 & — JS 第-通孔’其等形成在該佈線圖案上之該第—與第二絕 緣膜之-預定部分中且具有相同的内表面， 形成在該電子部件之連接終端上的該第二絕緣膜之一部 分的第二通孔；及
也成在4第_絕緣膜上為單—佈線之上佈線圖案，該上 佈線圖案係透過該通孔而連接至該佈線圖案與該連接終 端’其中該電子部件係僅藉由該上佈線圖案電性連接至該佈 線基材的佈線圖案》 14. 一種電子部件封裝結構，其包含： 包括一佈線圖案的一佈線基板； 形成在忒佈線基板上'由單一層製得的一絕緣膜； 一電子部件，其包括一連接終端與一具有用來在一元件 形成表面上暴露該連接終端之一開放部分的保護膜’該電子 部件係以該連接終端朝上的狀態埋入該絕緣膜中，且該電子 41 沒有埋入該絕緣膜中的狀 部件係以該電子部件之上表面側 態安裝，該絕緣膜之一下卹八总—> 卜4刀係存在於該電子部件與該佈線 土材之間U緣膜之厚度係厚於該佈線基材之佈線圖案的 旱又藉此„玄電子σ[5件之背表面係藉由該絕緣膜之下部分與 該佈線基板電性絕緣； 一通孔’其係形成在該料®案上之該絕緣膜的-預定 部分；及 上佈線圖案，其係形成在該絕緣膜與該電子部件上，
4上佈線圖案係透過該通孔而連接到該佈線圖案及透過該 1 〇開放部分連接到該連接終端，該上佈線圖案直接接觸該保護 膜。 15.如申請專利範圍第13到14項中任一項之電子部件封裝結 構，其中該電子部件的該元件形成表面與埋置該電子部件之 該絕緣膜的一上表面係在幾乎同樣的高度以被平坦化。 15 16.如申請專利範圍第13到Η項中任一項之電子部件封裝社
構’其中該電子部件係為一具有大約15〇以m或更少之厚度 的半導體晶片。 17.如申請專利範圍第13到14項中任一項之電子部件封裝結 構’其中該絕緣膜係由樹脂所製得。 42
TW093101053A 2003-01-23 2004-01-15 Electronic parts packaging structure and method of manufacturing the same TWI326913B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003014588 2003-01-23
JP2003386398A JP4489411B2 (ja) 2003-01-23 2003-11-17 電子部品実装構造の製造方法

Publications (2)

Publication Number Publication Date
TW200416996A TW200416996A (en) 2004-09-01
TWI326913B true TWI326913B (en) 2010-07-01

Family

ID=32599342

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093101053A TWI326913B (en) 2003-01-23 2004-01-15 Electronic parts packaging structure and method of manufacturing the same

Country Status (6)

Country Link
US (3) US7285862B2 (zh)
EP (2) EP1615264B1 (zh)
JP (1) JP4489411B2 (zh)
KR (1) KR101046265B1 (zh)
CN (1) CN1518080A (zh)
TW (1) TWI326913B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
JP3920195B2 (ja) * 2002-11-11 2007-05-30 新光電気工業株式会社 電子部品実装構造及びその製造方法
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
CN101826496B (zh) 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
JP2006332094A (ja) 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
CN100372111C (zh) * 2005-09-09 2008-02-27 威盛电子股份有限公司 嵌入式封装结构及其封装方法
JP5164362B2 (ja) 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP4593444B2 (ja) * 2005-11-07 2010-12-08 新光電気工業株式会社 電子部品実装構造体の製造方法
FI119729B (fi) * 2005-11-23 2009-02-27 Vti Technologies Oy Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti
KR100827315B1 (ko) 2006-09-19 2008-05-06 삼성전기주식회사 전자소자 내장 인쇄회로기판 제조방법
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR100837281B1 (ko) * 2007-05-23 2008-06-11 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI348213B (en) * 2007-08-15 2011-09-01 Packaging substrate structure with capacitor embedded therein and method for fabricating the same
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
KR101486420B1 (ko) 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
FR2938976A1 (fr) * 2008-11-24 2010-05-28 St Microelectronics Grenoble Dispositif semi-conducteur a composants empiles
WO2010095208A1 (ja) * 2009-02-17 2010-08-26 株式会社 村田製作所 部品内蔵モジュール及びその製造方法
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
US8796561B1 (en) * 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8237272B2 (en) 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
US8222726B2 (en) * 2010-03-29 2012-07-17 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a jumper chip and method of fabricating the same
JP2011243790A (ja) 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
TWI508245B (zh) * 2010-10-06 2015-11-11 矽品精密工業股份有限公司 嵌埋晶片之封裝件及其製法
CN102456636B (zh) * 2010-10-19 2015-10-14 矽品精密工业股份有限公司 嵌入式芯片的封装件的制造方法
US9721984B2 (en) * 2012-04-12 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor manufacturing methods
CN103906370B (zh) * 2012-12-27 2017-01-11 碁鼎科技秦皇岛有限公司 芯片封装结构、具有内埋元件的电路板及其制作方法
US9655253B2 (en) * 2013-07-25 2017-05-16 Cyntec Co., Ltd. Method of fabrication of encapsulated electronics devices mounted on a redistribution layer
US9466581B2 (en) * 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9673171B1 (en) 2014-03-26 2017-06-06 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US9202803B2 (en) * 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US9420695B2 (en) * 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
JP2018018936A (ja) * 2016-07-27 2018-02-01 イビデン株式会社 配線基板
US10368448B2 (en) 2017-11-11 2019-07-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier
US11114359B2 (en) * 2018-09-13 2021-09-07 Dialog Semiconductor (Uk) Limited Wafer level chip scale package structure
CN112151433B (zh) * 2019-06-27 2024-02-09 何崇文 基板结构、封装结构及其制作方法
KR20220065550A (ko) 2020-11-13 2022-05-20 삼성전기주식회사 연결구조체 내장기판
CN115332220B (zh) * 2022-07-15 2024-03-22 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US549258A (en) * 1895-11-05 Charles s
US117743A (en) * 1871-08-08 Improvement in inkstands
US180063A (en) * 1876-07-18 Improvement in wool and cotton lapping machines
US3757175A (en) * 1971-01-06 1973-09-04 Soo Kim Chang Tor chips mounted on a single substrate composite integrated circuits with coplnaar connections to semiconduc
US4437235A (en) 1980-12-29 1984-03-20 Honeywell Information Systems Inc. Integrated circuit package
JPS63138795A (ja) * 1986-12-01 1988-06-10 キヤノン株式会社 プリント配線板の製造方法
US5225023A (en) * 1989-02-21 1993-07-06 General Electric Company High density interconnect thermoplastic die attach material and solvent die attach processing
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5492586A (en) * 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JP3176028B2 (ja) * 1995-10-13 2001-06-11 松下電工株式会社 フリップチップ実装方法及びフリップチップ実装構造
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
DE69737375T2 (de) 1996-12-27 2007-11-29 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
JP3207174B2 (ja) * 1999-02-01 2001-09-10 京セラ株式会社 電気素子搭載配線基板およびその製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3661482B2 (ja) * 1999-04-06 2005-06-15 ソニーケミカル株式会社 半導体装置
JP2000323645A (ja) * 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001053447A (ja) * 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
JP4372901B2 (ja) 1999-08-06 2009-11-25 大日本印刷株式会社 ケース開閉装置
US6724638B1 (en) * 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP4854845B2 (ja) * 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
EP1990833A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP4931283B2 (ja) * 2000-09-25 2012-05-16 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2002176267A (ja) * 2000-09-26 2002-06-21 Toshiba Corp 電子部品、回路装置とその製造方法並びに半導体装置
US6862189B2 (en) 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
JP2002176246A (ja) * 2000-12-08 2002-06-21 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3838876B2 (ja) * 2001-01-09 2006-10-25 新光電気工業株式会社 多層回路基板の製造方法
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3916407B2 (ja) * 2001-03-21 2007-05-16 松下電器産業株式会社 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US7385286B2 (en) 2001-06-05 2008-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor module
JP3881193B2 (ja) * 2001-06-13 2007-02-14 松下電器産業株式会社 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4791244B2 (ja) * 2006-05-11 2011-10-12 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
EP1441389B1 (en) 2012-01-04
US20070224731A1 (en) 2007-09-27
US20040159933A1 (en) 2004-08-19
US7285862B2 (en) 2007-10-23
JP2004247706A (ja) 2004-09-02
KR101046265B1 (ko) 2011-07-05
EP1441389A3 (en) 2004-08-04
EP1441389A2 (en) 2004-07-28
EP1615264A3 (en) 2007-10-10
JP4489411B2 (ja) 2010-06-23
US7573135B2 (en) 2009-08-11
KR20040067882A (ko) 2004-07-30
US20070222062A1 (en) 2007-09-27
CN1518080A (zh) 2004-08-04
TW200416996A (en) 2004-09-01
US7498200B2 (en) 2009-03-03
EP1615264B1 (en) 2014-01-08
EP1615264A2 (en) 2006-01-11

Similar Documents

Publication Publication Date Title
TWI326913B (en) Electronic parts packaging structure and method of manufacturing the same
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
JP3813402B2 (ja) 半導体装置の製造方法
US7198986B2 (en) Electronic parts built-in substrate and method of manufacturing the same
TW200416997A (en) Electronic parts packaging structure and method of manufacturing the same
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP2004186422A (ja) 電子部品実装構造及びその製造方法
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2004165277A (ja) 電子部品実装構造及びその製造方法
US20040112633A1 (en) Electronic device module
TWI339090B (en) A circuit board structure with a capacitance element embedded therein and method for fabricating tme same
JP2010278070A (ja) 半導体装置、並びに電子装置及びその製造方法
JPWO2020261994A1 (ja) 複合部品およびその製造方法
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
JP4927146B2 (ja) 電子部品実装構造の製造方法
US20240015888A1 (en) Wiring board
TWI420996B (zh) 印刷電路板及其製造方法
KR100773331B1 (ko) 플립칩 접속용 기판 및 그 제조방법
JP2004063808A (ja) 半導体装置のパッケージ構造とその製造方法
JP4056671B2 (ja) 回路基板の製造方法及び半導体装置の製造方法
JP2016025096A (ja) プリント配線板およびその製造方法
JP2010278477A (ja) 半導体装置の製造方法
JP2003324169A (ja) 回路基板とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees