CN100372111C - 嵌入式封装结构及其封装方法 - Google Patents

嵌入式封装结构及其封装方法 Download PDF

Info

Publication number
CN100372111C
CN100372111C CNB2005100991518A CN200510099151A CN100372111C CN 100372111 C CN100372111 C CN 100372111C CN B2005100991518 A CNB2005100991518 A CN B2005100991518A CN 200510099151 A CN200510099151 A CN 200510099151A CN 100372111 C CN100372111 C CN 100372111C
Authority
CN
China
Prior art keywords
chip
metal
packaging
insulating barrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100991518A
Other languages
English (en)
Other versions
CN1767184A (zh
Inventor
张文远
杨智安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB2005100991518A priority Critical patent/CN100372111C/zh
Publication of CN1767184A publication Critical patent/CN1767184A/zh
Application granted granted Critical
Publication of CN100372111C publication Critical patent/CN100372111C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种嵌入式封装结构(embedded package)，具有一封装基板、一待封装芯片、一绝缘层与一布线层。该封装基板具有一空孔贯穿。芯片的上表面具有至少一金属垫。此芯片嵌入封装基板的空孔内，并且，其上表面裸露于外。绝缘层覆盖于芯片上，并且具有至少一穿孔以暴露金属垫的上表面。布线层位于绝缘层上方。此布线层的底部具有一插塞填入穿孔内，以连接至金属垫。而此布线层的顶端具有一接触垫。本发明还提供一种芯片的封装方法。

Description

嵌入式封装结构及其封装方法
技术领域
本发明涉及一种嵌入式(embedded)封装结构及其封装方法，尤其是一种使用增层技术(built-up layer)的嵌入式封装结构及其封装方法。
背景技术
随着半导体技术的发展，对于封装结构轻薄化的需求逐渐提升。基于此，嵌入式(embedded)的封装技术开始受到瞩目。嵌入式封装结构于一封装基板制作空孔，并将待封装的芯片嵌入此空孔内，藉此，即可降低整个封装结构的厚度，以达到轻薄化的要求。
请参照图1A至1E所示，是一典型嵌入式封装结构的封装工艺的示意图。就一待封装的芯片200而言，如图1A所示，制作于芯片200上的半导体元件(未图标)透过芯片表面的金属垫202与外界进行电子信号的交换。随着半导体工艺发展，半导体元件之间的内部布线逐渐由铝铜合金发展为以铜为主要成份的金属。然而铜较铝等金属容易氧化产生成份变化，在其表面金属垫202多数仍选用铝铜合金制作。而此金属垫202的表面预先制作有一凸块底层金属层(Under Bump Metal，UBM)204与一金属凸块206。其中，金属凸块206通常选用铜金属制作，而凸块底层金属层204夹合于金属垫202与金属凸块206间，用以防止金属垫202与金属凸块206的材料的相互扩散并维持两种不同材料之间的结合强度。又，为了避免金属凸块206表面氧化，在金属凸块206的表面，通常必须制作一有机保护膜(Organic SolderabilityPreservatives，OSP)(未图示)以避免金属凸块206直接与空气接触。
随后，如图1B所示，于一封装基板100中制作有一空孔102贯穿此封装基板100。然后，再将此芯片200嵌入于此封装基板的空孔102中。接下来，如图1C所示，在此芯片200表面制作有金属凸块206的一侧，制作一绝缘层120覆盖各个金属凸块206。并且，以微机电技术(MEMS)，例如：以激光钻孔(laser-drilling)的方式，于绝缘层120中制作穿孔122以暴露各个金属凸块206。
接下来，如图1D所示，于此绝缘层120上制作一系列的金属图案层142与介电层144，以构成此嵌入式封装结构的布线层(redistribution layer)140。就现今的封装技术而言，此布线层140中的导线部分(即金属图案层142)，通常由铜金属所制作，以降低封装结构整体的阻值。同时，由于前述制作于芯片表面的金属凸块206亦由铜金属所制作，因此，可以确保金属凸块206与布线层140的导线部分有良好的连结。最后，如图1E所示，再于此布线层140的表面，制作一阻焊掩模层(Solder Mask)150，并且于阻焊掩模层150的开孔中制作锡球160，以完成封装工艺。
请参照图2A至2C所示，是另一典型嵌入式封装结构的封装工艺的示意图。如图2A所示，在晶片W切割(dicing)成个别的芯片200之前，晶片W的表面预先制作一系列的金属图案层212与介电层214以为芯片200表面的布线层210。而在此布线层210的表面制作有接触垫220，透过布线层210内的导线部分连接至芯片200表面的金属垫202。基本上，此工艺就整个晶片W为单位进行，属于一典型的晶片层级封装(wafer-level package，WLP)工艺。值得注意的是，由于芯片200表面的金属垫202通常由铜铝合金所制作，而布线层210内的导线部分(即金属图案层212)通常由铜金属所制作，因此，在金属垫202与金属图案层212之间，还要制作一凸块底层金属层204，以防止金属垫202与金属图案层212的材料互相扩散。
随后，将晶片W切割成个别的芯片200以进行后续封装步骤。如图2B所示，切割后的芯片200嵌入一封装基板100中，而制作于芯片200上的布线层210与其表面的接触垫220裸露于外。接下来，如图2C所示，于此芯片200与封装基板100上，再制作一系列的金属图案层142’与介电层144’，以为封装基板100上的布线层140’。然后，于此布线层140’的表面制作一阻焊掩模层150’，并于阻焊掩模层150’的开孔中制作锡球160’，以完成封装工艺。
就图1A至1E所示的嵌入式封装结构而言，为避免金属垫202直接暴露于外界而受到损害，在金属垫202上必须另外制作一金属凸块206，而此金属凸块206通常选用铜金属以利后续布线层140的制作。然而，由于金属垫202通常由铜铝合金所制作，因此，在金属垫202与金属凸块206间，还必须额外制作一凸块底层金属层204以防止材料扩散。同时，由于金属凸块206于进行图1A的封装步骤前，早已经裸露于外。为防止金属凸块206表面氧化，通常还要在金属凸块206的表面制作有机保护膜(OSP)。上述诸如凸块底层金属层204与有机保护膜等膜层，均会导致封装成本的上升。
就图2A至2C所示的嵌入式封装结构而言，于芯片200表面以晶片级封装技术额外制作的布线层210，不仅增加封装成本，同时，也增加芯片200表面的金属垫202至封装结构外表面的锡球160’间，互连线的距离，而会降低此封装结构的电性能。
综上所述，此二种嵌入式封装结构均有其缺点，而造成其应用上的限制。因此，如何结合晶片层级封装的优点，以降低封装成本并兼顾封装结构的可靠度，已成为一重要的发展方向。
发明内容
本发明提供一嵌入式封装结构(embedded package)，包括一封装基板、一待封装芯片、一绝缘层与一布线层。其中，芯片的上表面具有至少一金属垫，作为其输出输入(I/O)结构。该封装基板具有一空孔贯穿。此芯片嵌入封装基板的空孔内，并且，其上表面裸露于外。绝缘层覆盖于芯片上，并且，具有至少一穿孔以暴露金属垫的上表面。布线层位于绝缘层上方。此布线层的底部具有一插塞填入穿孔内，以连接至金属垫。而此布线层的顶端具有一接触垫，作为本发明嵌入式封装结构的输出输入结构。
依据此嵌入式封装结构，本发明一并提供一种芯片的封装方法，包括下列步骤：(a)提供一晶片(wafer)，此晶片上划分有多片芯片(die)，并且，各芯片的上表面分别具有至少一个金属垫；(b)制作一绝缘层于此晶片的上表面，以完全覆盖这些芯片上的金属垫；(c)切割将此晶片，以分割出各个芯片；(d)提供一封装基板，该封装基板具有一空孔贯穿；(e)将芯片嵌入封装基板的空孔内，并且，芯片表面的绝缘层裸露于外；(f)以激光钻孔技术于绝缘层内形成至少一穿孔以暴露芯片表面的金属垫；(g)制作一布线层于绝缘层上，此布线层具有一插塞填入穿孔以连接至金属垫。
关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。
附图说明
图1A至1E是一典型嵌入式封装结构的封装工艺的剖面示意图；
图2A至2C是另一典型嵌入式封装结构的封装工艺的剖面示意图；
图3A至8是本发明嵌入式封装结构的封装工艺的剖面示意图；
图9A是本发明嵌入式封装结构另一实施例的剖面示意图；
图9B是本发明嵌入式封装结构又一实施例的剖面示意图。
附图标记说明
晶片W
芯片200，400
封装基板100，300
空孔102
金属垫202，410a，410b
金属凸块206
凸块底层金属层204
绝缘层120，420
穿孔122，422
布线层140，210，440
金属图案层142，212，442，446，442’，446’，448’，442”
介电层144，214，444，444’，444”
开口444a
接触垫220，C
插塞P
阻焊层150，450
锡球160，460
具体实施方式
请参照图3A至8所示，是本发明嵌入式封装结构的封装工艺一优选实施例的示意图。首先，请参照图3A所示，提供一晶片(wafer)W，此晶片W上制作有多个半导体元件(未图标)与多个金属垫410a。而这些半导体元件透过金属垫410a，与外界进行电子信号的交换。
随后，如图3B所示，制作一绝缘层420(passivation layer)于此晶片W的上表面，以覆盖金属垫410a。同时请参照图4，此图是此晶片W局部的俯视图。如图中所示，绝缘层420并未覆盖芯片400表面所有的金属垫410a、410b，而仅覆盖其中用以使芯片400上的半导体元件与外界进行电子信号的交换，亦即作为芯片400输出输入(I/O)元件的金属垫410a。至于其它专供测试之用的金属垫410b则裸露于外，以利进行电路测试。
此外，为了对金属垫410a提供适当的保护，同时顾及后续封装工艺的进行，就一优选实施例而言，此绝缘层420可以选用聚酰亚胺(Polyimide，PI)或苯并环丁烯(benezocy-clobutene，BCB)等高分子材料。同时，由于此绝缘层420全面覆盖金属垫410a，因此，金属垫410a可以直接选择使用铜金属为材料，而不需顾虑氧化的问题。
随后，如图5所示，切割晶片W以分割出各个芯片400，并将芯片400嵌入封装基板300内。此芯片400表面的绝缘层420裸露于外，以利于后续布线工艺的进行。然后，如图6所示，以激光钻孔技术(laser-drilling)于绝缘层420内形成穿孔422，以暴露各个金属垫410a的上表面。
随后，如图7所示，形成一布线层440于绝缘层420的上方。就此布线层440的制作步骤而言，首先制作一第一金属图案层442于绝缘层420表面。此第一金属图案层442具有一插塞(plug)P填入穿孔422内，以连接至金属垫410a。然后再制作一介电层444覆盖第一金属图案层442。并于此介电层444制作至少一开口444a，以暴露第一金属图案层442。随后，再制作一第二金属图案层446于此介电层444上。此第二金属图案层446填入介电层的开口444a内，以连接至第一金属图案层442。同时，此第二金属图案层446具有一接触垫C于介电层444的上表面，以定义此封装结构表面接点的位置。
图中所示的布线层440由二金属层(第一金属图案层442与第二金属图案层446)与一介电层444所构成，然亦不限于此。如图9A所示，此布线层亦可以仅由一金属图案层442”所构成。或是如图9B所示，由数量更多的金属层442’，446’，448’与介电层444’交叠而成。惟，上述各实施例中的布线层的底部均具有插塞P，填入穿孔422内，以连结至芯片400表面的金属垫410a。同时，其顶端具有接触垫C。又，就一优选实施例而言，此布线层440可以增层技术(build-up layer)制作，以降低制作成本。
随后，如图8所示，制作一阻焊层(solder mask)450覆盖布线层440。并且，于此阻焊层450中制作至少一开口452以暴露布线层440上的接触垫C。然后，在此开口452内制作凸块、焊球或是引出针脚(图中以焊球460为例)，以作为本发明嵌入封装结构的输出输入(I/O)元件。
值得注意的是，本发明的封装工艺于芯片400嵌入封装基板300后，方始以激光钻孔技术于绝缘层420中制作穿孔422使金属垫410a裸露。所以，可以降低金属垫410a暴露于空气而产生氧化物的可能性。也因此，本发明的金属垫410a可以选用易氧化的铜金属为材料。其次，由于布线层440中的导线部分(即图中的金属图案层442与446)，通常亦由铜金属所制作，因此，本发明的金属垫410a可以直接连结至布线层440的导线部分，而不需要在金属垫410a与插塞P之间额外制作一凸块底层金属层(Under BumpMetal)。
其次，夹合于芯片400与布线层440之间的绝缘层420由高分子材料所构成。藉助此高分子材料的特性，除了有助于布线层440附着于芯片400表面外，亦可以缓解芯片400、封装基板300与布线层440间的内应力，以避免封装结构产生断线的可能性。
如图3B所示，本发明的待封装芯片400表面的金属垫410a于晶片阶段的工艺中，即受到绝缘层420的覆盖与保护。一直到将芯片400嵌入封装基板300后，如图6所示，方始以激光钻孔的方式，于绝缘层420中制作穿孔422以暴露金属垫410a。因此，本发明的封装工艺可以将芯片400表面的金属垫410a受到氧化的可能性降到最低。
由此观之，相较于图1E的传统嵌入式封装结构，本发明的嵌入式封装结构容许使用铜金属制作金属垫410a，因而不需在金属垫410a上额外制作凸块底层金属层、金属凸块与有机保护膜，可以降低封装成本。其次，由于本发明的封装工艺中，金属垫410a与布线层440的导线部分选用相同的材料，因此可以降低封装结构的阻值，以提升其电性能。同时，由于本发明的封装工艺可以避免氧化物的产生，因此，可以避免封装结构内产生断线，以提高封装结构的可靠度。
其次，本发明的绝缘层420于晶片级封装工艺中所制作，而非如图1C的传统嵌入式封装结构，于芯片200嵌入封装基板100后，方就各个待封装芯片200表面分别制作绝缘层120。因此，相较于此传统封装工艺，本发明的封装工艺可以有效降低封装成本。
另外，相较于图2C的传统嵌入式封装结构，于芯片200表面预先以晶片级封装技术制作布线层210。本发明的嵌入式封装结构于晶片级封装工艺中，仅预先于晶片W表面涂布一绝缘层420。因此，可以有效降低封装成本，同时，也可以缩短芯片表面的金属垫与封装结构外表面间的互连线的距离，以提升封装结构的电性能。
以上所述利用优选实施例详细说明本发明，而非限制本发明的范围，而且本领域内的技术人员皆能明了，适当而作些微的改变及调整，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围。

Claims (12)

1.一种嵌入式封装结构，包括：
一封装基板，该封装基板具有一空孔贯穿；
一芯片，其上表面具有至少一金属垫，作为该芯片的输出输入元件，并且，该芯片嵌入该封装基板的该空孔内，而该芯片的上表面裸露于外；
一绝缘层，覆盖于该芯片上，并且具有至少一穿孔以暴露该金属垫的上表面；以及
一布线层，位于该绝缘层上方，并且，该布线层的底部具有一插塞填入该穿孔内以连接该金属垫，该布线层的顶端具有一接触垫，作为该嵌入式封装结构的输出输入元件。
2.如权利要求1的嵌入式封装结构，更包括一阻焊层，覆盖该布线层，并且具有一开口以暴露该接触垫，该开口内制作有一凸块、一焊球或一针脚，连接该接触垫。
3.如权利要求1的嵌入式封装结构，其中该芯片更具有至少一测试金属垫位于该芯片的该上表面且外露于该绝缘层。
4.如权利要求1的嵌入式封装结构，其中，该绝缘层由聚酰亚胺或苯并环丁烯所构成。
5.如权利要求1的嵌入式封装结构，其中，该金属垫与该插塞由铜金属所构成。
6.一种芯片的封装方法，包括：
提供一芯片，该芯片具有多个非测试金属垫、多个测试金属垫及至少一绝缘层，该绝缘层覆盖该些非测试金属垫，而该些测试金属垫外露于该绝缘层；
提供一封装基板，该封装基板具有一空孔贯穿；
将该芯片嵌入该封装基板的该空孔内，并且，该绝缘层裸露于外；
以激光钻孔技术于该绝缘层内形成至少一穿孔以暴露该非测试金属垫；以及
制作一布线层于该绝缘层上，该布线层具有一插塞填入该穿孔以连接该非测试金属垫。
7.如权利要求6的封装方法，制作该布线层之后，更包括：
制作一阻焊层覆盖该布线层，该阻焊层具有至少一开口以暴露该布线层；以及
制作一凸块、一焊球或一针脚制作于该开口内，连接至该布线层。
8.如权利要求6的封装方法，其中，制作该布线层的步骤，包括：
制作一第一金属图案层于该绝缘层表面，该第一金属图案层填入该穿孔以连接该非测试金属垫；
形成一介电层覆盖该第一金属图案层，该介电层具有至少一开口以暴露该第一金属图案层；以及
制作一第二金属图案层于该介电层上，该第二金属图案层填入该介电层的开口，以连接至该第一金属图案层，同时形成一接触垫于该介电层的上表面。
9.如权利要求6的封装方法，其中，该金属垫与该布线层的导线部分由铜金属所构成。
10.如权利要求6的封装方法，其中，该绝缘层由聚酰亚胺或苯并环丁烯所构成。
11.如权利要求6的封装方法，其中，提供该芯片的步骤，包含：
提供一晶片，该晶片上划分有多片芯片，并且，各该芯片的上表面分别具有该些非测试金属垫及该些测试金属垫；
制作一绝缘层于该晶片上表面，以完全覆盖该些芯片上的非测试金属垫；以及
切割将该晶片，以分割出该些芯片。
12.如权利要求6的封装方法，其中该芯片的该些非测试金属垫作为该芯片的输出输入元件。
CNB2005100991518A 2005-09-09 2005-09-09 嵌入式封装结构及其封装方法 Active CN100372111C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100991518A CN100372111C (zh) 2005-09-09 2005-09-09 嵌入式封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100991518A CN100372111C (zh) 2005-09-09 2005-09-09 嵌入式封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN1767184A CN1767184A (zh) 2006-05-03
CN100372111C true CN100372111C (zh) 2008-02-27

Family

ID=36742920

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100991518A Active CN100372111C (zh) 2005-09-09 2005-09-09 嵌入式封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN100372111C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
CN103094234B (zh) * 2012-12-14 2018-06-19 华天科技（西安）有限公司 一种扩展引脚的扇出型面板级bga封装件及其制作工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399334A (zh) * 2001-07-25 2003-02-26 联华电子股份有限公司 用于铜/低介电常数材料后段制程的接合垫结构
CN1518080A (zh) * 2003-01-23 2004-08-04 新光电气工业株式会社 电子元件封装结构及其制造方法
US20040259317A1 (en) * 2003-06-19 2004-12-23 Advanced Semiconductor Engineering Inc. Process for manufacturing a substrate with embedded capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399334A (zh) * 2001-07-25 2003-02-26 联华电子股份有限公司 用于铜/低介电常数材料后段制程的接合垫结构
CN1518080A (zh) * 2003-01-23 2004-08-04 新光电气工业株式会社 电子元件封装结构及其制造方法
US20040259317A1 (en) * 2003-06-19 2004-12-23 Advanced Semiconductor Engineering Inc. Process for manufacturing a substrate with embedded capacitor

Also Published As

Publication number Publication date
CN1767184A (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
JP5528072B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
TWI360188B (en) A semiconductor package assembly and methods of fo
US11063009B2 (en) Semiconductor device
US6596560B1 (en) Method of making wafer level packaging and chip structure
CN106206511A (zh) 器件、封装结构及其形成方法
TW201208022A (en) Flip chip package assembly and process for making same
JP2008091852A (ja) 積層パッケージおよびその製造方法
KR20080004356A (ko) 반도체 장치 및 그 제조 방법
WO2005036632A1 (en) Integrated electronic chip and interconnect device and process for making the same
KR20000071326A (ko) 반도체 장치와 그 제조 방법
CN101128926A (zh) 制造倒装芯片器件的结构和方法
CN102668047B (zh) 半导体装置
CN103579152A (zh) 焊盘上凸块（bop）接合结构
JP2014511039A (ja) 支持端子パッドを有する半導体チップ
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
JP5705130B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改良するための構造および方法
CN101364586B (zh) 封装基板结构
TW201903991A (zh) 半導體裝置
KR20180013711A (ko) 반도체 장치 및 그 제조 방법
CN105895603A (zh) 具有衬底隔离和未掺杂的沟道的集成电路结构
CN107564878B (zh) 凸点增强型封装结构
CN105633053B (zh) 基板结构及其制法
CN100372111C (zh) 嵌入式封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant