JP2003324169A

JP2003324169A - 回路基板とその製造方法

Info

Publication number: JP2003324169A
Application number: JP2002128012A
Authority: JP
Inventors: Yoshihiro Ishida; 芳弘石田
Original assignee: Nagase and Co Ltd
Current assignee: Nagase and Co Ltd
Priority date: 2002-04-30
Filing date: 2002-04-30
Publication date: 2003-11-14

Abstract

(57)【要約】【課題】エッチバック法による半導体パッケージ基板
は、製造工程が長く、歩留が悪い問題があった。【解決手段】半導体パッケージ基板において、バンプ
付き片面基板をレイアップし、電解ニッケル金メッキを
付け、外部端子をエッチングマスクとし銅箔をエッチン
グすることで、半導体パッケージを製造することで、安
価に製造でき、ボンディング特性が安定し、高周波特性
の良い半導体パッケージを提供できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体パッケージ用
基板とその製造方法に関するものである。

【０００２】

【従来の技術】近年、有機回路基板をベースとした半導
体パッケージが急速に開発されてきた。一方、半導体の
高速化に伴い電解金メッキ用のメッキ配線から発生する
雑音の発生の問題が顕在化してきた。そのため、表面処
理を電解金メッキから無電解金メッキに代えることが試
みられてきたが、ボンディングの安定性、外部端子であ
る半田バンプとの密着力等の問題により、安価な電解金
メッキによる回路基板の製造が要求されている。

【０００３】図６は、従来のメッキ配線のない電解メッ
キ回路基板の製造方法を示す。図６（ａ）に示すシール
ド板１９は、絶縁材１０の両面にパターン３が形成され
た両面基板２４の両面にプレプレグ２５と銅箔１３を張
り合わせプレスし、シールド板１９が完成する。

【０００４】図６（ｂ）に示すＮＣ穴あけ工程は、シー
ルド板１９にＮＣドリル法でスルーホール２０を明け
る。

【０００５】図６（ｃ）に示す無電解・電解銅メッキ工
程は、スルーホール２０と銅箔１３面に無電解銅メッキ
と電解銅メッキで無電解・電解銅メッキ２１が析出す
る。

【０００６】図６（ｄ）に示すパターン形成工程は、ド
ライフィルム貼り付け、露光、現像、銅エッチング、ド
ライフィルム剥離の工程を経て、パターン３を形成す
る。

【０００７】図６（ｅ）に示す印刷工程は、パターン３
の一部をソルダーレジスト５でカバーする。通常の電解
金メッキ法では、ボンディングパターン及び外部端子を
ソルダーレジストで開口するが、後工程でメッキ線をエ
ッチングするため本工程では、メッキ線２２も開口す
る。

【０００８】図６（ｆ）に示すメッキ線カバー工程は、
メッキ線２２をメッキ線カバーフィルム２３でカバーす
る。

【０００９】図６（ｇ）に示す金メッキ工程は、電解金
メッキ法によりボンディングパターン２と外部端子６に
ニッケル・金メッキ１４を析出させる。

【００１０】図６（ｈ）に示すメッキカバーフィルム２
３剥離工程は、メッキ線２２をカバーしていたメッキ線
カバーフィルム２３を剥離する。

【００１１】図６（ｉ）に示すメッキ面保護工程は、カ
バーフィルム１８でボンディングパターン２と外部端子
６をカバーする。

【００１２】図６（ｊ）に示すメッキ線エッチング工程
は、露出したメッキ線をエッチングする。

【００１３】図６（ｋ）に示すメッキ面保護剥離工程
は、ボンディングパターン２と外部端子６をカバーして
いたカバーフィルム１８を剥離し、半導体パッケージ基
板２６が完成する。

【００１４】

【発明が解決しようとする課題】しかしながら、前述し
た半導体パッケージ基板には次のような問題がある。即
ち、電解金メッキ後、メッキ線をマスクキングしエッチ
ングする時のマスクの位置ずれ等によりメッキ線の一部
が残り雑音の原因となったり、歩留が低下する等の問
題、さらに、エッチングするメッキ線を他の配線と同時
に形成するため、パターン形成時の歩留が低下する問題
等があった。また、前述した半導体パッケージ基板の製
造法には次のような問題がある。即ち、高密度のパター
ンが形成されたメッキ線をメッキ線カバー工程でカバー
するとき、位置合わせ不良が発生する等の問題があっ
た。

【００１５】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、半導体パッケージ用基板の安
価で信頼性のある構造とその製造方法を提供するもので
ある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、一方の面に外部端子があり反対の面にＩＣチップの
実装面がある回路基板において、外部端子はビア上にあ
り、外層の回路パターンは電解金メッキで覆われ、回路
基板内に前記電解金メッキするためのパターンが無いこ
とを特徴とするものである。

【００１７】また、前記外部端子は、銅箔上に形成され
ていることを特徴とするものである。

【００１８】また、前記ＩＣチップは、ワイヤーボンデ
ィング法で実装されていることを特徴とするものであ
る。

【００１９】また、前記半導体パッケージ基板は、ＢＧ
ＡまたはＬＧＡの基板であることを特徴とするものであ
る。

【００２０】さらに、一方の面に外部端子があり反対の
面にＩＣチップの実装面がある半導体パッケージ基板の
製造方法において、少なくともバンプ付片面基板を製造
する工程と、少なくとも１枚以上のバンプ付片面基板を
絶縁性接着剤により銅箔と接着する接着工程と、前記銅
箔上に電解金メッキ法で外部端子を形成する工程と、前
記外部端子をマスクとして銅箔をエッチングするエッチ
ング工程と、を含むことを特徴とするものである。

【００２１】また、前記接着工程は、真空プレス法であ
ることを特徴とするものである。

【００２２】

【発明の実施の形態】以下図面に基づいて本発明におけ
る半導体パッケージ基板とその製造方法について説明す
る。図１は本発明の実施の形態で半導体パッケージ基板
の構造を説明する説明図である。図２は本発明の実施の
形態で半導体パッケージ基板の製造方法を説明する説明
図である。図３は本発明の半導体パッケージ基板の片面
基板工程を説明する説明図である。図４は本発明の実施
の形態でエッチング工程を説明する説明図である。図５
は本発明の実施の形態で半導体パッケージの他のレイア
ップ工程を説明する説明図である。従来技術と同一部材
は同一符号で示す。

【００２３】先ず、図１（ａ）は、半導体パッケージ基
板のボンディング面図である。回路基板１上にパターン
３とボンディングパターン２及びビアと接続するパット
４が形成されている。ボンディングパターン３は、ソル
ダーレジスト５で開口されている。電解メッキ用のメッ
キ線は形成されていない。

【００２４】図１（ｂ）は、半導体パッケージ基板の外
部端子面図である。ＢＧＡ（ボールグリッドアレイ）ま
たはＬＧＡ（ランドグリッドアレイ）用の外部端子６
が、グリッド上に配置されている。ボンディング面同様
に電解メッキ用のメッキ線は形成されていない。また、
ビアも露出していない。

【００２５】図１（ｃ）は、半導体パッケージ基板のＡ
−Ａ’断面図である。ＩＣ実装用のボンディングパター
ン２はパターン３を通してパット４に接続されている。
パット４はビア８を通して下の層へ接続される。ビア８
は銅メッキ７により埋められている。さらに、ビア８よ
り下層のパターン３’が配線されビア８’で外部端子６
に接続される。外部端子６はビア８’上に配置されてい
る。どの層においても電解金メッキ用のメッキ線は無
く、パッケージ外形にはパターンは存在しない。

【００２６】図２は、本発明の半導体パッケージ基板の
製造方法の説明図である。図２（ａ）に示す片面基板
は、硬化済の絶縁材１０の上面にパターン３が形成され
ている。パターン３は銅メッキ７で埋められたビア８に
接続され、銅メッキ７の先端はバンプ１２が形成されて
いる。さらに、絶縁材１０上に接着材１１が接着され、
片面基板９が完成する。

【００２７】図２（ｂ）に示すレイアップ工程は、一方
の最外周の面にボンディングパターン２が形成された片
面基板９を配置し、バンプ１２と他の片面基板９’のパ
ット４が位置合わせし、さらに必要に応じ片面基板のバ
ンプと他の片面基板のパット４を位置合わせし、最後の
バンプ１２’面に銅箔１３を重ね合わせる。多層化はレ
イアップする片面基板の枚数で制御する。

【００２８】図２（ｃ）に示す真空プレス工程は、前記
レイアップ工程でレイアップされた材料を真空プレスで
プレスし、接着材１１を硬化させると同時に、位置合わ
せされたバンプ１２とパット４を電気的に接続する。積
層プレスは一回で多層板を形成できるため、安価に多層
基板を製造できる。例えば、後の図３で説明する材料を
使い、真空を６０ｔｏｒｒ以下にし、１８０から２００
℃に加熱し、４０ｋｇｆ／ｃｍ２のプレス条件で真空プ
レスを行い、良好な接着力とバンプ１２とパット４の接
続を得ることができた。また、真空プレス法を使うこと
で接着材面にボイドの無い多層板を製造することができ
た。

【００２９】図２（ｄ）に示す金メッキ工程は、ボンデ
ィングパターン２面にソルダーレジスト５を形成しボン
ディングパターン２を露出し、銅箔１３面に感光性のド
ライフィルム１５で外部端子６を露出し、銅箔１３を電
解メッキ用のメッキ線とし、ボンディングパターン２と
外部端子６に従来の電解金メッキ法で、ニッケルを５ミ
クロン、金を０．５ミクロンのニッケル・金メッキ１４
を析出させた。

【００３０】図２（ｅ）に示すエッチング工程は、金メ
ッキ工程で使ったドライフィルムを剥離し、外部端子６
上のニッケル・金メッキ１４をマスクとし、電解金メッ
キ用のメッキ線である銅箔をエッチングすることで、半
導体パッケージ基板１６が完成する。電解メッキのため
に使った銅箔はパターン化していないため、パターン化
に起因する歩留の低下はない。さらに、銅箔面全体をメ
ッキ線とするため、位置合わせの問題は発生しない。ま
た、外部端子６上のニッケル・金メッキ１４をマスクと
しているため、パッケージ化したときに雑音の原因とな
るメッキ線のパターン残りも無い。ボンディングパター
ンは、電解金メッキ法による金が析出しているため、安
定したワイヤーボンディング性を維持出来た。

【００３１】図３は、前述の図２（ａ）の片面基板を説
明する工程図である。図３（ａ）は、銅箔１３に絶縁材
１０が接着された片面材料１７を示す。絶縁材は、ガラ
ス布エポキシ樹脂、ガラス布ビスマレイドイミド樹脂、
アラミド不織布エポキシ樹脂等の硬化済の有機樹脂であ
れば何でもかまわない。例えば、１２ミクロン銅箔付の
０．１ミリ厚のＦＲ４の片面基板である。

【００３２】図３（ｂ）は、絶縁材１０にレーザーでビ
ア８が銅箔１３面まで開ける。レーザーは安価な炭酸ガ
スレーザーが好ましい。前記ＦＲ４材料に１００ミクロ
ン径のビアを炭酸ガスレーザーで開けた。

【００３３】図３（ｃ）は、ビア８面をデスミヤ処理
し、銅箔面をカバーし従来の硫酸銅メッキを使い、電解
銅メッキ法でビア内を銅メッキ７で充填し、絶縁材１０
面までメッキした。更にその上に従来の半田メッキを使
い約１０ミクロンの半田製のバンプ１２を形成した。後
述する工程で、金属間接合ができる半田バンプが望まし
いが、銅バンプであってもかまわない。電解銅メッキ法
でビア内を充填するため、印刷法等で穴埋めする方法に
比べ、ビア径が小さくなっても対応できる。

【００３４】図３（ｄ）は、感光性ドライフィルムを使
い、バンプ１２をカバーし、塩化第２銅で銅箔をエッチ
ングし、ドライフィルムを剥離し、パターン３を形成し
た。銅箔１３は厚みが一定で薄いため、細密パターンが
容易に形成できた。

【００３５】図３（ｅ）は、バンプ１２面の絶縁材１０
上に接着材１１を塗布し片面基板９が完成する。例え
ば、ナガセケムテックス社製Ｔ６９３／Ｒ３９０２を接
着剤とし、前記ＦＲ４の絶縁材面に塗布した。接着材は
液状でもフィルム状でも問題ない。

【００３６】図４は、前述の図２（ｅ）のエッチング工
程を説明する工程図である。図４（ａ）は、ボンディン
グパターン２面に感光性ドライフィルムを使ったカバー
フィルム１８でカバーした。ボンディングパターン２面
は全面をカバーするため、位置合わせ不良は存在しな
い。

【００３７】図４（ｂ）は、外部端子６面の電解メッキ
用のメッキ線として使った銅箔１３を外部端子６上のニ
ッケル・金メッキ１４をマスクとし、塩化第２銅を使
い、露出した銅をエッチングした。エッチングマスクは
外部端子であり、露光等でマスキングしないため、位置
合わせ不良等による問題は発生しない。

【００３８】図４（ｃ）は、カバーフィルム１８を剥離
し、半導体パッケージ基板１６が完成する。

【００３９】図５は、レイアップ工程の他のレイアップ
構造の説明図である。ボンディングパターン２が形成さ
れた片面基板９のバンプ１２と他の片面基板９’のパッ
ト４が位置合わせし、さらに必要に応じ片面基板のバン
プと他の片面基板のパット４を位置合わせし、最後のバ
ンプ１２’と他の片面基板９’’のバンプ１２’’を位
置合わせし、片面基板９’’のパット４’’と他の片面
基板９’’’のバンプ１２’’’を位置合わせする。最
後は、パターン形成していない銅箔１３である片面基板
９’’’を重ね合わせたレイアップ構造である。

【００４０】本説明では、４層基板で説明したが、層数
は何層であってもいいことは説明するまでもない。ま
た、接着材は絶縁材の上に塗布したが、必要に応じパタ
ーン面に塗布した片面基板を使っても問題はない。

【００４１】

【発明の効果】以上説明したように、本発明の半導体パ
ッケージ基板によれば、細密パターンが容易に形成で
き、電解金メッキ用のパターンが無いためメッキ線によ
る雑音発生もなく、表面処理が電解金メッキであるため
ワイヤーボンディングが安定した半導体パッケージ基板
を提供できる。

【００４２】また、外部端子がビア上の銅箔上あるた
め、外部端子をエッチングマスクとして使えるため、安
価な半導体パッケージ基板を提供できる。

【００４３】また、パッケージ基板が、ＢＧＡまたはＬ
ＧＡ基板であるため、外部端子以外の配線が外部端子面
に必要がないため、外部端子をエッチングマスクとして
使えるため、安価な半導体パッケージ基板を提供でき
る。

【００４４】また、本発明の半導体パッケージ基板の製
造方法によれば、バンプ付片面基板を製造する工程と、
バンプ付片面基板を絶縁性接着剤により銅箔と接着する
接着工程と、銅箔上に電解金メッキ法で外部端子を形成
する工程と、前記外部端子をマスクとして銅箔をエッチ
ングするエッチング工程で製造するため、安価な半導体
パッケージ基板の製造方法を提供できる。

【００４５】また、接着工程を真空プレス法で行うこと
で、ボイドのない製造方法を提供できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係わる半導体パッケージ
基板の構造を示す説明図である。

【図２】本発明の実施の形態に係わる半導体パッケージ
基板の製造方法を示す説明図である。

【図３】本発明の実施の形態に係わる半導体パッケージ
基板の片面基板を示す説明図である。

【図４】本発明の実施の形態に係わる半導体パッケージ
基板のエッチング工程を示す説明図である。

【図５】本発明の実施の形態に係わる半導体パッケージ
基板の他のレイアップ工程を示す説明図である。

【図６】従来の半導体パッケージ基板の製造方法を示す
説明図である。

【符号の説明】

１回路基板２ボンディングパターン３パターン４パット５ソルダーレジスト６外部端子７銅メッキ８ビア９片面基板１０絶縁材１１接着材１２バンプ１３銅箔１４ニッケル・金メッキ１５ドライフィルム１６半導体パッケージ１７片面板１８カバーフィルム１９シールド板２０スルーホール２１無電解・電解銅メッキ２２メッキ線２３メッキ線カバーフィルム２４両面基板２５プリプレグ２６半導体パッケージ基板

Claims

【特許請求の範囲】

【請求項１】一方の面に外部端子があり反対の面にＩ
Ｃチップの実装面がある回路基板において、外部端子は
ビア上にあり、外層の回路パターンは電解金メッキで覆
われ、回路基板内に前記電解金メッキするためのパター
ンが無いことを特徴とする半導体パッケージ基板。
【請求項２】前記外部端子は、銅箔上に形成されてい
ることを特徴とする請求項１記載の半導体パッケージ基
板。
【請求項３】前記ＩＣチップは、ワイヤーボンディン
グ法で実装されていることを特徴とする請求項１または
２記載の半導体パッケージ基板。
【請求項４】前記半導体パッケージ基板は、ＢＧＡま
たはＬＧＡの基板であることを特徴とする請求項１から
３記載の半導体パッケージ基板。
【請求項５】一方の面に外部端子があり反対の面にＩ
Ｃチップの実装面がある半導体パッケージ回路基板の製
造方法において、少なくともバンプ付片面基板を製造す
る工程と、少なくとも１枚以上のバンプ付片面基板を絶
縁性接着剤により銅箔と接着する接着工程と、前記銅箔
上に電解金メッキ法で外部端子を形成する工程と、前記
外部端子をマスクとして銅箔をエッチングするエッチン
グ工程と、を含むことを特徴とする半導体パッケージ基
板の製造方法。
【請求項６】前記接着工程は、真空プレス法であるこ
とを特徴とする請求項５記載の半導体パッケージ基板の
製造方法。