TWI305947B - A novel low power non-volatile memory and gate stack - Google Patents
A novel low power non-volatile memory and gate stack Download PDFInfo
- Publication number
- TWI305947B TWI305947B TW095117457A TW95117457A TWI305947B TW I305947 B TWI305947 B TW I305947B TW 095117457 A TW095117457 A TW 095117457A TW 95117457 A TW95117457 A TW 95117457A TW I305947 B TWI305947 B TW I305947B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- volatile memory
- memory cell
- sub
- capture
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 338
- 238000007667 floating Methods 0.000 claims description 76
- 230000002441 reversible effect Effects 0.000 claims description 49
- 230000005641 tunneling Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 41
- 230000000903 blocking effect Effects 0.000 claims description 38
- 239000012212 insulator Substances 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052681 coesite Inorganic materials 0.000 claims description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims description 26
- 229910052682 stishovite Inorganic materials 0.000 claims description 26
- 229910052905 tridymite Inorganic materials 0.000 claims description 26
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims description 25
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 21
- 230000001965 increasing effect Effects 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 12
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 10
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 239000002159 nanocrystal Substances 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 239000002784 hot electron Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000839 emulsion Substances 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 239000004575 stone Substances 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000005689 Fowler Nordheim tunneling Effects 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-K Citrate Chemical compound [O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O KRKNYBCHXYNGOX-UHFFFAOYSA-K 0.000 claims description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N Nitrogen dioxide Chemical compound O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 2
- 239000002800 charge carrier Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 150000003891 oxalate salts Chemical class 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims 6
- 229910052746 lanthanum Inorganic materials 0.000 claims 5
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims 5
- 230000003647 oxidation Effects 0.000 claims 3
- 238000007254 oxidation reaction Methods 0.000 claims 3
- 229910052684 Cerium Inorganic materials 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- 229910052797 bismuth Inorganic materials 0.000 claims 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052735 hafnium Inorganic materials 0.000 claims 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 2
- 150000003839 salts Chemical class 0.000 claims 2
- 150000000703 Cerium Chemical class 0.000 claims 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims 1
- 239000002253 acid Substances 0.000 claims 1
- MRPWWVMHWSDJEH-UHFFFAOYSA-N antimony telluride Chemical compound [SbH3+3].[SbH3+3].[TeH2-2].[TeH2-2].[TeH2-2] MRPWWVMHWSDJEH-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000002309 gasification Methods 0.000 claims 1
- 239000001307 helium Substances 0.000 claims 1
- 229910052734 helium Inorganic materials 0.000 claims 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- UZLYXNNZYFBAQO-UHFFFAOYSA-N oxygen(2-);ytterbium(3+) Chemical compound [O-2].[O-2].[O-2].[Yb+3].[Yb+3] UZLYXNNZYFBAQO-UHFFFAOYSA-N 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 239000003039 volatile agent Substances 0.000 claims 1
- 229910003454 ytterbium oxide Inorganic materials 0.000 claims 1
- 229940075624 ytterbium oxide Drugs 0.000 claims 1
- 239000010410 layer Substances 0.000 description 233
- 210000004027 cell Anatomy 0.000 description 90
- 238000013461 design Methods 0.000 description 19
- 230000005684 electric field Effects 0.000 description 18
- 230000014759 maintenance of location Effects 0.000 description 15
- 230000002829 reductive effect Effects 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- 238000003491 array Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 239000000428 dust Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007774 longterm Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003031 high energy carrier Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- 239000010948 rhodium Substances 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 241000239226 Scorpiones Species 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005264 electron capture Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000746 purification Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- FNIAXZVEZCWOFH-UHFFFAOYSA-N O(O)O.[N] Chemical compound O(O)O.[N] FNIAXZVEZCWOFH-UHFFFAOYSA-N 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- -1 SiN Chemical compound 0.000 description 1
- CFAJHAMITJRPNS-UHFFFAOYSA-N [N].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 Chemical compound [N].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 CFAJHAMITJRPNS-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 235000019504 cigarettes Nutrition 0.000 description 1
- KPLQYGBQNPPQGA-UHFFFAOYSA-N cobalt samarium Chemical compound [Co].[Sm] KPLQYGBQNPPQGA-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000009858 dingxin Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 210000004392 genitalia Anatomy 0.000 description 1
- 238000005469 granulation Methods 0.000 description 1
- 230000003179 granulation Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 206010025482 malaise Diseases 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/954—Making oxide-nitride-oxide device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
1305947 九、發明說明： 【發明所屬之技術領域】 本發明大致上係關於積體電路，且本發明係特別關於 非揮發記憶體元件。 【先前技術】 記憶體元件係典型被提供作為電腦中之内部儲存區 域。記憶體一詞係確定資料儲存以積體電路晶片的形式達 ® 成。有數種不同型態之記憶體被使用於現代之電子中，一 .個普遍之型態係RAM ( random-access memory，隨機存取 記憶體）。RAM代表性地被發現作為主記憶體而使用於電 腦環境中。RAM可當作讀取及寫入之記憶體；那就是，你 可寫入資料到RAM中及由RAM讀取資料。對比的是唯讀 記憶體（ROM，read-only memory )，其僅允許你讀取資 料。大部分的 RAM，像是動態RAM ( DRAM ，dynamic RAM)、靜態 RAM ( SRAM ，static RAM)及同步 DRAM ® ( SDRAM ，synchronous DRAM)係揮發的，其意指它需 要穩定的電流以維持它的内容。當電源被關掉’任何在RAM 中之資料將失去。 電腦幾乎總是包含少量之ROM，其包含指令用以啟動 電腦。不像 RAM，ROM 不能被寫入。EEPROM ( electrically erasable programmable read-only memory 5 電子可抹除可程 式化唯讀記憶體）係一種特別型態之非揮發ROM，其能藉 由暴露其於電荷中而抹除。EEPROM包含具有電力地隔離 1305947 閘極之大量記憶袼的印 一 。s D己憶體陣列。貢料以電荷於浮動閉極 或相關於該閘極之浮動筋 予勒即點上之形式被儲存在記憶格_。 在EEPROM記憶體陣 -^ ^ ^ ^ Λ M ^ J中的母秸了猎由對該浮動節點充 包而在隨機基礎中姑+ … 中破电力地程式化。電荷亦能夠藉由一個 編:作而自該浮動節點隨機移除。電荷藉由各自地特別 的程式化或抹除操作被傳送到或由個別的浮動節點移除。 尚有另一種類型之非揮發記憶體係快閃記憶體（Flash memory)。快閃記憶體 ,, 、 ’、EPR0M的—種類型，其典型 以區塊被抹除及重新程式化代替一次單—位元或一位元 :(8或9個位凡）。典型的快閃記憶體包含記憶體陣列， 其包括大量之記憶格。每一記憶格包括有能力保留電荷之 夺動問極場電晶體（FET，制“細〖削如…。在 4中：貝：藉由’于動閘極’電荷捕獲層中電荷之存在或缺少 而決定。這些格通常地被分组 、·且為&域，稱為”抹除區塊，，。 在採除區塊中的每—^夂能扯# , 丄 、 札此被错由對該浮動閘極充電而被電 力地程式化於隨機基底中。雷# 一 - 窀何此错由區塊抹除操作而從 浮動閘極被移除，其中在單一 、 心作之中該抹除區塊的所有 洋動閘極記憶格被抹除。 EEPROM記憶體陣列及快 昧閃圮怳體陣列中之記憶格都 典型地被排列為”NOR”結構（各 ^ . L ^ 〖母—格直接地連接到位元線） 或是”NAND”結構（格連接成 n =之列，使得每一格被
間接地連接到位元線及需I 而要啟動列令之其他格用以存 取）。 浮動閘極記憶格典型地藉由通道熱載子注入(CHE， 1305947 C —】hot carner lnjeeti()n)而注入電子到浮動閘極以程式 化、擺置該格於高臨限電壓狀態，及能藉由熱電洞注入從 該基底抹除。可選擇地，浮動閑極記憶格可藉由F〇wler_
Nordhelm m道式技術使電子穿随來自於及到該基底使該格 處於程式化或抹除之臨限狀態。兩種機制需要明顯的能量 及在記憶體元件中產生高正及負電壓’其會擺置穿過間極 絕緣層的高電場並帶著產生不利之影響於元件特性及可 性。 伴k著CHE熱電洞注入及F〇wler_N〇rdheim隨道式技 術的-個問題係用於它們的操作所需求之高能量傷害該元 件材料、降低記憶格壽命及耐久度。它們也會消耗大量的 能量，這是在攜帶型裝置的一個問題。另夕卜高電壓及電 场限制陣列及匕的供應電路系統的元件特徵可擴縮性且明 顯地降低該結果元件之寫入、讀取及抹除速度。特別地， 隨著快閃記憶體元件類型’ CHE電子注入會產生介面狀 態、:低元件之傳導及影響電荷之保持及讀取擾亂的增強 後向穿隧。Fowler_N〇rdheim隧道式技術及熱電洞注入會 產生固定之電荷中心於隧道絕緣體及阻擋層中之淺的阻擋 及缺陷’因此打破穩定之結合力及最後降低元件之絕緣體田/ 電介質性質（限制元件耐久度到低於1〇6程式化/抹除週期 的典型生命週期）。此類之高能量 '高電壓、低存取速度、 受限制之耐久度及可擴縮性之困難係大部分普遍地利用非 揮發記憶體元件之典型的特徵。 一種理想或通用記憶體將會結合高速度、低能量及具 1305947 有非揮發記憶體之非揮發長期資料保持之有效地無限（ι〇ΐ2 到ι〇15程式化/抹除週期）寫入及RAM之抹除耐久度。如 此的記憶體元件可被系統工程師利用以辅助或甚至完全地 取代RAM及r〇m/快閃記憶體/非揮發記憶體於電腦系統 中及在攜帶性裝置中。 如以上陳述之理由及其他理由陳述如下，對熟習該項 技術者根據閱讀及瞭解本說明書其將變成顯而易‘見的，在 _本技術中對灸方法及設備用於非揮發記憶格係有需求的， 該記憶格允許用於具有高速寫入/讀取/抹除存取之非揮發 -記憶體、低電壓程式化及抹除 '低能源使用、元件特徵可 • 擴縮性及有效的無限耐久度。 【發明内容】 二以上描述具有產生非揮發浮動節點記憶格之問題，該 記憶格允許用於結合低電壓程式化及具有高電荷記憶力之 #抹除的理想之記憶體應用，及其他問題藉由本發明而解 决，並將藉由閱讀及研究以下之詳述而瞭解。 非揮發記憶體元件及陣列，根據本發明之實施例，係 利用具有不對稱隧道障壁於浮動節點記憶格的帶間隙設計 之^極堆4，其允許用於低電壓直接穿隨程式化及抹除， 同日:維持高電荷阻措障壁及用以好的電荷保持的深的載子 捕後位置。這允許本發明之記憶體元件實施例具有理想或 通^記憶體元件之特徵而操作。低電塵直接穿隨程式^及 此力也降低來自於高能量載子對閘極堆疊及晶格之傷 1305947 害、降低寫入疲勞及漏失問題與增強元件之壽命，其允畔 有效的無限耐久度（1012到1015程式化/抹除週期）。本發 明之實施例的低電壓程式化及抹除也允許用於低電壓記憶 體陣列設計及記憶格閘極堆疊之較小有效氧化物厚度 (EOT，effectlve 0Xlde tMckness )、允許低能量、電壓可 擴縮性及用於整體記憶體陣列晶片區域減少及使能夠更進 一步的使得元件特徵之可擴縮性如同處理技術進步。本發 明之反向及普通模式記憶格實施被詳細說明。本發明之其 他的記憶格允許位元儲存之多重等級於單一記憶格中。配 置於NOR < NAND記憶體結構之本發明之實施例也被提 供。 ^對於一個實施例而言，本發明提供非揮發記憶格，其 係b括個开》成於基底内藉由通道區域所連接之第一及第 /水和及極區域、一層包括兩或多層形成於通道區域及/ 或乐一及第二源極/汲極上之子層之不對稱帶間隙隧道絕緣 層，其中兩或多層子層包括增加傳導帶偏移的I、一層形 成於隨道絕緣層卜夕姑@ β 層上之捕&層、一層形成於捕獲層上之電荷 阻擋層及一個形成於電荷阻擋層上之控制閘極。 .才；另個只施例，本發明提供包括非揮發記憶體陣 列的非揮發記憶體元件，該陣列包含複數形成為列及行之 非揮發記憶格、記憶體介面及連接到記憶體介面及非揮發 記憶體陣列的#也丨费^ 勺 ， 制電路。该一或多之複數之非揮發記憶格 包括一個形成於基底内藉由通道區域所連接之第一及第二 源極/汲極、^； + /成於通道區域及/或第一及第二源極/汲極上 10 1305947 之兩或多層子層之不對稱帶 層子岸勺杯η “ ▼嶋逐道絕緣層，其中兩或多 層包括增加γ偏移的層、一岸 _ 捕莽 層形成於隧遏絕緣層上之 :曰、-層形成於捕獲層上之電荷阻播層 電荷阻擋層上之控制閘極。 料成於 ::於再另-個實施例而言，本發明提供—個系統，其 2括—個連接到-或多個非揮發記憶體元件的處理哭。 ==非揮發記憶體元件包括包含形成為列及行；;複 揮記憶格的非揮發記憶體陣列、一個記憶體介面 個^到該記憶體介面及該非揮發記憶體陣列的控制 :或多之複數之非揮發記憶格包括一個形成於基 :、错由通道區域所連接之第一及第二源極/汲極、_層形 成方、通逼區域及/或第—及第二源極/汲極上之兩或多層子 層之不對稱帶間隙隨道絕緣層，其令兩或多層子層包括增 二傳W偏移的層、—層形成於隧道絕緣層上之捕獲層、 曰形成方、捕獲層上之電荷阻擋層及一個形成於電荷阻擋 層上之控制閘極。 、 個進步的實施例而言，本發明提供一種形成 非揮發記憶格έ士；盖3» 士·、,, • 、’冓之方法，包括形成一個第一及第二源極/ 才"區域於基底上、第—及第二源極/汲極區域係定義中間 之通道區 3:¾ · JL^ JL> Λ 〆成兩或夕層子層之隧道絕緣層於通道區域 _ 八中兩或夕層子層包括增加傳導帶偏移之層；形成 捕獲層方' Ρ遂逼絕緣層之± ;形&電荷阻擔層於捕獲層之上 及形成控制閘極於電荷阻擔層之上。 對於又另―個誉 1固貫知例而言，本發明提供反向模式非揮 11 1305947 發記憶格，其係包括一個形成 镇之μ p β , 底内猎由通道區域所連 聋之罘一及弟二源極/汲極區域、— 或當β ^ 層形成於通道區域及/ 乂罘一及第二源極/汲極區域上之電荷阻 一 電荷阻拷声上之捕辑厚 盛, w θ 層形成於 ” U上之捕獲層、一層形成於捕獲層上之不對稱帶 曰隙隧道絕緣層包括兩或多層子層，農 ιΎ 陶或多層子舞白 增加傳導帶偏移之層及一個形 . L 办攻糸不對稱帶間隙隧道絕 層上之控制閘極。 其他實施例也被描述及主張權利。 【實施方式】 在較佳之實施例的以下詳細描述中，參照形成本發明 :-部分之後賴，且其藉由本發明可以被實施的圖式 定之較佳的實施例之方式被呈現。這些實施例被詳細描 足夠詳細，使得熟習該項技術者得以實施本發明，且應 瞭解的是，其他實施例可能被利用，且邏輯的、機械的： 電子的改變可能被達到而不恃離本發明之精神及範圍。被 使用於先前地及以下之描述的晶片及基底—㈣包括任— 基礎之半導體結構。都係被瞭解的如同包括藍寶石上石夕 (SOS，slHcon，_sapphire)技術、絕緣體上矽（⑽， sU_，insulator )技術、薄膜電晶體（tft，咖f如 t—〇技術、摻雜及未摻雜半導體、藉由基本半導體 所輔助㈣之取向附生的層’如同其他半導體結構對於孰 習該項技術者。m ’當參照被使用於晶片或基底於 以下之描述時，先前之處理步驟可能已經被利用以形成區 12 1305947 域/接合點於基本半導體結構中。因此， 被認為以限制意義，本發 孑、，，田田w 圍及其均等物定義。^之㈣破僅精由中請專利範 ^根據本發明之實施例，非揮發記憶體元件及陣列促進 ^子動“記憶格中具有不對贿道載子的帶間隙設計之 :極堆…用。這些不對稱隧道載子浮動節點記憶格允 1用於低電壓直接穿随程式化及抹除於峨或nand結 構5己憶體。該不對稱帶間隙閘極記憶格堆疊也包含高電荷 :且控障壁及用於好的充電保持的深的載子捕獲位置。這允 。午本發明之記憶體元件實施例隨著理想或通用記憶體元件 之特色而操作。低電壓直接穿隨程式化及抹除能力也降低 來自於高能量載子對於閘極堆疊及晶格之傷害、降低寫入 疲勞及漏電問題與增強元件壽命，其允許有效的無限对久 ^ ( i〇12a ίο"程式化/抹除週期）。本發明之實施例之低 =壓程式化及抹除也允許用於低電壓記憶體陣列設計及記 憶格閘極堆疊之較小有效氧化物厚度（Ε〇τ，〇χ也
Sickness )、允許低能量、電壓可擴縮性及用於整體記憶 體陣列晶片區域減少及使能夠更進一步的元件特徵之可擴 =性如同處理技術進步。本發明之反向及普通模式記憶格 貫=例被詳細描述。本發明之其他的記憶格允許位元儲存 之多重等級於單一記憶格中。配置於N〇R或Nand記憶 體結構之本發明之實施例被提供。 對於非揮發記憶體以實現RAM及ROM的角色於系統 中作為通用之記憶體元件，應該克服被限制寫入/抹除耐久 13 1305947 度之非揮發記憶體當前 >。 及被限制之存取逮度：1㈤知作電壓、尚能量需求 該普遍地實現以下之•求達到此目的’非揮發記憶體應 操作電麼對於導通它不超過兩倍到三倍的供應/邏輯 ' °貝取、寫入或抹除操作；具有有效 地無限耐久度（1〇u到5 , ^ ^ ^ tk # ^ & 程式化/抹除週期）；具有限制 ' 仵它能被關掉能源於攜帶型裝置中·且有 高存取速度（在奈秒的笳円而、 < 置〒，八有 已圍内以相似於RAM之存取）用 於讀取及寫入操作.月仅如^ + ，及保召儲存之資料到丨0或更多年（如 同當前地標準用於非揮發記憶體元件）。注意的是，藉由 不被限制於元件特徵可擴縮性及由於高電壓之考量下的整 體設賴’此類理想之非揮發記憶體現在及未來也將受 益於較低之内部操作雷嚴 ^ L ^ I锞作电Μ。此外，注意的是如果非揮發記 憶體’像是本發明之實施例’出現f密的關於這些對於在 許多範例中的存取速度、系統結構及設計用於利記憶體 元件的需求能被改變以仍然允許它被使用作為通用記憶 體。此類結構及設計之改變對於熟習該項技術者將顯而易 見的隨著本揭示之利益及包括，但被沒有被限制於，多重 記憶體結構、記憶體系統讀取及寫入快取、晶片上之寫入 快取及記憶體交錯。 如同以上所陳述，當前之非揮發記憶體元件，由於它 們的操作特徵，普遍地不能扮演作為通用記憶體及實現 RAM及ROM兩者之角色於電腦系統或攜帶式裝置之中。 大部分當前之非揮發記憶體元件需要被供應或内部地產生 10伏特到20伏特之電壓用於程式化及/或抹除操作，其典 14 1305947 型地利用CHE、埶雷、、R斗、p t χτ 斗。m , —，一… 或F〇 N〇rdlleim隧道式技術產 位U伏广(當前”的供應電壓/邏輯準 ,.伏特之5倍到10倍或更多倍），杏裎々 m月間時，元件之能量需求係相當 由内t果高電壓沒有被外部地供應，續之内部產：(芦 :内部供應電路像是電荷泵)它本身係效率差的及= 藉由非揮發記憶體元件之當前 抹除電壓也要求單^ “的间私式化及 係相對地大為了m 寬度及有效氧化物厚度 辦加“ Γ 抗由這些電1所產生之高電場。這 曰σ生之記憶體陣列的大小及限制了自t妯-處理之改盖i AA 阼制了犯被错由積體電路 件之==可擴縮性之量。此外，非揮發記憶體元 壓之二'力須被設計以提供高的電壓。由於高電 之限::減:厚度、元件分開之需求、可擴縮性 增加社果 兩電厂堅電路設計及其他電路配置典型地 曰加結果之記憶體元件佈局 i也
印掊-·*饮…夕如當前之非捏發 屺丨思7L件的4〇%到5〇 井禪今X 内部電屙產生〜「 ，由於s己憶格之大的EOT、 〜： 馬爸壓辅助電路圖設計及其他非揮己情 體兀件之當前世代的转Λ如 伴毛忑憶 RAM元件…二特破、存取速度係普遍地低相較於 寸別也，寫入及抹除操作典型地被執行於奎# 到微秒，代替DRAM之中“摔作的 被執1 了於毫秒 前所詳細說明，藉由烟夂杯 ·^執仃。也如同先 記憶柃夕u、,、。> 。所產生大量之漏電電流及對於 子的H夂料才貝及猎由所需之高電塵、電場及高能量載 及非擇發記憶體元件之電流產生的其他元件也 15 l3〇5947 普遍地限制整體非揮發記憶體元件之壽命及它的預期可使 用之生命週期（典型地在目前之非揮發記憶體元件中⑼ 程式化/抹除週期）。 如同前文所陳述’先前技術之傳統的浮動閉極記憶格 係典型地場效電晶體（FET，field effect咖叩如）元件。 這些元件典型地被形成如同具有源極、汲極及控制閑極連 接的二端點元件。在典型的浮動閘極記憶格中，相對雜質 摻雜之源極與沒極被形成於雜質接雜之石夕基底中及藉由通 逼區域（典型之刪τ電晶體將在p摻雜基底中具有叫參 雜源極/汲極區域，PFFT a a* μ丄 瑪 包晶體將在Ν摻雜基底具有ρ +摻 ，源極/汲極區域）而被分開。浮㈣極之閘極堆疊或浮動 即點記憶格典型地形成於通道區域及⑼源極及汲極區域之 上與典型地包括隨道絕緣之連續層、浮動閘極或浮動節 點、電荷阻礙絕緣層及控制閘極。間極堆疊允許少數載子 形成於通道中及藉由供應於控制閘極之電磨控制由源極到 :才°牙仏^逼的載子流。浮動間極或浮動節點典型地由導 電之材料（像是多晶石夕作為浮動閘極）或非導電電荷捕獲 層（像是氮化物作為、京叙y 、 …予動即點）所形成及被有關電地隔離 介於随道及電荷阻益j绍祕跋Λ 成、緣層之間。控制閘極典型地由鋁、 鶴、錶、多晶石夕或其他導電之材料形成。導電之底層可能 在沈U制間極之前被額外地供應，該底層扮演作為化學 鈍態層。這鈍態層典型地由加、彻、麵、或 膜所組成。 如果幻1於通道及控制間極之間檢視，FET之電的結 16 1305947 谷益。如果足夠之電壓被供應橫跨該控制閘極則該 子之通道及該-將由它的源極到汲極區域 於通、二:^咖極記憶格FET中’電的結構被形成介 帝办^⑦力閑極之間及控制閘極係相等於兩系列連接之 :-。因為這個原因，I!由移動載子穿過絕緣層（藉由電 何:主入或穿隨式技術）被擺放/捕獲於浮動閉極之電荷影塑 U極記憶名順之有效之臨限電壓（犠）（被供應 ^工制閘極與通道之電壓，該處載子之通道被形成在通 =區=中及該FET開始由它的源極到汲極導通電流）。這 力藉由《 •動閘極捕獲或移除電荷以影響臨限電壓允取 ㈣數值被儲存於浮動閘極記憶格，及在它的程式化及非 程式化狀態中藉由感測不同電流流動從它的源極到汲極穿 k i α ΪΈΤ而項取1動節點記憶格FET操作相似於浮 動閘極圮憶格FET，除了電荷被儲存於非導電之捕獲層代 替浮動閘極之外。注意的是—些具有非導電之捕獲層之浮 動節點記憶格’像是NR〇M，藉由捕獲載子局部地#近及/ 或在每-源極/沒極區域之上允許多力_位元之資料之儲存 方、。己格中，藉由父換其被電性地使用作為源極或汲極之 源極/汲極區域允許資料的不同位元被讀取。 傳統浮動閘極記憶格FET之絕緣層對於記憶格必須具 有足夠之電荷阻擋能力以允許用於所需之電荷保持期間 (典型地設定在最初地被儲存電荷量的5〇%到75%在保持 10年的時間之後）。在傳統之浮動閘極記憶格，這藉由形 成材料之絕緣層被完成（也被熟知為氧化層由於絕緣體材 1305947 料之大部分普遍格式 足夠高的導電帶以成兔亡该材料具有足夠之厚度及 獲之電荷的反向穿隧專 貞方漏电及破捕 相對厚的SlQ m 〗記憶格元件典型地利用 (0N0 广逼絕緣層氧化物及氧化物-氮化物-氧化物 k ujn(J，oxl(je_nitHd 似 浮動閘極門 · X1 6 )之堆疊作為介於控制閘極及 憶格的整個閘極堆疊…,鄉一 、-得、錢閃6己 容的特徵）血型的有/^曰洋動間極/節點FET之電 範圍為物厚度（辦）普遍地厚度之 層太薄或形成之材料、:有：:二_閘極記憶格之絕緣 有具有足夠高的導電帶，被捕獲之 電何將由该元件從浮動 動閘極或净動郎點經由漏電電流或藉 田1接牙隨而向外温φ ,φ , v . 、電。虽這漏電電流增加，浮動閘極元 件扮次越來越少作生 _ 為非揮發記憶體之角色而比較像揮發記 ^ ^ ^ 像K DRAM)，其必須被定期地更新，否則它 ’儲存電荷資料内容物將消失或被遺失。 ...因為這些高絕緣體厚度及隧道障壁，從控制閘極到通 FET有效氧化物厚度（EOT)係相對地高及因此必須 被利用於程式化另/斗、& 久/或抹除傳統之浮動閘極記憶格之電壓 (12伏特到2 〇俠姓田+人土 将用於g前90- 1 OOnm特徵大小的積體電 路處理技術）係'典型地明顯較高於元件之供應電壓、（1.2 伏特到5伏特）n ^ 。因此’此類之高電壓必須因此被内部地 生Ik著<a何泵電路或由特別的外部來源分開地供應。如 $相對地同電壓之這類使用需要特別的設計及佈局，如同 J文所陳述’會增加造成之記憶體的大小多如40%到50% 18 1305947 2會明顯地影響製造的記憶體元件成本。此外，此類高電 土之使用會明顯地增加利用於抹除及程式化之能量，及因 2增加該記憶體元件的能量需求。高電塵需求，也如同前 币所陳述’也會增加對於絕緣層之材料的傷害、導致增加 电何漏電及縮端對於記憶體元件料使用之生命（整體程 抹：週期的較少之數目）。另外，藉由這些高程式化 除電堡擺置所產生的相對地高的電場限制對於這部分 任何未來特色之降低上如同製造處理的改善。 如同兩文所描述，非揮發纪橋执沾p 節點場效電晶體（FET)组成類型由浮動 八+ 、，成猎由電荷被儲存在被稱為 二“之薄層之材料性質的捕獲特徵的局 ： =…ET之閑極絕緣體堆叠的一部份。這些元件： ;’、i被刀類為嵌入捕獲元件，^^ 1 動以入⑴… 件相對於如同稍早所描述之浮 入閉極70件。嵌入捕獲元件，普遍地’需要輕供 程式化電壓及顯出稍微 &之 閉極絕緣體堆疊的較低 由於 被使用於它們的建造的不同材_。 用及 ^捕獲兀件的第—種f遍類型，其廣泛地被 终…之記憶體元件，係使用捕獲絕緣層； =於介面及捕獲絕緣體之主體之中。這種類之I: :石夕（基底）-氧化物-氮化物-氧化物-矽（閘 或S〇N〇S，，間極堆疊，其中氮化物係捕獲 ) 開發之嵌入捕獲元件的第二類型被熟知為，，奈米晶格最二也 米點，，嵌入捕嬅开杜 . ^或奈 “件。在這種類型之中，矽、鍺或金 19 1305947 «被嵌入於、絕緣層（像是Si〇2或其他介電質），取代氮 化物。與奈米晶格相關之缺陷或陷牌變成這些種類之元件 中的電荷儲存之中心。 β在則文所描述之兩種喪入捕獲元件中，間極絕緣體堆 疊之有效氧化物厚纟（Ε〇τ)能被降低到接近—半於傳統 ㈣閑極類型之元件的最小Ε〇τ。因此，嵌入捕獲元件之 红式化電壓能藉由接近相較於傳統浮動閘極記憶格之係數 的兩倍⑻而被降低。因Λ，嵌入捕獲元件被普遍地認 為較有隨著改善之整合處理技術之發展的可擴縮性。此種 改。係真的無關於被使用之電荷注入機構，_或
Fc—dheim ρ遂道式技術。然而，相關於上述電荷注 入機構之南載子能量仍然限制這類元件之可靠性及财用度 在相似於那些傳統浮動閘極記憶格元件之方式了（雖然在 降低之等級）。 傳統浮動閘極及嵌人捕獲記憶格與前文討論之元件需 要：能量（”熱”）電荷傳送介於基底及浮動間極之間用以 粒式化及抹除，被熟知為通道熱電子（che) _洞注 :、:在CH職電洞程式化及抹除中，放置橫跨控制問極及 =之電場係高的足夠以注入載子（電洞/電子）到或來自 万；逍運到浮動閘極哎糌备 处旦 ”飞也'%隧道絕緣層之捕獲層。熱載子之 =的部分被傳送到介㈣基底及閘極氧化物之 二:因此，介面鍵斷裂及介面特徵變成降低在 =週期之後。因此’熱電荷傳送產生表面狀態於罐 "面及創造局部弱點於閘極氧化物，其負面地影響該元 20 1305947 件由於降低FET傳送導電度（Gm)、提高來自於浮動閘 極的儲存電荷之遺失（例如，保持力遺失）及降低該元件 之耐久度（例如，可操作之寫入-抹除週期）。 根據Fowler_Nordheim隧道式技術之程式化及抹除操 作藉由載子之電場增強量子機構穿隧經過絕緣層之導體障
土以放置或移除載子到或來自於記憶格之浮動閘極/捕獲 層因此，F〇wler_N〇rdheim隧道式技術發生於降低之電 場及電®相較於㈣或熱電洞m而，如同升高之電 墨被需求以提高電場到所需求之等級以引起穿隧，藉由載 子所獲得之能量仍然過高及會引起元件材料之傷害、降低 記憶格耐久度及有效之元件壽命。特別地，F〇wler_Nordheim
隧道式技術會產生固定之電荷中心於隧道絕緣體及使得捕 獲及不足之處變淺於捕獲層之中，因此打斷穩定鍵且最抹 降=元件之絕緣體的介電質性質。由於高電壓及所需求 之電流、在牙呈式化及抹除期間的能源消耗也仍然是明顯之 因素於Fowler-N〇rdheim隧道式技術元件。 如同先前所陳述，高㈣需求及伴隨快閃記憶體技術 之電流產生的較高之漏電電流都已經開始不利地影塑耐久 度、可靠度、能源及結果元件之操作的速度。高程：化及 抹除電壓創造橫跨閘極絕緣體堆疊之高電場，纟導致間極 絕緣體氧化物之降低。此問極絕緣體氧化物之降低影 件非揮發（保持力）可靠性及限制整體元件之耐久度。高 電場也嚴重地限制it件特徵幾何學能縮小之量在電^產^ 之外。高程式化電壓也被熟知的導致巨大之電容的交L互耦 21 1305947 合介於具有相冋之字組線（ ,,j 70線）被述擇之位元及鄰 „ 次，丨於鄰近之字組線或位元線之 間。此父互柄δ已經變成關餘 關鍵問通對於整體記憶體元件速 度及可擴纟侣性。交互叙人pq es # ,, 口 ° ^ ”里地增加當同電壓等級被 增加或記憶體元件特徵俜按 不^石 文^杈比例之較小而沒有相稱之降低 於電壓等級。 β f ，在傳統之soN〇s類型快閃記憶格元件或對於使用奈 米晶格捕獲之快閃記憶格元件 Ύ 陵道乳化物厚度會普遍 地被降低到約4ηηι及雷a Ka由：k ,,,, 及电何阻礙軋化物/N〇層之Ε〇τ到約 5_6腿同時仍然確保約料之電荷保持力在攝氏85度（假 設最初捕獲電壓之Μ的部分’典㈣50%到75%，保持 在哥命之最後使得邏輯等級可能被適當感測）。此設定約 心m之整體最小間極堆疊EGT及，因此，約W伏特的程 式化電麼等級於低點對於此類元件，假設合理之程式化速 度在，秒到lm秒的範圍中。對於上述之隨道氧化物厚 度，在程式化之期間電子傳送典型地藉自F〇wier_N〇rdheim
隨道式技術發生。然而，為了達到程式化之速度，初始之 電子電流密度典型地必須超過丨E A/cm2、需要橫跨隧道 ^化物之電場超過刪V/cm、限制程式化電壓降低之量 貫際地有可能的。上述之氧化物厚度典型地也將允許對於 儲存電子之反向漏電電流<1Ε·12 A/cm2,其允許結果之元 件達到電荷保持10年的需求於攝氏85度。 如果在傳統浮動閘極或浮動節點記憶格之隧道氧化物 厚度被縮小低I 3.2賺，傳送藉由直接穿隧而發生。不像 22 1305947 藉由F〇wler_N〇rdheim㈣式技術之傳送，其中電子需要 獲得足夠之能量以超越能量阻（
— 双匕、$地3.2eV對於SONOS 兀，直接穿隧係以指數方式地相依於穿隨距離及發生 於明顯地於較低之電子能量。 x c ^ w此萆子流密度會係許多 之次方較高於同時在低電塵當隨道氧化物係非常薄時 ^ Inm到“随）。因此，不但程式化速度能被增強 崎式化能量明顯地降低如果電子傳送能藉由直接穿隨 啦生,°然而’如同前文所陳述’對於非常薄之隨道氧化物， 反：漏電也非常之高如同反向穿隧的可能性也典型地藉由 相之氧化物增加。就其本身而論，此類純粹直接穿隧元 牛呆持力無法達到保持儲存之電荷的非揮發需求對於任 一明顯的時間持續，意指該元件已經失去作用及可能不被 視為有效之非揮發記憶體元件（沒有執行記體狀態之經常 的更新）。 因=以上陳述之原因，氧化物基礎之非揮發記憶格元 件’像是傳統之快閃記憶體、SONOS或奈米晶格記憶格被 =2於電壓、能源及速度可擴縮性。額外地，因為被需求 也、~夂氧化物絕緣層的高電場，此類氧化物基礎之元件也 被限制於可靠性及耐久度。 普遍土士 丛 ^ β ’為了達到通用記憶體元件之操作特徵，非揮 电。己隐格兀件必須程式化及抹除以快速存取速度於可接受 地低電壓；§ &、Ε 久此源，並同時地顯出長的保持力、增強之耐久 度及可彝性。為了達到這些，它們典型地必須滿足以下之 需求： 23 1305947
廡 土―琢堆疊之：EOT w Μ在2nm到6nm的範圍之内。 )彔大之平均初始紅式化電場應該為=<7 5E6 。 3 )在程式化之期間的電子流密度應該為》π」 A/cm2 〇 Δ/ 4)在保持之期間電子漏電電流密度應該為<1E_12 A/cm2。 '5)電子捕獲密度應該為XEU/cm2以促進所需求之vt 變動對於最小足夠之邏輯狀態分隔。 ，了剑這些需求，本發明之實施例利用帶間陈設計 ’亟堆豐：其允許記憶格之低電壓程式化及抹除藉由載 千之直接穿隨到及來自於捕满屎 捕獲層。本發明之帶間隙設計之 閘極堆疊包含具有增加導電 电▼侷移之直接隧道層的多重層 及K (介電常數）之增加數 ^ 双值的不對％隧道障壁，以提供 非常馬之電子電流密度當程式 式化於降低之電壓落差橫跨於 直接随道層之期間，達到如同前述之需求2) i 3)。、罙 電荷捕獲中心及增加帶偏移之不對稱随道阻礙的結合提供 大的反向穿隧阻礙以促進所需 叮而之電何保持，因此達到前述 之需求4)。電荷捕獲材料 、 之示未晶格的適當選擇 使需求5)之實現成為可能， 冋時整體閘極堆疊層之介電 常數數值幫助實現需求1 )。 如同前文所陳述，在載子 之直接穿隨中，載子係量子 物理上地穿隧進入浮動閘極/捕 補獲層在低能量情況之下。為 了克服反向直接穿随知作之限岳丨丨 限制，本發明之實施例的閘極 24 1305947 堆豐利用材料之多重層，該材料具有增加帶間隙偏移及高 κ數值㈣心家設計以形成不對稱帶間_道絕緣層。此 不對稱帶間隙隨道絕緣層係非常有效率於電荷傳送在_個 方向及然而變成非常受到阻礙的於反向之傳送方向，呈現 為大的阻礙。不對稱帶間隙隧道絕緣層允許對於低電壓直 接穿隨到該元件之捕獲層，當程式化電場被供應利用:對 稱帶間隙隧道絕緣層之帶間隙的梯狀之内部電場橫跨它， 鲁同時相同之梯狀帶間隙偏移及高κ介電質呈現大的帶間隙 •及因此大的能量阻礙對於該電荷使得捕獲以預防反向穿隨 及維持所需之長期電荷保持。 因為此顯直接牙随程式化及抹除，本發明之實施例提 供具有帶著低整體E〇T之非揮發記憶格，其允許它們被操 作於非常低能源及於低程式化電壓。本發明之實施例的低 電C狡式化及/或抹除操作也降低對於該元件之材料的傷金 由於載子之穿隧/注入穿過絕緣層（被注入之載子係，，冷，，的 •及沒有獲得足夠之能量以影響晶格或材料的鍵）。此外， 本叙明之實施例允許用於藉由允許記憶體利用較小之有效 氧化物厚度（EOT)改善之可擴縮性及低電壓佈局及設計 於陣列中及協助結果之記憶體元件之電路圖。 本發明之實施例的帶間隙設計之穿隧中間物由增加導 電間隙偏移（每一隨後之隧道層具有較高之導電帶能量等 ’及间於則一層）之直接隧道層的多重層構成及K (介電常 數）之增加數值以提供非常高的電子電流密度當程式化於 P牛低I壓落差橫跨於直接隧道層之期間，允許用於高速、 25 1305947 低能量之程式化。 對於傳統地結構的普通模式記憶格（普通閘極絕緣體 堆疊或 NGIS ’ n〇rmal gate 丨議lat〇r stack)，電荷阻擒: 及隧逼層擺置係位於閘極絕緣層堆疊，使得電荷阻擋層係 介於控制閘極及浮動閘極之間而且隧道絕緣層係介於通道 及沣動節點之間。在這種排列下，電荷傳送發生主要地介 於通迢及捕獲層（浮動節點）之間當程式化及抹除之期間。 在操作令，梯狀帶間隙之配置促進電子之直接穿隧層到層 由通道到具有低供應電場之捕獲層。在穿隧到捕獲層： 後’組合之不對稱梯狀能量阻礙、長的反向随道距離及額 外之深等級電荷捕獲作為降低電荷漏電到基底及提供足夠 之電荷保持對於非揮發之使用。冑κ電荷阻擋層及純化層 也被正〇入閘極堆豐對於本發明之此實施例以維持低電荷 漏電到控制閘極由捕獲層。 - 。 在本發明之另-個實施例中，奈米晶格被嵌入於捕獲 層中，其包含深之高密度陷阱，以提供大的捕獲電荷密度、 ::::邏：等級分隔及增加健存之電荷，同時最小化；：障 土及ϊ子限制的不利效應。深陷解及/或奈米晶格之使用 更進步藉由提供深之量子來源於捕獲層增加電荷保持、 ::-步增加潛在障壁’其被捕獲之電荷必須克服以由捕 &層或經過反向穿隧脫逃。 程式化於本發明之上述之普通模式記憶格實施例被完 由提ί、*壓棱跨於通道及控制閑極以供應電場橫跨於 乂道層及引起電子之直接穿隧由通道到捕獲層。在多 26 1305947 位元之儲存中，電壓被供應於被選擇之源極/汲極區域（帶 者記憶格FET操作隨著被選擇之源極/汲極起作用如同源 極與第二源極/汲極區域起作用如同汲極）及控制閘極之 間，穿隧電子到直接地相鄰於被選擇之源極/汲極區域的捕 &層接著，藉由顛倒第一及第二源極/汲極（被選擇之源 極/汲極起作用如同汲極與第二源極/汲極區域起作用如同 源極）之操作功能，該記憶格被讀取。 本發明之前述普通模式實施例之抹除也藉由直接穿隧 而完成。雖然抹除操作也藉由直接穿隧，能量障壁也由於 不對稱梯狀障壁呈現於随道層而連續地較高，造成當相較 β寫入4作日τ，相對地較低之緩慢抹除速度。i高之負電 麼被供應橫跨於通道及控制閑極之間，供應電場橫跨於多 編層及引起電子之直接穿隨從捕獲層到通道以抹除記 ,士同別文所4田述’注意的是此直接穿隨抹除係典型 =於操作中相較於直接穿随程式化操作較慢，此係由於具 辟隨運穿過整體組合厚度及不對稱帶間隙通道絕緣體之障 ::較南之電壓也會被供應以加速抹除操作，然而，這將 ^盖^加疋件結構傷害的效應。同時，不對稱障壁明顯地 =電荷保持，因為當記憶格係在穩定狀態時，被捕獲之 ;:不能假設足夠之能量取得進入導電帶。然，，相對地 抹除會係藉由區塊抹除操作之利用而偏移，其中， 大區塊的位元係被平行地抹除。 雖然低電壓直接穿隧抹除伤 於直接W…錢抹除係在相對地較低之速度相較 直接穿㈣式化由於不對稱帶間_道絕緣體，注意的 27 1305947 是非揮發元件抹除係典型地不頻繁的及，在區塊抹除基礎 之元件中’會被完成於平行之基礎，如同前文所陳述。也 要注意的是本發明之實施例的記憶格抹除也會藉由傳統之 熱電洞注入、Fowler-Nordheim隧道式技術，或藉由來自 於控制閘極電洞之增強穿隧而被完成。 也要注意的是閘極鈍態層之適當的選擇，如同帶設計 之隧這層會被利用以增加當抹除操作之期間來自於控制閘
極，π由同步的電洞注入之抹除速度。在抹除的這種形式 中，帶間隙設計之電荷阻擋絕緣層被形成介於控制閘極及 捕獲層之間，其允許用於從控制閘極到捕獲層有效的及電 洞之增強穿隧在適當之控制閘極電壓等級。在先前之電壓 等級，有效之電場被建構橫跨於電荷阻擋層，介於被捕獲
方、電荷捕獲層電子到控制閘極之間，纟得電洞（其具有較 同之有政里多於電子）有效地穿隧橫跨電荷阻擋層。如同 越來越多之被捕獲之電洞藉由電洞穿隧及捕獲從捕獲層而 被補该、橫跨於電荷阻擋層介於控制閘極及捕獲層有效之 昜咸·I直5丨捕獲層被放電或補償（此時’從控制間極及 從通道到捕獲層的電子穿隨的電洞穿隧平衡穩定狀態被建 立）。作為此平衡穩定狀態之結果，記憶格抹除係自我限 制及記憶格過抹除之機率被減少。此經由電洞注入的記憶 格抹除之方法被詳細描述於美國專利權巾請字號（Attorney
Wt4〇〇.348US()1)，名稱為，，具有加強特質之帶設計的 多重閘極非揮發記,丨备亓杜，，. 冲 平又匕U兀件，申請於____，20〇5，及美國專 利弟6’784’480號’名稱為”残稱帶間隙設計之非揮發記 28 1305947 憶體元件” ’公告於2004年8月31日’皆係共同受讓。 對於反向模式記憶格（反向閘極絕緣體堆疊戍RG〗S， Reverse gate_lnsulat〇r stack) ’電荷阻擋層及㈣層擺置 被反向於閘極絕緣體堆疊，使得電荷阻擋層現在係介於通 道及浮動節點之間，且隧道絕緣體係介於控制閑極及淨動 =點=間。在這樣的配置之下，當程式化及抹除之期間電 何傳送主要地發生介於控制閘極及捕獲層（浮動節點）之 :。此類反向模式記憶格的程式化藉由提供電壓到基底而 完成同時被程式化該格之控制閘極係維持到低的或接地之 =位。來自於控制閘極的增強之電洞注入、由於增加導電 帶偏移及增加之κ數值而穿過直接随道層的增加之傳送， 及隨後於捕獲層中深之捕獲中心之捕獲實現程式化之需 求。因此，被程式化格之臨限被提高及資料被儲存。讀取 以如同普通模式記憶格的相似方式而被完成。 ^對於反向模式記憶格，抹除被完成藉由強加適當之正 電位於控制閘極同時基底被維持於低（甚至稍微地負的） 或接地電位。在抹除之期間，來自於捕獲層之電子藉由直 接牙随回到控制閘#。阻擋抹除偏移稍微降低抹除速度相 似於普通模式記憶格元件。被抹除狀態的讀取以如同：行 方；晋通模式元件的相似方式而被完成。 反向模式記憶格具有超過於普通模式記憶格之優點於 程式化及抹除操作都能隨著僅有正電壓而被完成，因此簡 :辅助電路圖。此夕卜’介於通道及電荷阻擔層之間如同帶 &計之電荷阻擔層的通道鈍態層（像是S1〇2及反射索^ 29 1305947 -=1.5之富含氧之SION，其能被利用以飽和矽基底之不連 接鍵）之適當的選擇會被利用以增強在抹除操作之期間從 通道經由同步電洞注入的抹除速度。 雖然該實施例很大程度的焦點主要地在普通模式記憶 格上’應該要注意的是反向模式記憶格同樣地包括關於提 供通用記憶體元件之本發明的基本概念。此外，在實際， 施中，反向杈式記憶格也許存在某些優點於速度-能量-滋 鲁度交換多於普通模式記憶格。 山 藉由直接穿隧的電子傳送的此程式化及抹除允許本發 .明之實施例以消耗量之次方之較低能量相較於傳統快閃記 - 憶體格及兀件。寫入速度明顯地被增強如同電子穿隧經由 低阻礙能量之連續層直接地從一個直接隧道層到下一個。 如同前文所陳述’本發明之實施例的隧道絕緣層區域 包含兩或更多層具有增加導電帶偏移及/或增加之介電質κ 數值之介電質材料，允許穿過隧道層載子之方向性地不對 修稱直接穿隧效率。介電質材料之層會被選擇從任一普遍地 使用之絕緣體材料（氧化物、混合氧化物、氮化物、氮氧 化物 5氮氣化物或砍酸鹽）使用至今如同它們被配置 於增加帶間隙偏移及，更好地，較高之K介電質材料以幫 助降低結果記憶格之EOT。這些絕緣體材料之範例包括， 但不限制於此，氧化矽（si〇2 ) '氧化鈇（Ti〇2) '二氧化 铪（Hf02)、氧化鍅、氧化镨（ΡΓ2〇3 )、氧化鋁（Al2〇3 )、 給及IS之混合氧化物、铪及鈦之混合氧化物、給及碎之混 合氧化物、氮氧化矽（SiON ) 、SiN、AIN、HfN、铪及石夕 30 1305947 之混合氮氧化物等。這些增加帶間隙偏移介電質物質之層 典型地被沈積於記憶格之通道區域之上當利用原子層沈積 (ALD ’ atomic layer deposition )製造處理或其他適當之 沈積處理之期間。 例如，隧道區域可能為一或多單一層之Si〇2(帶間隙 9eV’ K=3.9)之混合、ALD長成於矽基底上、其後為一或 多單-層之氮化石夕（SiN，帶偏移i .03ev，κ=7 )或氧化铭 籲（ΑΙΑ，帶偏移：4.5ev，K=l〇) ’其後為一或多單一層 之 Hf02(帶偏移：1.65ev’ K=24)或 pr2〇3(帶偏移：19eV ; ' 帶間隙 3.9eV ; K=30)或 Ti02 (帶偏移 3.15eV ; κ=6〇) -以用於三層隧道層結構。兩層隧道結構會包括Si〇2/Pr2〇3 或SiCVTiO2、Si〇2/Hf〇2等等。注意的是本發明之實施例 的其他兩、三或多層不對稱帶間隙隧道區域係也可能及將 係明顯地具有本揭示之利益對於熟習該項技術者，及如同 此前述之範例應該不被視為限制。 • 也要注意的是，在本發明之一個實施例中，不對稱帶 間隙随道層的連續層不只具有增加帶偏移，也具有較高K 數值之材料及增加之直接穿隧厚度以最小化隧道層組合之 有效的EOT及最佳化電壓落差橫跨於每一隧道層上。在本 發明之貫施例_，組合隧道層之實體厚度能被較佳地設計 到約3nm或更少及EOT約1.5nm或更少以用於低電壓操 作。例如，典型的隧道層可能由〇 8nm的Si〇2+lnm的
SiN+lnm 的 Hf02 (EOT=1.6nm)或 〇.8nm 的 Si02+lnm 的
Hf02+1.5nm 的 Pr2〇3 ( E0T=1.3nm)或 〇 8nm 的 si〇2+lnm 31 1305947 的Hf〇2+2nm的Tl〇2(E〇T〜吐2nm)而組成。 為了改善保持及電荷密度，金屬之奈米晶格記憶元件 已經被利用包括-些金屬或半導體奈米點或奈米晶格，其 包含，但不限制於’鎢、矽 '鍺、鈷、鉑、金、銥及鈀以 提供深之能量捕獲位置位於金屬絕緣體介面由於大量之工 作力月匕差異。然而，此類元件需要最佳化點大小及點間隙 以促進由於量子限制效應而被捕獲電荷的有效保持（預防 電子穿隨介於捕獲層中鄰近捕獲位置或穿隨回到石夕）。此 外庫倫障壁#(該處像電荷互相排斥）能更進一步降低 電荷保持’需要每個奈米點之多重電荷捕獲應該被避免。 一如果庫倫阻礙物被最小化使得單一電子係有效地獲得 门每可k得之不米點捕獲位置以及奈米點大小與間隙被 最佳化以降低量子限制之不利的效應，奈来點捕獲層之有 效的電荷捕獲密度被限制於約1E12/cm2到2£12/·2,不 管奈米點之真實密度如何。目此，對於傳統之奈米點或奈 2晶格的有效電荷捕獲密度被限制的。此有效之電荷捕獲 密度限制施被克服如果最佳幾何學及奈米晶格之分佈被嵌 =於絕緣之捕獲層，該層也包含天然產生之深的捕獲的高 迕度，像是SiN、AIN、Ta2〇5、Ti〇2或Si〇N。如果此捕獲 層也由高κ材料形成，整體堆疊之Ε〇τ將也被降低。 上述之概念被利用於本發明之一個實施例中的捕獲中 1物。在這個方式中’捕獲中間物也許由具有大量之天然 地產生之捕獲位置的絕緣體之適當厚度而組成，像是氮氧 化矽C SiON ’捕獲深度：m>1.2ev，折射率〜18，κ = 7 ) 32 1305947 或 Hf〇2 (捕獲深度·· Et=1.5eV，Κ = . 24)、氮化矽（Sil， 捕獲深度：Et=1.0eV，折射率=2 〇， ^ Κ 7) 、®含係之氮化 矽、五乳化二鈕（Ta2〇5，Et=2 7eV 卜 Μ ^ - r- in 26)、氮化鋁（ΑΐΝ， 捕獲冰度心心㈣）或Τι〇2 (捕獲深度m κ=6〇)。捕獲中間物稍後隨著奈米晶格/奈米點被嵌入， 其能包括’但不限制於鎢、矽、銼 鳍鈷、鉑、銥金或鈀於 大小範圍於1.5nm到4nm具有3 5nm $丨< 、 为九5nm到5nm之間隙以更 進一步增加捕獲位置之數量。 如同前文所陳述’㈣於前述範例之氮氧切讀） 提供額外之電荷捕獲位置。f含氮之卿具有約38%_4〇% =原切濃度、約戰的原子氧濃度及約術。的原子氮濃 X’產生具有約7之介電常數捕獲層、約7=1.8之折射率 及8E12-1E13/cm2電荷捕獲密度。在上述之s伽中，深 之能量捕獲係相關於於氣氧化石夕+ Si冬N鍵”脫離，，之較 大濃度。本發明之實施例的此捕獲層將提供有效之電荷密 度於5E12/Cm2到1E13/W的所需範圍中而沒有不利之效 2保持力由於庫倫障壁物或量子限制。注意的是，其他 電荷阻礙絕緣體材料也許也被利用於本發明之實施例作為 電荷阻擋層。 對於本發明之一個實施例而言，電荷阻擋層係較佳地 勺K ;丨電貝材料之單一或组合層而組合，像是厚度較 大方、6nm 的 A!2〇3( K=10)或 Pr2〇3( κ=30)或 Ti02( κ=60) ’ 以才是令t夫少莽》7 、 电子此$障壁及預防被捕獲之電荷的直接穿隧 】才工制間極同時協助最小化閘極堆疊之整體EOT。如同前 33 l3〇5947 文所陳述，電荷阻擔；a p 、丄， , θ已經被揭露其允許用於在捕獲層或 °已隱格之浮動閘極上被儲在姑權予μ & 1〇f存捕獲電荷中之資料抹除，藉由 許從控制閘極經由電荷阻擋層的穿隧或電洞或電子載子 j入。’然而注意的是’多重絕緣體能被利用於本發明之 只施例的電荷阻檔層，白 ^ 9包括，但不限制絕緣體來自於氧化 物、混合氧化物、氮化物、 a 虱乳化物、混合氮氧化物及石夕 酸鹽家族。 對於反向模放开I ,, 、 ’相似之概念應用於沈積於矽基底 項層士的電荷阻擋層。為了純態化樓絕緣體介面一 至J-早層之SiOj Si0N也許被使用在高〖電荷阻擔層（例 如入】203或P1.203)被沈積之前。此介面 電荷的額外優點以降低去γe A u疋員 牛低田矛壬式化及抹除之期間來自於基底 的電子注入。 本喬月之貝她例的控制閘極典型地由HfN、TiN、IrO、 或TaN (用於處理整合 2 )的4之鈍悲、導電之底層組成，具 有多晶石夕閘極戎杯+ 一 八L當的金屬閘極（像是鋁、銥或 鎢）形成於其上。 用方、尸现耆上述之材料及規格而被製造的本發明之實施 例之閘極堆疊的黎辦c m 、 ^整體EOT將典型地變動從E〇T=25nm到 EOT-6.5隨著實體厚度變 又支動於（包括閘極電極厚度）從1〇nm 及到以上、具右柄上 、' ·5伏特之程式化電壓，及低如 1.0E6V/cm2的平於带+日 …… 允許本發明之實施例的記憶格 及兀件提供不被獲得苴 ;他目刖之。己1:¾體元件中的電壓可 擴縮性及低電壓消耗等級。 34 1305947 對於普通模式元件，第1A圓4至4 αα 固孑、，.田§兄明閘極堆疊結構
:剖面圖及第1Β目詳細說明根據本發明之實施例普 二拉式記憶格_之相符合的帶間隙圖示。在第u圖中， J記憶格·被呈現其形成於基請之上。記憶請 個第—及第二源極/汲極區域刚、⑽，其有聯繫 道區域⑽，及形成於通道區域1〇8之上之閉極堆疊 、、，。閑極堆疊110包含一層形成於通道區域108上之通 =緣層U2、-層形成於隧道絕緣層112上之捕獲層/浮 即點"4、一層形成於捕獲層"4上之 —層額外之鈍態層117及—層1ΐδ 層&制閘極118。隧道絕緣層 包括兩或更多層之材料堆壓成層以提供不對稱梯狀帶 Λ之°1]面。本發明之其他f通模式記憶格實施例也許也 :/、具有殊之捕獲及被歲入金屬奈米晶格 高κ電荷阻擋層116。 4及 特別地，在一個實施例中，隧道絕緣 2 之材料，第—虽夕n < ^ 層之〇.5nm形成於通道區域1〇8及矽基底1〇2
之亡具有、約9eV之帶間隙的Si〇2(k=4)，其具有UeV 間隙。第二層之1nm的SiN (帶偏移l.〇3ev，K=7) :二（帶間隙：⑽…10)被形成於第一層之Sl〇2 • 以及第二層之lnm的Hf02 (帶間隙：4.5eV，K=24) 被形成於第二層之上。 * 層114被形成由一層之5_7nm的Ti〇2 (約3 l5ev 盆且隙’ K—6〇)隨著3.5-4.0nm的嵌入之庫倫奈米點， 有接近〇.3nm之結果Ε〇τ。可選擇地，捕獲層可能係 35 1305947 _單一層之氮化銘（AIN，KM5)或含有深之捕獲適當厚度 (Et>1.〇eV)的富含氮之Sl〇N (、約γ=ι·8的折射率及 Κ=7)。捕獲層116被形成由1〇11111之八12〇3(帶間隙nv， K=l〇)、Pr2〇3(帶間隙：3.9eV，K=3〇)、Τι〇2(帶間隙： 3.15eV，Κ=60)隨著低如〇.67nm的Ε〇τ。控制問極ιι8 稱後典型地被形成由多晶砂、鎢、錶或紹及可能包括最初 之純化層117,像是形成於電荷阻撞層116上之圆、丁心、 鲁Ir02或TiN之薄層。 在另一實施例中，隧道絕緣層112也包含三層材料， *第一層之〇.511111形成於通道區域108及矽基底102之上具 ^有約9eV的帶間隙的Sl〇2 (K=4)，其具有Uev之帶間 隙。形成於第一層之Si〇2上之第二層之lnm的SiN (帶偏 移1.03eV，K=7)或富含氧之氮氧化矽，Si〇N (約了 =155 之反射索引，帶間隙7.3eV，及κ=5)或Al2〇3 (帶間隙： 8.8eV，K=10)。以及形成於第二層上冬第三層之15nm 鲁的Hf〇2(帶間隙：4.5eV，K=24)。這三層之有效氧化物 厚度（EOT )能係低如i_32nm。富含氧之氮氧化矽（Si〇N , 具有約r =ι·55之反射索引）具有>=46%之原子氧濃度，同 %匕的原子石夕濃度係<=3 3 %。符合之富含氮之氮氧化石夕 (SiON，具有約y =18之反射索弓j )具有<=25%之原子氧 濃度’同時它的原子氮濃度係約=40%。 捕獲層114由一層之6nm具有3 5nm到4 〇nm之嵌入 的鈷奈米點的Hf〇2形成，具有〇.3nm的結果之EOT。電 荷阻棺層116由i〇nm的Ti〇2( κ=6〇 )形成，其異有〇.67nm 36 1305947 的EOT。以及閘極電極118由 層π 7及沈積多晶矽。 l〇nm之TiN形成作為鈍態 用於上述範例之閘極堆疊11〇的全部組合之e〇丁會低 及全部實體絕緣體厚度係19議。此元件將產生 如 於隧道層之電壓 度.>5E12/cm2 ; )每個元件。平 以下之特色：程式化電壓+/_丨5伏特丨對 耦合：0.86伏特（耦合係數：〇 574);捕獲密 邏輯間隙·· >0·5伏特（1〇〇電子捕獲/二二 均程式化/抹除電子電場：<1Ε6ν/_2。 舄要注意的是，如同 上所描迷，多重絕緣體會被利 用於本發明之實施例的贼，音@ & …… 例的隧道層中，包括但不限制於來自於 氧化物、混合氧化物、氮 孔化物虱乳化物、混合氮氧化物 及矽酸鹽家族之絕緣體。 钆虱化物 對於反向模式元件，篦 ^ 弟1C圖砰細說明閘極堆疊結構 之只月豆剖面圖及S 1 Ή 闽 圖坪細說明根據本發明之實施例反 向核式記憶格150之相符合 的贡間隙圖不。在第1 C圖令， 反向核式N F E T 悟炊1 c λ »_ 丨^ 格150被呈現形成於基底152之上。 記憶格150具有一個笛—— ^ 弟及弟二源極/汲極區域154、156， 其有聯繫於通道區域1 5 8 . 及形成於通道區域158上之閘 極堆璺160。閘極堆疊16〇 ,^ ^ M . 3層形成於通這區域15 8 上之-电何阻擋層i 66、— ^ e形成於電荷阻擋層160上之捕 獲層/净動節點164、一屉 心俑 a θ形成於捕獲層164上之隧道絕缘 層162及-個形成於隧道 随逼、'“ 額外之鈍態層167形成於=162上之控制閉極168。 像疋Si〇2或富含氧之si〇N， 37 1305947 其降低介面狀態，會祜形士 166 ^π •"成：通逭區域158及電荷阻擋層 1 6 6之間。隨返絕綾屛〗 #以楛供π料〜 兩或更多層之材料堆叠成 層以知仏不對稱梯狀帶間隙剖面。本發明之 記憶格實施例也許也提# # " D吳式 促仏稱獲層164，其包含深之捕满 被嵌入之金屬晶格，及高κ雷Λ 又 久阿&電何阻擋層166 〇 第2圖呈現系統228汽 之間化的圖不，包含連接於主 2〇2的本發明之非揮發記憶體幻牛·，其典型地係處理 元件或記憶體控制器。在本發明之—個實施例巾，非揮發 記憶體20(Μ糸N0R結構之快閃記憶體元件或ν娜結構 之快閃記憶體元件。該非揮發記憶體元件2⑽具有介面 230’其包括位址介面204、控制介面2〇6及資料介面·， 以上每個連接於處理亓株 丨、，人 地理兀件202以允許記憶體讀取及寫入存 取。注意的是，其他能隨著本發明之實施例而利用之記伊 體介面230是存在的’像是組合之位址/資料匿流排，及： 顯而易見的帶著本揭示之益處對於熟習該項技術者。在本 發明的-個實施例中，介面23〇係、同步記憶體介面，像是 SDRAM或DDR-SDRAM介面。非揮發記憶體元件的内部、 内部記憶體控制器210管理内部操作；管理非揮發記憶體 陣列2 1 2及更新RAM控制暫存器及非揮發抹除區塊管理 暫存器2丨4。RAM控制暫存器及表格214被内部記憶體控 制器2 1 0利用在非揮發記憶體元件2〇〇之操作的期間。非 揮發記憶體陣列2 1 2包含一系列之記憶體排或區段2丨6。 每一排2 1 6係邏輯地配置於抹除區塊（沒有呈現）的—系 列中。記憶體存取位址被接收於非揮發記憶體元件2 〇 〇之 38 1305947 位址介面204上及被劃分為列及行位址部分。在本發明之 一個實施例中，非揮發記憶體2⑽被主機2〇2利用作為通 用或理想之記憶體，取代在系統228中之RAM及R〇M。 在讀取存取時，列位址被鎖定及藉由列解碼電路22〇 解碼’其選擇及啟動橫跨選擇之記憶體排之記憶格的列/頁 (’又有王現）。被編碼於記憶格之被選擇列的輸出中之位 凡數值被連接到局部位元線（沒有呈現）及整體位元線（沒 有呈現）及藉由相關於該記憶體排的感測放大器222而偵 測存取之行位址被鎖定及藉由行解碼電路224解碼。行 解碼電路224之輸出選擇來自於内部資料匯流排（没有呈 現）所需之行資料，其連接於個別讀取感測放大器之 輸出及連接它們到輸入/輸出緩衝器226用於來自於記憶體 元件2 0 〇經由資料介面2 〇 §之傳送。 在寫入存取時，列解碼電路220選擇列頁及行解碼電 路224 if擇寫入感測放大器222。要被寫入之資料數值藉 由内。ρ貝料匯流排從輸入/輸出緩㈣226被連接到由行解 ^ %路224遥擇之寫入感測放大器222，及被寫入到記憶 月且陣歹J 2 1 2中所選擇之非揮發記憶格（沒有呈現）。被寫 入之格稍後精由列及行解碼電路22〇、224及感測放大器 破再通擇使付它們能被讀取以驗證正確之數值已經被程式 化進入所選擇之記憶格中。 士同先刖所陳述，EEPR〇M及快閃記憶體陣列結構的 ^種曰通類型係”NAND’’及”n〇r，，結構，因此被稱為，對 於相似度，每一基本記憶格配置具有對應之邏輯閘極設 39 1305947 _计。在N0R陣列結構中，記憶體陣列之浮動閘極記憶格 被配置於矩陣中相似於RAM或R〇M。該陣列矩陣之每一 子動閘極記憶格的閘極藉由列到字組選擇線（字組線）被 連接及它們的汲極被連接到行位元線。每一浮動問極記憶 才。之源極典型地被連接於普遍之源極線。n〇r結構浮動閘 極$憶體陣列藉由列解碼器被存取，其藉由選擇連接到它 們開極的字組線而啟動一列之浮動間極記憶格。被選擇之 _記憶格之列稍後依據它們之程式化的狀態藉由流動差異之 •電流從連接之源極線到連接之行位元線而擺置它們之儲存 貝料數值於订位元線上。位元線之行頁被選擇及感測、個 別之貝料字組仗仃頁之被感測資料字組而選擇及從記憶體 溝通。 “ M或快閃記憶體NAND陣列結構也配置它的浮 動閘極記憶格之陳；M i 陣列於矩陣中使得陣列中每一浮動閘極記 憶格之閘極被連接於列到空知说 幻到予組線。然而每一記憶格不被直
接地連接於源極線及并彳# 丁位TL線。反而陣列之記憶格被配置 在於一串’典型地8、16、3 — 6 32或疋母一更多，該處該串中 之έ己憶格被連接在—# 士、, 、 之成為一糸列，源極到汲極，介於普 遍源極線及行位元繞之門 曰 忒之間。這允許NAND陣列結構具有較 高之記憶格密度相較於可比較之臟陣列，但是具有普 遍地較慢之存取速率及程式化之複雜度的代價。 NAND、（構# 動閘極 _ H UUMi H # 取，其錯由選擇連接到它們的閉極的字組選擇線而啟動浮 動閘極記憶格的一列。 此外’母串中連接到未被選擇之記 40 1305947 fe格的閘極字組線也被驅動。然而，每串之未被選擇之記 ’fe格典型地藉由較高的閘極電壓被驅動如同操作它們像經 過電晶體及允許它們以一種方式傳遞電流，該方式不被它 們的儲存資料數值所限制。電流稍後從源極線流動到行位 元線經過該系列連接串之每一浮動閘極記憶格，被限制僅 藉由每串被選擇之記憶格以讀取。這擺置被選擇記憶格之 列的電流編碼的儲存資料數值到行位元線上。位元線之行 φ頁被選擇及感測，及個別之資料字組從行頁之被感測資料 字组而選擇及從記憶元件溝通。 第3 A圖呈現一簡化之n〇R浮動閘極或本發明之實施 例之EEPROM或快閃記憶體元件的捕獲層記憶體陣列 3〇〇。在第3A圖中，N〇R陣列3〇〇連接本發明之實施例之 浮動閘極或捕獲層記憶格3〇2到位元線312、源極線314、 字組線306及基底連接222。在形成N〇R陣列3〇〇中，位 元線312及源極線314典型地被局部地形成於沈積於基底 中的N+沈積區域，及藉由通道區域分開。每—記憶格 FET302具有形成於通道區域上t閘極絕緣體堆疊及介於位 元線3 12及源極線3 14之N+、、士接π _ 表M +沈積區域之間，利用N+沈積 區域分別地作為汲極及源極（注音沾β τk /王思的疋，源極線3丨4也許 被弟二位線 3 1 2遠指:於·玄舌/六-„土 z逐接於夕重位兀格陣列而代替，以便經 由該記憶格之電流流動也許被反向）。 汉汉问人如同珂文所描述， 閘極絕緣體堆疊由形成於通道區域 、匕χ i孭纟而的組合之不對稱 帶間隙隧道絕緣層製造、一屉并！ 士 *人# 曰衣以 層形成於隧道絕緣層上之浮動 閘極/捕獲層、一層形成於捕獲声卜 + * <用彳又層上之電荷阻礙絕緣層及一 41 1305947 口&制閘極306 (典型地形成整合於字組線3中，也熟 知作為控制閘極線）形成於電荷阻礙絕緣體之上。注意的 疋，其他包含於本發明之實施例的N〇R結構記憶體陣列3〇〇 配置係可旎的及將顯而易見的帶著本揭示之利益對於熟習 該項技術者。
第3B圖詳細描述本發明之實施例之nand結構 EEPR〇M或快閃記憶體元件之簡化的NAND記憶體串 在第3B目中’本發明之實施例之浮動開極或捕獲層 °己U格302之一系列被連接在一起源極到汲極以形成 nand串320 (典魏8、ί6、32或更多格）。每一記憶 格FET 302具有閘極絕緣體堆疊，其被製造由組合之不對 稱帶間隙隧道絕緣層於基底之頂端、一層形成於隧道絕緣 層上之浮動閘極/捕獲層、一層形成於捕獲層上之電荷阻礙 絕緣層及一個控制閘極306(典型地形成於控制閘極線令， 也被熟知為字组線）形成於電荷阻擋層之上。ν+沈積之區 域被形成介於每一閘極絕緣體堆疊之間以形成相鄰之浮動 閘極記憶格的源極及汲極區域，其額外地操作如同連接者 以起連接NAND串320之格。額外之選擇閘極3〇4 ’其 被連接到閘極選擇線，被形成於NAND浮動閘極串32〇之 任一終端及選擇性地連接NAND浮動閑極串32〇之相對姝 端到位元線3丨2及源極線314。在nAND記憶體陣列/，、 第3B圖中NAND結構記憶體串32〇將被連接到位元線 312、源極線314、字組線3〇6及基底連接322。 也要注意的，根據本發明之實施例的其他記憶格、記 42 1305947 憶體串、陣列爲二 日g揭- §己憶體元件係可能的，及對於受益於本發 明揭不之孰習钫 …、^員技術者而言應該係顯而易見的。 對稱隧：V己憶體兀件及陣列已經被描述’其利用具有不 k F早壁之不對稱帶間隙設計之閘極堆疊於N0R或 NAND記情#砝 〜 。'〜 構中之浮動閘極記憶格，其允許用於直接 4. ^ ’同時維持高電荷阻擋障壁及深之载子 捕獲位罟，m , . ;好的電荷保持。低電壓直接穿隧程式化及 宝'于、：力降低來自於高能量載子對於閘極堆疊及晶格之傷 —$、、降低寫入疲勞及漏電問題及增強元件之壽命。低電壓 式化及抹除也允許用於低電壓記憶體陣列設計及記憶格 ㈤極堆㉟之較小有效氧化物厚度（EOT )、允許用於整體 ^ ^體陣列晶圓區域減少及使能夠更進-步地元件特徵之 ° s縮f生如同處理技術之進步。本發明之反向及普通模式 魯=.隱格實施例被詳細描述。本發明之記憶格實施例也允許 夕重位元儲存於單一記憶格，及允許隨著降低之電壓而用 於程式化及抹除。這些特色允許本發明之記憶體元件實施 例操作於理想或通用之記憶體元件的定義之中，有能力取 代系統中之DRAM及ROM兩者。 雖然特定之實施例已經被說明及描述於此，熟習該項 技術者將體認’其被計算以達成相同之目的的任何之配置 心'可以取代所顯示之特定實施例。本申請案係意欲涵蓋本 發明之任何改變或變動。因此，明白地意欲本發明僅受限 43 1305947 於申請專利範圍及其均等物。 【圖式簡單說明】 弟1A圖及第1B圖詳細描述根據本發明之實施例之普 通模式記憶格及帶圖表。 第ic圖及第1D圖詳細描述根據本發明之實施例之反 向模式記憶格及帶圖表。 弟2圖4田述具有根據本發明之貫施例之記憶體元件的 系統。 第3A圖及第3B圖詳細描述根據本發明之實施例之 NOR及NAND結構記憶體陣列。 【主要元件符號說明】 100 NFET記憶格 102 基底 104 源極 106 沒極 108 通道區域 110 閘極堆疊 112 隧道絕緣體 114 捕獲層 1 16 電荷阻擋層 117 非必須之鈍態層 118 控制閘極 44 1305947
150 反 向 模 式 記 憶 格 152 基 底 154 源 極 156 汲 極 158 通 道 區 域 160 閘 極 堆 疊 162 隧 道 絕 緣 層 164 捕 獲 層 166 電 Jrb 何 阻擋 層 167 非 必 須 之 鈍 態 層 168 控 制 閘 極 170 非 必 須 之 鈍 態 層 200 非 揮 發 記 憶 體 元 件 202 處 理 元 件 204 位 址 介 面 206 控 制 介 面 208 資 料介 面 210 内 部 記 憶 體 控 制 器 212 非 揮 發 記 憶 體 陣 列 214 管 理 暫 存 器 216 區 段 220 列 解 碼 電 路 222 感 測 放 大 器 224 行 解 碼 電 路 45 1305947 226 輸入/輸出緩衝器 228 資料介面 230 介面 300 記憶體陣列 302 記憶格 304 選擇閘極 306 字組線 312 位元線
314 來源線 320 記憶體串 322 基底連接
46
Claims (1)
1305947 十、申請專利範圍： 1 · 一種非揮發記憶格，其係包括： -個第-及第二源極/汲極區域’其係形成於基底内藉 由一個通道區域所連接； g 一個不對稱帶間隙隧道絕緣層，其係包含兩或更多層 形成於通道區域及/或第一及第二源極/汲極上之子層，: 中兩或更多層子層包含增加傳導帶偏移之層；
一層形成於隧道絕緣層上之捕獲層； 一層形成於捕獲層上之電荷阻擋層；及 一個形成於電荷阻擋層上之控制閘極。 2.如申請專利範圍第丨項之非揮發記憶格，其中一或 多個非揮發記憶格係形成一個非揮發記憶體元件的一個非 揮發記憶體陣列之一部分，該非揮發記憶體元件係包括： 一個非揮發記憶體陣列，其係包括形成為列及行的複 數個非揮發記憶格；
路 一個記憶體介面；及 一個連接到記憶體介面及非揮發記憶體陣列的控制電 3 ·如申請專利範圍第2項之非揮發記憶格，其中非揮 發s己憶體元件之介面係為一個同步記憶體介面。 4.如申請專利範圍第2項之非揮發記憶格，其中非揮 發圮憶體元件之記憶體陣列的複數個非揮發記憶格更進一 步被配置為NOR結構記憶體陣列及NAND結構記憶體陣 列中的一種。 47 1305947 5·如申請專利範圍第2或3或4項之非揮發記憶格， 其中非揮發記憶體元件係形成一個系統的一部分，該系統 係包括： 個處理為，其係連接到至少一個非揮發記憶體元件， 其中該至少一個非揮發記憶體元件包括： 個非揮發§己體陣列，其係包括形成為列及行的複數 個非揮發記憶格； 一個記憶體介面；及 一個連接到記憶體介面及非揮發記憶體陣列的控制電 路° ^ 6·如申請專利範圍第5項之非揮發記憶格，其中系統 係調適成存取-個具有讀取快取、寫人快取、記憶體交錯 及多層記憶體結構之一之非揮發記憶體。 7. 如申请專利範圍第丨或2項之非揮發記憶格，其中 隨道絕緣層㈣或更多|子層包括具有增加傳導帶偏移之 介電質材料的兩或更多層子層’纟中介電質材料的兩或多 層子層的每-層係選自氧化物、混合氧化物、氮化物、氮 氧化物、混合氮氧化物及矽酸鹽之一。 8. 如申請專利範圍第丨或2項之非揮發記憶格，其中 隧道絕緣層之兩或更多層子層係自ai2〇3、Pf2〇3、Ti〇 、 Si〇2、Hf02、Zr02、SiN、AIN、HfN、富含氧之 Si〇N (約 之折射率）、富含氮之Si0N (約i‘8之折射率）、財 及A]的混合氧化物、Hf及Ti的混合氧化物、Hf及^的 混合氧化物及Hf及si的混合氮氧化物中選擇出。 48 1305947 9 ·如巾，月專利範圍帛7項之非揮發記憶格，其中隨道 絕緣層之兩或更多層子層包含兩層子層，其_，一個第一 及第二子層為 si〇2 及 Pr2〇3、Sl〇2 及 Ti〇2、及 Si〇2 及 Hf〇2 之一〇 10.如申請專利範圍第7項之非揮發記憶格，其中隧 道絕緣層之兩或多層子層包含三層子I，該處第…第二 及第三子層為 Si〇2、SiN 及 Hf〇2; Si〇2、Hf〇2 及 pi.2〇3; Si〇2、 Hf〇2及Τι〇2 ; Si02、富含氧之si〇N (折射率接近15)及 Hf02 ’· Si〇2、以2〇3及財〇2 之一。 Π ·如申請專利範圍第1或2項之非揮發記憶格，其 中隧道絕緣層之兩或更多層的每一層被配置於通道區域之 上，以増加由通道所延伸之介電常數（K )。 12·如申請專利範圍第丨或2項之非揮發記憶格，其 中捕k層更進一步包括浮動閘極、浮動節點及傲入捕獲層 的其中之一。 1 3.如申請專利範圍第丨2項之非揮發記憶格，其中捕 獲層更進一步包括富含氧之氮氧化矽（Si〇N)、富含氮之 氮氧化石夕（Si〇N)、氮化|呂（A1N)、氣化石夕（siN)、富 含石夕之氮切（SRN)、二氧化給（Hf02)、五氧化二组 (Ta205 )及氧化鈦（Ti〇2)之一。 14. 如申請專利範圍第丨或2項之非揮發記憶格，其 中捕獲層更進一步包括電荷捕獲深的潛在來源。 15. 如申請專利範圍第1或2項之非揮發記憶格，其 中捕獲層更進一步包括金屬之奈米晶格或奈米點、半導 49 1305947 m、矽、氮、誘發介面狀態或電荷捕獲雜質。 16.如申請專利範圍第！5項之非揮發記憶格，其中深 的潛在來源更進一步包括矽、鍺、金、鎢、銥、鈦、鈷、 翻及1巴之奈米點或奈米晶格之一。 Π.如申請專利範圍第丨或2項之非揮發記憶格，其 中電何阻揞層包括高κ介電質之一或多層子層。
18. 如申請專利範圍第17項之非揮發記憶格，其中一 或多層子層之每一層係來自於氧化物、混合氧化物、氮化 物、氮氧化物、混合氮氧化物及矽酸鹽家族之一。 19. 如申請專利範圍第18項之非揮發記憶格，其中一 或多層子層的每一層係二氧化铪（Hf〇2 )、氧化鋁（ΜΑ;)、 氧化镨（Pr2〇3)及氧化鈦（Ti〇2)之一。 2〇.如申請專利範圍第1或2項之非揮發記憶格，其 中電荷阻擔層係、調適成允許#由傳送電洞或電+電荷載子 到或來自於捕獲層，而抹除非揮發記憶格。 21.如申請專利範圍第丨或2項之非揮發記憶格，其 中非揮發記憶格係NFET元件及PFET元件之一。 '、 22.如申請專利範圍第丨或2項之非揮發記憶格，其 中控制閘極更進一步包括一層形成於控制閘極與電荷阻擋 層間的鈍態層，該層包括HfN、TaN、Ir〇2及TiN之一。 23 _ —種形成非揮發記憶格結構的方法，其係包括· 在基底上形成一個第一及第二源極/汲極區域，第 及第二源極/汲極區域係定義一個中間之通道區域； 之隧道絕緣 形成產生於通道區域上之兩或更多層子層 50 1305947
其中兩或更多層子層包括增加傳導帶偏移之層； 形成一個捕獲層於隧道絕緣層之上· 形成一個電荷阻擋層於捕獲層之上.及 形成一個控制閘極於電荷阻擋層之上。 24·、如申咕專利範圍第23項之方法，其中形成產生於 通道區域上之兩或更多層子層之隧道絕緣層係更進一步包 _括形成增加傳導帶偏移的介電質材料的兩或更多層子層， 其中介電質材料的兩或更多層子層的每一層係選自氧化 物、混合氧化物、氮化物、氮氧化物、混合氮氧化物及矽 . 酸鹽之一。 25·如申請專利範圍第24項之方法，其中形成產生於 通這區域上之兩或更多層子層之隧道絕緣層係更進一步包 括形成兩層子層’其中，第一及第二子層係si〇2及Pr2〇3、 Sl〇2A Ti〇2 與 Si02 及 Hf〇2之一。 # 26·如申請專利範圍第24項之方法，其中形成產生於 通逼區域上之兩或更多層子層之隧道絕緣層係更進一步包 括形成二層子層，其中，第一、第二及第三子層係si〇2、 _ 及 Hf〇2 ; Si〇2、Hf〇2 及 pr2〇3 ; si〇2、Hf〇2 及 Ti〇2 之一ο 27·如申請專利範圍第23項之方法，其中形成捕獲層 更進一步包括形成浮動閘極、浮動節點及嵌入捕獲層之 —— 〇 28·如申請專利範圍第27項之方法，其中形成捕獲層 51 1305947 進步包括形成電荷捕獲深的潛在來源。 2一9.如中請專利範圍第27項之方法，其中形成捕獲層 〇 步包括形成富含氧之氮氧化矽（SiON)、富含奇之 :氧化矽（SiON)、氮化鋁（A]N)、氮化矽（sm)、* :;夕之〇氮化梦（咖）、二氧化給_、五氧化二： 〜5)及氧化鈦（Ti〇2)之一的捕獲層。 3〇·如申請專利範圍第23項之 擋層更進一牛七权r ”丁〜风窀何阻 〆匕括形成南K介電質之一或多層子層 阻擋層。 s <电何 介乂請專利範圍第3。項之方法，其中形成高K 书貝 或多層子層之電荷阻擋層更進一步包括由氧化 酸_=乳化物、氮化物、氮氧化物、混合氮氧化物及矽 I鹽豕族的絕緣體之—形成—或多層子層。 32.如申請專利範圍f 31項之方法 介電質之一志容爲工a ^ ^ K 氧化銓（HfO )、气儿，/ 乂匕栝形成二 (細2)軋化鋁（Al2〇3) 士2〇3及氧化鈦（Τι〇 之或多個之一或多層子層。 2 33·如申請專利範圍第23項之方法，更進 成Ν-或p —摻雜通道區域。 匕括形 34. —種刼作非揮發性記憶格之方法，其係包括· 經由絕緣層藉由載子之直接穿隧而程式化非揮 ^，其中隧道絕緣層侍星右报 L' 域上……子I: 非揮發§己憶格之通道區 層子層的不對稱帶間隨道絕緣層， 兩或更多層子層包括增加傳導帶偏移之材料的層Γ及 52 1305947 捕獲載子於一個形成於隧道絕緣層上之捕獲層。 35·如申請專利範圍第34項之方法，其中捕獲載子於 形成於隨道絕緣層上之捕獲層係進一步包括捕獲局部化於 非揮發s己憶格的源極/汲極上的電荷，以用於多重位元儲 存。 36_如申請專利範圍第34項之方法，更進一步包括藉 由通逼區域直接穿隧、F〇wler_N〇rdheim隧道式技術、通 φ ^電子（CHE，channel hot electron )注入及熱電洞注入 之，移除被捕獲於捕獲層之上載子，而抹除非揮發記情 J 格。 ’以 、 37.如申請專利範圍第34項之方法，更進一步包括藉 由傳运載子到或來自於捕獲層經由形成於捕獲層上之電荷 払層移除被捕獲於捕獲層之上載子，而抹除非揮發記 憶格。 3 8.如申凊專利範圍第3 4項之方法，更進一步包括一 _種操作非揮發記憶體元件之方法，其係包括： 、·二過母δ己憶格的隧道絕緣層，藉由直接穿J5遂以程式 化一或多個非揮發記憶格，其中隧道絕緣層係具有形成於 軍么《己u格之通道區域上之兩或更多層子層的不對稱帶 間隙隧逍絕緣層，其中兩或更多層子層包括增加傳導帶偏 移之材料的層；及 捕獲載子於一個形成於每一記憶格的隧道絕緣層上之 捕獲層。 3 9· 種反向模式非揮發記憶格，其係包括： 53 1305947 其係形成於基底内藉 —個第一及第二源極/汲極區域 由通道區域而連接； 一層電荷阻擋層 二源極/汲極區域上； 其係形成於通道區域及/或第一及第 —層形成於電荷阻擋層上之捕獲層； -層不對稱帶間隙隧道絕緣層，其係包括形成於捕獲 :亡之兩或更多層子層，其中兩或更多層子層包括增加傳 導帶偏移之材料的層；及 個形成於不對稱帶間隙隧道絕緣層上之控制閘極。 夂，40.如申請專利範圍第39項之反向模式非揮發記憶 格^其中—或多個反向模式非揮發記憶格係形成-個非揮 發記憶體元件的一個非揮發記憶體陣列之一部分，該非揮 發記憶體元件係包括： —個非揮發記憶體陣列，其係包括形成為列及行的複 數個非揮發記憶格； —個記憶體介面；及 個連接到記憶體介面及非揮發記憶體陣列的控制 路0 41 ·如申請專利範圍第39或4〇項之反向模式非揮發 。己U格，其中捕獲層更進一步包括浮動閘極、浮動節點及 嵌入捕獲層的其中之一。 42·如申凊專利範圍第39或40項之反向模式非揮發 «己隐格，其中捕獲層更進一步包括富含氧之氤氧化矽 (SiON)、富含氮之氮氧化矽（si〇N)、氮化鋁（a1n)、 54 1305947 氮化矽（SiN )、富含矽之氮化矽（SRN )、二氧化铪（Hf〇2 )、 五氧化二钽（Ta205 )及氧化鈦（Ti02)之一。 43 ·如申請專利範圍第39項之反向模式非揮發記憶 格，其中捕獲層更進一步包括電荷捕獲深的潛在來源。 44. 如申請專利範圍第39項之反向模式非揮發記憶 格’其中捕獲層更進一步包括金屬之奈米晶格或奈米點、 半導體、矽、氮、誘發介面狀態或電荷捕獲雜質。
45. 如申請專利範圍第44項之反向模式非揮發記憶 格，其中深的潛在來源更進一步包括矽、鍺、金、鶴、銥、 鈦、鈷、銘及鈀之奈米點或奈米晶格之一。 46·如申請專利範圍第39或4〇項之反向模式非揮發 記憶格，其中隧道絕緣層之兩或更多層子層的每一層被配 置於捕獲層之上，以增加介電常數（K )的數值。 47.如申請專利範圍第39或4〇項之反向模式非揮發 記憶格，其中捕獲層更進一步包括浮動閘極、浮動節點及 嵌入捕獲層的其中之一。 48.如申請專利範圍第47項之反向模式非揮發記憶 :’其中捕獲層更進一步包括富含氧之氮氧化矽（si〇N)、 备含Ml之虱氧化矽（Si0N )、氮化鋁（Am )、氮化矽（ΜΝ )、 富含石夕之氮切（SRN)、二氧化給（㈣2)、五氧化二 纽（Ta205 )及氧化鈦（Ti〇2)之一。 49. 記憶格 源。 如申請專利範圍第39或 其中捕獲層更進一步包 4〇項之反向模式非揮發 括電街捕獲深的潛在來 55 1305947 50.如申請專利範圍第39或40項之反向模式非揮發 記憶格’其中捕獲層更進一步包括金屬之奈米晶格或奈米 點、半導體、石夕、氮、誘發介面狀態或電荷捕獲雜質。 5 1.如申請專利範圍第5〇項之反向模式非揮發記憶 格，其中深的潛在來源更進一步包括矽、鍺、金、鎢 '銀' 鈦、鈷、鉑及鈀之奈米點或奈米晶格之一。 52_如申請專利範圍第39或40項之反向模式非揮發 記憶格’其中電荷阻擋層包括高K介電質之一或多層子層。 5 3.如申請專利範圍第52項之反向模式非揮發記憶 格，更進一步包括Si〇2及富含氧之氮氧化矽（Si〇N )之 —的通道純態層。 54·如申請專利範圍第，52項之反向模式非揮發記憶 格’其中兩或更多層子層之每一層係來自於氧化物、混合 氣化物、氮化物、氮氧化物、混·合氮氧化物及石夕酸鹽家族 之—的一個絕緣體。 55·如申請專利範圍第54項之反向模式非揮發記憶 才° ’其中—或多層子層的每一層係二氧化铪（Hf〇2 )、氧 化產呂 Γ A 1 、 、A12〇3)、氧化镨（Pr2〇3)及氧化鈦（Ti〇2)之一。 如申6青專利範圍第3 9或40項之反向模式非揮發 言己十 舞、；^久 °，其中電荷阻擋層被調適成允許從通道區域藉由傳 次％子電荷载子到或來自於捕獲層，以抹除該反向 模式非揮發記憶格。 5 7 •如申請專利範圍第39或4〇項之反向模式非揮笋 s己憶格，1 ，、中反向模式非揮發記憶格係調適成藉由經由不 56 1305947 對稱帶間隙隧道絕緣層到捕獲層從控制閘極之載子直接穿 隧而程式化。 5 8.如申請專利範圍第39或40項之反向模式非揮發 記憶格’其中反向模式非揮發記憶格被調適成藉由直接穿 隧、Fowler-Nordheim隧道式技術、通道熱電子（CHE， ehannel hot electron )注入及由控制間極經由不對稱帶間 隙隧道絕緣層的熱電洞注入之一而抹除。 5 9.如申請專利範圍第39或4〇項之反向模式非揮發 記憶格，其中控制閘極更進一步包括一層鈍態層，其係包 含形成介於控制閘極與不對稱帶間隙隧道絕緣層之間之 HfN、TaN、Ir〇2 及 TiN 之一。 60. —種形成反向模式非揮發記憶格之方法，其係包 括： 形成一個在基底上之第一及第二源極/汲極區域，第一 及第二源極/汲極區域係定義中間之通道區域； 形成電荷阻擋層於通道區域之上； 形成捕獲層於電荷阻擋層之上； 开^成兩或更多層子層之隧道絕緣層於捕獲層之上’其 中 兩或更夕層子層包括增加傳導帶偏移；及 形成控制閘極於隧道絕緣層之上。 6 1.如申睛專利範圍第6 〇項之方法，其中形成產生於 捕獲層卜夕π b ' 兩或更多層子層之隧道絕緣層係進一步包括形 成增加值道册 降¥ ▼偏移的介電質材料的兩或更多層子層’其中 介電皙絲粗 、/斗的兩或更多層子層的每一層係選自氧化物、混 57 1305947 合氧化物、氮化物、氮氧化物、混合氮氧化物及矽酸鹽之 —^ 0 62. 如申請專利範圍第61項之方法，形成產生於捕獲 層上之兩或更多層子層之隧道絕緣層係更進一步包括形成 兩層子層，其中第一及第二子層係Si〇2及Phi、si〇2及 1^02與 Si02& Hf〇22 —。 63. 如申請專利範圍第61項之方法，形成產生於捕獲 層上之兩或更多層子層之隧道絕緣層係進一步包括形成三 層子層，其中，第一、第二及第三子層為Si〇2、SiN及Hf〇2 ; Si02、Hf02 及 Pr2〇3 ; Si〇2、Hf〇2 及 Ή〇2 ; Si〇2、富含氧 之 SiON (約 1.5 之折射率）及 Hf〇2 ; Si〇2、Al2〇3 及 Hf〇2 —— ο 64. 如申請專利範圍第6〇項之方法，其中形成捕獲層 更進一步包括形成浮動閘極、浮動節點及嵌入捕獲層之 ―― 〇 65. 如申請專利範圍第64項之方法，其中形成捕獲層 更進一步包括形成電荷捕獲深的潛在來源。 66. 如申請專利範圍第64項之方法，其中形成捕獲層 更進一步包括形成富含氧之氮氧化矽（si〇N)、富含氮之 氮氧化矽（SiON)、氮化鋁（A1N)、氮化矽（siN)、富 含矽之虱化矽（SRN)、二氧化铪（Hf〇2)、五氧化二鈕 (Ta205 )及氧化鈦（Ti〇2)之一的捕獲層。 Μ.如申請專利範圍第60項之方法，其令形成電荷阻 擋層更進一步包括形成高尺介電質之一或多層子層之電荷 58 1305947 阻擋層。 人队如申請專利範圍帛67項之方法，其中形成高κ 介電質之-或多層子層之電荷阻擋層更進—步包括形成二 氧化給（_2)、氧化銘（Αΐ2〇3)、ΡΓ2〇3及氧化鈦（Τι〇2) 之一之一或多層子層。 69. 如申請專利範圍帛6〇1 貝之方&，更進__步包㈣ 成Ν-或ρ_摻雜通道區域。 70. —種操作反向模式非揮發記憶格之方法，其係 括： ’' '經由隧道絕緣層藉由載子之直接穿隧而程式化反向模 式非揮發記憶格，其中隧道絕緣層係具有兩或更多層子層 的不對稱帶間隙隧道絕緣層，該子層形成介於非揮發記憶 格的控制閘極及捕獲層之間，其中兩或更多層子層包括增 加傳導帶偏移之材料的層；及 曰 捕獲載子於形成於電荷阻擋層上之捕獲層，其係形成 於一個通道區域之上。 71 ·如申請專利範圍第7〇項之方法，其中捕獲载子於 形成於電荷阻擋層上之捕獲層係進一步包括捕獲局部化於 反向模式非揮發記憶格的源極/汲極上之電荷，以用於多重 位元。 72.如申請專利範圍第7〇項之方法，更進一步包括經 由直接穿隧、Fowler_N〇rdheim隧道式技術、通道熱電子 (CHE，channei hot electron )注入及由控制閘極之熱電洞 注入之一，藉由移除被捕獲於捕獲層之載子，而抹除反向 59 1305947 模式非揮發記憶格。 73.如申請專利範圍第70項之方法，更進一步包括經 由傳送電荷到或來自於捕獲層穿過形成於通道區域之上電 荷阻擋層，藉由移除被播獲於捕獲層之載子，而抹除非揮 發記憶格。
如次頁。
60
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/131,006 US7612403B2 (en) | 2005-05-17 | 2005-05-17 | Low power non-volatile memory and gate stack |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200644172A TW200644172A (en) | 2006-12-16 |
| TWI305947B true TWI305947B (en) | 2009-02-01 |
Family
ID=36764169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095117457A TWI305947B (en) | 2005-05-17 | 2006-05-17 | A novel low power non-volatile memory and gate stack |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US7612403B2 (zh) |
| EP (1) | EP1886356A1 (zh) |
| JP (1) | JP2008541487A (zh) |
| KR (1) | KR100978435B1 (zh) |
| CN (1) | CN101223646B (zh) |
| TW (1) | TWI305947B (zh) |
| WO (1) | WO2006125051A1 (zh) |
Families Citing this family (176)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7473589B2 (en) | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| US7315474B2 (en) | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7642585B2 (en) * | 2005-01-03 | 2010-01-05 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| US8264028B2 (en) * | 2005-01-03 | 2012-09-11 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| KR100688521B1 (ko) * | 2005-01-18 | 2007-03-02 | 삼성전자주식회사 | 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법 |
| KR100644405B1 (ko) * | 2005-03-31 | 2006-11-10 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 |
| KR100684899B1 (ko) * | 2005-05-18 | 2007-02-20 | 삼성전자주식회사 | 비휘발성 기억 장치 |
| TWI277178B (en) * | 2005-06-07 | 2007-03-21 | Promos Technologies Inc | Non-volatile memory and fabricating method thereof |
| US7636257B2 (en) * | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
| US7402850B2 (en) * | 2005-06-21 | 2008-07-22 | Micron Technology, Inc. | Back-side trapped non-volatile memory device |
| US7763927B2 (en) | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| US7576386B2 (en) * | 2005-08-04 | 2009-08-18 | Macronix International Co., Ltd. | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
| KR20070053071A (ko) * | 2005-11-19 | 2007-05-23 | 삼성전자주식회사 | 다층의 터널링층을 포함한 비휘발성 메모리 소자 |
| US7888707B2 (en) * | 2005-12-09 | 2011-02-15 | Macronix International Co., Ltd. | Gated diode nonvolatile memory process |
| JP4907173B2 (ja) * | 2006-01-05 | 2012-03-28 | マクロニクス インターナショナル カンパニー リミテッド | 不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法 |
| JP2007194511A (ja) * | 2006-01-23 | 2007-08-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US7700438B2 (en) * | 2006-01-30 | 2010-04-20 | Freescale Semiconductor, Inc. | MOS device with nano-crystal gate structure |
| JP4575320B2 (ja) * | 2006-03-15 | 2010-11-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
| US7907450B2 (en) | 2006-05-08 | 2011-03-15 | Macronix International Co., Ltd. | Methods and apparatus for implementing bit-by-bit erase of a flash memory device |
| US7948799B2 (en) * | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| US7414889B2 (en) * | 2006-05-23 | 2008-08-19 | Macronix International Co., Ltd. | Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices |
| US7579646B2 (en) * | 2006-05-25 | 2009-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory with deep quantum well and high-K dielectric |
| TWI300931B (en) * | 2006-06-20 | 2008-09-11 | Macronix Int Co Ltd | Method of operating non-volatile memory device |
| US7646637B2 (en) * | 2006-07-10 | 2010-01-12 | Macronix International Co., Ltd. | Nonvolatile memory having modified channel region interface |
| US20080123435A1 (en) * | 2006-07-10 | 2008-05-29 | Macronix International Co., Ltd. | Operation of Nonvolatile Memory Having Modified Channel Region Interface |
| US20080006871A1 (en) * | 2006-07-10 | 2008-01-10 | Macronix International Co., Ltd. | Nonvolatile Memory Having Raised Source and Drain Regions |
| US7746694B2 (en) * | 2006-07-10 | 2010-06-29 | Macronix International Co., Ltd. | Nonvolatile memory array having modified channel region interface |
| US20080028521A1 (en) * | 2006-07-17 | 2008-02-07 | Sunil Mehta | Formation of high voltage transistor with high breakdown voltage |
| US8809936B2 (en) * | 2006-07-31 | 2014-08-19 | Globalfoundries Inc. | Memory cell system with multiple nitride layers |
| KR100825787B1 (ko) * | 2006-08-18 | 2008-04-29 | 삼성전자주식회사 | 전하트랩층을 포함하는 반도체 메모리소자 |
| JP4997872B2 (ja) * | 2006-08-22 | 2012-08-08 | ソニー株式会社 | 不揮発性半導体メモリデバイスおよびその製造方法 |
| US7772068B2 (en) | 2006-08-30 | 2010-08-10 | Macronix International Co., Ltd. | Method of manufacturing non-volatile memory |
| US8816422B2 (en) * | 2006-09-15 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-trapping layer flash memory cell |
| US8294197B2 (en) * | 2006-09-22 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Program/erase schemes for floating gate memory cells |
| US20080079061A1 (en) * | 2006-09-28 | 2008-04-03 | Advanced Micro Devices, Inc. | Flash memory cell structure for increased program speed and erase speed |
| US8772858B2 (en) | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7811890B2 (en) | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US7851848B2 (en) | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| US7994564B2 (en) | 2006-11-20 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory cells formed in back-end-of line processes |
| US8101989B2 (en) * | 2006-11-20 | 2012-01-24 | Macronix International Co., Ltd. | Charge trapping devices with field distribution layer over tunneling barrier |
| KR100873073B1 (ko) * | 2006-11-24 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치 |
| KR100856701B1 (ko) * | 2006-12-04 | 2008-09-04 | 경북대학교 산학협력단 | 고집적 플래시 메모리 셀 스트링，셀 소자，및 그 제조방법 |
| JP4357526B2 (ja) * | 2006-12-08 | 2009-11-04 | 株式会社東芝 | 不揮発性半導体メモリ装置およびその製造方法 |
| KR101033221B1 (ko) * | 2006-12-29 | 2011-05-06 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| KR101177277B1 (ko) * | 2006-12-29 | 2012-08-24 | 삼성전자주식회사 | 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자 |
| US7450423B2 (en) * | 2007-01-03 | 2008-11-11 | Macronix International Co., Ltd. | Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure |
| KR100843229B1 (ko) * | 2007-01-11 | 2008-07-02 | 삼성전자주식회사 | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 |
| JP4358252B2 (ja) * | 2007-03-27 | 2009-11-04 | 株式会社東芝 | 不揮発性半導体メモリのメモリセル |
| KR100855993B1 (ko) * | 2007-04-03 | 2008-09-02 | 삼성전자주식회사 | 전하 트랩 플래시 메모리 소자 및 그 제조방법 |
| KR100877100B1 (ko) * | 2007-04-16 | 2009-01-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 제조 방법 |
| US8614124B2 (en) * | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US8643124B2 (en) * | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US20090179253A1 (en) * | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US7749838B2 (en) * | 2007-07-06 | 2010-07-06 | Macronix International Co., Ltd. | Fabricating method of non-volatile memory cell |
| KR101338166B1 (ko) * | 2007-07-12 | 2013-12-06 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 소자의 형성 방법 |
| US7795673B2 (en) * | 2007-07-23 | 2010-09-14 | Macronix International Co., Ltd. | Vertical non-volatile memory |
| US20090032861A1 (en) * | 2007-07-30 | 2009-02-05 | Zhong Dong | Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus |
| US7737488B2 (en) | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
| US7838923B2 (en) * | 2007-08-09 | 2010-11-23 | Macronix International Co., Ltd. | Lateral pocket implant charge trapping devices |
| KR20090017040A (ko) * | 2007-08-13 | 2009-02-18 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| EP2026384A3 (en) | 2007-08-13 | 2009-06-10 | Macronix International Co., Ltd. | Charge trapping memory cell with high speed erase |
| US7816727B2 (en) | 2007-08-27 | 2010-10-19 | Macronix International Co., Ltd. | High-κ capped blocking dielectric bandgap engineered SONOS and MONOS |
| US7772072B2 (en) * | 2007-08-28 | 2010-08-10 | Macronix International Co., Ltd. | Method for manufacturing non-volatile memory |
| US20090067256A1 (en) * | 2007-09-06 | 2009-03-12 | Micron Technology, Inc. | Thin gate stack structure for non-volatile memory cells and methods for forming the same |
| US7846793B2 (en) * | 2007-10-03 | 2010-12-07 | Applied Materials, Inc. | Plasma surface treatment for SI and metal nanocrystal nucleation |
| US20090096009A1 (en) * | 2007-10-16 | 2009-04-16 | Promos Technologies Pte. Ltd. | Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate |
| US7643349B2 (en) * | 2007-10-18 | 2010-01-05 | Macronix International Co., Ltd. | Efficient erase algorithm for SONOS-type NAND flash |
| US7848148B2 (en) * | 2007-10-18 | 2010-12-07 | Macronix International Co., Ltd. | One-transistor cell semiconductor on insulator random access memory |
| US20090140318A1 (en) * | 2007-12-03 | 2009-06-04 | Zhong Dong | Nonvolatile memories with higher conduction-band edge adjacent to charge-trapping dielectric |
| US7675775B2 (en) * | 2007-12-05 | 2010-03-09 | Cypress Semiconductor Corporation | Combined volatile nonvolatile array |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US7816726B2 (en) * | 2007-12-20 | 2010-10-19 | Promos Technologies Pte. Ltd. | Nonvolatile memories with laterally recessed charge-trapping dielectric |
| US7973357B2 (en) * | 2007-12-20 | 2011-07-05 | Samsung Electronics Co., Ltd. | Non-volatile memory devices |
| JP2009152498A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | 不揮発性半導体メモリ |
| US20090171650A1 (en) * | 2007-12-27 | 2009-07-02 | Unity Semiconductor Corporation | Non-Volatile memories in interactive entertainment systems |
| US8064255B2 (en) * | 2007-12-31 | 2011-11-22 | Cypress Semiconductor Corporation | Architecture of a nvDRAM array and its sense regime |
| US8059458B2 (en) | 2007-12-31 | 2011-11-15 | Cypress Semiconductor Corporation | 3T high density nvDRAM cell |
| US9153594B2 (en) * | 2008-01-09 | 2015-10-06 | Faquir C. Jain | Nonvolatile memory and three-state FETs using cladded quantum dot gate structure |
| US20090251972A1 (en) * | 2008-04-03 | 2009-10-08 | Yue-Song He | Nonvolatile memory arrays with charge trapping dielectric and with non-dielectric nanodots |
| US20090257263A1 (en) * | 2008-04-15 | 2009-10-15 | Vns Portfolio Llc | Method and Apparatus for Computer Memory |
| US8068370B2 (en) | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US7737487B2 (en) * | 2008-06-06 | 2010-06-15 | Promos Technologies Pte. Ltd. | Nonvolatile memories with tunnel dielectric with chlorine |
| KR101435588B1 (ko) * | 2008-06-23 | 2014-09-25 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조방법 |
| US8735963B2 (en) * | 2008-07-07 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory cells having leakage-inhibition layers |
| JP5459999B2 (ja) | 2008-08-08 | 2014-04-02 | 株式会社東芝 | 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法 |
| US8679962B2 (en) | 2008-08-21 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
| KR20100023284A (ko) * | 2008-08-21 | 2010-03-04 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| US8081516B2 (en) * | 2009-01-02 | 2011-12-20 | Macronix International Co., Ltd. | Method and apparatus to suppress fringing field interference of charge trapping NAND memory |
| KR101512494B1 (ko) | 2009-01-09 | 2015-04-16 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR101068725B1 (ko) * | 2009-02-16 | 2011-09-28 | 한양대학교 산학협력단 | 나노 입자를 구비하는 비휘발성 메모리 소자 및 그의 제조방법 |
| CN101859702B (zh) * | 2009-04-10 | 2016-12-07 | 赛普拉斯半导体公司 | 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 |
| US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
| US9102522B2 (en) * | 2009-04-24 | 2015-08-11 | Cypress Semiconductor Corporation | Method of ONO integration into logic CMOS flow |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8487655B1 (en) | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
| US8179161B1 (en) | 2009-05-05 | 2012-05-15 | Cypress Semiconductor Corporation | Programmable input/output circuit |
| US9612987B2 (en) | 2009-05-09 | 2017-04-04 | Cypress Semiconductor Corporation | Dynamically reconfigurable analog routing circuits and methods for system on a chip |
| KR101624980B1 (ko) | 2009-06-19 | 2016-05-27 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| US7936578B2 (en) * | 2009-08-28 | 2011-05-03 | Arm Limited | Read only memory cell for storing a multiple bit value |
| US9012333B2 (en) * | 2009-09-09 | 2015-04-21 | Spansion Llc | Varied silicon richness silicon nitride formation |
| US10644126B2 (en) | 2009-09-09 | 2020-05-05 | Monterey Research, Llc | Varied silicon richness silicon nitride formation |
| JP2011071240A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体記憶装置、及びその製造方法 |
| US8169835B2 (en) * | 2009-09-28 | 2012-05-01 | Macronix International Co., Ltd. | Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer |
| JP5235930B2 (ja) * | 2010-03-26 | 2013-07-10 | 株式会社東芝 | 半導体記憶装置、及びその製造方法 |
| CN102237366B (zh) * | 2010-04-29 | 2016-06-15 | 旺宏电子股份有限公司 | 具有连续电荷储存介电堆栈的非挥发存储阵列 |
| US8737138B2 (en) | 2010-11-18 | 2014-05-27 | Micron Technology, Inc. | Memory instruction including parameter to affect operating condition of memory |
| US8829592B2 (en) * | 2010-12-14 | 2014-09-09 | Intel Corporation | Non-volatile storage element having dual work-function electrodes |
| TWI534897B (zh) * | 2011-01-14 | 2016-05-21 | 賽普拉斯半導體公司 | 具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊 |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| JP5613105B2 (ja) * | 2011-05-27 | 2014-10-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| CN102810541B (zh) * | 2011-05-30 | 2015-10-14 | 中国科学院微电子研究所 | 一种存储器及其制造方法 |
| US9559216B2 (en) * | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
| CN102969022A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 一种对多位半导体存储器进行编程的方法 |
| CN103094355A (zh) * | 2011-10-28 | 2013-05-08 | 中国科学院微电子研究所 | 一种纳米晶存储器及其制作方法 |
| US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
| JP2013197121A (ja) * | 2012-03-15 | 2013-09-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2013197269A (ja) * | 2012-03-19 | 2013-09-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
| EP3709370A1 (en) * | 2012-03-31 | 2020-09-16 | Longitude Flash Memory Solutions Ltd. | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8987098B2 (en) | 2012-06-19 | 2015-03-24 | Macronix International Co., Ltd. | Damascene word line |
| US10134916B2 (en) * | 2012-08-27 | 2018-11-20 | Micron Technology, Inc. | Transistor devices, memory cells, and arrays of memory cells |
| JP2014053371A (ja) | 2012-09-05 | 2014-03-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US10127150B2 (en) | 2012-11-09 | 2018-11-13 | Sandisk Technologies Llc | Key value addressed storage drive using NAND flash based content addressable memory |
| TW201419534A (zh) * | 2012-11-12 | 2014-05-16 | Nat Applied Res Laboratories | 記憶體元件及其製作方法 |
| CN103545316B (zh) * | 2012-12-31 | 2016-06-15 | 安阳师范学院 | 基于带隙调控的新型电荷陷阱型存储器、其制备方法及应用 |
| US9075424B2 (en) | 2013-03-06 | 2015-07-07 | Sandisk Technologies Inc. | Compensation scheme to improve the stability of the operational amplifiers |
| US8930866B2 (en) * | 2013-03-11 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of converting between non-volatile memory technologies and system for implementing the method |
| US8987800B2 (en) * | 2013-03-14 | 2015-03-24 | International Business Machines Corporation | Semiconductor structures with deep trench capacitor and methods of manufacture |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| US9349742B2 (en) * | 2013-06-21 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory and methods of forming the same |
| US9466715B2 (en) * | 2013-08-30 | 2016-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | MOS transistor having a gate dielectric with multiple thicknesses |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9927470B2 (en) * | 2014-05-22 | 2018-03-27 | Electro Industries/Gauge Tech | Intelligent electronic device having a memory structure for preventing data loss upon power loss |
| US9425055B2 (en) * | 2014-05-28 | 2016-08-23 | Freescale Semiconductor, Inc. | Split gate memory cell with a layer of nanocrystals with improved erase performance |
| JP6334268B2 (ja) * | 2014-05-30 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9391084B2 (en) | 2014-06-19 | 2016-07-12 | Macronix International Co., Ltd. | Bandgap-engineered memory with multiple charge trapping layers storing charge |
| US9666593B2 (en) * | 2014-09-29 | 2017-05-30 | Sandisk Technologies Llc | Alternating refractive index in charge-trapping film in three-dimensional memory |
| GB201418888D0 (en) | 2014-10-23 | 2014-12-10 | Univ Lancaster | Improvements relating to electronic memory devices |
| KR102247914B1 (ko) * | 2014-10-24 | 2021-05-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US9330763B1 (en) | 2014-12-01 | 2016-05-03 | Sandisk Technologies Inc. | Operation modes for an inverted NAND architecture |
| JP6343256B2 (ja) | 2015-05-29 | 2018-06-13 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
| US9721668B2 (en) | 2015-08-06 | 2017-08-01 | Macronix International Co., Ltd. | 3D non-volatile memory array with sub-block erase architecture |
| US9753657B2 (en) * | 2015-09-18 | 2017-09-05 | Sandisk Technologies Llc | Dynamic reconditioning of charge trapped based memory |
| US9401371B1 (en) | 2015-09-24 | 2016-07-26 | Macronix International Co., Ltd. | Sacrificial spin-on glass for air gap formation after bl isolation process in single gate vertical channel 3D NAND flash |
| US11041764B2 (en) * | 2016-02-29 | 2021-06-22 | Washington University | Self-powered sensors for long-term monitoring |
| US9899485B2 (en) * | 2016-06-07 | 2018-02-20 | International Business Machines Corporation | Spatially decoupled floating gate semiconductor device |
| WO2018063207A1 (en) * | 2016-09-29 | 2018-04-05 | Intel Corporation | Resistive random access memory cell |
| KR20180063755A (ko) * | 2016-12-02 | 2018-06-12 | 삼성전자주식회사 | 반도체 소자 |
| US9899410B1 (en) | 2016-12-13 | 2018-02-20 | Sandisk Technologies Llc | Charge storage region in non-volatile memory |
| US9978772B1 (en) * | 2017-03-14 | 2018-05-22 | Micron Technology, Inc. | Memory cells and integrated structures |
| JP6882054B2 (ja) * | 2017-05-01 | 2021-06-02 | ローム株式会社 | 不揮発性半導体記憶装置 |
| US10043819B1 (en) | 2017-05-17 | 2018-08-07 | Macronix International Co., Ltd. | Method for manufacturing 3D NAND memory using gate replacement, and resulting structures |
| US20190013387A1 (en) | 2017-07-05 | 2019-01-10 | Micron Technology, Inc. | Memory cell structures |
| US10153039B1 (en) | 2017-07-05 | 2018-12-11 | Micron Technology, Inc. | Memory cells programmed via multi-mechanism charge transports |
| US10276576B2 (en) | 2017-07-05 | 2019-04-30 | Micron Technology, Inc. | Gated diode memory cells |
| US10153348B1 (en) * | 2017-07-05 | 2018-12-11 | Micron Technology, Inc. | Memory configurations |
| US10411026B2 (en) | 2017-07-05 | 2019-09-10 | Micron Technology, Inc. | Integrated computing structures formed on silicon |
| US10262736B2 (en) | 2017-07-05 | 2019-04-16 | Micron Technology, Inc. | Multifunctional memory cells |
| US10176870B1 (en) | 2017-07-05 | 2019-01-08 | Micron Technology, Inc. | Multifunctional memory cells |
| US10153381B1 (en) | 2017-07-05 | 2018-12-11 | Micron Technology, Inc. | Memory cells having an access gate and a control gate and dielectric stacks above and below the access gate |
| US10297493B2 (en) | 2017-07-05 | 2019-05-21 | Micron Technology, Inc. | Trench isolation interfaces |
| US10374101B2 (en) | 2017-07-05 | 2019-08-06 | Micron Technology, Inc. | Memory arrays |
| US10629749B2 (en) | 2017-11-30 | 2020-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of treating interfacial layer on silicon germanium |
| US11195089B2 (en) | 2018-06-28 | 2021-12-07 | International Business Machines Corporation | Multi-terminal cross-point synaptic device using nanocrystal dot structures |
| KR20200134818A (ko) * | 2019-05-23 | 2020-12-02 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US11056571B2 (en) * | 2019-06-18 | 2021-07-06 | Micron Technology, Inc. | Memory cells and integrated structures |
| KR20210075515A (ko) * | 2019-12-13 | 2021-06-23 | 엘지디스플레이 주식회사 | 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법 |
| TWI767512B (zh) * | 2020-01-22 | 2022-06-11 | 美商森恩萊斯記憶體公司 | 薄膜儲存電晶體中冷電子抹除 |
| CN114283867B (zh) * | 2021-12-24 | 2024-05-24 | 北京大学 | 一种提高基于金属隧穿结的存储器耐久性的方法 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4217601A (en) | 1979-02-15 | 1980-08-12 | International Business Machines Corporation | Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure |
| JPS5642375A (en) * | 1979-08-31 | 1981-04-20 | Fujitsu Ltd | Semiconductor nonvolatile memory |
| JP3488236B2 (ja) * | 1992-12-11 | 2004-01-19 | インテル・コーポレーション | 複合ゲート電極を有するｍｏｓトランジスタ |
| JPH07135263A (ja) * | 1993-06-29 | 1995-05-23 | Sony Corp | 半導体メモリ装置 |
| JPH0758225A (ja) * | 1993-08-10 | 1995-03-03 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその形成方法 |
| US6122191A (en) * | 1996-05-01 | 2000-09-19 | Cypress Semiconductor Corporation | Semiconductor non-volatile device including embedded non-volatile elements |
| US6054734A (en) * | 1996-07-26 | 2000-04-25 | Sony Corporation | Non-volatile memory cell having dual gate electrodes |
| US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
| KR100351450B1 (ko) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP3871104B2 (ja) * | 2000-04-24 | 2007-01-24 | 日本電気株式会社 | 半導体装置及びその駆動方法 |
| ATE524833T1 (de) * | 2001-04-27 | 2011-09-15 | Imec | Isolierende sperrschicht |
| JP4059473B2 (ja) * | 2001-08-09 | 2008-03-12 | 株式会社ルネサステクノロジ | メモリカード及びメモリコントローラ |
| JP2003068893A (ja) * | 2001-08-28 | 2003-03-07 | Hitachi Ltd | 不揮発性記憶素子及び半導体集積回路 |
| US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
| US6586797B2 (en) * | 2001-08-30 | 2003-07-01 | Micron Technology, Inc. | Graded composition gate insulators to reduce tunneling barriers in flash memory devices |
| US7476925B2 (en) * | 2001-08-30 | 2009-01-13 | Micron Technology, Inc. | Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators |
| DE10158019C2 (de) * | 2001-11-27 | 2003-09-18 | Infineon Technologies Ag | Floatinggate-Feldeffekttransistor |
| US6784480B2 (en) * | 2002-02-12 | 2004-08-31 | Micron Technology, Inc. | Asymmetric band-gap engineered nonvolatile memory device |
| JP2004006549A (ja) * | 2002-06-03 | 2004-01-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置における情報の消去方法 |
| US7005697B2 (en) * | 2002-06-21 | 2006-02-28 | Micron Technology, Inc. | Method of forming a non-volatile electron storage memory and the resulting device |
| JP2004047606A (ja) * | 2002-07-10 | 2004-02-12 | Sony Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
| US7127598B2 (en) * | 2002-12-19 | 2006-10-24 | Kabushiki Kaisha Toshiba | Semiconductor device comprising transition detecting circuit and method of activating the same |
| KR100763897B1 (ko) * | 2002-12-23 | 2007-10-05 | 삼성전자주식회사 | 나노도트를 가지는 메모리 제조방법 |
| JP4489359B2 (ja) * | 2003-01-31 | 2010-06-23 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| JP4955907B2 (ja) * | 2003-02-26 | 2012-06-20 | シャープ株式会社 | メモリ素子 |
| KR100885910B1 (ko) * | 2003-04-30 | 2009-02-26 | 삼성전자주식회사 | 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법 |
| EP1487013A3 (en) * | 2003-06-10 | 2006-07-19 | Samsung Electronics Co., Ltd. | SONOS memory device and method of manufacturing the same |
| KR100579844B1 (ko) * | 2003-11-05 | 2006-05-12 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US20050167734A1 (en) * | 2004-01-20 | 2005-08-04 | The Regents Of The University Of California | Flash memory devices using large electron affinity material for charge trapping |
| US7209390B2 (en) * | 2004-04-26 | 2007-04-24 | Macronix International Co., Ltd. | Operation scheme for spectrum shift in charge trapping non-volatile memory |
| US7208793B2 (en) * | 2004-11-23 | 2007-04-24 | Micron Technology, Inc. | Scalable integrated logic and non-volatile memory |
| US7158420B2 (en) * | 2005-04-29 | 2007-01-02 | Macronix International Co., Ltd. | Inversion bit line, charge trapping non-volatile memory and method of operating same |
| US7279740B2 (en) * | 2005-05-12 | 2007-10-09 | Micron Technology, Inc. | Band-engineered multi-gated non-volatile memory device with enhanced attributes |
| US7636257B2 (en) * | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
| US7402850B2 (en) * | 2005-06-21 | 2008-07-22 | Micron Technology, Inc. | Back-side trapped non-volatile memory device |
| US7829938B2 (en) * | 2005-07-14 | 2010-11-09 | Micron Technology, Inc. | High density NAND non-volatile memory device |
-
2005
- 2005-05-17 US US11/131,006 patent/US7612403B2/en active Active
-
2006
- 2006-05-17 EP EP06770539A patent/EP1886356A1/en not_active Withdrawn
- 2006-05-17 TW TW095117457A patent/TWI305947B/zh active
- 2006-05-17 CN CN2006800260534A patent/CN101223646B/zh active Active
- 2006-05-17 WO PCT/US2006/019176 patent/WO2006125051A1/en active Application Filing
- 2006-05-17 KR KR1020077029519A patent/KR100978435B1/ko active IP Right Grant
- 2006-05-17 JP JP2008512494A patent/JP2008541487A/ja active Pending
-
2008
- 2008-10-08 US US12/247,608 patent/US8129243B2/en active Active
-
2012
- 2012-03-01 US US13/409,832 patent/US8802526B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080014873A (ko) | 2008-02-14 |
| JP2008541487A (ja) | 2008-11-20 |
| TW200644172A (en) | 2006-12-16 |
| US20060261401A1 (en) | 2006-11-23 |
| EP1886356A1 (en) | 2008-02-13 |
| CN101223646B (zh) | 2012-02-15 |
| WO2006125051A1 (en) | 2006-11-23 |
| KR100978435B1 (ko) | 2010-08-30 |
| US8129243B2 (en) | 2012-03-06 |
| US7612403B2 (en) | 2009-11-03 |
| US20090035904A1 (en) | 2009-02-05 |
| US20120164804A1 (en) | 2012-06-28 |
| US8802526B2 (en) | 2014-08-12 |
| CN101223646A (zh) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI305947B (en) | A novel low power non-volatile memory and gate stack | |
| TWI314361B (en) | High density nand non-volatile memory device | |
| TWI373846B (en) | Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells | |
| US7851827B2 (en) | Back-side trapped non-volatile memory device | |
| CN110268523A (zh) | 3d半导体装置及结构 | |
| US8193568B2 (en) | Nanocrystal based universal memory cells, and memory cells | |
| TWI308763B (en) | Method for operating single-poly non-volatile memory device | |
| TWI300565B (en) | Methods of operating p-channel non-volatile devices | |
| TWI287868B (en) | Single-poly non-volatile memory device | |
| US20060267072A1 (en) | Scalable high density non-volatile memory cells in a contactless memory array | |
| TW201001622A (en) | Floating gate memory device with interpoly charge trapping structure | |
| TW201039437A (en) | Bandgap engineered charge trapping memory in two-transistor NOR architecture | |
| EP2166571A1 (en) | Memory device and its reading method | |
| TW201135919A (en) | Nonvolatile memory array with continuous charge storage dielectric stack | |
| TWI263343B (en) | Non-volatile memory and fabrication and operation of the same | |
| KR20100042955A (ko) | 전하 트랩 영역을 이용한 멀티-레벨-셀 비휘발성 메모리 소자 |