CN103545316B - 基于带隙调控的新型电荷陷阱型存储器、其制备方法及应用 - Google Patents
基于带隙调控的新型电荷陷阱型存储器、其制备方法及应用 Download PDFInfo
- Publication number
- CN103545316B CN103545316B CN201210597011.3A CN201210597011A CN103545316B CN 103545316 B CN103545316 B CN 103545316B CN 201210597011 A CN201210597011 A CN 201210597011A CN 103545316 B CN103545316 B CN 103545316B
- Authority
- CN
- China
- Prior art keywords
- band gap
- accumulation layer
- layer
- control
- charge trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于带隙调控的新型电荷陷阱型存储器件的制备方法，利用带隙调控的(ZrO2)x(Al2O3)1-x薄膜作为存储层，可用于信息存储和其它种类的集成电路中。带隙调控的(ZrO2)x(Al2O3)1-x具有如下特点：通过控制沉积过程每一种金属源的循环次数，调节存储层中Al的含量。使存储层中Al的含量先增大后减小，从而得到先增大后减小的存储层带隙。进入存储层的电子首先被浅能级的陷阱俘获，由于存储层带隙呈现先增大后减小的形状，电子有更多的机会通过侧向迁移跃迁到深能级陷阱。并且存储层带隙中间位置的势垒，使进入存储层的电子主要被限制在靠近隧穿层一侧，从而提高了存储器件的保持能力和编写速度。
Description
技术领域
本发明涉及一种电荷陷阱型存储器件、其制备方法及应用。
背景技术
自从非易失性半导体存储器诞生以来，浮栅型存储器一直是存储器市场上的主流产品，随着半导体器件特征尺寸逐渐缩小和集成度的不断提高，浮栅型非易失性存储器件已经很难满足存储器的微型化要求。特别是当半导体器件的特征尺寸减小到22nm以后，基于传统的浮栅型存储技术将走到物理和技术的极限。为了解决这一难题，多晶硅-氧化物-氮化物-氧化物-硅(SONOS)型半导体存储器件被广泛地研究。在这类器件中，电子被Si3N4存储层中分立的陷阱捕获，起到存储的效果。由于，这些陷阱彼此分离，所以隧穿层中的缺陷不能泄露全部的存储电子，器件的保持性能得到改善，从而克服了传统浮栅型存储器件的弊端。但是，SONOS型半导体存储器件有一个致命的缺点，即当隧穿层厚度减小后，器件的编写速度加快，而数据保持能力下降；当隧穿层厚度增加后，数据保持能力提高，而器件的编写速度降低。因此，需找一种既能提高编写速度又不影响数据保持能力的存储器件成为众多半导体行业工作者研究的热点。
采用高介电常数(high-k)的伪二元氧化物材料作为场效应晶体管中的栅介质层可以在保证对沟道有相同控制能力的条件下，栅介质层的物理厚度增大，于是，栅层与沟道间的直接隧穿电流将大大减小。正是基于这点考虑，许多研究人员试图利用high-k材料作为存储器中的电荷存储层，来提高器件的存储性能。到目前为止，大部分研究均集中在成分均匀的high-k存储层，关于成分变化的存储层研究很少。从器件的能带排列角度进行分析，一种合适的能带排列应该满足以下几个条件：1.存储层与隧穿层和阻挡层的界面处应具有大的能带补偿，以保持器件在低温下的数据保持能力。2.存储层中要有足够多的陷阱，满足大容量存储的需要。3.存储层中要有足够多的深能级陷阱，以提高器件在高温下的数据保持能力。4.器件的能带排列要尽可能的阻止进入存储层的电子向阻挡层泄漏。综合以上几点考虑，我们发明了一种基于带隙调控的新型电荷陷阱型存储器。利用原子层沉积(ALD)和脉冲激光沉积(PLD)沉积生长high-k伪二元氧化物存储层，通过改变每一种金属源的沉积次数，控制存储层的带隙，从而达到调控存储器件性能的目的。
发明内容
本发明提供了一种基于带隙调控的电荷陷阱型存储器件的制备方法，操作简单，作为提高器件存储性能的带隙形状易于控制。
本发明还提供上述制备方法得到的带隙调控的电荷陷阱型存储器件。
本发明还提供上述制备方法得到的带隙调控的电荷陷阱型存储器件在信息存储和非易失性半导体存储器件中的应用。
所述非易失性带隙调控电荷陷阱存储器件的制备方法包括以下步骤：
a)将硅(Si)衬底放入适量丙酮中，超声清洗后，用去离子水超声清洗，漂洗掉衬底表面残留的杂质，然后用高纯氮气吹干后放入反应腔以备沉积薄膜；
b)在衬底表面形成隧穿层；
c)在隧穿层上制备伪二元高介电常数薄膜(M)x(Al2O3)1-x作为存储层，其中1≥x≥0，M为ZrO2或HfO2。优选M为ZrO2。通过调节沉积次数，使x值从1开始逐渐减小，当x＝x0时停止，其中，1＞x0＞0；而后使x值再逐渐增大，当x＝1时停止；
d)在存储层上形成阻挡层；
本发明基于伪二元高介电常数材料作为存储层，通过调节每一种金属源的沉积次数，使x值从1开始逐渐减小，当x＝x0时停止，其中，1＞x0＞0；而后使x值再逐渐增大，当x＝1时停止；这样，使得存储层中的Al含量呈现先增大后减小的趋势。由于存储层薄膜的带隙高度随着Al含量的增加而增加，所以得到的存储层带隙表现出先增大后减小的形状。通过控制Al原子在存储层中含量的变化，实现了对带隙的调控；作为常识，为了能够达到提高存储器件性能的目的，x0的范围有一定限制，优选c)步骤的x0＝0.2。本领域技术人员可根据具体情况，选择合适的x0值。
在隧穿层上形成(M)x(Al2O3)1-x薄膜的方法优选为：以(ZrO2)x(Al2O3)1-x作为存储层，ZrCl4和Al(CH3)3作为金属源，利用原子层沉积生长(ZrO2)x(Al2O3)1-x薄膜，沉积温度控制在300℃。
优选所述隧穿层为SiO2，阻挡层为Al2O3，进一步优选所述隧穿层、存储层和阻挡层的厚度分别为4nm、10nm和12nm。
衬底采用Si，优选p-Si，电阻率3～20Ω·cm。
当然，本发明还应在阻挡层上面沉积铂、铝、TaN或者HfN等公知材料作为上电极，优选铂作为电极。
上述制备方法所得带隙调控的电荷陷阱型存储器件，包含顺序连接的隧穿层、存储层和阻挡层，利用带隙调控的(ZrO2)x(Al2O3)1-x为存储层，高分辨透射电子显微结构如图1所示。
上述制备方法所得电荷陷阱型存储器件在信息存储和非易失性半导体存储器件中的应用，可以用器件的能带排列解释，如图2所示：
a)当铂电极相对与Si衬底施加一个正电压，电场由铂电极指向Si衬底。随着施加电压的增加，电场强度不断增加。Si衬底表面达到反型，形成表面电子通道，电子在电场作用下隧穿过SiO2隧穿层，进入到(ZrO2)x(Al2O3)1-x存储层，该过程就是该非易失性电荷捕获型存储器件的写入过程。
b)进入存储层的电子首先被浅能级的陷阱俘获，由于存储层的带隙呈现先增大后减小的形状，这就使电子有更多的机会通过侧向迁移跃迁到深能级陷阱。并且，存储层的带隙在中间处有一个势垒峰值，从而使进入存储层的电子很难越过势垒，向阻挡层方向移动。
c)当切断电源，电子被存储在(ZrO2)x(Al2O3)1-x存储层中，从而起到电荷存储的效果。作为该领域的常识，被存储层俘获的电子主要有陷阱-带隧穿和热激发隧穿两种漏电方式。低于50℃，陷阱-带隧穿机制占主导地位，而当温度高于50℃后，热激发成为主要漏电方式。
存储层与隧穿层界面处的导带补偿越大，陷阱-带隧穿几率越小；存储层中被深能级陷阱俘获的电子越多，热激发漏电的几率越小。上述方法制备的带隙调控的电荷陷阱存储器件不仅具有大的导带补偿，而且存在更多的深能级电子，从而器件的数据保持能力得到提高。
上述方法制备的带隙调控的电荷陷阱存储器能够很好的提高器件的写入速度，如图3所示。
a)铂电极相对与Si衬底施加一个短时间正脉冲电压，如图3(a)，Si衬底的电子在电场的作用下，注入到存储层当中，该操作为电荷陷阱存储器的写入过程。作为该领域的技术常识，器件的写入速度取决于注入电子密度(J注入电子)与穿过阻挡层的泄漏电子密度(J泄漏电子)之间的动态平衡。由于带隙调控的(ZrO2)x(Al2O3)1-x存储层的导带呈现先增大后减小的趋势，使注入到存储层的电子很大程度的被限制在靠近隧穿层一侧，降低了泄漏的几率，因此提高了器件的写入速度。
b)铂电极相对与Si衬底施加一个短时间负脉冲电压，如图3(b)，Si衬底的空穴在电场的作用下，注入到存储层当中，该操作为电荷陷阱存储器的擦除过程。同理，擦除速度的提高同样取决于注入空穴密度(J注入空穴)和泄漏空穴密度(J泄漏空穴)密度之间的平衡。由于带隙调控的(ZrO2)x(Al2O3)1-x存储层的价带呈现先增大后减小的趋势，使注入的空穴主要被限制在靠近隧穿层一侧，降低了泄漏的几率，从而提高了器件的擦除速度。
使用该方法制备的带隙调控的电荷陷阱存储器具有以下有益效果：
a)图4显示了，不同测试温度下，器件的经过104秒后的电荷保持能力。从图中可以看出，相比于纯的氧化锆(ZrO2)作为存储层，利用带隙调控的(ZrO2)x(Al2O3)1-x氧化物薄膜作为存储层能够显著地提高器件的电荷保持性能。这主要是由于带隙调控的(ZrO2)x(Al2O3)1-x存储层的能带呈现先增大后减小的趋势，使注入的电子有更多的几率通过侧向迁移跃迁到深能级陷阱，从而提高了器件的电荷保持能力。
b)从图5(a)可以看出，在相同的写入时间的情况下，相比于纯的氧化锆(ZrO2)作为存储层，利用带隙调控的(ZrO2)x(Al2O3)1-x氧化物薄膜作为存储层具有更大的平带电压。
c)图5(b)显示，在相同的擦除时间的情况下，相比于纯的氧化锆(ZrO2)作为存储层，利用带隙调控的(ZrO2)x(Al2O3)1-x氧化物薄膜作为存储层具有更大的平带电压。这主要是由于带隙调控的(ZrO2)x(Al2O3)1-x存储层，使注入的电荷主要被限制在靠近隧穿层一侧，降低了在阻挡层处的泄漏，从而提高了器件的写入和擦除速度。
附图说明
图1：基于带隙调控的电荷陷阱型存储器件的高分辨透射电子显微结构图。其中，紧邻Si沉底的SiO2作为隧穿层，带隙调控的(ZrO2)x(Al2O3)1-x薄膜作为存储层，Al2O3作为存储层。
图2：基于带隙调控的电荷陷阱型存储器件的能带排列示意图，其中，电场由铂电极指向Si衬底。
图3：基于带隙调控的电荷陷阱型存储器件不同状态下的能带排列示意图(a)写入状态，其中J注入电子和J泄漏电子分别代表注入和泄漏出器件的电子密度；(b)擦除状态，其中J注入空穴和J泄漏空穴分别代表注入和泄漏出器件的空穴密度。
图4：ZrO2和带隙调控的(ZrO2)x(Al2O3)1-x薄膜分别作为存储层时电荷陷阱存储器的电荷保持能力。其中，x轴表示测试温度(单位为℃)，y轴表示器件的电荷损失百分数。
图5：ZrO2和带隙调控的(ZrO2)x(Al2O3)1-x薄膜分别作为存储层时电荷陷阱存储器的写入和擦除速度。其中，x轴表示写入和擦出的时间(单位为秒)，y轴表示平带电压(单位为伏特)。
具体实施方式
实施例1：基于p-Si衬底，以带隙调控的(ZrO2)x(Al2O3)1-x薄膜作为存储层的电荷陷阱存储器件的制备过程具体如下：
(a)将p-Si衬底将衬底放入适量丙酮中，超声清洗后，用去离子水超声清洗，漂洗掉衬底表面残留的杂质。然后衬底放入氢氟酸中浸泡，去除表面氧化物，再使用去离子水超声清洗，
用高纯氮气吹干后放入原子层沉积腔体内以备沉积薄膜。
(b)将清洗后的p-Si衬底置于氧化炉中氧化，控制氧化的时间和温度，使p-Si衬底表面形成一层4nm厚的SiO2隧穿层。
(c)当隧穿层生长结束，利用原子层沉积在SiO2隧穿层表面沉积带隙调控的(ZrO2)x(Al2O3)1-x存储层，其中，ZrCl4和Al(CH3)3作为金属源，O3作为氧源，沉积温度控制在300℃。通过调控每一种金属源的沉积次数，控制x值。使x值从1开始逐渐减小，当x＝x0时停止，其中，1＞x0＞0；而后使x值再逐渐增大，当x＝1时停止；这样，使得存储层中的Al含量呈现先增大后减小的趋势。由于存储层薄膜的带隙高度随着Al含量的增加而增加，所以得到的存储层带隙表现出先增大后减小的形状。通过控制Al原子在存储层中含量的变化，实现了对带隙的调控，存储层的厚度控制在10nm。
(d)存储层沉积结束，利用原子层沉积在其表面沉积一层12nm厚的Al2O3介质层，作为阳挡层，其中Al(CH3)3作为金属源，O3作为氧源。
(e)上述制备过程结束后，将器件置于快速退火炉中，在900℃，氮气气氛中退火30秒。
(f)铂作为上电极，通过磁控溅射的方法沉积在经过退火处理的器件上面。在Si沉底侧面涂覆上一层导电银胶作为下电极。
对照实施例1：基于p-Si衬底，以ZrO2薄膜作为存储层的电荷陷阱存储器件的制备过程具体如下：
(a)将p-Si衬底将衬底放入适量丙酮中，超声清洗后，用去离子水超声清洗，漂洗掉衬底表面残留的杂质。然后衬底放入氢氟酸中浸泡，去除表面氧化物，再使用去离子水超声清洗，用高纯氮气吹干后放入原子层沉积腔体内以备沉积薄膜。
(b)将清洗后的p-Si衬底置于氧化炉中氧化，控制氧化的时间和温度，使p-Si衬底表面形成一层4nm厚的SiO2隧穿层。
(c)当隧穿层生长结束，利用原子层沉积在SiO2隧穿层表面沉积ZrO2存储层，其中ZrCl4作为金属源，O3作为氧源，沉积温度控制在300℃。控制ZrO2薄膜厚度为10nm。
(d)ZrO2存储层沉积结束，在其表面沉积一层12nm厚的Al2O3介质层作为阻挡层，其中Al(CH3)3作为金属源，O3作为氧源。
(e)上述制备过程结束后，将器件置于快速退火炉中，在900℃，氮气气氛中退火30秒。
(f)铂作为上电极，通过磁控溅射的方法沉积在经过退火处理的器件上面。在Si沉底侧面涂覆上一层导电银胶作为下电极。
Claims (6)
1.一种基于带隙调控的新型电荷陷阱型存储器的制备方法，其特征在于具体步骤如下：
a)利用热氧化方法在硅(Si)衬底表面生长一层SiO2，作为隧穿层；
b)以ZrCl4和Al(CH3)3作为沉积过程的金属源，O3作为氧源，利用原子层沉积方法在SiO2表面反应生成带隙调控的(ZrO2)x(Al2O3)1-x，形成存储层；通过调控沉积过程中每一种金属源的循环次数，控制x值，使x值从1开始逐渐减小，当x＝x0时停止，其中，1＞x0＞0；而后使x值再逐渐增大，当x＝1时停止；这样，使得存储层中的Al含量呈现先增大后减小的趋势，由于存储层薄膜的带隙高度随着Al含量的增加而增加，所以得到的存储层带隙表现出先增大后减小的形状，通过控制Al原子在存储层中含量的变化，实现了对(ZrO2)x(Al2O3)1-x存储层带隙的调控；
c)以Al(CH3)3作为金属源，O3作为氧源，利用原子层沉积方法在(ZrO2)x(Al2O3)1-x存储层表面沉积一层Al2O3作为阻挡层。
2.如权利要求1所述的基于带隙调控的电荷陷阱型存储器的制备方法，其特征在于所述原子层沉积方法的具体方法为：控制ZrCl4和Al(CH3)3金属源沉积的次数，调节存储层中Al的含量，使存储层的带隙呈现先增大后减小的趋势，得到先增大后减小的带隙形状。
3.如权利要求1或2所述的基于带隙调控的电荷陷阱型存储器的制备方法，其特征在于存储层中的x0＝0.2。
4.权利要求1-3中任一项制备方法所得电荷陷阱型存储器件，其特征在于包含顺序连接的SiO2隧穿层、带隙调控的(ZrO2)x(Al2O3)1-x存储层和Al2O3阻挡层。
5.如权利要求4所述的电荷陷阱型存储器件，其特征在于以Si为衬底，Pt为上电极，所述电荷陷阱型存储器件的结构为Si/SiO2/带隙调控的(ZrO2)x(Al2O3)1-x/Al2O3/Pt。
6.权利要求4或5所述的基于带隙调控的电荷陷阱型存储器件在信息存储和非易失性半导体存储器件中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210597011.3A CN103545316B (zh) | 2012-12-31 | 2012-12-31 | 基于带隙调控的新型电荷陷阱型存储器、其制备方法及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210597011.3A CN103545316B (zh) | 2012-12-31 | 2012-12-31 | 基于带隙调控的新型电荷陷阱型存储器、其制备方法及应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103545316A CN103545316A (zh) | 2014-01-29 |
| CN103545316B true CN103545316B (zh) | 2016-06-15 |
Family
ID=49968619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210597011.3A Active CN103545316B (zh) | 2012-12-31 | 2012-12-31 | 基于带隙调控的新型电荷陷阱型存储器、其制备方法及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545316B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047916B (zh) * | 2019-03-14 | 2021-02-02 | 南京大学 | 一种硅基电荷俘获型存储器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101084579A (zh) * | 2004-12-23 | 2007-12-05 | 海力士半导体有限公司 | 形成介电膜的方法和利用该方法在半导体器件中形成电容器的方法 |
| CN102208346A (zh) * | 2011-04-22 | 2011-10-05 | 南京大学 | 非易失性电荷捕获型存储器件、其制备方法及应用 |
| CN102231365A (zh) * | 2010-12-09 | 2011-11-02 | 南京大学 | 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612403B2 (en) * | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
-
2012
- 2012-12-31 CN CN201210597011.3A patent/CN103545316B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101084579A (zh) * | 2004-12-23 | 2007-12-05 | 海力士半导体有限公司 | 形成介电膜的方法和利用该方法在半导体器件中形成电容器的方法 |
| CN102231365A (zh) * | 2010-12-09 | 2011-11-02 | 南京大学 | 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用 |
| CN102208346A (zh) * | 2011-04-22 | 2011-10-05 | 南京大学 | 非易失性电荷捕获型存储器件、其制备方法及应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103545316A (zh) | 2014-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tan et al. | Over-erase phenomenon in SONOS-type flash memory and its minimization using a hafnium oxide charge storage layer | |
| US7879738B2 (en) | Charge trapping dielectric structure for non-volatile memory | |
| JP4489359B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100674965B1 (ko) | 지우기 특성이 개선된 메모리 소자의 제조 방법 | |
| EP2442364A1 (en) | Gate stack structure for semiconductor flash memory device and preparation method thereof | |
| WO2006112793A1 (en) | Nonvolatile flash memory device and method for producing the same | |
| US7795159B2 (en) | Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same | |
| CN101689547B (zh) | 存储元件及其读取方法 | |
| CN102231365B (zh) | 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用 | |
| CN104882490B (zh) | 一种基于金属异质量子点的浮栅存储器的制备方法 | |
| Kim et al. | Visible light-erasable oxide FET-based nonvolatile memory operated with a deep trap interface | |
| CN103545316B (zh) | 基于带隙调控的新型电荷陷阱型存储器、其制备方法及应用 | |
| Padmanabhan et al. | Dynamical properties of optically sensitive metal-insulator-semiconductor nonvolatile memories based on Pt nanoparticles | |
| US7528039B2 (en) | Method of fabricating flash memory | |
| JP4703116B2 (ja) | 記憶素子およびその製造方法 | |
| Wu et al. | A robust data retention characteristic of sol–gel-derived nanocrystal memory by hot-hole trapping | |
| KR101163720B1 (ko) | Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 | |
| KR20090017040A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR101065060B1 (ko) | 전하 트랩형 비휘발성 메모리 | |
| Zhang et al. | Modified Potential Well Formed by $\hbox {Si/SiO} _ {2}/\hbox {TiN/TiO} _ {2}/\hbox {SiO} _ {2}/\hbox {TaN} $ for Flash Memory Application | |
| KR101149572B1 (ko) | 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 | |
| KR100996292B1 (ko) | ＡｌＯ－이온 주입에 의해 Ａｌ２Ｏ３에 형성한 트랩을 전하 저장준위로 이용한 비휘발성 메모리소자 및 그 제조방법 | |
| Shih et al. | Charge‐Trapping Devices Using Multilayered Dielectrics for Nonvolatile Memory Applications | |
| Skeparovski et al. | Reduction of Interface States Stress Generation by Oxygen Annealing of ALD Nanolaminated HfO2/Al2O3 Dielectric Stacks for Charge Trapping Devices | |
| KR101111255B1 (ko) | 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |