TW201419534A - 記憶體元件及其製作方法 - Google Patents

記憶體元件及其製作方法 Download PDF

Info

Publication number
TW201419534A
TW201419534A TW101142092A TW101142092A TW201419534A TW 201419534 A TW201419534 A TW 201419534A TW 101142092 A TW101142092 A TW 101142092A TW 101142092 A TW101142092 A TW 101142092A TW 201419534 A TW201419534 A TW 201419534A
Authority
TW
Taiwan
Prior art keywords
layer
oxide layer
substrate
quantum dots
memory device
Prior art date
Application number
TW101142092A
Other languages
English (en)
Inventor
Jia-Min Shieh
Yu-Chung Lien
Wen-Hsien Huang
Chang-Hong Shen
min-cheng Chen
Ci-Ling Pan
Original Assignee
Nat Applied Res Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Applied Res Laboratories filed Critical Nat Applied Res Laboratories
Priority to TW101142092A priority Critical patent/TW201419534A/zh
Priority to US13/744,594 priority patent/US20140131716A1/en
Publication of TW201419534A publication Critical patent/TW201419534A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種記憶體元件，包括：基材、穿隧氧化層、電荷捕捉層、複數個導電量子點、阻絕氧化層、金屬閘極以及源極/汲極結構。穿隧氧化層位於基材上方，且厚度實質小於或等於2奈米(nm)。電荷捕捉層位於穿隧氧化層上方。複數個導電量子點鑲嵌於電荷捕捉層之中。阻絕氧化層位於電荷捕捉層上方。金屬閘極位於阻絕氧化層上方，其材質為鋁(Al)、銅(Cu)、氮化鉭(TaN)、氮化鈦(TiN)、鋁矽銅(Al-Si-Cu)合金或上述之任意組合。源極/汲極結構位於基材之中。

Description

記憶體元件及其製作方法
本發明是有關於一種記憶體元件及其製作方法，且特別是有關於一種具有金屬閘極之記憶體元件及其製作方法。
非揮發性記憶體元件，具有在斷電狀態下仍具有儲存數據的功能，且具有系統可重複寫入、堅固耐用、高密度、低耗電、小體積極平價等優點。因此，目前已被業界所廣泛使用。習知的非揮發性記憶體元件，一般可區分為浮置閘結構和矽-氧化矽-氮化矽-氧化矽-矽結構(以下簡稱SONOS結構)。其中，浮置閘結構係應用源極注入(Source-Side Injection，SSI)或穿隧效應(tunneling effect)，將熱電子儲存於浮置閘結構內。
然而，隨著關鍵尺寸逐漸縮小，熱電子易沿著選擇閘極通道(select gate channel)產生擊穿(punching through)問題，使得浮置閘結構的應用受到限制。SONOS結構則係應用源極注入將熱電子儲存於氮化矽層之中。和浮置閘結構相比，SONOS結構具有製程簡單、關鍵尺寸較小、可克服汲極引發導通效應(drain-induced turn-on)、可多層載子儲存(multi-level storage)，可排除浮動閘極偶和效應(floating gate coupling effect)等優勢。因此有逐漸取代浮置閘結構的趨勢。
然而，習知的SONOS非揮發性記憶體元件，在提升非揮發型記憶體的寫入/抹除速度，降低電壓操作、增進元件可靠度等問題上，仍存在有相當大的改進空間。
因此有需要提供一種先進的非揮發性記憶體元件及其製 作方法，解決習知技術所面臨的問題。
本發明的其中一個面向，是在提供一種記憶體元件，包括：基材、穿隧氧化層、電荷捕捉層、複數個導電量子點(quantum dot)、阻絕氧化層、金屬閘極以及源極/汲極結構。穿隧氧化層位於基材上方，且厚度實質小於或等於2奈米(nm)。電荷捕捉層位於穿隧氧化層上方。複數個導電量子點，鑲嵌於電荷捕捉層之中。阻絕氧化層位於電荷捕捉層上方。金屬閘極位於阻絕氧化層上方，其材質為鋁(Al)、銅(Cu)、氮化鉭(TaN)、氮化鈦(TiN)、鋁矽銅(Al-Si-Cu)合金或上述之任意組合。源極/汲極結構，位於基材之中。
在本發明的一實施例之中，基材係一種矽基材或一種絕緣層上附矽(Silicon On Insulator，SOI)基材。
在本發明的一實施例之中，穿隧氧化層為二氧化矽材質層；電荷捕捉層為氮化矽材質層。
在本發明的一實施例之中，阻絕氧化層為金屬氧化物材質層或二氧化矽材質層。
在本發明的一實施例之中，這些導電量子點，係選自於由複數個半導體量子點、複數個金屬量子點，以及上述之任意組合所組成之一族群。
在本發明的一實施例之中，這些導電量子點為複數個矽量子點，平均粒徑實質介於2 nm至4 nm之間。
在本發明的一實施例之中，非揮發性記憶體元件，更包括：位於基材與穿隧氧化層之間的通道層，以及位於基材與通道層之間的隔離層。在本發明的一實施例之中，通道層是多晶矽材 質層；隔離層是二氧化矽材質層。
在本發明的一實施例之中，記憶體元件可以是三維堆疊型記憶體元件、超薄通道層記憶體元件、矽奈米線記憶體元件、奈米碳管記憶體元件或是鰭鰈式記憶體元件。
本發明的另一個面向，是在提供一種記憶體元件的製作方法，包括下述步驟：首先，於基材上方，形成穿隧氧化層、電荷捕捉層以及阻絕氧化層，並使複數個導電量子點鑲嵌於電荷捕捉層之中。之後，再於阻絕氧化層上方，形成材質為鋁(Al)、銅(Cu)、氮化鉭(TaN)、氮化鈦(TiN)、鋁矽銅(Al-Si-Cu)合金或上述之任意組合的金屬閘極。並於基材之中形成源極/汲極結構之後，對源極/汲極結構進行雷射退火(laser annealing)製程。
在本發明的一實施例之中，雷射退火製程，包括使用尖峰功率密度為2.1×103瓦/公分2的長波長雷射，對源極/汲極結構進行尖峰式退火(spike annealing)步驟。
根據上述，本發明的實施例，是在提供一種記憶體元件及其製造方法。其中，此記憶體元件具有金屬閘極-阻絕氧化物層-電荷捕捉層-穿隧氧化層-通道層結構，並具有複數個導電量子點，鑲嵌於電荷捕捉層之中。且此記憶體元件的源極/汲極結構的活化步驟，係採用雷射退火製程來加以完成。
藉由鑲嵌於電荷捕捉層之中的導電量子點，可充分提升非揮發性記憶體元件的寫入/抹除速度，降低電壓操作、增進元件可靠度。至於，採用金屬閘極搭配雷射退火製程，不僅具有降低熱預算，及產生選區活化的作用。更可藉以保護位於金屬閘極下方的閘介電層(阻絕氧化物-電荷捕捉層-穿隧氧化層)及通道層，不受高溫破壞；並確保鑲嵌於電荷捕捉層中的導電量子點，不會發生再結晶/形變的現象。進一步提升非揮發性記 憶體元件的工作效能。
本發明是在提供一種記憶體元件及其製作方法，用以提升記憶體的寫入/抹除速度，降低電壓操作、增進元件可靠度。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉一非揮發性記憶體元件及其製作方法，作為較佳實施例，並配合所附圖式及比較例，作詳細說明如下。
請參照圖1A和1B，圖1A和1B係根據本發明的一實施例示，所繪之一系列製作非揮發性記憶體元件100的製程剖面圖。非揮發性記憶體元件100的製作，包括下述步驟：首先，提供一個基材101，並於基材101的表面上，形成一隔離層102。在本發明的一些實施例之中，基材101係一種半導體基材。例如，矽基材或絕緣層上附矽(Silicon On Insulator，SOI)基材；隔離層102，則採用熱氧化法，於基材101的表面上，所形成的二氧化矽層。在本實施例之中，隔離層102的厚度實值為1,000 nm。
之後，先在隔離層102上方，形成一通道層103。在本發明的一些實施例之中，構成通道層103的材質，可以是矽、鍺、石墨烯或三五族材料，例如：氮化銦、氮化鎵等。在本實施例之中，通道層103為一多晶矽層。其中多晶矽通道層103的形成，包括下述步驟：首先在隔離層102上方沉積100nm的非晶矽薄膜，再利用銣-釔鋁石榴石(Neodymium-Yttrium Aluminum Garnet，Nd-YAG)雷射光源，對非晶矽薄膜進行次微秒(μs)掃描雷射尖峰式退火操作，藉以於隔離層102上方形成晶粒約1 μm的多 晶矽通道層103。其中，雷射光源的波長為532 nm、脈衝寬為13奈秒(ns)、掃瞄速度為25 cm/s、雷射束大小為2.7 mm×60 μm，雷射的功率密度為3.8×103瓦/公分2。
後續，利用低壓化學氣相沉積製程，在通道層103上方，形成穿隧氧化層104。在本發明的一些實施例之中，構成穿隧氧化層104的材質，可以為氧化矽或其他高介電係數材質。在本實施例之中，穿隧氧化層104的形成步驟，包含在低壓爐管內通入氧化亞氮(N2O)，藉以於多晶矽層通道層103上方，形成厚度實值小於或等於2nm，材質為二氧化矽之穿隧氧化層104。
接著，以不破真空的方式，在穿隧氧化層104上方，形成材質為氮化矽的電荷捕捉層105；並且使複數個導電量子點106鑲嵌於電荷捕捉層105之中。在本發明的一些實施例之中，導電量子點106可以為半導體(例如矽、鍺、矽鍺、鎵、砷、銦、砷化鎵、砷化銦、砷化銦鎵)量子點、金屬量子點或上述二者之組合。在本實施例之中，導電量子點106，為矽量子點(以下簡稱矽量子點106)。
其中，形成鑲嵌有複數個矽量子點106之電荷捕捉層105的步驟，包括：先在低壓爐管內通入二氯矽烷(Dichlorosilane，SiH2Cl)以及氨(NH3)，藉以在穿隧氧化層104上方，形成厚度實質為3nm的氮化矽層。緊接著，將低壓爐管抽真空，再通入二氯矽烷，以成長矽奈米晶體(矽量子點106)，沉積時間為60秒。之後，再次將低壓爐管抽真空，再通入氯矽烷以及氨，以形成厚度實質為4nm的另一氮化矽層。
然後，再利用高密度電漿化學氣相沉積(High-Density Plasma chemical vapor deposition，HDPCVD)系統，於電荷捕 捉層105上方，形成厚度實質為5nm的阻絕氧化層107。在本發明的一些實施例之中，阻絕氧化層107可以是二氧化矽材質層。而在本發明的另一些實施例之中，阻絕氧化層107可以是金屬氧化物材質層，例如氧化鋁(Al2O3)材質層或其他高介電係數材質層。
後續，再利用金屬沉積，在阻絕氧化層107層上方，形成厚度實質為200nm的金屬閘極層108(如圖1A所繪示)。在本發明的一些實施例之中，金屬閘極層108可以包含鋁(Al)、銅(Cu)、氮化鉭(TaN)、氮化鈦(TiN)、鋁矽銅(Al-Si-Cu)合金或上述之任意組合。在本實施例之中，金屬閘極層108係一圖案化的鋁矽銅合金層。
隨後，利用微影蝕刻製程，對穿隧氧化層104、電荷捕捉層105、阻絕氧化層107和金屬閘極層108進行圖案化。並藉由多次離子佈植製程，於基材101之中形成源極/汲極結構109。並對源極/汲極結構109進行雷射退火製程110，以活化源極/汲極結構109，完成非揮發性記憶體元件100的製作(如圖1B所繪示)。在本發明的一些實施例之中，雷射退火製程，包括使用尖峰功率密度為2.1×103瓦/公分2的長波長雷射，對源極/汲極結構109進行尖峰式退火步驟。
由於，利用金屬閘極層108對於雷射反射率較高，可有效反射雷射之高能量的特點。舉例而言，在本實施例之中，在對源極/汲極結構109進行雷射退火製程時，鋁-矽-銅合金材質的金屬閘極層108，在波長532nm的雷射照射下，其光反射率實質為90%；遠高於多晶矽閘極的反射率30%。顯示，金屬閘極層108可作為一種光阻絕層，用來保護位於金屬閘極層108下方的穿隧氧化層104、電荷捕獲層105和阻絕層107等介電 質，不受高溫雷射退火破壞。更可，確保電荷捕獲層105中的矽量子點106，不會有再結晶/形變的現象發生。
請參照圖2，圖2係以穿隧式電子顯微鏡，觀察非揮發性記憶體元件100之矽量子點106的顯微影像。由圖2可觀察到，嵌設於非揮發性記憶體元件100之電荷捕獲層105中的矽量子點106，其晶粒直徑實質介於2nm至4nm之間，較佳約為3.9 nm(如圖2(a)所繪示)；矽原子排列的晶面間距(Si<111>)，維持在3.07 Å(如圖2(b)所繪示)左右。顯示，無論是在雷射尖峰式退火步驟之前或之後，晶粒直徑以及矽原子排列的晶面間距變化極少。可證明長波長雷射對於電荷捕獲層105中的矽量子點106，不會產生再結晶/形變的現象。
再加上，因為長波長雷射尖峰式退火步驟，是以次毫秒的脈衝寬進行掃描，僅會對閘極層產生瞬時的高能量，可穿透金屬閘極層108到的熱量相當少，也不會發生高溫累積而造成矽量子點106擴散的情形。
請參照圖3，圖3係根據本發明的一實施例，所繪示之非揮發性記憶體元件100的傳輸特性圖。不同的曲線分別代表非揮發性記憶體元件100，在經過7伏特和-7伏特1微秒(μs)、10微秒和1毫秒(ms)之寫入和抹除之前與之後的傳輸特性。
其中，非揮發性記憶體元件100的電流開關比大於105，次臨限斜率小於0.19 V/decade。次臨限斜率相當低，有助於非揮發性記憶體元件100在「開」及「關」狀態之辨別。此外，由圖3的輸出特性圖可看出，在低汲極電壓處，並沒有電流叢集效應，顯示非揮發性記憶體元件100具有相當小的寄生阻抗。在本實施例之中，非揮發性記憶體元件100的寄生阻抗， 實質為3.07千歐姆-微米(kΩ-μm)，遠小於利用快速熱退火技術(Rapid Thermal Anneal，RTA)所形成之非揮發性記憶體元件的寄生阻抗12.14千歐姆-微米。更進一步顯示了非揮發性記憶體元件100的良好電性。
另一方面，藉由圖3也可觀察到，經過7伏特和-7伏特1微秒之寫入和抹除後，臨限電壓分別位移1.67和元1.8伏特，其記憶體窗格遠大於0.5伏特，其已足夠為典型的感測放大器偵測，顯示非揮發性記憶體元件100，適用於多元式載子儲存。
請參照圖4，圖4係根據本發明的一實施例，所繪示之非揮發性記憶體元件100的寫入/抹除特性圖。其中不同曲線分別代表，本實施例之非揮發性記憶體元件100，以及未包含導電量子點之金屬閘極-氧化物-氮化矽-氧化物-多晶矽(MONOS)型非揮發性記憶體元件(以下簡稱比較例)，利用F-N注入法，操作在±5伏特和±7伏特之條件下的寫入/抹除特性。
將本實施例之非揮發性記憶體元件100，與比較例作比較可發現，當元件操作在寫入狀態時，含有矽量子點106的非揮發性記憶體元件100，具有較寬的記憶體窗格。且非揮發性記憶體元件100的抹除速度，也與比較例的抹除速度相近。顯示，鑲嵌於電荷捕獲層105中的矽量子點106，確實有助於提升寫入效率。
請參照圖5，圖5係根據本發明的一實施例，所繪示之非揮發性記憶體元件100的標準化電荷保持率與時間之關係圖。橫軸為電荷保持時間，縱軸代表電荷保持率(△Vth(t)/△Vth(0))。其中，不同圖案的曲線，分別代表非揮發性記憶體元件100以及比較例，在操作溫度25℃、75℃、125℃，以及 進行寫入/抹除105次的條件下，其電荷保持情況。
由圖5可知，非揮發性記憶體元件100具有優異的電荷保存特性，當時間趨近於十年時，含有矽量子點106的非揮發性記憶體元件100的電荷流失率約為28.4%。而比較例的非揮發性記憶體元件之電荷流失率，則高達81.7%。顯示，鑲嵌於電荷捕獲層105中的矽量子點106，確實有助於提升資料儲存能力。
請參照圖6，圖6係根據本發明的一實施例，繪示非揮發性記憶體元件100及比較例，在經過105次寫入/抹除週期之後，的臨界電壓變化曲線圖。其中，不同圖案的曲線，分別代表非揮發性記憶體元件100及比較例，在以7伏特和-7伏特1微秒、10微秒和1毫秒(ms)寫入/抹除105次後，的臨界電壓變化曲線圖。
由圖6可知，包含矽量子點106的非揮發性記憶體元件100，在寫入/抹除105次後，仍具有相較於比較例之金屬閘極-氧化物-氮化矽-氧化物-多晶矽型非揮發性記憶體元件還大的記憶體窗格。顯示，包含矽量子點106的非揮發性記憶體元件100，具有極佳的操作可靠度。
根據上述，本發明的實施例，是在提供一種記憶體元件及其製造方法。其中，此記憶體元件具有金屬閘極-阻絕氧化物層-電荷捕捉層-穿隧氧化層-通道層結構，並具有複數個導電量子點，鑲嵌於電荷捕捉層之中。且此記憶體元件的源極/汲極結構的活化步驟，係採用雷射退火製程來加以完成。
藉由鑲嵌於電荷捕捉層之中的導電量子點，可充分提升非揮發性記憶體元件的寫入/抹除速度，降低電壓操作、增進元件可靠度。至於，採用金屬閘極搭配雷射退火製程，不僅具有 降低熱預算，及產生選區活化的作用。更可藉以保護位於金屬閘極下方的閘介電層(阻絕氧化物-電荷捕捉層-穿隧氧化層)及通道層，不受高溫破壞；並確保鑲嵌於電荷捕捉層中的導電量子點，不會發生再結晶/形變的現象。進一步提升非揮發性記憶體元件的工作效能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。例如，上述實施例所揭露之技術特徵的應用範圍，並不限於上述實施例所例示的非揮發性記憶體元件。該些技術特徵，亦適用於三維堆疊型、超薄通道層、矽奈米線、奈米碳管或是鰭鰈式等結構之記憶體元件。
任何該領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧非揮發性記憶體元件
101‧‧‧基材
102‧‧‧隔離層
103‧‧‧通道層
104‧‧‧穿隧氧化層
105‧‧‧電荷捕捉層
106‧‧‧導電量子點
107‧‧‧阻絕氧化層
108‧‧‧金屬閘極層
109‧‧‧源極/汲極結構
110‧‧‧雷射退火製程
圖1A和1B係根據本發明的一實施例示，所繪之一系列製作非揮發性記憶體元件的製程剖面圖。
圖2係以穿隧式電子顯微鏡，觀察非揮發性記憶體元件之矽量子點的顯微影像。
圖3係根據本發明的一實施例，所繪示之非揮發性記憶體元件的傳輸特性圖。
圖4係根據本發明的一實施例，所繪示之非揮發性記憶體元件的寫入/抹除特性圖。
圖5係根據本發明的一實施例，所繪示之非揮發性記憶體元件的標準化電荷保持率與時間之關係圖。
圖6係根據本發明的一實施例，繪示非揮發性記憶體元 件，在經過105次寫入/抹除週期之後，的臨界電壓變化曲線圖。
100‧‧‧非揮發性記憶體元件
101‧‧‧基材
102‧‧‧隔離層
103‧‧‧通道層
104‧‧‧穿隧氧化層
105‧‧‧電荷捕捉層
106‧‧‧導電量子點
107‧‧‧阻絕氧化層
108‧‧‧金屬閘極層
109‧‧‧源極/汲極結構
110‧‧‧雷射退火製程

Claims (11)

  1. 一種記憶體(nonvolatile memory，NVM)元件，包括：一基材；一穿隧氧化層，位於該基材上方，其具有實質小於或等於2奈米(nm)的一厚度；一電荷捕捉層，位於該穿隧氧化層上方；複數個導電量子點(quantum dot)，鑲嵌於該電荷捕捉層之中；一阻絕氧化層，位於該電荷捕捉層上方；一金屬閘極，材質為鋁(Al)、銅(Cu)、氮化鉭(TaN)、氮化鈦(TiN)、鋁矽銅(Al-Si-Cu)合金或上述之任意組合，位於該阻絕氧化層上方；以及一源極/汲極結構，位於該基材之中。
  2. 如申請專利範圍第1項所述之記憶體元件，其中該基材係一矽基材或一絕緣層上附矽(Silicon On Insulator，SOI)基材。
  3. 如申請專利範圍第1項所述之記憶體元件，其中該穿隧氧化層為一二氧化矽材質層；該電荷捕捉層，為一氮化矽材質層。
  4. 如申請專利範圍第3項所述之記憶體元件，其中該阻絕氧化層，為一金屬氧化物材質層或一二氧化矽材質層。
  5. 如申請專利範圍第1項所述之記憶體元件，其中該些導電量子點，係選自於由複數個半導體量子點、複數個金屬量子點，以及上述之任意組合所組成之一族群。
  6. 如申請專利範圍第1項所述之記憶體元件，其中該些導電量子點為複數個矽量子點，具有實質介於2 nm至4 nm之間的一平均粒徑。
  7. 如申請專利範圍第1項所述之記憶體元件，更包括：一通道層，位於該基材與該穿隧氧化層之間；以及一隔離層，位於該基材與該通道層之間。
  8. 如申請專利範圍第1項所述之記憶體元件，其中該通道層係一多晶矽材質層；該隔離層係一二氧化矽材質層。
  9. 如申請專利範圍第1項所述之記憶體元件，其中該記憶體元件可以是一三維堆疊型記憶體元件、一超薄通道層記憶體元件、一矽奈米線記憶體元件、一奈米碳管記憶體元件或是一鰭鰈式記憶體元件。
  10. 一種記憶體元件的製作方法，包括下述步驟：於一基材上方，形成一穿隧氧化層、一氮化矽層以及一阻絕氧化層，並使複數個導電量子點鑲嵌於該電荷捕捉層之中，其中該穿隧氧化層具有實質小於或等於2 nm的一厚度；於該阻絕氧化層上方，形成材質為鋁、銅、氮化鉭、氮化鈦、鋁矽銅合金或上述之任意組合的一金屬閘極； 於該基材之中形成一源極/汲極結構；以及對該源極/汲極結構進行一雷射退火(laser annealing)製程。
  11. 如申請專利範圍第10項所述之記憶體元件的製作方法，其中該雷射退火製程，包括使用一尖峰功率密度為2.1×103瓦/公分2的一長波長雷射，對該源極/汲極結構進行一尖峰式退火(spike annealing)步驟。
TW101142092A 2012-11-12 2012-11-12 記憶體元件及其製作方法 TW201419534A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101142092A TW201419534A (zh) 2012-11-12 2012-11-12 記憶體元件及其製作方法
US13/744,594 US20140131716A1 (en) 2012-11-12 2013-01-18 Memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101142092A TW201419534A (zh) 2012-11-12 2012-11-12 記憶體元件及其製作方法

Publications (1)

Publication Number Publication Date
TW201419534A true TW201419534A (zh) 2014-05-16

Family

ID=50680860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142092A TW201419534A (zh) 2012-11-12 2012-11-12 記憶體元件及其製作方法

Country Status (2)

Country Link
US (1) US20140131716A1 (zh)
TW (1) TW201419534A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619959B (zh) * 2016-07-11 2018-04-01 光寶新加坡有限公司 感測裝置及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140220771A1 (en) * 2013-02-05 2014-08-07 National Tsing Hua University Worm memory device and process of manufacturing the same
US9899485B2 (en) * 2016-06-07 2018-02-20 International Business Machines Corporation Spatially decoupled floating gate semiconductor device
CN108257961A (zh) * 2016-12-28 2018-07-06 上海新昇半导体科技有限公司 一种栅阵列无结半导体沟道存储器结构及其制备方法
JP2020043289A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 磁気記憶装置
KR20220026413A (ko) 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 반도체 메모리 장치, 이의 제조 방법 및 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7737488B2 (en) * 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619959B (zh) * 2016-07-11 2018-04-01 光寶新加坡有限公司 感測裝置及其製造方法

Also Published As

Publication number Publication date
US20140131716A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
Takata et al. New non-volatile memory with extremely high density metal nano-dots
US7355238B2 (en) Nonvolatile semiconductor memory device having nanoparticles for charge retention
US9312268B2 (en) Integrated circuits with FinFET nonvolatile memory
TWI420655B (zh) 記憶體裝置、電晶體裝置及相關方法
TW201419534A (zh) 記憶體元件及其製作方法
US20050122775A1 (en) Novolatile semiconductor memory device and manufacturing process of the same
US8470670B2 (en) Method for making semiconductor device
KR20080033100A (ko) 수직 채널 메모리, 이의 제조 방법 및 이를 이용하는 구동방법
WO2009104688A1 (ja) 不揮発性記憶装置およびその製造方法
JPWO2007064048A1 (ja) 半導体記憶装置、その駆動方法およびその製造方法
Pei et al. MOSFET Nonvolatile Memory with High-Density Cobalt-Nanodots Floating Gate and $\hbox {HfO} _ {\bf 2} $ High-k Blocking Dielectric
WO2005101488A1 (ja) 高い電荷保持特性を有する不揮発性半導体記憶素子および製造方法
JP2005328029A (ja) 不揮発性半導体記憶素子およびその製造方法
JP2002009179A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20120114082A (ko) 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법
JPWO2006059368A1 (ja) 半導体記憶装置及びその製造方法
JP5306604B2 (ja) 二値半導体記憶装置
Moon et al. Evolution of unified-RAM: 1T-DRAM and BE-SONOS built on a highly scaled vertical channel
KR20070082509A (ko) 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자
US20100044775A1 (en) Semiconductor memory device and semiconductor device
Lin et al. Nanoscale 2-Bit/Cell HfO $ _ {\bf 2} $ Nanocrystal Flash Memory
JP2007158196A (ja) 不揮発性半導体装置およびその製造方法
JP2007109955A (ja) 半導体記憶装置及びその製造方法
KR20080056590A (ko) 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자
US9425055B2 (en) Split gate memory cell with a layer of nanocrystals with improved erase performance