KR20080056590A - 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자 - Google Patents

나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자 Download PDF

Info

Publication number
KR20080056590A
KR20080056590A KR1020060129679A KR20060129679A KR20080056590A KR 20080056590 A KR20080056590 A KR 20080056590A KR 1020060129679 A KR1020060129679 A KR 1020060129679A KR 20060129679 A KR20060129679 A KR 20060129679A KR 20080056590 A KR20080056590 A KR 20080056590A
Authority
KR
South Korea
Prior art keywords
memory device
metal oxide
gate structure
charge trap
charge
Prior art date
Application number
KR1020060129679A
Other languages
English (en)
Other versions
KR100858085B1 (ko
Inventor
최상무
차영관
설광수
박상진
신상민
박주희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060129679A priority Critical patent/KR100858085B1/ko
Priority to US11/978,577 priority patent/US20080142878A1/en
Publication of KR20080056590A publication Critical patent/KR20080056590A/ko
Application granted granted Critical
Publication of KR100858085B1 publication Critical patent/KR100858085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

기판 상에 게이트 구조체를 구비하는 전하 트랩형 메모리 소자가 개시되어 있다. 개시된 전하 트랩형 메모리 소자에 있어서, 게이트 구조체는 전하 트랩 사이트로서 불연속적으로 배치된 복수의 금속 산화물 나노닷을 포함하는 것을 특징으로 한다.

Description

나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리 소자{Charge trap memory device using nanodot as charge trap site}
도 1은 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자를 개략적으로 보여준다.
도 2a는 열처리 전 메모리 소자의 투과형 전자현미경(TEM) 이미지를 보여준다.
도 2b는 열처리 후 메모리 소자의 TEM 이미지를 보여준다.
도 2c는 터널링 절연막으로서 형성된 SiO2 터널링 산화층 위에 층착된 금속 산화물 나노닷의 TEM 이미지를 보여준다.
도 3은 열처리 전(before anneal)과 열처리 후(after anneal)의 Ir 4f의 XPS 분석 결과를 보여준다.
도 4는 열처리 전과 열처리 후의 Ir, Si, O 원소의 깊이 프로파일 분석 결과를 보여준다.
도 5a 및 도 5b는 금속 산화물 나노닷을 트랩 사이트로 이용한 본 발명에 따른 전하 트랩형 메모리 소자의 전기적 특성을 나타낸 그래프로, 본 발명에 따른 전하트랩형 메모리 소자를 MOSFET으로 제작하여 얻어진 쓰기 및 지우기 특성을 보여 준다.
도 6은 본 발명의 또 다른 실시예에 따른 메모리 소자로서, 핀-펫형의 게이트 구조체를 가지는 메모리 소자의 주요부분의 단면도를 보여준다.
<도면의 주요부분에 대한 부호의 설명>
10,50...메모리 소자 11...기판
13,15...제1 및 제2불순물 영역 20,60...게이트 구조체
21...터널링 절연막 23...금속 산화물 나노닷
25...블록킹 절연막 27...게이트 전극
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리 소자에 관한 것이다.
메모리 소자 중 비휘발성 메모리 소자는 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되는 저장소자로서, 대표적으로 플래쉬 메모리 소자를 들 수 있다.
플래쉬 메모리 소자에는 플로팅 게이트가 유전막 사이에 형성되어 플로팅 게이트에 전하를 축적하는 부유게이트형 메모리 소자와, 전하 트랩층이 유전막 사이에 형성되며 전하 트랩층에 전하를 축적하여, 이 전하 트랩층을 스토리지 노드로 이용하는 전하 트랩형 메모리 소자가 있다.
전하 트랩형 메모리 소자의 일 예로는, 전하 트랩층으로 실리콘 질화막을 사용하는 소노스(SONOS: silicon-oxide-nitride-oxide-silicon) 형 메모리 소자가 있다. 여기서, 소노스형 메모리 소자는, 소스 영역과 드레인 영역이 형성된 실리콘 기판 위에 터널링 절연막, 전하 트랩층, 블록킹 절연막이 적층되고, 이 블록층 절연막 상에 게이트 전극을 형성한 구조를 가진다. 터널 절연막 및 블록킹 절연막은 SiO2로 형성되고, 전하 트랩층은 실리콘 질화막(Si3N4)으로 형성될 수 있다.
최근에 나노입자를 전하 트랩 사이트(charge trap site)로서 사용하는 전하 트랩형 메모리 소자가 활발히 연구되고 있다. 금속 및 반도체 나노 입자는 큰 일 함수(work function)를 갖고 있어, 전극으로부터 전달된 전자를 안정되게 저장할 수 있으므로 터널링 절연막을 통과하는 전하를 저장하는 트랩 사이트로 역할을 한다.
이러한 전하의 저장/방출을 이용하는 전하 트랩형 메모리 소자의 경우, 쓰기/지우기 속도와 전하 보유력 특성 사이의 딜레마를 해결하는 것이 무엇보다도 중요하다. 예를 들어, 빠른 쓰기/지우기 속도를 위한 터널링 절연막의 두께의 감소나 얕은 에너지 레벨의 전하 트랩 증가는 전하 보유력을 저하시킨다. 또한, 큰 메모리 윈도우와 전자의 백-터널링(back-tunneling)을 막기 위해서는 각각 두꺼운 전하 트랩층 및 블록킹 절연막이 필요하나, 이는 스케일링-다운(scaling-down)시 문제가 된다.
그러나, 밴드갭(Band-gap) 조절, 고유전율 산화막 및 나노닷 주입기술이 접목된 전하 트랩형 메모리 소자의 경우, 전하트랩의 에너지 레벨 조절과 터널링 절 연막 능력 및 커플링 비율(coupling ratio) 향상 등을 통해 쓰기/지우기 속도와 전하 보유력 특성을 동시에 향상시킬 수 있다.
순수한 금속 나노닷을 트랩 사이트로 이용하는 전하 트랩형 메모리 소자의 경우, 일 함수 (work-function)를 조절함으로써 전하 보유시에는 큰 전하 장벽을 만들어 전하 보유력을 높여주고, 쓰기/지우기시에는 전하 장벽을 낮추어 속도를 높여줄 수 있다. 즉, 쓰기/지우기 속도 및 전하 보유력 특성 사이의 딜레마를 해결할 수 있다.
그러나, 이러한 순수한 금속 나노닷을 트랩 사이트로 이용하려면, 메모리 소자 제작시 필요한 소스/드레인 활성화(Source/Drain activation) 고온 열처리 공정으로 인해 순수한 금속 나노닷의 확산 현상이 발생하여 계면 특성이 나빠지고, 결과적으로 메모리 소자의 전기적 특성이 나빠진다는 열적 안정성 문제를 해결해야만 한다.
본 발명은 상기한 바와 같은 점을 감안하여 안출된 것으로, 나노닷을 전하 트랩 사이트로 이용하면서도 열적 안정성이 우수하며, 쓰기/지우기 및 전하 보유력 특성을 동시에 향상시킬 수 있도록 된 전하 트랩형 메모리 소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 기판 상에 게이트 구조체를 구비하는 전하 트랩형 메모리 소자에 있어서, 상기 게이트 구조체는 전하 트랩 사이트로 서 불연속적으로 배치된 복수의 금속 산화물 나노닷;을 포함하는 것을 특징으로 한다.
상기 게이트 구조체는, 터널링 절연막, 상기 터널링 절연막 상에 형성되는 상기 금속 산화물 나노닷; 상기 금속 산화물 나노닷 상에 형성되는 블록킹 절연막; 및 상기 블록킹 절연막 상에 형성되는 게이트 전극;을 포함할 수 있다.
상기 터널링 절연막과 접촉하도록 상기 기판에 형성된 제1 및 제2불순물 영역;을 더 구비할 수 있다.
상기 금속 산화물 나노닷은, 전도성을 가지는 것이 바람직하다.
상기 금속 산화물 나노닷은 미소 결정체, 원, 반원 또는 타원 형태인 것이 바람직하다.
상기 금속 산화물 나노닷은 RuO2 및 IrO2 중 어느 하나로 이루어질 수 있다.
상기 금속 산화물 나노닷은 원자 박막 증착법에 의해 형성되는 것이 바람직하다.
상기 게이트 구조체는 평면형 게이트 구조체 및 핀-펫형의 게이트 구조체 중 어느 하나를 이룰 수 있다.
이하, 첨부된 도면들을 참조하면서 본 발명에 따른 전하 트랩형 메모리 소자의 바람직한 실시예를 상세히 설명한다. 실시예들을 도시한 도면에서는 각 층이나 영역들의 두께나 금속 산화물 나노닷의 크기 등을 명확성을 위해 과장되게 도시하였다.
도 1은 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자를 개략적으로 보여준다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자(10)는 기판(11)과, 이 기판(11) 상에 형성된 게이트 구조체(20)를 구비한다.
상기 기판(11)에는 소정의 도전성 불순물이 도핑된 제1 및 제2불순물 영역(13)(15)이 형성되어 있다. 제1 및 제2불순물 영역(13)(15) 중 하나는 드레인(D), 나머지 하나는 소스(S)로 사용될 수 있다.
상기 게이트 구조체(20)는 전하 트랩 사이트(charge trap site)로서 불연속적으로 배치된 복수의 금속 산화물 나노닷(nanodots:23)을 포함한다. 이 금속 산화물 나노닷(23)은 금속의 성질을 그대로 보유하도록 전도성을 가지는 것이 바람직하다. 또한, 금속 산화물 나노닷(23)은 금속 산화물 미소 결정체(nanocrystal), 원, 반원 또는 타원 등의 형태로 이루어진 것이 바람직하다. 예를 들어, 금속 산화물 나노닷(23)은 전도성을 가지는 RuO2 또는 IrO2 미소 결정체로 이루어질 수 있다.
상기 금속 산화물 나노닷(23)은 원자 박막 증착법(ALD:Atomic Layer Deposition)으로 형성될 수 있다. 이와 같이, 원자 박막 증착법을 이용하면, 2차원 구조 뿐만 아니라 3차원 구조의 메모리 소자에서 용이하게 금속 산화물 나노닷을 형성시킬 수 있다. 따라서, 본 발명에 따른 전하 트랩형 메모리 소자는 도 1에 보여진 바와 같은 평면형(planar) 게이트 구조체(20)나 후술하는 도 6의 실시예에서와 같은 핀-펫(Finfet)형의 게이트 구조체(60) 중 어느 하나를 가질 수 있다.
본 실시예에 있어서, 게이트 구조체(20)는 평면형 게이트 구조체로서, 평평한 기판(11)에 게이트 구조체(20)를 이루는 층들을 적층함에 의해 형성된다.
상기 게이트 구조체(20)는 터널링 절연막(21), 터널링 절연막(21) 상에 형성되는 전하 저장층으로서의 상기 금속 산화물 나노닷(23), 금속 산화물 나노닷(23) 상에 형성되는 블록킹 절연막(25) 및 이 블록킹 절연막(25)에 형성된 게이트 전극층(25)의 적층 구조를 가진다.
상기 터널링 절연막(21)은 전하의 터널링을 위한 막으로, 제1 및 제2불순물 영역(13)(15)과 접촉하도록 상기 기판(11) 상에 형성된다. 상기 터널링 절연막(21)은 터널링 산화막으로서 예컨대, SiO2, SiN, 또는 다양한 high-k 산화물로 형성될 수 있다. 또한, 이들의 조합으로 이루어진 산화물과 이들의 복수층 구조로도 형성될 수도 있다. 이 터널링 절연막(21)을 터널링한 전하는 상기 금속 산화물 나노닷(23)에 트랩된다.
상기 블록킹 절연막(25)은 금속 산화물 나노닷(23)이 형성된 위치를 통과하여 위쪽으로 전하가 이동되는 것을 차단하기 위한 것으로, 산화층으로 이루어질 수 있다.
상기 블록킹 절연막(25)은 SiO2 로 형성되거나, 터널링 절연막(21)보다 높은 유전율을 지닌 물질인 high-k 물질 예컨대, SiON, Si3N4, Al2O3, HfO2, Ta2O5, ZrO2, TiO2, La2O3, ScxOy, 그 외 Lanthanide oxide 또는 이들의 조합으로 이루어진 다양한 high-k 산화층으로 형성될 수 있다. 블록킹 절연막(25)을 복수층 구조로 형성될 수 도 있다. 예를 들어, 블록킹 절연막(25)은 SiO2 와 같은 통상적으로 사용되는 절연 물질로 된 절연층과, 터널링 절연막(21)보다 높은 유전율을 지닌 물질로 형성된 고유전체층을 포함하여 두층 또는 그 이상으로 구성될 수 있다.
상기 게이트 전극(27)은 금속막으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(27)은 알루미늄(Al)으로 형성될 수 있으며, 이외에도, 통상적으로 반도체 메모리 소자의 게이트 전극으로 사용되는 Ru, TaN 금속 또는 NiSi 등의 실리 사이드 물질로 형성될 수도 있다.
도 1에서는 터널링 절연막(21) 상에 바로 전하 트랩 사이트로서 역할을 하며 전하 저장층에 해당하는 금속 산화물 나노닷(23)이 형성되고, 여기에 블록킹 절연막(25)이 형성되어, 불연속적으로 위치된 금속 산화물 나노닷(23)들 사이에 블록킹 절연막(25) 물질이 위치하는 예를 보여준다.
대안으로, 터널링 절연막(21)상에 비전도성의 금속 산화물이나 유전체 물질로 형성된 전하 저장층을 형성하고, 이 전하 저장층내에 전하 트랩 사이트로서 금속 산화물 나노닷(23)이 위치되도록 형성하며, 이 전하 저장층 위에 블록킹 절연막(25)을 형성하는 구조도 가능하다.
상기한 바와 같은 본 발명의 일 실시예에 따른 메모리 소자(10)에 따르면, 전하 트랩 사이트로서 전도성을 가지는 금속 산화물 나노닷(23)을 구비함에 의해, 이후의 설명으로부터 알 수 있는 바와 같이, 소자 제작시 필요한 소스/드레인 활성화(activation) 고온 열처리 공정시, 계면 특성이 나빠지지 않고 유지될 수 있으 며, 결과적으로 전기적 특성이 유지되는 열적 안정성을 확보할 수 있다.
도 2a 내지 도 2c는 금속 산화물 나노닷을 트랩 사이트로 이용한 메모리 소자의 구조 및 제조 과정에서 원자 박막 증착(ALD:Atomic-layer deposition) 조건을 제어하여 형성된 트랩 사이트의 크기 및 열처리 전,후의 차이를 보여주는 투과형 전자 현미경(TEM) 이미지이다. 도 2a는 열처리 전 메모리 소자의 (TEM) 이미지를 보여주며, 도 2b는 열처리 후 메모리 소자의 TEM 이미지를 보여준다. 도 2c는 터널링 절연막으로서 형성된 SiO2 터널링 산화층 위에 층착된 금속 산화물 나노닷(23)의 TEM 이미지를 보여준다.
도 2a 및 도 2b에 보여진 메모리 소자 샘플은, p형 실리콘 기판에 터널링 절연막으로서 SiO2 터널링 산화층을 형성하고, 그 위에 IrO2 나노닷을 원자 박막 증착법에 의해 형성한 다음, 블록킹 절연막으로서 Al2O3 층을 형성한 것이다.
도 2a 내지 도 2c에 보여진 TEM 이미지 분석 결과, 금속 산화물 나노닷(23)의 띠가 거의 실리콘 기판과 평행하게 분포되어 있으며, 각각이 잘 분리되어 있음을 알 수 있다.
또한, 도 2a 및 도 2b의 비교에 의해 알 수 있는 바와 같이, 고온 열처리 공정 이후에도 그 형태 및 분포의 변화에 큰 차이가 없었다. 도 2a 및 도 2b의 비교에 의해, 전하 저장층으로 역할을 하는 금속 산화물 나노닷은 소자 제작시 필요한 소스/드레인 활성화 고온 열처리 공정시에도 확산 현상이 발생하지 않아, 계면 특성이 나빠지지 않으며, 이에 따라 전기적 특성이 나빠지지 않는 열정 안정성을 확 보할 수 있음을 알 수 있다.
또한, 도 2c에 보여진 TEM 이미지를 통해, 고온 공정에도 안정된 금속 산화물 나노닷(23)의 크기와 개수가 각각 3.26nm와 2.28 ×1012 cm-2임을 알 수 있었다. 도 2c의 금속 산화물 나노닷(23)은 원자 박막 증착(ALD) 공정시 500W의 RF 파워 및 400℃의 기판 온도에서 20 사이클(cycles) 동안 증착하여 최적화한 것이다.
이와 같이, RF 파워, 기판 온도 및 증착 사이클 수 등의 원자 박막 증착 조건을 조절하여 금속 산화물 나노닷(23)의 크기 및 개수를 조절할 수 있다.
금속 산화물 나노닷(23)의 조성을 파악하기 위하여, SiO2의 터널링 절연막과 블록킹 절연막 사이에 IrO2 금속 산화물 나노닷(23)으로 된 전하 저장층을 갖는 샘플을 제작하여, XPS분석과 깊이 프로파일(depth profile) 분석을 실시하였으며, 그 결과는 도 3 및 도 4에 보여진다. 도 3은 열처리 전(before anneal)과 열처리 후(after anneal)의 Ir 4f의 XPS 분석 결과를 보여준다. 도 4는 열처리 전과 열처리 후의 Ir, Si, O 원소의 깊이 프로파일 분석 결과를 보여준다. 도 4에서 가로축은 스퍼터링 시간(sputter time)을 나타낸다.
도 3에서 알 수 있는 바와 같이, 열처리 전,후의 Ir 4f의 피크 위치는 거의 변화가 없었다. 또한, 도 4에서 알 수 있는 바와 같이, 열처리 전,후 Ir, Si, O 원소의 깊이 프로파일(depth profile)에도 변화가 없었다. 이는 원자 박막 증착(ALD) 방법으로 성장한 IrO2 금속 산화물이 열적으로 안정하다는 것을 말해준다. 여기서, 도 3에서의 결합 에너지(binding energy)가 64.9 eV, 61.9 eV인 피크 위치는 Ir이 산소와 결합되어 있는 때 나타나는 피크 위치에 해당한다. 이러한 피크 위치에 의해 금속 산화물 나노닷(23)이 IrO2로 이루어졌음을 알 수 있다.
도 5a 및 도 5b는 금속 산화물 나노닷(23)을 트랩 사이트로 이용한 전하 트랩형 메모리 소자의 전기적 특성을 나타낸 그래프로, 본 발명에 따른 전하트랩형 메모리 소자를 MOSFET으로 제작하여 얻어진 쓰기 및 지우기 특성을 보여준다.
도 5a 및 도 5b는 IrO2 금속 산화물 나노닷(23)을 전하 저장층에 포함하고 있을 때의 전하 트랩형 메모리 소자의 전기적 특성을 나타낸다. 도 5a 및 도 5b에서 가로축은 게이트 전압을 나타내며, 세로축은 드레인 전류를 나타낸다. 도 5a 및 도 5b로부터, 전하 저장층에 포함된 미소 결정체 형태의 금속 산화물 나노닷(23)이 트랩 사이트로서 잘 작용함과 아울러, MOSFET 소자 제작에도 적합한 것임을 알 수 있다.
이상에서와 같이, 금속 산화물 나노닷(23)을 비휘발성 메모리 소자의 전하 저장층에 포함시켜 전하 트랩 사이트로 사용하면, 종래의 순수한 금속 나노닷을 포함하는 메모리 소자의 열적 안정성 문제를 해결할 수 있다. 이와 더불어, 쓰기/지우기 속도 및 전하 보유력 특성을 동시에 향상시킬 수 있는 메모리 소자를 제공할 수 있다.
또한, 금속 산화물 나노닷(23)을 원자 박막 증착 방법으로 2차원뿐만 아니라 3차원으로 형성할 수 있으므로, 전술한 도 1에서와 같은 평면형(planar) 게이트 구조체 및 아래의 도 6에서의 핀-펫과 같은 3차원 구조의 게이트 구조체를 가지는 전 하 트랩형 메모리 소자를 실현할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 메모리 소자(50)로서, 핀-펫형의 게이트 구조체를 가지는 메모리 소자의 주요부분의 단면도를 보여준다. 여기서, 도 1에서와 실질적으로 동일 또는 유사한 기능을 하는 부재는 동일 참조부호로 나타내고, 그 반복적인 설명을 생략한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 메모리 소자(50)는, 기판(11)과, 이 기판(11)에 3차원 구조를 이루도록 형성된 핀-펫형의 게이트 구조체(60)를 포함한다. 게이트 구조체(60)는, 기판(11)에 대해 돌출되게 형성된 핀(Fin:51)의 양측면(51b) 및 상면(51a)을 감싸도록 형성되는 터널링 절연막(21), 이 터널링 절연막(21)을 포함하는 영역 상에 위치하는 금속 산화물 나노닷(23), 금속 산화물 나노닷(23) 상에 형성되는 블록킹 절연막(25)과, 이 블록킹 절연막(25)상에 형성되는 게이트 전극(27)을 포함한다. 이때, 상기 게이트 전극(27)은 상기 핀(51)을 가로지르는 방향으로 형성된다. 도 6에 도시된 핀-펫형의 게이트 구조체(60)의 기본 적층 구조는 도 1에 도시된 평면형의 게이트 구조체(20)와 동일하며, 다만, 3차원적인 게이트 구조체 형성을 위해, 게이트 구조체(60)를 이루는 일부 층들이 적어도 핀(51)을 덮도록 형성되고, 게이트 전극(27)이 핀(51)을 가로지르는 방향으로 형성된 점에 차이가 있다.
도 6은 일반적인 실리콘 반도체 기판을 기판(11)으로 이용하는 경우를 도시하는 것으로, 기판(11) 상의 핀(51)이 형성되는 부분을 제외한 영역에는 절연 재질로 된 소자 분리 영역(55)이 형성된다. 상기 기판(11)으로는 일반적인 실리콘 반도 체 기판 대신에 SOI(Silicon On Insulator) 기판을 사용할 수도 있는데, 이 경우에는, 도 6에 도시된 소자 분리 영역(55)은 불필요하다.
도 6에서와 같은 핀-펫형의 게이트 구조체(60)를 가지며 전하 트랩 사이트로서 금속 산화물 나노닷(23)을 사용하는 전하 트랩형 메모리 소자를 실현할 수 있는 이유는, 금속 산화물 나노닷(23)을 원자 박막 증착법에 의해 형성하면, 평면뿐만 아니라 입체 구조의 측면에도 금속 산화물 나노닷(23)을 형성할 수 있기 때문이다. 상기 금속 산화물 나노닷(23)은 핀(51)의 양측면(51b) 및 상면(51a)에서 터널링 절연막(21) 상에 형성되어, 전하 트랩 사이트로서 역할을 한다.
본 발명의 다른 실시예에 따른 메모리 소자(50)는, 핀(51)의 상면(51a) 및 측면들(51b)을 채널 영역으로 이용할 수 있으므로, 도 1에 도시된 2차원 구조의 평면형 게이트 구조체(20)를 가지는 메모리 소자(10)보다, 채널 면적을 넓게 할 수 있다.
도 6에서는 핀-펫형의 게이트 구조체(60)의 일 예를 보인 것으로, 전하 저장층으로서 전도성을 가지는 금속 산화물 나노닷(23)을 사용하도록 된 점 이외의 핀-펫형의 게이트 구조체(60)의 구성 및 형상 등은 메모리 기술 분야에서 알려져 있는 다양한 경우로 변형될 수 있다.
상기한 바와 같은 본 발명에 따른 전하 트랩형 메모리 소자에 따르면, 금속 산화물 나노닷을 트랩 사이트로 이용하여, 종래의 순수한 금속 나노닷을 포함하는 메모리 소자의 열적 안정성 문제를 해결할 수 있으며, 이에 따라 쓰기/지우기 및 전하 보유력 특성을 동시에 향상시킬 수 있다.
또한, 원자 박막 증착 공정으로 이용하여 2차원 구조뿐만 아니라 3차원 구조에도 금속 산화물 나노닷으로 된 전하 저장층을 형성시킬 수 있으므로, 평면형 구조나 핀-펫과 같은 3차원 구조의 전하 트랩형 메모리 소자를 실현할 수 있다.

Claims (10)

  1. 기판 상에 게이트 구조체를 구비하는 전하 트랩형 메모리 소자에 있어서,
    상기 게이트 구조체는 전하 트랩 사이트로서 불연속적으로 배치된 복수의 금속 산화물 나노닷;을 포함하는 것을 특징으로 하는 전하 트랩형 메모리 소자.
  2. 제1항에 있어서, 상기 게이트 구조체는,
    터널링 절연막,
    상기 터널링 절연막 상에 형성되는 상기 금속 산화물 나노닷;
    상기 금속 산화물 나노닷 상에 형성되는 블록킹 절연막; 및
    상기 블록킹 절연막 상에 형성되는 게이트 전극;을 포함하는 것을 특징으로 하는 전하 트랩형 메모리 소자.
  3. 제3항에 있어서, 상기 터널링 절연막과 접촉하도록 상기 기판에 형성된 제1 및 제2불순물 영역;을 더 구비하는 것을 특징으로 하는 전하 트랩형 메모리 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속 산화물 나노닷은, 전도성을 가지는 것을 특징으로 하는 전하 트랩형 메모리 소자.
  5. 제4항에 있어서, 상기 금속 산화물 나노닷은 미소 결정체, 원, 반원 또는 타 원 형태인 것을 특징으로 하는 전하 트랩형 메모리 소자.
  6. 제4항에 있어서, 상기 금속 산화물 나노닷은 RuO2 및 IrO2 중 어느 하나로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.
  7. 제4항에 있어서, 상기 금속 산화물 나노닷은 원자 박막 증착법에 의해 형성되는 것을 특징으로 하는 전하 트랩형 메모리 소자.
  8. 제7항에 있어서, 상기 게이트 구조체는 평면형 게이트 구조체 및 핀-펫형의 게이트 구조체 중 어느 하나를 이루도록 된 것을 특징으로 하는 전하 트랩형 메모리 소자.
  9. 제4항에 있어서, 상기 금속 산화물 나노닷은 원자 박막 증착법에 의해 형성되며,
    상기 게이트 구조체는 평면형 게이트 구조체 및 핀-펫형의 게이트 구조체 중 어느 하나를 이루도록 된 것을 특징으로 하는 전하 트랩형 메모리 소자.
  10. 제9항에 있어서, 상기 금속 산화물 나노닷은 RuO2 및 IrO2 중 어느 하나로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.
KR1020060129679A 2006-12-18 2006-12-18 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자 KR100858085B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060129679A KR100858085B1 (ko) 2006-12-18 2006-12-18 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자
US11/978,577 US20080142878A1 (en) 2006-12-18 2007-10-30 Charge trap memory device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129679A KR100858085B1 (ko) 2006-12-18 2006-12-18 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자

Publications (2)

Publication Number Publication Date
KR20080056590A true KR20080056590A (ko) 2008-06-23
KR100858085B1 KR100858085B1 (ko) 2008-09-10

Family

ID=39526091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129679A KR100858085B1 (ko) 2006-12-18 2006-12-18 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자

Country Status (2)

Country Link
US (1) US20080142878A1 (ko)
KR (1) KR100858085B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772856B2 (en) 2010-01-25 2014-07-08 Micron Technology, Inc. Charge storage nodes with conductive nanodots
US8288811B2 (en) * 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
US9012975B2 (en) * 2012-06-14 2015-04-21 United Microelectronics Corp. Field effect transistor and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926260A3 (en) * 1997-12-12 2001-04-11 Matsushita Electric Industrial Co., Ltd. Using antibody - antigen interaction for formation of a patterened metal film
JP4014431B2 (ja) 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
KR100763897B1 (ko) * 2002-12-23 2007-10-05 삼성전자주식회사 나노도트를 가지는 메모리 제조방법
KR100585849B1 (ko) * 2004-03-29 2006-06-01 학교법인 한양학원 고분자 박막 내에 형성된 나노결정체를 이용한 플로팅게이트를 갖는 플래쉬 기억소자 및 그 제조방법
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7618492B2 (en) * 2005-08-09 2009-11-17 Infineon Technologies Ag Methods of forming nanocrystals

Also Published As

Publication number Publication date
US20080142878A1 (en) 2008-06-19
KR100858085B1 (ko) 2008-09-10

Similar Documents

Publication Publication Date Title
US10388667B2 (en) Memory cells, integrated structures and memory arrays
US8816424B2 (en) Nonvolatile memory device
EP1912254B1 (en) Vertical-channel FinFET SONOS memory and manufacturing method thereof
US7227219B2 (en) Charge trapping memory cell and fabrication method
US8674429B2 (en) Gate structure in non-volatile memory device
KR100903580B1 (ko) 높은 유효 커플링 비를 가지는 실린더형 채널 전하 트래핑장치
TWI359461B (en) Recess channel flash architecture for reduced shor
KR100843229B1 (ko) 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법
US20090189215A1 (en) Nonvolatile flash memory device and method for producing the same
KR20080031594A (ko) 전하 트랩형 메모리 소자
US9059302B2 (en) Floating gate memory device with at least partially surrounding control gate
US7586137B2 (en) Non-volatile memory device and method of fabricating the same
KR100858085B1 (ko) 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자
US7148537B2 (en) Semiconductor memory device
JP5306604B2 (ja) 二値半導体記憶装置
US7355236B2 (en) Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof
WO2008069325A1 (ja) 半導体記憶装置および半導体装置
TWI288473B (en) Flash memory structure and method for fabricating the same
US20090050954A1 (en) Non-volatile memory device including charge trap layer and method of manufacturing the same
JP2009049409A (ja) 不揮発性メモリ素子及びその製造方法
KR100862634B1 (ko) 나노 부유게이트형 비휘발성 메모리소자
KR101083418B1 (ko) 전하트랩형 비휘발성 메모리 소자
KR20130013777A (ko) 전하트랩형 비휘발성 메모리 소자
KR20110069423A (ko) 전하 트랩형 메모리의 셀 구조
KR20070022682A (ko) 높은 전하 유지 특성을 갖는 불휘발성 반도체 기억 소자 및제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee