TW201611128A - 堆疊氧化物材料、半導體裝置及半導體裝置製造方法 - Google Patents

堆疊氧化物材料、半導體裝置及半導體裝置製造方法 Download PDF

Info

Publication number
TW201611128A
TW201611128A TW104140776A TW104140776A TW201611128A TW 201611128 A TW201611128 A TW 201611128A TW 104140776 A TW104140776 A TW 104140776A TW 104140776 A TW104140776 A TW 104140776A TW 201611128 A TW201611128 A TW 201611128A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
oxide
semiconductor layer
crystal
Prior art date
Application number
TW104140776A
Other languages
English (en)
Other versions
TWI576925B (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201611128A publication Critical patent/TW201611128A/zh
Application granted granted Critical
Publication of TWI576925B publication Critical patent/TWI576925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet

Abstract

本發明之一實施例為堆疊氧化物材料之製造方法，包括以下步驟：於基底成分之上形成氧化物成分；藉由熱處理形成第一氧化物晶體成分，其從氧化物成分之表面朝向內部生長，並於該基底成分之表面上方留下非結晶成分；及於該第一氧化物晶體成分之上堆疊第二氧化物晶體成分。尤其，該第一氧化物晶體成分及該第二氧化物晶體成分具有共同c軸。同源晶體生長或異質晶體生長之狀況造成相同軸生長。

Description

堆疊氧化物材料、半導體裝置及半導體裝置製造方法
本發明關於堆疊氧化物材料，其係藉由濺鍍法堆疊膜，及膜歷經結晶熱處理而予形成，且其用於製造半導體裝置。例如，提供適用於電晶體、二極體等中所包括之半導體的材料。此外，本發明關於包括以諸如電晶體之半導體元件所形成之電路的半導體裝置，及其製造方法。例如，本發明關於安裝於電源電路上之電力裝置；包括記憶體、閘流體、轉換器影像感應器等之半導體積體電路；及電子裝置，其上安裝電光裝置做為元件，該電光裝置係以液晶顯示面板或包括有機發光元件之發光顯示裝置為代表。
在本說明書中，半導體裝置通常係指一種可藉由利用半導體特性而運作之裝置，且電光裝置、半導體電路及電子裝置均為半導體裝置。
儘管Si為典型半導體材料，SiC、GaN等亦經研究做 為Si以外之半導體材料。然而，SiC、GaN等需歷經高於或等於1500℃之溫度處理，以便結晶並用做單晶成分；因此，該些半導體材料無法用於薄膜裝置或立體裝置。
另一方面，近年來，使用半導體薄膜(具約數奈米至數百奈米厚度)，其係以極低溫度形成於具有絕緣表面之基板上，而形成電晶體之技術已引起注意。電晶體廣泛地應用於諸如IC及電光裝置之電子裝置，且其發展特別是預期做為影像顯示裝置之開關元件。
存在各種金屬氧化物，其用於廣泛的應用。氧化銦為已知材料，並用做液晶顯示裝置等所需之透光電極材料。一些金屬氧化物具有半導體特性。具有半導體特性之金屬氧化物範例為氧化鎢、氧化錫、氧化銦、氧化鋅等。使用該等具有半導體特性之金屬氧化物而形成通道形成區之電晶體已為人知(專利文獻1及專利文獻2)。
[參考] [專利文獻]
[專利文獻1]日本公開專利申請案No.2007-123861
[專利文獻2]日本公開專利申請案No.2007-096055
本發明之實施例之一目標為使用濺鍍法而提供適用於電晶體、二極體等中所包括之半導體的材料。
本發明之實施例之一目標為提供具有高場效移動性及低關閉電流之電晶體。此外，本發明之實施例之一目標為 獲得所謂正常關開關元件，並提供具低電力消耗之半導體裝置。此外，本發明之實施例之一目標為提供具有高電晶體性能及高可靠性之電晶體。
此外，本發明之實施例之一目標為提供多產製造程序，經此可獲得低成本之包括諸如電晶體之半導體元件的半導體裝置。
此外，本發明之實施例之一目標為提供具有高可靠性之電晶體。
本說明書中所揭露之本發明之一實施例為堆疊氧化物材料之製造方法，包括以下步驟：於基底成分之上形成氧化物成分；形成第一氧化物晶體成分，其藉由熱處理而從該氧化物成分之表面朝向內部生長；及於該第一氧化物晶體成分之上堆疊第二氧化物晶體成分。尤其，該第一氧化物晶體成分及該第二氧化物晶體成分具有共同c軸。同源晶體生長或異質晶體生長之狀況造成相同軸生長。
請注意，第一氧化物晶體成分為c軸對齊垂直於第一氧化物晶體成分之表面。尤其，當執行外延生長(一晶體結構之生長)時，使用第一非單晶薄膜做為晶種，而造成第二氧化物成分之晶體生長。請注意，在a-b平面上，彼此相鄰之複數元件是相同的。此外，第一氧化物晶體成分之c軸方向相應於深度方向。
製造方法之最大特徵在於達成一種結構，其中係於包括隨意基底表面之非結晶絕緣體(例如氧化物)之上造成晶體生長。
本發明之另一實施例為堆疊氧化物材料之製造方法，包括以下步驟：於基底成分之上形成氧化物成分；形成第一氧化物晶體成分，其藉由熱處理而從該氧化物成分之表面朝向內部生長，並於該基底成分之表面上方留下非結晶成分；及於該第一氧化物晶體成分之上堆疊第二氧化物晶體成分，後者係使用與該第一氧化物晶體成分相同材料予以形成，並造成同源晶體生長。
本發明之另一實施例堆疊氧化物材料之製造方法，包括以下步驟：於基底成分之上形成氧化物成分；形成第一氧化物晶體成分，其從該氧化物成分之表面朝向內部生長，並於該基底成分之表面上方留下非結晶成分；及於該第一氧化物晶體成分之上堆疊第二氧化物晶體成分，後者係使用與該第一氧化物晶體成分不同材料予以形成，並造成異質晶體生長。
在每一上述製造方法中，同源晶體生長或異質晶體生長係藉由沈積期間以高於或等於200℃及低於或等於600℃之溫度執行加熱之狀態，造成晶體生長而予獲得。
在每一上述製造方法中，第一氧化物晶體成分及第二氧化物晶體成分具有高純度並具有固有導電類型。
在每一上述製造方法中，該堆疊氧化物材料之載子濃度為低於1.0×1012cm-3，較佳地為低於1.45×1010cm-3。
在每一上述製造方法中，晶體對齊之該第一氧化物晶體成分之底部介面，經提供而與該基底成分分隔。藉由適當調整氧化物成分厚度、熱處理狀況等，氧化物成分之非 結晶區特意留在基底成分與第一氧化物晶體成分之底部介面之間，其中晶體對齊做為緩衝器，使得結晶區經提供而與基底成分之表面分隔。因此，在形成裝置之狀況下，可降低因介面與基底成分分散之影響。例如，若製造底閘電晶體，其中堆疊氧化物材料經形成做為閘極絕緣層上之半導體層，通道形成區便非形成於與閘極絕緣層之介面，而是在與閘極絕緣層表面分隔之結晶層中，使得以降低因閘極絕緣層與氧化物晶體成分之間介面分散的影響。因此，包括與閘極絕緣層表面分隔之結晶層的電晶體，亦可稱為通道埋藏電晶體。
本發明之一技術觀念為氧化物半導體未添加雜質，相反地氧化物半導體本身藉由刻意移除諸如水或氫之不希望存在其中之雜質而高度純化。換言之，技術觀念為藉由移除形成供體位準之水或氫，而高度純化氧化物半導體，降低缺氧並充分供應氧化物半導體之主要成分的氧。
在氧化物半導體沈積之後不久，使用二次離子質譜(SIMS)測得1020cm-3之氫密度。藉由刻意移除形成供體位準之水或氫，並進一步添加氧(氧化物半導體之一成分)予氧化物半導體，氧於移除水或氫的同時減少，氧化物半導體被高度純化為電氣i型(固有)半導體。
此外，在本發明之一技術觀念中，較佳的是盡可能少安裝水及氫，亦較佳的是氧化物半導體中載子數量盡可能少。換言之，載子密度需低於1×1012cm-3，較佳地為低於1.45×1010cm-3，其低於或等於測量限制。此外，在本發明 之技術觀念中，理想的載子密度為0或約0。尤其，當氧化物半導體於氧氣、氮氣或極乾燥空氣(空氣中水含量低於或等於20ppm，較佳地為低於或等於1ppm，更佳地為低於或等於10ppb)中歷經熱處理時，溫度為高於或等於450℃及低於或等於850℃，較佳地為高於或等於550℃及低於或等於750℃，可移除將成為n型雜質之水或氫，並可高度純化氧化物半導體。此外，當藉由移除諸如水或氫之雜質而高度純化氧化物半導體時，其載子密度可為低於1×1012cm-3，較佳地為低於1.45×1010cm-3，其低於或等於測量限制。
此外，當以高溫執行熱處理時，即高於或等於450℃及低於或等於850℃之溫度，較佳地為高於或等於600℃及低於或等於700℃，氧化物半導體可高度純化並結晶，晶體生長從氧化物半導體之表面朝向其內部進行，使得氧化物半導體具有其c軸對齊之非單晶區。
依據本發明之實施例，氧化物半導體具有其c軸對齊之非單晶區，並用做種晶，第二氧化物半導體形成於其上，並以高於或等於450℃及低於或等於850℃之溫度，較佳地為高於或等於550℃及低於或等於750℃，執行熱處理，使得第二氧化物半導體具有非單晶區，其c軸係以類似於種晶之方式對齊。亦即，可造成理想的軸向生長或外延生長，其中種晶及第二氧化物半導體具有以相同方向對齊之c軸。
可堆疊具有相同軸做為種晶之第二氧化物半導體，且 其晶體不僅可藉由沈積後熱處理造成固相生長，亦可藉由在以高於或等於200℃及低於或等於600℃之溫度，較佳地為高於或等於200℃及低於或等於550℃，執行加熱之狀態下，使用典型濺鍍法沈積，而予生長。
此外，氧化物半導體中載子降低，或較佳地移除所有載子，使得氧化物半導體做為路徑，經此載子於電晶體中經過。結果，氧化物半導體為高度純化i型(固有)半導體，不具有載子或具有極少載子，使得關閉狀態之電晶體的關閉電流可極低，此為本發明之技術觀念。
此外，當氧化物半導體用做路徑，且氧化物半導體本身為高度純化i型(固有)半導體，不具有載子或具有極少載子時，便經由源極電極及汲極電極供應載子。當電子親和性χ及費米能級，較佳地費米能級相應於氧化物半導體中固有費米能級，且適當地選擇源極及汲極電極之功函數時，可從源極電極及汲極電極注入載子。因此，可適當地製造n通道電晶體及p通道電晶體。
所有氧化物晶體成分及氧化物成分為金屬氧化物，可使用四成分金屬氧化物膜，諸如In-Sn-Ga-Zn-O基膜；三成分金屬氧化物膜，諸如In-Ga-Zn-O基膜、In-Sn-Zn-O基膜、In-Al-Zn-O基膜、Sn-Ga-Zn-O基膜、Al-Ga-Zn-O基膜或Sn-Al-Zn-O基膜；二成分金屬氧化物膜，諸如In-Zn-O基膜、Sn-Zn-O基膜、Al-Zn-O基膜、Zn-Mg-O基膜、Sn-Mg-O基膜或In-Mg-O基膜；或單成分金屬氧化物膜，諸如In-O基膜、Sn-O基膜或Zn-O基膜。請注 意，此處例如In-Sn-Ga-Zn-O膜表示包含銦(In)、錫(Sn)、鎵(Ga)及鋅(Zn)之氧化物膜，且其化學計量比例並無特別限制。
氧化物晶體成分及氧化物成分亦可以InMO3(ZnO)m(m>0，且m並非自然數)表示之材料代表。此處，M代表一或多項選自Ga、Al、Mn及Co之金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co等。
此外，可使用以In-A-B-O表示之氧化物半導體材料。此處，A代表選自屬於第13組元素之一或複數種元素，諸如鎵(Ga)或鋁(Al)，屬於以矽(Si)或鍺(Ge)為代表之第14組元素等。此外，B代表選自屬於以鋅(Zn)代表之第12組元素之一或複數種元素。請注意，In含量、A含量及B含量可自由設定，並可包括A含量為0之狀況。另一方面，In含量及B含量不可為0。換言之，上述表示包括In-Ga-Zn-O、In-Zn-O等。此外，氧化物半導體材料係以In-Ga-Zn-O is InGaO3(ZnO)m(m>0，且m並非自然數)表示，並可使用ICP-MS或RBS分析，以確認m並非自然數。
習知氧化物半導體通常為n型。在包括習知氧化物半導體之電晶體中，當閘極電壓為0V時，電流於源極電極與汲極電極之間流動；換言之，電晶體傾向於正常開。當電晶體正常開而具高場效移動性時，難以控制電路。n型氧化物半導體之費米能級(EF)遠離位於帶隙中央之固有費米能級(Ei)，並位於較接近傳導帶。請注意，已知氫為氧 化物半導體中供體，並為造成氧化物半導體成為n型半導體之一因子。此外，已知缺氧為造成氧化物半導體成為n型半導體之一因子。
因而，為獲得i型氧化物半導體層，從氧化物半導體移除為n型雜質之氫，且氧化物半導體被高度純化，以便盡量少包含並非氧化物半導體之主要成分的雜質，並移除缺氧。以此方式，獲得固有(i型)或實質上固有氧化物半導體。換言之，特徵在於高度純化i型(固有)半導體或接近之半導體，並非藉由添加雜質，而是藉由盡可能移除諸如氫或水之雜質及缺氧，而予獲得。此使得費米能級(EF)可與固有費米能級(Ei)相同位準。
藉由高度純化氧化物半導體層，薄膜電晶體之閾值電壓可為正，藉此可體現所謂正常關開關元件。
有關高度純化之一步驟，較佳的是於氧化物半導體膜沈積之前、期間或之後，移除濺鍍設備中濕氣等。為移除濺鍍設備中濕氣，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。耗盡單元可為具冷阱之渦輪泵。在以低溫泵耗盡之濺鍍設備的沈積室中，移除例如氫原子、諸如水(H2O)之包含氫原子之化合物等，藉此可降低於沈積室中形成之氧化物半導體膜中雜質濃度。此外，較佳的是用於氧化物半導體之靶材中所包含之氧化物半導體具有80%或更高之相對密度，較佳地為95%或更高，更佳地為99.9%或更高。當使用具有高相對密度之靶材時，可降低將形成之氧化物半導體膜中雜質濃度。
若雜質混入將形成之氧化物半導體膜，晶體以一方向生長，即晶體生長係從表面向下進行，並可於之後用於結晶之熱處理執行時中斷。因此，理想狀態為氧化物半導體膜不包含雜質(形成p型或n型之雜質)，及半導體中不包括重金屬，即包含諸如Fe或Ni之雜質元件的濃度低於或等於1×1015cm-3。重要的是藉由脫氫而高度純化或結晶氧化物半導體，同時並特別強力地執行此步驟。
此外，在氧化物半導體膜沈積之前，可執行預熱處理以便移除存在於濺鍍設備之內壁、靶材表面或靶材之材料中的濕氣或氫。有關預熱處理，可提供一種方法，其中沈積室內部在減壓下被加熱至200℃至600℃等。一種方法亦是有效的，其中處理基板於沈積期間加熱，且氫等吸附於室之內壁。在此狀況下，並非水而是油等較佳地用做靶材之冷卻劑。儘管未加熱而重複氮之導入及排除可獲得某程度效果，但更佳的是以加熱沈積室內部執行處理。在預熱處理之後，基板或濺鍍設備冷卻，接著形成氧化物半導體膜。
此外，有用用於形成氧化物半導體膜或形成於其上之材料膜的濺鍍氣體，諸如氬或氧，較佳地使用高純度氣體，其中雜質，諸如氫、水、包含羥基之化合物、或氫化物，被降低至雜質濃度以「ppm」或「ppb」單位代表之程度。
基板藉由濺鍍法於氧化物半導體膜沈積期間，加熱至高於或等於200℃及低於或等於600℃之溫度。若預先形 成第一非單晶層，當以高於或等於200℃及低於或等於600℃之溫度執行加熱時，可預期晶體生長為同時以與沈積相同軸方向(尤其是c軸方向之晶體生長)。
此外，有關高純化之一步驟，於幾乎不包含氫及濕氣(諸如氮氣、氧氣或乾燥空氣(例如，有關濕氣，露點為低於或等於-40℃，較佳地為低於或等於-50℃))之氣體中執行第一熱處理。第一熱處理可稱為脫水或脫氫，其係用於從氧化物半導體層分離H、OH等。若溫度於惰性氣體中上升，且氣體於熱處理期間切換為包含氧之氣體，或若使用氧氣，第一熱處理亦可稱為附加氧化處理。
針對第一熱處理，可使用電熔爐加熱方法、快速加熱方法等，諸如使用加熱氣體之氣體快速熱降火(GRTA)方法或使用燈光之燈快速熱降火(LRTA)方法。此外，有關第一熱處理，可同時執行以具有低於或等於450nm波長之光輻照加熱。氧化物半導體層係於下列狀況下歷經用於高純化之第一熱處理，即當氧化物半導體層於第一熱處理後，以熱脫附譜(TDS)測量，水的約300℃之兩峰值中至少一峰值未檢測到，同時溫度增至450℃。因此，即使在高達450℃下，於包括歷經用於高純化之熱處理之氧化物半導體層的電晶體執行TDS，至少水的約300℃之峰值未檢測到。
由於晶體生長係於無晶體生長之晶種的狀態下造成，較佳的是於短時間執行高溫第一熱處理，使得以造成晶體生長從表面朝向內部。此外，由於當氧化物半導體層的表 面平坦時，可獲得有利的平板形狀非單晶層。因此，較佳的是諸如絕緣層或基板之基底成分的平坦度盡可能高。例如，氧化物半導體層的平坦度約等於市售矽晶圓之平坦度；例如，藉由AFM測量1μm×1μm區域中表面粗糙之高度差為低於或等於1nm，較佳地為低於或等於0.2nm。
在非單晶層中，當氧化物半導體中所包括之In的電子雲彼此重疊，且彼此連接時，導電性σ增加。因此，包括非單晶層之電晶體可具有高場效移動性。
以下參照圖1A、1B及1C，說明使用藉由第一熱處理形成之非單晶層做為晶種，而進一步執行晶體生長之一方法。
步驟順序輪廓如下：於基底成分之上形成第一氧化物半導體層；執行用於高純化之第一熱處理；以與用於高純化之第一熱處理相同步驟，而於第一氧化物半導體層之表面上形成晶體方向相對對齊之非單晶層；第二氧化物半導體層堆疊於其上；此外，執行用於結晶之第二熱處理，使得第二氧化物半導體層使用第一氧化物半導體層表面之非單晶層做為晶種而予結晶。
在第一熱處理中，於晶體生長之晶種不存在的狀態下，從表面造成晶體生長；反之，在第二熱處理中，存在做為晶種之平板形狀非單晶層。因此，較佳的是可以最低溫度長時間執行第二熱處理，及可執行晶體生長，因為可獲得有利的結晶度。藉由第二熱處理獲得之晶體生長方向相應於從下部向上方向，即從基板側至表面側之方向(亦 稱為再結晶方向)，其與第一熱處理中不同。此外，由於藉由第一熱處理獲得之非單晶層，藉由第二熱處理而再次加熱，非單晶層之結晶度進一步增加。
圖1A描繪於基底成分520上形成之第一氧化物半導體層執行用於結晶之第一熱處理後之狀態。儘管取決於下列狀況，即第一氧化物半導體層及基底成分520之材料、加熱溫度、加熱時間等，當從表面造成晶體生長時，第一氧化物晶體成分521b之上緣未達到與基底成分520之介面，使得非結晶狀態區域521a保持。
圖1B描繪於第二氧化物成分522沈積後不久之截面圖。第二氧化物成分522係藉由濺鍍法及使用金屬氧化物靶材而予形成。有關金屬氧化物靶材，可使用包含1：1：2或1：1：4[摩爾比]之In2O3、Ga2O3及ZnO的金屬氧化物靶材。
此外，基板可於第二氧化物成分522藉由濺鍍法之沈積期間，以高於或等於200℃及低於或等於600℃之溫度加熱。當以此基板溫度執行沈積時，可造成第二氧化物成分522之預對齊。另一方面，可直接執行外延生長。
實際製造相應於圖1B中所描繪之結構的結構。圖4A中顯示結構之截面的TEM照片。請注意，圖4B中描繪其示意圖。請注意，TEM照片係由高解析透射電子顯微鏡(「H9000-NAR」Hitachi,Ltd.製造：TEM)以高倍率(四百萬倍)及300kV加速電壓拍攝。圖4A之拍攝照片的樣本係以下列方式形成，即絕緣層係形成於玻璃基板之上，具 5nm厚度之第一In-Ga-Zn-O膜形成於其上，及於氮氣中以650℃執行熱處理達6分鐘，接著形成具30nm厚度之第二In-Ga-Zn-O膜。請注意，有關絕緣層，使用藉由高密度電漿設備而形成具100nm厚度之氧氮化矽膜(亦稱為SiOxNy，其中x>y>0)。從圖4A可發現，第一In-Ga-Zn-O膜為c軸對齊垂直於第一In-Ga-Zn-O膜之表面，且絕緣層與第一In-Ga-Zn-O膜之間介面附近並未結晶。
有關金屬氧化物半導體層，可使用以InGaxZnyOz表示之材料。此處，x、y及z為隨意數。此外，x、y及z不必然為整數，可為非整數。請注意，x可為0，反之y較佳地不為0。例如，上述表示包括In-Zn-O，其中x為0。此外，上述表示包括x及y均為1之狀況，和x及y分別為1及0.5之狀況。為獲得c軸對齊垂直於氧化物半導體層表面之晶體，例如非單晶體，較佳地使用高度純化氧化物半導體。藉由盡可能降低膜中雜質，可獲得具高結晶度之非單晶體。藉由此程序所獲得之金屬氧化物半導體層中平板形狀晶體為In2Ga2ZnO7(包含2：2：1：7之In、Ga、Zn及O)晶體。此外，包括平板形狀晶體之金屬氧化物半導體層的載子濃度為低於1×1012cm-3，較佳地為低於1.45×1010cm-3。
圖4A之樣本中第一In-Ga-Zn-O膜及第二In-Ga-Zn-O膜係使用氧化物半導體之靶材(In-Ga-Zn-O基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[摩爾比])之靶材)，以相同濺鍍設備在下列狀況下予以沈積：壓力為0.6Pa，直流 (DC)電力為0.5kW，使用氧及氬之混合氣體(氧流率：50sccm；氬流率：50sccm)，基板溫度為200℃，及沈積率為4nm/min。對於靶材之材料及成分並無限制，例如，當使用包含In2O3、Ga2O3及ZnO為1：1：1[摩爾比]之靶材時，可輕易獲得In2Ga2ZnO7之非單晶體。
包括任一In、Ga及Zn之In2Ga2ZnO7的晶體結構可視為具有平行於a軸及b軸之層的堆疊層結構。由於In2Ga2ZnO7晶體之導電性主要係由In控制，與平行於a軸及b軸之方向有關的包含In之層的電氣特性是有利的。在In2Ga2ZnO7晶體中，In電子雲彼此重疊及彼此相連，使得以形成載子路徑。
除了上述靶材以外，可使用包含In2O3、Ga2O3及ZnO為2：1：8[摩爾比]之金屬氧化物靶材。
此外，可使用不包括Ga之包含In2O3及ZnO為1：2[摩爾比]之金屬氧化物靶材。若形成底閘電晶體，由於Ga之氧化物為絕緣體，相較於使用第一In-Ga-Zn-O膜之狀況，可使用In-Zn-O膜而獲得較高場效移動性。
圖1C描繪第二熱處理後之截面圖。藉由第二熱處理，使用第一氧化物晶體成分521b之非單晶層做為晶種，晶體生長向上朝向第二氧化物成分522之表面進行。結果，形成第二氧化物晶體成分523b，使得所有晶體成分以相同方向c軸對齊。
對於第一氧化物成分及第二氧化物成分之材料並無特別限制，只要可獲得c軸對齊垂直於表面之非單晶體即 可。可使用不同材料或包括相同成分之材料。「包括相同成分」亦即包括相同元素。
請注意，若包括相同成分之氧化物半導體材料用於第一氧化物成分及第二氧化物成分，如圖1C中虛線所描繪，第一氧化物晶體成分523a與第二氧化物晶體成分523b之間界線便不清楚。
此外，圖1C中所描繪之結構可稱為三層結構，其中保持其非結晶狀態523c之區域堆疊於基底成分520之上並與其接觸，且第一氧化物晶體成分523a及第二氧化物晶體成分523b依此順序堆疊於其上。
第二熱處理亦可稱為脫水或脫氫，其係用於從氧化物半導體層分離H、OH等。若溫度於惰性氣體中上升，且氣體被切換為包含氧之氣體，或若使用氧氣，第二熱處理亦可稱為附加氧化處理。
每一氧化物半導體層之氫濃度為低於或等於1×1018cm-3，較佳地為低於或等於1×1016cm-3，更佳地實質上為0。此外，每一氧化物半導體層之載子密度為低於1×1012cm-3，較佳地為低於1.45×1010cm-3，其低於或等於測量限制。即，氧化物半導體膜中載子密度盡可能接近0。此外，氧化物半導體層之帶隙為大於或等於2eV，較佳地為大於或等於2.5eV，更佳地為大於或等於3eV。請注意，氧化物半導體層之氫濃度可藉由二次離子質譜(SIMS)予以測量。載子密度可藉由霍爾效應測量予以測量。此外，藉由電容-電壓(CV)測量之結果及方程式1，可測量較 低載子密度。
以此方式，藉由分別執行兩熱處理之晶體生長，可獲得由第一氧化物晶體成分523a及第二氧化物晶體成分523b之堆疊形成之非單晶層。
在第二In-Ga-Zn-O膜沈積之後，於氮氣中以650℃實際執行熱處理達6分鐘，接著拍攝截面。圖5A為截面之TEM照片。請注意，圖5B中描繪其示意圖。在圖5A中，可確認整個第二In-Ga-Zn-O膜結晶之狀態。此外，可觀察到第二In-Ga-Zn-O膜之非單晶層為c軸對齊垂直於第二In-Ga-Zn-O膜之表面。此外，在第二熱處理之後，亦可發現絕緣層與第一In-Ga-Zn-O膜之間介面附近並未結晶。
請注意，在圖1A中，晶體方向相對對齊第一氧化物半導體層表面之非單晶層的晶體生長從表面沿深度方向進行；因此，可不受基底成分影響而形成多晶層。
說明In-Ga-Zn-O膜之機構範例，例如其中晶體方向相對對齊之非單晶層係形成於第一氧化物半導體層表面。藉由熱處理，In-Ga-Zn-O膜中所包括之鋅分散及集中於表面附近，並成為晶體生長之晶種。晶體生長時，水平方向(平行於表面之方向)之晶體生長較深度方向(垂直於表面之 方向)之晶體生長強烈地進行；因此，形成平板形狀非單晶層。即，第一氧化物半導體層於a-b平面方向較於c軸方向更可能結晶。此外，晶體中a-b平面彼此並不相應。此外，由於In-Ga-Zn-O膜表面上方空間為自由空間，未發生此自由空間中向上進行之晶體生長。研判係因為當執行TDS測量至450℃時，於真空加熱狀況下未檢測到In及Ga之峰值，但檢測到鋅之峰值，尤其約300℃。請注意，可確信的是在真空中執行TDS測量，從約200℃之溫度檢測到鋅之分離。
有關比較範例，形成一樣本。該樣本係以下列方式形成，即形成具50nm厚度之In-Ga-Zn-O膜，並歷經700℃加熱達一小時。圖6A中顯示樣本之截面的TEM照片。請注意，圖6B中描繪其示意圖。請注意，圖6A中所示之TEM照片係由高解析透射電子顯微鏡(「H9000-NAR」Hitachi,Ltd.製造：TEM)以高倍率(二百萬倍)及300kV加速電壓拍攝。從圖6A可以發現，從In-Ga-Zn-O膜表面至約5nm深度之區域結晶，及大量的非結晶部分及晶體方向未對齊之複數晶體隨意存在於In-Ga-Zn-O膜中。因此，可以說當In-Ga-Zn-O膜沈積至50nm的大厚度並接著歷經一旦高達高於650℃之700℃的熱處理，達長於6分鐘之一小時，便難以獲得晶體方向高度對齊一如整體之具50nm厚度的非單晶體層。
從該些結果，可以說可以下列方式形成具有大厚度之非單晶層，即執行兩次沈積，使得以形成將成為晶體生長 之晶種的非單晶層，接著膜再次沈積，及接著執行晶體生長。因此，發現本說明書中所揭露之方法極為有效。藉由沈積兩次及執行兩次熱處理，可獲得晶體方向高度對齊之非單晶層，即c軸對齊垂直於氧化物晶體成分之表面的厚非單晶層。
本說明書中所揭露之本發明之一實施例為基底成分上之堆疊氧化物材料，其包括從表面至內部進行晶體生長之第一氧化物晶體成分；及第一氧化物晶體成分上之第二氧化物晶體成分。請注意，從表面朝向內部生長之第一氧化物晶體成分為c軸對齊垂直於表面。
上述結構之一特徵為於基底成分與第一氧化物晶體成分之間提供包括非結晶區之氧化物成分。此外，藉由刻意於基底成分與第一氧化物晶體成分之間提供包括非結晶區之氧化物成分，可於晶體生長未達基底成分表面之狀況下，執行熱處理。因而，可改進生產力。
本說明書中所揭露之本發明之一實施例為包括第一氧化物晶體成分及第一氧化物晶體成分上之晶體結構與第一氧化物晶體成分相同之第二氧化物晶體成分的堆疊氧化物材料。在本實施例中，至少部分第二氧化物晶體成分生長於第一氧化物晶體成分之表面上方。
本發明之另一實施例為半導體裝置之製造方法，包括以下步驟：於基底成分表面形成包括平坦表面之閘極電極層；於閘極電極層之上形成閘極絕緣層；於閘極絕緣層之上形成第一氧化物半導體層；藉由第一熱處理而造成從第 一氧化物半導體層表面朝向內部進行之晶體生長，以形成第一非單晶層；於第一非單晶層之上形成第二氧化物半導體層；藉由第二熱處理造成從第一非單晶層朝向其上之第二氧化物半導體層表面進行之晶體生長，以形成第二非單晶層；及於第一非單晶層及第二非單晶層之堆疊之上形成源極電極層及汲極電極層。在本實施例中，提供晶體對齊之第一非單晶層的底部介面並與閘極絕緣層之表面分隔。
在上述結構中，第一非單晶層為c軸對齊垂直於第一非單晶層之表面。
本發明之另一實施例為半導體裝置，包括閘極電極層，其包括基底成分之表面上的平坦表面；閘極電極層上之閘極絕緣層；閘極絕緣層上之包括非結晶區之金屬氧化物層；包括非結晶區之金屬氧化物層上之第一非單晶層，其為c軸對齊垂直於第一非單晶層之表面；第二非單晶層，其在第一非單晶層之上並與其接觸，並c軸對齊垂直於第二非單晶層之表面；及第一非單晶層之第二非單晶層之堆疊上之源極電極及汲極電極。在本實施例中，第一非單晶層及第二非單晶層為金屬氧化物層。
在上述結構中，與閘極電極層重疊之第二非單晶層表面中區域的高度差為低於或等於1nm，較佳地為低於或等於0.2nm。
使用金屬氧化物(典型為In-Ga-Zn-O膜)形成之裝置完全不同於使用單晶Si形成之裝置、使用SiC形成之裝置、及使用GaN形成之裝置。
有關寬隙半導體，已知SiC(3.26eV)及GaN(3.39eV)。然而，SiC及GaN為昂貴材料。此外，當使用SiC時，在摻雜磷或鋁之後，需用於活化之高於或等於1700℃之溫度，以選擇性形成低電阻區。即，當使用SiC或GaN時，需要高於或等於1000℃之程序溫度；因此，實質上不可能於玻璃基板或其上形成LSI之基板上薄薄地形成SiC或GaN。
此外，SiC或GaN之晶體結構僅為單晶。因此，需要PN接面之控制，及需要更完全單結晶。因此，由於並非刻意混入製造程序之小量雜質做為供體或受體，載子濃度具有下限。另一方面，金屬氧化物可具有非結晶結構、多晶結構及單晶結構之任一項。金屬氧化物之一特徵為未使用PN接面之控制，藉由利用每一ΦMS相對於χos+1/2EgOS、ΦMD相對於χos+1/2EgOS、源極及汲極之功函數、金屬氧化物之電子親和性、及能帶寬度之屬性，而執行等同於PN接面之帶的控制。
金屬氧化物，典型為In-Ga-Zn-O膜，具有為單晶矽三倍寬之帶隙，且因為相較於SiC的低製造而為不昂貴之材料。
In-Ga-Zn-O之帶隙為3.05eV，且固有載子密度係依據此值而予計算。已知固體中電子的能量分佈f(E)取決於下列方程式所代表之費米迪拉克統計。
若為載子密度不高(並未退化)之正常半導體，則滿足下列關係表示。
[方程式3]|E-E F |>kT (2)
因此，方程式(1)之費米迪拉克分佈大約接近由下列方程式代表之波茲曼分佈的方程式。
當藉由方程式(3)計算固有載子密度(ni)時，可獲得下列方程式。
接著，狀態(Nc及Nv)之有效密度和Si及In-Ga-Zn-O之帶隙(Eg)的值均代入式(4)，並計算固有載子密度。結果顯示於表1。
發現相較於Si，In-Ga-Zn-O具有極低固有載子密度。氧化物半導體之載子密度較佳地低於1×1012cm-3，更佳地低於1.45×1010cm-3，此為測量限制。若3.05eV之值被選做IGZO之帶隙，假設費米迪拉克分佈法則可應用於固有載子密度，可以說Si之載子密度約為In-Ga-Zn-O之1017倍。
若為金屬氧化物，可藉由濺鍍法以室溫至450℃溫度加熱，且最大程序溫度可設定為高於或等於300℃及低於或等於800℃之溫度，而形成薄金屬氧化物膜。若最大程序溫度設定為低於或等於玻璃之應變點的溫度，便可於大面積玻璃基板上形成薄氧化物半導體膜。因此，對產業化而言，重要的是使用最大程序溫度高於或等於300℃及低於或等於800℃而製造帶隙寬之金屬氧化物。
此外，若形成立體矽積體電路，由於金屬氧化物之程序溫度為高於或等於300℃及低於或等於800℃之溫度，其低於底部側(矽側)接面破裂之溫度，可施加於包括矽積體電路及於矽積體電路之上形成之金屬氧化物FET層的立體積體電路。
金屬氧化物迄今已報導者僅為經由約1500℃高溫處 理而獲得之非結晶狀態者、多晶狀態者或單晶狀態者。然而，如上述，可以極低溫度由一種方法其中形成金屬氧化物之平板形狀非單晶體，並接著使用金屬氧化物之平板形狀非單晶體做為晶種造成晶體生長，而形成c軸對齊之薄非單晶體。此外，若可形成較厚非單晶體膜，便進一步延伸產業應用。請注意，為獲得良好厚非單晶膜，基板之平坦度及平滑度較佳地為高。這是因為基板的小不均勻致使c軸位置偏移，導致諸如因晶體生長進行中相鄰晶體之間c軸方向的差之晶體轉變的缺陷。
金屬氧化物膜分別形成兩次，並分別執行熱處理兩次，藉此當任一種氧化物、氮化物、金屬等用做基底成分之材料時，可於其表面(絕緣表面、氧化物表面、氮化物表面或金屬表面)之上獲得厚非單晶層，即c軸對齊垂直於膜表面之非單晶層。
請注意，使用包括c軸對齊非單晶層之氧化物半導體層，可獲得具高場效移動性之電晶體。此外，可獲得具低關閉電流之電晶體。此外，可獲得所謂正常關開關元件，使得可提供具低電力消耗之半導體裝置。
此外，在使用包括c軸對齊非單晶層之氧化物半導體層所形成之電晶體中，可抑制BT測試之前及之後電晶體之閾值電壓的改變量，使得可達成高可靠性。此外，在使用包括c軸對齊非單晶層之氧化物半導體層所形成之電晶體中，其中電晶體連續以燈輻照，可降低BT測試之前及之後電晶體之閾值電壓的改變量。結果，可製造具穩定電 氣特性之電晶體。
當在下列狀況下執行第一熱處理時，即可於第一氧化物半導體層之表面上形成薄非單晶層，且晶體生長未進行至基底成分，可於其上形成第二氧化物半導體層，並使第二氧化物半導體層成為使用薄非單晶層之非單晶體，做為晶種。由於第一熱處理之溫度降低或第一處理之時間可縮短，本發明之實施例適於用大面積基板之製造程序。此外，當第一熱處理之溫度及第二熱處理之溫度低於或等於600℃時，可抑制玻璃之收縮。因此，可提供需低成本之多產製造程序。
此外，藉由提供晶體對齊之第一氧化物晶體材料的底部介面，以便刻意與基底成分之表面分隔，若形成一裝置，可降低因介面與基底成分分散之影響。當與閘極絕緣層分隔之晶體層為通道形成區時，可獲得通道埋藏電晶體。
400、580、4001‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧第一氧化物半導體層
404‧‧‧第二氧化物半導體層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧氧化物絕緣層
430、431、432‧‧‧氧化物半導體堆疊
470、581、4010、4011、4509、4510‧‧‧電晶體
501、522、532‧‧‧氧化物成分
520‧‧‧基底成分
521a‧‧‧非結晶狀態區域
521b、523a、523b、533b‧‧‧氧化物晶體成分
523c‧‧‧保持非結晶狀態區域
583、4020、4021、4032、4541、4544‧‧‧絕緣層
587、588、4513、4517‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑區
590b‧‧‧白區
594‧‧‧腔室
595、4507‧‧‧填充劑
2700‧‧‧電子書閱讀器
2701、2703、2800、2801、3002‧‧‧外殼
2705、2707、3003、3023‧‧‧顯示部
2711‧‧‧絞鏈
2721‧‧‧電力開關
2723、2805‧‧‧操作鍵
2725、2803‧‧‧揚聲器
2802‧‧‧顯示面板
2804‧‧‧麥克風
2806‧‧‧指向裝置
2807‧‧‧相機鏡頭
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池
2811‧‧‧外部記憶體槽
3001、3021、3051‧‧‧主體
3004‧‧‧鍵盤
3022‧‧‧觸控筆
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3053‧‧‧目鏡
3054‧‧‧操作開關
3055‧‧‧顯示部(B)
3056‧‧‧電池
3057‧‧‧顯示部(A)
4002、4502‧‧‧像素部
4003、4503a、4503b‧‧‧信號線驅動電路
4004、4504a、4504b‧‧‧掃描線驅動電路
4005、4505‧‧‧密封劑
4006、4506‧‧‧第二基板
4008‧‧‧液晶層
4013‧‧‧液晶元件
4015、4515‧‧‧連接終端電極
4016、4516‧‧‧終端電極
4018、4518a、4518b‧‧‧軟性印刷電路(FPC)
4019、4519‧‧‧各向異性導電層
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4040、4540‧‧‧導電層
4501‧‧‧第一基板
4511‧‧‧發光元件
4512‧‧‧電致發光層
4520‧‧‧分割區
在圖式中：圖1A至1C為本發明之實施例的截面程序圖；圖2A至2E為本發明之實施例的截面程序圖；圖3A及3B為本發明之實施例的俯視圖及截面圖；圖4A及4B為截面TEM照片及其示意圖；圖5A及5B為第二熱處理後之截面TEM照片及其示意圖； 圖6A及6B為比較範例之截面TEM照片及其示意圖；圖7為使用氧化物半導體之底閘電晶體的縱向截面圖；圖8A及8B各為沿圖7中線A-A’之截面的能帶圖(示意圖)；圖9A顯示正電位(VG>0)施加於閘極(GE1)之狀態，及圖9B顯示負電位(VG<0)施加於閘極(GE1)之狀態；圖10顯示真空能階與金屬之功函數(ΦM)之間關係，及真空能階與氧化物半導體之電子親和性(χ)之間關係；圖11A至11C為本發明之實施例的截面程序圖；圖12A1及12A2和圖12B為本發明之實施例的俯視圖及截面圖；圖13A及13B為本發明之實施例的俯視圖及截面圖；圖14為本發明之實施例的截面圖；及圖15A至15E各描繪電子裝置之範例。
以下，將參照圖式詳細說明本發明之實施例。然而，本發明不侷限於下列說明，且熟悉本技藝之人士可輕易理解在不偏離本發明之精神及範圍下，文中所揭露之模式及細節可以各種方式加以修改。因此，本發明並不解譯為侷限於實施例之說明。
[實施例1]
在本實施例中，參照圖1A至1C、圖2A至2E及圖3A及3B說明電晶體之製造範例。
首先，於具有絕緣表面之基板的基板400上形成導電膜，接著使用光罩之光刻步驟而提供閘極電極層401。
有關基板400，儘管提供半導體基板、藍寶石基板、石英基板、陶瓷基板等，尤其較佳地使用可大量生產之玻璃基板。有關用於基板400之玻璃基板，當將執行之熱處理的溫度高時，可使用應變點高於或等於730℃之玻璃基板。對基板400而言，例如使用玻璃材料，諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃。請注意，藉由包含較氧化硼更大量之氧化鋇(BaO)，可形成更實用之耐熱玻璃基板。因此，較佳地使用包含BaO及B2O3之玻璃基板，使得BaO之量大於B2O3。
可於基板400與閘極電極層401之間提供做為基底層之絕緣層。基底層具有避免雜質元件從基板400擴散之功能，並可使用一或多項氮化矽層、氧化矽層、氮氧化矽層及氧氮化矽層，而形成具單層或堆疊層結構。
金屬導電層可用做閘極電極層401。有關金屬導電層之材料，較佳地使用選自Al、Cr、Cu、Ta、Ti、Mo及W之元素、包含任一該些元素做為成分之合金、包含任一該些元素組合之合金等。例如，鋁層堆疊於鈦層之上及鈦層堆疊於鋁層之上之三層結構，或鋁層堆疊於鉬層之上及鉬 層堆疊於鋁層之上之三層結構較佳。不用說，金屬導電層可具有單層結構、二層結構或其中四或更多層堆疊之結構。若之後執行熱處理，較佳地選擇可耐受熱處理之溫度的材料用於閘極電極層401。
其次，於閘極電極層401之上形成閘極絕緣層402。可藉由電漿CVD法、濺鍍法等形成具有氧化矽層、氮化矽層、氧化鉿層、氧氮化矽層或氮氧化矽層之單層或其堆疊層之閘極絕緣層402。例如，使用包括氮化矽膜及氧化矽膜之堆疊。閘極絕緣層402之厚度為大於或等於50nm及小於或等於200nm。
在本實施例中，閘極絕緣層402係使用高密度電漿設備予以形成。此處，高密度電漿設備係指一種設備，其可體現高於或等於1×1011/cm3之電漿密度。例如，藉由施加高於或等於3kW及低於或等於6kW之微波電力而產生電漿，使得以形成絕緣膜。
矽烷氣體(SiH4)、氧化亞氮(N2O)及稀有氣體被導入室做為來源氣體，以於高於或等於10Pa及低於或等於30Pa之壓力下產生高密度電漿，使得以於具有絕緣表面之基板(諸如玻璃基板)上形成絕緣膜。之後，矽烷氣體之供應停止，且氧化亞氮(N2O)及稀有氣體被導入室而未暴露於空氣，使得可於絕緣膜之表面上執行電漿處理。至少於絕緣膜形成之後，執行藉由導入氧化亞氮(N2O)及稀有氣體而於絕緣膜之表面上執行之電漿處理。經由上述程序而形成之絕緣膜具有小厚度，並相應於即使具有例如低於 100nm之厚度仍可確定其可靠性的絕緣膜。
在形成閘極絕緣層402中，被導入室之矽烷氣體(SiH4)相對於氧化亞氮(N2O)之流率介於1：10至1：200之範圍。此外，有關被導入室之稀有氣體，可使用氦、氬、氪、氙等。尤其，較佳地使用不昂貴之氬。
此外，由於藉由使用高密度電漿設備而形成之絕緣膜可具有某厚度，該絕緣膜具有卓越的階梯覆蓋。此外，有關藉由使用高密度電漿設備而形成之絕緣膜，可準確地控制薄膜厚度。
經由上述程序而形成之絕緣膜遠不同於使用習知平行板PCVD設備而形成之絕緣膜。若比較彼此以相同蝕刻劑之蝕刻率，經由上述程序而形成之絕緣膜的蝕刻率低於使用習知平行板PCVD設備而形成之絕緣膜，達10%或更高或20%或更高。因而，可以說使用高密度電漿設備而形成之絕緣膜為密集膜。
在本實施例中，使用高密度電漿設備而形成之具100nm厚度之氧氮化矽膜(亦稱為SiOxNy，其中x>y>0)，被用做閘極絕緣層402。
接著，於閘極絕緣層402之上形成大於或等於2nm及小於或等於15nm厚度之第一氧化物半導體層。第一氧化物半導體層可藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或包括稀有氣體(典型為氬)及氧之混合氣體中予以形成。
此外，較佳的是於氧化物半導體膜沈積之前、期間或 之後，移除存在於濺鍍設備中濕氣等。為移除濺鍍設備中濕氣，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。耗盡單元可為具冷阱之渦輪泵。在以低溫泵耗盡之濺鍍設備中，移除氫原子、諸如水(H2O)之包含氫原子之化合物等，藉此可降低於沈積室中形成之氧化物半導體膜中雜質濃度。
有關第一氧化物半導體層，可提供下列氧化物半導體膜：四成分金屬氧化物膜，諸如In-Sn-Ga-Zn-O基膜；三成分金屬氧化物膜，諸如In-Ga-Zn-O基膜、In-Sn-Zn-O基膜、In-Al-Zn-O基膜、Sn-Ga-Zn-O基膜、Al-Ga-Zn-O基膜及Sn-Al-Zn-O基膜；或二成分金屬氧化物膜，諸如In-Zn-O基膜、Sn-Zn-O基膜、Al-Zn-O基膜、Zn-Mg-O基膜、Sn-Mg-O基膜、In-Mg-O基膜、In-O基膜、Sn-O基膜及Zn-O基膜。
此外，有關第一氧化物半導體層，亦可使用藉由InMO3(ZnO)m(m>0，且m並非自然數)表示之薄膜。此處，M代表一或多項選自Ga、Al、Mn及Co之金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co等。
在本實施例中，第一氧化物半導體層係於氧氣、氬氣、或氬及氧之混合氣體中，於下列狀況下形成具10nm厚度，即使用氧化物半導體之靶材(包含In2O3：Ga2O3：ZnO=1：1：2[摩爾比]之In-Ga-Zn-O基用於氧化物半導體之靶材)，基板與靶材之間距離為170mm，壓力為0.4 Pa，及直流(DC)電源為0.5kW。有關用於氧化物半導體之靶材，亦可使用具有In2O3：Ga2O3：ZnO=1：1：1[摩爾比]之成分比的靶材，或具有In2O3：Ga2O3：ZnO=1：1：4[摩爾比]之成分比的靶材。在本實施例中，較佳的是使用傾向於結晶之用於氧化物半導體之靶材，以刻意藉由之後執行之熱處理而執行結晶。
此外，較佳的是用於氧化物半導體之靶材中所包含之氧化物半導體具有80%或更高之相對密度，較佳地為95%或更高，更佳地為99.9%或更高。可降低使用具有高相對密度之靶材而形成之氧化物半導體膜中雜質濃度，因而可獲得具有高電氣特性或高可靠性之薄膜電晶體。
此外，在第一氧化物半導體層沈積之前，較佳地執行預熱處理以便移除存在於濺鍍設備之內壁、靶材表面或靶材之材料內部的濕氣或氫。有關預熱處理，可提供一種方法，其中沈積室內部在減壓下被加熱至高於或等於200℃及低於或等於600℃。在預熱處理之後，冷卻基板或濺鍍設備。接著，形成氧化物半導體膜而未暴露於空氣。在此狀況下，並非水而是油等較佳地用做靶材之冷卻劑。儘管未加熱而重複氮之導入及排除可獲得某程度效果，但更佳的是以加熱沈積室內部執行處理。
其次，第一氧化物半導體層歷經第一熱處理，使得至少其之一部分結晶。在第一熱處理中，使用高於或等於450℃及低於或等於850℃之溫度，較佳地為高於或等於550℃及低於或等於750℃。此外，加熱時間為長於或等 於1分鐘及短於或等於24小時。藉由第一熱處理，形成至少於其表面具有非單晶層之第一氧化物半導體層403(詳圖2A)。形成於表面之非單晶層的晶體生長從表面朝向內部進行。非單晶層為具大於或等於2nm及小於或等於10nm平均厚度之平板形狀非單晶體。此外，形成於表面之非單晶層為c軸對齊垂直於表面。在本實施例中，說明一範例，其中藉由第一熱處理，除了與閘極絕緣層之介面附近，幾乎整個第一氧化物半導體層包括多晶體。
請注意，在第一熱處理中，較佳的是氮、氧或諸如氦、氖或氬之稀有氣體中未包含水、氫、碳氫化合物等。此外，較佳的是被導入熱處理設備之氮、氧或諸如氦、氖或氬之稀有氣體之純度被設定為6N(99.9999%)或更高，更佳地為7N(99.99999%)或更高(即雜質濃度為1ppm或更低，更佳地為0.1ppm或更低)。此外，第一熱處理可於具低於或等於20ppm之H2O濃度的極乾燥空氣中執行。此外，當第一熱處理中溫度增加時，熔爐內部可設定為氮氣，及當執行冷卻時，熔爐內部可切換為氧氣。藉由於氮氣中執行脫水或脫氫，及將氣體切換為氧氣，氧可供應予第一氧化物半導體層，使得以獲得i型氧化物半導體層。
請注意，用於第一熱處理之設備不侷限於特別設備，且設備可為具一種裝置，藉由來自諸如電阻加熱元件之加熱元件的熱輻射或熱傳導而加熱將處理之目標。例如，可使用電熔爐，或快速熱降火(RTA)設備，諸如氣體快速熱降火(GRTA)設備或燈快速熱降火(LRTA)設備。LRTA設 備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。
其次，於至少表面包括非單晶層之第一氧化物半導體層403之上，形成第二氧化物半導體層404，其厚度至少大於第一氧化物半導體層403之厚度(詳圖2B)。請注意，從業者可適當使用適於將製造之裝置的厚度，做為第二氧化物半導體層404之厚度。例如，若製造底閘電晶體，第一氧化物半導體層403及第二氧化物半導體層404之總厚度為大於或等於10nm及小於或等於200nm。此外，可藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或包含稀有氣體(典型為氬)及氧之氣體中，形成第二氧化物半導體層。
有關第二氧化物半導體層404，可使用四成分金屬氧化物膜，諸如In-Sn-Ga-Zn-O基膜；三成分金屬氧化物膜，諸如In-Ga-Zn-O基膜、In-Sn-Zn-O基膜、In-Al-Zn-O基膜、Sn-Ga-Zn-O基膜、Al-Ga-Zn-O基膜及Sn-Al-Zn-O基膜；二成分金屬氧化物膜，諸如In-Zn-O基膜、Sn-Zn-O基膜、Al-Zn-O基膜、Zn-Mg-O基膜、Sn-Mg-O基膜及In-Mg-O基膜；或單成分金屬氧化物膜，諸如In-O基膜、Sn-O基膜及Zn-O基膜。
較佳的是第一氧化物半導體層及第二氧化物半導體層404係使用包括相同成分或具有相同晶體結構，且晶格常數彼此接近(失配為低於或等於1%)之材料予以形成。若 使用包括相同成分之材料，使用第一氧化物半導體層之非單晶層做為晶種，於之後執行結晶之時將輕易造成晶體生長。此外，若使用包括相同成分之材料，諸如黏性或電氣特性之介面屬性良好。
其次，執行第二熱處理，使得使用第一氧化物半導體層之非單晶層做為晶種，而執行晶體生長。第二熱處理係以高於或等於450℃及低於或等於850℃之溫度執行，較佳地為高於或等於550℃及低於或等於750℃。此外，加熱時間為長於或等於1分鐘及短於或等於24小時。藉由第二熱處理，第二氧化物半導體層結晶。以此方式，可獲得氧化物半導體堆疊430(詳圖2C)。請注意，氧化物半導體堆疊430與閘極絕緣層402之間介面附近並未刻意結晶。在此狀況下，獲得二層結構，其中非結晶層位於閘極絕緣層之上並與其接觸，及晶體層位於非結晶層之上並與其接觸(此處，第一氧化物半導體層之非單晶體與第二氧化物半導體層之非單晶體的堆疊被視為單層)。
當第二熱處理之溫度高於或等於550℃時，若第二氧化物半導體層404具有大厚度，有時非結晶層係形成於使用第一氧化物半導體層做為晶種而從表面向下生長之晶體層與向上生長之晶體層之間。在此狀況下，獲得四層結構，其中位於閘極絕緣層之上並與其接觸之非結晶層、晶體層、非結晶層及晶體層依此順序堆疊。第一氧化物半導體層之非單晶體與第二氧化物半導體層之非單晶體的堆疊亦視為單層，且上述結構稱為四層結構。
此外，存在一種狀況，其中當第二熱處理之溫度低於500℃時，依據第二氧化物半導體層404之材料，並未從表面進行晶體生長，而是形成使用第一氧化物半導體層做為晶種而向上生長之晶體層。在此狀況下，獲得三層結構，其中依序提供位於閘極絕緣層之上並與其接觸之非結晶層、晶體層及非結晶層。亦在此狀況下，第一氧化物半導體層之非單晶體與第二氧化物半導體層之非單晶體的堆疊被視為單層，且上述結構稱為三層結構。以此方式，堆疊結構可隨第二氧化物半導體層404之材料及厚度與第二熱處理之加熱狀況而異；因此，對從業者而言重要的是依據所需堆疊結構，而適當調整第二氧化物半導體層404之材料及厚度與第二熱處理之加熱狀況。
請注意，在氧化物半導體堆疊430中與閘極絕緣層之級階重疊之區域具有晶體界線，因此具有多晶結構。此外，在氧化物半導體堆疊430中，做為通道形成區之區域具有至少平坦表面及具有非單晶結構，其中第一氧化物半導體層之c軸與第二氧化物半導體層之c軸對齊。此外，在氧化物半導體堆疊430中，各通道形成區中多晶體之a軸及b軸有時錯位。
圖2A、2B及2C中未描繪與未結晶之閘極絕緣層402之介面附近的狀態。為說明以易於理解與閘極絕緣層402之介面附近，使用圖1A、1B及1C之放大示意圖。圖2A相應於圖1A，且基底成分520相應於閘極絕緣層402。圖2B相應於圖1B，且圖1B為第二氧化物成分522沈積之 後不久之截面圖。圖2C相應於圖1C，且圖1C為第二熱處理之後之截面圖。
請注意，亦在第二熱處理中，較佳的是氮、氧或諸如氦、氖或氬之稀有氣體中未包含水、氫等。另一方面，被導入熱處理設備之氮、氧或諸如氦、氖或氬之稀有氣體之純度較佳地為6N(99.9999%)或更高，更佳地為7N(99.99999%)或更高(即雜質濃度為1ppm或更低，更佳地為0.1ppm或更低)。另一方面，第二熱處理可於具低於或等於20ppm之H2O濃度的極乾燥空氣中執行。當第二熱處理中溫度增加時，熔爐內部可設定為氮氣，及當執行冷卻時，內部之氣體可切換為氧氣。
請注意，用於第二熱處理之設備亦不侷限於特別設備，且設備可為具一種裝置，藉由來自諸如電阻加熱元件之加熱元件的熱輻射或熱傳導而加熱將處理之目標。例如，可使用電熔爐，或RTA設備，諸如GRTA設備或LRTA設備。
其次，從第一氧化物半導體層及第二氧化物半導體層形成之氧化物半導體堆疊430使用光刻步驟而被處理為島形氧化物半導體堆疊431(詳圖2D)。此外，可使用噴墨法而形成用於形成島形氧化物半導體堆疊431之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。
其次，在藉由濺鍍法等而於閘極絕緣層402及島形氧化物半導體堆疊431之上形成金屬導電膜之後，執行光刻步驟，使得以形成抗蝕罩。接著，選擇性蝕刻金屬導電 膜，使得以形成金屬電極層。
有關將成為源極電極及汲極電極(包括使用相同層形成之佈線)之金屬導電層之材料，使用諸如Al、Cu、Cr、Ta、Ti、Mo或W之金屬材料；或主要成分為任一該些金屬材料之合金材料。此外，可使用一種結構，其中諸如Cr、Ta、Ti、Mo及W之耐火金屬堆疊於下側及/或Al、Cu等金屬層上側。此外，藉由使用添加Al膜至諸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y之元素(可避免產生凸起或晶鬚)的Al材料，可改進耐熱。
例如，金屬導電膜較佳地具有三層結構，其中鋁層堆疊於鈦層之上及鈦層堆疊於鋁層之上；或三層結構，其中鋁層堆疊於鉬層之上及鉬層堆疊於鋁層之上。另一方面，金屬導電膜可具有二層結構，其中鋁層及鎢層堆疊；二層結構，其中銅層及鎢層堆疊；或二層結構，其中鋁層及鉬層堆疊。不用說，金屬導電膜可具有單層結構或包括四或更高層之堆疊層結構。
有關將成為源極電極及汲極電極(包括使用相同層形成之佈線)之金屬導電膜之材料，可使用導電金屬氧化物。有關導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦及氧化錫之合金(In2O3-SnO2，縮寫為ITO)、氧化銦及氧化鋅之合金(In2O3-ZnO)、或任一包含矽或氧化矽之金屬氧化物材料。
接著，移除抗蝕罩，並執行光刻步驟，使得以形成抗蝕罩。接著，執行選擇性蝕刻，使得以形成源極電極層 405a及汲極電極層405b。之後，移除抗蝕罩(詳圖2E)。請注意，在此光刻步驟中，有時僅蝕刻島形氧化物半導體堆疊431之一部分，藉此形成具有槽(凹部)之氧化物半導體層。
如圖2E中所描繪，閘極電極層401包括與源極電極層405a(及汲極電極層405b)重疊之區域，此亦為一特徵。包括源極電極層405a之邊緣部與閘極絕緣層402之級階之間區域，換言之，源極電極層405a之邊緣部與截面圖中閘極絕緣層之平坦表面改變為錐形表面之點之間區域(此處為圖2E中Lov區域)。鑑於避免載子流至因閘極電極層之邊緣部的級階所產生之晶體晶粒界線，氧化物半導體堆疊432之Lov區域是重要的。
此外，在氧化物半導體堆疊432之側表面，與源極電極層405a或汲極電極層405b接觸之非單晶層有時處於非結晶狀態。
此外，可藉由噴墨法形成用於形成源極電極層405a及汲極電極層405b之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。
為減少用於光刻步驟之光罩數量，及減少光刻步驟數量，可使用多色調遮罩執行蝕刻步驟，其為一種曝光遮罩，經此光透射而具有複數強度。使用多色調遮罩形成之抗蝕罩具有複數厚度，並進一步可藉由蝕刻而改變形狀；因此，抗蝕罩可用於複數蝕刻步驟而處理為不同型樣。因此，可藉由一多色調遮罩而形成相應於至少兩種或更多種 不同型樣之抗蝕罩。因而，可減少曝光遮罩之數量，及亦可減少相應光刻步驟之數量，藉此可體現程序簡化。
其次，形成做為保護絕緣膜之氧化物絕緣層407，以接觸氧化物半導體層之一部分。
可藉由適當方法，諸如濺鍍法，形成至少1nm厚度之氧化物絕緣層407，藉此諸如水或氫之雜質不進入氧化物絕緣層407。在本實施例中，藉由濺鍍而沈積300-nm-厚氧化矽膜，做為氧化物絕緣層407。沈積中基板溫度可高於或等於室溫及低於或等於300℃，在本實施例中為100℃。藉由濺鍍法之氧化矽膜的沈積可於稀有氣體(典型為氬)、氧氣、或稀有氣體(典型為氬)及氧之氣體中執行。有關靶材，可使用氧化矽靶材或矽靶材。例如，使用矽靶材，可藉由濺鍍法於氧及氮之氣體中形成氧化矽。有關形成以便接觸電阻降低之氧化物半導體層的氧化物絕緣層407，使用無機絕緣膜，其不包括諸如濕氣、氫離子及OH-之雜質，並阻止該些雜質從外部進入。典型使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜。此外，可於氧化物絕緣層407之上形成保護絕緣層，諸如氮化矽膜或氮化鋁膜。
此外，較佳地於氧化物絕緣層407形成之前執行預熱處理，以移除存在於濺鍍設備內壁、靶材表面或靶材材料內部之濕氣或氫。在預熱處理之後，冷卻基板或濺鍍設備。接著形成氧化物絕緣層而未暴露於空氣。在此狀況下，並非水而是油等較佳地用做靶材之冷卻劑。儘管在不 加熱下重複氮之導入及排除可獲得某程度之效果，但更佳地為以加熱之沈積室內部執行處理。
此外，在氧化物絕緣層407沈積之後，可藉由濺鍍法將氮化矽膜堆疊於其上而未暴露於空氣。
此外，於氧化物絕緣層407及閘極絕緣層402中形成達到閘極電極層401之接觸孔，並可於氧化物絕緣層407之上形成連接電極，其電性連接閘極電極層401並供應閘極電位予閘極電極層401。另一方面，可使用下列物件：於閘極絕緣層402形成之後，形成達到閘極電極層401之接觸孔；使用與源極電極層及汲極電極層相同材料於其上形成連接電極；於連接電極之上形成氧化物絕緣層407；於氧化物絕緣層407中形成達到連接電極之接觸孔；接著，於氧化物絕緣層407之上形成電極，其電性連接連接電極並供應閘極電位予連接電極。
經由上述程序，形成電晶體470(詳圖3B)。圖3A描繪電晶體470之俯視圖範例。請注意，圖3B相應於沿圖3A中虛線C1-C2之截面圖。
電晶體470之特徵之一為與通道形成區重疊之閘極電極的頂面是平坦的，包括c軸對齊垂直於平坦表面之氧化物成分，及源極或汲極電極層與因閘極電極層之邊緣部而產生之氧化物成分的級階重疊。若在氧化物成分(本實施例中氧化物半導體堆疊432)中，基板側存在凸部及凹部，晶體生長符合凹部之區域便成為包括晶體界線之多晶體。因此，藉由形成圖3B中所描繪之Lov區域，可避免載子 流至閘極電極層之邊緣部的不平坦中產生之晶體界線。因此，在電晶體470中，閘極電極層之平坦部上將提供源極電極層或汲極電極層，以包括與閘極電極層重疊之區域。
請注意，在電晶體470中，與通道形成區重疊之閘極絕緣層表面的平坦表面具有低於或等於1nm之高度差，較佳地為低於或等於0.2nm。較佳的是載子流動之通道形成區為非單晶體。
在圖3B中所描繪之電晶體470中，結晶層經提供而刻意與閘極絕緣層分隔。因此，並非在與閘極絕緣層之介面，而是在與閘極絕緣層分隔之結晶層中形成通道形成區。結果，因閘極絕緣層與氧化物成分之間介面分散的影響降低。
藉由第一熱處理及第二熱處理執行結晶，從氧化物半導體移除n型雜質之氫，並高度純化氧化物半導體，使得氧化物半導體盡可能少地包括並非氧化物半導體之主要成分的雜質，而成為固有(i型)或實質上固有半導體。換言之，並非藉由添加雜質，而是藉由盡可能多地移除諸如氫或水之雜質，而獲得高度純化i型(固有)半導體或接近之半導體。藉由高度純化氧化物半導體層，電晶體之閾值電壓變成正，使得可獲得所謂正常關電晶體470。
不用說，本實施例並不特別侷限於圖3B中所描繪之電晶體470的結構。只要電晶體為底閘電晶體，任一結構均可接受。例如，為避免圖2E中源極電極層及汲極電極層形成時蝕刻損害，可使用用於電晶體之通道停止結構， 其中形成與通道形成區重疊之氧化物絕緣層做為通道抵止部。
此外，可於氧化物絕緣層407之上提供電極層，其可做為背閘。背閘之電位可為固定電位，例如0V或接地電位，並可由從業者酌情決定。此外，在用於測試電晶體之可靠性的偏壓溫度壓力測試(以下稱為BT測試)中，藉由於氧化物半導體層之上及之下提供閘極電極，可減少BT測試之前與之後之間電晶體之閾值電壓的偏移量。即，藉由於氧化物半導體層之上及之下提供閘極電極，可改進可靠性。此外，藉由控制施加於背閘之閘極電壓，可決定閾值電壓。另一方面，當閾值電壓設定為正時，電晶體可做為增強型電晶體。再另一方面，當閾值電壓設定為負時，電晶體可做為空乏型電晶體。例如，包括增強型電晶體及空乏型電晶體之組合的反相器電路(以下該等電路稱為EDMOS電路)，可用於驅動電路。驅動電路包括至少邏輯電路部及開關部或緩衝器部。邏輯電路部具有包括上述EDMOS電路之電路結構。
以下將說明包括氧化物半導體之底閘電晶體的作業原理。
圖7為包括氧化物半導體之電晶體的縱向截面圖。氧化物半導體層(OS)係提供於閘極電極(GE1)之上，閘極絕緣膜(GI)提供於其間，及源極電極(S)及汲極電極(D)提供於其上。此外，與氧化物半導體層(OS)之通道形成區重疊之背閘(GE2)係提供於覆蓋源極電極(S)及汲極電極(D)之氧 化物絕緣層之上。
圖8A及8B為沿圖7中所描繪之截面A-A’的能帶圖(示意圖)。圖8A顯示源極及汲極具有相同電位(VD=0V)之電壓的狀況。圖8B顯示正電位施加於汲極(VD>0V)，反之正電位未施加於源極的狀況。
圖9A及9B為若閘極電壓為0V，沿圖7中截面B-B’的能帶圖(示意圖)。圖9A顯示開啟狀態，其中正電壓(VG>0)施加於閘極電極(GE1)，且載子(電子)於源極電極與汲極電極之間流動。圖9B顯示一種狀態，其中負電壓(VG<0)施加於閘極電極(GE1)，即電晶體處於關閉狀態(其中少數載子未流動)。
當氧化物半導體之厚度為約50nm，且藉由高度純化氧化物半導體，供體濃度成為低於或等於1×1018/cm3，且耗盡層擴展至整個氧化物半導體。換言之，電晶體可視為完整空乏型電晶體。
圖10顯示真空能階與金屬之功函數(ΦM)之間關係，及真空能階與氧化物半導體之電子親和性(χ)之間關係。
在正常溫度，金屬中電子退化且費米能級位於傳導帶中。另一方面，習知氧化物半導體典型為n型半導體，在此狀況下費米能級(EF)遠離位於帶隙中央之固有費米能級(Ei)，並較接近傳導帶。請注意，已知部分氫為氧化物半導體中供體，並為造成氧化物半導體成為n型半導體之一因子。
另一方面，本發明之氧化物半導體為固有(i型)或實 質上固有氧化物半導體，其係藉由從氧化物半導體移除n型雜質之氫及純化氧化物半導體，使得其中盡可能避免包含並非氧化物半導體主要成分之雜質，而予獲得。換言之，特徵在於並非藉由添加雜質，而是藉由盡可能移除諸如氫或水之雜質，而獲得純化i型(固有)半導體或接近之半導體。此使得費米能級(EF)可與固有費米能級(Ei)相同位準。
氧化物半導體具有3.05eV至3.15eV之帶隙(Eg)。若氧化物半導體之帶隙(Eg)為3.15eV，咸信電子親和性(χ)將為4.3eV。用於形成源極及汲極電極之鈦(Ti)的功函數實質上等於氧化物半導體之電子親和性(χ)。在此狀況下，於金屬與氧化物半導體之間介面並未形成電子之蕭特基障壁。
換言之，若金屬之功函數(ΦM)與氧化物半導體之電子親和性(χ)彼此相等，且金屬與氧化物半導體彼此接觸，便獲得圖8A中所描繪之能帶圖(示意圖)。
在圖8B中，黑圈(‧)代表電子，當正電位施加於汲極時，電子便跨越障壁(h)注入氧化物半導體，並朝向汲極流動。在此狀況下，障壁(h)之高度便隨閘極電壓及汲極電壓而改變；若施加正汲極電壓，障壁(h)之高度便小於圖8A中無施加電壓之障壁高度，即帶隙(Eg)之1/2。
此時，如圖9A中所描繪，於閘極絕緣膜與高度純化氧化物半導體之間介面的氧化物半導體側，電子於底部中移動，此為電氣穩定。
此外，在圖9B中，當負電位(反向偏壓)施加於閘極電極(GE1)時，因為少數載子之電洞實質上為零，所以電流之值極接近零。
藉由提升氧化物半導體之純度，使得氧化物半導體盡可能不包括其主要成分以外之雜質，而獲得固有(i型)或實質上固有氧化物半導體。因此，與閘極絕緣膜之介面特性變得明顯。因此，介面特性需視為與大批特性分隔。因而，閘極絕緣膜需形成與氧化物半導體之有利介面。例如，較佳的是使用藉由使用從VHP頻帶至微波頻帶之電力頻率產生之高密度電漿的CVD法而形成之絕緣膜，或藉由濺鍍法而形成之絕緣膜。
氧化物半導體被高度純化，且氧化物半導體與閘極絕緣膜之間介面被製成有利，藉此當元件具有1×104μm之通道寬度W及3μm之通道長度時，高度預期低於或等於10-13A之關閉電流及亞閾擺動(S值)為0.1V/dec(閘極絕緣膜之厚度：100nm)的電晶體特性。
如上述，氧化物半導體被高度純化，使得並非氧化物半導體之主要成分的雜質量最小化，藉此形成非單晶體及可獲得電晶體之有利作業。
[實施例2]
在本實施例中，說明使用包括不同成分之氧化物半導體材料而形成第一氧化物成分及第二氧化物成分之狀況，但實施例1中說明使用包括相同成分之氧化物半導體材料 而形成第一氧化物成分及第二氧化物成分之狀況。
在類似於實施例1之方式中，藉由第一熱處理，儘管晶體生長係從表面進行，但第一氧化物晶體成分521b之頂部未達到與基底成分520之介面，且非結晶狀態521a中區域留下(詳圖11A)。請注意，在圖11A中，與圖1A中相同部分係標示相同編號。
圖11B為第二氧化物成分532沈積於第一氧化物晶體成分521b之上後不久時之截面圖。第二氧化物成分532係使用與第一氧化物晶體成分521b不同材料而予形成。
接著，在第二氧化物成分532沈積之後，執行第二熱處理。藉由第二熱處理，如圖11C中所描繪而執行晶體生長。如圖11C中所描繪，使用第一氧化物晶體成分521b之非單晶層做為晶種，晶體生長朝向第二氧化物成分之表面向上進行，使得以形成第二氧化物晶體成分533b。有關第二氧化物成分532，使用不同於第一氧化物晶體成分521b之成分的氧化物半導體材料。因此，如圖11C中所描繪，形成第一氧化物晶體成分521b與第二氧化物晶體成分533b之間界線。此外，亦藉由第二熱處理，除了與閘極絕緣層之介面附近，幾乎整個第一氧化物半導體層包括晶體區域。
圖11C之結構可稱為三層結構，其中區域保持其非結晶狀態533c，其係位於依序堆疊之基底成分520、第一氧化物晶體成分533a及第二氧化物晶體成分533b之上，並與其接觸。
此外，其中造成晶體生長之第二氧化物晶體成分與做為基底之第一氧化物晶體成分，二者材料相同，此狀況稱為同質外延(亦稱為同源晶體生長)。其中造成晶體生長之第二氧化物晶體成分與做為基底之第一氧化物晶體成分，二者材料不同，此狀況稱為異質外延(亦稱為異質晶體生長)。本實施例藉由選擇材料而可使用同質外延及異質外延之任一種。
第一熱處理之狀況與第二熱處理之狀況處於實施例1中所說明之狀況範圍。請注意，從業者可適當選擇該狀況，即特意留下保持其非結晶狀態533c之區域而接觸基底成分520之表面。
本實施例可自由地與實施例1組合。
[實施例3]
在本實施例中，製造包括堆疊氧化物材料之電晶體，其中該堆疊氧化物材料包括c軸對齊之複數晶體的晶體層，及藉由使用用於像素部之電晶體，及驅動電路，製造具有顯示功能之半導體裝置(亦稱為顯示裝置)。此外，當於相同基板之上形成使用電晶體之部分或全部驅動電路做為像素部，可獲得面板上系統。
顯示裝置包括顯示元件。有關顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件於其分類包括照度係由電流或電壓控制之元件，於其分類具體包括無機電致發光(EL)元件、有機 EL元件等。此外，可使用顯示媒體，諸如電子墨水，其對比藉由電氣效果而改變。
此外，顯示裝置包括面板其中顯示元件被密封，及模組其中包括控制器之IC等係安裝於面板上。顯示裝置關於顯示裝置之製造程序中顯示元件完成前的一種元件基板，元件基板具工具而供應電流予每一複數像素中顯示元件。具體地，元件基板可處於一種狀態其中僅形成顯示元件之像素電極；一種狀態其中形成將成為像素電極之導電層，但尚未蝕刻形成像素電極；或任何其他狀態。
請注意，本說明書中顯示裝置亦即影像顯示裝置、顯示裝置、或光源(包括照明裝置)。此外，「顯示裝置」於其分類包括下列模組：包括連接器之模組，諸如軟性印刷電路(FPC)、磁帶自動黏接(TAB)磁帶或附著的磁帶載體包(TCP)；具有TAB磁帶或TCP之模組，其末端具印刷佈線板；及具有積體電路(IC)之模組，其藉由將晶片安裝於玻璃(COG)法而直接安裝於顯示元件上。
在本實施例中，說明液晶顯示裝置之範例，做為本發明之一實施例的半導體裝置。參照圖12A1、12A2及12B說明液晶顯示面板之外觀及截面，其係半導體裝置之一實施例。圖12A1及12A2各為面板之俯視圖，其中電晶體4010及4011包括堆疊氧化物材料之半導體層，該堆疊氧化物材料包括c軸對齊之晶體層；及液晶元件4013，其係形成於第一基板4001之上，並以密封劑4005密封於第一基板4001與第二基板4006之間。圖12B相應於沿線 M-N之圖12A1及12A2的截面圖。
提供密封劑4005以便環繞提供於第一基板4001上之像素部4002及掃描線驅動電路4004。第二基板4006係提供於像素部4002及掃描線驅動電路4004之上。因此，像素部4002及掃描線驅動電路4004藉由第一基板4001、密封劑4005及第二基板4006而與液晶層4008密封在一起。使用單晶半導體或多晶半導體而形成於個別準備之基板上之信號線驅動電路4003，係安裝於第一基板4001上與密封劑4005所環繞之區域不同之區域。
請注意，對於分別形成之驅動電路的連接方法並無特別限制，可使用COG法、引線鏈合法、TAB法等。圖12A1描繪藉由COG法安裝信號線驅動電路4003之範例，及圖12A2描繪藉由TAB法安裝信號線驅動電路4003之範例。
此外，提供於第一基板4001上之像素部4002及掃描線驅動電路4004各包括複數電晶體。圖12B描繪像素部4002中所包括之電晶體4010，及掃描線驅動電路4004中所包括之電晶體4011。絕緣層4020及4021係提供於電晶體4010及4011之上。
對電晶體4010及4011而言，可使用包括堆疊氧化物材料(包括實施例1中c軸對齊之晶體層)之電晶體。在本實施例中，電晶體4010及4011為n通道電晶體。
導電層4040係提供於與用於驅動電路之電晶體4011中氧化物半導體層的通道形成區重疊之部分絕緣層4021 之上。導電層4040係提供於與氧化物半導體層的通道形成區重疊之位置，藉此可降低BT測試之前與之後之間電晶體4011之閾值電壓的改變量。導電層4040可具有與電晶體4011之閘極電極層相同或不同之電位，並可做為第二閘極電極層。另一方面，導電層4040之電位可為接地(GND)、0V，或導電層4040可處於浮動狀態。
液晶元件4013中所包括之像素電極層4030電性連接電晶體4010。液晶元件4013之相對電極層4031係提供用於第二基板4006。像素電極層4030、相對電極層4031及液晶層4008彼此重疊之部分，相應於液晶元件4013。請注意，像素電極層4030及相對電極層4031經提供而分別具有做為校準膜之絕緣層4032及絕緣層4033，液晶層4008夾於像素電極層4030與相對電極層4031之間，且絕緣層4032及4033提供於其間。
請注意，可使用玻璃、金屬(典型為不銹鋼)、陶瓷或塑料形成第一基板4001及第二基板4006。有關塑料，可使用強化玻璃纖維塑料(FRP)板、聚氯乙烯(PVF)膜、聚脂膜或丙烯酸樹脂膜。此外，可使用具鋁箔夾於PVF膜或聚脂膜之間結構之薄片。
柱狀隔板4035可以選擇性蝕刻絕緣層之方式獲得，經提供以控制像素電極層4030與相對電極層4031之間之距離(格間距)。另一方面，亦可使用球形隔板。相對電極層4031電性連接提供於與電晶體4010相同基板上之共同電位線。此外，使用共同連接部，相對電極層4031與共 同電位線藉由配置於一對基板之間的導電粒子，可彼此電性連接。請注意，導電粒子係包括於密封劑4005中。
另一方面，可使用呈現不需校準膜之藍相的液晶。藍相為一種液晶相位，其產生於膽固醇相改變為各向同性相，同時膽固醇液晶之溫度增加之前不久。由於藍相僅產生於窄的溫度範圍內，為改善溫度範圍，將包含5重量%或更高之手性劑的液晶成分用於液晶層4008。包括呈現藍相之液晶及手性劑的液晶成分具有1msec或更短之短暫回應時間，具有光學各向同性，使得不需校準程序且具有小的視角相依性。
當使用呈現藍相之液晶時，不需要針對校準膜之研磨處理；因此，可避免藉由研磨處理造成之靜電放電損害，及可減少製造程序中液晶顯示裝置之缺陷及損害。因而，可提升液晶顯示裝置之生產力。使用氧化物半導體層之電晶體特別具有下列可能性，即電晶體之電氣特性受靜電及源於設計範圍之影響而顯著波動。因此，更有效的是使用將呈現藍相之液晶材料用於包括使用氧化物半導體層之電晶體的液晶顯示裝置。
請注意，本實施例中所說明之液晶顯示裝置為透射液晶顯示裝置之範例；然而，液晶顯示裝置可應用於反射液晶顯示裝置或半透射液晶顯示裝置。
描繪本實施例中所說明之液晶顯示裝置範例，其中偏光板係提供於基板的外部表面(在觀看者側)，而著色層及用於顯示元件之電極層係依序提供於基板的內部表面；然 而，偏光板可提供於基板的內部表面。偏光板及著色層的堆疊結構並不侷限於本實施例，可依據偏光板及著色層之材料或製造程序狀況而適當設定。當需要時可提供做為黑矩陣之阻光層。
在本實施例中，為降低電晶體之表面不平坦及改進電晶體之可靠性，電晶體被覆以做為平面化絕緣層之保護層或絕緣層(絕緣層4020及絕緣層4021)。請注意，提供保護層(較佳地為密集膜)以避免污染雜質進入，諸如有機物質、金屬物質或漂浮於空氣中濕氣。保護層可藉由濺鍍法而形成，具氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層及/或氮氧化鋁層之單層或堆疊層。在本實施例中，說明藉由濺鍍法形成保護層之範例；然而，對於方法並無特別限制，可使用各種方法。
此處，形成具有堆疊結構之絕緣層4020做為保護層。此處，有關絕緣層4020之第一層，藉由濺鍍法形成氧化矽層。將氧化矽層用於保護層，提供了避免用於源極電極層及汲極電極層之鋁層凸起的有利效果。
形成絕緣層做為保護層之第二層。此處，有關絕緣層4020之第二層，藉由濺鍍法形成氮化矽層。使用氮化矽層做為保護層可避免諸如鈉離子之離子進入半導體區，藉此抑制TFT之電氣特性變化。
形成絕緣層4021做為平面化絕緣膜。有關絕緣層4021，可使用耐熱有機材料，諸如聚醯亞胺、丙烯酸、苯 並環丁烯、聚醯胺或環氧樹脂。除了該等有機材料以外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，絕緣層4021可藉由堆疊以該些材料形成之複數絕緣膜予以形成。
請注意，矽氧烷基樹脂相應於包括使用矽氧烷基材料做為啟動材料所形成Si-O-Si鍵之樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳基)或氟基，做為取代基。此外，有機基可包括氟基。
形成絕緣層4021之方法並無特別限制，依據材料，絕緣層4021可藉由下列方法或裝置予以形成：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。若使用材料溶液形成絕緣層4021，可同時執行半導體層之退火(300℃至400℃)做為烘烤步驟。絕緣層4021之烘烤步驟亦做為半導體層之退火，藉此可有效地製造半導體裝置。
像素電極層4030及相對電極層4031可使用透光導電材料予以形成，諸如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、添加氧化矽之氧化銦錫等。
包括導電高分子(亦稱為導電聚合物)之導電成分可用於像素電極層4030及相對電極層4031。使用導電成分形 成之像素電極較佳地具有每平方10000歐姆或更低之片阻抗，及於550nm波長下70%或更高之透光率。此外，導電成分中所包括之導電高分子的電阻係數較佳地為低於或等於0.1Ω．cm。
有關導電高分子，可使用所謂π-電子共軛導電聚合物。例如，可提供聚苯胺或其衍生物，聚吡咯或其衍生物，聚噻吩或其衍生物，二或更多該些材料之共聚物等。
此外，各類信號及電位供應予個別形成之信號線驅動電路4003、掃描線驅動電路4004或來自FPC 4018之像素部4002。
在本實施例中，使用與液晶元件4013中所包括之像素電極層4030相同導電層形成連接終端電極4015。使用與電晶體4010及4011中所包括之源極及汲極電極層相同導電層形成終端電極4016。
連接終端電極4015經由各向異性導電膜4019電性連接FPC 4018中所包括之端子。
圖12A1、12A2及12B描繪範例，其中信號線驅動電路4003係個別形成並安裝於第一基板4001上；然而，本實施例並不侷限於此結構。掃描線驅動電路可個別形成並接著安裝，或僅部分信號線驅動電路或部分掃描線驅動電路可個別形成並接著安裝。
此外，若有需要，於每一像素中提供濾色器。此外，偏光板或擴散板提供於第一基板4001及第二基板4006外側。此外，使用冷陰極管或發光二極體(LED)形成背光光 源。因而，可獲得液晶顯示模組。
液晶顯示模組可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式等。
經由上述程序，可製造高度可靠液晶顯示裝置。
藉由使用實施例1中所說明之包括c軸對齊之晶體層的堆疊氧化物材料之製造方法，製造液晶顯示裝置之驅動電路中電晶體，可於驅動電路部中提供正常關電晶體，使得可降低電力消耗。
本實施例可酌情與其他實施例中所說明之任一結構相組合而予實施。
[實施例4]
將參照圖13A及13B說明半導體裝置之一模式之發光顯示面板(亦稱為發光面板)之外觀及截面。圖13A為面板平面圖，其中包括堆疊氧化物材料(包括c軸對齊之晶體層)之電晶體，及形成於第一基板上之發光元件，以密封劑密封於第一基板與第二基板之間。圖13B為沿圖13A之線H-I之截面圖。
提供密封劑4505以便環繞提供於第一基板4501上之像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b。此外，第二基板4506係提供 於像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b之上。因此，像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b藉由第一基板4501、密封劑4505及第二基板4506而連同填充劑4507密封在一起。較佳的是面板以保護膜(諸如複合膜或紫外線固化樹脂膜)或具高氣密性及低脫氣之覆蓋材料封裝(密封)，使得面板以此方式而不暴露於外部空氣。
形成於第一基板4501上之像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b各包括複數電晶體，及圖13B中描繪像素部4502中所包括之電晶體4510及信號線驅動電路4503a中所包括之電晶體4509。
對電晶體4509及4510而言，可使用實施例1中所說明之高度可靠電晶體，其包括堆疊氧化物材料(包括c軸對齊之晶體層)。在本實施例中，電晶體4509及4510為n通道電晶體。
在絕緣層4544之上，導電層4540係提供於與用於驅動電路之電晶體4509之氧化物半導體層的通道形成區重疊之位置。藉由提供導電層4540以便與氧化物半導體層之通道形成區重疊，可減少BT測試之前與之後之間電晶體4509之閾值電壓的改變量。此外，導電層4540之電位可與薄膜電晶體4509之閘極電極之電位相同或不同。導電層4540亦可做為第二閘極電極。另一方面，導電層 4540之電位可為GND或0V，或導電層4540可處於浮動狀態。
在電晶體4509中，有關保護絕緣層，形成絕緣層4541而接觸包括通道形成區之半導體層。可使用類似於實施例1中所說明之氧化物絕緣層407的材料及方法而形成氧化物絕緣層4541。再者，做為平面化絕緣層之絕緣層4544覆蓋電晶體，以便降低薄膜電晶體之表面不平坦。此處，藉由濺鍍法形成氧化矽層做為絕緣層4541。
此外，形成絕緣層4544做為平面化絕緣層。可使用類似於實施例3中所說明之絕緣層4021的材料及方法而形成絕緣層4544。此處，丙烯酸用於絕緣層4544。
再者，編號4511標示發光元件。第一電極層4517為發光元件4511中所包括之像素電極，電性連接電晶體4510之源極或汲極電極層。請注意，發光元件4511之結構為但不侷限於堆疊結構，包括第一電極層4517、電致發光層4512及第二電極層4513。發光元件4511之結構可依據光從發光元件4511提取之方向等而適當改變。
分割區4520係由有機樹脂層、無機絕緣層或有機聚矽氧烷製成。特別較佳的是分割區4520係使用光敏材料形成，且第一電極層4517之上形成開口，使得以形成開口之側壁做為具連續曲率之傾斜表面。
電致發光層4512可形成而具單層或複數堆疊層。
可於第二電極層4513及分割區4520之上形成保護層，以避免氧、氫、濕氣、二氧化碳等進入發光元件 4511。有關保護層，可形成氮化矽層、氮氧化矽層、DLC層等。
此外，各種信號及電位從FPC 4518a及4518b供應予信號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b、或像素部4502。
連接終端電極4515係使用與發光元件4511中所包括之第一電極層4517的相同導電層予以形成，及終端電極4516係使用與電晶體4509及4510中所包括之源極及汲極電極層的相同導電層予以形成。
連接終端電極4515經由各向異性導電層4519而電性連接FPC 4518a中所包括之端子。
有關位於從發光元件4511提取光之方向的第二基板需具有透光屬性。在此狀況下，諸如玻璃板、塑料板、聚酯膜或丙烯酸膜之透光材料用於第二基板。
有關填充劑4507，除了諸如氮或氬之惰性氣體外，可使用紫外線固化樹脂或熱固性樹脂。例如，可使用聚氯乙烯(PVC)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯醇縮丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。例如，氮可用做填充劑。
此外，當需要時，諸如偏光板、圓偏光板(包括橢圓偏光板)、延遲板(四分之一波板或半波板)或濾色器等光學膜，可酌情提供於發光元件之發光表面。此外，偏光板或圓偏光板可具防反射膜。例如，可執行防眩光處理，藉此反射光可藉由投影而擴散並於表面上降低，以致降低眩 光。
使用單晶半導體膜或多晶半導體膜於個別準備之基板上形成之驅動電路可安裝做為信號線驅動電路4503a與4503b及掃描線驅動電路4504a與4504b。此外，僅信號線驅動電路或其一部分，或僅掃描線驅動電路或其一部分，可個別形成及接著安裝。本實施例不侷限於圖13A及13B中所示之結構。
經由上述步驟，可製造高度可靠發光顯示裝置(顯示面板)。
本實施例可酌情與其他實施例中所說明之任一結構相組合而予實施。
[實施例5]
將說明做為本發明實施例之半導體裝置的電子紙範例。
藉由實施例1中所說明之方法而獲得之包括堆疊氧化物材料(包括c軸對齊之晶體層)之電晶體可用於電子紙，其中電子墨水係藉由電性連接開關元件之元件驅動。電子紙亦稱為電泳顯示裝置(電泳顯示)，其具有下列優點：與普通紙相同的可讀性程度，具有較其他顯示裝置為低的電力消耗，並可經設定而具有形薄質輕形式。
電泳顯示可具有各式模式。電泳顯示包括分散於溶劑或溶解物的複數微膠囊，每一微膠囊包含正向充電的第一粒子及負向充電的第二粒子。藉由施加電場於微膠囊，微 膠囊中粒子便以相對方向彼此移動，且僅顯示聚集在一側之粒子顏色。請注意，第一粒子及第二粒子包含色素，且無電場時不會移動。再者，第一粒子及第二粒子具有不同顏色(可為無色)。
因而，電泳顯示為顯示裝置，利用所謂介電泳效應，藉此具高介電常數之物質移至高電場區。
其中上述微膠囊分散於溶劑中之溶液稱為電子墨水。電子墨水可印刷於玻璃、塑料、布料、紙等表面。此外，藉由使用濾色器或具有色素之粒子可達成顏色顯示。
此外，若複數個上述微膠囊適當配置於主動式矩陣基板上，使得夾於兩電極之間，主動式矩陣顯示裝置便完成，並藉由施加電場至微膠囊而執行顯示。例如，可使用包括堆疊氧化物材料(包括實施例1之c軸對齊晶體層)之電晶體形成之主動式矩陣基板。
請注意，微膠囊中第一粒子及第二粒子可由選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料及磁泳材料之單一材料，或任一該些材料之複合材料而予以形成。
圖14描繪主動式矩陣電子紙，做為半導體裝置之範例。用於半導體裝置之電晶體581可以類似於實施例1中所說明之電晶體的方式製造，並為包括堆疊氧化物材料(包括c軸對齊之晶體層)之高度可靠電晶體。
圖14中電子紙為使用扭球顯示系統之顯示裝置範例。扭球顯示系統係指一種方法，其中染成黑色及白色的 每一球形粒子配置於用於顯示元件之電極層的第一電極層與第二電極層之間，並於第一電極層與第二電極層之間產生電位差，以控制球形粒子之方向，使得以執行顯示。
電晶體581為底閘膜電晶體，並以與氧化物半導體層接觸之絕緣膜583覆蓋。電晶體581之源極或汲極電極層經由形成於絕緣層583、絕緣層584及絕緣層585中之開口而接觸第一電極層587，藉此電晶體581電性連接第一電極層587。在電極對580與596之間，每一球形粒子589具有黑區590a、白區590b及環繞填注液體之區域的腔室594，係提供於第一電極層587與第二電極層588之間。環繞球形粒子589之空間被填注填充劑595，諸如樹脂(詳圖14)。
此外，第一電極層587相應於像素電極，且第二電極層588相應於共同電極。第二電極層588電性連接與電晶體581相同基板上提供之共同電位線。基於使用共同連接部，第二電極層588可經由該對基板之間所提供之導電粒子而電性連接共同電位線。
此外，亦可使用電泳元件取代使用扭球之元件。使用具有約10μm至200μm直徑之微膠囊，其中透明液體、正向充電之白色微粒子及負向充電之黑色微粒子均裝入膠囊。在第一電極層與第二電極層之間所提供之微膠囊中，當第一電極層及第二電極層施加電場時，白色微粒子及黑色微粒子以相對方向移動，使得可顯示白色或黑色。電泳顯示元件具有高於液晶顯示元件之反射係數。電泳顯示元 件具有高於液晶顯示元件之反射係數，因而不需要輔助光，電力消耗低，且可於黑暗處識別顯示部。此外，當電力未供應予顯示部時，可維持已顯示之影像。因此，即使具有顯示功能之半導體裝置(此可簡單地稱為顯示裝置或具顯示裝置之半導體裝置)遠離電波源時，仍可儲存已顯示之影像。
經由此程序，可製造高度可靠電子紙。
本實施例可酌情與其他實施例中所說明之結構相組合而予實施。
[實施例6]
本說明書中所揭露之半導體裝置可應用於各類電子裝置(包括遊戲機)。電子裝置之範例為電視機(亦稱為電視或電視接收器)、電腦螢幕等、諸如數位相機或數位視訊攝影機之攝影機、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻播放裝置、諸如彈珠機之大型遊戲機等。
在本實施例中，參照圖15A至15E說明安裝而具可於任一實施例3至5中獲得之顯示裝置的電子裝置範例。
圖15A描繪藉由安裝至少顯示裝置做為元件而製造之膝上型個人電腦，包括主體3001、外殼3002、顯示部3003、鍵盤3004等。請注意，膝上型個人電腦包括實施例3中所說明之液晶顯示裝置。
圖15B為藉由安裝至少顯示裝置做為元件而製造之可 攜式資訊終端機(PDA)，包括主體3021中之顯示部3023、外部介面3025、操作按鈕3024等。包括觸控筆3022做為操作配件。請注意，可攜式資訊終端機包括實施例4中所說明之發光顯示裝置。
圖15C描繪安裝而具實施例5中所說明之電子紙做為元件之電子書閱讀器。圖15C顯示電子書閱讀器之範例。例如，電子書閱讀器2700包括外殼2701及外殼2703之兩外殼。外殼2701及外殼2703係以絞鏈2711結合，使得電子書閱讀器2700可以絞鏈2711做為軸而開啟或關閉。基於該等結構，電子書閱讀器2700可如同紙本書籍般操作。
顯示部2705及顯示部2707分別併入外殼2701及外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。在該結構中，不同影像係顯示於不同顯示部，例如，右側顯示部(圖15C中顯示部2705)顯示正文，及左側顯示部(圖15C中顯示部2707)顯示影像。
圖15C描繪範例，其中外殼2701具操作部等。例如，外殼2701具電力開關2721、操作鍵2723、揚聲器2725等。基於操作鍵2723，頁面可以翻轉。請注意，鍵盤、指向裝置等可提供於外殼之表面，其上提供顯示部。此外，外部連接端子(耳機端子、USB端子、可連接諸如AC轉接器及USB纜線之各類纜線的端子等)、記錄媒體嵌入部等可提供於外殼之背面或側面。再者，電子書閱讀器2700可具有電子字典之功能。
電子書閱讀器2700可具有無線傳輸及接收資料之組態。經由無線通訊，可從電子書伺服器採購及下載所需書籍資料等。
圖15D為藉由安裝至少顯示裝置做為元件而製造之行動電話，其包括兩外殼，外殼2800及外殼2801。外殼2801包括顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808等。外殼2800具太陽能電池2810，用於充電可攜式資訊終端機、外部記憶體槽2811等。此外，天線併入外殼2801。
顯示面板2802具觸控面板。以影像顯示之複數操作鍵2805於圖15D中以虛線描繪。請注意，顯示面板2802亦安裝而具升壓電路，用於將太陽能電池2810輸出之電壓提升至各電路所需電壓。
在顯示面板2802中，顯示方向依據使用模式而適當改變。此外，顯示裝置於與顯示面板2802相同表面上具相機鏡頭2807，因而可用做視訊電話。揚聲器2803及麥克風2804可用於視訊電話、記錄、播放聲音等，以及語言通話。再者，外殼2800及2801處於圖15D中所描繪之開發狀態，可藉由滑動而使得彼此重疊；因此，行動電話之尺寸可降低，此使得行動電話適於攜帶。
外部連接端子2808可連接AC轉接器及諸如USB纜線之各類纜線，並可與個人電腦充電及資料通訊。再者，藉由將儲存媒體嵌入外部記憶體槽2811，使得可儲存及移動大量資料。
此外，除了上述功能外，可提供紅外線通訊功能、電視接收功能等。
圖15E為藉由安裝至少顯示裝置做為元件而製造之數位相機，其包括主體3051、顯示部(A)3057、目鏡3053、操作開關3054、顯示部(B)3055、電池3056等。
本實施例可自由地與任一實施例1至5相組合。
[範例1]
在本範例中，執行一實驗其中使用具有不同成分之靶材所形成之氧化物成分相堆疊，並觀察其截面。
樣本獲得如下。藉由PCVD法於玻璃基板上形成具30nm厚度之氧氮化矽膜(基底膜)，及形成5nm厚度之In-Ga-Zn-O膜。接著，執行第一熱處理，形成30nm厚度之In-Ga-Zn-O膜，及接著，執行第二熱處理。
在樣本1之狀況下，具5nm厚度之In-Ga-Zn-O膜的沈積狀況如下。使用包含In2O3、Ga2O3及ZnO為1：1：2[摩爾比]之金屬氧化物靶材，壓力為0.6Pa，直流(DC)電源為5kW，氣體為氧及氬之混合氣體(氧流率為50sccm及氬流率為50sccm)，基板溫度為200℃及沈積率為13.4nm/min。此外，第一熱處理係於氮氣中以650℃執行達6分鐘。此外，第一熱處理之後，具30nm厚度之In-Ga-Zn-O膜的沈積狀況如下。使用包含In2O3、Ga2O3及ZnO為1：1：1[摩爾比]之金屬氧化物靶材，壓力為0.6Pa，直流(DC)電源為5kW，氣體為氧氣(氧流率為20sccm)，基板 溫度為室溫及沈積率為13.4nm/min。第二熱處理係於氮氣中以650℃執行達6分鐘。
當觀察以此方式獲得之樣本1的截面時，發現從距離基底膜表面3.5nm之部分至距離基底膜表面5.2nm之部分的區域結晶。此外，距離下In-Ga-Zn-O膜之上表面介於1.2nm至1.5nm之區域結晶。從基底膜之表面至距離該表面6nm至34nm之部分的區域保持非結晶。
可發現在In-Ga-Zn-O膜與基底膜之間介面附近未結晶，並保持非結晶。
當觀察做為未歷經第二熱處理之比較範例的樣本2之截面時，確認距離下In-Ga-Zn-O膜之上表面介於0.5nm至1.5nm之區域結晶。在樣本2的狀況下，具5nm厚度之In-Ga-Zn-O膜的沈積狀況與樣本1相同。具30nm厚度之In-Ga-Zn-O膜的沈積狀況如下。使用包含In2O3、Ga2O3及ZnO為1：1：2[摩爾比]之金屬氧化物靶材，壓力為0.6Pa，直流(DC)電源為5kW，氣體為氧及氬之混合氣體(氧流率為50sccm及氬流率為50sccm)，基板溫度為200℃及沈積率為13.4nm/min。
此外，當觀察於與樣本2相同沈積狀況下形成並以650℃歷經第二熱處理達6分鐘之樣本3的截面時，發現從基底膜附近至上In-Ga-Zn-O膜之上表面進行結晶對齊。結晶部分的厚度為28nm至30nm。請注意，亦在樣本3中，確認In-Ga-Zn-O膜與基底膜之間介面附近未結晶並保持非結晶。
樣本4形成如下。藉由PCVD法於玻璃基板上形成具30nm厚度之氧氮化矽膜(基底膜)，形成3nm厚度之In-Ga-Zn-O膜，及接著，執行第一熱處理。之後，形成30nm厚度之In-Ga-Zn-O膜，及執行第二熱處理。具3nm及30nm厚度之In-Ga-Zn-O膜於下列狀況下沈積：使用包含In2O3、Ga2O3及ZnO為1：1：2[摩爾比]之金屬氧化物靶材，壓力為0.6Pa，直流(DC)電源為5kW，氣體為氧及氬之混合氣體(氧流率為50sccm及氬流率為50sccm)，基板溫度為200℃及沈積率為13.4nm/min。
在樣本4之狀況下，第一熱處理及第二熱處理係於氮氣中以670℃執行達6分鐘。
當觀察以此方式獲得之樣本4的截面時，發現In-Ga-Zn-O膜與基底膜之間介面結晶，此外，在上In-Ga-Zn-O膜中，結晶係沿基底膜側對齊局部執行。此外，結晶亦從下In-Ga-Zn-O膜之表面執行，並可發現對齊。
以此方式，結晶區域隨氧化物半導體膜之成分、厚度及沈積狀況和氧化物半導體膜沈積之後執行之加熱狀況而改變；因此，較佳的是從業者酌情調整裝置之製造狀況。
本申請案係依據2009年11月28日向日本專利處提出申請之序號2009-270856日本專利申請案，其整個內容係以提及方式併入本文。
523a、523b‧‧‧氧化物晶體成分
523c‧‧‧保持非結晶狀態區域

Claims (11)

  1. 一種半導體裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上的第一氧化物半導體層；在該第一氧化物半導體層上的第二氧化物半導體層；在該第二氧化物半導體層上的第三氧化物半導體層；以及電連接至該第二氧化物半導體層的源極電極及汲極電極，其中，該第二氧化物半導體層包括通道形成區，該通道形成區與該閘極電極重疊，該第一氧化物半導體層與該閘極絕緣膜夾於該通道形成區與該閘極電極之間，並且其中，該第二氧化物半導體層包括晶體，該晶體為c軸對齊。
  2. 如申請專利範圍第1項的半導體裝置，其中，各該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層含有銦及鋅。
  3. 一種半導體裝置，包括：閘極電極；閘極絕緣膜；第一氧化物半導體層；第二氧化物半導體層；第三氧化物半導體層；以及 電連接至該第二氧化物半導體層的源極電極及汲極電極，其中，該第二氧化物半導體層在該第一氧化物半導體層及該第三氧化物半導體層之間，其中，該第二氧化物半導體層包括通道形成區，其中，該閘極電極與該通道形成區彼此重疊，該第一氧化物半導體層與該閘極絕緣膜夾於該閘極電極與該通道形成區之間，並且其中，該第二氧化物半導體層包括晶體，該晶體為c軸對齊。
  4. 如申請專利範圍第1或3項的半導體裝置，其中，該第二氧化物半導體層中的該晶體的該c軸對齊為與該第二氧化物半導體層的表面垂直。
  5. 一種半導體裝置，包括：閘極電極；閘極絕緣膜；氧化物半導體層，包括第一氧化物半導體層、在該第一氧化物半導體層上的第二氧化物半導體層及在該第二氧化物半導體層上的第三氧化物半導體層；以及電連接至該氧化物半導體層的源極電極及汲極電極，其中，符合Ec-Ef<Eg/2，其中該Ec為在該氧化物半導體層的傳導帶底部的能級，該Ef為該氧化物半導體層的費米能級，且該Eg為該氧化物半導體層的帶隙。 其中，該第二氧化物半導體層包括通道形成區，並且 其中，該通道形成區與該閘極電極彼此重疊，該閘極絕緣膜與該第一氧化物半導體層夾於該通道形成區與該閘極電極之間。
  6. 如申請專利範圍第5項的半導體裝置，其中，該第二氧化物半導體層包括晶體，該晶體為c軸對齊。
  7. 如申請專利範圍第1或5項的半導體裝置，更包括：在該第三氧化物半導體層上且與該第三氧化物半導體層接觸的絕緣膜；以及在該絕緣膜上的導電層，其中，該閘極電極與該導電層彼此重疊且該通道形成區夾於該閘極電極與該導電層之間。
  8. 如申請專利範圍第3或5項的半導體裝置，其中，各該第二氧化物半導體層及該第三氧化物半導體層含有銦、鎵及鋅，並且其中，該第二氧化物半導體層與該第三氧化物半導體層的組成比例彼此不同。
  9. 如申請專利範圍第3或5項的半導體裝置，其中，該第二氧化物半導體層的材料與該第三氧化物半導體層的材料彼此不同。
  10. 如申請專利範圍第1、3及5項中之任一項的半導體裝置，其中，該第一氧化物半導體層包括非晶區。
  11. 如申請專利範圍第1、3及5項中之任一項的半導體裝置，其中，該第三氧化物半導體層包括晶體，該晶體為c軸對齊。
TW104140776A 2009-11-28 2010-11-17 堆疊氧化物材料、半導體裝置及半導體裝置製造方法 TWI576925B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009270856 2009-11-28

Publications (2)

Publication Number Publication Date
TW201611128A true TW201611128A (zh) 2016-03-16
TWI576925B TWI576925B (zh) 2017-04-01

Family

ID=44066319

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104140776A TWI576925B (zh) 2009-11-28 2010-11-17 堆疊氧化物材料、半導體裝置及半導體裝置製造方法
TW099139517A TWI523111B (zh) 2009-11-28 2010-11-17 堆疊氧化物材料、半導體裝置及半導體裝置製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099139517A TWI523111B (zh) 2009-11-28 2010-11-17 堆疊氧化物材料、半導體裝置及半導體裝置製造方法

Country Status (7)

Country Link
US (4) US8748215B2 (zh)
EP (1) EP2504855A4 (zh)
JP (10) JP5797895B2 (zh)
KR (3) KR101825345B1 (zh)
CN (3) CN102668028B (zh)
TW (2) TWI576925B (zh)
WO (1) WO2011065216A1 (zh)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2489075A4 (en) * 2009-10-16 2014-06-11 Semiconductor Energy Lab LOGIC CIRCUIT AND SEMICONDUCTOR DEVICE
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101517944B1 (ko) 2009-11-27 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN102668028B (zh) * 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
WO2011070900A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR20180064565A (ko) * 2011-06-08 2018-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2021101485A (ja) * 2011-06-17 2021-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102378948B1 (ko) 2011-07-22 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102412138B1 (ko) * 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5939812B2 (ja) * 2012-01-26 2016-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP2013232885A (ja) * 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体リレー
US9711110B2 (en) * 2012-04-06 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising grayscale conversion portion and display portion
US9793444B2 (en) 2012-04-06 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
TWI611215B (zh) 2012-05-09 2018-01-11 半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI588540B (zh) 2012-05-09 2017-06-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
CN104272463B (zh) * 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
KR102173074B1 (ko) * 2012-05-10 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
SG11201505097QA (en) * 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG11201504939RA (en) 2012-09-03 2015-07-30 Semiconductor Energy Lab Microcontroller
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014061761A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014203059A (ja) * 2013-04-10 2014-10-27 セイコーエプソン株式会社 容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器
JP6120340B2 (ja) * 2013-04-24 2017-04-26 国立研究開発法人産業技術総合研究所 異種材料接合を有する半導体デバイス
US9882058B2 (en) * 2013-05-03 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
JPWO2015059850A1 (ja) 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US9246013B2 (en) 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US10414980B2 (en) * 2014-07-29 2019-09-17 Dic Corporation Liquid-crystal display
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR102402599B1 (ko) * 2015-12-16 2022-05-26 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
CN114864381A (zh) * 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
KR20180002123A (ko) 2016-06-28 2018-01-08 삼성디스플레이 주식회사 표시장치
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
KR20180011713A (ko) * 2016-07-25 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
TW202224189A (zh) * 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
CN110226219B (zh) 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN106952576B (zh) * 2017-03-30 2020-06-23 京东方科技集团股份有限公司 阵列基板、显示面板及其测试方法和显示装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN107919365B (zh) 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
JP7237859B2 (ja) * 2018-01-19 2023-03-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2019166925A1 (ja) 2018-03-01 2019-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN109037343B (zh) * 2018-06-08 2021-09-24 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN110034178B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11127834B2 (en) * 2019-10-11 2021-09-21 Globalfoundries U.S. Inc Gate structures
CN110896024B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
CN110993505B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 基于碳化硅衬底的半导体结构制备方法及半导体结构
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
JP7284845B2 (ja) * 2020-11-30 2023-05-31 株式会社日本トリム 電解水生成装置

Family Cites Families (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63296378A (ja) 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
JPH04300292A (ja) 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
CA2170839A1 (en) * 1995-03-01 1996-09-02 Janet Macinnes Bacterial preparations, method for producing same, and their use as vaccines
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5888295A (en) 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110110A (ja) 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) * 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1724790A4 (en) 2004-03-09 2008-10-01 Idemitsu Kosan Co THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006313776A (ja) 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
FR2918791B1 (fr) * 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP5143514B2 (ja) 2007-09-21 2013-02-13 株式会社ジャパンディスプレイウェスト 表示装置及び表示装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20160113329A (ko) * 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101633142B1 (ko) * 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI606520B (zh) 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI501319B (zh) 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5185838B2 (ja) 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5302090B2 (ja) * 2009-05-08 2013-10-02 タイコエレクトロニクスジャパン合同会社 二重係止コネクタ
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101851403B1 (ko) * 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101791812B1 (ko) * 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
JPWO2011039853A1 (ja) 2009-09-30 2013-02-21 キヤノン株式会社 薄膜トランジスタ
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR20230107711A (ko) 2009-11-13 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN102668028B (zh) * 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220136513A (ko) * 2009-12-04 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102153034B1 (ko) 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
US9520287B2 (en) 2016-12-13
JP6559856B2 (ja) 2019-08-14
CN105206514A (zh) 2015-12-30
JP6391757B2 (ja) 2018-09-19
JP5797895B2 (ja) 2015-10-21
JP5116892B2 (ja) 2013-01-09
US10079310B2 (en) 2018-09-18
JP2017139475A (ja) 2017-08-10
CN102668028A (zh) 2012-09-12
KR101825345B1 (ko) 2018-02-05
JP6145238B1 (ja) 2017-06-07
KR102068463B1 (ko) 2020-01-22
KR20190011837A (ko) 2019-02-07
KR20120109526A (ko) 2012-10-08
JP2023181325A (ja) 2023-12-21
CN102668028B (zh) 2015-09-02
CN105206514B (zh) 2018-04-10
US8748215B2 (en) 2014-06-10
JP2018207120A (ja) 2018-12-27
EP2504855A1 (en) 2012-10-03
US20110127521A1 (en) 2011-06-02
JP2011135066A (ja) 2011-07-07
KR101945306B1 (ko) 2019-02-07
JP6114788B2 (ja) 2017-04-12
JP2020198455A (ja) 2020-12-10
JP2012253363A (ja) 2012-12-20
JP2019195098A (ja) 2019-11-07
JP2017168860A (ja) 2017-09-21
JP2022109270A (ja) 2022-07-27
JP6764009B2 (ja) 2020-09-30
KR20180012341A (ko) 2018-02-05
JP2016015498A (ja) 2016-01-28
WO2011065216A1 (en) 2011-06-03
TWI523111B (zh) 2016-02-21
EP2504855A4 (en) 2016-07-20
TWI576925B (zh) 2017-04-01
US20180323305A1 (en) 2018-11-08
TW201137984A (en) 2011-11-01
CN105140101A (zh) 2015-12-09
JP7064542B2 (ja) 2022-05-10
US20140349443A1 (en) 2014-11-27
US20170033231A1 (en) 2017-02-02
CN105140101B (zh) 2018-11-16
US10347771B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
TWI576925B (zh) 堆疊氧化物材料、半導體裝置及半導體裝置製造方法
US20220173129A1 (en) Display device and electronic device including the same
TWI574326B (zh) 堆疊式氧化物材料，半導體裝置，以及製造該半導體裝置之方法