JP6391757B2 - 半導体装置、液晶表示装置 - Google Patents

半導体装置、液晶表示装置 Download PDF

Info

Publication number
JP6391757B2
JP6391757B2 JP2017095818A JP2017095818A JP6391757B2 JP 6391757 B2 JP6391757 B2 JP 6391757B2 JP 2017095818 A JP2017095818 A JP 2017095818A JP 2017095818 A JP2017095818 A JP 2017095818A JP 6391757 B2 JP6391757 B2 JP 6391757B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
crystal
oxide
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017095818A
Other languages
English (en)
Other versions
JP2017168860A (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017168860A publication Critical patent/JP2017168860A/ja
Application granted granted Critical
Publication of JP6391757B2 publication Critical patent/JP6391757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet

Description

本発明は、スパッタ法で積層成膜とその結晶化熱処理を行い、半導体装置の製造に用いら
れる積層酸化物材料に関する。例えば、トランジスタ、ダイオード等の半導体用途に好適
な材料を提供する。また、トランジスタなどの半導体素子で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、電源回路に搭載されるパワーデバイスや、
メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示
パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載
した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
半導体材料として、代表的な材料はＳｉであるが、その他にＳｉＣやＧａＮなども開発が
進められている。しかし、これらは１５００℃以上の温度を単結晶部材の処理に必要とし
、薄膜化デバイスまたは三次元化デバイスに用いることができない。
一方、近年、絶縁表面を有する基板上に比較的、低温で形成された半導体薄膜（厚さ数
〜数百ｎｍ程度）を用いてトランジスタを構成する技術が注目されている。トランジスタ
はＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
また、金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよ
く知られた材料であり、液晶ディスプレイなどで必要とされる透光性を有する電極材料と
して用いられている。金属酸化物の中には半導体特性を示すものがある。半導体特性を示
す金属酸化物としては、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜
鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とするトラン
ジスタが既に知られている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、スパッタ法でトランジスタ、ダイオード等の半導体用途に好適な材料
を提供することを課題の一とする。
また、本発明の一態様は、電界効果移動度が高く、オフ電流が低いトランジスタを提供す
ることを課題の一とする。また、所謂ノーマリーオフのスイッチング素子を実現し、低消
費電力の半導体装置を提供することも課題の一とする。また、高いトランジスタ性能を有
し、且つ、高い信頼性を有するトランジスタを提供することも課題の一とする。
また、本発明の一態様は、トランジスタなどの半導体素子を有する半導体装置を安価に得
ることのできる生産性の高い作製工程を提供することも課題の一とする。
また、本発明の一態様は、高い信頼性を有するトランジスタを提供することを課題の一と
する。
本明細書で開示する本発明の一態様は、下地部材上に、酸化物部材を形成し、加熱処理を
行って表面から内部に向かって結晶成長する第１の酸化物結晶部材を形成し、第１の酸化
物結晶部材上に第２の酸化物結晶部材を積層して設ける積層酸化物材料の作製方法である
。特に第１の酸化物結晶部材と第２の酸化物結晶部材がｃ軸を共通している、ホモ結晶成
長またはヘテロ結晶成長の同軸（アキシャル）成長をさせていることである。
なお、第１の酸化物結晶部材は、第１の酸化物結晶部材の表面に対して垂直方向にｃ軸配
向をしている。特にエピタキシャル成長（一つの結晶構造の成長）する第１の非単結晶薄
膜を種として第２の酸化物部材を結晶成長させている。なお、それぞれの酸化物結晶部材
でのａ−ｂ面での隣り合っている平面の複数の元素は同一である。また、第１の酸化物結
晶部材のｃ軸方向は、深さ方向また上方向に一致する。
上記作製方法の最大の特徴は、任意の下地表面を有するアモルファス絶縁物（例えば酸化
物）上に結晶成長をさせている構成である。
また、他の発明の一つは、下地部材上に、酸化物部材を形成し、加熱処理を行って表面か
ら内部に向かって結晶成長する第１の酸化物結晶部材を形成し、且つ、下地部材表面直上
に非晶質成分を残存し、第１の酸化物結晶部材上に同一材料であり、且つ、ホモ結晶成長
をしている第２の酸化物結晶部材を積層して設ける積層酸化物材料の作製方法である。
また、他の発明の一つは、下地部材上に、酸化物部材を形成し、加熱処理を行って表面か
ら内部に向かって結晶成長する第１の酸化物結晶部材を形成し、且つ、下地部材表面直上
に非晶質成分を残存し、第１の酸化物結晶部材上に異なる材料であり、且つ、ヘテロ結晶
成長をしている第２の酸化物結晶部材を積層して設ける積層酸化物材料の作製方法である
。
上記各作製方法において、ホモ結晶成長またはヘテロ結晶成長は、成膜中に温度を２００
℃以上６００℃以下に加熱しながら結晶成長させて得ることを特徴としている。
また、上記各作製方法において、第１の酸化物結晶部材及び第２の酸化物結晶部材は高純
度の真性の導電型であることを特徴としている。
また、上記各作製方法において、積層酸化物材料のキャリア濃度は、１．０×１０１２ｃ
ｍ−３未満、好ましくは、１．４５×１０１０ｃｍ−３未満であることを特徴としている
。
上記各作製方法において、第１の酸化物結晶部材の結晶配向した下側界面は、下地部材と
離間して設けることを特徴とする。酸化物部材の膜厚または、加熱処理の条件などを適宜
調節することにより、意図的に第１の酸化物結晶部材の結晶配向した下側界面と下地部材
との間に酸化物部材のアモルファス領域を残存させてバッファとして機能させ、結晶領域
を下地部材表面より離間して設け、デバイスを作製した場合に下地部材との界面散乱によ
る影響を低減することができる。例えば、上記積層酸化物材料を半導体層としてゲート絶
縁層上に形成するボトムゲート型トランジスタを作製する場合、チャネル形成領域は、ゲ
ート絶縁層の界面に形成されるのではなく、ゲート絶縁層表面と離間している多結晶層に
形成され、ゲート絶縁層と酸化物結晶部材との界面散乱の影響が低減される。従って、ゲ
ート絶縁層表面と離間している結晶層を有するトランジスタは、埋め込みチャネル（Ｂｕ
ｒｉｅｄ Ｃｈａｎｎｅｌ）トランジスタとも呼べる。
本発明の技術思想の一つは、酸化物半導体中にさらに加えることをせずに、逆に不本意に
存在する水、水素という不純物を意図的に除去することにより、酸化物半導体自体を高純
度化することである。すなわち、ドナー準位を構成する水または水素を除去し、さらに酸
素欠損を低減し、酸化物半導体を構成する主成分材料の酸素を十分に供給することにより
、酸化物半導体を高純度化することである。
酸化物半導体を成膜することで１０２０ｃｍ−３のレベルの水素がＳＩＭＳ（二次イオン
質量分析）で測定される。このドナー準位の原因となる水または水素を意図的に除去し、
さらに水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分の一つ
）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、電気的にｉ型（真性
）半導体とする。
また、本発明の技術思想の一つにおいては、酸化物半導体中の水、水素の量は少なければ
少ないほど好ましく、キャリアも少なければ少ないほど良い。すなわち、キャリア密度は
１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−
３未満が求められる。更には、本発明の技術思想は、ゼロに近いまたはゼロが理想である
。特に、酸化物半導体を、酸素、窒素、または超乾燥空気（水の含有量が２０ｐｐｍ以下
、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気で、４５０℃以上
８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理をすることにより、ｎ型
不純物となる水、または水素を除去し、高純度化することができる。また、水、または水
素等の不純物を除去することにより、酸化物半導体を高純度化することで、キャリア密度
を１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ
−３未満とすることができる。
更に、熱処理を４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の高温
とすると、酸化物半導体を高純度化すると共に、結晶化させることが可能であり、酸化物
半導体の表面から内部に向かって結晶成長し、ｃ軸方向を有する非単結晶領域を有する酸
化物半導体となる。
本発明は、当該ｃ軸方向を有する非単結晶領域を有する酸化物半導体を種結晶として、そ
の上に第２の酸化物半導体を設け、４５０℃以上８５０℃以下、好ましくは５５０℃以上
７５０℃以下の加熱処理をすることで、第２の酸化物半導体を、種結晶と同様にｃ軸配向
を有する非単結晶領域とすることができる。即ち、種結晶と第２の酸化物半導体のｃ軸が
同軸となる、理想的なアキシャル成長、またはエピタキシャル成長をさせることができる
。
また、種結晶と同軸となる第２の酸化物半導体は、成膜後の熱処理による固相成長のみで
はなく、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下で加熱しなが
ら第２の酸化物半導体を成膜、代表的にはスパッタリング法により成膜することで、堆積
しつつ結晶成長させることができる。
さらには、酸化物半導体のキャリアを低減し、好ましくは無くしてしまうことで、トラン
ジスタにおいて酸化物半導体はキャリアを通過させる通路（パス）として機能させる。そ
の結果、酸化物半導体は高純度化したｉ型（真性）半導体であり、キャリアがない、また
は極めて少なくせしめることにより、トランジスタのオフ状態ではオフ電流を極めて低く
できるというのが本発明の技術思想の一つである。
また、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリアを有さな
い、または極めて少ないように高純度化したｉ型（真性）とすると、キャリアはソース電
極、ドレイン電極を通して供給される。酸化物半導体の電子親和力χおよびフェルミレベ
ル、理想的には真性フェルミレベルと一致したフェルミレベルと、ソース、ドレインの電
極の仕事関数とを適宜選択することで、ソース電極及びドレイン電極からキャリアを注入
させることが可能となり、ｎ型トランジスタ及びｐ型トランジスタを適宜作製することが
できる。
上記酸化物結晶部材、及び酸化物部材は全て金属酸化物であり、四元系金属酸化物である
Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系膜
、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系膜、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系膜や、二元系金属酸化物であるＩｎ
−Ｚｎ−Ｏ系膜、Ｓｎ−Ｚｎ−Ｏ系膜、Ａｌ−Ｚｎ−Ｏ系膜、Ｚｎ−Ｍｇ−Ｏ系膜、Ｓｎ
−Ｍｇ−Ｏ系膜、Ｉｎ−Ｍｇ−Ｏ系膜や、単元系金属酸化物であるＩｎ−Ｏ系膜、Ｓｎ−
Ｏ系膜、Ｚｎ−Ｏ系膜などの金属酸化物膜を用いることができる。なお、ここで、例えば
、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その化学量論比はとくに問わ
ない。
また、上記酸化物結晶部材、及び酸化物部材は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ
ｍは自然数でない）で表記される材料としても表現できる。ここで、Ｍは、Ｇａ、Ａｌ、
ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇ
ａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、Ｉｎ−Ａ−Ｂ−Ｏで表現される酸化物半導体材料を用いても良い。ここで、Ａは、
ガリウム（Ｇａ）やアルミニウム（Ａｌ）などの１３族元素、シリコン（Ｓｉ）やゲルマ
ニウム（Ｇｅ）に代表される１４族元素などから選択される一または複数種類の元素を表
す。また、Ｂは、亜鉛（Ｚｎ）に代表される１２族元素から選択される一又は複数種類の
元素を表す。なお、Ｉｎ、Ａ、Ｂの含有量は任意であり、Ａの含有量がゼロの場合を含む
。一方、ＩｎおよびＢの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ
−Ｚｎ−ＯやＩｎ−Ｚｎ−Ｏなどが含まれる。また、本明細書でいうＩｎ−Ｇａ−Ｚｎ−
Ｏで表記される酸化物半導体材料は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然
数でない）であり、ｍが自然数でないことは、ＩＣＰ−ＭＳ分析や、ＲＢＳ分析を用いて
確認することができる。
従来の酸化物半導体は一般にｎ型であり、ゲート電圧が０Ｖでもソース電極とドレイン電
極の間に電流が流れる、所謂ノーマリーオンとなりやすい。電界効果移動度が高くともト
ランジスタがノーマリーオンであると、回路として制御することが困難である。酸化物半
導体がｎ型である場合のフェルミ準位（ＥＦ）は、バンドギャップ中央に位置する真性フ
ェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体におい
て水素はドナーでありｎ型化する一つの要因であることが知られている。また、酸素欠損
もｎ型化する一つの要因であることが知られている。
そこで酸化物半導体層をｉ型とするため、ｎ型不純物である水素を酸化物半導体から除去
し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化し、かつ、酸素
欠損を除去することにより真性（ｉ型）とし、又は真性型とする。すなわち、不純物を添
加してｉ型化するのでなく、水素や水等の不純物や酸素欠損を極力除去することにより、
高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴としている。そうする
ことにより、フェルミ準位（ＥＦ）を真性フェルミ準位（Ｅｉ）と同じレベルにまでする
ことができる。
酸化物半導体層を高純度化することにより、トランジスタのしきい値電圧値をプラスとす
ることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
高純度化するためのプロセスの一つとして、酸化物半導体膜の成膜を行う前、または成膜
中、または成膜後に、スパッタ装置内の水分などを除去することが好ましい。スパッタ装
置内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、
クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい
。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよ
い。クライオポンプを用いて排気したスパッタ装置の成膜室は、例えば、水素原子や、水
（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物
半導体膜に含まれる不純物の濃度を低減できる。さらに、酸化物半導体用ターゲット中の
酸化物半導体の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．
９％以上とすることが好ましい。相対密度の高いターゲットを用いると、形成される酸化
物半導体膜中の不純物濃度を低減することができる。
形成される酸化物半導体膜中に不純物が混入すると、後に行う結晶化のための加熱処理の
際、一方向の結晶成長、即ち表面から下方向の結晶成長を阻害する恐れがあるため、酸化
物半導体膜中に一切の不純物（ｐ型またはｎ型を作る不純物）がない状態とすることが理
想的である。また、半導体を構成しない重金属、Ｆｅ、Ｎｉなどの不純物元素も１×１０
１５ｃｍ−３以下とすることが理想的である。脱水化、脱水素化により酸化物半導体を高
純度化する、またはこの工程を特に強く行うと同時に酸化物半導体を結晶化させることは
極めて重要である。
また、酸化物半導体膜の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲ
ット材料中の水分または水素を除去するためにプレヒート処理を行っても良い。プレヒー
ト処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法が有効で
ある。また、被処理基板を加熱しながら成膜してチャンバー内壁に水分などを吸着させる
方法も有効である。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。
加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行う
となお良い。プレヒート処理を終えたら、基板またはスパッタ装置を冷却し、酸化物半導
体膜の成膜を行う。
また、酸化物半導体膜、又はその上に接して形成する材料膜を、成膜する際に用いるアル
ゴンや酸素などのスパッタガスも水素、水、水酸基を含む化合物又は水素化物などの不純
物が、ｐｐｍの単位で表される程度の濃度、ｐｐｂの単位で表される程度の濃度まで除去
された高純度ガスを用いることが好ましい。
また、スパッタ法による酸化物半導体膜の成膜中に基板を２００℃以上６００℃以下に加
熱してもよい。２００℃以上６００℃以下に加熱すると、その前に第１の非単結晶層が予
め形成されているならば、成膜とともに同軸方向の結晶成長（特にｃ軸方向の結晶成長）
が期待できる。
また、高純度化するためのプロセスの一つとして、水素及び水分をほとんど含まない雰囲
気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃
以下、好ましくは露点−５０℃以下）など）で第１の加熱処理を行う。この第１の加熱処
理は、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶこ
とができ、不活性雰囲気下で昇温し、途中で酸素を含む雰囲気に切り替える加熱処理を行
う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
第１の加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａ
ｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いる
ことができる。また、第１の加熱処理は、４５０ｎｍ以下の光を照射する加熱も同時に行
ってもよい。高純度化のための第１の加熱処理は、第１の加熱処理後の酸化物半導体層に
対してＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で
４５０℃まで測定を行っても水の２つのピークのうち、少なくとも３００℃付近に現れる
１つのピークは検出されない程度の条件で行う。従って、高純度化のための加熱処理が行
われた酸化物半導体層を用いたトランジスタに対してＴＤＳで４５０℃まで測定を行って
も少なくとも３００℃付近に現れる水のピークは検出されない。
第１の加熱処理は、結晶成長の種がない状態で結晶成長を行うため、高温で短時間に加熱
を行い、表面から内部に向かう結晶成長のみとなるようにすることが好ましい。また、酸
化物半導体層の表面が平坦であると、良好な板状の非単結晶層を得ることができるため、
できるだけ下地部材、例えば絶縁層や、基板の平坦性が高いことが望ましい。例えば、市
販されているシリコンウェハと同程度の平坦性、例えば、表面粗度が１μｍ四方の領域に
おけるＡＦＭ測定での高低差が１ｎｍ以下、好ましくは０．２ｎｍ以下とする。
非単結晶層は、酸化物半導体中のＩｎの電子雲が互いに重なり合って連接することにより
、電気伝導率σを大きくする。従って、非単結晶層を有するトランジスタは、高い電界効
果移動度を実現することができる。
第１の加熱処理により形成した非単結晶層を種としてさらに結晶成長を行う方法の一つを
以下に図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）を用いて示す。
工程順序の概略を説明すると、下地部材上に第１の酸化物半導体層を形成した後、高純度
化するための第１の加熱処理を行い、高純度化するための第１の加熱処理と同一工程によ
り、第１の酸化物半導体層の表面に比較的結晶方位の揃った非単結晶層を形成し、その上
に第２の酸化物半導体層を積層する。さらに結晶化のための第２の加熱処理を行うことに
より、第１の酸化物半導体層の表面の非単結晶層を種として第２の酸化物半導体層を結晶
化するという順序で行われる。
第１の加熱処理は、結晶成長の種がない状態で表面から結晶成長が行われるのに対して、
第２の加熱処理は、種となる平板状の非単結晶層があるため、結晶成長が可能な最低温度
で長時間に加熱を行うと良好な結晶性を得ることができ、好ましい。第２の加熱処理によ
り行われる結晶成長の方向は、下から上の方向、基板側から表面側の方向（再結晶方向と
も呼ぶ）であり、第１の加熱処理での結晶成長の方向と異なっている。また、第１の加熱
処理で得られた非単結晶層は第２の加熱処理で再び加熱されるため、さらに結晶性が向上
する。
図１（Ａ）は、下地部材５２０上に形成された第１の酸化物半導体層に対して結晶化のた
めの第１の加熱処理が行われた後の状態を示している。第１の酸化物半導体層や下地部材
５２０の材料や加熱温度や加熱時間などの条件にもよるが、第１の加熱処理により、表面
から結晶成長しても第１の酸化物結晶部材５２１ｂの先端が下地部材５２０の界面にまで
届かず、非晶質状態の領域５２１ａを残存させる。
また、図１（Ｂ）は、第２の酸化物部材５２２の成膜直後の断面図である。第２の酸化物
部材５２２は、スパッタ法で形成され、その金属酸化物ターゲットは、Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸化物ターゲットや、Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の金属酸化物ターゲットを用いればよい。
また、スパッタ法による第２の酸化物部材５２２の成膜中に基板を２００℃以上６００℃
以下に加熱してもよい。この基板温度で成膜を行うと、第２の酸化物部材５２２は前配列
ができる。また、直接エピタキシャル成長することができる。
なお、実際に図１（Ｂ）に対応する構造を作製し、断面を撮影したＴＥＭ写真が図４（Ａ
）である。模式図を図４（Ｂ）に示す。なお、ＴＥＭ写真は、加速電圧を３００ｋＶとし
、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で観察した
高倍写真（４００万倍）である。図４（Ａ）を撮影したサンプルは、ガラス基板上に絶縁
層を形成し、その上に５ｎｍの膜厚の第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成し、窒素雰囲
気下で６５０℃、６分の加熱処理を行い、その後３０ｎｍの膜厚の第２のＩｎ−Ｇａ−Ｚ
ｎ−Ｏ膜を積層形成した。なお、絶縁層は、高密度プラズマ装置による膜厚１００ｎｍの
酸化窒化珪素膜（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を用いている。図４（Ａ
）では、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜は第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の表面に対して
垂直方向にｃ軸配向していることと、絶縁層との第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の界面付
近は結晶化されていないことが確認できる。
金属酸化物半導体層としては、ＩｎＧａｘＺｎｙＯｚで表される材料を用いることができ
る。ここで、ｘ、ｙ、ｚは任意の数である。また、ｘ、ｙ、ｚは整数である必要はなく、
非整数であっても良い。なお、ｘは０であっても良いが、ｙは０でないことが望ましい。
例えば、当該表記は、ｘが０であるＩｎ−Ｚｎ−Ｏを含んでいる。また、ｘ＝１、ｙ＝１
で表記される場合や、ｘ＝１、ｙ＝０．５で表記される場合などを含む。また、酸化物半
導体層表面と垂直な方向にｃ軸配向した結晶、例えば非単結晶とするためには、高純度化
された酸化物半導体を用いることが好ましく、膜中の不純物を極めて少なくすることによ
って結晶性の高い非単結晶を得ることができる。本工程により、得られる金属酸化物半導
体層中における平板状の結晶は、Ｉｎ２Ｇａ２ＺｎＯ７（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：２
：１：７）の結晶である。また、この平板状の結晶を有する金属酸化物半導体層のキャリ
ア濃度は１×１０１２ｃｍ−３未満、好ましくは１．４５×１０１０ｃｍ−３未満である
。
また、図４（Ａ）を撮影したサンプルの第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜及び第２のＩｎ−
Ｇａ−Ｚｎ−Ｏ膜は、同じスパッタ装置を用い、酸化物半導体用ターゲット（Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２
［ｍｏｌ数比］）を用い、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素とアルゴ
ンの混合雰囲気下（酸素流量５０ｓｃｃｍ、アルゴン流量５０ｓｃｃｍ）、基板温度２０
０℃、成膜速度４ｎｍ／ｍｉｎで成膜した。また、このターゲットの材料及び組成に限定
されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］のターゲ
ットを用いた場合、Ｉｎ２Ｇａ２ＺｎＯ７の非単結晶を得やすい。
Ｉｎ２Ｇａ２ＺｎＯ７の結晶構造はＩｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａ
ｘｉｓ）およびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることがで
きる。Ｉｎ２Ｇａ２ＺｎＯ７の結晶の電気伝導は、主としてＩｎによって制御されるため
、Ｉｎを含有するレイヤーの、ａ軸およびｂ軸に平行な方向に関する電気特性は良好であ
る。Ｉｎ２Ｇａ２ＺｎＯ７の結晶は、Ｉｎの電子雲が互いに重なり合って連接し、キャリ
アパスが形成される。
また、上記ターゲットに代えて、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ
数比］の金属酸化物ターゲットを用いてもよい。
また、Ｇａを含まないＩｎ２Ｏ３：ＺｎＯ＝１：２［ｍｏｌ比］の金属酸化物ターゲット
を用いてもよい。ボトムゲート型のトランジスタとする場合、Ｇａの酸化物は絶縁物であ
るため、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合に比べ、Ｉｎ−Ｚｎ−Ｏ膜を用いる
場合には電界効果移動度を高くすることができる。
また、図１（Ｃ）は、第２の加熱処理後の断面図である。第２の加熱処理によって、第１
の酸化物結晶部材５２１ｂの非単結晶層を種として第２の酸化物部材５２２の表面に向か
って上方に結晶成長し、第２の酸化物結晶部材５２３ｂが形成され、結晶部材同士が同一
結晶軸を有する。
第１の酸化物部材と第２の酸化物部材の材料は、表面に対して垂直方向にｃ軸配向してい
る非単結晶が得られるのであれば、特に限定されず、異なる材料を用いてもよいし、同一
成分を含む材料を用いてもよい。同一成分を含むとは同じ元素を有する意味である。
なお、第１の酸化物部材と第２の酸化物部材に同一成分を含む酸化物半導体材料を用いる
場合、図１（Ｃ）で点線で示したように、第１の酸化物結晶部材５２３ａと第２の酸化物
結晶部材５２３ｂの境界は不明瞭となる。
また、図１（Ｃ）においては、下地部材５２０上に接して、非晶質状態のままの領域５２
３ｃ、第１の酸化物結晶部材５２３ａ、第２の酸化物結晶部材５２３ｂの順に積層された
３層構造と言える。
この第２の加熱処理も、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱
水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で雰囲気を切り替え酸素を含
む雰囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化
処理とも呼べる。
酸化物半導体層の水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、
さらには実質的には０が好ましい。また、酸化物半導体層のキャリア密度は、１×１０１
２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−３未満であ
る。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近い。また、バンドギャッ
プは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、
酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａ
ｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行うことができる。キャリア密
度は、ホール効果測定により測定することができる。また、より低密度のキャリア密度の
測定は、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ
）の測定結果及び数式１により求めることができる。
こうして、第１の酸化物結晶部材５２３ａと第２の酸化物結晶部材５２３ｂの積層からな
る非単結晶層は、２回に分けて結晶成長させることができる。
また、実際に、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜後に窒素雰囲気下で６５０℃、６分
の加熱処理を行い、断面を撮影したＴＥＭ写真が図５（Ａ）である。なお、模式図を図５
（Ｂ）に示す。図５（Ａ）では、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の全体が結晶化している
様子が確認できる。また、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の非単結晶層は第２のＩｎ−Ｇ
ａ−Ｚｎ−Ｏ膜の表面に対して垂直方向にｃ軸配向していることが確認できる。また、第
２の熱処理後も絶縁層との第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の界面付近は結晶化されていな
いことが確認できる。
なお、図１（Ａ）において、第１の酸化物半導体層の表面の比較的結晶方位の揃った非単
結晶層は、表面から深さ方向に結晶成長するため、下地部材の影響を受けることなく形成
することができる。
第１の酸化物半導体層、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面に比較的結晶方位の揃っ
た非単結晶層が形成されるメカニズムを一例に説明する。加熱処理により、Ｉｎ−Ｇａ−
Ｚｎ−Ｏ膜中に含まれる亜鉛が拡散し、表面近傍に集まり、結晶成長の種となり、その結
晶成長は、横方向（表面に平行な方向）の結晶成長のほうが、深さ方向（表面に垂直な方
向）の結晶成長よりも強いため、平板状の非単結晶層が形成される。即ち、ａ−ｂ面の方
向とｃ軸の方向とではａ−ｂ面の方向の方が結晶化しやすい。また、それぞれのａ−ｂ面
は一致していない。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面より上は自由空間であり、ここ
での上方への結晶の成長はない。これらのことは、ＴＤＳの測定時に４５０℃まで測定を
行った際、ＩｎやＧａは検出されないが、亜鉛は真空加熱条件下、特に３００℃付近でピ
ーク検出されることが確認できていることから推察される。なお、ＴＤＳの測定は真空中
で行われ、亜鉛の離脱は２００℃付近から検出されていることが確認できている。
また、比較例として、５０ｎｍの膜厚のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した後、７００℃
、１時間の加熱を行ったサンプルの断面を撮影したＴＥＭ写真が図６（Ａ）である。なお
、模式図を図６（Ｂ）に示す。この図６（Ａ）のＴＥＭ写真は、加速電圧を３００ｋＶと
し、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で観察し
た高倍写真（２００万倍）である。図６（Ａ）では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面から
約５ｎｍ程度が結晶化し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の内部には多くの非晶質部分と、配向
の揃っていない複数の結晶がランダムに存在している様子が確認できる。従って、膜厚を
５０ｎｍと厚く成膜した後に６５０℃よりも高い７００℃、６分よりも長い１時間の加熱
処理を１回行っても５０ｎｍの膜厚全体を高い配向性を有する非単結晶層にすることは困
難であると言える。
これらの実験結果から、２回に分けて成膜を行い、結晶成長の種となる非単結晶層を形成
した後、再度成膜した後に結晶成長させることで膜厚の厚い非単結晶層を形成することが
できると言え、本明細書で開示する方法が極めて有用であることがわかる。２回に分けて
成膜を行い、２回の熱処理を行うことで初めて高い配向を有する非単結晶層、即ち、酸化
物結晶部材の表面に対して垂直方向にｃ軸配向をしている非単結晶層を厚く得ることがで
きる。
また、本明細書で開示する本発明の一態様は、下地部材上に、第１の酸化物結晶部材の表
面から内部に向かって結晶成長する第１の酸化物結晶部材と、第１の酸化物結晶部材上に
第２の酸化物結晶部材を積層してなる積層酸化物材料である。なお、表面から内部に向か
って結晶成長する第１の酸化物結晶部材は、第１の酸化物結晶部材の表面に対して垂直方
向にｃ軸配向をしている。
上記構成は、下地部材と第１の酸化物結晶部材の間に非晶質を含む酸化物部材を配置せし
めることを特徴とする。また、意図的に下地部材と第１の酸化物結晶部材の間に非晶質を
含む酸化物部材を配置せしめることによって、下地部材表面に達するまで結晶成長させな
い条件で加熱処理を行うことができるため、生産性を向上させることができる。
また、本明細書で開示する本発明の一態様は、第１の酸化物結晶部材上に同一結晶構造の
第２の酸化物結晶部材を第１の酸化物結晶部材の表面上方に少なくとも一部成長せしめる
ことを特徴とする積層酸化物材料である。
また、他の発明の一つは、半導体装置の作製方法であり、その構成は、下地部材表面上に
平坦表面を有するゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲー
ト絶縁層上に第１の酸化物半導体層を形成し、第１の加熱処理を行って第１の酸化物半導
体層の表面から内部に向かって結晶成長させて第１の非単結晶層を形成し、第１の非単結
晶層上に第２の酸化物半導体層を形成し、第２の加熱処理を行って第１の非単結晶層から
その上の第２酸化物半導体層表面に向かって結晶成長させて第２の非単結晶層を形成し、
第１の非単結晶層及び第２の非単結晶層の積層上にソース電極層またはドレイン電極層を
形成し、第１の非単結晶層の結晶配向した下側界面は、ゲート絶縁層の表面と離間してい
ることを特徴とする半導体装置の作製方法である。
また上記構成において、第１の非単結晶層は、第１の非単結晶層の表面に対して垂直方向
にｃ軸配向をしていることを特徴としている。
また、他の発明の一つは、半導体装置であり、その構成は、下地部材表面上に平坦表面を
有するゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に非晶質を含
む金属酸化物層と、非晶質を含む金属酸化物層上に、表面に対して垂直方向にｃ軸配向を
している第１の非単結晶層と、第１の非単結晶層上に接し、且つ、表面に対して垂直方向
にｃ軸配向をしている第２の非単結晶層と、第１の非単結晶層及び第２の非単結晶層の積
層上にソース電極層またはドレイン電極層とを有し、第１の非単結晶層及び第２の非単結
晶層は、金属酸化物層であることを特徴とする半導体装置である。
上記構成において、第２の非単結晶層表面のゲート電極層と重なる領域の高低差は、１ｎ
ｍ以下、好ましくは、０．２ｎｍ以下であることを特徴としている。
また、金属酸化物、代表的にはＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いるデバイスは、単結晶Ｓｉ
を用いるデバイスや、ＳｉＣを用いるデバイスや、ＧａＮを用いるデバイスとは全く異な
っている。
ワイドギャップ半導体としてＳｉＣ（３．２６ｅＶ）、ＧａＮ（３．３９ｅＶ）が知られ
ている。しかしながら、ＳｉＣやＧａＮは高価な材料である。また、ＳｉＣは、低抵抗領
域を選択的に形成するため、リンやアルミニウムのドーピングを行った後に活性化するた
めの温度が１７００℃以上必要とされている。即ち、ＳｉＣやＧａＮは、１０００℃以上
の処理温度を必要としており、ガラス基板上またはＬＳＩが形成された基板の上方での薄
膜化は実質的に不可能である。
また、ＳｉＣやＧａＮは単結晶のみであり、ＰＮ接合での制御を求められ、より完全な単
結晶であることを必要としている。したがって、製造工程で意図しない微量の不純物が混
入することによって、それがドナーやアクセプタとなるため、キャリア濃度の下限には限
界がある。一方、金属酸化物は、アモルファス、多結晶、または単結晶の全ての結晶構造
を利用することができる。ＰＮ接合の制御を用いることなく、φＭＳ対χＯＳ＋１／２Ｅ
ｇＯＳ、φＭＤ対χＯＳ＋１／２ＥｇＯＳと、ソース及びドレインの仕事関数と、金属酸
化物の電子親和力と、エネルギーバンド幅の物性を利用して、ＰＮ接合と等価のバンド制
御を行っていることが金属酸化物の特徴の一つである。
金属酸化物、代表的にはＩｎ−Ｇａ−Ｚｎ−Ｏ膜のバンドギャップも単結晶シリコンの約
３倍広く、ＳｉＣに比べ製造コストが低くできるので安価な材料である。
Ｉｎ−Ｇａ−Ｚｎ−Ｏのバンドギャップは、３．０５ｅＶであり、この値を元に真性キャ
リア密度を計算する。固体中の電子のエネルギー分布ｆ（Ｅ）は次の式で示されるフェル
ミ・ディラック統計に従うことが知られている。
キャリア密度が著しく高くない（縮退していない）普通の半導体では、次の関係式が成立
する。
従って、（１）式のフェルミ・ディラック分布は次の式で示されるボルツマン分布の式に
近似される。
（３）式を使って半導体の真性キャリア密度（ｎｉ）を計算すると以下の式が得られる。
そして、（４）式に、ＳｉとＩｎ−Ｇａ−Ｚｎ−Ｏの実効状態密度（Ｎｃ、Ｎｖ）、バン
ドギャップ（Ｅｇ）の値を代入し、真性キャリア密度を計算した。その結果を表１に示す
。
Ｉｎ−Ｇａ−Ｚｎ−Ｏは、Ｓｉに比べて極端に真性キャリア密度が少ないことがわかる。
また、酸化物半導体のキャリア密度が１×１０１２ｃｍ−３未満、さらに好ましくは測定
限界以下の１．４５×１０１０ｃｍ−３未満とすることが好ましい。ＩＧＺＯのバンドギ
ャップとして３．０５ｅＶを選んだ場合、ＳｉとＩｎ−Ｇａ−Ｚｎ−Ｏでは、真性キャリ
ア濃度についておよそフェルミ・ディラックの分布則が正しいと仮定して、前者は後者よ
りキャリア密度が約１０１７倍大きいと言える。
また、金属酸化物は室温から４５０℃の加熱温度によるスパッタ法で薄膜の形成が可能で
あり、プロセス最高温度は３００℃以上８００℃以下とすることができ、プロセス最高温
度をガラスの歪み点以下とする場合には、大面積のガラス基板上に形成することも可能で
ある。従って、工業化にはプロセス最高温度が３００℃以上８００℃以下でバンドギャッ
プの広い金属酸化物を作製できることが重要である。
また、シリコン集積回路の三次元化をするに当たっても、金属酸化物の処理温度では下側
（シリコン側）の接合を壊す温度未満の３００℃以上８００℃以下であるので、シリコン
集積回路とその上方に金属酸化物ＦＥＴ層を形成して三次元化した集積回路への適用も可
能である。
これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの
、あるいは、１５００℃程度の高温での処理により単結晶を得るもののみであったが、上
記に示したように、金属酸化物の平板状の非単結晶を形成した後、金属酸化物の平板状の
非単結晶を種として結晶成長させる方法により比較的低温でｃ軸配向を有する非単結晶薄
膜ができ、さらに厚膜の非単結晶ができると、より広い工業応用が開ける。なお、良質な
厚膜の非単結晶を得るには、基板の平坦性・平滑性が高いことが好ましい。なぜならば、
わずかな基板の凹凸が、局所的なｃ軸のぶれとなり、結晶成長が進展するにつれて、隣接
する結晶のｃ軸の向きと異なることにより結晶の転移等の欠陥となるからである。
金属酸化物膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地部材の材
料が、酸化物、窒化物、金属など材料を問わず、それらの表面（絶縁物表面または酸化物
、窒化物、または金属表面）上に膜厚の大きい非単結晶層、即ち、膜表面に垂直にｃ軸配
向した非単結晶層を得ることができる。
なお、ｃ軸配向した非単結晶層を有する酸化物半導体層を用いたトランジスタは、高い電
界効果移動度を有するトランジスタを実現できる。また、オフ電流が低いトランジスタを
実現できる。また、所謂ノーマリーオフのスイッチング素子を実現し、低消費電力の半導
体装置を提供することができる。
また、ｃ軸配向した非単結晶層を有する酸化物半導体層を用いたトランジスタは、ＢＴ試
験前後におけるトランジスタのしきい値電圧の変化量を抑制することができ、高い信頼性
を実現することができる。また、ｃ軸配向した非単結晶層を有する酸化物半導体層を用い
たトランジスタは、トランジスタに光を照射しつづけて行うＢＴ試験前後においてもトラ
ンジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有するトランジスタ
を作製することができる。
第１の酸化物半導体層の表面に薄い非単結晶層を形成できる第１の加熱処理の条件とし、
下地部材の表面に達するまで結晶成長させない条件としても、その上に第２の酸化物半導
体層を形成し、薄い非単結晶層を種として第２の酸化物半導体層を非単結晶とすることが
できる。第１の加熱処理温度条件の温度を下げる、或いは加熱時間を短縮することができ
るため、大面積基板上に形成する製造プロセスに適している。また、第１の加熱処理温度
及び第２の加熱温度を６００℃以下とすればガラスの収縮量も抑えることができる。従っ
て、安価に得ることのできる生産性の高い作製工程を提供することができる。
また、意図的に第１の酸化物結晶部材の結晶配向した下側界面を下地部材の表面と離間し
て設け、デバイスを作製した場合に下地部材との界面散乱による影響を低減することがで
きる。ゲート絶縁層と離間している結晶層をチャネル形成領域とすることにより、埋め込
みチャネル（Ｂｕｒｉｅｄ Ｃｈａｎｎｅｌ）トランジスタを実現できる。
本発明の一態様を示す工程断面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す断面図及び上面図である。 断面ＴＥＭ写真図及びその模式図である。 第２の加熱処理後の断面ＴＥＭ写真図及びその模式図である。 比較例の断面ＴＥＭ写真図及びその模式図である。 酸化物半導体を用いたボトムゲート型のトランジスタの縦断面図。 図７に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート（ＧＥ１）に正の電圧（ＶＧ＞０）が印加された状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電位（ＶＧ＜０）が印加された状態を示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す上面図及び断面図である。 本発明の一態様を示す上面図及び断面図である。 本発明の一態様を示す断面図である。 電子機器の一例を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、トランジスタの作製例の一例を図１、図２、及び図３を用いて示す。
まず、絶縁表面を有する基板である基板４００上に、導電膜を形成した後、フォトマスク
を用いてフォトリソグラフィ工程によりゲート電極層４０１を設ける。
基板４００としては、半導体基板、サファイア基板、石英基板、セラミック基板などが挙
げられるが、中でも大量生産することができるガラス基板を用いることが好ましい。基板
４００として用いるガラス基板は、後の加熱処理の温度が高い場合には、歪み点が７３０
℃以上のものを用いると良い。また、基板４００には、例えば、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられ
ている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、よ
り実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板
を用いることが好ましい。
また、下地層となる絶縁層を基板４００とゲート電極層４０１の間に設けてもよい。下地
層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素、酸化珪素、
窒化酸化珪素、または酸化窒化珪素から選ばれた一または複数の層による積層構造により
形成することができる。
ゲート電極層４０１としては、金属導電層を用いることができる。金属導電層の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば
、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積
層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層
を積層した三層の積層構造とすることが好ましい。勿論、金属導電層として単層、または
２層構造、または４層以上の積層構造としてもよい。後に加熱処理を行う場合、ゲート電
極層４０１としてその加熱処理温度に耐えうる材料を選択することが好ましい、
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は
、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化珪素層、窒化珪素層、酸化ハフニウ
ム層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。
例えば、窒化珪素膜と酸化珪素膜の積層とする。ゲート絶縁層４０２の膜厚は５０ｎｍ以
上２００ｎｍ以下とする。
本実施の形態において、ゲート絶縁層４０２の形成は、高密度プラズマ装置により行う。
ここでは、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成でき
る装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発
生させて、絶縁膜の成膜を行う。
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を
行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行わ
れるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である
。
ゲート絶縁層４０２の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜
酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャン
バーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用い
ることができるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚みを精密に制御することができる。
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
本実施の形態では、ゲート絶縁層４０２として高密度プラズマ装置を用いて成膜した膜厚
１００ｎｍの酸化窒化珪素膜（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を用いる。
次いで、ゲート絶縁層４０２上に、厚さ２ｎｍ以上１５ｎｍ以下の第１の酸化物半導体層
を形成する。また、第１の酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下、
酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッ
タ法により形成することができる。
また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内
の水分などを除去することが好ましい。スパッタ装置内の水分を除去するためには、吸着
型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタ
ンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポ
ンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した
スパッタ装置の成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物
を含む化合物等が排気されるため、当該成膜室で成膜し酸化物半導体膜に含まれる不純物
の濃度を低減できる。
第１の酸化物半導体層としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系膜、
Ｉｎ−Ａｌ−Ｚｎ−Ｏ系膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ系膜、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系膜、Ｓｎ−Ｚｎ−
Ｏ系膜、Ａｌ−Ｚｎ−Ｏ系膜、Ｚｎ−Ｍｇ−Ｏ系膜、Ｓｎ−Ｍｇ−Ｏ系膜、Ｉｎ−Ｍｇ−
Ｏ系膜や、単元系金属酸化物であるＩｎ−Ｏ系膜、Ｓｎ−Ｏ系膜、Ｚｎ−Ｏ系膜などの酸
化物半導体膜を用いることができる。
また、第１の酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でな
い）で表記される薄膜を用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣ
ｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、
Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５
ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚１０ｎｍの第１の
酸化物半導体層を成膜する。また、酸化物半導体用ターゲットとしてＩｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するターゲット、またはＩｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットを用い
ることもできる。本実施の形態では、後に加熱処理を行い意図的に結晶化させるため、結
晶化が生じやすい酸化物半導体用ターゲットを用いることが好ましい。
また、酸化物半導体用ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは
９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いター
ゲットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電
気特性または信頼性の高いトランジスタを得ることができる。
また、第１の酸化物半導体層の成膜を行う前、スパッタ装置内壁や、ターゲット表面やタ
ーゲット材料中の水分または水素を除去するためにプレヒート処理を行うと良い。プレヒ
ート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加
熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プレヒート処理を終
えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導体膜の成
膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せず
に窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良
い。
次いで、第１の酸化物半導体層の第１の加熱処理を行い、少なくとも一部を結晶化させる
。第１の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０
℃以下とする。また、加熱時間は１分以上２４時間以下とする。第１の加熱処理によって
少なくとも表面に非単結晶層を有する第１の酸化物半導体層４０３を形成する（図２（Ａ
）参照。）。表面に形成される非単結晶層は、表面から内部に向かって結晶成長し、２ｎ
ｍ以上１０ｎｍ以下の平均厚さを有する平板状の非単結晶である。また、表面に形成され
る非単結晶層は、その表面に対して垂直方向にｃ軸配向をしている。本実施の形態では、
第１の加熱処理によってゲート絶縁層界面付近を除いて第１の酸化物半導体層のほとんど
を多結晶とする例を示す。
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、Ｈ２Ｏが２０ｐｐ
ｍ以下の超乾燥空気中で第１の加熱処理を行っても良い。また、第１の加熱処理の昇温時
には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気として雰囲気を切り替
えてもよく、窒素雰囲気で脱水または脱水化が行われた後、雰囲気を切り替えて酸素雰囲
気にすることで第１の酸化物半導体層内部に酸素を補給してｉ型とすることができる。
なお、第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体か
らの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば
、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、Ｌ
ＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、
ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ
、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射に
より、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を
行う装置である。
次いで、少なくとも表面に非単結晶層を有する第１の酸化物半導体層４０３上に、第１の
酸化物半導体層４０３よりも膜厚の大きい第２の酸化物半導体層４０４を形成する（図２
（Ｂ）参照。）。なお、第２の酸化物半導体層４０４の膜厚は、作製するデバイスによっ
て最適な膜厚を実施者が決定すればよい。例えば、ボトムゲート型トランジスタを作製す
る場合は、第１の酸化物半導体層４０３と第２の酸化物半導体層４０４の合計膜厚は１０
ｎｍ以上２００ｎｍ以下とする。また、第２の酸化物半導体層は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下
においてスパッタ法により形成することができる。
第２の酸化物半導体層４０４としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ
系膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系膜、Ｓｎ−
Ｚｎ−Ｏ系膜、Ａｌ−Ｚｎ−Ｏ系膜、Ｚｎ−Ｍｇ−Ｏ系膜、Ｓｎ−Ｍｇ−Ｏ系膜、Ｉｎ−
Ｍｇ−Ｏ系膜や、単元系金属酸化物であるＩｎ−Ｏ系膜、Ｓｎ−Ｏ系膜、Ｚｎ−Ｏ系膜な
どの酸化物半導体膜を用いることができる。
また、第１の酸化物半導体層と第２の酸化物半導体層４０４は、同一成分を含む材料を用
いること、あるいは同一の結晶構造かつ近接した格子定数（ミスマッチが１％以下）を有
することが好ましい。同一成分を含む材料を用いる場合、後に行われる結晶化において第
１の酸化物半導体層の非単結晶層を種として結晶成長を行いやすくなる。また、同一成分
を含む材料である場合には、密着性などの界面物性や電気的特性も良好である。
次いで、第２の加熱処理を行い、第１の酸化物半導体層の非単結晶層を種として結晶成長
を行う。第２の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以上
７５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。第２の加熱処理に
よって第２の酸化物半導体層を結晶化させる。こうして酸化物半導体積層４３０を得るこ
とができる（図２（Ｃ）参照。）。なお、意図的に酸化物半導体積層４３０とゲート絶縁
層４０２の界面付近は結晶化させないようにする。この場合、ゲート絶縁層上に接する非
晶質層、その上に接する結晶層（ここでは、第１の酸化物半導体層の非単結晶と第２の酸
化物半導体層の非単結晶の積層を１層と見なす）と２層構造となる。
第２の加熱処理の加熱温度を５５０℃以上とすると、第２の酸化物半導体層４０４が厚い
場合、表面から下方に成長する結晶層と、第１の酸化物半導体層を種に上方に成長する結
晶層との間に非晶質層とが形成されることがある。この場合、ゲート絶縁層上に接する非
晶質層、その上に結晶層、その上に非晶質層、その上に結晶層と４層構造となる。ここで
も、第１の酸化物半導体層の非単結晶と第２の酸化物半導体層の非単結晶の積層を１層と
見なして４層構造と呼んでいる。
また、第２の酸化物半導体層４０４の材料によっては、第２の加熱処理の加熱温度を５０
０℃未満とすると表面からの結晶成長が進まず、第１の酸化物半導体層を種に上方に成長
する結晶層が形成される場合があり、この場合ゲート絶縁層上に接する非晶質層、その上
に結晶層、その上に非晶質層の３層構造となる。なお、ここでも、第１の酸化物半導体層
の非単結晶と第２の酸化物半導体層の非単結晶の積層を１層と見なして３層構造と呼んで
いる。このように、第２の酸化物半導体層４０４の材料およびその膜厚と第２の加熱処理
の加熱条件によって様々な積層構造を取ることができるため、実施者は、所望の積層構造
に合わせて、第２の酸化物半導体層４０４の材料およびその膜厚と第２の加熱処理の加熱
条件を適宜調節することが重要である。
なお、酸化物半導体積層４３０のうち、ゲート絶縁層の凹凸と重なる領域は結晶粒界があ
り、多結晶体となる。また、酸化物半導体積層４３０のうち、チャネル形成領域となる領
域は、少なくとも平坦面を有し、第１の酸化物半導体層と第２の酸化物半導体層が同じｃ
軸配向をしている非単結晶体である。また、酸化物半導体積層４３０のうち、チャネル形
成領域も多結晶のａ軸及びｂ軸がずれる。
図２（Ａ）、図２（Ｂ）、及び図２（Ｃ）では、結晶化していないゲート絶縁層４０２と
の界面付近の様子が図示されていないが、ゲート絶縁層との界面付近を分かりやすく説明
するために、図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）の拡大模式図を用いて示す。図２
（Ａ）は図１（Ａ）に対応しており、下地部材５２０は、ゲート絶縁層４０２に相当する
。また、図２（Ｂ）は図１（Ｂ）に対応しており、第２の酸化物部材５２２の成膜直後の
断面図である。また、図２（Ｃ）は、図１（Ｃ）に対応しており、第２の加熱処理後の断
面図である。
なお、第２の加熱処理においても、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好まし
くは７Ｎ以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする
ことが好ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で第２の加熱処理を行っ
ても良い。また、第２の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉
の内部を酸素雰囲気として雰囲気を切り替えても良い。
なお、第２の加熱処理に用いる加熱処理装置も特に限られず、抵抗発熱体などの発熱体か
らの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば
、電気炉や、ＧＲＴＡ装置、ＬＲＴＡ装置等のＲＴＡ装置を用いることができる。
次いで、第１の酸化物半導体層及び第２の酸化物半導体層からなる酸化物半導体積層４３
０をフォトリソグラフィ工程により島状の酸化物半導体積層４３１に加工する（図２（Ｄ
）参照。）。また、島状の酸化物半導体積層４３１を形成するためのレジストマスクをイ
ンクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
次いで、ゲート絶縁層４０２、及び島状の酸化物半導体積層４３１に、スパッタ法などに
より金属導電膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、
選択的にエッチングを行って金属電極層を形成する。
後にソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる金属導
電膜の材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または
該金属材料を成分とする合金材料で形成する。また、Ａｌ、Ｃｕなどの金属層の下側もし
くは上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させ
た構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡ
ｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用
いることで耐熱性を向上させることが可能となる。
例えば、金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチ
タン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アル
ミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。また、金
属導電膜としてアルミニウム層とタングステン層を積層した二層の積層構造、銅層とタン
グステン層を積層した二層の積層構造、アルミニウム層とモリブデン層を積層した二層の
積層構造とすることもできる。勿論、金属導電膜として単層、または４層以上の積層構造
としてもよい。
また、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる金属
導電膜の材料としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物とし
ては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化
インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム
酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または上記金属酸化物材料にシリコン若しくは酸化
シリコンを含ませたものを用いることができる。
次いで、レジストマスクを除去し、フォトリソグラフィ工程によりレジストマスクを形成
し、選択的にエッチングを行ってソース電極層４０５ａ、及びドレイン電極層４０５ｂを
形成した後、レジストマスクを除去する（図２（Ｅ）参照。）。なお、このフォトリソグ
ラフィ工程では、島状の酸化物半導体積層４３１は一部のみがエッチングされ、溝部（凹
部）を有する酸化物半導体層となることもある。
また、図２（Ｅ）に示すように、ゲート電極層４０１は、ソース電極層４０５ａ（または
ドレイン電極層４０５ｂ）と重なる領域を有することも特徴の一つである。ソース電極層
４０５ａの端部と、ゲート絶縁層４０２の段差、即ち断面図において、ゲート絶縁層の平
坦面からテーパー面となる変化点との間の領域（ここでは図２（Ｅ）中で示したＬＯＶ領
域）を有している。酸化物半導体積層４３２のＬＯＶ領域は、ゲート電極層の端部の凹凸
で生じる結晶粒界に、キャリアが流れないようにするために重要である。
また、酸化物半導体積層４３２の側面において、ソース電極層４０５ａ、またはドレイン
電極層４０５ｂと接する非単結晶層が非晶質状態となることもある。
また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４０７を形成する
。
酸化物絶縁層４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
本実施の形態では、酸化物絶縁層４０７として膜厚３００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素タ
ーゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲
気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層
に接して形成する酸化物絶縁層４０７は、水分や、水素イオンや、ＯＨ−などの不純物を
含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸
化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを
用いる。さらに、酸化物絶縁層４０７上に窒化珪素膜、窒化アルミニウム膜などの保護絶
縁層を形成してもよい。
また、酸化物絶縁層４０７の形成を行う前、スパッタ装置内壁や、ターゲット表面やター
ゲット材料中の水分または水素を除去するためにプレヒート処理を行うと良い。プレヒー
ト処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物絶
縁層の成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。
加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行う
となお良い。
また、酸化物絶縁層４０７の形成の形成後、大気に触れることなく、スパッタ法により窒
化珪素膜を積層する構造を形成してもよい。
また、酸化物絶縁層４０７及びゲート絶縁層４０２に対して、ゲート電極層４０１に達す
るコンタクトホールを形成し、ゲート電極層４０１に電気的に接続し、ゲート電位を与え
る接続電極を酸化物絶縁層４０７上に形成してもよい。また、ゲート絶縁層４０２を形成
後にゲート電極層４０１に達するコンタクトホールを形成し、その上にソース電極層また
はドレイン電極層と同じ材料で接続電極を形成し、接続電極上に酸化物絶縁層４０７を形
成し、酸化物絶縁層４０７に接続電極に達するコンタクトホールを形成した後、接続電極
と電気的に接続する電極を形成してゲート電位を与える電極を酸化物絶縁層４０７上に形
成してもよい。
以上の工程でトランジスタ４７０が形成される（図３（Ｂ）参照。）。また、図３（Ａ）
にトランジスタ４７０の上面図の一例を示す。なお、図３（Ｂ）は、図３（Ａ）の鎖線Ｃ
１−Ｃ２で切断した断面図に相当する。
トランジスタ４７０は、チャネル形成領域のゲート電極層の上面を平坦とし、その平坦面
に垂直にｃ軸配向している酸化物部材を有するとともに、ソース電極層またはドレイン電
極層は、ゲート電極層の端部による凹凸にまで重なり合っていることも特徴の一つである
。酸化物部材（本実施の形態では酸化物半導体積層４３２）は、基板側に凹凸があった場
合には、凹部のぶつかる領域に結晶粒界がある多結晶となる。従って、図３（Ｂ）に示す
Ｌｏｖ領域を形成することによって、ゲート電極層の端部の凹凸で生じる結晶粒界に、キ
ャリアが流れないようにすることができる。そのため、トランジスタ４７０において、ソ
ース電極層またはドレイン電極層は、ゲート電極の平坦部の上方にまで渡って設け、ゲー
ト電極層とかさなり（オーバーラップ）を有する。
なお、トランジスタ４７０のチャネル形成領域と重なるゲート絶縁層の表面における高低
差は、１ｎｍ以下、好ましくは０．２ｎｍ以下である平坦面を有する。キャリアの流れる
チャネル形成領域は、非単結晶である。
図３（Ｂ）に示すトランジスタ４７０は、意図的に結晶層をゲート絶縁層と離間して設け
るため、チャネル形成領域は、ゲート絶縁層との界面に形成されるのではなく、ゲート絶
縁層と離間している結晶層に形成され、ゲート絶縁層と酸化物部材との界面散乱の影響が
低減される。
第１の加熱処理及び第２の加熱処理により、結晶化を行い、ｎ型不純物である水素を酸化
物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度
化することにより真性（ｉ型）とし、又は真性型としている。すなわち、不純物を添加し
てｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
ｉ型（真性半導体）又はそれに近づける。酸化物半導体層を高純度化することにより、ト
ランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのトランジ
スタ４７０を実現できる。
また、図３（Ｂ）に示すトランジスタ４７０の構造に特に限定されないことは言うまでも
ない。ボトムゲート型トランジスタであればよく、例えば、図２（Ｅ）でのソース電極層
及びドレイン電極層の形成時のエッチングダメージを保護するために、チャネル形成領域
と重なる酸化物絶縁層をチャネルストッパーとして設けるチャネルストップ型のトランジ
スタとしてもよい。
また、酸化物絶縁層４０７上にバックゲートとして機能させることのできる電極層を設け
てもよい。バックゲートの電位は、固定電位、例えば０Ｖや、接地電位とすることができ
、実施者が適宜決定すればよい。また、酸化物半導体層の上下にゲート電極を設けること
によって、トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ
試験という）において、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を低
減することができる。即ち、酸化物半導体層の上下にゲート電極を設けることによって、
信頼性を向上することができる。また、バックゲートに加えるゲート電圧を制御すること
によって、しきい値電圧を制御することができる。また、しきい値電圧を正としてエンハ
ンスメント型トランジスタとして機能させることができる。また、しきい値電圧を負とし
てデプレッション型トランジスタとして機能させることもできる。例えば、エンハンスメ
ント型トランジスタとデプレッション型トランジスタを組み合わせてインバータ回路（以
下、ＥＤＭＯＳ回路という）を構成し、駆動回路に用いることができる。駆動回路は、論
理回路部と、スイッチ部またはバッファ部を少なくとも有する。論理回路部は上記ＥＤＭ
ＯＳ回路を含む回路構成とする。
また、以下に酸化物半導体を用いたボトムゲート型のトランジスタの動作原理について説
明する。
図７は、酸化物半導体を用いたトランジスタの縦断面図を示す。ゲート電極（ＧＥ１）
上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース
電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。また、ソース電極（Ｓ）及びドレ
イン電極（Ｄ）を覆う酸化物絶縁層上に酸化物半導体層（ＯＳ）のチャネル形成領域と重
なるバックゲート（ＧＥ２）を有している。
図８は、図７に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図８
（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図８（
Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
図９は、図７におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示し、
ゲート電圧が０Ｖの場合の状態を示す。図９（Ａ）はゲート電極（ＧＥ１）に正の電圧（
ＶＧ＞０）が印加された状態であり、ソース電極とドレイン電極の間にキャリア（電子）
が流れるオン状態を示している。また、図９（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧
（ＶＧ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合
を示す。
酸化物半導体の厚さが５０ｎｍ程度であり、酸化物半導体が高純度化されたことにより
ドナー濃度が１×１０１８／ｃｍ３以下であれば、空乏層は酸化物半導体の全体に渡って
広がる。すなわち完全空乏型の状態とみなすことができる。
図１０は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関
係を示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方
、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（ＥＦ）は、バンド
ギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置してい
る。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因である
ことが知られている。
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から
除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することに
より真性（ｉ型）とし、又は真性型とせんとしたものである。すなわち、不純物を添加し
てｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
ｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フ
ェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体は３．０５ｅＶ〜３．１５ｅＶのバンドギャップ（Ｅｇ）を有している。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は
４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、
両者が接触すると図８（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図８（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電
子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場
合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレ
イン電圧が印加された場合には、電圧印加のない図８（Ａ）のバリアの高さすなわちバン
ドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
このとき電子は、図９（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体
との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
また、図９（Ｂ）において、ゲート電極（ＧＥ１）に負の電位（逆バイアス）が印加さ
れると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近
い値となる。
このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより真性（ｉ型）とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特
性が顕在化するので、バルクの特性と分離して考える必要がある。そのためゲート絶縁膜
は、酸化物半導体と良好な界面を形成できるものが必要となる。例えば、ＶＨＦ帯〜マイ
クロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜
、又はスパッタ法で作製される絶縁膜を用いることが好ましい。
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものと
することにより、トランジスタの特性としてチャネル幅Ｗが１×１０４μｍでチャネル長
が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドス
イング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）という特性が十分
に期待される。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、非単結晶を形成し、トランジスタの動作を良好なものとすることができる。
（実施の形態２）
実施の形態１は、第１の酸化物部材と第２の酸化物部材に同一成分を含む酸化物半導体材
料を用いる場合を示したが、本実施の形態では異なる成分の酸化物半導体材料を用いる場
合を示す。
実施の形態１と同様に、第１の加熱処理により、表面から結晶成長しても第１の酸化物結
晶部材５２１ｂの先端が下地部材５２０との界面にまで届くことなく、非晶質状態の領域
５２１ａを残存させる（図１１（Ａ）参照。）。なお、図１１（Ａ）中、図１（Ａ）と同
じ部分には同じ符号を用いて説明する。
次いで、図１１（Ｂ）は、第１の酸化物結晶部材５２１ｂ上に第２の酸化物部材５３２を
成膜した直後の断面図である。第２の酸化物部材５３２は、第１の酸化物結晶部材５２１
ｂと異なる材料である。
そして、第２の酸化物部材５３２を成膜した後に第２の加熱処理を行う。第２の加熱処理
によって、図１１（Ｃ）に示すように結晶成長を行う。図１１（Ｃ）に示すように、第１
の酸化物部材５２１ｂの非単結晶層を種として第２の酸化物部材の表面に向かって上方に
結晶成長し、第２の酸化物結晶部材５３３ｂが形成される。第２の酸化物部材５３２とし
て第１の酸化物結晶部材５２１ｂと異なる成分の酸化物半導体材料を用いるため、図１１
（Ｃ）に示すように、第１の酸化物結晶部材５２１ｂと第２の酸化物結晶部材５３３ｂの
境界が形成される。また、第２の加熱処理によっても、ゲート絶縁層界面付近を除いて第
１の酸化物半導体層のほとんどを結晶領域とする。
図１１（Ｃ）の構造は、下地部材５２０上に接して非晶質状態のままの領域５３３ｃ、そ
の上に第１の酸化物結晶部材５３３ａ、その上に第２の酸化物結晶部材５３３ｂの順に積
層された３層構造と言える。
また、成長させたい第２の酸化物結晶部材と下地となる第１の酸化物結晶部材が同じ場合
はホモエピタキシー（ホモ結晶成長）と呼ぶ。また、成長させたい第２の酸化物結晶部材
と下地となる第１の酸化物結晶部材が異なる場合はヘテロエピタキシー（ヘテロ結晶成長
）と呼ぶ。本実施の形態では、それぞれの材料の選択により、どちらも可能である。
また、第１の加熱処理の条件や第２の加熱処理の条件は実施の形態１に記した条件範囲と
する。なお、意図的に非晶質状態のままの領域５３３ｃが下地部材５２０の表面に接して
残るような条件を実施者が適宜選択すればよい。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、複数の結晶がｃ軸配向した結晶層を有する積層酸化物材料を含むトラ
ンジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有す
る半導体装置（表示装置ともいう）を作製する場合について説明する。また、トランジス
タを、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパ
ネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置
を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該
素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は
、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極と
なる導電層を形成した後であって、エッチングして画素電極を形成する前の状態であって
も良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。ま
ず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１２を用
いて説明する。図１２は、第１の基板４００１上に形成されたｃ軸配向した結晶層を有す
る積層酸化物材料を半導体層として含むトランジスタ４０１０、４０１１、及び液晶素子
４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの
上面図であり、図１２（Ｂ）は、図１２（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当
する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体又は多結晶半導体で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１２（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１２（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、トランジスタを複数有しており、図１２（Ｂ）では、画素部４００２に含まれるトラン
ジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示し
ている。トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられて
いる。
トランジスタ４０１０、４０１１は、実施の形態１で示したｃ軸配向した結晶層を有する
積層酸化物材料を含むトランジスタを適用することができる。本実施の形態において、ト
ランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における
トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４
０４０は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていて
も良く、第２のゲート電極層として機能させることもできる。また、導電層４０４０の電
位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また、４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３
１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される
。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層
４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材
４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビ
ング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示
装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させるこ
とが可能となる。特に、酸化物半導体層を用いるトランジスタは、静電気の影響によりト
ランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化
物半導体層を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いるこ
とはより効果的である。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラ
ックマトリクスとして機能する遮光層を設けてもよい。
また、本実施の形態では、トランジスタの表面凹凸を低減するため、及びトランジスタの
信頼性を向上させるため、トランジスタを保護層や平坦化絶縁層として機能する絶縁層（
絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護層は、大気中に
浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密
な膜が好ましい。保護層は、スパッタ法を用いて、酸化珪素層、窒化珪素層、酸化窒化珪
素層、窒化酸化珪素層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウ
ム層、又は窒化酸化アルミニウム層の単層、又は積層で形成すればよい。本実施の形態で
は保護層をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよ
い。
ここでは、保護層として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素層を形成する。保護層として酸化珪素層
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム層のヒロック防
止に効果がある。
また、保護層の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素層を形成する。保護層として窒化珪素層を用いると、ナ
トリウム等のイオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑
制することができる。
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１
のソース電極層及びドレイン電極層と同じ導電層で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介し
て電気的に接続されている。
また図１２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
また、必要であれば、カラーフィルタを各画素に対応して設ける。また、第１の基板４０
０１と第２の基板４００６の外側には偏光板や拡散板を設ける。また、バックライトの光
源は冷陰極管やＬＥＤにより構成されて液晶表示モジュールとなる。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、信頼性の高い液晶表示装置を作製することができる。
また、実施の形態１に示すｃ軸配向した結晶層を有する積層酸化物材料の作製方法を用い
て液晶表示装置の駆動回路のトランジスタを作製することにより、駆動回路部のトランジ
スタのノーマリーオフを実現し、省電力化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面に
ついて、図１３を用いて説明する。図１３は、第１の基板上に形成されたｃ軸配向した結
晶層を有する積層酸化物材料を含むトランジスタ及び発光素子を、第２の基板との間にシ
ール材によって封止した、パネルの平面図であり、図１３（Ｂ）は、図１３（Ａ）のＨ−
Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有してお
り、図１３（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動
回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
トランジスタ４５０９、４５１０は、実施の形態１で示したｃ軸配向した結晶層を有する
積層酸化物材料を含む信頼性の高いトランジスタを適用することができる。本実施の形態
において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタである。
絶縁層４５４４上において駆動回路用のトランジスタ４５０９の酸化物半導体層のチャネ
ル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半
導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるト
ランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５
４０は、電位がトランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても
良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位
がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
トランジスタ４５０９は、保護絶縁層としてチャネル形成領域を含む半導体層に接して絶
縁層４５４１が形成されている。絶縁層４５４１は実施の形態１で示した酸化物絶縁層４
０７と同様な材料及び方法で形成すればよい。また、トランジスタの表面凹凸を低減する
ため平坦化絶縁層として機能する絶縁層４５４４で覆う構成となっている。ここでは、絶
縁層４５４１として、スパッタ法により酸化珪素層を形成する。
絶縁層４５４４は、実施の形態３で示した絶縁層４０２１と同様な材料及び方法で形成す
ればよい。ここでは、絶縁層４５４４としてアクリルを用いる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５
１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子
４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えるこ
とができる。
隔壁４５２０は、有機樹脂層、無機絶縁層または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化珪素層、
窒化酸化珪素層、ＤＬＣ層等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電層
から形成され、端子電極４５１６は、トランジスタ４５０９、４５１０が有するソース電
極層及びドレイン電極層と同じ導電層から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は、透光性でなければならない
。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィ
ルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体又は多結晶半導体によって形成された駆動回路で
実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路の
み、或いは一部のみを別途形成して実装しても良く、図１３の構成に限定されない。
以上の工程により、信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
半導体装置の一形態として電子ペーパーの例を示す。
実施の形態１に示す方法により得られるｃ軸配向した結晶層を有する積層酸化物材料を含
むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆
動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動デ
ィスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、
薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１のｃ軸配向した
結晶層を有する積層酸化物材料を含むトランジスタによって得られるアクティブマトリク
ス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図１４は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられるトランジスタ５８１としては、実施の形態１で示すトランジスタと同様
に作製でき、ｃ軸配向した結晶層を有する積層酸化物材料を含む信頼性の高いトランジス
タである。
図１４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
トランジスタ５８１はボトムゲート構造のトランジスタであり、酸化物半導体層と接する
絶縁層５８３に覆われている。トランジスタ５８１のソース電極層又はドレイン電極層は
、第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電
気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９
０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む
球形粒子５８９が一対の基板５８０、５９６の間に設けられており、球形粒子５８９の周
囲は樹脂等の充填材５９５で充填されている（図１４参照。）。
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当す
る。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と
電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介し
て第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である
。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１
０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との
間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与え
られると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパー
とよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ラ
イトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能
である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持する
ことが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表
示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存
しておくことが可能となる。
以上の工程により、信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
本実施の形態では、実施の形態３乃至５のいずれか一で得られる表示装置を搭載した電子
機器の例について図１５を用いて説明する。
図１５（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパー
ソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード
３００４などによって構成されている。なお、実施の形態３に示す液晶表示装置をノート
型のパーソナルコンピュータは有している。
図１５（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（
ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と
、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２
２がある。なお、実施の形態４に示す発光表示装置を携帯情報端末は有している。
図１５（Ｃ）は実施の形態５に示す電子ペーパーを一部品として実装して作製した電子
書籍である。図１５（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００
は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１およ
び筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開
閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが
可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１５（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１５（Ｃ）では表示部２７０７）に画像を表示することができる。
また、図１５（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵ
ＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える
構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成
としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１５（Ｄ）は、少なくとも表示装置を一部品として実装して作製した携帯電話であり
、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表
示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバ
イス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また
、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリス
ロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている
。
また、表示パネル２８０２はタッチパネルを備えており、図１５（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能で
ある。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、
図１５（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１５（Ｅ）は少なくとも表示装置を一部品として実装して作製したデジタルカメラで
あり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、
表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
本実施の形態は、実施の形態１乃至５のいずれか一と自由に組み合わせることができる。
本実施例では、ターゲット組成の異なる酸化物部材を積層する実験を行い、断面観察を行
った。
サンプルは、ガラス基板上に３０ｎｍの膜厚の酸化窒化珪素膜（下地膜）をＰＣＶＤ法に
より形成した後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を５ｎｍの設定で形成し、第１の加熱処理を行
った後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を３０ｎｍの設定で形成し、第２の加熱処理を行った。
サンプル１では、５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸化物ターゲットを用い、圧力０．６Ｐａ
、直流（ＤＣ）電源５ｋＷ、酸素とアルゴンの混合雰囲気下（酸素流量５０ｓｃｃｍ、ア
ルゴン流量５０ｓｃｃｍ）、基板温度２００℃、成膜速度１３．４ｎｍ／ｍｉｎで成膜し
た。また、第１の加熱処理は、窒素雰囲気で６５０℃、６分とした。また、第１の加熱処
理後に成膜した３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する条件は、Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用い、圧力０．６Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、酸素雰囲気下（酸素流量２０ｓｃｃｍ）、基板温度を
室温とし、成膜速度１３．４ｎｍ／ｍｉｎで成膜した。また、第２の加熱処理は、窒素雰
囲気で６５０℃、６分とした。
こうして得られたサンプル１の断面観察を行ったところ、下地膜表面から３．５ｎｍ〜５
．２ｎｍまで結晶化していることが確認でき、さらに下側のＩｎ−Ｇａ−Ｚｎ−Ｏ膜は表
面から１．２〜１．５ｎｍまでが結晶化していることが確認できた。また、下地膜表面か
ら６ｎｍ〜３４ｎｍの領域は非晶質状態であった。
なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜と下地膜の界面付近は、結晶化しておらず、非晶質状態で
あることが確認できた。
また、比較例として、第２の加熱処理を行わなかったサンプル２の断面観察を行ったとこ
ろ、下側のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の表面から０．５〜１．５ｎｍまで結晶化しているこ
とが確認できた。サンプル２では、５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜をサンプル１の５ｎ
ｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜と同じ成膜条件で成膜した。３０ｎｍのＩｎ−Ｇａ−Ｚｎ−
Ｏ膜の成膜条件を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属
酸化物ターゲットを用い、圧力０．６Ｐａ、直流（ＤＣ）電源５ｋＷ、酸素とアルゴンの
混合雰囲気下（酸素流量５０ｓｃｃｍ、アルゴン流量５０ｓｃｃｍ）、基板温度２００℃
、成膜速度１３．４ｎｍ／ｍｉｎで成膜した。
また、サンプル２と同じサンプル作製条件とし、さらに窒素雰囲気で６５０℃、６分の第
２の加熱処理を行ったサンプル３の断面観察を行ったところ、下地膜近傍から、上側のＩ
ｎ−Ｇａ−Ｚｎ−Ｏ膜の表面まで配向を持って結晶化が進んでいることが確認できた。結
晶化している膜厚は２８ｎｍ〜３０ｎｍであった。ただし、このサンプル３においてもＩ
ｎ−Ｇａ−Ｚｎ−Ｏ膜と下地膜の界面付近は、結晶化しておらず、非晶質状態であること
が確認できた。
また、サンプル４として、ガラス基板上に３０ｎｍの膜厚の酸化窒化珪素膜（下地膜）を
ＰＣＶＤ法により形成した後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を３ｎｍの設定で形成し、第１の
加熱処理を行った後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を３０ｎｍの設定で形成し、第２の加熱処
理を行った。３ｎｍと３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、どちらも、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸化物ターゲットを用い
、圧力０．６Ｐａ、直流（ＤＣ）電源５ｋＷ、酸素とアルゴンの混合雰囲気下（酸素流量
５０ｓｃｃｍ、アルゴン流量５０ｓｃｃｍ）、基板温度２００℃、成膜速度１３．４ｎｍ
／ｍｉｎで成膜した。
また、サンプル４では、第１の加熱処理も第２の加熱処理も窒素雰囲気で６７０℃、６分
とした。
こうして得られたサンプル４の断面観察を行ったところ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜と下地
膜の界面も結晶化されたことが確認でき、さらに上側のＩｎ−Ｇａ−Ｚｎ−Ｏ膜中では、
下地膜側の配向に沿って結晶化が部分的に起こっていることが確認できる。また、下側の
Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜表面からも結晶化しており、配向が確認できる。
このように、酸化物半導体膜の組成、酸化物半導体膜の膜厚、酸化物半導体膜の成膜条件
、酸化物半導体膜成膜後の加熱処理条件によっても結晶化される領域が異なるため、実施
者はデバイスの作製条件を適宜調節することが好ましい。
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 第１の酸化物半導体層
４０４ 第２の酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 酸化物絶縁層
４３０ 酸化物半導体積層
４３１ 酸化物半導体積層
４３２ 酸化物半導体積層
４７０ トランジスタ
５０１ 酸化物部材
５２０ 下地部材
５２１ａ 非晶質状態の領域
５２１ｂ 酸化物結晶部材
５２２ 酸化物部材
５２３ａ 酸化物結晶部材
５２３ｂ 酸化物結晶部材
５２３ｃ 非晶質状態のままの領域
５３２ 酸化物部材
５３３ｂ 酸化物結晶部材
５８０ 基板
５８１ トランジスタ
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４５０１ 第１の基板
４５０２ 画素部
４５０３ａ、４５０３ｂ 信号線駆動回路
４５０４ａ、４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 第２の基板
４５０７ 充填材
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ、４５１８ｂ ＦＰＣ
４５１９ 異方性導電層
４５２０ 隔壁
４５４０ 導電層
４５４１ 絶縁層
４５４４ 絶縁層

Claims (4)

  1. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極層と重なる領域を有する第１の酸化物半導体層と、
    前記第１の酸化物半導体層上に位置し、前記ゲート絶縁層及び前記第１の酸化物半導体層を介して前記ゲート電極層と重なる領域を有する第２の酸化物半導体層と、
    前記第２の酸化物半導体層上のソース電極層及びドレイン電極層と、を有し、
    前記第１及び前記第２の酸化物半導体層は、それぞれ、インジウムと、亜鉛と、ガリウムと、を有し、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層と接する第１の層と、前記第１の層と接する第２の層とを有し、
    前記第１の層前記第２の層は、異なる組成比であり、
    前記第１の層と、前記第１の酸化物半導体層は、同じ組成比であり、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層よりも結晶性が高く、
    前記第２の酸化物半導体層は、前記ゲート電極層の上面と重なる第１の領域と、前記ゲート電極層の側面に沿って傾斜した第２の領域とを有し、
    前記第１の領域は、前記第１の層に第１の結晶を有し、且つ前記第２の層に第３の結晶を有し、
    前記第２の領域は、前記第１の層に第２の結晶を有し、且つ前記第２の層に第４の結晶を有し、
    前記第１の結晶及び前記第３の結晶は、前記第１の領域の膜厚方向にｃ軸配向を有し、
    前記第２の結晶及び前記第４の結晶は、前記第２の領域の膜厚方向にｃ軸配向を有し、
    前記第１の酸化物半導体層は、ｃ軸配向を有する結晶を有さないことを特徴とする半導体装置。
  2. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極層と重なる領域を有する第１の酸化物半導体層と、
    前記第１の酸化物半導体層上に位置し、前記ゲート絶縁層及び前記第１の酸化物半導体層を介して前記ゲート電極層と重なる領域を有する第２の酸化物半導体層と、
    前記第２の酸化物半導体層上のソース電極層及びドレイン電極層と、を有し、
    前記第１及び前記第２の酸化物半導体層は、それぞれ、インジウムと、亜鉛と、ガリウムと、を有し、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層と接する第１の層と、前記第１の層と接する第２の層とを有し、
    前記第１の層前記第２の層は、異なる組成比であり、
    前記第１の層と、前記第１の酸化物半導体層は、同じ組成比であり、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層よりも結晶性が高く、
    前記第２の酸化物半導体層は、前記ゲート電極層の上面と重なる第１の領域と、前記ゲート電極層の側面に沿って傾斜した第２の領域とを有し、
    前記第１の領域は、前記第１の層に第１の結晶を有し、且つ前記第２の層に第３の結晶を有し、
    前記第２の領域は、前記第１の層に第２の結晶を有し、且つ前記第２の層に第４の結晶を有し、
    前記第１の結晶及び前記第３の結晶は、前記第２の酸化物半導体層の前記第１の領域の表面から深さ方向にｃ軸配向を有し、
    前記第２の結晶及び前記第４の結晶は、前記第２の酸化物半導体層の前記第２の領域の表面から深さ方向にｃ軸配向を有し、
    前記第１の酸化物半導体層は、ｃ軸配向を有する結晶を有さないことを特徴とする半導体装置。
  3. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極層と重なる領域を有する第１の酸化物半導体層と、
    前記第１の酸化物半導体層上に位置し、前記ゲート絶縁層及び前記第１の酸化物半導体層を介して前記ゲート電極層と重なる領域を有する第２の酸化物半導体層と、
    前記第２の酸化物半導体層上のソース電極層及びドレイン電極層と、
    前記ソース電極層または前記ドレイン電極層と電気的に接続する画素電極と、
    前記画素電極上の液晶層と、を有し、
    前記第１及び前記第２の酸化物半導体層は、それぞれ、インジウムと、亜鉛と、ガリウムと、を有し、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層と接する第１の層と、前記第１の層と接する第２の層とを有し、
    前記第１の層前記第２の層は、異なる組成比であり、
    前記第１の層と、前記第１の酸化物半導体層は、同じ組成比であり、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層よりも結晶性が高く、
    前記第２の酸化物半導体層は、前記ゲート電極層の上面と重なる第１の領域と、前記ゲート電極層の側面に沿って傾斜した第２の領域とを有し、
    前記第１の領域は、前記第１の層に第１の結晶を有し、且つ前記第２の層に第３の結晶を有し、
    前記第２の領域は、前記第１の層に第２の結晶を有し、且つ前記第２の層に第４の結晶を有し、
    前記第１の結晶及び前記第３の結晶は、前記第１の領域の膜厚方向にｃ軸配向を有し、
    前記第２の結晶及び前記第４の結晶は、前記第２の領域の膜厚方向にｃ軸配向を有し、
    前記第１の酸化物半導体層は、ｃ軸配向を有する結晶を有さないことを特徴とする液晶表示装置。
  4. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極層と重なる領域を有する第１の酸化物半導体層と、
    前記第１の酸化物半導体層上に位置し、前記ゲート絶縁層及び前記第１の酸化物半導体層を介して前記ゲート電極層と重なる領域を有する第２の酸化物半導体層と、
    前記第２の酸化物半導体層上のソース電極層及びドレイン電極層と、
    前記ソース電極層または前記ドレイン電極層と電気的に接続する画素電極と、
    前記画素電極上の液晶層と、を有し、
    前記第１及び前記第２の酸化物半導体層は、それぞれ、インジウムと、亜鉛と、ガリウムと、を有し、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層と接する第１の層と、前記第１の層と接する第２の層とを有し、
    前記第１の層前記第２の層は、異なる組成比であり、
    前記第１の層と、前記第１の酸化物半導体層は、同じ組成比であり、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層よりも結晶性が高く、
    前記第２の酸化物半導体層は、前記ゲート電極層の上面と重なる第１の領域と、前記ゲート電極層の側面に沿って傾斜した第２の領域とを有し、
    前記第１の領域は、前記第１の層に第１の結晶を有し、且つ前記第２の層に第３の結晶を有し、
    前記第２の領域は、前記第１の層に第２の結晶を有し、且つ前記第２の層に第４の結晶を有し、
    前記第１の結晶及び前記第３の結晶は、前記第２の酸化物半導体層の前記第１の領域の表面から深さ方向にｃ軸配向を有し、
    前記第２の結晶及び前記第４の結晶は、前記第２の酸化物半導体層の前記第２の領域の表面から深さ方向にｃ軸配向を有し、
    前記第１の酸化物半導体層は、ｃ軸配向を有する結晶を有さないことを特徴とする液晶表示装置。
JP2017095818A 2009-11-28 2017-05-12 半導体装置、液晶表示装置 Expired - Fee Related JP6391757B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009270856 2009-11-28
JP2009270856 2009-11-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017053279A Division JP6145238B1 (ja) 2009-11-28 2017-03-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018154569A Division JP6559856B2 (ja) 2009-11-28 2018-08-21 半導体装置、表示装置

Publications (2)

Publication Number Publication Date
JP2017168860A JP2017168860A (ja) 2017-09-21
JP6391757B2 true JP6391757B2 (ja) 2018-09-19

Family

ID=44066319

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010262862A Active JP5797895B2 (ja) 2009-11-28 2010-11-25 半導体装置の作製方法
JP2012156562A Active JP5116892B2 (ja) 2009-11-28 2012-07-12 部材の作製方法
JP2015162444A Active JP6114788B2 (ja) 2009-11-28 2015-08-20 酸化物半導体層
JP2017053279A Active JP6145238B1 (ja) 2009-11-28 2017-03-17 半導体装置
JP2017095818A Expired - Fee Related JP6391757B2 (ja) 2009-11-28 2017-05-12 半導体装置、液晶表示装置
JP2018154569A Active JP6559856B2 (ja) 2009-11-28 2018-08-21 半導体装置、表示装置
JP2019131801A Active JP6764009B2 (ja) 2009-11-28 2019-07-17 半導体装置
JP2020151878A Active JP7064542B2 (ja) 2009-11-28 2020-09-10 半導体装置
JP2022070647A Withdrawn JP2022109270A (ja) 2009-11-28 2022-04-22 半導体装置
JP2023183640A Pending JP2023181325A (ja) 2009-11-28 2023-10-26 積層酸化物材料の作製方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2010262862A Active JP5797895B2 (ja) 2009-11-28 2010-11-25 半導体装置の作製方法
JP2012156562A Active JP5116892B2 (ja) 2009-11-28 2012-07-12 部材の作製方法
JP2015162444A Active JP6114788B2 (ja) 2009-11-28 2015-08-20 酸化物半導体層
JP2017053279A Active JP6145238B1 (ja) 2009-11-28 2017-03-17 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018154569A Active JP6559856B2 (ja) 2009-11-28 2018-08-21 半導体装置、表示装置
JP2019131801A Active JP6764009B2 (ja) 2009-11-28 2019-07-17 半導体装置
JP2020151878A Active JP7064542B2 (ja) 2009-11-28 2020-09-10 半導体装置
JP2022070647A Withdrawn JP2022109270A (ja) 2009-11-28 2022-04-22 半導体装置
JP2023183640A Pending JP2023181325A (ja) 2009-11-28 2023-10-26 積層酸化物材料の作製方法

Country Status (7)

Country Link
US (4) US8748215B2 (ja)
EP (1) EP2504855A4 (ja)
JP (10) JP5797895B2 (ja)
KR (3) KR101825345B1 (ja)
CN (3) CN102668028B (ja)
TW (2) TWI576925B (ja)
WO (1) WO2011065216A1 (ja)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2489075A4 (en) * 2009-10-16 2014-06-11 Semiconductor Energy Lab LOGIC CIRCUIT AND SEMICONDUCTOR DEVICE
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101517944B1 (ko) 2009-11-27 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN102668028B (zh) * 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
WO2011070900A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR20180064565A (ko) * 2011-06-08 2018-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2021101485A (ja) * 2011-06-17 2021-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102378948B1 (ko) 2011-07-22 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102412138B1 (ko) * 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5939812B2 (ja) * 2012-01-26 2016-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP2013232885A (ja) * 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体リレー
US9711110B2 (en) * 2012-04-06 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising grayscale conversion portion and display portion
US9793444B2 (en) 2012-04-06 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
TWI611215B (zh) 2012-05-09 2018-01-11 半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI588540B (zh) 2012-05-09 2017-06-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
CN104272463B (zh) * 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
KR102173074B1 (ko) * 2012-05-10 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
SG11201505097QA (en) * 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG11201504939RA (en) 2012-09-03 2015-07-30 Semiconductor Energy Lab Microcontroller
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014061761A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014203059A (ja) * 2013-04-10 2014-10-27 セイコーエプソン株式会社 容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器
JP6120340B2 (ja) * 2013-04-24 2017-04-26 国立研究開発法人産業技術総合研究所 異種材料接合を有する半導体デバイス
US9882058B2 (en) * 2013-05-03 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
JPWO2015059850A1 (ja) 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US9246013B2 (en) 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US10414980B2 (en) * 2014-07-29 2019-09-17 Dic Corporation Liquid-crystal display
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR102402599B1 (ko) * 2015-12-16 2022-05-26 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
CN114864381A (zh) * 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
KR20180002123A (ko) 2016-06-28 2018-01-08 삼성디스플레이 주식회사 표시장치
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
KR20180011713A (ko) * 2016-07-25 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
TW202224189A (zh) * 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
CN110226219B (zh) 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN106952576B (zh) * 2017-03-30 2020-06-23 京东方科技集团股份有限公司 阵列基板、显示面板及其测试方法和显示装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN107919365B (zh) 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
JP7237859B2 (ja) * 2018-01-19 2023-03-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2019166925A1 (ja) 2018-03-01 2019-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN109037343B (zh) * 2018-06-08 2021-09-24 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN110034178B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11127834B2 (en) * 2019-10-11 2021-09-21 Globalfoundries U.S. Inc Gate structures
CN110896024B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
CN110993505B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 基于碳化硅衬底的半导体结构制备方法及半导体结构
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
JP7284845B2 (ja) * 2020-11-30 2023-05-31 株式会社日本トリム 電解水生成装置

Family Cites Families (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63296378A (ja) 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
JPH04300292A (ja) 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
CA2170839A1 (en) * 1995-03-01 1996-09-02 Janet Macinnes Bacterial preparations, method for producing same, and their use as vaccines
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5888295A (en) 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110110A (ja) 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) * 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1724790A4 (en) 2004-03-09 2008-10-01 Idemitsu Kosan Co THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006313776A (ja) 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
FR2918791B1 (fr) * 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP5143514B2 (ja) 2007-09-21 2013-02-13 株式会社ジャパンディスプレイウェスト 表示装置及び表示装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20160113329A (ko) * 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101633142B1 (ko) * 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI606520B (zh) 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI501319B (zh) 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5185838B2 (ja) 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5302090B2 (ja) * 2009-05-08 2013-10-02 タイコエレクトロニクスジャパン合同会社 二重係止コネクタ
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101851403B1 (ko) * 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101791812B1 (ko) * 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
JPWO2011039853A1 (ja) 2009-09-30 2013-02-21 キヤノン株式会社 薄膜トランジスタ
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR20230107711A (ko) 2009-11-13 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN102668028B (zh) * 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220136513A (ko) * 2009-12-04 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102153034B1 (ko) 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
US9520287B2 (en) 2016-12-13
JP6559856B2 (ja) 2019-08-14
CN105206514A (zh) 2015-12-30
JP5797895B2 (ja) 2015-10-21
JP5116892B2 (ja) 2013-01-09
US10079310B2 (en) 2018-09-18
JP2017139475A (ja) 2017-08-10
CN102668028A (zh) 2012-09-12
KR101825345B1 (ko) 2018-02-05
JP6145238B1 (ja) 2017-06-07
KR102068463B1 (ko) 2020-01-22
KR20190011837A (ko) 2019-02-07
KR20120109526A (ko) 2012-10-08
JP2023181325A (ja) 2023-12-21
CN102668028B (zh) 2015-09-02
CN105206514B (zh) 2018-04-10
US8748215B2 (en) 2014-06-10
JP2018207120A (ja) 2018-12-27
EP2504855A1 (en) 2012-10-03
US20110127521A1 (en) 2011-06-02
JP2011135066A (ja) 2011-07-07
KR101945306B1 (ko) 2019-02-07
JP6114788B2 (ja) 2017-04-12
JP2020198455A (ja) 2020-12-10
JP2012253363A (ja) 2012-12-20
JP2019195098A (ja) 2019-11-07
JP2017168860A (ja) 2017-09-21
JP2022109270A (ja) 2022-07-27
JP6764009B2 (ja) 2020-09-30
KR20180012341A (ko) 2018-02-05
JP2016015498A (ja) 2016-01-28
WO2011065216A1 (en) 2011-06-03
TWI523111B (zh) 2016-02-21
EP2504855A4 (en) 2016-07-20
TWI576925B (zh) 2017-04-01
TW201611128A (zh) 2016-03-16
US20180323305A1 (en) 2018-11-08
TW201137984A (en) 2011-11-01
CN105140101A (zh) 2015-12-09
JP7064542B2 (ja) 2022-05-10
US20140349443A1 (en) 2014-11-27
US20170033231A1 (en) 2017-02-02
CN105140101B (zh) 2018-11-16
US10347771B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
JP6559856B2 (ja) 半導体装置、表示装置
JP6553258B2 (ja) 表示装置
JP5312708B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180821

R150 Certificate of patent or registration of utility model

Ref document number: 6391757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees