JP6120340B2 - 異種材料接合を有する半導体デバイス - Google Patents

異種材料接合を有する半導体デバイス Download PDF

Info

Publication number
JP6120340B2
JP6120340B2 JP2015513616A JP2015513616A JP6120340B2 JP 6120340 B2 JP6120340 B2 JP 6120340B2 JP 2015513616 A JP2015513616 A JP 2015513616A JP 2015513616 A JP2015513616 A JP 2015513616A JP 6120340 B2 JP6120340 B2 JP 6120340B2
Authority
JP
Japan
Prior art keywords
region
thin film
film
semiconductor thin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015513616A
Other languages
English (en)
Other versions
JPWO2014174937A1 (ja
Inventor
林　豊
豊 林
敬一 池上
敬一 池上
恭秀 大野
恭秀 大野
崇史 上村
崇史 上村
松本　和彦
和彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2014174937A1 publication Critical patent/JPWO2014174937A1/ja
Application granted granted Critical
Publication of JP6120340B2 publication Critical patent/JP6120340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は低温形成異種材料接合と該異種材料接合を有する半導体デバイスに関する。
化合物半導体デバイスの分野ではキャリア閉じ込めなどのために原子組成の異なる化合物半導体同士の接合、すなわちヘテロ接合が使われてきた。しかし、そのヘテロ接合の生成にはエピタキシャル成長等の高温製造工程が使用されてきた。
また結晶シリコンデバイスではソース、ドレイン等のトランジスタのｐｎ接合はシリコン基板にイオン注入と高温熱処理、またはエピタキシャル成長等の８００℃以上の高温製造技術が適用されてきた。
最近ではＬＳＩ用微細ＭＩＳ電界効果トランジスタの性能を向上するために金属シリサイドをＭＩＳ電界効果トランジスタのソースに適用する技術が開発されている(非特許文献１)。この技術では、金属ニッケルとシリコンをゲートに自動整合(self-align)してシリサイド反応を起こすために、ニッケルを結晶シリコン薄膜上に製膜してのち、シリコン基板を５００℃程度の温度で加熱する必要がある。この過程でニッケルシリサイド(NiSi2)は結晶シリコン薄膜の表面から裏面まで到達し、結晶シリコン薄膜裏面が接している裏面のシリコン酸化膜まで到達している。ニッケルシリサイドとシリコンとが作るバリアの高さはホウ素等の不純物のイオン注入で低下させ、シリサイド・シリコンが作るソース接合のエネルギーバリアを等価的に下げている。
しかし、電子ビームリソグラフィを使用する場合に白金、金などの重金属の位置合わせマークをデバイス製造基板上に設けてしまうとこのような高温製造工程は使用できない。またガラス基板、有機物シート上に半導体デバイスを製造するときも同様に高温製造工程は使用できない。
重金属位置合わせマークが設けられたシリコン基板、ガラス上、有機物シート上の半導体デバイス用接合としても適用可能な、低温で形成できる半導体デバイスの接合の構成が必要である。
このために本発明では低温形成可能で半導体デバイス接合として動作する異種材料接合と該異種材料接合を有する半導体デバイスを提供する。
具体的には以下(１)〜(９)の手段による。
第１導電性領域と、該第１導電性領域に接して設けられた第１絶縁膜と、第１表面と第２表面を有し所定の膜厚を有する第１半導体薄膜と、該第１半導体薄膜と異種材料の第２領域と、該第１半導体薄膜と異種材料の第３領域と、該第１半導体薄膜は該第１表面で該第１絶縁膜と接して設けられ、該第２領域と該第３領域は互いに離間して該第２表面で該第１半導体薄膜と接して設けられ、該第２表面と該第２領域が接する部分でまたは該第２表面と該第３領域が接する部分で該第２表面は該第１表面と対向し且つ該第１導電性領域は該第１表面と対向し、該第１表面と該第２表面間に亘って該第１半導体薄膜に形成された空間電荷層から少なくとも構成され、該第２領域と該第３領域間に電圧を印加すると該第１導電性領域の電位により該第２領域と該第３領域間の電流が変化することを特徴とする半導体デバイス。
ただし前記所定の膜厚は、数式（１）による。
本発明では「導電性領域」とは金属材料から構成される領域だけでなく、絶縁材料と比較して導電性を有する半導体から構成される領域も含む。絶縁材料から構成される領域、例えば絶縁膜と対照されて使用される。異種材料とは第１半導体薄膜を構成する材料とが同じ原子で構成される場合でも異種材料と言うことがある。例えば同じシリコン原子から構成される結晶シリコンと水素化アモルファスシリコン(aSi:H)とは本発明では異種材料と分類される。原子結合様態が異なりエネルギーバンド等電子構造が異なるので材料としての電気特性が同一ではないからである。
ここで空間電荷層とは価電子制御不純物から電子、正孔が離脱して価電子制御不純物が荷電状態になっている層、電子または正孔が半導体の中性状態より不足して存在するまたは過剰に存在する層を言う。この空間電荷層が前記第１表面と前記第２表面間に広がるための第１半導体薄膜の膜厚ｄは、
Figure 0006120340
 である必要がある。ここで、
ε0：真空の誘電率
κ ：第１半導体薄膜の比誘電率
φf：第１半導体薄膜のエネルギギャップの中央から測定したフェルミレべル
ｑ ：電子電荷
Ｎ ：第１半導体薄膜の(価電子制御)不純物濃度。
第１半導体薄膜が中性状態の時に異種材料との間で高いバリアが形成されていても、第１半導体薄膜内に空間電荷層が形成されていると、この空間電荷層により形成された電界でこのバリア高さが低下する。このバリア高さの低下によりキャリアがこのバリアを越え易くなり、第１半導体薄膜と異種材料で形成された第２領域または第３領域との間で電流が流れやすくなる。この空間電荷層の電界に更に第１導電性領域の電位による電界が重畳して、このバリア高さが調節され接合の抵抗が更に変化する。
この空間電荷層が形成される第１導電領域の電位は、該第１導電領域の仕事関数と該異種材料の仕事関数差、前記第１絶縁膜中に存在する電荷の量で変化する。例えば、該半導体薄膜がp形半導体の場合、該電荷が正電荷の場合は、該空間電荷層が形成される第１導電領域の電位は負方向へシフトする。
前記第２領域と前記第３領域間を前記第１半導体薄膜内または前記第１表面または前記第２表面を通って流れる電流は、前記第１導電性領域の電位により変化する。言い換えれば前記第２領域と第３領域間の抵抗値は第１導電性領域の電位により調節可能である。
したがって、第２領域と第３領域間の第１半導体薄膜に電界効果トランジスタなどのトランジスタ要素を組み込めば、第２領域、第３領域から該トランジスタ要素の電流を取り出すことが出来る。たとえば下記(２)の構成が提供できる。
（２）(１)記載の半導体デバイスにおいて、前記第２領域と前記第３領域間の前記第１半導体薄膜の前記第２表面に設けられた第２絶縁膜と、該第２絶縁膜に接して、かつ前記第２領域、前記第３領域と離間して設けられた第２導電膜とから、更に構成され、前記第１導電性領域の電位が一定の場合でも、前記第２導電膜の電位が変化すると前記第２領域と第３領域間の電流が変化することを特徴とする(１)記載の半導体デバイス。
該第２絶縁膜は,第１半導体薄膜が結晶シリコンの時、シリコン酸化膜、シリコン窒化膜、第１半導体薄膜がＩｎＧａＡｓの時、酸化アルミニウムなどが使われる。
（３）前記第２表面と前記第２絶縁膜と前記第２導電膜は前記第１半導体薄膜の延在する第１方向を軸として前記第１半導体薄膜を前記第２領域と前記第３領域間で少なくとも一部囲む形状を有し、その部分での前記第１半導体薄膜の前記第１方向と直交する断面の外周は外に凸の形状を有することを特徴とする(２)記載の半導体デバイス。
ここで凸の形状とは円形、楕円形、多角形等、外側に凸部分を有する閉図形の一部である。
（４）前記断面外周のうち前記第２絶縁膜に覆われない部分の幅が前記第１半導体薄膜の厚さの２倍以下であることを特徴とする(３)記載の半導体デバイス。
前記断面の外周が前記第２絶縁膜および第２導電膜に覆われている前記第１半導体薄膜の凸形状の部分では、それ以外の部分より、前記第１半導体薄膜を通る電流の前記第２導電膜の電位による制御能力が向上する。したがって、それ以外の部分での前記第１半導体薄膜の抵抗値を第１導電性領域の電位により低く設定し、第２導電膜の電位による凸形状の部分の第１半導体薄膜の制御特性をより精度よくデバイス外部へ取り出すことができる。前記断面外周のうち前記第２絶縁膜に覆われない部分の幅は図１１において「}１４」で示されている。
（５）前記第２絶縁膜を第２多層膜としたことを特徴とする(２)記載の半導体デバイス。
第２多層膜は例えば第２導電膜側からシリコン酸化膜/シリコン窒化膜/シリコン酸化膜、酸化アルミニウム膜/シリコン窒化膜/シリコン酸化膜、シリコン酸化膜/シリコン窒化膜などからなり、第２導電膜と第１半導体膜との間に電圧を印加することにより電子情報を記憶させることが出来る。
第２多層膜は２層膜でも記憶機能を発現させることが出来る。
（６）前記第１導電性領域は半導体基板であることを特徴とする(１)記載の半導体デバイス。
（７）更に支持基板が設けられ、前記第１導電性領域は該支持基板上に電気的に分離されて設けられていることを特徴とする(１)記載の半導体デバイス。
「電気的に分離」とは該支持基板が半導体基板の場合は該支持基板と整流接合を形成して、該整流接合が逆バイアスされる電位関係では前記第１導電性領域は該整流接合の耐圧の範囲で任意の電位をとりうる状態を言う。更に該支持基板上に第３絶縁膜を設け絶縁性支持基板とし、該第３絶縁膜上に接して前記第１導電性領域が設けられ、該第３絶縁膜の耐圧の範囲で第１導電性領域は任意の電位をとることが出来る。
（８）前記第２領域および前記第３領域はアルミニウム薄膜であることを特徴とする(１)記載の半導体デバイス。
（９）前記第２領域および前記第３領域は金属と水素化アモルファスシリコンの２層膜で、該水素化アモルファスシリコンが第１半導体薄膜に接していることを特徴とする(１)記載の半導体デバイス。
本発明の異種材料接合、半導体デバイスは低温製造工程に好適である。たとえば第２領域、第３領域がアルミニウム薄膜である場合は製造工程の温度は４５０℃以下室温まで可能である。したがって、たとえば、白金、金などの重金属のアラインメントマークの必要な電子ビーム露光技術によりデバイスを作成するときには望ましい接合、半導体デバイスである。第１半導体薄膜が結晶シリコンである場合は、白金は６９５℃以上で、金は３７０℃以上で結晶シリコンと合金を作ってしまうので、それ以下の温度の製造工程が必要である。またガラス、有機フィルムへ低温形成半導体デバイスによる電子回路、ディスプレイ、センサなどの製造を行うことが出来る。
（６）前記第１導電性領域は半導体基板であることを特徴とする(１)記載の半導体デバイス。
（７）更に支持基板が設けられ、前記第１導電性領域は該支持基板上に電気的に分離されて設けられていることを特徴とする(１)記載の半導体デバイス。
「電気的に分離」とは該支持基板が半導体基板の場合は該支持基板と整流接合を形成して、該整流接合が逆バイアスされる電位関係では前記第１導電性領域は該整流接合の耐圧の範囲で任意の電位をとりうる状態を言う。更に該支持基板上に第３絶縁膜を設け絶縁性支持基板とし、該第３絶縁膜上に接して前記第１導電性領域が設けられ、該第３絶縁膜の耐圧の範囲で第１導電性領域は任意の電位をとることが出来る。
（８）前記第２領域および前記第３領域はアルミニウム薄膜であることを特徴とする(１)記載の半導体デバイス。
（９）前記第２領域および前記第３領域は金属と水素化アモルファスシリ5コンの２層膜で、該水素化アモルファスシリコンが第１半導体薄膜に接し該２層膜で整流性接合を形成していることを特徴とする(１)記載の半導体デバイス。
本発明の半導体デバイスの第１実施形態の断面図 本発明の半導体デバイスの第１実施形態にかかわる第１実施例の電流電圧特性 本発明の半導体デバイスの第１実施形態にかかわる第２実施例の電流電圧特性 本発明の半導体デバイスの第１実施形態にかかわる第３実施例の電流電圧特性 本発明の半導体デバイスの第２実施形態の断面図 本発明の半導体デバイスの第２実施形態にかかわる第４実施例の電流電圧特性 本発明の半導体デバイスの第２実施形態にかかわる第４実施例の第２または第３領域と同じ材料を第１半導体薄膜と同様な抵抗率、面指数の半導体基板上に設けた場合の接合の電流電圧特性 本発明の半導体デバイスの第３実施形態の断面図 本発明の半導体デバイスの第３実施形態にかかわる第５実施例の電流電圧特性 本発明の半導体デバイスの第４実施形態の断面図 本発明の半導体デバイスの第５実施形態の断面図 本発明の半導体デバイスの第６実施形態の断面図 本発明の半導体デバイスの第７実施形態の断面図
本発明の半導体デバイスの実施形態例、実施例を以下に示す。
図１は本発明の第１実施形態例の断面図である。１０は第１半導体薄膜、１１は該第１半導体薄膜の第１表面、１２は該第１半導体薄膜の第２表面、２０は第２領域、３０は第３領域、１００は第１導電性領域、１０１は該第１導電性領域の第１表面、１０２は該第１導電性領域の第２表面、１１０は該第１導電性領域の該第１表面に設けた第１絶縁膜で、該第１絶縁膜に該第１半導体薄膜がその第１表面で接して設けられている。
第１導電性領域１００は金属シート、ガラス基板上に設けられた金属薄膜または不純物をドープした半導体薄膜などの導電性薄膜、半導体シートまたは半導体基板などから構成される。第１絶縁膜１１０はシリコン酸化膜、シリコン窒化膜などで構成される。第１半導体薄膜１０は結晶シリコン薄膜、結晶ゲルマニウム薄膜、化合物半導体薄膜たとえばＩｎＧａＡｓ薄膜、有機半導体薄膜などで構成される。第２および第３領域にはアルミニウム、ニッケル、ニッケル/クロム、モリブデンなどの金属薄膜が用いられる。金属薄膜はシリコン添加アルミニウムなど、第１半導体薄膜との望ましくない反応を防止する添加物、シリコンおよびホウ素添加ニッケルなど等価的な仕事関数を調節する添加物を加える場合がある。また、第２および第３領域にはニッケル/クロム、金属薄膜/水素化アモルファスシリコン系薄膜などの２層膜が用いられる。この場合、/の右側の材料が該第１半導体薄膜に接する。更にアルミニウム添加、またはチタン添加酸化亜鉛を第２および第３領域の材料としても用いることも出来る。
これらの第２および第３領域材料は電子ビーム蒸着、低温CVD、スパッタなど低温で第１半導体薄膜上に形成することが出来る。
図１の第１実施形態例において、第１導電性領域１００としてｐ形５Ω-ｃｍ、(１００)面の結晶シリコン基板を、第１絶縁膜１１０として１４５ｎｍ厚のシリコン酸化膜を、第１半導体薄膜１０として２５ｎｍ厚(第１表面と第２表面間の距離)のｐ形１０Ω-ｃｍ、(１００)面の結晶シリコン薄膜を、第２、第３領域として電子ビーム蒸着で形成した１４０ｎｍ厚のアルミニウム薄膜を用いて試作した半導体デバイスの第１実施例を試作した。第２領域と第３領域の間隔は約３００μｍ、この方向に直交する方向の第２領域、第３領域の各幅は約２.４ｍｍである。図２は第２領域２０-第３領域３０間に流れる電流Ｉ23を第２領域２０−第３領域３０間電圧Ｖ23に対してプロットしたこのデバイスの電流電圧特性である。この特性は第１導電性領域１００の電位Ｖ１(この場合第３領域の電位をレファレンスとしている)をパラメータとしてあらわされている。Ｖ１が変化しても電流Ｉ23が飽和を始める電圧Ｖ23ｓの値は０.５Ｖ程度とほぼ一定値である。
このデバイスを、第１導電性領域をゲート、第２領域をドレイン、第３領域をソースとした絶縁ゲート電界効果トランジスタと見れば、電流Ｉ23が飽和を始める電圧Ｖ23ｓは(Ｖ１−Ｖｔｈ)に比例するはずである。ここで、Ｖｔｈはこの絶縁ゲート電界効果トランジスタのゲート閾値電圧である。
この比例関係は第１導電性領域１００の電位Ｖ１により増減された電流通路(第１半導体薄膜１０内または表面の)のキャリア数が電流電圧特性を決めている場合に現れるが、本実施例１の半導体デバイスはこの原理により動作していないことがわかる。とすると、図２の電流電圧特性から、第３領域と第１半導体薄膜との接合のバリア高さまたはバリア厚をＶ１が変化させた結果電流がＶ１の値により増減していると考えられる。このためには第１半導体薄膜の第１表面から第３領域の接する第２表面にいたる部分で第１半導体薄膜が空間電荷層を形成している必要があり、ハードウエア構造は類似であるが、電子構造は従来のいわゆる絶縁ゲート電界効果トランジスタとは異なるトランジスタである。
上記半導体薄膜の材料の誘電率(この場合、シリコンで誘電率は1.06E-12(Farad/cm))、導電形、抵抗率を用いて(１)式からｄの上限を計算すると５００ｎｍとなるので、２５ｎｍ厚の第１半導体薄膜は第１半導体薄膜内全体に空間電荷層が作られる条件を満たしている。したがって第１導電領域の電位Ｖ１または第１絶縁膜内の電荷量により第１表面に形成されたバリアの高さを制御することが出来る。
図３は第１実施例の第１半導体薄膜の厚さを３５ｎｍとした場合の第２実施例の電流電圧特性である。第２領域２０-第３領域３０間電流Ｉ23を第２領域２０-第３領域３０間電圧Ｖ23に対して、第１導電性領域の電位Ｖ１をパラメータとしてプロットしてある。他の材料、寸法は同一である。第２領域２０-第３領域３０間電流Ｉ23が飽和を始める電圧Ｖ23ｓはわずかに(Ｖ１−Ｖｔｈ)にしたがって増加しているがその比例定数は１よりはるかに小さい。
上記半導体薄膜の材料の誘電率(この場合、シリコンで誘電率は1.06E-12(Farad/cm))、導電形、抵抗率を用いて(１)式からｄの上限を計算すると５００ｎｍとなるので、３５ｎｍ厚の第１半導体薄膜は第１半導体薄膜内全体に空間電荷層が作られる条件を満たしている。したがって第１導電領域の電位Ｖ１または第１絶縁膜内の電荷量により第１表面に形成されたバリアの高さを制御することが出来る。
図４は第１実施例の第１半導体薄膜の厚さを７０ｎｍとした場合の第３実施例の電流電圧特性である。第２領域２０-第３領域３０間電流Ｉ23を第２領域２０-第３領域３０間電圧Ｖ23に対して、第１導電性領域の電位Ｖ１をパラメータとしてプロットしてある。他の材料、寸法は同一である。第２領域２０-第３領域３０間電流Ｉ23が飽和を始める電圧Ｖ23ｓはわずかに(Ｖ１−Ｖｔｈ)にしたがって増加しているがその比例定数は１よりはるかに小さい。
上記半導体薄膜の材料の誘電率(この場合、シリコンで誘電率は1.06E-12(Farad/cm))、導電形、抵抗率を用いて(１)式からｄの上限を計算すると５００ｎｍとなるので、７０ｎｍ厚の第１半導体薄膜は第１半導体薄膜内全体に空間電荷層が作られる条件を満たしている。したがって第１導電領域の電位Ｖ１または第１絶縁膜内の電荷量により第１表面に形成されたバリアの高さを制御することが出来る。
図５は図１で、第２領域２０、第３領域３０がそれぞれ２１、２２および３１、３２と２層構造になっている場合の第２実施様態である。さらに図５では該第１半導体薄膜の該第２表面にパッシベーション膜１５を設けた例も示してある。
２２/２１、３２/３１の構造としてニッケル/クロム、アルミニウム/水素化アモルファスシリコンなどの材料の組み合わせを用いることが出来る。
パッシベーション膜１５には水素化アモルファスシリコン系薄膜、シリコン酸化膜、シリコン窒化膜、酸化アルミニウムなどを用いることが出来る。
図６は第１実施例の第１半導体薄膜の厚さは変更せず、第１半導体薄膜上に水素化アモルファスシリコン薄膜をパッシベーション膜１５として設け、第２領域、第３領域の構成を１４０ｎｍ厚のアルミニウム薄膜/１０ｎｍ厚の水素化アモルファスシリコン薄膜の２層構造とした、第４実施例の電流電圧特性である。第２領域２０-第３領域３０間電流Ｉ23を第２領域２０-第３領域３０間電圧Ｖ23に対して、第１導電性領域の電位Ｖ１をパラメータとしてプロットしてある。他の材料、寸法は同一である。第２領域２０−第３領域３０間電流Ｉ23が飽和を始める電圧Ｖ23ｓはわずかに(Ｖ１−Ｖｔｈ)にしたがって増加しているがその比例定数は１よりはるかに小さい。
水素化アモルファスシリコン薄膜は荷電子制御用不純物の添加をせず、室温に近い温度で製膜した。
アルミニウム薄膜/水素化アモルファスシリコンとｐ形１０Ω-ｃｍ(１００)面結晶シリコンとの接合の電流電圧特性を確認するために、図６の第４実施例の第２領域および第３領域と同じ材料構成、厚みを有する電極をｐ形１０Ω-ｃｍ(１００)面結晶シリコン基板上に設けてその電流電圧特性を測定した。図７にこの接合の電流電圧特性を示す。明確な整流性を示す。図７の電圧軸の符号は該電極の符号と同じである。電極が負のときに順方向特性を示し、アルミニウムの仕事関数((−)４.０８〜４.３ｅＶ)とｐ形結晶シリコン((−)４.９ｅＶ)のフェルミレベルの位置関係をよく反映している。この実験結果は第４実施例の第２領域、第３領域と第１半導体薄膜とはその接合面で電子障壁が形成されていることが示唆されている。
図８は前記第２領域と第３領域間の前記第１半導体薄膜にトランジスタ要素を組み込んだ場合の第３実施様態の断面図を示す。図８において、１２０は第１半導体薄膜１０の第２表面１２に接して設けられた第２絶縁膜、１３０は該第２絶縁膜に接して設けられた第２導電膜である。これらは少なくとも前記第２領域と第３領域の間の第１半導体薄膜上に設けられ、電界効果トランジスタのゲート絶縁膜、ゲートに対応するトランジスタ要素を構成している。前記第１半導体薄膜は該トランジスタ要素のチャネル構成領域としても機能する。
第２絶縁膜としては酸化アルミニウム、シリコン酸化膜、シリコン窒化膜、酸化ハフニウムなど高誘電率膜が用いられる。必要に応じて第１半導体薄膜との界面にバッファー層を設ける。
第２導電膜はアルミニウム、ＴｉＮなどが用いられる。
第５実施例として図８の第３実施様態の構成を有する第５実施例の半導体デバイスを試作した。第１導電性領域１００、第１絶縁膜１１０、第１半導体薄膜、第２領域、第３領域の材料および厚さ方向の寸法は第１実施例と同じである。第２絶縁膜１２０は２０ｎｍ厚の酸化アルミニウムとバッファー層、第２導電膜１３０は１４０ｎｍ厚のアルミニウム薄膜である。第２領域、第３領域間隔は１０.５μｍ、第２領域２０と第２導電膜１３０との距離は４.５μｍ、第３領域と第２導電膜との距離は４μｍ、第２導電膜の第２領域と第３領域を結ぶ方向の長さ(ゲート長に相当)は２μｍ、第２領域と第３領域を結ぶ方向に直角方向の長さ(ゲート幅に相当)は２.９ｍｍである。
図９はこの第５実施例の半導体デバイスの電流電圧特性である。電流Ｉ23、電圧Ｖ23は第２領域、第３領域から取り出されているが、第２導電膜の電位Ｖ２が変化するにしたがって、電流が変化している。この電流変化は第２導電膜下のトランジスタ要素の特性が現れている。なお、第１導電性領域の電位Ｖ１は０Ｖ一定としている。
図１０は図８の第２絶縁膜を第１層１２１、第２層１２２、第３層１２３と３層構造の第２多層膜１２０とした場合の第４実施様態を示し、第１半導体薄膜に接する第１層１２１をシリコン酸化膜、その上の第２層１２２をシリコン窒化膜、さらにその上の第３層を酸化アルミニウムとするなど記憶要素を第２領域、第３領域の間の第１半導体薄膜の上に作りこみ、記憶機能を有する半導体デバイスを実現することが出来る。なお、該第２多層膜は２層構造でも記憶機構を実現することは出来る。
図１１は本発明の第５実施様態を示す。図８記載の番号は図１１でも同様な構成要素を示す。図１１では１で示される矢印は第１半導体薄膜の延在する第１方向を示す。
第２表面１２は、図１１において点線の囲み１３で示される部分で該第１方向を軸として前記第１半導体薄膜１０の一部を囲む形状を有する。図１１には２−２と記された二点鎖線で点線の囲み１３で示される部分が切断された断面図も同時に示されている。その部分での前記第１半導体薄膜の第１方向と直交する断面の外周は外に凸の形状を有している。図１１ではこの断面形状は台形であるが、該凸の形状は円形、楕円形、多角形等任意の閉図形の一部である。第２表面１２は該点線の囲み１３で示される部分で第１半導体薄膜をすべて囲んだ構造でもよい。図１１の実施様態の場合は、「}１４」で示されている台形の底面は第２表面が第１半導体薄膜を囲んでいないので「一部を囲む」と記述しているが、該点線の囲み部分１３で第１半導体薄膜１０を第１絶縁膜１１０、第１導電性領域１００と離間させ、第２表面で第１半導体薄膜のすべてを囲む構造とすることも出来る。
上記断面の外周を第２導電膜１３０で囲む割合が大きいほど第１導電性領域の電位の影響を受けることなく、１３部分の電流電圧特性はより第２導電膜の電位で制御されるようになり、半導体デバイスの設計が単純化される。すなわち、前記第２領域と第３領域間の前記第１半導体薄膜に組み込んだトランジスタ要素の設計と該トランジスタ要素の電流電圧特性を引き出す部分---該トランジスタ要素部分から第２領域、第３領域まで---の電流電圧特性とを独立して最適設計が可能となる。
前記第１導電性領域への電位を支持基板から独立して与えるために前記第１導電性領域を絶縁性支持基板２００上に設けた第６実施形態を図１２に示す。図では該絶縁性支持基板２００は導電性支持基板２２０上に絶縁膜２１０を設けて構成されている。
同様に前記第１導電性領域への電位を支持基板から独立して与えるために前記第１導電性領域を半導体基板２３０表面領域にｐｎ接合１０３を形成して電気的に分離して設けた第７実施形態を図１３に示す。この場合、前記第１導電性領域は該半導体基板２３０とは逆導電形の半導体であり、与えられる電位は接合１０３が逆バイアスされる極性の電位のみ可能である。
本発明の技術により、ＬＳＩの多層配線の上に低温でメモリブロックなど機能ブロックが搭載できるので、信号処理にフレキシビリティを与えることが出来、電子機器の高機能化が促進される。
また、本発明の低温技術により、ガラス基板、有機フレキシブル基板上のディスプレイ回路またはセンサ回路に制御、メモリ機能を搭載することが出来る。
１ 第１方向を表す矢印
２←→２ 上記第１方向と直交する方向で、第１半導体薄膜を切断する線
１０ 第１半導体薄膜
１１ 第１半導体薄膜の第１表面
１２ 第１半導体薄膜の第２表面
１３ 第１半導体薄膜の閉図形の一部の断面を有する部分
１５ パッシベーション膜
２０ 第２領域
２１ 第２領域の一部
２２ 第２領域の一部
３０ 第３領域
３１ 第３領域の一部
３２ 第３領域の一部
１００ 第１導電性領域
１０１ 第１導電性領域の第１表面
１０２ 第１導電性領域の第２表面
１０３ 第１導電性領域と半導体基板の接合
１１０ 第１絶縁膜
１２０ 第２絶縁膜
１２０ 第２多層膜
１２１ 第２多層膜の第１層
１２２ 第２多層膜の第２層
１２３ 第２多層膜の第３層
１３０ 第２導電膜
２００ 絶縁性支持基板
２０１ 導電性基板の第１表面
２１０ 第３絶縁膜
２２０ 導電性支持基板
２３０ 半導体基板

Claims (9)

  1. 第１導電性領域と、該第１導電性領域に接して設けられた第１絶縁膜と、第１表面と第２表面を有し所定の膜厚を有する第１半導体薄膜と、該第１半導体薄膜と異種材料の第２領域と、該第１半導体薄膜と異種材料の第３領域と、該第１半導体薄膜は該第１表面で該第１絶縁膜と接して設けられ、該第２領域と該第３領域は互いに離間して該第２表面で該第１半導体薄膜と接して設けられ、該第２表面と該第２領域が接する部分でまたは該第２表面と該第３領域が接する部分で該第２表面は該第１表面と対向し且つ該第１導電性領域は該第１表面と対向し、該第１表面と該第２表面間に亘って該第１半導体薄膜に形成された空間電荷層から少なくとも構成され、該第２領域と該第３領域間に電圧を印加すると該第１導電性領域の電位により該第２領域と該第３領域間の電流が変化することを特徴とする半導体デバイス。
    ただし前記所定の膜厚は、
    ε 0 ：真空の誘電率
    κ ：第１半導体薄膜の比誘電率
    φ f ：第１半導体薄膜のエネルギギャップの中央から測定したフェルミレべル
    ｑ ：電子電荷
    Ｎ ：第１半導体薄膜の(価電子制御)不純物濃度、
    として、次の数式を満たすものとする。
    Figure 0006120340
  2. 請求項１記載の半導体デバイスにおいて、前記第２領域と前記第３領域間の前記第１半導体薄膜の前記第２表面に設けられた第２絶縁膜と、該第２絶縁膜に接して、かつ前記第２領域、前記第３領域と離間して設けられた第２導電膜とから、更に構成され、前記第１導電性領域の電位が一定の場合でも、前記第２導電膜の電位が変化すると前記第２領域と第３領域間の電流が変化することを特徴とする請求項１記載の半導体デバイス。
  3. 前記第２表面と前記第２絶縁膜と前記第２導電膜は前記第１半導体薄膜の延在する第１方向を軸として前記第１半導体薄膜を前記第２領域と前記第３領域間で少なくとも一部囲む形状を有し、その部分での前記第１半導体薄膜の前記第１方向と直交する断面の外周は外に凸の形状を有することを特徴とする請求項２記載の半導体デバイス。
  4. 前記断面外周のうち前記第２絶縁膜に覆われない部分の幅が前記第１半導体薄膜の厚さの２倍以下であることを特徴とする請求項３記載の半導体デバイス。
  5. 前記第２絶縁膜を第２多層膜としたことを特徴とする請求項２記載の半導体デバイス。
  6. 前記第１導電性領域は半導体基板であることを特徴とする請求項１記載の半導体デバイス。
  7. 更に支持基板が設けられ、前記第１導電性領域は該支持基板上に電気的に分離されて設けられていることを特徴とする請求項１記載の半導体デバイス。
  8. 前記第２領域および前記第３領域はアルミニウム薄膜であることを特徴とする請求項１記載の半導体デバイス。
  9. 前記第２領域および前記第３領域は金属と水素化アモルファスシリコンの２層膜で、該水素化アモルファスシリコンが第１半導体薄膜に接し該２層膜で整流性接合を形成していることを特徴とする請求項１記載の半導体デバイス。
JP2015513616A 2013-04-24 2014-03-18 異種材料接合を有する半導体デバイス Active JP6120340B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013091373 2013-04-24
JP2013091373 2013-04-24
PCT/JP2014/057314 WO2014174937A1 (ja) 2013-04-24 2014-03-18 異種材料接合を有する半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2014174937A1 JPWO2014174937A1 (ja) 2017-02-23
JP6120340B2 true JP6120340B2 (ja) 2017-04-26

Family

ID=51791522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513616A Active JP6120340B2 (ja) 2013-04-24 2014-03-18 異種材料接合を有する半導体デバイス

Country Status (2)

Country Link
JP (1) JP6120340B2 (ja)
WO (1) WO2014174937A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786657B1 (en) * 2016-04-04 2017-10-10 Globalfoundries Inc. Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof
CN106298961B (zh) * 2016-11-11 2019-09-13 河南大学 薄膜晶体管及其制备方法
US10319827B2 (en) * 2017-07-12 2019-06-11 Globalfoundries Inc. High voltage transistor using buried insulating layer as gate dielectric

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
JPH1187718A (ja) * 1997-09-05 1999-03-30 Denso Corp 半導体装置
JP4704629B2 (ja) * 2001-09-07 2011-06-15 株式会社リコー 薄膜トランジスタ及びその製造方法
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
US7439594B2 (en) * 2006-03-16 2008-10-21 Micron Technology, Inc. Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
JP4921837B2 (ja) * 2006-04-14 2012-04-25 株式会社東芝 半導体装置の製造方法
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
CN102668028B (zh) * 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
JP5740643B2 (ja) * 2010-09-22 2015-06-24 国立研究開発法人産業技術総合研究所 電界効果トランジスタ
JP5674747B2 (ja) * 2012-11-12 2015-02-25 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JPWO2014174937A1 (ja) 2017-02-23
WO2014174937A1 (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
KR101830782B1 (ko) 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
KR101920724B1 (ko) 그래핀을 포함하는 전자 소자
JP5536328B2 (ja) トランジスタ及びその製造方法
US20200119013A1 (en) Complimentary Metal-Oxide-Semiconductor (CMOS) with Low Contact Resistivity and Method of Forming Same
US20150287802A1 (en) Tunnel mosfet with ferroelectric gate stack
US20160064550A1 (en) Insulated gate type switching device
KR102618541B1 (ko) 이차원 물질층을 포함하는 전자 소자
US10971621B2 (en) Semiconductor device
KR20120112647A (ko) 전계 효과 트랜지스터 및 반도체 장치
KR102525247B1 (ko) 전기적 접속 구조, 반도체 장치 및 전자 기기
JP2016072498A (ja) 半導体装置
US20140176186A1 (en) Graphene multiple-valued logic device, operation method thereof, and fabrication method thereof
JP6120340B2 (ja) 異種材料接合を有する半導体デバイス
US9240455B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2011502364A (ja) 高性能ヘテロ構造ｆｅｔデバイス及び方法
KR102311676B1 (ko) 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
JPWO2019107411A1 (ja) トンネル電界効果トランジスタおよび電子デバイス
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
KR101069331B1 (ko) 반도체 소자 평가 방법
KR102634054B1 (ko) 일렉트라이드 전극을 포함하는 트랜지스터
JP6782213B2 (ja) 半導体装置
JP2013122953A (ja) 半導体装置
CN111602254B (zh) 可变电容器
TWI451576B (zh) 半導體結構及其製造方法
KR20230030347A (ko) 2차원 물질을 포함하는 전자 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170322

R150 Certificate of patent or registration of utility model

Ref document number: 6120340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250