KR940006343A - 소진폭 동작용 입/출력 인터페이스를 갖는 반도체 집적회로 - Google Patents

소진폭 동작용 입/출력 인터페이스를 갖는 반도체 집적회로 Download PDF

Info

Publication number
KR940006343A
KR940006343A KR1019930010919A KR930010919A KR940006343A KR 940006343 A KR940006343 A KR 940006343A KR 1019930010919 A KR1019930010919 A KR 1019930010919A KR 930010919 A KR930010919 A KR 930010919A KR 940006343 A KR940006343 A KR 940006343A
Authority
KR
South Korea
Prior art keywords
transistor
signal
power supply
output
circuit
Prior art date
Application number
KR1019930010919A
Other languages
English (en)
Other versions
KR970000250B1 (ko
Inventor
마꼬또 고까
마사오 다구찌
사또시 에또
요시히로 다께마에
히로시 요시오까
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15498692A external-priority patent/JP3171927B2/ja
Priority claimed from JP4178436A external-priority patent/JP2894897B2/ja
Priority claimed from JP4210383A external-priority patent/JP2821065B2/ja
Priority claimed from JP5007083A external-priority patent/JP2813103B2/ja
Priority claimed from JP05112793A external-priority patent/JP3142416B2/ja
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR940006343A publication Critical patent/KR940006343A/ko
Application granted granted Critical
Publication of KR970000250B1 publication Critical patent/KR970000250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Abstract

반도체 집적회로는 입력신호를 수취하기 위한 신호증폭회로로의 전원전압의 공급을 제어하기 위한 스위치부와, 입력신호의 진폭 도는 주파수에 따라 스위치부를 선택적으로 ON/OFF하는 제어부를 포함한다. 이와 같은 구성에 의해, 소진폭 동작에 적합한 입/출력 인터페이스에 채용될 수 있는 입력호로 도는 출력회로를 제공할 수 있다.

Description

소진폭 동작용 입/출력 인터페이스를 갖는 반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 제1태양에 의한 원리 및 구성도,
제6도는 본 발명의 제1태양에 의한 동작도,
제7도는 본 발명의 제2태양의 실시예의 원리 및 구성도,
제8도는 본 발명의 제2태양의 실시예의 입력 회로의 구성도,
제13도는 본 발명이 제2태양의 실시예의 입력 회로를 포함하는 입/출력회로의 구성도,
제14도는 제13도의 입/출력 회로의 동작 파형도,
제15도는 제13도의 입/출력회로에 포함된 입력회로의 동작 파형도,
제20도는 본 발명의 제1태양의 제1실시예의 구성도,
제21도는 본 발명의 제1태양의 제1실시예의 타임챠트.

Claims (33)

  1. 입력신호를 수신하는 신호증폭회로에 전원전압의 공급을 제어하는 스위칭수단과, 상기 입력신호의 진폭 도는 주파수에 따라 상기 스위치 수단을 선택적으로 ON/OFF시키는 제어수단을 포함하는 것이 특징인 반도체 집적호로.
  2. 제1항에 있어서, 상기 스위치 수단은 트랜지스터이고, 상기 입력신호는 외부 신호버스라인의 임피던스 정합 부하저항치 보다 높은 값을 갖는 저항성분을 통해 상기 트랜지스터의 게이트에 입력되는 것이 특징인 반도체 집적회로.
  3. 제어전극들중 하나에 제1주파수 또는 사이 제1주파수보다 낮은 제2주파수에서 변동하는 입력신호를 입력하고 또한 상기 제어전극중 다른것에 상기 입력신호의 논리 진폭의 중간치에 상응하는 기준전압을 입력하는 한쌍의 차동 트래지스터와, 상기차동 트랜지스터쌍과 저전위 측전원간에 배치된 저전위측 트랜지스터와, 상기 차동 트랜지스터와 능도부하간에 또는 상기 능동부하와 고전위측전원가에 배치되는 고전위 트랜지스터와, 상기 입력신호 주파수가 상기 제1주파수 부근에 있을때 상기 입력신호의 논리상태와 무관하게 상기 저전위측 트랜지스터와 상기 고전위측 트랜지스터를 둘다 cN시키는 제어 전압을 발생하는 제1제어전압발생수단고, 상기 입력신호으 주파수가 상기 제2주파수 부근에 있을때 상기 이벼력신호의 논리상태에 따라 상기 저전위측 트랜지스터와 상기 고정 위측 트랜지스터를 둘다 ON시키는 제어 전압을 발생하는 제2제어전압 발생수단을 포함하는 것이 특징인 반도체 집적회로.
  4. 기준전압을 참조하여 입력전압의 고 및 저레벨을 검출하는 비교회로와, 제1및 제2전원들과 상기 비교회로간에 배치된 상기 비교회로로의 전원전류를 제어하는 제1및 제2트랜지스터들을 포함하는 입력회로를 포함하며, 상기 비교호로에 입력된 입력신호는 또한 상기 제1및 제2트랜지스터들에거 입력되는 것을 특징인 반도체 집적회로.
  5. 제어전극들중 하나에 제1논리진폭 또는 상기 제1논리진폭보다 높은 제2논리진폭을 갖는 입력신호를 입력하고 또한 상기 제어전극중 다른것에 상기 입력신호의 논리진폭의 중간치에 상응하는 기준전압을 입력하는 한쌍의 차동 트랜지스터와, 상기 차동 트랜지스터쌍과 저전위 측전원간에 배치된 저전위측 트랜지스터와, 상기 차동 트랜지스터와 능동부하간에 또는 상기 능동부하와 고전위측 전원간에 배치되는 고전위 트랜지스터를 포함하며, 상기 입력신호는 상기 저전위측 트랜지스터와 상기 고전위측 트랜지서터 각각의 제어전극에 입력되는 것이특징인 반도체 집적회로.
  6. 입력신호를 전송하는 전송라인과, 상기 입력신호의 논리진폭의 중간치에 대응하는 전압을 발생하는 전압원과, 소정의 스위칭수단을 통해 상기 전송라인과 전압원가네 배치된 단자저항과, 상기 입력신호의 주파스가 상기 제1주파수에 대응할때 상기 스위칭수단을 ON하고 또한 상기 입력신호의 주파수가 상기 제2주파수와 대응할때 상기 스위칭수단을 OFF하는 ON/OFF제어수단을 포함하는 것이 특징인 반도체 집적회로.
  7. 고전위측 전원(Vcc)과 저전위측 전원(Vss)간에 직렬로 접속된 제1PMOS 트랜지스터(230a) 및 제1NMOS트랜지스터(230b)와, 고전위측 전원(Vcc)과 저전위측 전원 (Vss)간에 직렬로 접속된 제2PMOS 트랜지스터(231a) 및 제2NMOS트랜지스터(231b)와 칩내부회로(232)로부터의 신호논리에 따라 상기 4트랜지스터들(230a, 230b, 231a, 231b)을 선택적으로 ON/OFF하는 ON/OFF제어 수단을 포함하며, 상기 제1PMOS트랜지스터(230a)와 상기 제1NMOS트랜지스터(230b)간의 접속점 (P200)과 상기 제2PMOS트랜지스터(231a)와 상기 제2NMOS트랜지스터 (231b)간의 접속점(P201)은 첩외부의 신호라인 (234)에 접속되며, 상기 신호라닌 (234)은 상기 트랜지스터들(230a, 230b, 231a, 231b)의 선택적인 ON/OFF동작에 의해 상기 고전원측 전원(Vcc)과 저전위측 전원(Vss)에 접속되는 반도체 집적회로에 있어서, 모드지정신호(COMS)가 상기 신호라인(234)과 소정의 정전압(VTT)간에 단자저항(235)을 사용하여 접속하는 제1전송모드를 나타날때, 상기 제1PNOS트랜지스터(230a) 또는 상기 NMOS트랜지스터(230b)가 상기 신호라인(234)을 구동시키도록 제어하는 모드제어수단(236)과, 상기 제1전송모드동안 상기 신호라인(234)상의 신호진폭과 상기 단자저항(35)의 값에 다라 설정되는 상기 제1PMOS트랜지스터(230a)및 상기 제1NMOS트랜지스터(230b)의 ON 저항성분과, 상기 제2전송모드동안 상기 신호라인(234)상의 신호진폭에 따라 설정되는 상기 제2PMOS트랜지스터(231a) 및 상기 제2NMOS트랜지스터(231b)의 ON저항성분을 포함하는 것이 특징인 반도체 집적회로.
  8. 제7항에 있어서, 상기 모드제어수단(236)은 상기 모드지정신호(CMOS)가 상기 제2전송모드를 지정할때, 상기 제1PMOS트랜지스터(230a)및 상기 제2NMOS트랜지스터(231b)에 의해, 또는 상기 제2PMOS트랜지스터(230a)및 상기 제2NMOS트랜지스터(213b)에 의해 상기 신호라인(234)을 구동시키도록 제어하는 것이 특징인 반도체 집적회로.
  9. 제7항에 있어서, 소정의 정전압(CTT또는 VGTL)을 갖는 칩의 기준전압단자(607)의 전위를 비교하여 그 비교 결과에 상응하는 논리상태로 상기 모드정지신호를 발생하는 비교회로(601 또는 602)와, 상기 비교회로의 전원전류를 커트오프하도록 채용된 스위치수단(602 또는 602)와, 상기 비교회로의 전원류를 커트오프하도록 채용된 스위치수단(603 또는 604)을 더 포함하여, 상기 칩의 상기 기준전압 단자의 전우가 소정의 고정위에 있거나 또는 개방상태하에 있을때 OFF되는 것이 특징인 반도체 집적회로.
  10. 제7항에 있어서, 상기 칩의 상기 기준 단자의 전위는 상기 모드지정신호가 상기 제1전송모드를 지정할때 입력 버퍼회로이 기준전압으로서 사용되고, 소정의 정전압이 상기 모드정지신호가 상기 제2전송모드를 지정할때, 상기 입력버퍼회로의 기준전압으로서 사용되는 것이 특징인 반도체 집적회로.
  11. 제7항에 있어서, 제3NMOS트랜지스터는 상기 제1NMOS트랜지스터와 병렬로 접속되며 또한 상기 모드지정 신호가 상기 제1전송모드를 지정할때와 더우기 상기 제1NMOS트랜지스터가 ON될때, 상기 제3NMOS트랜지스터가 동시에 ON되는 것이 특징인 반도체 집적회로.
  12. 극소진폭을 갖는 입력신호와 상기 입력신호의 중간진폭치에 대응하는 기준전위 간의 차에 대응하는 신호를 출력하는 차동트랜지스터들을 포함하여, 상기 차동 트랜지스터들의 임계치들은 상호 다른 것이 특징인 반도체 집적회로.
  13. 제12항에 있어서, 상기 입력신호의 최대 진폭의 범위내의 전위로서 상기 입력 신호의 상기 중간진폭치와 상이한 전위를 발생하는 전위발생수단을 더 포함하며, 상기 전위발생수단에 의해 발생된 전위는 상기 기준전위대신 사용되는 것이 특징인 반도체 집적회로.
  14. 제12항에 있어서, 상기 입력신호의 최대진폭의 범위내의 2전위들을 발생하고 또한 그들간에 상기 입력신호의 중간 진폭치를 삽입하는 전위발생수단과, 상기 전위발생수단에 의해 발생된 제1전위의 사용에 의해 상기 입력신호를 차동으로 증폭하는 제1차동증폭부와, 상기 전위발생수단에 의해 발생된 제2전위의 사용에 의해 상기 입력 신호를 차동으로 증폭하는 제2자동증폭부와, 상기 제1및 제2차동증폭부의 출력들은 선택하는 선택수단을 더 포함하는 것이 특징인 반도체 집적회로.
  15. 제12항에 있어서, 상기 차동 트랜지스터들의 부하로서 트랜지스터가 사용되고, 상기 부하 트랜지스터의 도통이 상기 차동 트랜지스터들을 포함하는 입력회로의 출력에 의해 제어되는 것이 특징인 반도체 집적회로.
  16. 제15항에 있어서, 상기 부하트랜지스터의 도전율은 상기 입력회로의 출력의 상승 및 하강 타이밍으로부터 소정시간동안 감소되는 것이 특징인 반도체 집적회로.
  17. 고전위측전원(Vcc)과 저전위측전원(Vss)간에 직렬로 접속된 PMOS트랜지스터(55 또는 57) 및 NMOS트랜지스터(56 또는 58)와, 상기 두 트랜지스터들간의 접속점으로 부터 취출된 출력단자(61)와, 출력될 신호의 논리에 따라 상기 PMOS트랜지스터와 상기 NMOS트랜지스터를 푸슈풀 작동시키는 제1수단(41,42,43,45,45,47,53,54)과, 소정의 레벨지정신호(GTL)에 응답하여 상기 PMOS트랜지스터를 커트오프하는 제2수단(46,47)을 포함하는 것이 특징인 반도체 집적회로.
  18. 제17항에 있어서, 상기 고전위측 전원과 저전위측 전원간에 직렬로 접속된 제1PMOS트랜지스터(55 또는 57) 및 제1NMOS트랜지스터(56 또는 58)과 고전위측 전원과 상기 저전위측 전원간에 직렬로 접속된 제2PMOS트랜지스터(57 또는 55) 및 제2NMOS트랜지스터(58 또는 56)과 상기 제1PMOS트랜지스터와 상기 제1NMOS트랜지스터간의 접속점과 상기 제2PMOS트랜지스터와 상기 제2NMOS트랜지스터간의 접속점으로부터 취출된 출력단자(61)와, 상기 접속점들 도는 상기 출력단자이 논리상태의 판정을 검출하는 제3수단(52)과, 출력될 상기 신호의 논리변동에 응답하여 상기 제1및 제2PNOS트랜지스터들 둘다또는 상기 제1및 제2NMOS트랜지스터들 둘다를 ON시키는 제1A수단(41,42,43,45,46,47,53,54)과, 상기 제3수단으로부터 출력논리의 판정신호에 응답하여 상기 제1및 제2PNOS트랜지스터들중 하나 또는 상기 제1및 제2NMOS트랜지스터들중 하나를 OFF시키는 제1B수단(47;53)을 포함하는 것이 특징인 반도체 집적회로.
  19. 제18항에 있어서 출력된 상기 신호의 논리가 L논리일때, 더우기 소정의 레벨지정신호가 활선일때 상기 제1및 제2NMOS트랜지스터들 둘다를 ON하고 또한 출력된 상기 신호의 놀리가 H논리일때, 더우기 소정의 레벨지정신호가 활성릴대 상기 제1및 제2NMOS트랜지스터들중 하나를 뒤늦게 OFF시키는 출력회로를 더 포함하며, 상기 출력회로는 상기 제3수단으로부터의 출력논리의 판정신호에 응답하여 상기 제1PMOS트랜지스터와 상기 제2PMOS트랜지스터의 다른것을 커트오프하는 제4수단(41,42,43,45,46,47,53,54)을 포함하는 것이 특징인 반도체 집적회로.
  20. 제18항에 있어서, 상기 제3수단으로부터의 출력논리의 판정신호에 응답하지 않는 상기 제1및 제2PMOS트랜지스터들중 상기 트랜지스터의 ON저항성분을 상기 판정신호에 응답하는 상기 트랜지스터의 ON 저항성분보다 높아지도록 설정하기 위한 출력회로를 더 포함하는 것이 특징인 반도체 집적회로.
  21. 제18항에 있어서, 상기 제3수단으로부터의 출력논리의 판정신호에 응답하지 않는 상기 제1및 제2PMOS트랜지스터들중 상기 트랜지스터의 ON시간을 상기 트랜지스터의 ON시간보다 길도록 제어하는 제5수단(59,60)을 포함하는 출력회로를 더 포함하는 것이 특징인 반도체 집적회로.
  22. 소정의 기준전위(VREF)와 입력신호(VIN)의 전위를 비교하여 상기 입력신호(VIN)의 논리를 판정하는 차동게이트(10)와, 칩과 상기 칩내부의 기준전위 발생수단(12)에 의해 발생된 제2기준전위(VREF2)외부로부터 주어진 제1기준전위(VREF1)를 선택하도록 상기 선택수단(13)에 주어지지 않을때 상기 제2기준전위(VREF2)를 선택하도록 상기 선택수단(13)에 명령수단(14)을 포함하는 것이특징인 반도체 집적회로.
  23. 제22항에 있어서, 상기 칩내부의 상기 기준전위 발생수단이 저항형 전위 분할 회로에 의해 상기 기준전위를 생성하고 또한 상기 기준형 전위분하로히로에 직렬로 삽입된 스위치소자는 상기 명령수단의 출력에 따라 ON 또는 OFF되는 것이 특징인 반도체 집적회로.
  24. 제22항에 있어서, 상기 선택수단은 상기 차동게이트에 근접 배치되는 것이 특징인 반도체 집적회로.
  25. 입력신호(VIN)의 논리를 상기 입력 신호와 소정의 입력임계치(VINV)를 비교하여 판정하는 논리게이트(83)와, 상기 입력신호(VIN)의 논리를 상기 입력신호와 칩 외부에서 주어진 기준전위(VREF1)를 비교하여 판정하는 차동게이트(84)와, 상기 논리케이트의 출력과 상기 차동 게이트의 출력중 하나를 선택하는 선택수단(85)과, 상기 기준전위(VREF1)가 주어질 때 상기 차동게이트(84)의 출력을 선택하도록 상기 선택수단(85)에 명령하는 명령수단(86)을 포함하는 것이 특징인 반도체 집적회로.
  26. 소정이 기준전압(VTT)에 대해 H레벨을 판정하기 위해 제1출력전압(VOH)을 또한 L레벨을 판정하기 위한 제2출력전압(VOL)을 제공하는 출력회로와, 무부하상태에서 상기 제1및 제2출력 전압을 전원들(VCC,VSS;VCC2,VSS2)에 상응하는 전압의 절대치들보다 낮은 절대치들을 갖는 전압레벨을 제각기 제어하는 수단을 포함하는 것이 특징인 반도체 집적회로.
  27. 제26항에 있어서 상기 출력회로는 외부전압(VCC, VSS)과 상기 소정의 기준 전압을 수취하여 상기 외부전원전압보다 작은 내부전원전압을 발생하는 전원회로(P1, P2;P3,P4)와, 상기 내부전원전압의 공급을 수취하여 상기 제1및 제2출력전압을 제공하는 구동회로를 포함하는 것이 특징인 반도체 집적회로.
  28. 제27항에 있어서, 상기 구동회로는 CMOS 구조를 갖고 상기 내부전원전압의 공급을 수취하여 동작하는 회로부(Q5, Q6;Q12∼Q15)와, 상기회로부의 출력에 응답하여 상기 제1출력전압을 제공하는 N채널 트랜지스터(Q7)와, 상기 회로부의 출력에 응답하여 상기 제2출력전압을 제공하는 P-채널 트랜지스터(Q8)을 포함하는 것이 특징인 반도체 집적회로.
  29. 제28항에 있어서, CMOS구조를 갖고 상기 회로부는 상기 내부전원전압의 공급시에 동작하는 한쌍의 CMOS트래지스터(Q5,Q6)를 포함하며, 상기 N채널 트랜지스터와 P채널 트랜지스터의 게이트전위는 CMOS구조를 갖는 상기 트랜지스터들의 출력에 의해 공통으로 제어되는 것이 특징인 반도체 집적회로.
  30. 제28항에 있어서, CMOS 구조를 갖고 상기 회로부는 직렬로 접속된 2쌍의 CMOS트랜지스터들(Q12∼Q15)를 포함하며, 상기 CMOS트랜지스터쌍들중 한쌍이 출력은 상기 N채널 트랜지스터의 게이트 전위를 제어하고, 상기 CMOS트랜지스터쌍중 다른쌍의 출력은 상기 P채널 트랜지스터의 게이트 전위를 제어하는 것이 특징인 반도체 집적회로.
  31. 제30항에 있어서 상기 CMOS트랜지스터들중 하나와 다른 것만의 접속에 상기 기준전압을 공급하는 전원회로(P5)를 더 포함하는 것이 특징인 반도체 집적회로.
  32. 제27항에 있어서, 상기 전원회로는 외부 전원전압과 상기 기준전압의 라인들간에 접속된 복수의 저항들(R5∼R7)과, 상기 저항들에 의해 분할된 복수의 전압레벨들을 교호로 선택하는 스위치수단(Q20∼Q22)과, 외부에서 주어진 제어데이타에 따라 상기 스위치수단을 ON/OFF제어하는 회로(OLC)를 포함하며, 상기 내부전원전압의 전압레벨은 외부에서 주어진 상기 제어 데이타에 따라 가변될수 있는 것이 특징인 반도체 집적회로.
  33. 제26항에 있어서, 상기 소정의 기준전압(VTT)은 내부에서 발생되고 또한 상기 외부전원전압(VCC, VSS)의 중앙전위에 설정되는 것이 특징인 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010919A 1992-06-15 1993-06-15 소진폭 동작용 입/출력 인터페이스를 갖는 반도체 집적회로 KR970000250B1 (ko)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP15498692A JP3171927B2 (ja) 1992-06-15 1992-06-15 半導体集積回路
JP92-154986 1992-06-15
JP92-154990 1992-06-15
JP15499092 1992-06-15
JP92-178436 1992-07-06
JP4178436A JP2894897B2 (ja) 1992-07-06 1992-07-06 半導体集積回路
JP92-210383 1992-08-06
JP4210383A JP2821065B2 (ja) 1992-08-06 1992-08-06 半導体集積回路
JP92-211409 1992-08-07
JP21140992 1992-08-07
JP93-007083 1993-01-20
JP5007083A JP2813103B2 (ja) 1992-06-15 1993-01-20 半導体集積回路
JP05112793A JP3142416B2 (ja) 1993-05-14 1993-05-14 半導体集積回路
JP93-112793 1993-05-14

Publications (2)

Publication Number Publication Date
KR940006343A true KR940006343A (ko) 1994-03-23
KR970000250B1 KR970000250B1 (ko) 1997-01-08

Family

ID=27563391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010919A KR970000250B1 (ko) 1992-06-15 1993-06-15 소진폭 동작용 입/출력 인터페이스를 갖는 반도체 집적회로

Country Status (4)

Country Link
US (7) US5557221A (ko)
EP (4) EP0883247B1 (ko)
KR (1) KR970000250B1 (ko)
DE (4) DE69333821T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863021B1 (ko) * 2007-06-27 2008-10-13 주식회사 하이닉스반도체 입력 회로

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3550168B2 (ja) * 1993-09-22 2004-08-04 沖電気工業株式会社 半導体記憶装置
JP3157683B2 (ja) * 1994-08-30 2001-04-16 株式会社 沖マイクロデザイン 半導体集積回路の静止時電流測定法、半導体集積回路
KR0142967B1 (ko) * 1995-04-26 1998-08-17 김광호 반도체 메모리장치의 기판 전압 제어회로
KR100190763B1 (ko) * 1995-12-29 1999-06-01 김영환 차동 증폭기
JPH1020974A (ja) 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
US6274564B1 (en) 1996-09-18 2001-08-14 William J. Sarill Compositions of cobalamin and related corrinoids, and uses thereof
JP3487723B2 (ja) * 1996-09-19 2004-01-19 沖電気工業株式会社 インタフェース回路及び信号伝送方法
IT1286037B1 (it) * 1996-10-25 1998-07-07 Sgs Thomson Microelectronics Circuito per la abilitazione selettiva di una pluralita' di alternative circuitali di un circuito integrato
WO1998020613A1 (en) * 1996-11-04 1998-05-14 Xilinx, Inc. Fpga with a plurality of i/o voltage levels
JP4042069B2 (ja) * 1996-12-26 2008-02-06 聯華電子股▲分▼有限公司 積分入力型入力回路およびそのテスト方法
JP3076258B2 (ja) * 1997-01-30 2000-08-14 日本電気アイシーマイコンシステム株式会社 入力初段回路
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US5877632A (en) * 1997-04-11 1999-03-02 Xilinx, Inc. FPGA with a plurality of I/O voltage levels
TW381385B (en) 1997-08-20 2000-02-01 Advantest Corp Signal transmission circuit, CMOS semiconductor device and circuit board
US6120551A (en) 1997-09-29 2000-09-19 Xilinx, Inc. Hardwire logic device emulating an FPGA
US5991908A (en) * 1997-09-29 1999-11-23 Xilinx, Inc. Boundary scan chain with dedicated programmable routing
US6071314A (en) 1997-09-29 2000-06-06 Xilinx, Inc. Programmable I/O cell with dual boundary scan
US6040719A (en) * 1998-03-17 2000-03-21 Vanguard International Semiconductor Corporation Input receiver for limiting current during reliability screening
US6219819B1 (en) 1998-06-26 2001-04-17 Xilinx, Inc. Method for verifying timing in a hard-wired IC device modeled from an FPGA
US6433579B1 (en) 1998-07-02 2002-08-13 Altera Corporation Programmable logic integrated circuit devices with differential signaling capabilities
US6346827B1 (en) 1998-09-09 2002-02-12 Altera Corporation Programmable logic device input/output circuit configurable as reference voltage input circuit
SE9803960L (sv) * 1998-11-19 2000-05-20 Ericsson Telefon Ab L M Mobiltelefon
US6472903B1 (en) 1999-01-08 2002-10-29 Altera Corporation Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards
JP2000306382A (ja) 1999-02-17 2000-11-02 Hitachi Ltd 半導体集積回路装置
US6218863B1 (en) 1999-04-12 2001-04-17 Intel Corporation Dual mode input/output interface circuit
JP4582841B2 (ja) * 1999-10-28 2010-11-17 富士通セミコンダクター株式会社 半導体装置
US6912170B1 (en) 2000-03-14 2005-06-28 Micron Technology, Inc. Method and apparatus for permanent electrical removal of an integrated circuit output after packaging
DE10032236C2 (de) * 2000-07-03 2002-05-16 Infineon Technologies Ag Schaltungsanordnung zum Umschalten einer Receiverschaltung insbesondere in DRAM-Speichern
AU2001291119A1 (en) * 2000-09-21 2002-04-02 Microchip Technology Incorporated An apparatus for active high speed - low power analog voltage drive
ITRM20010298A1 (it) * 2001-05-31 2002-12-02 Micron Technology Inc Interfaccia di comando di utilizzatore con decodificatore programmabile.
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6541998B2 (en) * 2001-04-17 2003-04-01 Cypress Semiconductor Corp. Active termination circuit with an enable/disable
US6791396B2 (en) * 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US6985005B1 (en) * 2001-11-20 2006-01-10 Silicon Image Differential amplifiers using asymmetric transfer characteristics to suppress input noise in output logic signals
WO2003046824A2 (en) * 2001-11-21 2003-06-05 Marconi Intellectual Property (Us) Inc. Wireless communication device interconnectivity
US6747475B2 (en) * 2001-12-17 2004-06-08 Intel Corporation Method and apparatus for driving a signal using switchable on-die termination
US6781416B1 (en) * 2001-12-19 2004-08-24 Rambus Inc. Push-pull output driver
US7049857B2 (en) * 2002-01-17 2006-05-23 International Business Machines Corporation Asymmetric comparator for low power applications
US20030227320A1 (en) * 2002-06-05 2003-12-11 Intel Corporation Buffer, buffer operation and method of manufacture
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7038960B2 (en) * 2002-09-10 2006-05-02 Silicon Storage Technology, Inc. High speed and high precision sensing for digital multilevel non-volatile memory system
JP4110917B2 (ja) * 2002-10-21 2008-07-02 株式会社デンソー 電子制御装置
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6940302B1 (en) 2003-01-07 2005-09-06 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US6831480B1 (en) 2003-01-07 2004-12-14 Altera Corporation Programmable logic device multispeed I/O circuitry
US7307446B1 (en) 2003-01-07 2007-12-11 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US7126378B2 (en) 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US6831494B1 (en) * 2003-05-16 2004-12-14 Transmeta Corporation Voltage compensated integrated circuits
DE10339047B4 (de) * 2003-08-25 2006-10-26 Infineon Technologies Ag Treiber-Einrichtung, insbesondere für ein Halbleiter-Bauelement, sowie Verfahren zum Betreiben einer Treiber-Einrichtung
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7061301B2 (en) * 2003-12-19 2006-06-13 Power Integrations, Inc. Method and apparatus switching a semiconductor switch with a multi-state drive circuit
JP3828538B2 (ja) * 2003-12-25 2006-10-04 株式会社東芝 半導体集積回路装置および差動小振幅データ送信装置
JP2005234976A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 記憶装置
US7652930B2 (en) 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7046063B2 (en) * 2004-04-08 2006-05-16 International Business Machines Corporation Interface circuit for coupling between logic circuit domains
US7208972B2 (en) * 2004-05-13 2007-04-24 International Business Machines Corporation Circuit for generating a tracking reference voltage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
DE102004049194B3 (de) * 2004-10-08 2006-02-02 Infineon Technologies Ag Vorstufe für einen externen Treiber (OCD)
US7598779B1 (en) 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
US7570076B2 (en) * 2004-10-13 2009-08-04 Texas Instruments Incorporated Segmented programmable capacitor array for improved density and reduced leakage
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7306963B2 (en) * 2004-11-30 2007-12-11 Spire Corporation Precision synthesis of quantum dot nanostructures for fluorescent and optoelectronic devices
DE102005004425A1 (de) * 2005-01-31 2006-08-03 Infineon Technologies Ag Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7158431B2 (en) 2005-03-28 2007-01-02 Silicon Storage Technology, Inc. Single transistor sensing and double transistor sensing for flash memory
US8040171B2 (en) * 2005-05-23 2011-10-18 Texas Instruments Incorporated Accelerator output stage that adjusts drive duration to loading
US7365570B2 (en) 2005-05-25 2008-04-29 Micron Technology, Inc. Pseudo-differential output driver with high immunity to noise and jitter
KR100599696B1 (ko) * 2005-05-25 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7265587B1 (en) 2005-07-26 2007-09-04 Altera Corporation LVDS output buffer pre-emphasis methods and apparatus
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7913141B2 (en) * 2006-08-16 2011-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Power gating in integrated circuits for leakage reduction
DE102005058875B4 (de) * 2005-12-09 2016-02-25 Infineon Technologies Ag Anpassnetzwerk
US20070150765A1 (en) * 2005-12-26 2007-06-28 Takayuki Ochiai Information processing apparatus having electronic device whose operating speed is controlled, and method of controlling the operating speed of the electronic device
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
JP2007288992A (ja) * 2006-03-20 2007-11-01 Hitachi Ltd 半導体回路
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7391231B2 (en) * 2006-06-19 2008-06-24 International Business Machines Corporation Switch selectable terminator for differential and pseudo-differential signaling
JP2008042719A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd インターフェイス回路
JP4895778B2 (ja) * 2006-11-28 2012-03-14 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI325137B (en) * 2006-12-15 2010-05-21 Realtek Semiconductor Corp Output signal driving circuit and method thereof
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
JP2009010498A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体回路
WO2009013814A1 (ja) * 2007-07-24 2009-01-29 Fujitsu Limited 半導体装置
TWI337000B (en) * 2007-12-11 2011-02-01 Rdc Semiconductor Co Ltd Tri-state i/o port
US7733118B2 (en) 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
US8344760B2 (en) * 2008-07-17 2013-01-01 Ati Technologies Ulc Input/output buffer circuit
KR100945811B1 (ko) * 2008-08-08 2010-03-08 주식회사 하이닉스반도체 데이터 출력 회로
JP2012527178A (ja) 2009-05-11 2012-11-01 エスエス エスシー アイピー、エルエルシー エンハンスメントモード型およびデプレションモード型のワイドバンドギャップ半導体ｊｆｅｔのためのゲートドライバ
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise
US8766696B2 (en) * 2010-01-27 2014-07-01 Solaredge Technologies Ltd. Fast voltage level shifter circuit
KR101094946B1 (ko) * 2010-01-29 2011-12-15 주식회사 하이닉스반도체 반도체 집적 회로
JP5447227B2 (ja) * 2010-06-29 2014-03-19 セイコーエプソン株式会社 回路装置及びシステム
KR101976228B1 (ko) * 2011-09-22 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 검출 장치 및 광 검출 장치의 구동 방법
JP5880114B2 (ja) * 2012-02-17 2016-03-08 ソニー株式会社 集積回路および無線通信装置
US10340864B2 (en) 2012-05-04 2019-07-02 Infineon Technologies Ag Transmitter circuit and method for controlling operation thereof
US9231789B2 (en) * 2012-05-04 2016-01-05 Infineon Technologies Ag Transmitter circuit and method for operating thereof
KR101900722B1 (ko) * 2012-07-10 2018-09-20 삼성전자주식회사 파워 모스 트랜지스터의 게이트 구동회로
JP2016139921A (ja) 2015-01-27 2016-08-04 株式会社ソシオネクスト 出力回路及び集積回路
JP6766352B2 (ja) * 2015-12-15 2020-10-14 ブラザー工業株式会社 インタフェース回路
CN111066248A (zh) 2017-11-06 2020-04-24 索尼半导体解决方案公司 电压转换电路、固体摄像元件及电压转换电路的控制方法
US10530325B1 (en) 2018-08-30 2020-01-07 Advanced Micro Devices, Inc. Low loss T-coil configuration with frequency boost for an analog receiver front end
US10692545B2 (en) 2018-09-24 2020-06-23 Advanced Micro Devices, Inc. Low power VTT generation mechanism for receiver termination
US10749552B2 (en) 2018-09-24 2020-08-18 Advanced Micro Devices, Inc. Pseudo differential receiving mechanism for single-ended signaling
US10944368B2 (en) 2019-02-28 2021-03-09 Advanced Micro Devices, Inc. Offset correction for pseudo differential signaling
US11152944B2 (en) 2019-09-13 2021-10-19 Advanced Micro Devices, Inc. Termination calibration scheme using a current mirror
US11315653B2 (en) * 2020-09-30 2022-04-26 Nanya Technology Corporation Dynamic random access memory and method thereof

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103190A (en) * 1977-03-25 1978-07-25 Motorola, Inc. Complementary power saving comparator/inverter circuits
US4267517A (en) * 1977-12-07 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Operational amplifier
US4553098A (en) * 1978-04-05 1985-11-12 Hitachi, Ltd. Battery checker
IN152012B (ko) * 1979-03-13 1983-09-24 Int Computers Ltd
DE3071642D1 (en) * 1979-12-19 1986-07-24 Seiko Epson Corp A voltage regulator for a liquid crystal display
DE8007087U1 (de) * 1980-03-14 1982-01-28 Multivac Sepp Haggenmüller KG, 8941 Wolfertschwenden Formwerkzeug, insbesondere fuer eine verpackungsmaschine, mit einem formstempel
US4427903A (en) * 1980-06-24 1984-01-24 Nippon Electric Co., Ltd. Voltage current converter circuit
US5418536A (en) * 1981-12-21 1995-05-23 Westinghouse Electric Corporation Bandwidth and amplitude insensitive frequency discriminator
JPS5961046A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 集積回路装置
US4521697A (en) * 1982-12-27 1985-06-04 Motorola, Inc. PNP comparator circuit having beta current error cancellation
US4571547A (en) * 1983-06-27 1986-02-18 Clinical Data Inc. Adaptive signal detection system especially for physiological signals such as the R waves of ECG signals, which is desensitized to artifacts
US4542310A (en) * 1983-06-29 1985-09-17 International Business Machines Corporation CMOS bootstrapped pull up circuit
JPS6075119A (ja) * 1983-10-01 1985-04-27 Rohm Co Ltd 比較回路
JPS60176324A (ja) * 1984-02-22 1985-09-10 Pioneer Electronic Corp 波形整形回路
JPS6119227A (ja) * 1984-07-05 1986-01-28 Mitsubishi Electric Corp Ｍｏｓ入力回路装置
JPS61112424A (ja) * 1984-11-06 1986-05-30 Nec Corp 出力バツフア回路
JPS61121033A (ja) * 1984-11-19 1986-06-09 Ricoh Co Ltd 液晶カラ−表示装置
DE3513170A1 (de) * 1985-04-12 1986-10-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum ansteuern ein- und ausschaltbarer leistungshalbleiterbauelemente und vorrichtung zur durchfuehrung des verfahrens
JPS61274511A (ja) * 1985-05-30 1986-12-04 Nec Corp Ｃｍｏｓ型半導体集積回路装置
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
JPS62178015A (ja) * 1986-01-31 1987-08-05 Nippon Telegr & Teleph Corp <Ntt> デイジタル論理ｆｅｔ回路
JPS62208715A (ja) * 1986-03-10 1987-09-14 Fujitsu Ltd 半導体集積回路
JPS6318719A (ja) * 1986-07-10 1988-01-26 Nec Corp 入力バツフア回路
US4704549A (en) * 1986-10-24 1987-11-03 Ncr Corporation CMOS to ECL converter-buffer
JPS63114319A (ja) * 1986-10-30 1988-05-19 Nec Corp 出力回路
US4713827A (en) * 1986-11-10 1987-12-15 Ncr Corporation Terminator for a cmos transceiver device
US5272393A (en) * 1987-11-24 1993-12-21 Hitachi, Ltd. Voltage converter of semiconductor device
US4849659A (en) * 1987-12-15 1989-07-18 North American Philips Corporation, Signetics Division Emitter-coupled logic circuit with three-state capability
JPH01160213A (ja) * 1987-12-17 1989-06-23 Fujitsu Ltd Ｃｍｏｓ入力バッファ回路
JPH01191517A (ja) * 1988-01-27 1989-08-01 Nec Corp Ｃｍｏｓ出力バッファ回路
JP2573320B2 (ja) * 1988-07-11 1997-01-22 株式会社東芝 出力バッファ回路
JPH0282713A (ja) * 1988-09-19 1990-03-23 Fujitsu Ltd スイッチング補助回路
IT1227970B (it) * 1988-10-31 1991-05-20 Sgs Thomson Microelectronics Metodo per la riduzione della potenza assorbita da un circuito integrato di interfaccia, predisposto a riposo, incorporato in una centralina telefonica e collegato ad una linea telefonica d'utente, e dispositivo circuitale operante secondo tale metodo
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
JPH02147933A (ja) * 1988-11-30 1990-06-06 Ishikawajima Harima Heavy Ind Co Ltd 人工不規則水波発生装置
JPH02179118A (ja) * 1988-12-29 1990-07-12 Fujitsu Ltd 半導体集積回路
US4956691A (en) * 1989-03-24 1990-09-11 Delco Electronics Corporation NMOS driver circuit for CMOS circuitry
JPH037424A (ja) * 1989-06-05 1991-01-14 New Japan Radio Co Ltd トライステート回路
JPH03132112A (ja) * 1989-10-17 1991-06-05 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
JPH03195236A (ja) * 1989-12-25 1991-08-26 Fujitsu Ltd 平衡伝送送信回路
JPH03206711A (ja) * 1990-01-08 1991-09-10 Nec Corp 入力バッファ回路
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
JP2549743B2 (ja) * 1990-03-30 1996-10-30 株式会社東芝 出力回路
JPH043618A (ja) * 1990-04-20 1992-01-08 Nec Corp 入力バッファ回路
JPH0418810A (ja) * 1990-05-12 1992-01-23 Mitsubishi Electric Corp ３ステート出力バツフア回路
JPH0449714A (ja) * 1990-06-18 1992-02-19 Seiko Instr Inc Ｔｔｌ論理ｉｃ
US5352939A (en) * 1990-07-19 1994-10-04 Seiko Epson Corporation Master slice semiconductor integrated circuit with output drive current control
US5019728A (en) * 1990-09-10 1991-05-28 Ncr Corporation High speed CMOS backpanel transceiver
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
US5122690A (en) * 1990-10-16 1992-06-16 General Electric Company Interface circuits including driver circuits with switching noise reduction
JPH04156715A (ja) * 1990-10-19 1992-05-29 Mitsubishi Electric Corp 半導体装置の出力回路
JPH04223617A (ja) * 1990-12-25 1992-08-13 Ricoh Co Ltd 半導体集積回路装置のインターフェース
JPH04258020A (ja) * 1991-02-13 1992-09-14 Nec Corp 入力回路
JP2848500B2 (ja) * 1991-04-04 1999-01-20 三菱電機株式会社 インタフェースシステム
JP2566067B2 (ja) * 1991-04-26 1996-12-25 株式会社東芝 論理回路
US5216289A (en) * 1991-10-24 1993-06-01 Intel Corporation Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit
JP2761687B2 (ja) * 1991-12-19 1998-06-04 三菱電機株式会社 電圧レベル検出回路
US5408146A (en) * 1992-01-31 1995-04-18 Lsi Logic Corporation High performance backplane driver circuit
GB9203587D0 (en) * 1992-02-20 1992-04-08 Motorola Inc Bus format detector
US5287517A (en) * 1992-04-24 1994-02-15 Digital Equipment Corporation Self-compensating voltage level shifting circuit
US5214320A (en) * 1992-06-12 1993-05-25 Smos Systems, Inc. System and method for reducing ground bounce in integrated circuit output buffers
DE69316215T2 (de) * 1993-10-29 1998-04-16 St Microelectronics Srl Zum Arbeiten mit niedrigen und hohen Spannungen geeignete Eingangs-/Ausgangsstufe
US5528172A (en) * 1994-12-27 1996-06-18 Honeywell Inc. Adjustable voltage level shifter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863021B1 (ko) * 2007-06-27 2008-10-13 주식회사 하이닉스반도체 입력 회로
US7956650B2 (en) 2007-06-27 2011-06-07 Hynix Semiconductor Inc. Input circuit of semiconductor integrated circuit

Also Published As

Publication number Publication date
DE69330219D1 (de) 2001-06-21
DE69333821D1 (de) 2005-06-30
US6707325B2 (en) 2004-03-16
KR970000250B1 (ko) 1997-01-08
EP0883247A2 (en) 1998-12-09
DE69333821T2 (de) 2005-11-17
US6737893B2 (en) 2004-05-18
DE69334054D1 (de) 2006-09-21
EP0883248B1 (en) 2006-08-09
DE69330219T2 (de) 2001-08-30
EP0883248A2 (en) 1998-12-09
EP1345327A1 (en) 2003-09-17
EP0575124B1 (en) 2001-05-16
US5557221A (en) 1996-09-17
DE69334110T2 (de) 2007-05-10
US20030042944A1 (en) 2003-03-06
EP0575124A3 (en) 1996-07-24
US20030058007A1 (en) 2003-03-27
US20030058008A1 (en) 2003-03-27
US20030071663A1 (en) 2003-04-17
DE69334110D1 (de) 2007-03-22
EP0883247A3 (en) 1999-07-21
EP0883248A3 (en) 1999-07-14
EP0575124A2 (en) 1993-12-22
DE69334054T2 (de) 2006-12-07
US6034555A (en) 2000-03-07
US6492846B1 (en) 2002-12-10
US6720804B2 (en) 2004-04-13
US6744300B2 (en) 2004-06-01
EP1345327B1 (en) 2007-01-31
EP0883247B1 (en) 2005-05-25

Similar Documents

Publication Publication Date Title
KR940006343A (ko) 소진폭 동작용 입/출력 인터페이스를 갖는 반도체 집적회로
USRE34808E (en) TTL/CMOS compatible input buffer with Schmitt trigger
US6624672B2 (en) Output buffer with constant switching current
US7764123B2 (en) Rail to rail buffer amplifier
US5019729A (en) TTL to CMOS buffer circuit
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
EP0497319A1 (en) Semiconductor integrated circuit device having substrate potential detection circuit
KR930018850A (ko) 출력 버퍼장치
US6166570A (en) Output buffer circuit with switchable common mode output level
US4868421A (en) Bimos circuit that provides low power dissipation and high transient drive capability
US5218247A (en) CMIS circuit and its driver
KR970000291B1 (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
EP0511856A1 (en) Reference generator
KR880008336A (ko) 반도체 집적회로 장치
US6850100B2 (en) Output buffer circuit
US7250793B2 (en) Low voltage differential signaling driving apparatus
JP2002123501A (ja) 半導体集積回路
JP3561716B1 (ja) 定電圧回路
US6700424B2 (en) Multiple-channel optical transceiver input buffer with zero static current and symmetrical hysteresis
KR100344865B1 (ko) 센스증폭기
KR0151874B1 (ko) 출력버퍼회로
KR960002330B1 (ko) 프리차지 전압 발생회로
US4841172A (en) Bipolar-MOS logic circuit with high speed operation
US4996452A (en) ECL/TTL tristate buffer
JPH0677804A (ja) 出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 17

EXPY Expiration of term