JP2012527178A - エンハンスメントモード型およびデプレションモード型のワイドバンドギャップ半導体jfetのためのゲートドライバ - Google Patents
エンハンスメントモード型およびデプレションモード型のワイドバンドギャップ半導体jfetのためのゲートドライバ Download PDFInfo
- Publication number
- JP2012527178A JP2012527178A JP2012510941A JP2012510941A JP2012527178A JP 2012527178 A JP2012527178 A JP 2012527178A JP 2012510941 A JP2012510941 A JP 2012510941A JP 2012510941 A JP2012510941 A JP 2012510941A JP 2012527178 A JP2012527178 A JP 2012527178A
- Authority
- JP
- Japan
- Prior art keywords
- gate driver
- jfet
- turn
- driver circuit
- duration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
Abstract
【選択図】 なし
Description
制御パルス信号Vinを供給するための入力部(input);
各々、第1端子と第2端子を有しており、第2端子によってJFETのゲートに電気的に接続された、3つの抵抗器、R1、R2およびR3;
入力と抵抗器R2の第1端子との間で電気的に接続された第1ターンオン回路;
入力と抵抗器R1の第1端子との間で電気的に接続された第2ターンオン回路;
および、入力と抵抗器R3の第1端子との間で電気的に接続されたプルダウン回路。
制御パルス信号Vinを供給するための入力部;
第1ターンオン回路;
第2ターンオン回路;
および、プルダウン回路、ここで、第1ターンオン回路、第2ターンオン回路およびプルダウン回路は、入力とJFETのゲートとの間で並列に電気的に接続されることを特徴とする。
a.VO=PWM/ドライバICの正の出力電圧
b.VGS=所望のJFETゲート−ソース電圧
c.IGFWD=所望のゲート−ソース電圧でのゲート−ソースダイオード電流。IGFWDは、データシートの図Xから推定することができる。
その後、以下の式がRCLを計算するために使用される:
ワイドバンドギャップ接合形電界効果トランジスタ(JFET);および
DC接続2段ドライバ、ここで、該ドライバは、以下を含み:
第1のターンオン回路;
第2のターンオン回路;および
プルダウン回路;
ここで、該ドライバは、入力パルス幅変調(PWM)制御信号を受けて、ワイドバンドギャップJFETのゲートを駆動するための出力ドライバ信号を発生するように構成される。
デュアルドライバICは、エンハンスメントモード型(EM)SiC JFETを駆動するために使用された。このアプローチは図11Aに示される。この回路において、ドライバ(A)はダイナミックな荷電状態を制御し、一方、ドライバ(B)は定常のゲート状態を制御する。ドライバ(A)への入力のパルス幅は、≦200nsに制限され得る。ドライバ(A)の目的は、荷電されたデバイス入力容量のために高いピーク電流を送達することなので、そのパルス幅は、100nsを超えることでデバイスのターンオン時間を超過するべきでない。再び、ターンオン過渡状態中に供給された高いピーク電流は、内部に分配され、その結果、入力容量に電荷を運び、ゲートソースダイオードを単純に通って流れない。これは、正確に制限された時間の間、+3Vより大きなゲート電圧のオバーシュートを引き起こす。しかし、一旦、入力容量が完全に充電され、ドレイン電圧が完全に崩壊すると、ゲート電圧は上昇し続け、ドライバ(A)がオフされるまで、高電流をゲートソースダイオードに流れさせる。転移期間の終わりと、ドライバ(A)がオフである時間との間の時間差は、可能な限り最小限にされることが推奨される。ドライバ(A)が伝導期間の間アクティブにとどまる任意の持続時間については、過度の電力損失は、ゲートによって散逸され、この持続時間が100nsより長く続くならば、ゲートへ損傷を引き起こし得る。
a.ターンオフ中のゲート上の負の駆動電圧;
b.ゲートソース端に近接して接続された容量性クランプ;
c.スイッチング中のdV/dtの制限。
ワイドバンドギャップ接合形電界効果トランジスタ(JFET)およびDC接続2段ドライバを含む回路も提供される。ドライバは、上部のターンオンドライバ(U9)回路;下部のターンオンドライバ(U11)回路;および、入力から信号を受け取り、上部のターンオンドライバ(U9)に対して単純な「ターンオン」パルスを発生するためのロジックゲート(U12)を含む。上部および低部のドライバは、入力パルス幅変調(PWM)制御信号を受けて、ワイドバンドギャップJFETのゲートの駆動のための出力ドライバ信号VGを発生するように構成される。
[1]D. Bortis, P. Steiner, J. Biela, and J. W. Kolar, “Double‐Stage Gate Driver Circuit for Parallel Connected IGBT Modules,” Proc. of the 2008 IEEE International Power Modulator Conference (2008)
[2]G. Schmitt, R. Kennel, and J. Holtz, “ Voltage Gradient Limitation of IGBTs by Optimized Gate‐Current Profiles,” Power Electronics Specialists Conference, 2008. PESC 2008, pp. 3592 ‐ 3596 (June 15‐19, 2008)
[3]M. Abu‐Khaizaran, P. Palmer, and Y. Wang, “Parameters Influencing the Performance of an IGBT Gate Driver,” Power Electronics Specialists Conference, 2008, pp. 3457 ‐ 3462 (June 15‐19, 2008)
Claims (30)
- ゲート、ソースおよびドレインを有する接合形電界効果トランジスタ(JFET)を駆動するための2段ゲートドライバ回路であって、前記2段ゲートドライバ回路は、
制御パルス信号Vinを供給するための入力部;
各々、第1端子と第2端子を有しており、第2端子によってJFETのゲートに電気的に接続された、3つの抵抗器、R1、R2およびR3、
入力部と抵抗器R2の第1端子との間で電気的に接続された第1ターンオン回路、
入力部と抵抗器R1の第1端子との間で電気的に接続された第2ターンオン回路、および
入力部と抵抗器R3の第1端子との間で電気的に接続されたプルダウン回路、
を含むことを特徴とする2段ゲートドライバ回路。 - 前記制御パルス信号Vinは、パルス持続時間tonおよびパルスオフ持続時間toffを有するように配置され、パルス持続時間tonに、JFETはJFETが伝導状態にあり、一方、パルスオフ持続時間toffに、JFETはブロッキング状態であることを特徴とする請求項1に記載の2段ゲートドライバ回路。
- 前記第1ターンオン回路が、
ゲート、抵抗器R2の第1端子に電気的に接続されたソース、および正の電圧+V1を供給するための第1電流源に電気的に接続されたドレインを有するスイッチS1、および
入力部とスイッチS1のゲートとの間で電気的に接続されたパルス発生器、
を含むことを特徴とする請求項2に記載の2段ゲートドライバ回路。 - 前記第2ターンオン回路は、入力部に電気的に接続されたゲート、抵抗器R1の第1端子に電気的に接続されたソース、および正の電圧+V2を供給するための第2電流源に電気的に接続されたドレインを有するスイッチS2を含むことを特徴とする請求項3に記載の2段ゲートドライバ回路。
- 前記第1電流源および前記第2電流源が、単一の電流源または2つの異なる電流源に対応することを特徴とする請求項4に記載の2段ゲートドライバ回路。
- 前記プルダウン回路が、入力部に電気的に接続されたゲート、負の電圧−V3を供給するための第3電流源に電気的に接続されたソース、および抵抗器R3の第1端子に電気的に接続されたドレインを有するスイッチS3を含むことを特徴とする請求項4に記載の2段ゲートドライバ回路。
- 前記プルダウン回路が、さらに、入力部とスイッチS3との間に電気的に接続されたインバータを含むことを特徴とする請求項6に記載の2段ゲートドライバ回路。
- 前記制御パルス信号Vinが供給されると、パルス発生器が、すぐ反応して、パルス持続時間t1を有する、対応する制御パルス信号Vc2を発生させ、パルス持続時間t1の間スイッチS1をターンオンにし、
それぞれ、制御パルス信号Vinが、パルス持続時間tonの間スイッチS2をターンオンにし、パルス持続時間toffの間スイッチS2をターンオフにし、および
それぞれ、制御パルス信号Vinが、パルス持続時間tonの間スイッチS3をターンオフにし、パルス持続時間toffの間スイッチS3をターンオンにする、
ことを特徴とする請求項7に記載の2段ゲートドライバ回路。 - 発生された制御パルス信号Vc2が前記制御パルス信号と同期し、発生された制御パルス信号Vc2のパルス持続時間t1が、前記制御パルス信号Vinのパルス持続時間tonの15%に等しい、またはそれ未満であることを特徴とする請求項8に記載の2段ゲートドライバ回路。
- 発生された制御パルス信号Vc2のパルス持続時間t1が、手動で調整可能であることを特徴とする請求項9に記載の2段ゲートドライバ回路。
- 発生された制御パルス信号Vc2のパルス持続時間t1が、JFETからのフィードバック信号VFBに従って自動的に調整可能であることを特徴とする請求項9に記載の2段ゲートドライバ回路。
- ゲート、ソースおよびドレインを有する接合形電界効果トランジスタ(JFET)を駆動するための2段ゲートドライバ回路であって、前記2段ゲートドライバ回路は、
制御パルス信号Vinを供給するための入力部、
第1ターンオン回路、
第2ターンオン回路、および
プルダウン回路、
を有し、第1ターンオン回路、第2ターンオン回路およびプルダウン回路は、入力部とJFETのゲートとの間で並列に電気的に接続されることを特徴とする2段ゲートドライバ回路。 - 前記制御パルス信号Vinが、パルス持続時間tonおよびパルスオフ持続時間toffを有するように配置され、パルス持続時間tonに、JFETは伝導状態であり、一方、パルスオフ持続時間toffに、JFETはブロッキング状態であることを特徴とする請求項12に記載の2段ゲートドライバ回路。
- 前記第1ターンオン回路が、
ゲート、抵抗器R2を介してJFETに電気的に接続されたソース、および正の電圧+V1を供給するための第1電流源に電気的に接続されたドレインを有するスイッチS1、および
入力部とスイッチS1のゲートとの間で電気的に接続されたパルス発生器、
を含むことを特徴とする請求項13に記載の2段ゲートドライバ回路。 - 前記制御パルス信号Vinが供給されると、前記パルス発生器が、すぐ反応して前記制御パルス信号Vinと同期する、対応する制御パルス信号Vc2を発生させるように、前記パルス発生器が配置された請求項14に記載の2段ゲートドライバ回路。
- 発生された制御パルス信号Vc2が、前記制御パルス信号Vinのパルス持続時間tonの15%に等しい、またはそれ未満であることを特徴とする請求項15に記載の2段ゲートドライバ回路。
- 発生された制御パルス信号Vc2のパルス持続時間t1が、手動で調整可能であることを特徴とする請求項16に記載の2段ゲートドライバ回路。
- 発生された制御パルス信号Vc2のパルス持続時間t1が、JFETからのフィードバック信号VFBに従って自動的に調整可能であることを特徴とする請求項16に記載の2段ゲートドライバ回路。
- 前記第2ターンオン回路が、入力部に電気的に接続されたゲート、抵抗器R1を介してJFETに電気的に接続されたソース、および正の電圧+V2を供給するための第2電流源に電気的に接続されたドレインを有するスイッチS2を含むことを特徴とする請求項14に記載の2段ゲートドライバ回路。
- 前記プルダウン回路が、
ゲート、負の電圧−V3を供給するための第3電流源に電気的に接続されたソース、および抵抗器R3を介してJFETのゲートに電気的に接続されたドレインを有するスイッチS3、および
入力部とスイッチS3のゲートとの間で電気的に接続されたインバータ、
を含むことを特徴とする請求項19に記載の2段ゲートドライバ回路。 - 前記第1ターンオン回路が、第1電流源とJFETのゲートとの間で抵抗器R2を介して電気的に接続され、第1電流源が、正の電圧+V1を供給するために印加されることを特徴とする請求項13に記載の2段ゲートドライバ回路。
- 動作中、前記制御パルス信号Vinがパルス持続時間tonにある時、前記第1ターンオン回路が、前記制御パルス信号Vinのパルス持続時間tonの15%に等しい、またはそれ未満である持続時間t1の間ターンオンにあり、一方、前記制御パルス信号Vinがパルスオフ持続時間toffである時、前記第1ターンオン回路が、パルスオフ持続時間toffの間ターンオフにあることを特徴とする請求項21に記載の2段ゲートドライバ回路。
- 前記第2ターンオン回路は、第2電流源とJFETのゲートとの間で抵抗器R1を介して電気的に接続され、ここでR1>R1であり、および、前記第2電流源は正の電圧+V2を供給するために印加されることを特徴とする請求項22に記載の2段ゲートドライバ回路。
- 前記第1電流源および前記第2電流源が、単一の電流源または2つの異なる電流源に対応することを特徴とする請求項23に記載の2段ゲートドライバ回路。
- 動作中、前記制御パルス信号Vinがパルス持続時間tonにある時、前記第2ターンオン回路が、持続時間t1の間ターンオンにあり、一方、前記制御パルス信号Vinがパルスオフ持続時間toffである時、前記第2ターンオン回路が、パルスオフ持続時間toffの間ターンオフにあることを特徴とする請求項23に記載の2段ゲートドライバ回路。
- 前記プルダウン回路が、第3電流源とJFETのゲートとの間で抵抗器R3を介して電気的に接続され、前記第3電流源が、負の電圧−V3を供給するために印加されることを特徴とする請求項23に記載の2段ゲートドライバ回路。
- 前記プルダウン回路が、入力部と抵抗器R3との間で電気的に接続されたインバータを含むことを特徴とする請求項26に記載の2段ゲートドライバ回路。
- 前記制御パルス信号Vinがパルス持続時間tonにある時、前記プルダウン回路がパルス持続時間tonの間ターンオフにされ、前記制御パルス信号Vinがパルスオフ持続時間toffにある時、前記プルダウン回路がパルスオフ持続時間toffの間ターンオンにされることを特徴とする請求項27に記載の2段ゲートドライバ回路。
- 前記JFETが、ワイドバンドギャップJFETまたはSiC JFETであることを特徴とする請求項1に記載の2段ゲートドライバ回路。
- 前記JFETが、ワイドバンドギャップJFETまたはSiC JFETであることを特徴とする請求項12に記載の2段ゲートドライバ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17701409P | 2009-05-11 | 2009-05-11 | |
US61/177,014 | 2009-05-11 | ||
PCT/US2010/034399 WO2010132460A2 (en) | 2009-05-11 | 2010-05-11 | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor jfets |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012527178A true JP2012527178A (ja) | 2012-11-01 |
JP2012527178A5 JP2012527178A5 (ja) | 2013-06-20 |
Family
ID=43061987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012510941A Pending JP2012527178A (ja) | 2009-05-11 | 2010-05-11 | エンハンスメントモード型およびデプレションモード型のワイドバンドギャップ半導体jfetのためのゲートドライバ |
Country Status (9)
Country | Link |
---|---|
US (2) | US8203377B2 (ja) |
EP (1) | EP2430755A4 (ja) |
JP (1) | JP2012527178A (ja) |
KR (1) | KR20120030411A (ja) |
CN (1) | CN102422537B (ja) |
AU (1) | AU2010247781A1 (ja) |
CA (1) | CA2759210A1 (ja) |
NZ (1) | NZ596253A (ja) |
WO (1) | WO2010132460A2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012060514A (ja) * | 2010-09-10 | 2012-03-22 | Asahi Kasei Electronics Co Ltd | ゲート駆動回路及びゲート駆動方法 |
JP2014138315A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 波形整形回路、システム装置および波形整形方法 |
JP2014241671A (ja) * | 2013-06-11 | 2014-12-25 | ローム株式会社 | 電子回路 |
JP2015208111A (ja) * | 2014-04-21 | 2015-11-19 | ニチコン株式会社 | ゲート駆動回路 |
JP2017005298A (ja) * | 2015-06-04 | 2017-01-05 | 株式会社デンソー | ブートストラップ・プリドライバ |
JP2020068629A (ja) * | 2018-10-26 | 2020-04-30 | オムロン株式会社 | スイッチング素子の駆動回路及びスイッチング回路 |
WO2020241158A1 (ja) * | 2019-05-30 | 2020-12-03 | パナソニックIpマネジメント株式会社 | ドライバ回路、及びスイッチシステム |
WO2022009492A1 (ja) * | 2020-07-07 | 2022-01-13 | パナソニックIpマネジメント株式会社 | 制御システム及びデュアルゲート双方向スイッチの制御方法 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102480226B (zh) * | 2010-11-22 | 2015-04-08 | 中山市云创知识产权服务有限公司 | 降压式变换电路 |
JP2012199763A (ja) * | 2011-03-22 | 2012-10-18 | Sanken Electric Co Ltd | ゲートドライブ回路 |
JP5556726B2 (ja) * | 2011-04-04 | 2014-07-23 | サンケン電気株式会社 | スイッチング回路 |
JP5961944B2 (ja) * | 2011-08-18 | 2016-08-03 | サンケン電気株式会社 | ゲート駆動回路 |
JP5811800B2 (ja) * | 2011-11-18 | 2015-11-11 | 富士通株式会社 | 制御回路及び電子機器 |
JP5791193B2 (ja) * | 2012-01-31 | 2015-10-07 | トランスフォーム・ジャパン株式会社 | ショットキー型トランジスタの駆動方法及び駆動回路 |
FR2990312B1 (fr) * | 2012-05-03 | 2015-05-15 | Alstom Transport Sa | Un dispositif comportant un composant electronique avec une grande vitesse de commutation |
US8779807B2 (en) | 2012-08-27 | 2014-07-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method, system, and apparatus for efficiently driving a transistor with a booster in voltage supply |
DE102012112931A1 (de) * | 2012-09-12 | 2014-03-13 | Technische Universität Dresden | Verfahren zur Ansteuerung für MOSFET- oder MOS-gesteuerte Bauelemente und Anordnung zur Umsetzung des Verfahrens |
CN104871417B (zh) | 2012-12-21 | 2018-03-06 | 三菱电机株式会社 | 开关元件驱动电路、功率模块以及汽车 |
US9673692B2 (en) | 2013-03-15 | 2017-06-06 | Nxp Usa, Inc. | Application of normally closed power semiconductor devices |
KR101502153B1 (ko) * | 2013-04-30 | 2015-03-12 | 주식회사 맵스 | 능동 다이오드 드라이버 |
US9917575B2 (en) | 2013-07-08 | 2018-03-13 | Infineon Technologies Ag | Circuit comprising an accelerating element |
US9007103B2 (en) | 2013-08-01 | 2015-04-14 | Infineon Technologies Austria Ag | Switch circuit arrangements and method for powering a driver circuit |
JP6206001B2 (ja) * | 2013-08-30 | 2017-10-04 | サンケン電気株式会社 | Led駆動回路 |
JP6007168B2 (ja) * | 2013-11-25 | 2016-10-12 | 東芝三菱電機産業システム株式会社 | ゲート電圧の制御方法 |
CN104218943B (zh) * | 2014-09-05 | 2018-07-10 | 广东威创视讯科技股份有限公司 | 补偿装置及驱动装置 |
JP6882976B2 (ja) * | 2015-05-13 | 2021-06-02 | ヌヴォトンテクノロジージャパン株式会社 | スイッチング制御回路 |
US9893724B2 (en) * | 2015-07-31 | 2018-02-13 | Texas Instruments Incorporated | Isolated output switching circuit |
JP6350479B2 (ja) * | 2015-10-02 | 2018-07-04 | トヨタ自動車株式会社 | ゲート電圧制御装置 |
US10277220B2 (en) * | 2015-11-03 | 2019-04-30 | Analog Devices Global | Hot swap circuit management techniques for power line disturbances and faults |
WO2017081856A1 (ja) * | 2015-11-09 | 2017-05-18 | パナソニックIpマネジメント株式会社 | スイッチング回路 |
US9590609B1 (en) * | 2015-11-11 | 2017-03-07 | Delphi Technologies Inc. | Gate driver with short circuit protection |
JP6842837B2 (ja) * | 2016-03-30 | 2021-03-17 | ローム株式会社 | ゲート駆動回路 |
CN106026980A (zh) * | 2016-06-17 | 2016-10-12 | 江苏天瑞仪器股份有限公司 | 一种用于高压下拉脉冲发生装置的脉冲驱动电路 |
CN106571795A (zh) * | 2016-11-10 | 2017-04-19 | 南京航空航天大学 | 基于结温和电流反馈的SiC BJT比例驱动电路及其控制方法 |
US10069485B2 (en) | 2017-02-02 | 2018-09-04 | Ixys, Llc | High-speed MOSFET and IGBT gate driver |
JP2018157617A (ja) * | 2017-03-15 | 2018-10-04 | トヨタ自動車株式会社 | ゲート電位制御装置 |
CN107493095B (zh) * | 2017-08-09 | 2020-06-16 | 东南大学 | 硅基igbt和碳化硅肖特基二极管混合的栅驱动系统 |
US11115019B2 (en) * | 2018-03-09 | 2021-09-07 | Ford Global Technologies, Llc | Dynamic short circuit protection |
CN108549448B (zh) * | 2018-04-20 | 2020-05-26 | 电子科技大学 | 一种带瞬态增强的带隙基准电路 |
CN110601602A (zh) * | 2018-06-13 | 2019-12-20 | 重庆美的制冷设备有限公司 | 智能功率模块的驱动ic电路、智能功率模块及空调器 |
CN110798052B (zh) * | 2018-08-01 | 2022-02-25 | 三垦电气株式会社 | 功率设备的控制装置及方法 |
CN109150139B (zh) * | 2018-08-17 | 2023-07-14 | 许继电源有限公司 | 一种窄脉宽脉冲输出电路 |
CN111223459B (zh) | 2018-11-27 | 2022-03-08 | 元太科技工业股份有限公司 | 移位寄存器以及栅极驱动电路 |
US10998843B2 (en) | 2019-09-23 | 2021-05-04 | Power Integrations, Inc. | External adjustment of a drive control of a switch |
US11133740B2 (en) | 2019-12-18 | 2021-09-28 | Cypress Semiconductor Corporation | Startup regulator using voltage buffer to stabilize power supply voltage |
DE102020208166A1 (de) | 2020-06-30 | 2021-12-30 | Zf Friedrichshafen Ag | Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer verbesserten Kurzschlussdetektion der Leistungshalbleiter |
US11437911B2 (en) | 2020-12-22 | 2022-09-06 | Power Integrations, Inc. | Variable drive strength in response to a power converter operating condition |
WO2023183551A1 (en) * | 2022-03-24 | 2023-09-28 | Microchip Technology Incorporated | Current sourced, voltage clamped, high speed mosfet driver |
CN114844492B (zh) * | 2022-07-05 | 2022-09-30 | 深圳芯能半导体技术有限公司 | 一种两级关断的栅极驱动电路 |
FR3138588A1 (fr) * | 2022-07-27 | 2024-02-02 | Safran | Dispositif de commande, de protection et de surveillance de l’etat de sante d’un transistor de puissance |
CN115483814A (zh) * | 2022-08-31 | 2022-12-16 | 华为数字能源技术有限公司 | 驱动加速电路及电路系统 |
US11923832B1 (en) * | 2022-09-19 | 2024-03-05 | Infineon Technologies Austria Ag | Gate driver circuit with a limiting function to maintain control voltage under a rated limit |
CN115333341B (zh) * | 2022-10-13 | 2023-01-10 | 深圳市微源半导体股份有限公司 | 驱动电路、变换器及开关电源 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291631A (ja) * | 1993-03-31 | 1994-10-18 | Hitachi Ltd | 電圧駆動形素子の駆動方法及びその回路 |
JPH0946201A (ja) * | 1995-07-25 | 1997-02-14 | Hitachi Ltd | 絶縁ゲート型半導体装置の駆動方法及び装置 |
JP2005184831A (ja) * | 2003-12-19 | 2005-07-07 | Power Integrations Inc | マルチステートドライブ回路による半導体スイッチのスイッチング方法及び装置 |
US20050258458A1 (en) * | 2004-05-18 | 2005-11-24 | Hung-I Wang | JFET driver circuit and JFET driving method |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01279631A (ja) | 1988-05-02 | 1989-11-09 | Toshiba Corp | 半導体集積回路の出力回路 |
US4906867A (en) * | 1988-11-09 | 1990-03-06 | Ncr Corporation | Buffer circuit with load sensitive transition control |
US5231311A (en) | 1989-02-28 | 1993-07-27 | Vlsi Technology, Inc. | Digital output buffer and method with slew rate control and reduced crowbar current |
US5285116A (en) | 1990-08-28 | 1994-02-08 | Mips Computer Systems, Inc. | Low-noise high-speed output buffer and method for controlling same |
DE69333821T2 (de) | 1992-06-15 | 2005-11-17 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden |
JP3123349B2 (ja) | 1994-06-29 | 2001-01-09 | 富士電機株式会社 | 半導体装置の制御回路 |
JP3152867B2 (ja) | 1995-08-25 | 2001-04-03 | 株式会社東芝 | レベルシフト半導体装置 |
US5859552A (en) | 1995-10-06 | 1999-01-12 | Lsi Logic Corporation | Programmable slew rate control circuit for output buffer |
JP3667447B2 (ja) | 1996-06-20 | 2005-07-06 | 株式会社ルネサステクノロジ | 出力回路 |
US5898321A (en) | 1997-03-24 | 1999-04-27 | Intel Corporation | Method and apparatus for slew rate and impedance compensating buffer circuits |
JP3067687B2 (ja) * | 1997-05-08 | 2000-07-17 | 富士電機株式会社 | Igbt駆動回路 |
DE19855604C5 (de) | 1998-12-02 | 2004-04-15 | Siemens Ag | Verfahren und Vorrichtung zum Ansteuern einer Leistungsendstufe |
US6163178A (en) | 1998-12-28 | 2000-12-19 | Rambus Incorporated | Impedance controlled output driver |
JP2000232347A (ja) | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
JP3666843B2 (ja) | 1999-02-26 | 2005-06-29 | 株式会社東芝 | 絶縁ゲート型半導体素子のゲート回路 |
US6204700B1 (en) | 1999-04-13 | 2001-03-20 | Delphi Technologies, Inc. | Predriver circuit for controlling a power drive circuit |
JP3547654B2 (ja) * | 1999-07-14 | 2004-07-28 | 株式会社東芝 | ゲート駆動回路 |
EP1094606B1 (en) | 1999-10-22 | 2004-03-03 | STMicroelectronics S.r.l. | Driver circuit for P-channel MOS switches |
JP3888019B2 (ja) | 2000-02-28 | 2007-02-28 | ヤマハ株式会社 | 出力バッファ回路 |
US6441673B1 (en) | 2000-11-06 | 2002-08-27 | General Electric Company | High-frequency resonant gate driver circuit for MOS-gated power switches |
JP2002199758A (ja) | 2000-12-28 | 2002-07-12 | Canon Inc | 振動型アクチュエータの制御装置 |
EP1221771A1 (en) | 2001-01-08 | 2002-07-10 | STMicroelectronics S.r.l. | High configurability output-buffer circuit |
DE10104590C1 (de) | 2001-02-01 | 2002-08-08 | Infineon Technologies Ag | Akustisches Signalerzeugungsgerät und Verfahren zur Erzeugung eines akustischen Signals |
US6531895B1 (en) | 2002-02-08 | 2003-03-11 | Delphi Technologies, Inc. | Isolated gate drive circuit having a switched input capacitor |
DE10217611B4 (de) | 2002-04-19 | 2005-06-30 | Infineon Technologies Ag | Verfahren und Vorrichtung zur EMV-optimierten Ansteuerung eines Halbleiterschaltelements |
JP3678208B2 (ja) | 2002-04-19 | 2005-08-03 | 株式会社デンソー | 負荷駆動用半導体装置 |
US7276954B2 (en) | 2002-06-26 | 2007-10-02 | Kabushiki Kaisha Toyota Jidoshokki | Driver for switching device |
US6661276B1 (en) * | 2002-07-29 | 2003-12-09 | Lovoltech Inc. | MOSFET driver matching circuit for an enhancement mode JFET |
US7030680B2 (en) * | 2003-02-26 | 2006-04-18 | Integrated Discrete Devices, Llc | On chip power supply |
US6756826B1 (en) | 2003-06-12 | 2004-06-29 | Fairchild Semiconductor Corporation | Method of reducing the propagation delay and process and temperature effects on a buffer |
US6809560B1 (en) | 2003-07-11 | 2004-10-26 | Micrel, Inc. | Load sensing circuit for a power MOSFET switch |
JP2005045590A (ja) | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
CN1849748B (zh) * | 2003-09-08 | 2011-05-11 | 皇家飞利浦电子股份有限公司 | 半导体开关的高频控制 |
US6836173B1 (en) | 2003-09-24 | 2004-12-28 | System General Corp. | High-side transistor driver for power converters |
US7071740B2 (en) | 2003-12-30 | 2006-07-04 | Texas Instruments Incorporated | Current limiting circuit for high-speed low-side driver outputs |
TWI224869B (en) * | 2004-03-25 | 2004-12-01 | Richtek Techohnology Corp | Apparatus for driving depletion type junction field effect transistor |
TWI256536B (en) * | 2004-06-25 | 2006-06-11 | Richtek Techohnology Corp | Single-chip co-drain junction FET device, step-down converter, step-up converter, inversed converter, switching device, and DC-to-DC converter applying the same |
FR2911736B1 (fr) * | 2007-01-23 | 2009-03-20 | Schneider Toshiba Inverter | Dispositif de commande d'un interrupteur de puissance et variateur comprenant un tel dipositif. |
US7719055B1 (en) * | 2007-05-10 | 2010-05-18 | Northrop Grumman Systems Corporation | Cascode power switch topologies |
US7602228B2 (en) * | 2007-05-22 | 2009-10-13 | Semisouth Laboratories, Inc. | Half-bridge circuits employing normally on switches and methods of preventing unintended current flow therein |
JP2009071956A (ja) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | ゲート駆動回路 |
-
2010
- 2010-05-11 JP JP2012510941A patent/JP2012527178A/ja active Pending
- 2010-05-11 WO PCT/US2010/034399 patent/WO2010132460A2/en active Application Filing
- 2010-05-11 EP EP20100775410 patent/EP2430755A4/en not_active Withdrawn
- 2010-05-11 KR KR20117029248A patent/KR20120030411A/ko not_active Application Discontinuation
- 2010-05-11 CA CA2759210A patent/CA2759210A1/en not_active Abandoned
- 2010-05-11 AU AU2010247781A patent/AU2010247781A1/en not_active Abandoned
- 2010-05-11 CN CN201080020555.2A patent/CN102422537B/zh not_active Expired - Fee Related
- 2010-05-11 NZ NZ59625310A patent/NZ596253A/en not_active IP Right Cessation
- 2010-05-11 US US12/777,961 patent/US8203377B2/en active Active - Reinstated
-
2012
- 2012-05-10 US US13/468,287 patent/US9019001B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291631A (ja) * | 1993-03-31 | 1994-10-18 | Hitachi Ltd | 電圧駆動形素子の駆動方法及びその回路 |
JPH0946201A (ja) * | 1995-07-25 | 1997-02-14 | Hitachi Ltd | 絶縁ゲート型半導体装置の駆動方法及び装置 |
JP2005184831A (ja) * | 2003-12-19 | 2005-07-07 | Power Integrations Inc | マルチステートドライブ回路による半導体スイッチのスイッチング方法及び装置 |
US20050258458A1 (en) * | 2004-05-18 | 2005-11-24 | Hung-I Wang | JFET driver circuit and JFET driving method |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012060514A (ja) * | 2010-09-10 | 2012-03-22 | Asahi Kasei Electronics Co Ltd | ゲート駆動回路及びゲート駆動方法 |
JP2014138315A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 波形整形回路、システム装置および波形整形方法 |
JP2014241671A (ja) * | 2013-06-11 | 2014-12-25 | ローム株式会社 | 電子回路 |
JP2015208111A (ja) * | 2014-04-21 | 2015-11-19 | ニチコン株式会社 | ゲート駆動回路 |
JP2017005298A (ja) * | 2015-06-04 | 2017-01-05 | 株式会社デンソー | ブートストラップ・プリドライバ |
JP2020068629A (ja) * | 2018-10-26 | 2020-04-30 | オムロン株式会社 | スイッチング素子の駆動回路及びスイッチング回路 |
WO2020084806A1 (ja) * | 2018-10-26 | 2020-04-30 | オムロン株式会社 | スイッチング素子の駆動回路及びスイッチング回路 |
WO2020241158A1 (ja) * | 2019-05-30 | 2020-12-03 | パナソニックIpマネジメント株式会社 | ドライバ回路、及びスイッチシステム |
US11637552B2 (en) | 2019-05-30 | 2023-04-25 | Panasonic Intellectual Property Management Co., Ltd. | Driver circuit and switch system |
WO2022009492A1 (ja) * | 2020-07-07 | 2022-01-13 | パナソニックIpマネジメント株式会社 | 制御システム及びデュアルゲート双方向スイッチの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CA2759210A1 (en) | 2010-11-18 |
US20120218011A1 (en) | 2012-08-30 |
NZ596253A (en) | 2014-02-28 |
EP2430755A4 (en) | 2014-01-15 |
AU2010247781A1 (en) | 2011-11-24 |
US20100283515A1 (en) | 2010-11-11 |
EP2430755A2 (en) | 2012-03-21 |
US9019001B2 (en) | 2015-04-28 |
KR20120030411A (ko) | 2012-03-28 |
US8203377B2 (en) | 2012-06-19 |
WO2010132460A3 (en) | 2011-02-24 |
WO2010132460A2 (en) | 2010-11-18 |
CN102422537A (zh) | 2012-04-18 |
CN102422537B (zh) | 2014-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8203377B2 (en) | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs | |
US10454472B2 (en) | Bootstrap capacitor over-voltage management circuit for GaN transistor based power converters | |
JP6402591B2 (ja) | 半導体装置 | |
TWI359554B (en) | Method of converting a first dc voltage to a secon | |
Chen et al. | High speed switching issues of high power rated silicon-carbide devices and the mitigation methods | |
Jones et al. | Cross conduction analysis for enhancement-mode 650-V GaN HFETs in a phase-leg topology | |
US7285876B1 (en) | Regenerative gate drive circuit for power MOSFET | |
US8810287B2 (en) | Driver for semiconductor switch element | |
US10686361B2 (en) | Synchronous rectifier gate driver with active clamp | |
CN110165872B (zh) | 一种开关控制电路及其控制方法 | |
CN107979360B (zh) | 可配置电路及其操作方法和集成电路 | |
JP2009278863A (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
US20160285386A1 (en) | Rectifier | |
US10804890B2 (en) | Control of a pass switch by a current source | |
CN112104207A (zh) | 用于功率半导体的开关电容器驱动电路 | |
US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
JP5761656B2 (ja) | ゲートドライブ回路 | |
Rafiq et al. | A resonant gate driver circuit with turn-on and turn-off dv/dt control | |
Elrajoubi et al. | Design and evaluation of a high-current gate driver circuit for six paralleled 1.2 kV 36A SiC MOSFETs | |
Frankeser et al. | Comparison of drivers for sic-bjts, si-igbts and sic-mosfets | |
Feng et al. | Control of incoming drain currents drawn by super-junction MOSFETs in voltage source bridge-legs | |
Matrisciano et al. | Universal Isolated Gate Driving Platform for 650 V GaN HEMTs Half-Bridge with Dead-Time Control and Integrated Bias Supply | |
Dwane et al. | A resonant high side gate driver for low voltage applications | |
Utz et al. | A novel tri-state driver to improve the switching performance in automotive converter | |
JP2004222368A (ja) | 同期整流回路及びスイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130502 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131002 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20131118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150303 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150311 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150522 |