JP2016139921A - 出力回路及び集積回路 - Google Patents
出力回路及び集積回路 Download PDFInfo
- Publication number
- JP2016139921A JP2016139921A JP2015013485A JP2015013485A JP2016139921A JP 2016139921 A JP2016139921 A JP 2016139921A JP 2015013485 A JP2015013485 A JP 2015013485A JP 2015013485 A JP2015013485 A JP 2015013485A JP 2016139921 A JP2016139921 A JP 2016139921A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output terminal
- field effect
- channel field
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Abstract
【解決手段】出力回路は、入力端子の電圧が入力され、出力端子に電圧を出力する第1のドライバ回路(101)と、第1の基準電圧と前記出力端子の電圧とを比較する第1の比較回路(117a)と、前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第1の比較回路の比較結果に応じてオフ状態になる第2のドライバ回路(102a)と、前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する第2の比較回路(117b)と、前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第2の比較回路の比較結果に応じてオフ状態になる第3のドライバ回路(102b)とを有する。
【選択図】図7
Description
図1は、第1の実施形態による出力回路の構成例を示す回路図である。出力回路は、第1のドライバ回路101、第2のドライバ回路102及びヒステリシス比較回路103を有し、入力端子INの電圧が入力され、出力OUTに電圧を出力する。入力端子INには、2値データの電圧が入力される。
図5は、第2の実施形態による出力回路の構成例を示す回路図である。出力回路は、第1のドライバ回路101、第2のドライバ回路102a、第3のドライバ回路102b、第4のドライバ回路102c及び比較回路117ap,117an,117bp,117bn,117cp,117cnを有する。
図7は、第3の実施形態による出力回路の構成例を示す回路図である。図7の出力回路は、図5の出力回路に対し、第4のドライバ回路102c、比較回路117cp,117cnを削除し、制御回路501、計測回路502及びセレクタ503を追加したものである。比較回路117aは、図5の比較回路117ap及び117anに対応し、出力端子OUTの電圧及び第1の基準電圧V1を比較し、電圧VAaをセレクタ113a及び114aに出力する。比較回路117bは、図5の比較回路117bp及び117bnに対応し、出力端子OUTの電圧及び第2の基準電圧V2を比較し、電圧VAbをセレクタ113b及び114bに出力する。
図14は、第4の実施形態による出力回路の構成例を示す回路図である。図14の出力回路は、図5の出力回路に対し、スイッチ118ap,118an,118bp,118bn,118cp,118cnを追加したものである。以下、本実施形態(図14)が第2の実施形態(図5)と異なる点を説明する。
図18は、第5の実施形態による出力回路の構成例を示す回路図である。図18の出力回路は、図14の出力回路に対し、制御回路1801、計測回路1802及びセレクタ1803を追加したものである。以下、本実施形態(図18)が第4の実施形態(図14)と異なる点を説明する。
図26は、第6の実施形態による集積回路2600の構成例を示す図である。集積回路2600は、データ生成回路2601、パラレルシリアル変換器2602、中央処理ユニット(CPU)2603、バス2604及び複数の出力回路2605を有する。複数の出力回路2605は、第1〜第5の実施形態のうちのいずれかの出力回路に対応する。中央処理ユニット2603は、バス2604を介して、複数の出力回路2605を制御する。データ生成回路2601は、データを生成する。パラレルシリアル変換器2602は、データ生成回路2601により生成されたデータをパラレル形式からシリアル形式に変換し、複数のシリアルデータを複数の出力回路2605にそれぞれ出力する。複数の出力回路2605は、それぞれ、第1〜第5の実施形態のように、パラレルシリアル変換器2602から入力したデータの電圧波形を調整し、オーバーシュート及びアンダーシュートを防止したデータを出力する。
入力端子の電圧が入力され、出力端子に電圧を出力する第1のドライバ回路と、
第1の基準電圧と前記出力端子の電圧とを比較する第1の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第1の比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と、
前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する第2の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第2の比較回路の比較結果に応じてオフ状態になる第3のドライバ回路と
を有することを特徴とする出力回路。
(付記2)
前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続される第1のpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続される第1のnチャネル電界効果トランジスタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第1のセレクタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第2のセレクタとを有し、
前記第3のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第2のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第2のnチャネル電界効果トランジスタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第3のセレクタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第4のセレクタとを有することを特徴とする付記1記載の出力回路。
(付記3)
さらに、前記第1及び第2の基準電圧とは異なる第3の基準電圧と前記出力端子の電圧とを比較する第3の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第3の比較回路の比較結果に応じてオフ状態になる第4のドライバ回路とを有し、
前記第4のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第3のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第3のnチャネル電界効果トランジスタと、
前記第3の比較回路の出力信号を入力し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第3のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第3のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第5のセレクタと、
前記第3の比較回路の出力信号が入力され、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第3のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第3のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第6のセレクタとを有することを特徴とする付記2記載の出力回路。
(付記4)
前記第2の基準電圧は、前記第1の基準電圧より高く、
さらに、前記第1の比較回路の出力信号が反転する時刻から前記第2の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち上がり時間に応じて、前記第2のpチャネル電界効果トランジスタのサイズを変更する制御回路を有することを特徴とする付記2記載の出力回路。
(付記5)
前記第2の基準電圧は、前記第1の基準電圧より高く、
さらに、前記第2の比較回路の出力信号が反転する時刻から前記第1の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち下がり時間に応じて、前記第1のnチャネル電界効果トランジスタのサイズを変更する制御回路を有することを特徴とする付記2記載の出力回路。
(付記6)
前記第2の基準電圧は、前記第1の基準電圧より高く、
第3の基準電圧は、前記第1の基準電圧より低く、
第4の基準電圧は、前記第2の基準電圧より高く、
前記第1の比較回路は、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第1の基準電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第3の基準電圧とを比較し、
前記第2の比較回路は、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第2の基準電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第3の基準電圧とを比較し、
さらに、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第1の基準電圧とを比較し、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第4の基準電圧とを比較する第3の比較回路と、
前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第2の基準電圧とを比較し、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第4の基準電圧とを比較する第4の比較回路とを有し、
前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続される第1のpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続される第1のnチャネル電界効果トランジスタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続する第1のセレクタと、
前記第3の比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第4の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第4の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続する第2のセレクタとを有し、
前記第3のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第2のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第2のnチャネル電界効果トランジスタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続する第3のセレクタと、
前記第4の比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第4の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第4の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続する第4のセレクタとを有することを特徴とする付記1記載の出力回路。
(付記7)
第5の基準電圧は、前記第2の基準電圧より高く、かつ前記第4の基準電圧より低く、
さらに、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第5の基準電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第3の基準電圧とを比較する第5の比較回路と、
前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第5の基準電圧とを比較し、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第4の基準電圧とを比較する第6の比較回路と、
第4のドライバ回路とを有し、
前記第4のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第3のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第3のnチャネル電界効果トランジスタと、
前記第5の比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第5の基準電圧より低い場合には、前記第3のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第5の基準電圧より高い場合には、前記第3のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第3のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第3のpチャネル電界効果トランジスタのゲートを前記入力端子に接続する第5のセレクタと、
前記第6の比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第5の基準電圧より高い場合には、前記第3のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第5の基準電圧より低い場合には、前記第3のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第4の基準電圧より低い場合には、前記第3のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第4の基準電圧より高い場合には、前記第3のnチャネル電界効果トランジスタのゲートを前記入力端子に接続する第6のセレクタとを有することを特徴とする付記6記載の出力回路。
(付記8)
さらに、前記第1の比較回路の出力信号が反転する時刻から前記第2の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち上がり時間に応じて、前記第2のpチャネル電界効果トランジスタのサイズを変更する制御回路を有することを特徴とする付記6記載の出力回路。
(付記9)
さらに、前記第4の比較回路の出力信号が反転する時刻から前記第3の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち下がり時間に応じて、前記第1のnチャネル電界効果トランジスタのサイズを変更する制御回路を有することを特徴とする付記6記載の出力回路。
(付記10)
さらに、制御回路を有し、
前記制御回路は、
前記第1の比較回路の出力信号が反転する時刻から前記第2の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち上がり時間に応じて、前記第2のpチャネル電界効果トランジスタのサイズを変更し、
前記第2の比較回路の出力信号が反転する時刻から前記第5の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち上がり時間に応じて、前記第3のpチャネル電界効果トランジスタのサイズを変更し、
前記第4の比較回路の出力信号が反転する時刻から前記第3の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち下がり時間に応じて、前記第1のnチャネル電界効果トランジスタのサイズを変更し、
前記第6の比較回路の出力信号が反転する時刻から前記第4の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち下がり時間に応じて、前記第2のnチャネル電界効果トランジスタのサイズを変更することを特徴とする付記7記載の出力回路。
(付記11)
入力端子の電圧が入力され、出力端子に電圧を出力する第1のドライバ回路と、
前記出力端子の電圧の立ち上がり時には、第1の基準電圧と前記出力端子の電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と
を有することを特徴とする出力回路。
(付記12)
前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続されるpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続されるnチャネル電界効果トランジスタと、
前記比較回路の出力信号を入力し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記pチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記pチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第1のセレクタと、
前記比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記nチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記nチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第2のセレクタとを有することを特徴とする付記11記載の出力回路。
(付記13)
前記第1のセレクタは、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記pチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記pチャネル電界効果トランジスタのゲートを前記入力端子に接続し、
前記第2のセレクタは、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記nチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記nチャネル電界効果トランジスタのゲートを前記入力端子に接続することを特徴とする付記12記載の出力回路。
(付記14)
前記第1の基準電圧は、前記第2の基準電圧より高いことを特徴とする付記11〜13のいずれか1項に記載の出力回路。
(付記15)
データを生成するデータ生成回路と、
前記データ生成回路により生成されたデータを入力する出力回路とを有し、
前記出力回路は、
入力端子の電圧が入力され、出力端子に電圧を出力する第1のドライバ回路と、
第1の基準電圧と前記出力端子の電圧とを比較する第1の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第1の比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と、
前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する第2の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第2の比較回路の比較結果に応じてオフ状態になる第3のドライバ回路と
を有することを特徴とする集積回路。
(付記16)
前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続される第1のpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続される第1のnチャネル電界効果トランジスタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第1のセレクタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第2のセレクタとを有し、
前記第3のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第2のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第2のnチャネル電界効果トランジスタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第3のセレクタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第4のセレクタとを有することを特徴とする付記15記載の集積回路。
(付記17)
前記第2の基準電圧は、前記第1の基準電圧より高く、
第3の基準電圧は、前記第1の基準電圧より低く、
第4の基準電圧は、前記第2の基準電圧より高く、
前記第1の比較回路は、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第1の基準電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第3の基準電圧とを比較し、
前記第2の比較回路は、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第2の基準電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第3の基準電圧とを比較し、
前記出力回路は、
前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第1の基準電圧とを比較し、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第4の基準電圧とを比較する第3の比較回路と、
前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第2の基準電圧とを比較し、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第4の基準電圧とを比較する第4の比較回路とを有し、
前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続される第1のpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続される第1のnチャネル電界効果トランジスタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続する第1のセレクタと、
前記第3の比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第4の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第4の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続する第2のセレクタとを有し、
前記第3のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第2のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第2のnチャネル電界効果トランジスタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続する第3のセレクタと、
前記第4の比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第4の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第4の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続する第4のセレクタとを有することを特徴とする付記15記載の集積回路。
(付記18)
データを生成するデータ生成回路と、
前記データ生成回路により生成されたデータを入力する出力回路とを有し、
前記出力回路は、
入力端子の電圧を入力し、出力端子に電圧を出力する第1のドライバ回路と、
前記出力端子の電圧の立ち上がり時には、第1の基準電圧と前記出力端子の電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する比較回路と、
前記入力端子の電圧を入力し、前記出力端子に電圧を出力し、前記比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と
を有することを特徴とする集積回路。
(付記19)
前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続されるpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続されるnチャネル電界効果トランジスタと、
前記比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記pチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記pチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第1のセレクタと、
前記比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記nチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記nチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第2のセレクタとを有することを特徴とする付記18記載の集積回路。
(付記20)
前記第1の基準電圧は、前記第2の基準電圧より高いことを特徴とする付記18又は19記載の集積回路。
102,102a 第2のバッファ回路
102b 第3のバッファ回路
102c 第4のバッファ回路
103 ヒステリシス比較回路
111 pチャネル電界効果トランジスタ
112 nチャネル電界効果トランジスタ
113,114 セレクタ
115 pチャネル電界効果トランジスタ
116 nチャネル電界効果トランジスタ
117,117a,117b,117c 比較回路
118 スイッチ
Claims (10)
- 入力端子の電圧が入力され、出力端子に電圧を出力する第1のドライバ回路と、
第1の基準電圧と前記出力端子の電圧とを比較する第1の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第1の比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と、
前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する第2の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第2の比較回路の比較結果に応じてオフ状態になる第3のドライバ回路と
を有することを特徴とする出力回路。 - 前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続される第1のpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続される第1のnチャネル電界効果トランジスタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第1のセレクタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第2のセレクタとを有し、
前記第3のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第2のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第2のnチャネル電界効果トランジスタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第3のセレクタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第4のセレクタとを有することを特徴とする請求項1記載の出力回路。 - 前記第2の基準電圧は、前記第1の基準電圧より高く、
さらに、前記第1の比較回路の出力信号が反転する時刻から前記第2の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち上がり時間に応じて、前記第2のpチャネル電界効果トランジスタのサイズを変更する制御回路を有することを特徴とする請求項2記載の出力回路。 - 前記第2の基準電圧は、前記第1の基準電圧より高く、
さらに、前記第2の比較回路の出力信号が反転する時刻から前記第1の比較回路の出力信号が反転する時刻までの、前記入力端子の電圧の立ち下がり時間に応じて、前記第1のnチャネル電界効果トランジスタのサイズを変更する制御回路を有することを特徴とする請求項2記載の出力回路。 - 前記第2の基準電圧は、前記第1の基準電圧より高く、
第3の基準電圧は、前記第1の基準電圧より低く、
第4の基準電圧は、前記第2の基準電圧より高く、
前記第1の比較回路は、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第1の基準電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第3の基準電圧とを比較し、
前記第2の比較回路は、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第2の基準電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第3の基準電圧とを比較し、
さらに、前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第1の基準電圧とを比較し、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第4の基準電圧とを比較する第3の比較回路と、
前記出力端子の電圧の立ち下がり時には、前記出力端子の電圧と前記第2の基準電圧とを比較し、前記出力端子の電圧の立ち上がり時には、前記出力端子の電圧と前記第4の基準電圧とを比較する第4の比較回路とを有し、
前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続される第1のpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続される第1のnチャネル電界効果トランジスタと、
前記第1の比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第1のpチャネル電界効果トランジスタのゲートを前記入力端子に接続する第1のセレクタと、
前記第3の比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第4の基準電圧より低い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第4の基準電圧より高い場合には、前記第1のnチャネル電界効果トランジスタのゲートを前記入力端子に接続する第2のセレクタとを有し、
前記第3のドライバ回路は、
ソースが前記第1電位ノードに接続され、ドレインが前記出力端子に接続される第2のpチャネル電界効果トランジスタと、
ソースが前記第2電位ノードに接続され、ドレインが前記出力端子に接続される第2のnチャネル電界効果トランジスタと、
前記第2の比較回路の出力信号が入力され、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第3の基準電圧より高い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続し、前記出力端子の電圧が前記第3の基準電圧より低い場合には、前記第2のpチャネル電界効果トランジスタのゲートを前記入力端子に接続する第3のセレクタと、
前記第4の比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第4の基準電圧より低い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続し、前記出力端子の電圧が前記第4の基準電圧より高い場合には、前記第2のnチャネル電界効果トランジスタのゲートを前記入力端子に接続する第4のセレクタとを有することを特徴とする請求項1記載の出力回路。 - 入力端子の電圧が入力され、出力端子に電圧を出力する第1のドライバ回路と、
前記出力端子の電圧の立ち上がり時には、第1の基準電圧と前記出力端子の電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と
を有することを特徴とする出力回路。 - 前記第2のドライバ回路は、
ソースが第1電位ノードに接続され、ドレインが前記出力端子に接続されるpチャネル電界効果トランジスタと、
ソースが前記第1電位ノードより低い電位を有する第2電位ノードに接続され、ドレインが前記出力端子に接続されるnチャネル電界効果トランジスタと、
前記比較回路の出力信号を入力し、前記出力端子の電圧の立ち上がり時に、前記出力端子の電圧が前記第1の基準電圧より低い場合には、前記pチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第1の基準電圧より高い場合には、前記pチャネル電界効果トランジスタのゲートを前記第1電位ノードに接続する第1のセレクタと、
前記比較回路の出力信号が入力され、前記出力端子の電圧の立ち下がり時に、前記出力端子の電圧が前記第2の基準電圧より高い場合には、前記nチャネル電界効果トランジスタのゲートを前記入力端子に接続し、前記出力端子の電圧が前記第2の基準電圧より低い場合には、前記nチャネル電界効果トランジスタのゲートを前記第2電位ノードに接続する第2のセレクタとを有することを特徴とする請求項6記載の出力回路。 - 前記第1の基準電圧は、前記第2の基準電圧より高いことを特徴とする請求項6又は7記載の出力回路。
- データを生成するデータ生成回路と、
前記データ生成回路により生成されたデータを入力する出力回路とを有し、
前記出力回路は、
入力端子の電圧が入力され、出力端子に電圧を出力する第1のドライバ回路と、
第1の基準電圧と前記出力端子の電圧とを比較する第1の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第1の比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と、
前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する第2の比較回路と、
前記入力端子の電圧が入力され、前記出力端子に電圧を出力し、前記第2の比較回路の比較結果に応じてオフ状態になる第3のドライバ回路と
を有することを特徴とする集積回路。 - データを生成するデータ生成回路と、
前記データ生成回路により生成されたデータを入力する出力回路とを有し、
前記出力回路は、
入力端子の電圧を入力し、出力端子に電圧を出力する第1のドライバ回路と、
前記出力端子の電圧の立ち上がり時には、第1の基準電圧と前記出力端子の電圧とを比較し、前記出力端子の電圧の立ち下がり時には、前記第1の基準電圧とは異なる第2の基準電圧と前記出力端子の電圧とを比較する比較回路と、
前記入力端子の電圧を入力し、前記出力端子に電圧を出力し、前記比較回路の比較結果に応じてオフ状態になる第2のドライバ回路と
を有することを特徴とする集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013485A JP2016139921A (ja) | 2015-01-27 | 2015-01-27 | 出力回路及び集積回路 |
US14/984,813 US9748939B2 (en) | 2015-01-27 | 2015-12-30 | Output circuit and integrated circuit |
US15/644,400 US9985621B2 (en) | 2015-01-27 | 2017-07-07 | Output circuit and integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013485A JP2016139921A (ja) | 2015-01-27 | 2015-01-27 | 出力回路及び集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016139921A true JP2016139921A (ja) | 2016-08-04 |
Family
ID=56434270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015013485A Pending JP2016139921A (ja) | 2015-01-27 | 2015-01-27 | 出力回路及び集積回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9748939B2 (ja) |
JP (1) | JP2016139921A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016139921A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社ソシオネクスト | 出力回路及び集積回路 |
JP6656956B2 (ja) * | 2016-03-07 | 2020-03-04 | エイブリック株式会社 | スイッチングレギュレータ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6420720A (en) * | 1987-07-16 | 1989-01-24 | Fujitsu Ltd | Output buffer circuit |
JPH08316819A (ja) * | 1995-05-23 | 1996-11-29 | Toshiba Microelectron Corp | トライステートバッファ回路 |
JP2004153690A (ja) * | 2002-10-31 | 2004-05-27 | Nec Corp | トライステートバッファ回路 |
JP2006054628A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | バッファ回路および半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5179293A (en) * | 1988-11-28 | 1993-01-12 | Analog Devices, Inc. | Bipolar output stage switching circuit |
JP2813103B2 (ja) | 1992-06-15 | 1998-10-22 | 富士通株式会社 | 半導体集積回路 |
DE69333821T2 (de) | 1992-06-15 | 2005-11-17 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden |
US6323675B1 (en) * | 1997-05-07 | 2001-11-27 | California Micro Devices Corporation | Termination circuits and methods therefor |
US6072342A (en) * | 1997-08-11 | 2000-06-06 | Intel Corporation | Timed one-shot active termination device |
JPH11239049A (ja) | 1998-02-24 | 1999-08-31 | Matsushita Electric Ind Co Ltd | データ出力回路 |
US6127840A (en) * | 1998-03-17 | 2000-10-03 | International Business Machines Corporation | Dynamic line termination clamping circuit |
US7423450B2 (en) * | 2006-08-22 | 2008-09-09 | Altera Corporation | Techniques for providing calibrated on-chip termination impedance |
US7459930B2 (en) * | 2006-11-14 | 2008-12-02 | Micron Technology, Inc. | Digital calibration circuits, devices and systems including same, and methods of operation |
KR101145314B1 (ko) * | 2010-07-06 | 2012-05-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 데이터 출력회로 |
US20130234760A1 (en) * | 2012-03-06 | 2013-09-12 | Himax Technologies Limited | Output buffer |
KR102008019B1 (ko) * | 2012-06-29 | 2019-08-06 | 에스케이하이닉스 주식회사 | 임피던스 교정회로 |
CN105811759B (zh) * | 2014-12-29 | 2019-04-02 | 登丰微电子股份有限公司 | 电源供应装置 |
JP2016139921A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社ソシオネクスト | 出力回路及び集積回路 |
-
2015
- 2015-01-27 JP JP2015013485A patent/JP2016139921A/ja active Pending
- 2015-12-30 US US14/984,813 patent/US9748939B2/en active Active
-
2017
- 2017-07-07 US US15/644,400 patent/US9985621B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6420720A (en) * | 1987-07-16 | 1989-01-24 | Fujitsu Ltd | Output buffer circuit |
JPH08316819A (ja) * | 1995-05-23 | 1996-11-29 | Toshiba Microelectron Corp | トライステートバッファ回路 |
JP2004153690A (ja) * | 2002-10-31 | 2004-05-27 | Nec Corp | トライステートバッファ回路 |
JP2006054628A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | バッファ回路および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20170310314A1 (en) | 2017-10-26 |
US9985621B2 (en) | 2018-05-29 |
US9748939B2 (en) | 2017-08-29 |
US20160218705A1 (en) | 2016-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2758881B2 (ja) | 相補クロック発生方法および相補クロック発生器 | |
KR102122304B1 (ko) | 낮은-레이턴시 전압 부스트 회로를 갖는 전압 레벨 시프터 | |
US9411350B1 (en) | Voltage conversion apparatus and power-on reset circuit and control method thereof | |
US6850090B2 (en) | Level shifter | |
JP4174531B2 (ja) | レベル変換回路及びこれを有する半導体装置 | |
CN110830027B (zh) | 转压器 | |
WO2018055666A1 (ja) | インターフェース回路 | |
JP2016139921A (ja) | 出力回路及び集積回路 | |
US7737748B2 (en) | Level shifter of semiconductor device and method for controlling duty ratio in the device | |
US7295056B2 (en) | Level shift circuit | |
JP2011119979A (ja) | レベルシフト回路 | |
KR101411696B1 (ko) | 출력 회로 | |
CN115412070A (zh) | 比较器 | |
JP2008306597A (ja) | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 | |
JP2006074631A (ja) | レベルシフタ及び電圧変換装置 | |
JP2012234088A (ja) | 駆動回路及びそれを備えた表示装置 | |
JP5239971B2 (ja) | タイミング制御回路及びタイミング制御回路を備えた電源回路 | |
JP2020145610A (ja) | 半導体デバイス | |
KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
JP2013172155A (ja) | 半導体装置 | |
JP4667190B2 (ja) | レベル変換回路 | |
US9537489B1 (en) | Level shifter with dynamic bias technique under overstress voltage | |
US20090085640A1 (en) | Level shift device and method for the same | |
JP2016127602A (ja) | クロック生成装置 | |
KR20220120877A (ko) | 신호 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190709 |