KR20120038499A - 로컬 오실레이터 경로에서의 평균 전류 소비를 줄이기 위한 시스템들 및 방법들 - Google Patents

로컬 오실레이터 경로에서의 평균 전류 소비를 줄이기 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR20120038499A
KR20120038499A KR1020127004137A KR20127004137A KR20120038499A KR 20120038499 A KR20120038499 A KR 20120038499A KR 1020127004137 A KR1020127004137 A KR 1020127004137A KR 20127004137 A KR20127004137 A KR 20127004137A KR 20120038499 A KR20120038499 A KR 20120038499A
Authority
KR
South Korea
Prior art keywords
output
frequency divider
path
mixed
local oscillator
Prior art date
Application number
KR1020127004137A
Other languages
English (en)
Other versions
KR101403970B1 (ko
Inventor
동지앙 차오
부샨 에스. 아수리
준시옹 덩
프레데릭 보쉬
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20120038499A publication Critical patent/KR20120038499A/ko
Application granted granted Critical
Publication of KR101403970B1 publication Critical patent/KR101403970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/408—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Transceivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

로컬 오실레이터(LO) 경로에서의 평균 전류 소비를 줄이기 위한 방법이 개시된다. 마스터 주파수 분할기 및 슬레이브 주파수 분할기에서 LO 신호가 수신된다. 제 1 믹싱된 출력을 생성하기 위해 마스터 주파수 분할기로부터의 출력이 입력 신호와 믹싱된다. 제 2 믹싱된 출력을 생성하기 위해 슬레이브 주파수 분할기로부터의 출력이 입력 신호와 믹싱된다. 제 2 믹싱된 출력은 제 1 믹싱된 출력과 동위상이 되도록 강제된다.

Description

로컬 오실레이터 경로에서의 평균 전류 소비를 줄이기 위한 시스템들 및 방법들{SYSTEMS AND METHODS FOR REDUCING AVERAGE CURRENT CONSUMPTION IN A LOCAL OSCILLATOR PATH}
본 출원은 "Systems and Methods for Reducing Average Current Consumption in a Local Oscillator Path"에 대해, 2009년 7월 16일자 제출된 미국 예비 특허 출원 61/226,165호에 관한 것이며 이로부터의 우선권을 주장한다.
본 개시는 일반적으로 통신 시스템들에 관한 것이다. 보다 구체적으로, 본 개시는 로컬 오실레이터 경로에서의 평균 전류 소비를 줄이기 위한 시스템들 및 방법들에 관한 것이다.
무선 통신 시스템들은 전세계 많은 사람이 통신하게 한 중요한 수단이 되었다. 무선 통신 시스템은 기지국에 의해 각각 서비스될 수 있는 다수의 모바일 디바이스들에 대한 통신을 제공할 수 있다. 모바일 디바이스들의 예들은 셀룰러 전화들, 개인 디지털 보조기기(PDA: personal digital assistant)들, 핸드헬드 디바이스들, 무선 모뎀들, 랩탑 컴퓨터들, 개인용 컴퓨터들 등을 포함한다.
모바일 디바이스들은 동작 동안 사용되는 다양한 디지털 회로들을 포함할 수 있다. 예를 들어, 모바일 디바이스 내의 기판 또는 집적 회로에 걸쳐 다양한 회로들을 동기화하기 위해 오실레이터가 사용될 수 있다. 또한, 모바일 디바이스 내의 서로 다른 회로들은 서로 다른 주파수들을 이용하여 동작할 수 있다. 따라서 모바일 디바이스들은 서로 다른 목적들로 다수의 오실레이터들을 사용할 수 있다.
그러나 다른 휴대용 전자 디바이스들과 같이, 모바일 디바이스들은 한정된 배터리 수명을 가질 수 있다. 다른 타입들의 회로들과 함께, 오실레이터들은 동작 동안 전류를 소비하여, 배터리 수명을 단축시킨다. 따라서 무선 통신 시스템들의 동작 동안 모바일 디바이스들에서의 전류 소비를 줄이기 위한 개선된 방법들 및 장치들에 의해 이익들이 실현될 수 있다.
로컬 오실레이터(LO: local oscillator) 경로에서의 평균 전류 소비를 줄이기 위한 방법이 개시된다. 마스터(master) 주파수 분할기 및 슬레이브(slave) 주파수 분할기에서 LO 신호가 수신된다. 제 1 믹싱된(mixed) 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력이 입력 신호와 믹싱된다. 제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력이 상기 입력 신호와 믹싱된다. 상기 제 2 믹싱된 출력은 상기 제 1 믹싱된 출력과 동위상이 되도록 강제된다.
하나의 구성에서, 상기 강제는 상기 마스터 주파수 분할기로부터의 출력과 주파수 분할기로부터의 출력 간의 위상 차를 결정하는 것과, 위상 차가 존재하는 경우에 교차 결합(cross-coupled) 스위치를 이용하여 상기 슬레이브 주파수 분할기의 위상을 반전시키는 것을 포함할 수 있다. 상기 반전은 상기 슬레이브 주파수 분할기의 출력의 반전, 상기 제 2 믹싱된 출력의 반전, 및 상기 입력 신호가 상기 슬레이브 주파수 분할기의 출력과 믹싱되기 전의 상기 입력 신호의 반전을 포함할 수 있다.
상기 제 1 믹싱된 출력과 상기 제 2 믹싱된 출력은 합산될 수 있다. 상기 입력 신호는 무선 주파수 신호일 수 있고, 상기 제 1 믹싱된 출력 및 상기 제 2 믹싱된 출력은 기저대역 신호들일 수 있다. 대안으로, 상기 입력 신호는 기저대역 신호일 수 있고, 상기 제 1 믹싱된 출력 및 상기 제 2 믹싱된 출력은 무선 주파수 신호들일 수 있다. 상기 로컬 오실레이터(LO) 신호는 전압 제어 오실레이터(VCO: voltage controlled oscillator)에 의해 생성될 수 있다. 상기 마스터 주파수 분할기로부터의 출력은 제 1 출력 버퍼에 의해 버퍼링될 수 있고, 상기 슬레이브 주파수 분할기로부터의 출력은 제 2 출력 버퍼에 의해 버퍼링될 수 있다. 상기 슬레이브 주파수 분할기는 상기 로컬 오실레이터(LO) 경로에 대한 이득 요건들의 변화에 응답하여 전원이 공급될 수 있다.
완전히 분할된 로컬 오실레이터(LO) 경로 또한 개시된다. 상기 LO 경로는 LO 신호를 수신하도록 구성된, 마스터 주파수 분할기 및 슬레이브 주파수 분할기를 포함한다. 상기 LO 경로는 또한 제 1 믹싱된 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력과 입력 신호를 믹싱하도록 구성된 제 1 믹서를 포함한다. 상기 LO 경로는 또한 제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력과 상기 입력 신호를 믹싱하도록 구성된 제 2 믹서를 포함한다. 상기 LO 경로는 또한 상기 제 2 믹싱된 출력을 상기 제 1 믹싱된 출력과 동위상이 되도록 강제하도록 구성된 제어 모듈을 포함한다.
완전히 분할된 로컬 오실레이터(LO) 경로 또한 개시된다. 상기 LO 경로는 마스터 주파수 분할기 및 슬레이브 주파수 분할기에서 LO 신호를 수신하기 위한 수단을 포함한다. 상기 LO 경로는 또한 제 1 믹싱된 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력과 입력 신호를 믹싱하기 위한 수단을 포함한다. 상기 LO 경로는 또한 제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력과 상기 입력 신호를 믹싱하기 위한 수단을 포함한다. 상기 LO 경로는 또한 상기 제 2 믹싱된 출력을 상기 제 1 믹싱된 출력과 동위상이 되도록 강제하기 위한 수단을 포함한다.
컴퓨터 판독 가능 매체 또한 개시된다. 상기 컴퓨터 판독 가능 매체는 컴퓨터 실행 가능 명령들로 인코딩된다. 명령들은 마스터 주파수 분할기 및 슬레이브 주파수 분할기에서 LO 신호를 수신하기 위한 것이다. 상기 명령들은 또한 제 1 믹싱된 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력과 입력 신호를 믹싱하기 위한 것이다. 상기 명령들은 또한 제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력과 상기 입력 신호를 믹싱하기 위한 것이다. 상기 명령들은 또한 상기 제 2 믹싱된 출력을 상기 제 1 믹싱된 출력과 동위상이 되도록 강제하기 위한 것이다.
도 1은 로컬 오실레이터(LO) 경로에서의 전류를 줄이기 위한 수신기를 나타내는 블록도이다.
도 2는 LO 경로에서의 전류를 줄이기 위한 송신기를 나타내는 블록도이다.
도 3은 LO 경로를 나타내는 블록도이다.
도 4는 세그먼트들로 부분적으로 분할된 LO 경로를 나타내는 블록도이다.
도 5는 세그먼트들로 완전히 분할된 LO 경로를 나타내는 블록도이다.
도 6은 세그먼트들로 완전히 분할된 LO 경로를 나타내는 다른 블록도이다.
도 7은 동기화된 세그먼트들로 완전히 분할된 LO 경로를 나타내는 블록도이다.
도 8은 동기화된 세그먼트들로 완전히 분할된 LO 경로를 나타내는 다른 블록도이다.
도 9는 LO 경로에서의 평균 전류 소비를 줄이기 위한 방법을 나타내는 흐름도이다.
도 10은 도 9의 방법에 대응하는 수단 및 기능 블록들을 나타낸다.
도 11은 동기화된 세그먼트들로 완전히 분할된 LO 경로를 나타내는 또 다른 블록도이다.
도 12는 동기화된 세그먼트들로 완전히 분할된 LO 경로를 나타내는 또 다른 블록도이다.
도 13은 2개의 완전히 분할된 LO 경로 세그먼트들을 동기화하기 위한 방법의 흐름도이다.
도 14는 도 13의 방법에 대응하는 수단 및 기능 블록들을 나타낸다.
도 15는 무선 디바이스 내에 포함될 수 있는 특정 컴포넌트들을 나타낸다.
특정 신호를 다른 주파수로 변환하기 위해 모바일 디바이스에서 로컬 오실레이터(LO: local oscillator)가 사용될 수 있다. 예를 들어, LO를 사용하여 고주파 신호가 더 낮은 기저대역 신호로 변환될 수 있거나 또는 그 반대로 변환될 수 있다. 전압 제어 오실레이터(VCO)와 같은 오실레이터 외에도, LO는 하나 이상의 버퍼들, 주파수 분할기들 및 믹서들을 포함할 수 있는 LO 경로를 포함할 수 있다. LO 경로는 원하는 출력을 달성하기 위해 오실레이터의 출력을 처리할 수 있다. 이 처리는 비교적 대량의 전류를 소비할 수 있어, 모바일 디바이스들과 같은 디바이스들의 배터리 수명을 줄일 수 있다.
종래에는, 각각의 동작 주파수에 대해 단 하나의 LO 경로가 사용될 수 있다. 그러나 버퍼들의 전체 용량이 필요하지 않더라도, 즉 LO 경로 출력에 전체 이득보다 적은 이득이 필요하거나 최소보다 더 높은 잡음 레벨이 허용될 수 있더라도 입력 버퍼, 출력 버퍼 및 주파수 분할기가 최대 전류를 소비할 수 있기 때문에, 이것은 비효율적일 수 있다. 일부 구성들에서, LO 경로는 평균 전류 소비를 더 줄이기 위해 분할될 수 있다. 이는 분할되지 않은 LO 경로를 사용하는 것보다 더 효율적일 수 있지만, 분할된 LO 경로의 세그먼트들 사이에, 특히 LO 경로 세그먼트들 사이의 전환 또는 LO 경로 세그먼트들 상에서의 신호들의 추가 시간들 동안, 위상 동기화 문제들이 발생할 수 있다. 즉, LO 세그먼트의 주파수 분할기는 처음에, 예측하기 어려운 위상을 갖는 출력을 생성할 수 있기 때문에, 동일한 LO 경로 내의 서로 다른 세그먼트들이 원하지 않는 신호 제거를 일으킬 수 있는 서로 다른 위상들을 가질 수 있다.
따라서 본 시스템들 및 방법들은 하나 이상의 위상 검출기들이 LO 세그먼트들 사이의 임의의 위상 차들을 검출하는 데 사용되는 완전히 분할된 LO 경로를 구현할 수 있다. 더욱이, 교차 결합 스위치들이 세그먼트 믹서 입력들 또는 출력들의 극성을 변경하는 데 사용될 수 있다. 분할된 LO 경로는 전류 감소 및 이득 제어를 가능하게 할 수 있다.
도 1은 로컬 오실레이터(LO) 경로(112)에서의 전류를 줄이기 위한 수신기(100)를 나타내는 블록도이다. 수신기(100)는 무선 통신을 위해 설계된 모바일 디바이스 또는 기지국의 일부일 수 있다. 수신기(100)는 무엇보다도, 저잡음 증폭기(LNA: low noise amplifier)(102), VCO(108) 및 LO 경로(112)를 포함할 수 있다. LNA(102)는 안테나(104)에서 수신된 무선 통신 신호를 수신할 수 있다. LNA(102)는 수신된 신호를 사용 가능한 레벨들로 증폭하고 무선 주파수(RF: radio frequency) 신호(106), 즉 전송된 원래 신호의 표현을 생성할 수 있다. VCO(108)는 VCO(108) 입력에서의 직류(DC: direct current) 전압 레벨을 기초로 한 주파수를 갖는 VCO 신호(110)를 출력하는 디바이스일 수 있다. LO 경로(112)는 LNA(102)로부터의 RF 신호(106) 및 VCO(108)로부터의 VCO 신호(110)를 수신하고 하나 이상의 버퍼들, 주파수 분할기들, 믹서들 및 합산기들을 사용하여 기저대역 신호(114)를 생성할 수 있다. 기저대역 신호(114)는 송신 디바이스 상의 마이크에 의해 수신된 실제 복원된 오디오, 예를 들어 유성음(voiced speech)일 수 있다. 따라서 수신기(100)는 기저대역 신호(114)를 복원하기 위해 LO 경로(112)를 사용할 수 있다.
도 2는 LO 경로(212)에서의 전류를 줄이기 위한 송신기(200)를 나타내는 블록도이다. 송신기(200)는 도 1에서 나타낸 수신기(100) 또한 포함할 수 있는 모바일 디바이스의 일부일 수 있다. 송신기(200)는 무엇보다도, VCO(208), LO 경로(212), 드라이브 증폭기(216) 및 전력 증폭기(218)를 포함할 수 있다. LO 경로(212)는 VCO 신호(210) 및 기저대역 신호(214)(예를 들어, 유성음)를 수신하고 하나 이상의 버퍼들, 주파수 분할기들, 믹서들 및 합산기들을 사용하여 RF 신호(206)를 생성할 수 있다. 즉, 송신기(200)는 LO 경로(212)를 사용하여, 송신될 변조된 고주파 RF 신호(206)를 생성할 수 있다. RF 신호(206)가 안테나(204)를 통해 송신되기 전에, RF 신호(206)는 드라이브 증폭기(216), 전력 증폭기(218), 또는 이 둘 모두에 의해 증폭될 수 있다. 따라서 송신기(200)는 LO 경로(212)를 사용하여 송신을 위한 RF 신호(206)를 구성할 수 있다.
도 3은 LO 경로(312)를 나타내는 블록도이다. LO 경로(312)는 평균 전류 소비를 줄이기 위한 본 시스템들 및 방법들에 사용될 수 있다. 여기서 사용되는 바와 같이, "LO 경로"라는 용어는 적어도 주파수 분할기(318)와 믹서(322)의 조합을 지칭한다. LO 경로(312)는 또한 입력 버퍼(316) 및 출력 버퍼(320)를 포함할 수 있다. 다른 기능들 중에서, LO 경로들(312)은 특정 진폭의 기저대역 신호(114) 또는 RF 신호(206)를 생성하기 위해 수신기(100) 또는 송신기(200)에서 각각 사용될 수 있다. 한 구성에서, LO 경로(312)는 단일 입력 버퍼(316), 단일 주파수 분할기(318), 단일 출력 버퍼(320) 및 단일 믹서(322)를 포함할 수 있다.
LO 경로(312)가 작동하고 있을 때, 입력 버퍼(316) 및 주파수 분할기(318)는 전체 크기로 턴 온될 수 있다. LO 경로 출력(324)은 서로 다른 상황들에 대해 서로 다른 이득들, 예를 들어 기지국에서 멀리 떨어진 모바일 디바이스에 대해서는 높은 이득을, 기지국에 가까운 모바일 디바이스에 대해서는 낮은 이득을, 고잡음, 저잡음 등을 필요로 할 수 있다. 그러나 동작 모드(예를 들어, 높은 이득, 낮은 이득 등)에 관계없이, 주파수 분할기(318)는 부분 동작이 필요한 경우에도, 예를 들어 LO 경로 출력(324)에 최대 진폭 또는 최저 잡음을 갖는 신호가 필요하지 않더라도, 전체 전력으로만 작동 가능할 수 있다. 즉, 장거리 라우팅, 손실 기판, 큰 로딩 커패시턴스 및 높은 동작 주파수로 인해, 드라이브 증폭기들(216) 및 주파수 분할기(318)를 포함하는 LO 경로(312)는 높은 전류를 소비할 수 있다. 이러한 LO 전류를 줄이는 것이 바람직할 수 있다. 따라서 LO 경로(312)는 더 작은 세그먼트들로 분할될 수 있다. 시스템 요건들에 따라, LO 경로(312)는 하나 또는 모든 세그먼트들이 턴 온되는 모드로 작동할 수 있다. 그 결과, LO 경로(312) 세그먼트들에 의해 소비되는 평균 전류가 감소될 수 있다.
도 4는 부분적으로 세그먼트들로 분할된 LO 경로(412)를 나타내는 블록도이다. 이 구성에서, LO 경로(412)는 출력 버퍼(420) 및 믹서(422)를 분할할 수 있지만, 하나의 입력 버퍼(416) 및 하나의 주파수 분할기(418)를 사용할 수 있다. 즉, 출력 버퍼(420)는 제 1 출력 버퍼(420a)와 제 2 출력 버퍼(420b)로 분할될 수 있다. 마찬가지로, 믹서(422)는 제 1 믹서(422a)와 제 2 믹서(422b)로 분할될 수 있다. 이것은 출력 버퍼(420)와 믹서(422)의 평균 전류 소비가 감소되게 할 수 있다. 그러나 출력 버퍼(420) 및 믹서(422)의 일부분만이 작동하도록 선택될 경우, 입력 버퍼(416) 및 주파수 분할기(418)는 여전히 높은 전류를 소비할 수 있는데, 즉 제 1 출력 버퍼(420a)와 제 1 믹서(422a) 또는 제 2 출력 버퍼(420b)와 제 2 믹서(422b)만이 사용되는 경우, 입력 버퍼(416)와 주파수 분할기(418)는 필요한 것보다 더 많은 전류를 소비할 수 있다. 따라서 도 4에 나타낸 LO 경로(412)는 도 3에 나타낸 LO 경로(312)보다 더 효율적일 수 있지만, 여전히 필요 이상으로 입력 버퍼에서 더 많은 전류를 소비할 수 있다.
도 5는 완전히 세그먼트들로 분할된 LO 경로(512)를 나타내는 블록도이다. 즉, 도 5에 나타낸 LO 경로(512)는 도 4에서 부분적으로 분할된 LO 경로(412)의 보다 상세한 도시일 수 있다. 한 구성에서, LO 경로(512)는 마스터 주파수 분할기(518) 및 다수의 슬레이브 주파수 분할기 유닛들(526a-g)을 포함할 수 있다. 8개의 슬레이브 주파수 분할기 유닛들(526)이 도시되지만, 본 시스템들 및 방법들은 임의의 특정 개수의 슬레이브 주파수 분할기 유닛들(526)로 한정되는 것은 아니다. 마스터 분할기(518)는 각각의 슬레이브 분할기 유닛들(526)에 참조 신호를 각각 출력할 수 있다. 마스터 분할기(518)는 우수한 위상 잡음을 갖는 높은 성능을 필요로 하지 않을 수 있다. 예를 들어, 마스터 분할기(518)는 마스터 클록 위상을 제공하면서 전력을 절약하기 위한 임의의 종래의 저전력 분할기일 수 있다. 또한, 슬레이브 분할기 유닛들(526) 중 임의의 하나는 마스터 분할기(518)의 역할을 하여 각각의 슬레이브 분할기 유닛(526)으로 전송될 참조 신호를 생성할 수 있다.
슬레이브 분할기 유닛들(526)의 위상들이 마스터 분할기(518)로부터 출력되는 참조 신호와 동기화될 때까지 슬레이브 주파수 분할기 유닛들(526)을 작동시키기 위해 각각의 전력 제어들(528a-g)에 전원이 공급될 수 있다. 디지털(또는 전압) 제어 오실레이터(508)(예를 들어, VCO(108))로부터의 발진 신호가 각각의 슬레이브 주파수 분할기 유닛(526)에 입력될 수 있으며 참조 신호에 이들 각각의 위상들을 동기화하도록 슬레이브 주파수 분할기 유닛들(526)에 의해 사용될 수 있다. 또한, 이득 전환 제어 유닛(530)이 LO 경로(512) 세그먼트들 각각에 대한 이득 전환을 수행할 수 있다.
슬레이브 주파수 분할기 유닛(526)이 마스터 분할기(518)로부터의 참조 신호에 동기화된 후, 각각의 슬레이브 주파수 분할기 유닛(526)은 그 각각의 전력 제어(528)를 이용하여 전원이 지연되어 공급될 수 있다. 이후, 마스터 분할기(518)는 전력을 절약하기 위해 저전력 상태로 전환될 수 있다. 동기화된 슬레이브 분할기 유닛(들)(526)은 다음에, 예를 들어, 생성된 클록 신호를 각각의 믹서 유닛(522a-g)에 출력할 수 있다. 생성된 클록 신호들은 수신기(100), 송신기(200), 또는 다른 모듈 내의 다양한 애플리케이션들에 사용될 수 있다.
각각의 전원이 공급된 슬레이브 주파수 분할기 유닛(526)은 마스터 분할기(518)에 의해 생성된 일정한 참조 신호와 동기화(즉, 동위상)될 수 있기 때문에, 각각의 슬레이브 분할기 유닛(526) 또한 서로 동위상일 것이라는 결과가 뒤따른다.
도 6은 완전히 세그먼트들로 분할된 LO 경로(612)를 나타내는 다른 블록도이다. 이 구성에서, 입력 버퍼(616), 주파수 분할기(618), 출력 버퍼(620) 및 믹서(622)는 더 작은 컴포넌트들로 분할될 수 있다. 즉, 각각의 LO 경로(612) 세그먼트는 완전한 기능의 LO 경로(612)일 수 있으며 입력 버퍼(616), 주파수 분할기(618), 출력 버퍼(620), 믹서(622) 및 (도시되지 않은) 교차 결합 스위치를 포함할 수 있다. 예를 들어, 제 1 세그먼트는 제 1 입력 버퍼(616a), 제 1 주파수 분할기(618a), 제 1 출력 버퍼(620a) 및 제 1 믹서(622a)를 포함할 수 있다. 마찬가지로, 제 2 세그먼트는 제 2 입력 버퍼(616b), 제 2 주파수 분할기(618b), 제 2 출력 버퍼(620b) 및 제 2 믹서(622b)를 포함할 수 있다. 대안으로, LO는 2개보다 많은 세그먼트들로 분할될 수 있다. 주파수 분할기들(618) 각각은 동일한 비율로 분할될 수 있는데, 예를 들어 25%, 50% 등으로 분할될 수 있다.
다른 세그먼트들의 전원이 꺼져있는 동안 전원이 공급되는 세그먼트들의 일부로만 LO가 작동할 수 있기 때문에 이러한 완전히 분할된 LO 경로(612)는 동작 모드 동안 사용되는 평균 LO 전류를 줄일 수 있다. 즉, 도 5에 나타낸 마스터 분할기(518)는 세그먼트들 중 단 하나가 필요한 경우에도, 적어도 어떤 기간의 시간 동안에는 전체 전력으로 작동할 필요가 있을 수 있다. 반대로, 특정 동작 모드 동안 도 6에 나타낸 LO 경로(612)의 제 2 세그먼트가 필요하지 않은 경우에는, 제 2 주파수 분할기(618b)에 전혀 전원이 공급되지 않아, LO 경로(612)에서의 평균 전류 감소를 야기할 수 있다. LO 경로(612)의 각각의 세그먼트는 서로 다른 특성들을 가질 수 있다. 예를 들어, 제 1 세그먼트의 컴포넌트들은 LO 경로(612)의 전체 크기의 2/3가 될 수 있고, 제 2 세그먼트의 컴포넌트들은 LO 경로(612)의 전체 크기의 1/3이 될 수 있다. 이 비율들은 또한 각각의 세그먼트의 부하(입력 커패시턴스) 및/또는 각각의 세그먼트의 전류 소비를 대략적으로 근사화할 수 있다. 세그먼트 출력(들)은 합산되어 LO 경로 출력(624)을 생성할 수 있다. 따라서 원하는 LO 경로 출력(624)을 생성하기 위해 하나 이상의 세그먼트들이 선택적으로 턴 온될 수 있다. 즉, 작동하는 세그먼트들의 수는 이득, 잡음, 선형성 등과 같은 시스템 요건들 및 작동 환경의 프로세스 편차에 따라 결정될 수 있다. 따라서 도 6에 나타낸 LO 경로(612)는 도 5에 나타낸 LO 경로(512), 도 4에 나타낸 LO 경로(412), 및 도 3에 나타낸 LO 경로(312)에 비해 평균 전류 소비를 줄일 수 있다. 또한, 작동 세그먼트들의 증가 또는 감소시 분할기(518) 출력 위상이 변경되지 않고 유지되게 하기 위해, 도 5에 나타낸 마스터 분할기(518)는 도 6에 나타낸 분할기들(618)에 비해 상대적으로 클 필요가 있을 수 있다.
LO 경로(612)에서의 평균 전류 소비를 감소시키는 것 외에도, 완전히 분할된 구성은 또한 동기화 문제들을 제시할 수 있다. 제 1 주파수 분할기(618a)는 제 2 주파수 분할기(618b)와는 다른 위상으로 시작할 수 있다. 그 결과, 제 1 믹서(622a)의 출력 신호 및 제 2 믹서(622b)의 출력 신호는 본의 아니게 서로를 제거할 수 있다. 이는 두 가지 상황들에서 문제가 될 수 있다. 첫째, 동작 모드 요건들이 변경되었기 때문에 모바일 디바이스가 제 1 세그먼트에서 제 2 세그먼트로 전환하고 있는 경우, 예를 들어 모바일 디바이스는 기지국에 더 가까이 이동했고 더 낮은 이득을 필요로 한다. 이러한 상황에서, 제 1 세그먼트의 위상은 전환을 통해 제 2 세그먼트에서 유지되어야 하는데, 즉 LO 위상은 이득 변화 동안 유지되어야 한다. 그러나 제 2 세그먼트가 시작될 때, 초기 위상은 예측이 어려울 수 있다. 둘째, 모바일 디바이스가 제 1 세그먼트를 사용하고 있고 다음에 제 2 세그먼트를 추가하는 경우, 제 2 세그먼트는 또한 제 1 세그먼트와 동위상이어야 한다. 따라서 새로운 세그먼트들로의 전환 또는 동작 중에 새로운 세그먼트들의 추가 동안 위상을 유지하기 위해, 주파수 분할기(618a-b)가 동기화될 수 있다.
도 7은 동기화된 세그먼트들(732a-n)로 완전히 분할된 LO 경로(712)를 나타내는 블록도이다. LO 경로(712)는 입력 버퍼(716a-n), 주파수 분할기(718a-n), 출력 버퍼(720a-n) 및 믹서(722a-n)를 각각 포함하는 n개의 세그먼트들(732)로 분할될 수 있다. VCO(708)의 출력은 VCO 버퍼(734)에 의해 버퍼링된 다음에 세그먼트들(732)에 공급될 수 있다. 각각의 세그먼트(732)는 원하는 동작 모드에 따라 다른 세그먼트들(732)과 개별적으로 또는 함께 작동하도록 선택될 수 있다. 둘 이상의 세그먼트(732)가 켜져 있다면, 작동하는 세그먼트들(732)의 출력이 합산되어 LO 경로 출력(724)을 생성할 수 있다.
또한, 동기화 스위치들(736)은 주파수 분할기들(718)의 위상을 동기화하고 세그먼트들(732) 사이의 전환 또는 작동 도중 세그먼트들(732)의 추가 동안 위상 도약을 방지하는 데 사용될 수 있다. 스위치들(736)은 다수의 주파수 분할기들(718)의 내부 노드들을 연결함으로써 구현될 수 있다. 예를 들어, 제 1 스위치(736a)는 제 1 주파수 분할기(718a)와 제 2 주파수 분할기(718b)의 내부 노드들을 연결할 수 있다. 마찬가지로, 제 2 스위치(736b)는 제 2 주파수 분할기(718b)와 제 n 주파수 분할기(718n)의 내부 노드들을 연결할 수 있다. 또한, 제 1 주파수 분할기(718a)와 제 n 주파수 분할기(718n)의 내부 노드들을 연결하는 (도시되지 않은) 제 3 스위치가 존재할 수 있다. 내부 노드들의 연결은 제 2 주파수 분할기(718b)의 위상을 제 1 주파수 분할기(718a)의 위상과 일치하도록 강제할 수 있다. 그러나 이러한 동기화 스위치들(736)은 주파수 분할기들(718)을 로드할 수 있다. 더욱이, 스위치들(736)에 관련된 기생 커패시턴스들로 인해 최대 동작 주파수가 떨어질 수 있다.
도 8은 동기화된 세그먼트들(832)로 완전히 분할된 LO 경로(812)를 나타내는 또 다른 블록도이다. 이 구성에서, 세그먼트들(832)은 위상 검출기(838)에 의해 제어되는 교차 결합 스위치들(842)을 사용하여 동기화될 수 있다. 각각의 세그먼트들(832a-b)은 VCO 신호(810)를 수신하고 입력 버퍼(816a-b), 주파수 분할기(818a-b), 출력 버퍼(820a-a) 및 믹서(822a-b)를 사용하여 세그먼트(832) 출력을 생성할 수 있다. 이전과 마찬가지로, 각각의 세그먼트(832)는 하나 이상의 세그먼트들이 턴 온되는 모드로 작동할 수 있다. 각각의 작동 세그먼트(832)의 세그먼트 출력은 합산기(846)를 사용하여 합산되고 출력 필터(849)로 필터링되어 LO 경로 출력(824), 예를 들어 기저대역 신호(114)를 생성할 수 있다. 그러나, 위에서 논의된 바와 같이, 동기화가 수행되지 않는다면, 세그먼트 출력들은 서로 위상이 다를 수 있다.
LO 경로 세그먼트들(832)은 동일한 차동 VCO 신호(810)를 사용하여 동작할 수 있기 때문에, 2개의 세그먼트들(832)에 대한 위상 차는 단지 180도 또는 0도일 수 있다. 두 세그먼트들(832)이 서로 위상이 다르다면(즉, 위상 차가 180도라면), 세그먼트(832) 출력들은 파괴적으로 합산되어 부정확한 LO 경로 출력(824)을 초래할 수 있다. 따라서 각각의 LO 경로 세그먼트(832)는 교차 결합 스위치(842)를 포함할 수 있다. 교차 결합 스위치들(842)은 동작시 차동 신호를 반전시키거나 차동 신호를 변함없이 그대로 유지되게 할 수 있는 디바이스들일 수 있다. 더욱이, 교차 결합 스위치들(842)은 턴 오프되어 통과를 허용하지 않을 수 있다. 즉, 제 1 교차 결합 스위치(842a)는 명령을 받으면, 믹서들(822)의 입력들 또는 출력들, 예를 들어, 세그먼트(832) 출력, RF 신호(806a-b), 출력 버퍼(820)의 출력 등의 극성을 반전시킬 수 있다. 저주파 신호(예를 들어, 기저대역 신호(114))에 교차 결합 스위치들(842)을 포함시키는 것은 더 나은 성능을 초래할 수 있다.
설명의 목적으로, 모바일 디바이스는 제 1 세그먼트(832a)를 사용하고 있으며 그후 제 2 세그먼트(832b)로 전환 또는 이를 추가한다고 가정한다. 이전과 마찬가지로, LO 경로(812)는 상당수의 세그먼트들(832)을 포함할 수 있는데, 이들의 임의의 조합이 함께 사용될 수 있으며, 즉 세그먼트들(832) 중 하나 이상이 작동 중에 턴 온될 수 있다. 전원이 공급되는 제 1 세그먼트(832a)는 여기서 "마스터" 세그먼트들(832a), 즉 후속 슬레이브 세그먼트들(832b)이 동기화해야하는 세그먼트(832a)로 지칭된다. 이후, 제 2 세그먼트(832b)가 턴 온된 경우(즉, 이미 전원 공급된 마스터 세그먼트(832a)와 동기화해야하는 위상을 갖는 슬레이브 세그먼트(832b)), 마스터 세그먼트(832a)와 슬레이브 세그먼트(832b)의 LO 신호들의 상대적 위상이 위상 검출기(838)에 의해 측정될 수 있다. 마스터 세그먼트(832a) 및 슬레이브 세그먼트(832b)의 LO 신호들이 동위상이라면, 슬레이브 세그먼트(832b)의 LO 신호 극성은 변함없을 수 있다. 그렇지 않으면, 위상 차가 180도라면, 슬레이브 세그먼트(832b)의 극성은 믹서(822b) 이후 제 2 교차 결합 스위치(842b)에 의해 플립(flip)될 수 있다. 위상 검출기(838)는 입력들로서 동위상 성분(I) 또는 직각위상 성분(Q) 또는 이 둘 다를 사용하여 슬레이브 세그먼트(832b) 출력과 마스터 세그먼트(832a) 출력 사이의 위상 차를 측정할 수 있다. I와 Q 모두 동시에 제어될 수 있다. 위상 검출기(838)의 일례는 배타적 또는 (XOR) 논리 게이트 또는 XOR 함수이다. 저역 통과 필터(LPF: low pass filter)는 위상 검출기(838) 출력에 대한 임의의 잡음을 감쇠시킬 수 있다.
교차 결합 스위치 제어 모듈(840)은 위상 검출기(838) 출력 및 시스템으로부터의 제어 신호(844), 예를 들어 모바일 디바이스 또는 다른 디바이스 상의 프로세서로부터 전송된 이득 제어 또는 전류 절약 정보를 기초로 교차 결합 스위치들(842)을 제어하는데 사용될 수 있다. 제어 모듈(840)은 로컬 상태 머신에 의해, 또는 로컬 정적 논리 게이트들을 이용하여 시스템 레벨에서 구현될 수 있다. 예를 들어, 제어 모듈(840)은 위상 차가 없다면("THROUGH") 슬레이브 세그먼트(832b)를 변경하지 않거나, 또는 위상 차가 존재한다면("CROSS_COUPLE") 슬레이브 세그먼트(832b) 극성을 반전시킬 수 있다. 샘플 제어 알고리즘은 다음과 같이 도시된다:
Power on cross _ coupled switch j:
if working_segment_set is empty
Initialize MASTER_LO = j;
Set cross_coupled_switch j to THROUGH ;
Add j to working _ segment _ set ;
else
Add j to working _ segment _ set ;
if phase detector output (MASTER_LO,j) = 1 ( in phase )
set cross_coupled switch j to THROUGH
else
set cross_coupled switch j to CROSS _ COUPLE
end
end
Turn off cross _ coupled _ switch j: delete j from working _ segment _ set ; if MASTER_LO = = j AND working _ segment _ set is not empty set MASTER_LO = m (m is any segment in working_segment_set); end Set cross_coupled_switch j to OFF
마스터 세그먼트(842)에 대응하는 교차 결합 스위치(842)는 임의의 세그먼트(832)가 켜져 있는 한 턴 오프되지 않을 수 있다. 따라서 교차 결합 스위치(842)의 턴 오프시, 제어 모듈(840)은 우선 교차 결합 스위치(842)가 마스터 세그먼트(842)에 대응하는지 여부를 확인할 수 있다. 대응한다면, 제어 모듈(840)은 교차 결합 스위치(842)를 턴 오프하기 전에 마스터 세그먼트로서 다른 세그먼트(832)를 지정할 수 있다. 그러나 턴 오프될 교차 결합 스위치들(842)이 켜져 있는 유일한 세그먼트(832)에 대응한다면, 다른 세그먼트(832)가 마스터 세그먼트로 지정되지 않을 수 있다.
도 9는 LO 경로(812)에서의 평균 전류 소비를 줄이기 위한 방법(900)을 나타내는 흐름도이다. 방법(900)은 도 1에 도시된 것과 같은 수신기(100), 도 2에 도시된 것과 같은 송신기(200), 또는 다른 모듈에서의 LO 경로(812)에서 수행될 수 있다. 위의 설명에서와 마찬가지로, 많은 다른 조합들, 예를 들어 LO 경로(812)의 3개 이상의 세그먼트들(832)과 2개 이상의 슬레이브 주파수 분할기(818b)가 가능하지만, 제 1 주파수 분할기(818a)는 마스터 주파수 분할기(818a)로 지칭될 것이고, 제 2 주파수 분할기(818b)는 슬레이브 주파수 분할기(818b)로 지칭될 것이다. 마스터 주파수 분할기(818a)와 슬레이브 주파수 분할기(818b)가 LO 신호를 수신(950)할 수 있다. 제 1 믹서(822a)가 제 1 믹싱된 출력을 생성하기 위해 마스터 주파수 분할기(818a)로부터의 출력과 입력 신호를 믹싱(952)할 수 있다. 예를 들어, 제 1 믹서(822a)는 기저대역 신호(114)를 생성하기 위해 수신기(100)에서 RF 신호(806a)와 마스터 주파수 분할기(818a)의 출력을 믹싱(952)할 수 있다. 대안으로, 제 1 믹서(822a)는 RF 신호(206)를 생성하기 위해 송신기(200)에서 기저대역 신호(214)와 마스터 주파수 분할기(818a)의 출력을 믹싱(952)할 수 있다. 제 2 믹서(822b)는 제 2 믹싱된 출력을 생성하기 위해 슬레이브 주파수 분할기(818b)로부터의 출력과 입력 신호를 믹싱(954)할 수 있다. 예를 들어, 제 2 믹서(822b)는 기저대역 신호(114)를 생성하기 위해 수신기(100)에서 RF 신호(806b)와 슬레이브 주파수 분할기(818b)의 출력을 믹싱(954)할 수 있다. 대안으로, 제 2 믹서(822b)는 RF 신호(206)를 생성하기 위해 송신기(200)에서 기저대역 신호(214)와 슬레이브 주파수 분할기(818b)의 출력을 믹싱(954)할 수 있다. 믹서들(822)은 수신기(100) 또는 송신기(200) 내의 변조/복조 프로세스의 일부일 수 있다.
제 2 믹싱된 출력은 제 1 믹싱된 출력과 동위상이 되도록 강제(956)될 수 있다. 이러한 강제(956)는 제어 모듈(840)에 의해 제어되는 교차 결합 스위치들(842)에 의해 수행될 수 있다. 교차 결합 스위치들(842)은 믹서들(822)의 입력들 또는 출력들 중 임의의 것에 배치될 수 있다. 제어 모듈(840)은 서로 다른 세그먼트들(832)에서의 신호들 사이의 임의의 위상 차들을 검출하도록 설계된 위상 검출기(838)로부터의 입력을 수신할 수 있다. 합산기(846)는 제 1 믹싱된 출력과 제 2 믹싱된 출력을 합산(958)할 수 있다. 즉, 제 1 세그먼트(832a)와 제 2 세그먼트(832b)의 동기화된 출력들이 합산(958)되어 LO 경로 출력(824)을 생성할 수 있다. 제 1 믹싱된 출력을 제 2 믹싱된 출력과 동위상이 되도록 강제(956)함으로써 2개의 세그먼트(832) 출력들이 본의 아니게 파괴적으로 합산되지 않을 수 있다.
위에서 설명된 도 9의 방법(900)은 도 10에 도시된 수단 및 기능 블록들(1000)에 대응하는 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들) 및/또는 모듈(들)에 의해 수행될 수 있다. 즉, 도 9에 나타낸 블록들(950 내지 958)은 도 10에 나타낸 수단 및 기능 블록들(1050 내지 1058)에 대응한다.
도 11은 동기화된 세그먼트들(1132a-b)로 완전히 분할된 LO 경로(1112)를 나타내는 다른 블록도이다. 도 11에 나타낸 입력 버퍼들(1116a-b), 주파수 분할기들(1118a-b), 출력 버퍼들(1120a-b), 믹서들(1122a-b), 합산기(1146), 저역 통과 필터(1148), 출력 필터(1149), 위상 검출기(1138), 제어 모듈(1140) 및 VCO 신호(1110)는 도 8에 나타낸 입력 버퍼들(816a-b), 주파수 분할기들(818a-b), 출력 버퍼들(820a-b), 믹서들(822a-b), 합산기(846), 저역 통과 필터(848), 출력 필터(849), 위상 검출기(838), 제어 모듈(840) 및 VCO 신호(810)와 비슷하게 동작할 수 있다. 그러나 이 구성에서, 교차 결합 스위치들(1142a-b)은 수신기(100)에 대한 RF 신호(1106a-b), 또는 송신기(200)에서 믹서(1122)에 입력되는 기저대역 신호(214) 상에 있을 수 있다. 즉, 극성은, 한다 하더라도, 믹서들(1122)로의 RF 입력 경로 상에서 전환될 수 있다. 이는 LO 경로 출력(1124)의 잡음 성능을 잠재적으로 저하시킬 수 있다.
도 12는 동기화된 세그먼트들(1232a-b)로 완전히 분할된 LO 경로(1212)를 나타내는 다른 블록도이다. 도 12에 나타낸 입력 버퍼들(1216a-b), 주파수 분할기들(1218a-b), 출력 버퍼들(1220a-b), 믹서들(1222a-b), RF 신호들(1206a-b), 합산기(1246), 저역 통과 필터(1248), 출력 필터(1249), 위상 검출기(1238), 제어 모듈(1240) 및 VCO 신호(1210)는 도 8에 나타낸 입력 버퍼들(816a-b), 주파수 분할기들(818a-b), 출력 버퍼들(820a-b), 믹서들(822a-b), RF 신호들(806a-b), 합산기(846), 저역 통과 필터(848), 출력 필터(849), 위상 검출기(838), 제어 모듈(840) 및 VCO 신호(810)와 비슷하게 동작할 수 있다. 그러나 이 구성에서, 교차 결합 스위치들(1242a-b)은 LO 경로(1212) 상에서 출력 버퍼들(1220) 또는 주파수 분할기들(1218) 뒤에 있을 수 있다. 즉, 극성은, 한다 하더라도, 믹서들(1222)로의 LO 입력 상에서 전환될 수 있다. 이는 또한 LO 경로 출력(1224)에서의 위상 잡음을 잠재적으로 저하시킬 수 있다. 더욱이, LO 경로(1212)는 교차 결합 스위치들(1142) 앞에 위상 검출기(1138)를 갖는 이전 구성들과 반대로, 교차 결합 스위치들(1242) 뒤에 위상 검출기(1238)를 포함할 수 있다.
도 13은 2개의 완전히 분할된 LO 경로 세그먼트들(832)을 동기화하기 위한 방법(1300)의 흐름도이다. 방법(1300)은 제어 모듈(840)에 의해 수행될 수 있다. 제어 모듈(840)은 턴 온된 마스터 주파수 분할기(818a)를 결정(1362)할 수 있다. 위에서 설명된 바와 같이, 마스터 주파수 분할기(818a)는 다음에 턴 온되는 임의의 다른 주파수 분할기들(818)에 의해 매칭되어야 하는 위상을 갖는 전원 공급된 분할기일 수 있는데, 즉 마스터 주파수 분할기(818a)는 턴 온할 첫 번째 분할기이다. 제어 모듈(840)은 또한 턴 온될 슬레이브 주파수 분할기(818b)를 결정(1366)할 수 있다. LO 경로(812)의 구성 및 원하는 동작 모드에 따라 둘 이상의 슬레이브 주파수 분할기(818b)가 존재할 수 있다. 제어 모듈(840)은 또한 마스터 주파수 분할기(818a) 출력과 슬레이브 주파수 분할기(818b) 출력 사이의 위상 차를 결정(1368)할 수 있다. 이는 위상 검출기(838)의 사용을 포함할 수 있다. 위상 검출기(838)는 마스터 주파수 분할기(818a)의 출력이나 출력 버퍼(820a)의 출력에서 마스터 주파수 분할기(818a)의 위상을 측정할 수 있다. 마찬가지로, 위상 검출기(838)는 슬레이브 주파수 분할기(818b)의 출력이나 출력 버퍼(820b)의 출력에서 슬레이브 주파수 분할기(818b)의 위상을 측정할 수 있다. 제어 모듈(840)은 또한, 위상 차가 180도에 가깝다면 교차 결합 스위치(842b)를 사용하여 슬레이브 주파수 분할기(818b)로부터의 출력의 위상을 반전(1370)시킬 수 있다. 위상 차는 5도의 오차를 갖는 180도 또는 0도, 예를 들어 175-185도 또는 355-5도일 수 있다. 따라서 마스터 주파수 분할기(818a)와 180도에 가깝게 위상 차이가 나는 슬레이브 주파수 분할기(818b)의 극성을 반전(1370)시키는 것은 세그먼트들(832)의 위상들을 동기화할 수 있다.
위에서 설명된 도 13의 방법(1300)은 도 14에 도시된 수단 및 기능 블록들(1400)에 대응하는 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들) 및/또는 모듈(들)에 의해 수행될 수 있다. 즉, 도 13에 나타낸 블록들(1362 내지 1370)은 도 14에 나타낸 수단 및 기능 블록들(1462 내지 1470)에 대응한다.
도 15는 무선 디바이스(1501) 내에 포함될 수 있는 특정 컴포넌트들을 나타낸다. 무선 디바이스(1501)는 모바일 디바이스 또는 기지국일 수 있다. 구체적으로, 무선 디바이스(1501)는 세그먼트들로 완전히 분할된 LO 경로(812)를 갖는, 도 1에 도시된 것과 같은 수신기(100) 및/또는 도 2에 도시된 송신기(200)를 포함하는 모바일 디바이스일 수 있다.
무선 디바이스(1501)는 프로세서(1503)를 포함한다. 프로세서(1503)는 범용 단일- 또는 다중-칩 마이크로프로세서(예를 들어, ARM), 특수 목적의 마이크로프로세서(예를 들어, 디지털 신호 프로세서(DSP: digital signal processor)), 마이크로컨트롤러, 프로그램 가능한 게이트 어레이 등일 수 있다. 프로세서(1503)는 중앙 처리 유닛(CPU: central processing unit)으로 지칭될 수 있다. 도 15의 무선 디바이스(1501)에는 단지 단일 프로세서(1503)가 도시되지만, 대안 구성에서는 프로세서들의 조합(예를 들어, ARM 및 DSP)이 사용될 수 있다.
무선 디바이스(1501)는 또한 메모리(1505)를 포함한다. 메모리(1505)는 전자 정보를 저장할 수 있는 임의의 전자 컴포넌트일 수 있다. 메모리(1505)는 이들의 조합을 포함하여, 랜덤 액세스 메모리(RAM: random access memory), 판독 전용 메모리(ROM: read only memory), 자기 디스크 저장 매체, 광학 저장 매체, RAM의 플래시 메모리 디바이스들, 프로세서에 포함된 내장 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들 등으로서 구현될 수 있다.
데이터(1507) 및 명령들(1509)이 메모리(1505)에 저장될 수 있다. 명령들(1509)은 본원에 개시된 방법들을 구현하도록 프로세서(1503)에 의해 실행 가능할 수 있다. 명령들(1509)의 실행은 메모리(1505)에 저장된 데이터(1507)의 사용을 수반할 수 있다.
무선 디바이스(1501)는 또한 무선 디바이스(1501)와 원격 위치 간의 신호들의 송신 및 수신을 가능하게 하기 위한 송신기(1511) 및 수신기(1513)를 포함할 수 있다. 송신기(1511)와 수신기(1513)는 총칭하여 트랜시버(1515)로 지칭될 수 있다. 안테나(1517)는 트랜시버(1515)에 전기적으로 연결될 수 있다. 무선 디바이스(1501)는 또한 (도시되지 않은) 다수의 송신기들, 다수의 수신기들, 다수의 트랜시버들 및/또는 다수의 안테나를 포함할 수 있다.
무선 디바이스(1501)의 다양한 컴포넌트들은 전력 버스, 제어 신호 버스, 상태 신호 버스, 데이터 버스 등을 포함할 수 있는 하나 이상의 버스들에 의해 함께 연결될 수 있다. 명확하게 하기 위해, 다양한 버스들은 도 15에서 버스 시스템(1519)으로서 도시된다.
상기 설명에서, 참조 번호들은 때로는 다양한 용어들과 관련하여 사용되었다. 용어가 참조 번호와 관련하여 사용되는 경우에, 이는 도면들 중 하나 이상에 도시된 특정 엘리먼트를 참조하기 위한 것이다. 용어가 참조 번호 없이 사용되는 경우, 이는 임의의 특정 도면에 대한 제한 없이 용어를 일반적으로 참조하기 위한 것이다.
"결정"이라는 용어는 광범위한 동작들을 포괄하며, 따라서 "결정"은 계산, 컴퓨팅, 처리, 유도, 연구, 조사(예를 들어, 테이블, 데이터베이스 또는 다른 데이터 구조의 조사), 확인 등을 포함할 수 있다. 또한, "결정"은 수신(예를 들어, 정보의 수신), 액세스(예를 들어, 메모리 내의 데이터에 액세스) 등을 포함할 수 있다. 또한, "결정"은 해결, 선택, 선출, 설정 등을 포함할 수 있다.
"기초로"라는 문구는 특별히 달리 명시되지 않는 한 "~만을 기초로"를 의미하는 것이 아니다. 즉, "기초로"라는 문구는 "~만을 기초로"와 "적어도 ~을 기초로"를 모두 설명한다.
"프로세서"라는 용어는 범용 프로세서, 중앙 처리 유닛(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로컨트롤러, 상태 머신 등을 포괄하는 것으로 넓게 해석되어야 한다. 일부 상황들에서, "프로세서"는 주문형 집적 회로(ASIC: application specific integrated circuit), 프로그램 가능 로직 디바이스(PLD: programmable logic device), 필드 프로그램 가능 게이트 어레이(FPGA: field programmable gate array) 등을 지칭할 수 있다. "프로세서"라는 용어는 처리 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 다수의 마이크로프로세서들, DSP 코어와 결합한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성을 지칭할 수 있다.
"메모리"라는 용어는 전자 정보를 저장할 수 있는 임의의 전자 컴포넌트를 포괄하는 것으로 넓게 해석되어야 한다. 메모리라는 용어는 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 비휘발성 랜덤 액세스 메모리(NVRAM: non-volatile random access memory), 프로그램 가능 판독 전용 메모리(PROM: programmable read-only memory), 소거 가능한 프로그램 가능 판독 전용 메모리(EPROM: erasable programmable read only memory), 전기적으로 소거 가능한 PROM(EEPROM: electrically erasable PROM), 플래시 메모리, 자기 또는 광 데이터 저장소, 레지스터 등과 같은 다양한 타입들의 프로세서 판독 가능 매체를 지칭할 수 있다. 프로세서가 메모리로부터 정보를 판독할 수 있고 그리고/또는 메모리에 정보를 기록할 수 있다면 메모리가 프로세서와 전자 통신한다고 한다. 프로세서에 통합된 메모리는 프로세서와 전자 통신한다.
"명령들" 및 "코드"라는 용어들은 임의의 타입의 컴퓨터 판독 가능 명령문(들)을 포함하는 것으로 넓게 해석되어야 한다. 예를 들어, "명령들" 및 "코드"라는 용어들은 하나 이상의 프로그램들, 루틴들, 서브루틴들, 함수들, 프로시저들 등을 지칭할 수 있다. "명령들" 및 "코드"는 단일 컴퓨터 판독 가능 명령문 또는 다수의 컴퓨터 판독 가능 명령문들을 포함할 수 있다.
여기서 설명된 기능들은 컴퓨터 판독 가능 매체 상의 하나 이상의 명령들로서 저장될 수 있다. "컴퓨터 판독 가능 매체"라는 용어는 컴퓨터에 의해 액세스 가능한 임의의 이용 가능 매체를 지칭한다. 한정이 아닌 예시로, 컴퓨터 판독 가능 매체는 RAM, ROM, EEPROM, CD-ROM이나 다른 광 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들이나 데이터 구조들의 형태로 원하는 프로그램 코드를 전달하거나 또는 저장하는데 사용될 수 있으며 컴퓨터에 의해 액세스 가능한 임의의 다른 매체를 포함할 수 있다. 여기서 사용된 것과 같은 디스크(disk 및 disc)는 콤팩트 디스크(CD: compact disc), 레이저 디스크(laser disc), 광 디스크(optical disc), 디지털 다기능 디스크(DVD: digital versatile disc), 플로피 디스크(floppy disk) 및 블루레이 디스크(Blu-ray
Figure pct00001
disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하는 반면, 디스크(disc)들은 데이터를 레이저들에 의해 광학적으로 재생한다.
소프트웨어나 명령들은 또한 전송 매체를 통해 전송될 수 있다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 꼬임 쌍선, 디지털 가입자 회선(DSL: digital subscriber line), 또는 적외선, 라디오 및 초고주파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송된다면, 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL, 또는 적외선, 라디오 및 초고주파와 같은 무선 기술들이 전송 매체의 정의에 포함된다.
본원에 개시된 방법들은 설명된 방법을 달성하기 위한 하나 이상의 단계들 또는 동작들을 포함한다. 방법 단계들 및/또는 동작들은 청구항들의 범위를 벗어나지 않고 서로 교환될 수 있다. 즉, 설명되고 있는 방법의 적절한 동작을 위해 단계들 또는 동작들의 특정 순서가 요구되지 않는 한, 특정 단계들 및/또는 동작들의 순서 및/또는 사용은 청구항들의 범위를 벗어나지 않고 변경될 수 있다.
또한, 도 9 및 도 13에 의해 설명된 것들과 같이, 여기서 설명된 방법들 및 기술들을 수행하기 위한 모듈들 및/또는 다른 적절한 수단은 디바이스에 의해 다운로드될 수 있고 그리고/또는 달리 얻어질 수 있다는 것이 인식되어야 한다. 예를 들어, 디바이스는 서버에 연결되어 여기서 설명된 방법들을 수행하기 위한 수단의 전달을 용이하게 할 수 있다. 대안으로, 여기서 설명된 다양한 방법들은 디바이스가 저장 수단을 디바이스에 연결 또는 제공할 때 다양한 방법들을 얻을 수 있도록, 저장 수단(예를 들어, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 콤팩트 디스크(CD)나 플로피 디스크 등과 같은 물리적 저장 매체 등)을 통해 제공될 수 있다. 더욱이, 여기서 설명된 방법들 및 기술들을 제공하기 위한 임의의 다른 적당한 기술이 이용될 수 있다.
청구항들은 상기에 예시된 정확한 구성 및 컴포넌트들로 한정되는 것은 아님이 이해되어야 한다. 여기서 설명된 시스템들, 방법들 및 장치들의 배치, 동작 및 세부항목들에 대해 청구항들의 범위를 벗어나지 않으면서 다양한 변형들, 변경들 및 개조들이 이루어질 수 있다.

Claims (34)

  1. 로컬 오실레이터(LO: local oscillator) 경로에서의 평균 전류 소비를 줄이기 위한 방법으로서,
    마스터(master) 주파수 분할기 및 슬레이브(slave) 주파수 분할기에서 LO 신호를 수신하는 단계;
    제 1 믹싱된(mixed) 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력과 입력 신호를 믹싱하는 단계;
    제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력과 상기 입력 신호를 믹싱하는 단계; 및
    상기 제 2 믹싱된 출력을 상기 제 1 믹싱된 출력과 동위상이 되도록 강제하는 단계를 포함하는,
    평균 전류 소비를 줄이기 위한 방법.
  2. 제 1 항에 있어서,
    상기 강제하는 단계는,
    상기 마스터 주파수 분할기로부터의 출력과 상기 슬레이브 주파수 분할기로부터의 출력 간의 위상 차를 결정하는 단계; 및
    위상 차가 존재하는 경우에 교차 결합(cross-coupled) 스위치를 이용하여 상기 슬레이브 주파수 분할기의 위상을 반전시키는 단계를 포함하는,
    평균 전류 소비를 줄이기 위한 방법.
  3. 제 2 항에 있어서,
    상기 반전시키는 단계는 상기 슬레이브 주파수 분할기로부터의 출력을 반전시키는 단계를 포함하는,
    평균 전류 소비를 줄이기 위한 방법.
  4. 제 2 항에 있어서,
    상기 반전시키는 단계는 상기 제 2 믹싱된 출력을 반전시키는 단계를 포함하는,
    평균 전류 소비를 줄이기 위한 방법.
  5. 제 2 항에 있어서,
    상기 반전시키는 단계는 상기 입력 신호가 상기 슬레이브 주파수 분할기로부터의 출력과 믹싱되기 전에 상기 입력 신호를 반전시키는 단계를 포함하는,
    평균 전류 소비를 줄이기 위한 방법.
  6. 제 1 항에 있어서,
    상기 제 1 믹싱된 출력과 상기 제 2 믹싱된 출력을 합산하는 단계를 더 포함하는,
    평균 전류 소비를 줄이기 위한 방법.
  7. 제 1 항에 있어서,
    상기 입력 신호는 무선 주파수 신호이고, 상기 제 1 믹싱된 출력 및 상기 제 2 믹싱된 출력은 기저대역 신호들인,
    평균 전류 소비를 줄이기 위한 방법.
  8. 제 1 항에 있어서,
    상기 입력 신호는 기저대역 신호이고, 상기 제 1 믹싱된 출력 및 상기 제 2 믹싱된 출력은 무선 주파수 신호들인,
    평균 전류 소비를 줄이기 위한 방법.
  9. 제 1 항에 있어서,
    상기 로컬 오실레이터(LO) 신호는 전압 제어 오실레이터(VCO: voltage controlled oscillator)에 의해 생성되는,
    평균 전류 소비를 줄이기 위한 방법.
  10. 제 1 항에 있어서,
    상기 마스터 주파수 분할기로부터의 출력은 제 1 출력 버퍼에 의해 버퍼링되었고, 상기 슬레이브 주파수 분할기로부터의 출력은 제 2 출력 버퍼에 의해 버퍼링된,
    평균 전류 소비를 줄이기 위한 방법.
  11. 제 1 항에 있어서,
    상기 슬레이브 주파수 분할기는 상기 로컬 오실레이터(LO) 경로에 대한 이득 요건들의 변화에 응답하여 전원이 공급되는,
    평균 전류 소비를 줄이기 위한 방법.
  12. 완전히 분할된 로컬 오실레이터(LO) 경로로서,
    LO 신호를 수신하도록 구성된, 마스터 주파수 분할기 및 슬레이브 주파수 분할기;
    제 1 믹싱된 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력과 입력 신호를 믹싱하도록 구성된 제 1 믹서;
    제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력과 상기 입력 신호를 믹싱하도록 구성된 제 2 믹서; 및
    상기 제 2 믹싱된 출력을 상기 제 1 믹싱된 출력과 동위상이 되도록 강제하도록 구성된 제어 모듈을 포함하는,
    로컬 오실레이터(LO) 경로.
  13. 제 12 항에 있어서,
    상기 마스터 주파수 분할기로부터의 출력과 상기 슬레이브 주파수 분할기로부터의 출력 간의 위상 차를 결정하도록 구성된 위상 검출기; 및
    위상 차가 존재하는 경우에 상기 슬레이브 주파수 분할기의 위상을 반전시키도록 구성된 교차 결합 스위치를 더 포함하는,
    로컬 오실레이터(LO) 경로.
  14. 제 13 항에 있어서,
    상기 교차 결합 스위치는 상기 슬레이브 주파수 분할기로부터의 출력을 반전시키도록 추가로 구성되는,
    로컬 오실레이터(LO) 경로.
  15. 제 13 항에 있어서,
    상기 교차 결합 스위치는 상기 제 2 믹싱된 출력을 반전시키도록 추가로 구성되는,
    로컬 오실레이터(LO) 경로.
  16. 제 12 항에 있어서,
    상기 교차 결합 스위치는 상기 입력 신호가 상기 슬레이브 주파수 분할기로부터의 출력과 믹싱되기 전에 상기 입력 신호를 반전시키도록 추가로 구성되는,
    로컬 오실레이터(LO) 경로.
  17. 제 12 항에 있어서,
    상기 제 1 믹싱된 출력과 상기 제 2 믹싱된 출력을 합산하도록 구성된 합산기를 더 포함하는,
    로컬 오실레이터(LO) 경로.
  18. 제 12 항에 있어서,
    상기 입력 신호는 무선 주파수 신호이고, 상기 제 1 믹싱된 출력 및 상기 제 2 믹싱된 출력은 기저대역 신호들인,
    로컬 오실레이터(LO) 경로.
  19. 제 12 항에 있어서,
    상기 입력 신호는 기저대역 신호이고, 상기 제 1 믹싱된 출력 및 상기 제 2 믹싱된 출력은 무선 주파수 신호들인,
    로컬 오실레이터(LO) 경로.
  20. 제 12 항에 있어서,
    상기 LO 신호를 생성하도록 구성된 전압 제어 오실레이터(VCO)를 더 포함하는,
    로컬 오실레이터(LO) 경로.
  21. 제 12 항에 있어서,
    상기 마스터 주파수 분할기로부터의 출력을 버퍼링하도록 구성된 제 1 출력 버퍼 및 상기 슬레이브 주파수 분할기로부터의 출력을 버퍼링하도록 구성된 제 2 출력 버퍼를 더 포함하는,
    로컬 오실레이터(LO) 경로.
  22. 제 12 항에 있어서,
    상기 슬레이브 주파수 분할기는 상기 LO 경로에 대한 이득 요건들의 변화에 응답하여 전원이 공급되는,
    로컬 오실레이터(LO) 경로.
  23. 완전히 분할된 로컬 오실레이터(LO) 경로로서,
    마스터 주파수 분할기 및 슬레이브 주파수 분할기에서 LO 신호를 수신하기 위한 수단;
    제 1 믹싱된 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력과 입력 신호를 믹싱하기 위한 수단;
    제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력과 상기 입력 신호를 믹싱하기 위한 수단; 및
    상기 제 2 믹싱된 출력을 상기 제 1 믹싱된 출력과 동위상이 되도록 강제하기 위한 수단을 포함하는,
    로컬 오실레이터(LO) 경로.
  24. 제 23 항에 있어서,
    상기 마스터 주파수 분할기로부터의 출력과 상기 슬레이브 주파수 분할기로부터의 출력 간의 위상 차를 결정하기 위한 수단; 및
    위상 차가 존재하는 경우에 교차 결합 스위치를 이용하여 상기 슬레이브 주파수 분할기의 위상을 반전시키기 위한 수단을 더 포함하는,
    로컬 오실레이터(LO) 경로.
  25. 제 24 항에 있어서,
    상기 반전시키기 위한 수단은 상기 슬레이브 주파수 분할기로부터의 출력을 반전시키기 위한 수단을 포함하는,
    로컬 오실레이터(LO) 경로.
  26. 제 24 항에 있어서,
    상기 반전시키기 위한 수단은 상기 제 2 믹싱된 출력을 반전시키기 위한 수단을 포함하는,
    로컬 오실레이터(LO) 경로.
  27. 제 24 항에 있어서,
    상기 반전시키기 위한 수단은 상기 입력 신호가 상기 슬레이브 주파수 분할기로부터의 출력과 믹싱되기 전에 상기 입력 신호를 반전시키기 위한 수단을 포함하는,
    로컬 오실레이터(LO) 경로.
  28. 제 23 항에 있어서,
    상기 슬레이브 주파수 분할기는 상기 LO 경로에 대한 이득 요건들의 변화에 응답하여 전원이 공급되는,
    로컬 오실레이터(LO) 경로.
  29. 컴퓨터 실행 가능 명령들로 인코딩된 컴퓨터 판독 가능 매체로서,
    상기 컴퓨터 실행 가능 명령들의 실행은,
    마스터 주파수 분할기 및 슬레이브 주파수 분할기에서 LO 신호를 수신하고;
    제 1 믹싱된 출력을 생성하기 위해 상기 마스터 주파수 분할기로부터의 출력과 입력 신호를 믹싱하고;
    제 2 믹싱된 출력을 생성하기 위해 상기 슬레이브 주파수 분할기로부터의 출력과 상기 입력 신호를 믹싱하고; 그리고
    상기 제 2 믹싱된 출력을 상기 제 1 믹싱된 출력과 동위상이 되도록 강제하기 위한 것인,
    컴퓨터 판독 가능 매체.
  30. 제 29 항에 있어서,
    상기 마스터 주파수 분할기로부터의 출력과 상기 슬레이브 주파수 분할기로부터의 출력 간의 위상 차를 결정하고; 그리고
    위상 차가 존재하는 경우에 교차 결합 스위치를 이용하여 상기 슬레이브 주파수 분할기의 위상을 반전시키기 위한
    컴퓨터 실행 가능 명령들을 더 포함하는,
    컴퓨터 판독 가능 매체.
  31. 제 29 항에 있어서,
    상기 반전시키기 위한 명령들은 상기 슬레이브 주파수 분할기로부터의 출력을 반전시키기 위한 명령들을 포함하는,
    컴퓨터 판독 가능 매체.
  32. 제 29 항에 있어서,
    상기 반전시키기 위한 명령들은 상기 제 2 믹싱된 출력을 반전시키기 위한 명령들을 포함하는,
    컴퓨터 판독 가능 매체.
  33. 제 29 항에 있어서,
    상기 반전시키기 위한 명령들은 상기 입력 신호가 상기 슬레이브 주파수 분할기로부터의 출력과 믹싱되기 전에 상기 입력 신호를 반전시키기 위한 명령들을 포함하는,
    컴퓨터 판독 가능 매체.
  34. 제 29 항에 있어서,
    상기 슬레이브 주파수 분할기는 상기 LO 경로에 대한 이득 요건들의 변화에 응답하여 전원이 공급되는,
    컴퓨터 판독 가능 매체.
KR1020127004137A 2009-07-16 2010-07-15 로컬 오실레이터 경로에서의 평균 전류 소비를 줄이기 위한 시스템들 및 방법들 KR101403970B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22616509P 2009-07-16 2009-07-16
US61/226,165 2009-07-16
US12/724,337 2010-03-15
US12/724,337 US8791740B2 (en) 2009-07-16 2010-03-15 Systems and methods for reducing average current consumption in a local oscillator path
PCT/US2010/042193 WO2011009001A2 (en) 2009-07-16 2010-07-15 Systems and methods for reducing average current consumption in a local oscillator path

Publications (2)

Publication Number Publication Date
KR20120038499A true KR20120038499A (ko) 2012-04-23
KR101403970B1 KR101403970B1 (ko) 2014-06-09

Family

ID=43450220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004137A KR101403970B1 (ko) 2009-07-16 2010-07-15 로컬 오실레이터 경로에서의 평균 전류 소비를 줄이기 위한 시스템들 및 방법들

Country Status (6)

Country Link
US (1) US8791740B2 (ko)
EP (1) EP2454817B1 (ko)
JP (1) JP5524333B2 (ko)
KR (1) KR101403970B1 (ko)
CN (1) CN102474289B (ko)
WO (1) WO2011009001A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
KR101797695B1 (ko) 2010-07-29 2017-11-14 마벨 월드 트레이드 리미티드 모듈식 주파수 분할기 및 혼합기 구성
US9325541B2 (en) 2010-07-29 2016-04-26 Marvell World Trade Ltd. Modular frequency divider with switch configuration to reduce parasitic capacitance
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
JP5616305B2 (ja) * 2011-08-22 2014-10-29 旭化成エレクトロニクス株式会社 送信器
IN2014CN03997A (ko) * 2011-10-28 2015-09-04 Koninkl Philips Nv
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
JP5602791B2 (ja) * 2012-06-07 2014-10-08 旭化成エレクトロニクス株式会社 送信器
WO2014056836A1 (en) * 2012-10-12 2014-04-17 National Instruments Ireland Resources Limited System and method for calibrating and synchronizing a receiver
WO2014188362A2 (en) * 2013-05-22 2014-11-27 Marvell World Trade Ltd. Modular frequency divider with switch configuration to reduce parasitic capacitance
US9356768B2 (en) 2014-09-24 2016-05-31 Qualcomm Incorporated Phase detecting circuit for interchain local oscillator (LO) divider phase alignment
US9356769B2 (en) 2014-09-24 2016-05-31 Qualcomm Incorporated Synchronous reset and phase detecting for interchain local oscillator (LO) divider phase alignment
US9712113B2 (en) 2015-12-01 2017-07-18 Analog Devices Global Local oscillator paths
US9755678B2 (en) 2015-12-01 2017-09-05 Analog Devices Global Low noise transconductance amplifiers
US10847879B2 (en) * 2016-03-11 2020-11-24 Huawei Technologies Canada Co., Ltd. Antenna array structures for half-duplex and full-duplex multiple-input and multiple-output systems
US10326460B2 (en) 2017-01-19 2019-06-18 Samsung Electronics Co., Ltd. Wide-range local oscillator (LO) generators and apparatuses including the same

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061882A (en) 1976-08-13 1977-12-06 Quadracast Systems, Inc. Quadrature multiplying four-channel demodulator
US4333020A (en) 1979-05-23 1982-06-01 Motorola, Inc. MOS Latch circuit
FR2548487B1 (fr) 1983-06-29 1985-10-25 Labo Electronique Physique Diviseur de frequence par deux
US4555777A (en) 1984-08-14 1985-11-26 Texas Instruments Incorporated Sense amplifier circuit for dynamic read/write memory
US4716320A (en) 1986-06-20 1987-12-29 Texas Instruments Incorporated CMOS sense amplifier with isolated sensing nodes
JPH0194723A (ja) 1987-10-06 1989-04-13 Nec Corp デイジタル信号の分周装置
JPH01314013A (ja) 1988-06-11 1989-12-19 Sony Corp デューティ可変回路
US4959557A (en) 1989-05-18 1990-09-25 Compaq Computer Corporation Negative feedback circuit to control the duty cycle of a logic system clock
US4995589A (en) 1990-01-29 1991-02-26 Sequioa Controls Company, Ltd. Bellows valve
JP2687655B2 (ja) 1990-03-13 1997-12-08 日本電気株式会社 フリップフロップ回路
US5103114A (en) 1990-03-19 1992-04-07 Apple Computer, Inc. Circuit technique for creating predetermined duty cycle
US5103144A (en) 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
JPH04152711A (ja) 1990-10-16 1992-05-26 Nec Corp 電圧制御発振回路
US5097157A (en) 1990-11-01 1992-03-17 Hewlett-Packard Company Fast cmos bus receiver for detecting low voltage swings
AU9179691A (en) 1990-12-21 1992-07-22 Motorola, Inc. Apparatus and method for generating quadrature signals
US5103116A (en) 1991-04-15 1992-04-07 California Institute Of Technology CMOS single phase registers
US5192875A (en) 1991-11-04 1993-03-09 Motorola, Inc. Analog frequency divider utilizing two amplifiers and a LC resonant circuit
US5375258A (en) 1992-12-07 1994-12-20 Motorola, Inc. Circuit for generating signals in phase quadrature and associated method therefor
US8089323B2 (en) 2006-08-05 2012-01-03 Min Ming Tarng Green technology: green circuit and device designs of green chip
EP0637134B1 (en) 1993-07-30 1998-09-23 STMicroelectronics, Inc. Inverter with variable impedance delay element
US5477180A (en) 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal
JP2002515190A (ja) 1994-12-30 2002-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 正確な直角信号を発生する回路及び方法
JP3642079B2 (ja) 1995-02-13 2005-04-27 直 柴田 半導体集積回路
US5534803A (en) 1995-04-12 1996-07-09 International Business Machines Corporation Process insensitive off-chip driver
JPH09153741A (ja) 1995-09-13 1997-06-10 Fujitsu Ltd 変調器、間接変調型変調器、及び周波数逓倍器
KR100466457B1 (ko) 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
JP3550868B2 (ja) 1996-04-16 2004-08-04 株式会社日立製作所 可変遅延回路
TW325608B (en) 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
CA2224767A1 (en) 1996-12-31 1998-06-30 Huang Chaogang Variable cmos vernier delay
JP3856892B2 (ja) 1997-03-03 2006-12-13 日本電信電話株式会社 自己同期型パイプラインデータパス回路および非同期信号制御回路
JP3114649B2 (ja) 1997-04-18 2000-12-04 日本電気株式会社 ラッチ回路
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
WO1999012259A2 (en) 1997-09-05 1999-03-11 Rambus Incorporated Duty cycle correction circuit using two differential amplifiers
US5983082A (en) 1997-10-31 1999-11-09 Motorola, Inc. Phase quadrature signal generator having a variable phase shift network
US6014047A (en) 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
JP3653170B2 (ja) 1998-01-27 2005-05-25 三菱電機株式会社 ラッチ回路およびフリップフロップ回路
JP3510507B2 (ja) 1998-11-27 2004-03-29 Ｎｅｃマイクロシステム株式会社 ラッチ回路
JP4030213B2 (ja) 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
TW420452U (en) 1999-02-23 2001-01-21 Silicon Integrated Sys Corp Bi-directional edge triggered flip-flop
JP3251260B2 (ja) 1999-04-07 2002-01-28 エヌイーシーマイクロシステム株式会社 スルーレート検知回路及び半導体集積回路装置
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
JP4146965B2 (ja) 1999-05-17 2008-09-10 株式会社アドバンテスト 遅延信号生成装置および半導体試験装置
US6188291B1 (en) 1999-06-30 2001-02-13 Lucent Technologies, Inc. Injection locked multi-phase signal generator
US6166571A (en) 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit
US6191629B1 (en) 1999-09-27 2001-02-20 Conexant Systems, Inc. Interlaced master-slave ECL D flip-flop
US6417711B2 (en) 1999-10-19 2002-07-09 Honeywell Inc. High speed latch and flip-flop
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6674772B1 (en) 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
JP2001245007A (ja) 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
JP2001313228A (ja) 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 積層体の製造方法及び製造装置
JP2001312328A (ja) 2000-04-28 2001-11-09 Mitsubishi Electric Corp クロック信号生成回路
JP2002043900A (ja) 2000-07-24 2002-02-08 Kenwood Corp スライス回路
JP3641782B2 (ja) 2000-08-16 2005-04-27 日本電信電話株式会社 クロック逓倍回路
US6320438B1 (en) 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop
US6674998B2 (en) 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
JP3636657B2 (ja) 2000-12-21 2005-04-06 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
FI111489B (fi) 2000-12-22 2003-07-31 Iws Int Oy Valinnaisella lähtöjännitteellä toimiva älykäs virranjakelujärjestelmä
US6462585B1 (en) 2001-02-20 2002-10-08 International Business Machines Corporation High performance CPL double-gate latch
US6661269B2 (en) 2001-02-23 2003-12-09 Intel Corporation Selectively combining signals to produce desired output signal
US6542015B2 (en) 2001-03-28 2003-04-01 Texas Instruments Incorporated Duty cycle correction circuit and apparatus and method employing same
US6535725B2 (en) 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
US6433589B1 (en) 2001-04-12 2002-08-13 International Business Machines Corporation Sense amplifier and method for sensing signals in a silicon-on-insulator integrated circuit
US6426660B1 (en) 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
JP2003101397A (ja) 2001-09-25 2003-04-04 Toshiba Corp 半導体セル
US6904538B2 (en) * 2001-11-20 2005-06-07 Agere Systems Inc. System and method for differential data detection
US6737927B2 (en) 2001-12-04 2004-05-18 Via Technologies, Inc. Duty cycle correction circuit for use with frequency synthesizer
US6593789B2 (en) 2001-12-14 2003-07-15 International Business Machines Corporation Precise and programmable duty cycle generator
KR100441463B1 (ko) 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US7110469B2 (en) 2002-03-08 2006-09-19 Broadcom Corporation Self-calibrating direct conversion transmitter
JP3649194B2 (ja) 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
CA2375291C (en) 2002-03-08 2005-05-17 Sirific Wireless Corporation Generation of virtual local oscillator inputs for use in direct conversion radio systems
JP2003298441A (ja) 2002-04-01 2003-10-17 Hitachi Ltd 低消費電力受信装置
US7116729B2 (en) 2002-04-29 2006-10-03 Broadcom Corporation Trimming of local oscillation in an integrated circuit radio
WO2003107536A2 (en) 2002-06-17 2003-12-24 California Institute Of Technology Self-dividing oscillators
KR100475736B1 (ko) 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
US20040036541A1 (en) 2002-08-26 2004-02-26 Fang Sher Jiun Differential CMOS latch and digital quadrature LO generator using same
US6667703B1 (en) 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
TWI283515B (en) 2002-10-02 2007-07-01 Via Tech Inc Method and device for adjusting reference level
KR100486268B1 (ko) 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
US6967514B2 (en) 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
CN1209875C (zh) 2002-10-30 2005-07-06 威盛电子股份有限公司 可调整占空比的缓冲器及其操作方法
EP1416691B1 (en) 2002-11-04 2006-03-22 Sony Deutschland GmbH I/Q imbalance correction in a quadrature transceiver
US7027793B2 (en) 2002-11-15 2006-04-11 Qualcomm Incorporated Direct conversion with variable amplitude LO signals
TW586263B (en) 2003-01-29 2004-05-01 Mediatek Inc Analog demodulator in a low-IF receiver
JP3906173B2 (ja) 2003-03-17 2007-04-18 松下電器産業株式会社 可変利得増幅回路
CN1720621A (zh) 2003-04-11 2006-01-11 国际商业机器公司 可编程半导体器件
US6836240B1 (en) 2003-05-13 2004-12-28 Sandia Corporation Waveform synthesis for imaging and ranging applications
US7099643B2 (en) 2003-05-27 2006-08-29 Broadcom Corporation Analog open-loop VCO calibration method
US7307461B2 (en) 2003-09-12 2007-12-11 Rambus Inc. System and method for adaptive duty cycle optimization
JP4319502B2 (ja) 2003-10-01 2009-08-26 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
KR100545148B1 (ko) 2003-12-09 2006-01-26 삼성전자주식회사 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법
US6933759B1 (en) 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
ITVA20040005A1 (it) 2004-02-06 2004-05-06 St Microelectronics Sa Rete di attenuazione variabile
TWI288531B (en) 2004-02-26 2007-10-11 Mediatek Inc Phase locked loop for generating an output signal
US7474715B1 (en) 2004-05-27 2009-01-06 Rf Micro Devices, Inc. Variable load circuit for reducing quadrature phase error
US7075377B2 (en) 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector
ATE394830T1 (de) 2004-07-06 2008-05-15 Acp Advanced Circuit Pursuit A Symmetrischer mischer mit fets
JP2004336822A (ja) 2004-08-06 2004-11-25 Toshiba Corp 無線機
KR100551478B1 (ko) * 2004-08-13 2006-02-14 삼성전자주식회사 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
US7457605B2 (en) 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
US7616938B2 (en) 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
US7266707B2 (en) 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit
JP4642417B2 (ja) 2004-09-16 2011-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
GB0420842D0 (en) * 2004-09-20 2004-10-20 Frontier Silicon Ltd Low intermediate frequency (if) radio receiver circuits
US20090184741A1 (en) 2004-09-21 2009-07-23 Masakatsu Suda Delay lock loop circuit, phase lock loop circuit, timing generator, semiconductor tester and semiconductor integrated circuit
US8144806B2 (en) 2004-09-27 2012-03-27 Marvell International Ltd. Device, system and method of I/Q mismatch correction
JP4335113B2 (ja) 2004-10-14 2009-09-30 パナソニック株式会社 Ｄｃオフセットキャリブレーションシステム
JP3954059B2 (ja) 2004-10-21 2007-08-08 シャープ株式会社 発振器、通信装置
US7102417B2 (en) 2004-11-05 2006-09-05 International Business Machines Corporation Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit
DE102004058300B4 (de) 2004-12-02 2016-09-15 Austriamicrosystems Ag Schaltungsanordnung zur Erzeugung eines komplexen Signals und Verwendung in einem Hochfrequenz-Sender oder -Empfänger
US7233211B2 (en) 2004-12-06 2007-06-19 Broadcom Corporation Method to improve high frequency divider bandwidth coverage
US7521976B1 (en) 2004-12-08 2009-04-21 Nanoamp Solutions, Inc. Low power high speed latch for a prescaler divider
JP2006173897A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 直接直交復調器及び無線通信装置
JP4152969B2 (ja) 2005-01-07 2008-09-17 富士通株式会社 ラッチ回路および４相クロック発生器
US7123103B1 (en) 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
JP4492415B2 (ja) 2005-04-04 2010-06-30 株式会社豊田自動織機 オフセット調整回路
US7323944B2 (en) 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
JP2006314029A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 無線通信用半導体集積回路装置
JP4696701B2 (ja) 2005-06-07 2011-06-08 ソニー株式会社 抵抗回路
CN101213749A (zh) 2005-06-30 2008-07-02 皇家飞利浦电子股份有限公司 多位可编程分频器
FI20055401A0 (fi) 2005-07-11 2005-07-11 Nokia Corp Parannuksia integroituihin RF-piireihin
CN100465822C (zh) 2005-07-27 2009-03-04 卡西欧计算机株式会社 电波接收装置、电波接收电路及电波表
GB2429351B (en) 2005-08-17 2009-07-08 Wolfson Microelectronics Plc Feedback controller for PWM amplifier
JP2007102483A (ja) 2005-10-04 2007-04-19 Toshiba Corp 半導体集積回路
GB0522477D0 (en) 2005-11-03 2005-12-14 Analog Devices Inc Modulator
US7554380B2 (en) 2005-12-12 2009-06-30 Icera Canada ULC System for reducing second order intermodulation products from differential circuits
KR100701704B1 (ko) 2006-01-12 2007-03-29 주식회사 하이닉스반도체 듀티 교정 회로
US7315220B1 (en) 2006-01-27 2008-01-01 Xilinx, Inc. Voltage controlled oscillator
KR100889742B1 (ko) 2006-02-08 2009-03-24 한국전자통신연구원 Ｉ/ｑ 변조 장치 및 방법
US7336114B2 (en) 2006-04-05 2008-02-26 Wionics Research High-speed latching technique and application to frequency dividers
JP2007281139A (ja) 2006-04-05 2007-10-25 Toshiba Corp 温度制御システム
US7587190B2 (en) 2006-05-08 2009-09-08 Texas Instruments Incorporated Systems and methods for low power clock generation
US7501851B2 (en) 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7603094B2 (en) 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
FI125577B (en) 2006-06-22 2015-11-30 Wärtsilä Finland Oy A method for handling a crankshaft
JP2008011132A (ja) 2006-06-29 2008-01-17 Nec Electronics Corp ９０度移相器
US7352229B1 (en) 2006-07-10 2008-04-01 Altera Corporation Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
KR100861919B1 (ko) 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
KR100791934B1 (ko) 2006-07-24 2008-01-04 삼성전자주식회사 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
US7609090B2 (en) 2006-08-23 2009-10-27 Stmicroelectronics Pvt. Ltd. High speed level shifter
JP2008054134A (ja) 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リング発振器及びそれを備えた半導体集積回路及び電子機器
TWI326979B (en) 2006-10-23 2010-07-01 Univ Nat Taiwan Science Tech Back gate coupled voltage control oscillator
US7996584B2 (en) 2006-11-02 2011-08-09 Redmere Technology Ltd. Programmable cable with deskew and performance analysis circuits
JP4773318B2 (ja) 2006-11-13 2011-09-14 日本無線株式会社 ダイレクトコンバージョン復調器のローカル周波数信号検出回路
KR100824785B1 (ko) 2006-11-22 2008-04-24 삼성전자주식회사 아이피투 교정기 및 아이피투 교정방법
US7773968B2 (en) 2006-11-30 2010-08-10 Silicon Laboratories, Inc. Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures
US20080180139A1 (en) 2007-01-29 2008-07-31 International Business Machines Corporation Cmos differential rail-to-rail latch circuits
JP5086660B2 (ja) 2007-02-27 2012-11-28 株式会社日立製作所 論理回路
JP4241847B2 (ja) 2007-03-15 2009-03-18 セイコーエプソン株式会社 テレビ接続検出装置および画像表示装置
TW200840226A (en) 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
WO2009008445A1 (ja) 2007-07-10 2009-01-15 Nec Corporation 信号処理装置及び信号処理方法
TWI339505B (en) 2007-08-01 2011-03-21 Univ Nat Taiwan Science Tech Injection-locked frequency divider
KR101134331B1 (ko) 2007-09-14 2012-04-13 퀄컴 인코포레이티드 조정가능한 사이즈를 갖는 국부 발진기 버퍼 및 믹서
US7941115B2 (en) 2007-09-14 2011-05-10 Qualcomm Incorporated Mixer with high output power accuracy and low local oscillator leakage
TWI348281B (en) 2007-10-18 2011-09-01 Univ Nat Taiwan Direct injection locked frequency divider circuit with inductive-coupling feedback
US20090108885A1 (en) 2007-10-31 2009-04-30 International Business Machines Corporation Design structure for CMOS differential rail-to-rail latch circuits
US7821315B2 (en) 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit
US20090131006A1 (en) 2007-11-20 2009-05-21 Mediatek Inc. Apparatus, integrated circuit, and method of compensating iq phase mismatch
JP4982350B2 (ja) 2007-12-17 2012-07-25 ルネサスエレクトロニクス株式会社 送受信機
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
TWI348280B (en) 2008-01-21 2011-09-01 Univ Nat Taiwan Dual injection locked frequency dividing circuit
KR101533679B1 (ko) * 2008-03-11 2015-07-03 삼성전자주식회사 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로
US7965111B2 (en) 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
TWI369878B (en) 2008-06-16 2012-08-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing i/q mismatch
JP5515240B2 (ja) 2008-06-20 2014-06-11 凸版印刷株式会社 半導体装置
US8095103B2 (en) 2008-08-01 2012-01-10 Qualcomm Incorporated Upconverter and downconverter with switched transconductance and LO masking
US7808329B2 (en) 2008-08-07 2010-10-05 Agere Systems Inc. Methods and apparatus for improved phase linearity in a multi-phase based clock/timing recovery system
US7932844B1 (en) 2008-08-19 2011-04-26 Marvell International Ltd. Circuits and methods for calibrating a frequency response of a filter
US7683682B1 (en) 2008-08-28 2010-03-23 Korea Electronics Technology Institute Frequency divider for wireless communication system and driving method thereof
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8031019B2 (en) 2009-02-02 2011-10-04 Qualcomm Incorporated Integrated voltage-controlled oscillator circuits
JP5235746B2 (ja) 2009-03-25 2013-07-10 三洋電機株式会社 画像送信装置、およびそれを搭載した撮像装置
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8212592B2 (en) 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers
US8487670B2 (en) 2009-09-03 2013-07-16 Qualcomm, Incorporated Divide-by-two injection-locked ring oscillator circuit
KR20110034433A (ko) 2009-09-28 2011-04-05 삼성전자주식회사 Ｉ/ｑ 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템
US8164361B2 (en) 2009-12-08 2012-04-24 Qualcomm Incorporated Low power complementary logic latch and RF divider
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider

Also Published As

Publication number Publication date
WO2011009001A2 (en) 2011-01-20
JP5524333B2 (ja) 2014-06-18
JP2012533942A (ja) 2012-12-27
US20110012648A1 (en) 2011-01-20
EP2454817A2 (en) 2012-05-23
CN102474289B (zh) 2014-08-06
EP2454817B1 (en) 2016-03-02
US8791740B2 (en) 2014-07-29
CN102474289A (zh) 2012-05-23
KR101403970B1 (ko) 2014-06-09
WO2011009001A3 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
EP2454817B1 (en) Systems and methods for reducing average current consumption in a local oscillator path
US8487670B2 (en) Divide-by-two injection-locked ring oscillator circuit
JP5749301B2 (ja) ダイナミックバイアスを有するｒｆバッファ回路
US8570076B2 (en) Parallel path frequency divider circuit
US8344765B2 (en) Frequency divider with a configurable dividing ratio
US8212592B2 (en) Dynamic limiters for frequency dividers
US8847638B2 (en) High speed divide-by-two circuit
US9772651B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal
US9014648B2 (en) Diversity receiver with shared local oscillator signal in diversity mode
KR101309856B1 (ko) 자체 진단 트랜스시버 아키텍처 및 관련된 방법
US9966965B2 (en) Apparatus for low power signal generator and associated methods
CN105264605A (zh) 用于不匹配信号接收器的时序控制
US20120182053A1 (en) Half cycle delay locked loop
CN103098377B (zh) 模块分频器和混频器配置
JP6359533B2 (ja) 基準クロック信号バッファにおけるバッファ入力インピーダンス補償
US9712176B1 (en) Apparatus for low power signal generator and associated methods
US7514958B1 (en) Integrated circuit having a configurable logic gate
KR102378768B1 (ko) 클럭의 위상을 조정하기 위한 전자 회로
CN104247257A (zh) 用于实现增强的扰乱拒斥的可重配置lna
KR100595316B1 (ko) 위상 동기 루프의 프리스케일러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6