CN103098377B - 模块分频器和混频器配置 - Google Patents

模块分频器和混频器配置 Download PDF

Info

Publication number
CN103098377B
CN103098377B CN201180043792.5A CN201180043792A CN103098377B CN 103098377 B CN103098377 B CN 103098377B CN 201180043792 A CN201180043792 A CN 201180043792A CN 103098377 B CN103098377 B CN 103098377B
Authority
CN
China
Prior art keywords
divider
frequency
frequency divider
signal
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180043792.5A
Other languages
English (en)
Other versions
CN103098377A (zh
Inventor
D·热纳
S·达尔托索
G·尤哈拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103098377A publication Critical patent/CN103098377A/zh
Application granted granted Critical
Publication of CN103098377B publication Critical patent/CN103098377B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)

Abstract

一种系统包括第一分频器、多个第二分频器和控制模块。第一分频器包括第一多个部件并且被配置用于划分输入信号的输入频率以生成具有第一频率和第一相位的第一信号。多个第二分频器中的每个第二分频器包括第二多个部件并且被配置用于划分输入信号的输入频率以生成具有第一频率和第二相位的第二信号。控制模块被配置用于将第二分频器之一的第二多个部件连接到第一分频器的第一多个部件。

Description

模块分频器和混频器配置
相关申请的交叉引用
本申请要求对2011年7月29日提交的第13/194,089号美国实用新型申请的优先权以及2010年7月29日提交的第61/368,935号美国临时申请和2011年4月28日提交的第61/480,335号美国临时申请的权益。上述申请的公开内容通过全部引用而结合于此
技术领域
本公开内容主要地涉及通信系统并且更具体地涉及在发射器中使用的模块分频器。
背景技术
这里提供的背景技术描述是为了总体呈现公开内容的背景。当前名义的发明人的工作在这一背景技术章节中描述该工作的程度上以及该描述的可以在提交时未另外限定为现有技术的方面既未明确地也未暗示地承认为相对于本公开内容的现有技术。
现在参照图1A，仅作为例子，示出了无线设备的发射器100。发射器100包括基带处理模块102、上变频转换器模块104、功率放大器模块106和天线108。尽管示出单个天线，但是发射器100可以包括多个天线。仅作为例子，可以在多输入多输出(MIMO)配置中布置多个天线。基带处理模块102生成包括发射器100将发射的数据的基带信号。上变频转换器模块104将基带信号上变频转换成射频(RF)信号。功率放大器模块106放大RF信号并且经由天线108发射放大的RF信号。
现在参照图1B，示出发射器100的例子。基带处理模块102输出包括发射器100将发射的数据的同相(I)信号和正交(Q)信号。上变频转换器104包括用于分别去除I和Q通道中的高频噪声的低通滤波器(LPF)模块110和112。向混频器114和116输入滤波的I和Q信号。混频器114和116可以分别称为I通道和Q通道混频器(或者I和Q混频器)。
I和Q混频器114和116将I和Q信号从基带频率上变频转换成射频(RF)。I和Q混频器114、116由具有预定参考频率的时钟信号驱动。时钟信号由本地振荡器(OSC)118、分频器(DIV)120和-90°移相器120生成。求和器122将I和Q混频器114、116的上变频转换的RF输出组合成向功率放大器模块106输入的信号。功率放大器模块106放大信号并且驱动发射信号的天线108。
发明内容
一种系统包括第一分频器、多个第二分频器和控制模块。第一分频器包括第一多个部件并且被配置用于划分输入信号的输入频率以生成具有第一频率和第一相位的第一信号。多个第二分频器中的每个第二分频器包括第二多个部件并且被配置用于划分输入信号的输入频率以生成具有第一频率和第二相位的第二信号。控制模块被配置用于将第二分频器中的一个第二分频器的第二多个部件连接到第一分频器的第一多个部件。
在另一特征中，响应于控制模块将第二分频器中的一个第二分频器的第二多个部件依次连接到第一分频器的第一多个部件，第二分频器中的一个第二分频器生成的第二信号的第二相位与第一分频器生成的第一信号的第一相位匹配。
在另一特征中，第一分频器的第一多个部件具有第一面积，并且第二分频器中的每个第二分频器的第二多个部件具有小于第一面积的第二面积。
在另一特征中，控制模块被配置用于经由多个传递晶体管并且通过在相同时间接通多个传递晶体管来将第二分频器中的一个第二分频器的第二多个部件连接到第一分频器的第一多个部件。
在另一特征中，该系统还包括被配置用于使用时钟信号来上变频转换传输信号的混频器，其中时钟信号包括第一分频器生成的第一信号和第二分频器中的一个第二分频器生成的第二信号。
在其它特征中，该系统还包括第一混频器和第二混频器。第一混频器被配置用于使用第一时钟信号来上变频转换传输信号，其中第一时钟信号包括第一分频器生成的第一信号。第二混频器被配置用于使用第二时钟信号来上变频转换传输信号，其中第二时钟信号包括第一分频器生成的第一信号和连接到第一分频器的多个第二分频器中的每个第二分频器生成的第二信号。控制模块还被配置用于当在第一功率电平发射传输信号时激活第一混频器并且当在大于第一功率电平的第二功率电平发射传输信号时去激活第一混频器并且激活第二混频器。第一混频器包括具有第一面积的部件。第二混频器包括具有大于第一面积的第二面积的部件。并联连接到第一分频器的第二分频器的数目依赖于第一和第二功率电平。
在更多其它特征中，一种系统包括第一分频器、第二分频器和控制模块。第一分频器包括第一划分器和第二划分器。第一划分器包括第一部件并且被配置用于划分输入信号的输入频率并且生成第一信号。第二划分器包括第二部件并且被配置用于划分第一信号并且生成第二信号。第二分频器包括第三划分器和第四划分器。第三划分器包括第三部件并且被配置用于划分输入频率并且生成第三信号。第四划分器包括第四部件并且被配置用于(i)划分第三信号并且生成第四信号。控制模块被配置用于有选择地激活第一和第三划分器、去激活第二和第四划分器并且将第三划分器的第三部件依次连接到第一划分器的第一部件或者(ii)有选择地激活第一、第二、第三和第四划分器、将第三划分器的第三部件依次连接到第一划分器的第一部件并且将第四划分器的第四部件依次连接到第二划分器的第二部件。
在其它特征中，该系统还包括第一混频器和第二混频器。第一混频器包括具有第一面积的第一多个部件并且被配置用于使用第一时钟信号来上变频转换传输信号。第二混频器包括具有大于第一面积的第二面积的第二多个部件并且被配置用于使用第二时钟信号来上变频转换传输信号。控制模块被配置用于当在第一功率电平发射传输信号时激活第一混频器并且当在大于第一功率电平的第二功率电平发射传输信号时去激活第一混频器并且激活第二混频器。
在其它特征中，当在第一频带中在第一功率电平发射传输信号时，第一时钟信号包括第一划分器生成的第一信号和第三划分器生成的第三信号。当在不同于第一频带的第二频带中在第一功率电平发射传输信号时，第一时钟信号包括第二划分器生成的第二信号和第四划分器生成的第四信号。当在第一频带中在第二功率电平发射传输信号时，第二时钟信号包括第一划分器生成的第一信号和第三划分器生成的第三信号。当在第二频带中在第二功率电平发射传输信号时，第二时钟信号包括第二划分器生成的第二信号和第四划分器生成的第四信号。
在其它特征中，控制模块被配置用于当在第一频带中发射传输信号时激活第一和第三划分器并且去激活第二和第四划分器并且当在第二频带中发射传输信号时激活第一、第二、第三和第四划分器。
在更多其它特征中，一种方法包括使用第一分频器来划分输入信号的输入频率以生成具有第一频率和第一相位的第一信号，其中第一分频器包括第一多个部件。该方法还包括使用多个第二分频器中的每个第二分频器来划分输入信号的输入频率以生成具有第一频率和第二相位的第二信号，其中第二分频器中的每个第二分频器包括第二多个部件。该方法还包括将第二分频器中的一个第二分频器的第二多个部件连接到第一分频器的第一多个部件。
在另一特征中，该方法还包括将多个第二分频器依次并联连接到第一分频器，其中响应于将多个第二分频器依次并联连接到第一分频器，多个第二分频器中的每个第二分频器生成的第二信号的第二相位与第一分频器生成的第一信号的第一相位匹配。
本共公开内容的更多适用领域将从具体实施方式、权利要求书和附图中变得清楚。具体实施方式和具体例子旨在于仅举例说明而并非旨在于限制公开内容的范围。
附图说明
本公开内容将从具体实施方式和以下附图中变得更完全被理解：
图1A是发射器的功能框图；
图1B描绘发射器的例子；
图2A是包括主分频器和多个辅助分频器的发射器的功能框图；
图2B是发射器的分频器的功能框图；
图2C是包括两个分频器的分频器的功能框图，这两个分频器可以并联用来增加或者减小分频器的尺寸；
图3A是包括分频器和两个混频器的发射器的功能框图；
图3B是图3A的发射器的简化框图；
图4是图3A的主分频器的功能框图；
图5是图3A的辅助分频器的功能框图；
图6描绘在图3A的主分频器与辅助分频器之间的连接；
图7是用于连接主和辅助分频器的输出的方法的流程图；
图8是用于并联连接多个分频器的方法的流程图；
图9A是接收器的功能框图；并且
图9B描绘接收器的例子。
具体实施方式
现在参照图2A，示出包括分频器152的发射器150。分频器152包括主分频器154和多个辅助分频器(例如第一辅助分频器156-1、第二辅助分频器156-2等(统称为辅助分频器156))和控制模块158。控制模块158在发射器150被接通时接通主分频器154。随着功率要求增加，控制模块158接通辅助分频器156中的一个或者多个辅助分频器。
相位噪声是发射器设计中的重要考虑。相位噪声是时域不稳定(抖动)引起的在波形的相位中的迅速短期随机波动的频域表示。一般而言，在模拟域中，相位噪声是指振荡器的相位噪声，而在数字域中，相位噪声是指时钟的抖动。
当发射器被设置用于在最大输出功率电平操作时，在远离发射器的载波频率的频率的相位噪声性能可能不利地影响发射器发射的数据。然而经常发射器在最大输出功率电平以下的功率电平操作，其中可以放宽相位噪声性能。
在多数发射器中，本地振荡器包括生成在晶体振荡器的自然频率(通常为数十兆赫兹)的信号的晶体振荡器、生成更高可调谐频率(通常为数吉赫兹)的锁相环(PLL)和一个或者多个分频器(例如主分频器154和一个或者多个辅助分频器156)。分频器生成所需频率的时钟。通常称为LO的时钟然后用来驱动混频器(未示出)。
一般如图所示并联使用分频器。起初，在接通发射器150时仅接通主分频器154。当发射器150的输出功率要求增加并且相位噪声性能开始变得关键时，控制模块158接通并且并联地向主分频器154添加一个或者多个辅助分频器156。随后，在发射器150的输出功率要求减少并且相位噪声性能变得不那么关键时，关断并且从主分频器154断开辅助分频器156中的一个或者多个辅助分频器。
在接通主分频器时，主分频器的初始相位未知。因而在随后接通并且并联地向主分频器添加辅助分频器时，辅助分频器的相位可以相对于主分频器的相位为同相位或者被延迟180度，因为不可能设置任何分频器的初始相位。
分频器基本上贡献在发射器的功率放大器(PA)级的最大输出功率电平的总体远离相位噪声性能(例如从载波频率远离20-50MHz)。相位噪声随着分频器的部件的尺寸增加而减少。然而增加部件的尺寸也增加功率消耗。
本公开内容涉及一种用于同步向主分频器添加的每个分频器的相位到主分频器的相位的系统。具体而言，多个开关用来在附加分频器并联连接到主分频器时将附加分频器的内部节点连接到主分频器的内部节点。同时闭合开关。通过同步开关的操作来同步附加分频器的相位与第一分频器的相位。
另外，在向主分频器添加多个分频器时，一次仅一个附加分频器并联连接到主分频器。多个分频器未在相同时间并联连接到主分频器。例如第一附加分频器在第一时间连接到主分频器；第二附加分频器在跟随第一时间的第二时间连接到主分频器，以此类推。换而言之，每个附加分频器依次连接到主分频器。在任何附加分频器连接到主分频器时，同时闭合将附加分频器的内部节点连接到主分频器的内部节点的开关。
此外，连接到主分频器的每个分频器包括尺寸(面积)比主分频器的部件更小的部件。例如保持主分频器和每个附加分频器中使用的金属氧化物半导体(MOS)器件的长度相同，并且在每个附加分频器中使用的MOS器件的宽度相对于在主分频器中使用的MOS器件的宽度更小。因而，连接到主分频器的每个附加分频器的部件具有比主分频器的部件更小的功率额定值和更小的寄生电容。开关的依次操作和每个添加的分频器的部件的更小面积保证每个添加的分频器在每个附加分频器并联连接到主分频器时具有与主分频器基本上相同的相位。也就是说，向主分频器添加的每个分频器的相位跟随主分频器的相位。
现在参照图2B，示出分频器200，其只作为例子。分频器200划分晶体振荡器(未示出)生成的时钟信号CK的频率。时钟信号CK的频率依赖于发射器在其中操作的频带。在发射器可以在多于一个频带中操作时，可以根据发射器在其中操作的频带切换时钟信号CK。
分频器200如图所示包括主-从触发器和四个开关(SW)。四个开关如图所示由时钟信号CK和由时钟信号CK的互补信号(CK_b)钟控。通过划分时钟信号CK，分频器200生成用来驱动发射器的I和Q混频器的四个输出时钟信号LOQ_n、LOI_n、LOI_p和LOQ_p(统称为I和Q通道时钟信号)。
在分频器中，可以通过增加分频器的部件的尺寸(面积)来减少相位噪声。然而在增加部件的尺寸时，部件消耗的功率增加。另外，在接通发射器时(即在向发射器供应功率时)，分频器接通，并且分频器的初始相位未知，因为在功率被接通时主-从触发器的状态未知。因而在并联地向主分频器添加附加分频器时，附加分频器的相位可以不同于主分频器的相位并且可以具有180度的相位延迟而且可以破坏LO信号。
现在参照图2C，分频器250包括主分频器252、辅助分频器254、控制模块256、开关258和开关260。主分频器252包括具有比辅助分频器254的部件更大的尺寸(面积)的部件。仅作为例子，令2X和2X分别表示第一和第二分频器252、254的部件的尺寸。第一和第二分频器252、254中的每个分频器具有图2B中所示分频器200的结构。因而第一和第二分频器252、254中的每个分频器具有触发器内部节点AA、BB、CC和DD。
在接通发射器时，仅主分频器252接通，并且分频器252划分时钟信号CK并且生成用来驱动发射器的I和Q混频器(例如图1B中所示混频器114、116)的I和Q通道时钟信号。在所示实施例中，I和Q通道时钟信号是触发器内部节点AA至DD的反相版本。
在接通发射器时，辅助分频器254被保持关断并且未连接到主分频器252。具体而言，在初始地向发射器供应功率时，控制模块256未接通向辅助分频器254供应时钟信号CK和CK_b的开关258。此外，控制模块256未接通将辅助分频器254并联连接到主分频器252的开关260。
在辅助分频器254将并联连接到主分频器252时，控制模块256接通辅助分频器254。此外，控制模块256接通向辅助分频器254供应时钟信号CK和CK_b的开关258。控制模块256依次接通开关260以将辅助分频器254的触发器内部节点AA、BB、CC和DD连接到主分频器252的对应触发器内部节点AA、BB、CC和DD。开关260同时将辅助分频器254的触发器内部节点AA、BB、CC和DD分别连接到主分频器252的触发器内部节点AA、BB、CC和DD。
开关260包括具有小面积(尺寸)和小寄生电容的传递晶体管。传递晶体管因此未在将辅助分频器254的触发器内部节点AA、BB、CC和DD分别连接到主分频器252的触发器内部节点AA、BB、CC和DD时向主分频器252的触发器内部节点AA、BB、CC和DD加负载。
在开关260如上文描述的那样连接第一和第二分频器252、254的相应触发器内部节点时，辅助分频器254的触发器输出分别具有与主分频器252的触发器输出的相位基本上相同的相位。换而言之，具有比辅助分频器254更大的部件的主分频器252的触发器输出迫使辅助分频器254的触发器输出在辅助分频器254连接到主分频器252时具有与主分频器252的触发器输出的相位相同的相位，如上文描述的那样。辅助分频器254的触发器输出的相位无论主分频器252和辅助分频器254的接通顺序如何都跟随主分频器252的触发器输出的相位。
在一些实现方式中，主分频器252可以包括具有比辅助分频器254的部件更小的尺寸(面积)的部件。仅作为例子，假设X和2X分别表示第一和第二分频器252、254的部件的尺寸。还假设在向发射器供应功率时初始地接通主分频器252并且如上文描述的那样添加辅助分频器254。
在这一例子中，在开关260如上文描述的那样将辅助分频器254的触发器内部节点连接到主分频器252的相应触发器内部节点时，主分频器252的触发器输出具有与辅助分频器254的触发器输出的相位基本上相同的相位。换而言之，具有比主分频器252更大的部件的辅助分频器254的触发器输出迫使主分频器252的触发器输出在辅助分频器254如上文描述的那样连接到主分频器252时具有与辅助分频器254的触发器输出的相位相同的相位。
在一些应用中，可以并联使用多于两个分频器。在接通发射器时，主分频器接通。随后随着发射器的功率要求增加，一个或者多个分频器可以被接通并且并联连接到主分频器。每个附加分频器具有比主分频器更小的面积并且被依次接通。可以随着发射器的功率要求减少从主分频器断开附加分频器。附加分频器的部件具有比主分频器的部件更小的面积(并且因此具有更小的功率额定值和寄生电容)。仅作为例子，主分频器可以具有面积为2X的部件，并且每个附加分频器可以具有面积为X的部件。
另外，发射器可以包括两个混频器。第一混频器在发射器操作在低功率模式中时被使用并且称为低功率混频器。第二混频器在发射器操作在高功率模式中时被使用并且称为高功率混频器。低功率混频器的部件的面积(尺寸)小于高功率混频器的部件的面积。
现在参照图3A，发射器300包括分频器302、第一混频器304和第二混频器306。贯穿本公开内容(例如在图2A、2C和3A-6中)，仅示出向混频器的时钟输入，并且为了简化图示而省略向混频器的基带输入。第一混频器304是在发射器300操作在低功率模式中时使用的低功率混频器。第二混频器306是在发射器300操作在高功率模式中时使用的高功率混频器。第一混频器304的部件的面积(尺寸)小于第二混频器306的部件的面积。仅作为例子，第一混频器304的部件的面积可以是3X，并且第二混频器306的部件的面积可以是20X。
分频器302包括主分频器308；多个辅助分频器310-1、310-2、…和310-N，其中N是大于1的整数(统称为辅助分频器310)；开关312-1、312-2、…和312-N(统称为开关312)；以及控制模块314。主分频器308包括具有比每个辅助分频器310的部件的面积(例如X)更大的面积(例如2X)的部件。每个辅助分频器310的部件具有相同面积(例如X)。
在一些实现方式中，每个辅助分频器310的部件具有不同面积。例如辅助分频器310中的第一辅助分频器的部件可以具有与辅助分频器310中的第二辅助分频器的部件不同的面积。然而辅助分频器310中的第一和第二辅助分频器中的每个辅助分频器的部件的面积应当小于主分频器308的部件的面积。仅作为例子，主分频器308的部件的面积可以是4X。辅助分频器310中的第一辅助分频器的面积可以是X。辅助分频器310中的第二辅助分频器的部件的面积可以是2X。
控制模块314控制开关312和开关316。此外，控制模块314接通和关断辅助分频器310以及第一和第二混频器304、306。如这里所用，激活或者接通器件可以包括向器件供应功率和/或时钟，并且去激活或者关断器件可以包括从器件断开功率供应和/或时钟。器件在被接通时称为在活跃模式中并且在被关断时称为在不活跃模式(也称为功率节省模式或者睡眠模式)中。
在接通发射器300时，主分频器308接通。控制模块314接通第一混频器304并且未接通辅助分频器310和第二混频器306。因而在功率接通时，发射器300操作在低功率模式中。主分频器308划分时钟信号CK并且生成I和Q通道时钟信号。第一混频器304使用I和Q通道时钟信号来上变频转换基带信号。
为了简化图示，仅使用CK来示出时钟信号。应当理解，时钟信号如图2A和2B中所示包括时钟信号CK和CK-b。另外应当理解，可以根据发射器300在其中操作的频带(例如2G、3G等)选择不同时钟信号。
随后在需要更多功率时，控制模块314使用开关316来关断第一混频器314并且接通第二混频器306。此外，使用开关312，控制模块314接通一个或者多个辅助分频器310并且如上文描述的那样将一个或者多个辅助分频器310依次并联连接到主分频器308。例如开关312-1在第一时间将第一辅助分频器310-1连接到主分频器308；开关312-2在第二时间将第二辅助分频器310-2连接到主分频器308；以此类推；开关312-1、312-2等中的每个开关包括在辅助分频器310中的所选择的辅助分频器并联连接到主分频器308时如上文描述的那样将辅助分频器310中的选择的辅助分频器的内部节点同时连接到主分频器308的内部节点的一组开关。下文参照图6进一步示出和描述这一点。
控制模块314向辅助分频器310中的接通的一个或者多个辅助分频器供应时钟信号CK。发射器300现在操作在高功率模式中。主分频器308和辅助分频器310中的依次连接到主分频器308的一个或者多个辅助分频器划分时钟信号CK并且生成I和Q通道时钟信号。第二混频器306使用由主分频器308和辅助分频器310中的一个或者多个辅助分频器生成的I和Q通道时钟信号来上变频转换基带信号。开关312的依次操作和辅助分频器310的部件的更小面积保证在每个辅助分频器并联连接到主分频器308时每个添加的辅助分频器310具有与主分频器308基本上相同的相位。
在发射器300的功率要求减少时，根据发射器300的功率要求，控制模块314从主分频器308断开和关断(即去激活)辅助分频器310中的一个或者多个辅助分频器。仅作为例子，使用开关312，控制模块314可以按照与辅助分频器310中的一个或者多个辅助分频器连接到主分频器308的顺序相反的顺序依次从主分频器308断开辅助分频器310中的一个或者多个辅助分频器(例如首先断开最后连接的分频器等)。
控制模块314可以保持第二混频器306接通直至辅助分频器310中的至少一个辅助分频器连接到主分频器308。在从主分频器308断开辅助分频器310中的至少一个辅助分频器时，控制模块314接通第一混频器304并且关断第二混频器306。发射器300现在操作在低功率模式中。
现在参照图3B，示出发射器300的简化框图。如上文描述的那样，主分频器308在发射器300操作在低功率模式中时驱动第一混频器304并且在发射器300操作在高功率模式中时驱动第二混频器306。因而主分频器308输出两组I和Q通道时钟信号。第一组I和Q通道时钟信号在发射器300操作在低功率模式中时驱动第一混频器304。第二组I和Q通道时钟信号在发射器300操作在高功率模式中时驱动第二混频器306。第二组I和Q通道时钟信号在辅助分频器310中的一个或者多个辅助分频器并联连接到主分频器308时与辅助分频器310中的一个或者多个辅助分频器生成的相应I和Q通道时钟信号组合(例如短接)。与辅助分频器310中的一个或者多个辅助分频器生成的I和Q通道时钟信号组合的第二组I和Q通道时钟信号在发射器300操作在高功率模式中时驱动第二混频器306。
现在参照图4，具体示出主分频器308。主分频器308包括第一划分器350、第二划分器352、第一缓冲器354、第二缓冲器356、第三缓冲器358和选择模块360。第一和第二划分器350、352中的每个划分器具有图2B中所示分频器200的结构。
发射器300可以操作在高频带或者低频带中。控制模块314检测发射器300是否操作在高频带或者低频带中。选择模块360与控制模块314通信。在发射器300操作在低频带中时，选择模块360仅选择第一划分器350以划分时钟信号CK(例如除以2)。在发射器300操作在高频带中时，选择模块360选择第一和第二划分器350、352以划分时钟信号CK(例如除以4)。
在任一频带中，主分频器308分别向第一和第二混频器304、306输出第一和第二组I和Q通道时钟信号。选择模块360根据发射器399在其中操作的频带选择/去选择第二划分器352。在任一频带中，选择模块360选择第一、第二和第三缓冲器354、356、358以分别向第一和第二混频器304、306输出第一和第二组I和Q通道时钟信号。控制模块314操作开关312以将第一和第二划分器350、352的触发器内部节点连接到辅助分频器310中的一个或者多个辅助分频器的对应触发器内部节点。控制模块314根据发射器300是否操作在低功率或者高功率模式中来激活/去激活第一和第二混频器304、306。
现在参照图5，具体示出辅助分频器310之一(例如第一辅助分频器310-1)。第一辅助分频器310-1包括第一划分器380、第二划分器382、第一缓冲器384、第二缓冲器386和选择模块388。第一和第二划分器380、382中的每个划分器具有图2B中所示分频器200的结构。
选择模块388与控制模块314通信。在发射器300操作在低频带中时，选择模块388仅选择第一划分器380以划分时钟信号CK(例如除以2)。在发射器300操作在高频带中时，选择模块388选择第一和第二划分器380、382以划分时钟信号CK(例如除以4)。
在任一频带中，第一辅助分频器310-1向第二混频器306输出I和Q通道时钟信号。选择模块388根据发射器300在其中操作的频带选择/去选择第二划分器382。在任一频带中，选择模块388选择第一和第二缓冲器384、386以向第二混频器306输出I和Q通道时钟信号。控制模块314操作开关312以将第一和第二划分器380、382的触发器内部节点连接到主分频器308的对应触发器内部节点。控制模块314根据发射器300是否操作在低功率或者高功率模式中来激活/去激活第一和第二混频器304、306。
现在参照图6，具体示出在主分频器308的第一和第二划分器与辅助分频器310之一(例如第一辅助分频器310-1)之间的连接的例子。第一划分器350的触发器内部节点AA、BB、CC和DD在第一辅助分频器310-1并联连接到主分频器308时经由开关312-1a同时连接到第一划分器380的相应触发器内部节点AA、BB、CC和DD。第二划分器352的触发器内部节点AA、BB、CC和DD在第一辅助分频器310-1并联连接到主分频器308时经由开关312-1b同时连接到第二划分器382的相应触发器内部节点AA、BB、CC和DD。
在主分频器308中，第一划分器350接收时钟信号CK和CK_b。第一划分器350划分时钟信号CK和CK_b并且生成划分的信号LOI_p、LOQ_p、LOI_n和LOQ_n。分别向第二划分器352的输入CK和CK_b输入第一划分器350的LOI_p和LOI_n输出。第二划分器352划分第一划分器350的LOI_p和LOI_n输出并且生成划分的信号LOI_p、LOQ_p、LOI_n和LOQ_n。
在第一辅助分频器310-1中，第一划分器380接收时钟信号CK和CK_b。第一划分器380划分时钟信号CK和CK_b并且生成划分的信号LOI_p、LOQ_p、LOI_n和LOQ_n。分别向第二划分器382的输入CK和CK_b输入第一划分器380的LOI_p和LOI_n输出。第二划分器382划分第一划分器350的LOI_p和LOI_n输出并且生成划分的信号LOI_p、LOQ_p、LOI_n和LOQ_n。
在第一辅助分频器310-1并联连接到主分频器308时并且在发射器300操作在第一频带中时，生成I和Q通道时钟信号如下：仅选择主以及第一辅助分频器308和310-1的第一划分器350、380。组合主以及第一辅助分频器308和310-1的第一划分器350、380生成的信号LOI_p、LOQ_p、LOI_n和LOQ_n。组合的信号LOI_p、LOQ_p、LOI_n和LOQ_n用来驱动第一和/或第二混频器304、306。在辅助分频器310中的每个辅助分频器并联连接到主分频器308时重复该过程。
在第一辅助分频器310-1并联连接到主分频器308时并且在发射器300操作在第二频带中时，生成I和Q通道时钟信号如下：选择主以及第一辅助分频器308和310-1的第一和第二划分器350、380、352、382。组合主以及第一辅助分频器308和310-1的第二划分器352、382生成的信号LOI_p、LOQ_p、LOI_n和LOQ_n。组合的信号LOI_p、LOQ_p、LOI_n和LOQ_n用来驱动第一和/或第二混频器304、306。在辅助分频器310中的每个辅助分频器并联连接到主分频器308时重复该过程。
现在参照图7，示出用于操作发射器的方法400的例子。控制在402开始。在404，例如控制仅接通具有部件尺寸2X的分频器并且未接通具有部件尺寸1X的任何分频器。在406，控制使用由2X分频器生成的时钟信号来驱动混频器。在408，控制确定是否需要高发射功率。如果无需高发射功率，则控制在410结束。
在412，如果需要高发射功率，则控制接通第一1X分频器并且将2X分频器的触发器内部节点AA、BB、CC和DD依次连接到第一1X分频器的触发器内部节点AA、BB、CC和DD。控制组合2X分频器生成的时钟信号与第一1X分频器生成的时钟信号，并且控制使用组合的时钟信号来驱动混频器。
在414，控制确定是否需要附加发射功率。如果无需附加发射功率，则控制在410结束。在416，如果需要附加发射功率，则控制确定是否可以使用任何附加1X分频器。如果不能使用附加1X分频器，则控制在410结束。在418，如果可以使用任何附加1X分频器，则控制接通下一1X分频器并且将2X分频器的触发器内部节点AA、BB、CC和DD依次连接到下一1X分频器的触发器内部节点AA、BB、CC和DD。控制组合2X分频器、第一1X分频器和下一1X分频器生成的时钟信号并且使用组合的时钟信号来驱动混频器。控制返回到414。
现在参照图8，示出用于操作发射器的方法450的例子。控制在452开始，在454，控制例如仅接通具有部件尺寸2X的分频器并且未接通具有部件尺寸1X的任何分频器。在456，控制仅接通并且使用由2X分频器生成的时钟信号来驱动低功率混频器(例如具有部件尺寸1X)。在458，控制确定是否需要高发射功率。如果无需高发射功率，则控制在460结束。
在462，如果需要高发射功率，则控制接通和并联连接第一1X分频器到2X分频器、接通高功率混频器(例如具有部件尺寸10X)并且关断低功率混频器。在464，控制组合2X分频器生成的时钟信号与第一1X分频器生成的时钟信号，并且控制使用组合的时钟信号来驱动高功率混频器。
在466，控制确定是否需要附加发射功率。如果无需附加发射功率，则控制在460结束。在468，如果需要附加发射功率，则控制确定是否可以使用任何附加1X分频器。如果不可使用附加1X分频器，则控制在460结束。在470，如果可以使用任何附加1X分频器，则控制接通并且并联地将下一1X分频器连接到2X分频器。控制组合2X分频器、第一1X分频器和下一1X分频器生成的时钟信号并且使用组合的时钟信号来驱动高功率混频器。控制返回到466。
现在参照图9A和9B，本发明的教导也可以应用于在接收器中使用的分频器。在图9A中，接收器500包括天线502、前端处理模块504、下变频转换器506和基带处理模块508。尽管示出单个天线，但是接收器500可以包括多个天线。仅作为例子，可以在多输入多输出(MIMO)配置中布置多个天线。前端处理模块504处理(例如放大、滤波、解调等)经由天线502接收的信号。下变频转换器模块506将信号从射频(RF)下变频转换至基带频率。基带处理模块508执行进一步处理。
在图9B中，下变频转换器506包括下变频转换混频器510、512；本地振荡器(OSC)514；分频器(DIV)516；和-90°移相器518。下变频转换器510、512将前端处理模块504的输出从RF下变频转换至基带频率并且生成I和Q通道基带信号。下变频转换混频器510、512由具有预定参考频率的时钟信号驱动。时钟信号由本地振荡器(OSC)514、分频器(DIV)516和-90°移相器518生成。可以在接收器500的下变频转换器模块506中实施参照图2A-8公开的教导。
这里公开的模块分频器可以与模块混频器配置组合。例如恰如更大分频器(例如主分频器308)比更小分频器(例如辅助分频器310之一)实现更好的相位噪声，更大混频器(例如第二混频器306)可以产生发射器中的更大输出功率以及发射器和接收器中的更高线性度。模块分频器可以与可以尺寸不同的并联混频器组合如下。
在发射器(例如发射器300)中，在使用多个分频器来实现低相位噪声时，大混频器(例如第二混频器306)可以用于高输出功率和高线性度。随着减少输出功率而减少相位噪声要求，线性度要求也可以减少，并且更小混频器(例如第一混频器304)可以与更小分频器(例如辅助分频器310之一)一起使用以节省在更低输出功率电平分频器和混频器二者中的电流。
例如在图3A中，在发射器300的功率要求减少时，根据发射器300的功率要求，控制模块314从主分频器308断开和关断(即去激活)辅助分频器310中的一个或者多个辅助分频器。仅作为例子，使用开关312，控制模块314可以从主分频器308依次断开辅助分频器310中的一个或者多个辅助分频器。此外，在发射器300的功率要求减少至小于或者等于预定功率电平时，控制模块314可以接通第一混频器304并且关断第二混频器306，而辅助分频器310中的至少一个辅助分频器仍然连接到主分频器308。发射器300现在操作在低功率模式中。
在接收器(例如接收器500)中，在使用多个分频器来实现低相位噪声时，更大混频器(例如第二混频器306)可以用于高线性度。随着增加接收的功率而减少相位噪声和线性度要求，更小混频器(例如第一混频器304)可以与更小分频器(例如辅助分频器310之一)一起使用以节省在更高接收功率电平分频器和混频器二者中的电流。
前文描述在性质上仅为示例并且绝非旨在于限制公开内容、它的应用或者使用。可以用多种形式实施公开内容的教导。因此，尽管本公开内容包括具体例子，但是不应这样限制公开内容的范围，因为许多修改将在研读附图、说明书和所附权利要求书时变得清楚。为了清楚起见，将在附图中使用相同标号来标识相似单元。如这里所用，应当理解短语A、B和C中的至少一个意味着使用非排斥逻辑或者的逻辑(A或者B或者C)。应当理解，可以按照不同顺序执行方法内的步骤而不改本发明的原理。
如这里所用，术语模块可以指代以下各项、是以下各项的部分或者包括以下各项：专用集成电路(ASIC)；电子电路；组合逻辑电路；现场可编程门阵列(FPGA)；执行代码的处理器(共享、专用或者成组)；提供描述的功能的其它适当部件；或者上述各项中的一些或者全部的组合，比如在片上系统。术语模块可以包括存储处理器执行的代码的存储器(共享、专用或者成组)。
术语代码如上文所用可以包括软件、固件和/或微代码并且可以指代程序、例程、函数、类和/或对象。术语共享如这里所用意味着可以使用单个(共享)处理器来执行来自多个模块的一些或者所有代码。此外，单个(共享)存储器可以存储来自多个模块的一些或者所有代码。术语成组如上文所用意味着可以使用处理器组来执行来自单个模块的一些或者所有代码。此外，可以使用存储器组来存储来自单个模块的一些或者所有代码。
一个或者多个处理器执行的一个或者多个计算机程序可以实现这里描述的装置和方法。计算机程序包括在非瞬态有形计算机可读介质上存储的处理器可执行的指令。计算机程序也可以包括存储的数据。非瞬态有形计算机可读介质的非限制例子为非易失性存储器、磁存储装置和光学存储装置。

Claims (20)

1.一种用于划分信号频率的系统，包括：
第一分频器，被配置用于划分输入信号的输入频率以生成具有第一频率和第一相位的第一信号，其中所述第一分频器包括第一多个部件；
多个第二分频器，每个第二分频器被配置用于划分所述输入信号的所述输入频率以生成具有所述第一频率和第二相位的第二信号，其中所述第二分频器中的每个第二分频器包括第二多个部件；以及
控制模块，被配置用于将所述第二分频器中的一个第二分频器的所述第二多个部件连接到所述第一分频器的所述第一多个部件。
2.根据权利要求1所述的系统，其中响应于所述控制模块将所述第二分频器中的所述一个第二分频器的所述第二多个部件依次连接到所述第一分频器的所述第一多个部件，所述第二分频器中的所述一个第二分频器生成的所述第二信号的所述第二相位与所述第一分频器生成的所述第一信号的所述第一相位匹配。
3.根据权利要求1所述的系统，其中：
所述第一分频器的所述第一多个部件具有第一面积；并且
所述第二分频器中的每个第二分频器的所述第二多个部件具有小于所述第一面积的第二面积。
4.根据权利要求1所述的系统，其中所述控制模块被配置用于经由多个传递晶体管并且通过在相同时间导通所述多个传递晶体管来将所述第二分频器中的所述一个第二分频器的所述第二多个部件连接到所述第一分频器的所述第一多个部件。
5.根据权利要求1所述的系统，还包括被配置用于使用时钟信号来上变频转换传输信号的混频器，其中所述时钟信号包括所述第一分频器生成的所述第一信号和所述第二分频器中的所述一个第二分频器生成的所述第二信号。
6.根据权利要求5所述的系统，其中所述第一分频器和第二分频器中的每个分频器还被配置用于：
在第一频带中发射所述传输信号时将所述输入信号除以第一因子；并且
在第二频带中发射所述传输信号时将所述输入信号除以第二因子，
其中所述第二因子不同于所述第一因子，并且
其中所述第二频带不同于所述第一频带。
7.根据权利要求1所述的系统，其中所述控制模块还被配置用于将所述多个第二分频器依次并联连接到所述第一分频器，其中响应于所述控制模块将所述多个第二分频器依次并联连接到所述第一分频器，所述多个第二分频器中的每个第二分频器生成的所述第二信号的所述第二相位与所述第一分频器生成的所述第一信号的所述第一相位匹配。
8.根据权利要求1所述的系统，还包括：
第一混频器，被配置用于使用第一时钟信号来上变频转换传输信号，其中所述第一时钟信号包括所述第一分频器生成的所述第一信号；以及
第二混频器，被配置用于使用第二时钟信号来上变频转换所述传输信号，其中所述第二时钟信号包括所述第一分频器生成的所述第一信号和连接到所述第一分频器的所述多个第二分频器中的每个第二分频器生成的所述第二信号，
其中所述控制模块还被配置用于：
当在第一功率电平发射所述传输信号时激活所述第一混频器，并且
当在大于所述第一功率电平的第二功率电平发射所述传输信号时去激活所述第一混频器并且激活所述第二混频器。
9.根据权利要求8所述的系统，其中：
所述第一混频器包括具有第一面积的部件；并且
所述第二混频器包括具有大于所述第一面积的第二面积的部件。
10.根据权利要求8所述的系统，其中并联连接到所述第一分频器的所述第二分频器的数目依赖于所述第一功率电平和第二功率电平。
11.一种用于划分信号频率的系统，包括：
第一分频器，包括：
第一划分器，被配置用于划分输入信号的输入频率并且生成第一信号，其中所述第一划分器包括第一部件；以及
第二划分器，被配置用于划分所述第一信号并且生成第二信号，其中所述第二划分器包括第二部件；
第二分频器，包括：
第三划分器，被配置用于划分所述输入频率并且生成第三信号，其中所述第三划分器包括第三部件；以及
第四划分器，被配置用于划分所述第三信号并且生成第四信号，其中所述第四划分器包括第四部件；以及
控制模块，被配置用于：
有选择地激活所述第一划分器和第三划分器、去激活所述第二划分器和第四划分器并且将所述第三划分器的所述第三部件依次连接到所述第一划分器的所述第一部件，或者
有选择地激活所述第一划分器、第二划分器、第三划分器和第四划分器、将所述第三划分器的所述第三部件依次连接到所述第一划分器的所述第一部件并且将所述第四划分器的所述第四部件依次连接到所述第二划分器的所述第二部件。
12.根据权利要求11所述的系统，其中：
所述第一划分器的所述第一部件具有第一面积；
所述第一信号具有第一相位；
所述第三划分器的所述第三部件具有小于所述第一面积的第二面积；
所述第三信号具有第二相位；以及
响应于所述控制模块将所述第三划分器的所述第三部件连接到所述第一划分器的所述第一部件，所述第二相位与所述第一相位匹配。
13.根据权利要求11所述的系统，其中：
所述第一划分器和第二划分器的所述第一部件和第二部件共同具有第一面积；
所述第三划分器和第四划分器的所述第三部件和第四部件共同具有小于所述第一面积的第二面积；
所述第二信号具有第一相位；
所述第四信号具有第二相位；并且
响应于所述控制模块将所述第三划分器的所述第三部件连接到所述第一划分器的所述第一部件并且将所述第四划分器的所述第四部件连接到所述第二划分器的所述第二部件，所述第二相位与所述第一相位匹配。
14.根据权利要求11所述的系统，还包括：混频器，被配置用于响应于所述控制模块将所述第三划分器的所述第三部件连接到所述第一划分器的所述第一部件，使用由所述第一划分器生成的所述第一信号和由所述第三划分器生成的所述第三信号来上变频转换传输信号。
15.根据权利要求11所述的系统，还包括：混频器，被配置用于响应于所述控制模块将所述第三划分器的所述第三部件连接到所述第一划分器的所述第一部件并且将所述第四划分器的所述第四部件连接到所述第二划分器的所述第二部件，使用由所述第二划分器生成的所述第二信号和由所述第四划分器生成的所述第四信号来上变频转换传输信号。
16.根据权利要求11所述的系统，还包括：
第一混频器，被配置用于使用第一时钟信号来上变频转换传输信号，其中所述第一混频器包括具有第一面积的第一多个部件；以及
第二混频器，被配置用于使用第二时钟信号来上变频转换所述传输信号，其中所述第二混频器包括具有大于所述第一面积的第二面积的第二多个部件，
其中所述控制模块被配置用于：
当在第一功率电平发射所述传输信号时激活所述第一混频器，并且
当在大于所述第一功率电平的第二功率电平发射所述传输信号时去激活所述第一混频器并且激活所述第二混频器。
17.根据权利要求16所述的系统，其中：
当在第一频带中在所述第一功率电平发射所述传输信号时，所述第一时钟信号包括所述第一划分器生成的所述第一信号和所述第三划分器生成的所述第三信号；
当在不同于所述第一频带的第二频带中在所述第一功率电平发射所述传输信号时，所述第一时钟信号包括所述第二划分器生成的所述第二信号和所述第四划分器生成的所述第四信号；
当在所述第一频带中在所述第二功率电平发射所述传输信号时，所述第二时钟信号包括所述第一划分器生成的所述第一信号和所述第三划分器生成的所述第三信号；并且
当在所述第二频带中在所述第二功率电平发射所述传输信号时，所述第二时钟信号包括所述第二划分器生成的所述第二信号和所述第四划分器生成的所述第四信号。
18.根据权利要求17所述的系统，其中所述控制模块被配置用于：
当在所述第一频带中发射所述传输信号时激活所述第一划分器和第三划分器并且去激活所述第二划分器和第四划分器，并且
当在所述第二频带中发射所述传输信号时激活所述第一划分器、第二划分器、第三划分器和第四划分器。
19.一种用于划分信号频率的方法，包括：
使用第一分频器来划分输入信号的输入频率以生成具有第一频率和第一相位的第一信号，其中所述第一分频器包括第一多个部件；
使用多个第二分频器中的每个第二分频器来划分所述输入信号的所述输入频率以生成具有所述第一频率和第二相位的第二信号，其中所述第二分频器中的每个第二分频器包括第二多个部件；并且
将所述第二分频器中的一个第二分频器的所述第二多个部件连接到所述第一分频器的所述第一多个部件。
20.根据权利要求19所述的方法，还包括将所述多个第二分频器依次并联连接到所述第一分频器，其中响应于将所述多个第二分频器依次并联连接到所述第一分频器，所述多个第二分频器中的每个第二分频器生成的所述第二信号的所述第二相位与所述第一分频器生成的所述第一信号的所述第一相位匹配。
CN201180043792.5A 2010-07-29 2011-07-29 模块分频器和混频器配置 Expired - Fee Related CN103098377B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US36893510P 2010-07-29 2010-07-29
US61/368,935 2010-07-29
US201161480335P 2011-04-28 2011-04-28
US61/480,335 2011-04-28
US13/194,089 2011-07-29
PCT/IB2011/001760 WO2012014060A1 (en) 2010-07-29 2011-07-29 Modular frequency divider and mixer configuration
US13/194,089 US8442462B2 (en) 2010-07-29 2011-07-29 Modular frequency divider and mixer configuration

Publications (2)

Publication Number Publication Date
CN103098377A CN103098377A (zh) 2013-05-08
CN103098377B true CN103098377B (zh) 2015-08-26

Family

ID=45526701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180043792.5A Expired - Fee Related CN103098377B (zh) 2010-07-29 2011-07-29 模块分频器和混频器配置

Country Status (5)

Country Link
US (2) US8442462B2 (zh)
EP (1) EP2599224A1 (zh)
KR (1) KR101797695B1 (zh)
CN (1) CN103098377B (zh)
WO (1) WO2012014060A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL180673A0 (en) * 2007-01-11 2007-12-03 Vadim Leibman Low power radio frequency receiver
US8442462B2 (en) 2010-07-29 2013-05-14 Marvell World Trade Ltd. Modular frequency divider and mixer configuration
US9325541B2 (en) 2010-07-29 2016-04-26 Marvell World Trade Ltd. Modular frequency divider with switch configuration to reduce parasitic capacitance
US8787854B2 (en) * 2012-07-25 2014-07-22 Qualcomm Incorporated Low power local oscillator signal generation
WO2014188362A2 (en) * 2013-05-22 2014-11-27 Marvell World Trade Ltd. Modular frequency divider with switch configuration to reduce parasitic capacitance
US9350589B2 (en) 2014-08-21 2016-05-24 Qualcomm Incorporated Multi IQ-path synchronization
US20170050104A1 (en) * 2015-08-18 2017-02-23 Daniel M. Perreira Everlasting Glove

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378259A (zh) * 2007-08-31 2009-03-04 锐迪科微电子（上海）有限公司 相位选择可编程分频器
CN101483429A (zh) * 2009-01-20 2009-07-15 东南大学 一种0.5分频步长的多模可编程分频器
CN101527563A (zh) * 2008-03-03 2009-09-09 晨星半导体股份有限公司 具有延伸且连续的可分频率范围的多模数分频器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194906A (en) * 1990-09-10 1993-03-16 Kabushiki Kaisha Topcon Distance measuring device
US6118314A (en) 1998-10-14 2000-09-12 Vlsi Technology, Inc. Circuit assembly and method of synchronizing plural circuits
EP1460767B1 (en) * 2003-03-18 2005-05-25 Telefonaktiebolaget LM Ericsson (publ) Radio transmitter
DE10354521A1 (de) * 2003-11-14 2005-06-23 Atmel Germany Gmbh Verfahren zur Synchronisation mehrerer Oszillatoren
US7379723B2 (en) * 2004-07-29 2008-05-27 Silicon Laboratories Inc. Local oscillator and mixer for transceiver
US7409192B2 (en) * 2005-07-21 2008-08-05 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for frequency synthesis in direct-conversion transmitters
JP4646856B2 (ja) * 2006-06-09 2011-03-09 ルネサスエレクトロニクス株式会社 周波数シンセサイザ
TWI332318B (en) * 2006-09-07 2010-10-21 Realtek Semiconductor Corp Multiloop phase locked loop circuit
FI20075715A0 (fi) * 2007-10-09 2007-10-09 Nokia Corp Taajuusjakajan konfiguraatio
US7965111B2 (en) 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
JP2011040943A (ja) * 2009-08-10 2011-02-24 Fujitsu Semiconductor Ltd 位相ロックループ回路
TWI422157B (zh) * 2009-12-02 2014-01-01 Mstar Semiconductor Inc 相位產生裝置及相位產生方法
US8442462B2 (en) 2010-07-29 2013-05-14 Marvell World Trade Ltd. Modular frequency divider and mixer configuration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378259A (zh) * 2007-08-31 2009-03-04 锐迪科微电子（上海）有限公司 相位选择可编程分频器
CN101527563A (zh) * 2008-03-03 2009-09-09 晨星半导体股份有限公司 具有延伸且连续的可分频率范围的多模数分频器
CN101483429A (zh) * 2009-01-20 2009-07-15 东南大学 一种0.5分频步长的多模可编程分频器

Also Published As

Publication number Publication date
US8442462B2 (en) 2013-05-14
US20120027121A1 (en) 2012-02-02
KR101797695B1 (ko) 2017-11-14
CN103098377A (zh) 2013-05-08
US20130244598A1 (en) 2013-09-19
WO2012014060A1 (en) 2012-02-02
US8965310B2 (en) 2015-02-24
EP2599224A1 (en) 2013-06-05
KR20130132403A (ko) 2013-12-04

Similar Documents

Publication Publication Date Title
CN103098377B (zh) 模块分频器和混频器配置
CN101496284B (zh) 多模除法器重定时电路
CN1784834B (zh) 具有一个锁相环的双天线系统
CN105191142B (zh) 具有多相分频器和锁相环的本地振荡器(lo)生成器
EP3297173B1 (en) Diversity receiver with shared local oscillator signal in diversity mode
EP2188891B1 (en) Local oscillator buffer and mixer having adjustable size
US8929840B2 (en) Local oscillator buffer and mixer having adjustable size
US20120001666A1 (en) Parallel path frequency divider circuit
US8954019B2 (en) Mobile wireless communications device with LNA front end circuit and related methods
WO2011022700A1 (en) Dynamic limiters for frequency dividers
KR20210044365A (ko) 위상 천이 기능을 갖는 믹서 및 이를 포함하는 통신 장치
CN104601193B (zh) 通信单元以及切片的射频模块
TWI470978B (zh) 功率放大裝置及應用該功率放大裝置之無線信號傳送器
US20140103984A1 (en) Quadrature symmetric clock signal generation
CA2822558C (en) Mobile wireless communications device with lna front end circuit and related methods
US9325541B2 (en) Modular frequency divider with switch configuration to reduce parasitic capacitance
WO2014188362A2 (en) Modular frequency divider with switch configuration to reduce parasitic capacitance
US11480992B1 (en) Techniques for phase shift reduction in a single crystal multiple output clock system
CN109478889A (zh) 电平移位器
US20220407529A1 (en) Efficiency enhanced circuit digital-to-analog converter (cdac) by optimized q of the off-load cap
KR20230042556A (ko) 과도 공급 전압 보조 모드 스위칭을 갖는 다중 코어 발진기
US8248120B1 (en) Systems, methods and circuitry relating to frequency dividers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150826

Termination date: 20190729

CF01 Termination of patent right due to non-payment of annual fee