CN105264605A - 用于不匹配信号接收器的时序控制 - Google Patents

用于不匹配信号接收器的时序控制 Download PDF

Info

Publication number
CN105264605A
CN105264605A CN201480031493.3A CN201480031493A CN105264605A CN 105264605 A CN105264605 A CN 105264605A CN 201480031493 A CN201480031493 A CN 201480031493A CN 105264605 A CN105264605 A CN 105264605A
Authority
CN
China
Prior art keywords
circuit
distribution network
clock distribution
unmatched
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480031493.3A
Other languages
English (en)
Other versions
CN105264605B (zh
Inventor
C·P·莫扎克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201810010942.6A priority Critical patent/CN108052479B/zh
Publication of CN105264605A publication Critical patent/CN105264605A/zh
Application granted granted Critical
Publication of CN105264605B publication Critical patent/CN105264605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

有I/O接口的设备包括匹配至不匹配的接收器电路的时钟分配路径的复制时钟分配路径。设备可以监视复制路径中的延迟变化，并响应于复制路径中检测到的延迟变化调整真实时钟分配路径中的延迟。接收器电路包括处于不匹配配置的数据路径和时钟分配网络。环振荡器电路包括匹配到真实时钟分配网络的复制时钟分配网络。因此，所检测到的复制时钟分配网络的延迟变化指示真实时钟分配网络中的延迟变化，这个变化可以被相应地补偿。

Description

用于不匹配信号接收器的时序控制
相关申请
本申请是基于2013年7月1日提交的美国临时专利申请No.61/841,857的非临时申请，并要求该临时申请的优先权权益。临时申请No.61/841,857号通过引用结合于此。
技术领域
本发明的实施例一般地涉及存储器设备写，并更具体地涉及用于不匹配架构中的存储器设备写的时序控制。
版权通告/许可
本专利文档公开内容的一部分可能包含受版权保护的材料。版权所有者不反对任何人如其出现在(美国)专利商标局专利文件或记录中那样对该专利文献或专利公开的复制，否则保留所有版权。版权通告应用于如下所述的和如所附图中的所有数据，以及应用于以下所述的任何软件：英特尔公司2013版权，保留所有权利。
背景技术
主平台上的组件之间的通信对于电子设备的操作是必要的。然而，各种情况(诸如温度改变和电压变化)会影响组件之间的高速通信的时序。一般而言，不同组件间的通信可以称为输入/输出(I/O)，并通常由标准(例如，存储器子系统的组件之间的标准)管控。I/O标准可以涉及用于I/O功率、I/O等待时间、和I/O频率的性能特性。I/O性能设置的标准或名义值被设为用于兼容性和互操作性的可以跨不同系统达到的值。通常在功率和等待时间之间存在折衷。因此，使用严格的时序参数可以降低功率，但导致I/O等待时间更多地被温度、电压和工艺变化负面地影响。
在存储器子系统中，使用匹配的架构是普遍的，其中数据路径(DQ)和数据选通路径(DQS)二者都是由匹配的连续时间放大器放大的。图1A是已知匹配的接收器电路的框图。在匹配的架构102中，选通路径的放大器124匹配数据路径的放大器122。数据路径包括随内部Vref信号110输入到放大器122中的数据输入DQ[7:0]。数据选通路径包括用于差分接收器的输入，其中DQS_P表示正差分信号，且DQS_N表示负差分信号。放大器124反馈到时钟分配网络130中，该时钟分配网络130提供网络以将时钟信号同时分配给多个接收设备。具体示出的是去向取样电路140的元件142和144的信号。
使用不匹配的架构可以对比使用匹配的架构提高接收器的功率和性能。图1B是已知不匹配的接收器电路的框图。在不匹配的架构104中，数据(DQ)电压直接在连接片(pad)上取样。在被取样之后，系统可以放大信号而没有匹配的架构102所需要的严格的时序限制。即，放大可以在整个单元间隔(UI)或可能更多期间发生。因此，不匹配接收器的增益/带宽要求比匹配的接收器的增益/带宽要求低。如所解说的，DQ[7:0]和内部Vref110被直接反馈给取样电路160的元件162和164。DQS路径仍要求连续时间放大器(放大器126)，但DQS上的摇摆通常比DQ上的摇摆大，这意味着可以使用较低的增益放大器126，因为它不需要匹配到数据路径中的高增益放大器。
不匹配的架构104相关于匹配的架构102提高一定的接收器带宽和电压敏感性，但使时序控制降级。DQS和DQ路径上的延迟在不匹配的架构104中不是自我补偿的。因此，TDQS中的任何变化或将选通信号传播通过放大器124或时钟分配网络130的时间会直接使接收器时序预算降级。已有的训练可以校正时序一次,但任何从经训练位置的漂移会直接影响时序裕量。漂移可以跨电压、温度和/或老化而发生，这使时序裕量降级并可能产生链路故障。
周期性训练是已知的，其中训练数据被跨链路(例如，从存储器控制器到动态随机访问存储器(DRAM))写并查看错误。然而，周期性训练受总线带宽上的复杂度和负载的影响。
此外，如果对大量样本进行了平均，训练会是最有效的，但对更多样本平均直接与用于真实数据操作的高带宽数据链路的需求冲突。而且，因为反馈回路(搜索多个设置以找到最优值)的迭代本质，这样的周期性训练固有地较慢。
附图说明
以下描述包括对具有作为示例的方式而给出的本发明的实施例的实现的图示的图的讨论。附图应被理解为示例的方式，而不是限制的方式。如本文使用的，引用一个或多个“实施例”应被理解为描述包括在本发明的至少一个实现中的特定特征、结构和/或特性。因此，此处出现的诸如“在一个实施例中”或“在替换性实施例中”的短语描述本发明的各种实施例和实现，并且不必全都指同一实施例。然而，它们也不必是互斥的。
图1A是已知匹配的接收器电路的框图。
图1B是已知不匹配的接收器电路的框图。
图2是具有不匹配的接收器电路和复制时钟分配路径的系统的实施例的框图。
图3是具有用于不匹配的接收器电路的复制时钟分配路径的复制网络的系统的实施例的框图。
图4A是不匹配的接收器电路的实施例的框图。
图4B是有用于图4A的不匹配的接收器电路的复制时钟分配路径的振荡器电路的实施例的框图。
图5是用于有复制时钟分配路径的振荡器电路的操作时序的实施例的时序图。
图6是用于基于复制时钟分配网络中检测到的延迟变化调整时钟分配网络中的延迟的过程的实施例的流程图。
图7是其中可以实现复制时钟分配路径的计算系统的实施例的框图。
图8是其中可以实现复制时钟分配路径的移动设备的实施例的框图。
随后是某些细节和实现的描述，包括可以描绘下面所描述的实施例的一些或全部的图的描述，以及讨论本文所呈现的发明性概念的其它潜在实施例或实现。
具体实施方式
如本文所述，组件到组件的I/O接口使用不匹配的接收器电路。不匹配的接收器包括匹配到控制取样电路的时钟分配路径的复制时钟分配路径。在描述中，“时钟分配路径”指该路径的任何或所有部分，包括时钟分配路径自身、放大器、或路径的其它部分。设备可以监视复制路径中的延迟变化，并响应于复制路径中检测到的延迟变化调整真实时钟分配路径中的延迟。接收器电路包括处于不匹配配置的数据路径和时钟分配网络。环振荡器电路包括匹配到真实时钟分配网络的复制时钟分配网络。因此，所检测到的复制时钟分配网络的延迟变化指示真实时钟分配网络中延迟的变化，这个变化可以被相应地补偿。
在一个实施例中，所述的测试系统或测试引擎可以用来测试存储器子系统，及更具体的，测试平台组件(例如，处理器、存储器控制器)与存储器设备之间的输入/输出(I/O)或通信。任何使用带调度器或等效逻辑的存储器控制器的存储器子系统都可以实现至少一个测试引擎的实施例。本文对存储器设备所做的引用可以包括不同的存储器类型。例如，存储器子系统通常使用DRAM，该DRAM是如本文诉述的存储器设备的一个示例。因此，本文所述的测试引擎可与多个存储器技术中的任何一个兼容，多个存储器技术诸如DDR3(双倍数据速率版本3，由JEDEC(联合电子设备工程委员会)于2007年6月27日原始发布，目前处于第21个发布)、DDR4(DDR版本4，由JEDEC在2012年9月出版的初始规范)、LPDDR4(低功率双倍数据速率版本4，截至本申请提交时由JEDEC在开发的规范)、WIDEIO(截至本申请提交时由JEDEC在开发的规范)、和/或其它、以及基于此类规范的变体或扩展的技术。
在一个实施例中，I/O接口电路的操作可以经由使用实征测试来进一步控制。基于由复制时钟分配路径检测到的延迟变化，系统可以经验性地测试设备输入/输出(I/O)的性能参数以确定要修改什么参数来针对检测到的延迟进行调整。基于经由测试系统的经验测试，系统可以针对设备间通信发生于其中的系统或设备设置性能参数。对于多个不同I/O电路参数的多个不同设置中的每一个，测试系统可以设置每一个I/O电路参数的值、生成测试流量来用所述参数值对通信进行压力测试、并测量I/O性能特性的操作裕量。测试系统还可以执行搜索功能以确定使得延迟被补偿的每一个I/O电路参数的值。在一个实施例中，系统基于搜索功能设置I/O电路参数的运行时值。设置可以基于测试动态地为具体系统的具体组件而改变。
如上所述，不匹配的架构可以相关于匹配的架构提供带宽和频率上的显著改进。然而，传统的不匹配的架构受被降级的时序控制的影响。如下面更详细描述的，不匹配的接收器架构可以通过使用用来预测真实时钟分配路径的时序变化的匹配的复制时钟分配路径而具有经改善的时序控制。在一个实施例中，系统可以基于在复制路径中检测到的时序变化来调整真实时钟分配路径的时序行为。更具体地，复制路径被检测到的时序变化可被假定为对真实数据路径的数据眼的边缘具有相同的效果。因此，通过跟踪对复制路径中的时序的变化，数据眼的边缘中的变化可以得到补偿。
在一个实施例中，接收器电路向回提供信息到发射器以导致发射器基于检测到的延迟变化而调整其操作。因此，延迟变化可以通过改变发射器设备的发射行为来补偿。在一个实施例中，接收器设备可以计算所需要的延迟调整和/或调整接收器延迟以补偿延迟变化。在一个实施例中，接收器设备简单地以振荡器计数的形式将原始数据发送到发射器，该发射器可以随后基于检测到的变化计算时序调整。
图2是具有不匹配的接收器电路和复制时钟分配路径的系统的实施例的框图。系统200包括设备210(用发送硬件TX212示出)和设备220(用接收硬件222示出)。应理解，在一个实施例中设备220也可以向设备210发送传输；因此设备220可以包括未明确示出的发送硬件，且设备210可以包括未明确示出的接收硬件。在一个实施例中，发射和接收硬件是收发机硬件，收发机硬件允许通过发送和接收二者进行接口。设备经由一个或多个传输线连接，一个或多个传输线由发送驱动器驱动。传输线可以是任何类型的连接设备210的I/O引脚与设备220的信号线(例如，迹线、接线)。
设备220包括接收控制器230，接收控制器表示执行设备220的接收操作的硬件和其它逻辑。接收控制器230可以包括取样电路232以对所接收的信号的电压电平取样。取样电路232是由取样选通234或其它控制信号控制的，取样选通234或其它控制信号指示何时对传入或接收的信号进行取样。取样选通234由接收控制器230生成为单独信号。接收控制器230包括时序控制236以控制取样选通234的生成。
在一个实施例中，接收控制器230包括选通复制238，选通复制是取样选通234的复制路径。取样选通234的时序中的漂移(正的或者负的)可以负面地影响设备230成功接收传入信号的能力。选通复制238是匹配到选通样本234的路径的路径。因此，发生在选通样本234中的同一漂移应该相同地发生在选通复制238中。基于该漂移或选通信号或控制信号的延迟变化，时序控制236可以针对该变化而进行调整。在一个实施例中，时序控制236针对由信令设备210造成的延迟进行调整以改变其发送参数来更好地匹配取样电路232的取样时序。因此，设备210的时序控制214可以调整TX212的操作。在一个实施例中，时序控制236调整选通样本234的时序以调整取样电路232的时序。因此，系统200相关于设备210的发送电路的时序，控制设备220的接收电路。
假定一个示例是，设备210是存储器控制器或处理器并且设备220是存储器设备，可以说系统200涉及如何测量tDQS延迟(数据选通信号的传播延迟)，和调整控制器/处理器发射器时序以补偿延迟变化。通过使用选通复制238作为单独的电路，系统200可以测量选通信号中的漂移而不影响正常操作。因此，测量系统可以提供精确地关于选通延迟移动了多少的反馈，提供漂移的幅度和符号二者。而且，因为选通复制238是不影响实际数据路径性能的单独电路，系统200能够生成延迟测量的许多样本以一起平均，这可以比使用数据路径本身用作测量的系统显著地改善分辨率和准确性。
应理解，样本选通234的电路路径不匹配到取样电路232。因此，接收控制器230采用不匹配的接收器电路架构。不匹配的架构通常对电压和温度变化敏感，因此电路的行为(以及具体而言的延迟)随时间改变。然而，用选通复制238监视延迟变化允许系统200调整选通信号延迟，这进而调整取样点。否则，取样点会漂移而导致在信号的错误部分取样并导致接收错误。
在一个实施例中，系统200使用延迟测量作为输入来执行具体确定运行时系统的设置以改善I/O的搜索。基于测量到的延迟及可能的其他测量到的I/O参数，搜索逻辑(可能是测试逻辑的一部分，或者是单独的逻辑)根据测量到的值确定对设备之间的I/O使用什么设置。在一个实施例中，搜索逻辑可以使用测量来生成I/O的一个或多个代表性性能曲线。基于代表性曲线，搜索逻辑可以执行搜索功能以确定使用什么设置来对至少一个参数满足更好的性能，而同时对其他参数至少维持(通过标准或者配置)所要求的性能。搜索逻辑可以包括n-维搜索逻辑、1-维搜索逻辑(以执行n个1-维搜索)、线性拟合搜索逻辑、二次拟合搜索逻辑、最速下降搜索逻辑、曲线拟合搜索逻辑、或其他中的任一种。应理解，n表示指示要搜索的组合的数量的整数。在一个实施例中，搜索逻辑也可以将多个测量组合在一起以便降低重复性噪音或者外插至最坏情况。
图3是具有用于不匹配的接收器电路的复制时钟分配路径的复制网络的系统的实施例的框图。设备300是图2的系统200的实施例的一个示例。设备300包括对来自传输设备(未示出)的接收或传入信号进行取样的取样电路310。取样电路的取样时序312是由选通路径322控制的，该选通路径是分配网络320的一部分。如所解说的，取样电路312可以是设备300的取样电路310的多个取样电路中的一个。通常，一个选通路径322的时序会指示分配网络320的所有选通路径的时序及由此所有取样电路310的时序。
复制路径342匹配到选通路径322。类似于选通路径322的时序是如何指示所有分配网络320的时序，复制路径342的时序指示选通路径322及由此指示分配网络320的时序。复制路径342被示出为复制网络340的一部分。在一个实施例中，复制网络340是分配网络320而不是整个网络的电路等效体。因此，在某些实现中可以认为复制路径342和复制网络340是相同的。
在一个实施例中，复制路径342是或者包括振荡器电路，该振荡器电路将信号回馈给路径前端处的放大器。在给定时段中的振荡数量可以提供指示复制路径342的时序的值。通过将一个测试的振荡的数量与先前存储的值比较，设备300可以确定通过路径的延迟变化的幅度和符号。在一个实施例中，时序控制330包括计数器332，该计数器对包括振荡器或环振荡器的复制路径342的实施例的振荡进行计数。在一个实施例中，时序控制330(或者时序控制330发送计数器332的值所针对的发射器设备)包括存储设备(例如，寄存器——未示出)或具有对存储设备的访问，以存储振荡器计数来与较新的计数比较。
在一个实施例中，复制网络340和分配网络320集成在同一集成电路上并且是电路等效体。因此，在过程中电路会匹配，并会被期望在操作中同样行动。复制网络340还可以放置在与分配网络320同一衬底上接近处，这会进一步保证温度变化和温度热点将同样地影响复制网络340和分配网络320。
发射器上的延迟调整和/或选通信号的时序的调整可以是基于计数器332的计数的。在一个实施例中，时序控制330执行确定延迟调整的计算。在一个实施例中，时序控制330将计数器332的计数发送给发射器，该发射器执行计算。无论是在存储器设备处或在控制器或处理器处，计算可能非常消耗处理资源。替代执行计算中的除法，计算处理资源可以使用泰勒展开以获得可用的近似。下面相关于图4B更详细描述了这样的方法。通过降低执行运行时/实时除法操作和/或其基于硬件的计算的需求，使用泰勒展开和/或某些值得预先计算可以降低运行时计算要求。因此，可以降低整体硬件计算负载。预先计算可以对在振荡器计数的测量之前已知的任何值执行。这样的计算可以由固件在振荡器计数/时序测量之前执行。预先计算的结果可以存储在寄存器或要访问以计算延迟调整的其他存储中。
图4A是不匹配的接收器电路的实施例的框图。电路402是不匹配的接收器电路，包括取样电路410、不匹配放大器430、和时钟分配网络440。取样电路410针对内部参考电压Vref420对接收的数据信号DQ[7：0]进行取样。应理解，取决于系统(电路402是其一部分)的配置，数据信号可以多于或少于8个位。取样电路410包括提供输入信号样本的元件412、和在时钟的两个边沿都用来传输数据的双倍数据速率系统的情况下提供输入信号的互补样本的元件414。因此，互补路径可能在单倍数据速率配置中不需要。其他配置是可能的。元件412和414是取样放大器，取样放大器对实际接收到的信号进行取样并放大样本。因此，放大可以由相比在取样之前放大较低速的放大器执行，如匹配配置中。
放大器430接收上拉选通信号和下拉选通信号作为输入。时钟分配网络440将选通或样本信号分配至多个不同元件，例如多个不同的取样元件(未示出)。分配网络440的层的准确数目随实现而变化。应理解，为了简明起见示出了二叉树分配网络。通常使用H-树(其中每一个附加层包括四个分支而不是只有两个，并因此看上去像“H”)。无论使用分配网络440的什么配置以及使用了多少层，从放大器430到取样元件412和414存在选通路径或延迟路径。
通过老化、改变电压电平、温度变化、或者可能的其他操作条件，通过选通路径450的延迟基于设备的操作而随时间变化。应理解，通过选通路径450的时序与数据信号的延迟不匹配(这可表示为tDQ≠tDQS)。时序差别可以通过改变经发送的信号的时序或者在生成数据选通时改变来补偿。应理解，将沿时钟分配网络的不同层的传输线(迹线或接线)示出为具有电阻和电容，如业界中普遍示出的。另一个普遍的图示包括表示了每一个传输线上的电感器，这指示每一个线的延迟是由于线固有的电阻、电容和电感而产生的复杂阻抗生成的。还应理解，每一个三角表示在信号传播通过选通路径450时防止信号丢失的缓冲区。
图4B是有用于图4A的不匹配的接收器电路的复制时钟分配路径的振荡器电路的实施例的框图。复制电路404可以通过使用相同的工艺步骤集成到与电路402同一衬底上。在一个实施例中，复制电路404放置在衬底上物理地接近电路402。因此，由于环境条件，两个电路的行为应该关于延迟变化密切追踪。复制电路404与电路402并行，并独立于电路402操作和在相对于电路402的背景中操作。作为复制，复制网络442有与分配网络440相同的结构。因此，复制路径452有与选通路径450相同的延迟。
如所示，复制电路404被配置为或包括环振荡器。环振荡器将生成N个循环的时段的振荡(其中N是循环数量，对此N个循环，至放大器432的使能信号输入是有效的)。因此，N是循环数量，对此N个循环，复制电路450的复制路径452是启用的。在一个实施例中，不认为复制路径404包括计数器460，但相反提供至计数器460的输入。在另一个实施例中，认为计数器460是复制电路404的一部分。计数器460一直追踪复制路径452每循环时段的振荡数量。因此，电路402和404所属于的系统可以计算通过分配网络的延迟，及具体地可以标识延迟中的变化。延迟可以计算为或基于1除以计数，其中计数是在N个循环后存储在计数器460中的最终计数值。计数器460在大多数情况下可以用例如8到16位实现以得到足够的准确性。
复制路径452可以称为关于电路402的真实数据路径或真实选通路径的“仿路径”。复制电路404可以直接测量环振荡器配置的tDQS路径延迟而不影响接收器的正常操作。在一个实施例中，复制电路404连续地或几乎连续地操作，从而生成大量样本以降低噪音同时仍达到比已知的周期性训练方法高得多的带宽。数学上，环振荡器频率可以表达为系统时钟频率的函数，其中系统时钟频率可以从各种潜在源而导出。表达可以是：方程式1：FRingOsc＝FSystemCIK*ROCount/N，其中FRingOsc是环振荡器电路的频率，FSystemCIK是系统时钟的频率，ROCount是环振荡器的最终计数(如计数器460所记录的)，且N是环振荡器是启用或活动时的系统时钟循环的数量。
通过将N变大，得到非常准确的延迟的测量是可能的，且系统中的任何噪音都将以零额外开销自动在环振荡器内部被平均。例如，允许电路404运行1us(其中tDQS的典型值是0.5ns)将提供大概2000的ROCount。任何时钟抖动或电源噪音将会在2000振荡上被平均，这提供了在小于1％内准确的tDQS的测量。
为了计算随时间的tDQS延迟中的漂移，系统可以存储来自先前测量的ROCount的至少一个值，并将新ROCount值与所存储的值比较。在一个实施例中，ROCount的初始值可以在基本输入/输出系统(BIOS)训练期间当DQ中心在DQS左右时生成。因此，可以进行实际系统的一个测量，且可以基于存储的测量计算新的延迟值，如与周期性训练方法的迭代性本质相反的。在一个实施例中，漂移可以如方程式2数学地表达：ΔtDQS＝N/FSystemClk*(l/ROCountNEW–1/ROCountOLD)，其中ΔtDQS是选通路径延迟的变化，N是测试/测量启用的系统时钟循环的数量，FSystemCIK是系统时钟的频率，ROCountNEW是ROCount的当前测量的值，且ROCountOLD是ROCount的存储值。
应理解，漂移计算的数学表达要求除法操作，除法操作是在数字化硬件中实现相当昂贵的操作。方程式2还可以通过泰勒展开估计为：方程式3：ΔtDQS～(N/FSystemClk)-(N/(FSystemClk/ROCountOLD))*ROCountNEW,和方程式4:ΔtDQS～(N/(FSystemClk/ROCountOLD2))*ROCountNEW2-(3*N/(FSystemClk/ROCountOLD))*ROCountNEW+(2*N/FSystemClk)，其中方程式3是方程式2的一阶泰勒展开，且方程式4是方程式2的二阶泰勒展开。注意，要测量的循环数量N、系统时钟频率FSystemCIK、以及存储的环振荡器计数ROCountOLD全部是已知的值。因此，方程式3和4所要求的除法操作的每一个都可以不在实时执行，可以存储和访问以用于实时乘法。因此，方程式3和方程式4仅要求有预先计算的除法操作的实时乘法。应该理解，也可以使用更高阶的泰勒展开和/或其他估计技术。
通过将来自复制网络442的输出的反馈连接至放大器432的反相端和将Vref连接到另一端，电路404实现振荡所必须的反相。其他实现也可以以不同的方式实现反相，且其他实现可以使用差分DQS反馈而不是图4B中示出的单端版本。应理解，复制网络442可以实现为分配网络440的电路等效体。因此，网络的每一个分路都可以在缓冲器处终止而不影响沿复制路径452的延迟。因此，复制网络442可以有一个或多个完全复制路径，其中任何一个路径都可指示每一个路径的延迟。
在一个实施例中，电路404AC耦合接收器。AC耦合可以允许公共模式电压、电压摇摆、和要以对延迟匹配最小的影响来调整的斜率。因此，输入摇摆、公共模式电压、和电路404的斜率可以被调整到匹配真实DQS连接片信号。在一个实施例中，耦合电容器C474是可调整的或可变的以允许调谐电路。在一个实施例中，反馈路径也包括电阻器R476以允许接收器斜率中的调整。电阻器R476也可以是可调整的或可变的以允许调谐电路响应。因此，反馈时序响应可以基于电路402中的实际数据路径的行为来调谐。反馈响应时间可以基于环境条件(诸如设备的老化)来修改。在一个实施例中，这样的对反馈的AC调整可以要求附加的启动电路(未示出)以定义反馈的初始启动条件。AC耦合也可以依据初始条件要求一些时间来将公共模式稳定，这可能将期望平均或测量时段延长(例如，较大的N)、或在启用计数之前将环振荡器中的热身时段延长(例如，启用N+X个循环，其中计数器460在X个循环后被打开)。
应理解，尽管放大器430不匹配到元件412和414的放大器，但放大器432匹配到放大器430。此外，复制路径452匹配到选通路径450。
图5是用于有复制时钟分配路径的振荡器电路的操作时序的实施例的时序图。图5示出DRAM设备的命令流的一个实施例。时钟信号510是系统时钟。CMD520是DRAM命令信号。PREALL表示初始化命令。在发出PREALL命令和MRWStart命令的发出之间有tRPab的延迟。MRW(模式寄存器写)Start表示开始振荡的命令。环振荡器信号RO530在从MRWStart发出时起tRODelay的延迟之后开始振荡。
一旦RO530开始振荡，计数540开始对振荡计数。有振荡时段如垂直虚线所示，在该振荡时段之后控制器发出MRWStop命令，这个命令停止了振荡。在tRODelay的延迟之后，环振荡器停止，且计数器固定在X计数。在tWait的延迟之后，控制器发出MRR(模式寄存器读)Result命令，这个命令请求计数器的结果。在RL+tDQSCK的时段之后，存储器设备在DQ550上返回X值。
因此，从DRAM协议的角度而言，环振荡器可以通过MRW/MRR命令、显式信号、或经通信的一些其他方式来访问。在一个实施例中，N的值(要振荡的时钟510循环数量)可以在存储器控制器中实现(这将要求单独的停止振荡器命令)或者在DRAM中使用计数器实现。在一个实施例中，对振荡计数的计数器包括在存储器控制器中。在这样的实现中，存储器控制器和存储器设备将需要信号来馈回结果，这将消耗他们之间的带宽。在一个实施例中，对振荡计数的计数器包括在存储器设备中，且最终计数是馈回给存储器控制器的全部内容。这样的实现将要求单独的MRR命令来读回振荡器计数。应理解，图5中的示例仅是存储器语境中的一个示例，不是限制。其他显式或隐式的通信方法是可能的。
在一个实施例中，振荡方法可以用来得到对一个或多个关键DRAM时序延迟(诸如tDQSCK)的粗略估计，以及它们怎么随DRAM电压和/或温度变化。应理解，这样的使用不可能如专门测量一样准确；然而，它可以提供对某些时序延迟的了解并因此用单个技术提供多片信息。
图6是用于基于复制时钟分配网络中检测到的延迟变化调整时钟分配网络中的延迟的过程的实施例的流程图。在一个实施例中，设备制造商在组件中制造用于I/O的接收器电路。接收器电路包括放大器、取样电路、和时钟分配网络，602。取样电路和放大器可以是同一元件的一部分。制造商也在该组件上制造复制电路。复制电路包括匹配的放大器(与接收器电路的时钟分配网络的放大器匹配)，和复制时钟分配网络路径，604.
在操作中，接收器电路从发送设备接收通信进行处理，606。接收器电路处理输入信号。接收器电路可以处理许多这样的输入信号。并行地并且独立于接收器电路的操作(例如，复制电路的操作不直接影响接收器电路的操作，并反之亦然)，接收设备生成使能信号。复制电路的复制放大器接收输入或使能信号，608。
复制放大器通过复制时钟分配网络路径输出信号，610。复制路径匹配到接收器电路的时钟分配网络路径。在一个实施例中，复制路径只是单个路径，而不是整个复制时钟分配网络。因此，复制路径可以实现为接收器电路的时钟分配网络的电路等效体。复制电路馈回复制路径的输出或者从复制路径的末端向复制放大器的输入进行馈回，612。反馈路径导致电路振荡。
复制路径末端处的计数器对振荡计数，614。计数器可以将计数提供给寄存器或控制器设备。基于计数，系统计算复制路径的延迟，并更具体地确定延迟是否改变了，616。计算可以由接收设备或由发送设备执行。不进行计算的设备可以将当前延迟与复制路径的先前延迟比较，618。在一个实施例中，计算涉及将当前振荡器计数与先前振荡器计数值比较。
如果延迟是一样的，620的是(YES)分支，则没有什么要调整，且接收器电路继续如它先前所做地操作。振荡器电路将在某个将来时间当它被再次启用时重启，608。如果延迟是不同的，620的否(NO)分支，则系统基于复制电路中的延迟差异来调整关于接收器电路的时钟分配网络的I/O的延迟，622。一般而言，系统可以基于复制时钟分配网络中的延迟而调整发射器源时钟和不匹配的接收器电路之间的延迟。在一个实施例中，调整包括发射器的操作的调整。在一个实施例中，调整包括对控制接收器操作的接收设置的调整。在一个实施例中，调整包括时钟分配网络的操作的调整。调整可以通过调整各种发送和/或接收电路的电气I/O参数来实现。在一个实施例中，搜索逻辑实现确定调整什么I/O操作参数的搜索。
图7是其中可以实现复制时钟分配路径的计算系统的实施例的框图。系统700表示根据本文所述的任何实施例的计算设备，并可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或交换设备、或其他电子设备。系统700包括处理器720，该处理器720提供系统700的指令的处理、操作管理和执行。处理器720可以包括任何类型的微处理器、中央处理单元(CPU)、处理核、或为系统700提供处理的其他处理硬件。处理器720控制系统700的全面操作，并可以是或者包括：一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑设备(PLD)、或之类，或这类设备的组合。
存储器子系统730表示系统700的主存储器，并为要由处理器720执行的代码或者要在执行例程中使用的数据值提供临时存储。存储器子系统730可以包括一个或多个存储器设备，诸如只读存储器(ROM)、闪存、随机访问存储器(RAM)的一个或多个变体、或其他存储器设备、或这类设备的组合。存储器子系统730主要存储并主存操作系统(OS)736以提供软件平台用于系统700中指令的执行。此外，其他指令738被存储并从存储器子系统730执行以提供系统700的逻辑和处理。OS736和指令738是由处理器720执行的。
存储器子系统730包括存储器设备732，在这里它存储数据、指令、程序、或其他项目。在一个实施例中，存储器子系统包括存储器控制器734，存储器控制器734是根据本文所述的任何实施例的存储器控制器，并包括生成并向存储器设备732发出命令的调度器。
在一个实施例中，存储器子系统730和存储器设备732实现从复制时钟分配路径生成的反馈以提高从存储器控制器到存储器设备的通信的时序和准确性。在一个实施例中，存储器设备732包括匹配到选通分配网络的复制分配网络。存储器设备确定由复制网络中的环振荡器造成的延迟移位的幅度和方向。系统使用振荡计数来计算延迟移位并调整一个或多个I/O参数的操作以解决延迟移位。
处理器720和存储器子系统730耦合至总线/总线系统710。总线710是表示任何一个或多个单独的物理总线、通信线/接口、和/或由适当的桥、适配器、和/或控制器连接的点对点连接的抽象。因而，总线710可以包括例如系统总线、外围组件互连(PCI)总线、超传输(HyperTransport)或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)、或者电气和电子工程师协会(IEEE)标准1394总线(通常称为“火线”(Firewire))中的一个或多个。总线710的总线也可以对应于网络接口750中的接口。
系统700也包括一个或多个输入/输出(I/O)接口740、网络接口750、一个或多个内置大容量存储设备760、和耦合至总线710的外设接口770。I/O接口740可以包括一个或多个接口组件，通过该一个或多个接口组件用户与系统700交互(例如，视频、音频、和/或字母数字接口)。网络接口750向系统700提供通过一个或多个网络与远程设备(例如，服务器、其他计算设备)通信的能力。网络接口750可以包括以太网适配器、无线互连组件、通用串行总线(USB)、或其他有线或无线的基于标准的或专有接口。
存储设备760可以是或包括任何用于以非易失性方式存储大量数据的传统介质，诸如一个或多个磁盘、固态盘、或基于光学的盘、或组合。存储设备760以持久状态(即，即便对系统700的电源的中断，值保留)保持代码或指令和数据762。存储设备760可以一般地认为是“存储器”，而存储器730是向处理器720提供指令的执行或操作存储器。尽管存储760是非易失性的，存储器730可以包括易失性存储器(即，如果系统700的电源中断，数据的值或状态不确定)。
外设接口770可以包括上面未具体述及的任何硬件接口。外设一般指依赖性地连接到系统700的设备。依赖性连接是系统700提供操作执行在其上且用户与其交互的软件和/或硬件平台的连接。
图8是其中可以实现复制时钟分配路径的移动设备的实施例的框图。设备800表示移动计算设备，诸如计算平板、移动电话或智能电话、启用无线的电子阅读器、或其他移动设备。应理解，组件中的某些是一般示出的，且不是所有这样的设备的组件都在设备800中示出。
设备800包括处理器810，该处理器810执行设备800的主要处理操作。处理器810可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备、或其他处理装置。在一个实施例中，处理器810在处理器管芯之外还包括光学接口组件。因此，处理器管芯和光子组件在同一封装中。这样的处理器封装可以根据本文所述的任何实施例光学地与光学连接器接口。
由处理器810执行的处理操作包括应用和/或设备功能执行于其上的操作平台或操作系统的执行。处理操作包括关于与人类用户或与其他设备的输入/输出(I/O)的操作、关于电源管理的操作、和/或关于将设备800连接至另一设备的操作。处理操作也可以包括关于音频I/O或显示I/O的操作。
在一个实施例中，设备800包括音频子系统820，该音频子系统820表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这类功能的设备可以集成进设备800中或者连接至设备800。在一个实施例中，用户通过提供由处理器810接收和处理的音频命令来与设备800交互。
显示子系统830表示提供视觉和/或触觉显示供用户与计算设备交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示子系统830包括显示接口832，该显示接口832包括用来向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口832包括与处理器810分开、以至少执行一些关于显示的处理的逻辑。在一个实施例中，显示子系统830包括向用户提供输出和输入二者的触摸屏设备。
I/O控制器840表示关于与用户交互的硬件设备和软件组件。I/O控制器840可以操作以管理是音频子系统820和/或显示子系统830的一部分的硬件。此外，I/O控制器840示出用于连接到设备800的附加设备的连接点，用户可能通过该附加设备与系统交互。例如，可以附连到设备800的设备可能包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘鼠标、或用于与诸如读卡器或其他设备的特定应用一起使用的其他I/O设备。
如上述及，I/O控制器840可以与音频子系统820和/或显示子系统830交互。例如，通过麦克风或其他音频设备输入可以为设备800的一个或多个应用或功能提供输入或命令。此外，音频输出可以替代提供或额外提供以显示输出。在另一示例中，如果显示子系统包括触摸屏，则显示设备也充当输入设备，该输入设备可能至少部分地由I/O控制器840管理。设备800上也可以有附加的按钮或开关以提供由I/O控制器840管理的I/O功能。
在一个实施例中，I/O控制器840管理设备诸如加速计、相机、光传感器或其他环境传感器、陀螺仪、全球定位系统(GPS)、或可以包括在设备800中的其他硬件。输入可以是直接用户交互以及向系统提供环境输入以影响其操作(诸如过滤噪音、调整显示用于亮度检测、对相机应用闪光、或其他特征)的一部分。在一个实施例中，设备800包括管理电源使用、电池充电、和关于电源节省操作的特征的电源管理850。
存储器子系统860包括用于在设备800中存储信息的存储器设备862。存储器子系统860可以包括非易失性(如果存储器设备的电源被中断则状态不改变)和/或易失性(如果存储器设备的电源被中断则状态不确定)存储器设备。存储器860可以存储应用数据、用户数据、音乐、照片、文档、或其他数据，以及关于系统800的应用和功能的执行的系统数据(无论是长期或暂时)。在一个实施例中，存储器子系统860包括存储器控制器864(其也可以认为是系统800的控制的一部分，并可以潜在地认为是处理器810的一部分)。存储器控制器864包括生成并向存储器设备862发出命令的调度器。
连接870包括使设备800能与外部设备通信的硬件设备(例如，无线和/或有线的连接器和通信硬件)和软件组件(例如，驱动器、协议堆栈)。设备可以是分立的设备，诸如其他计算设备、无线接入点或基站、以及外设(诸如头戴式耳机、打印机、或其他设备)。
连接870可以包括多个不同类型的连接。为了一般化，用蜂窝连接872和无线连接874示出设备800。蜂窝连接872一般指由无线运营商提供的蜂窝网络连接，诸如经由用于全球移动通信系统(GSM)或变体或衍生物、码分多址(CDMA)或变体或衍生物、时分复用(TDM)或变体或衍生物、长期演进——也称为“4G”(LTE)、或其他蜂窝服务标准提供的。无线连接874指不是蜂窝的无线连接并可以包括个域网(诸如蓝牙)、局域网(诸如WiFi)、和/或广域网(诸如WiMax)、或其他无线通信。无线通信指通过在非固态介质中使用经调制的电磁辐射来传输数据。有线的通信在固态通信介质中发生。
外设连接880包括硬件接口和连接器，以及进行外设连接的软件组件(例如，驱动器、协议堆栈)。应理解，设备800可以既是对其他计算设备的外设设备(到882)，也具有连接到它的外设设备(从884)。设备800通常具有出于诸如管理(例如，下载和/或上载、改变、同步)设备800上的内容的目的而连接到其他计算设备的“对接(docking)”连接器。此外，对接连接器可以允许设备800连接到允许设备800控制到例如视听或其他系统的内容输出的某些外设。
除了专有对接连接器或其他专有连接硬件之外，设备800还可以经由公共的或基于标准的连接器来进行外设连接8880。公共类型可以包括通用串行总线(USB)连接器(可以包括多个不同硬件接口中的任何一个)、包括MiniDisplayPort(MDP)的DisplayPort、高清多媒体接口(HDMI)、火线、或其他类型
在一个实施例中，系统800的一个和多个组件实现从复制时钟分配路径生成的反馈以提高组件之间的通信的时序和准确性。在一个实施例中，接收组件包括匹配到选通分配网络的复制分配网络。接收设备确定由复制网络中的环振荡器造成的延迟移位的幅度和方向。系统使用振荡计数来计算延迟移位并调整一个或多个I/O参数的操作以解决延迟移位。
在一个方面，具有不匹配的通信架构的装置包括：不匹配的接收器电路，包括包括第一放大器和取样电路的数据路径和从第二放大器耦合至取样电路以向取样电路提供选通信号的时钟分配网络，其中第二放大器不匹配到第一放大器；和环振荡器电路，包括匹配到第二放大器的第三放大器、对一段时间的振荡计数的计数器、从第三放大器耦合至计数器的复制时钟分配网络(其中复制时钟分配网络是不匹配的接收器电路的时钟分配网络的复制)、和从时钟分配电路到第三放大器的反馈路径。
在一个实施例中，数据路径包括取样放大器，取样放大器包括第一放大器和取样电路。在一个实施例中，时钟分配网络包括H-树时钟分配网络。在一个实施例中，不匹配的接收器电路和环振荡器电路被集成到单个集成电路管芯上。在一个实施例中，复制时钟分配网络是不匹配的接收器电路的时钟分配网络的电路等效体。在一个实施例中，反馈路径包括可调谐的RC电路以调整环振荡器电路的响应时间。
在一个实施例中，装置还包括用于基于由环振荡器电路中的计数器计数的振荡数量而计算不匹配的接收器电路的时钟分配网络的延迟调整的逻辑。在一个实施例中，装置还包括存储表示预先计算的数值除法的值的存储器设备，其中该逻辑用该值计算延迟调整而无需执行实时除法。在一个实施例中，装置还包括用于向发送设备通信由计数器计数的振荡数量以导致发送设备调整其向接收器电路的输出信号的时序的逻辑。在一个实施例中，装置还包括用于向接收器设备通信由计数器计数的振荡数量以导致接收器设备调整其信号处理参数的时序以从发射器电路接收信号的逻辑。
在一个方面，包括具有不匹配的接收器电路的存储器设备的电子设备包括：包括处理器的硬件平台；从硬件平台上的存储器控制器设备接收通信的硬件平台上的存储器设备，该存储器设备包括不匹配的接收器电路，该接收器电路包括包括第一放大器和取样电路的数据路径和从第二放大器耦合至取样电路以向取样电路提供选通信号的时钟分配网络，其中第二放大器不匹配到第一放大器；以及环振荡器电路，包括匹配到第二放大器的第三放大器、对一段时间的振荡计数的计数器以及从第三放大器耦合至计数器的复制时钟分配网络，其中复制时钟分配网络是不匹配的接收器电路的时钟分配网络的电路等效体；以及耦合用于基于从存储器设备访问的数据而生成显示的触摸屏显示器。
在一个实施例中，数据路径包括取样放大器，取样放大器包括第一放大器和取样电路。在一个实施例中，时钟分配网络包括H-树时钟分配网络。在一个实施例中，不匹配的接收器电路和环振荡器电路被集成到单个集成电路管芯上。在一个实施例中，复制时钟分配网络是不匹配的接收器电路的时钟分配网络的电路等效体。在一个实施例中，反馈路径包括可调谐的RC电路以调整环振荡器电路的响应时间。
在一个实施例中，存储器设备还包括用于基于由环振荡器电路中的计数器计数的振荡数量而计算不匹配的接收器电路的时钟分配网络的延迟调整的逻辑。在一个实施例中，存储器设备还包括用于存储表示预先计算的数值除法的值的存储器组件，其中该逻辑用该值计算延迟调整而无需执行实时除法。在一个实施例中，存储器设备包括用于向发送设备通信由计数器计数的振荡数量以导致发送设备调整其向接收器电路的输出信号的时序的逻辑。在一个实施例中，存储器设备还包括用于向接收器设备通信由计数器计数的振荡数量以导致接收器设备调整其信号处理参数的时序以从发射器电路接收信号的逻辑。
在一个方面，用于与不匹配的接收器电路通信的方法包括：将来自复制时钟分配网络的输出的信号馈回给复制放大器的输入以导致通过复制时钟分配网络的振荡，其中复制时钟分配网络是不匹配的接收器电路的时钟分配网络的复制，且复制放大器是不匹配的接收器电路的取样放大器的复制，其中复制放大器的输出是向时钟分配网络的输入；用计数器对一段时间内通过复制时钟分配网络的振荡数量计数；计算通过复制时钟分配网络的延迟变化；和基于通过复制时钟分配网络的延迟而调整发射器源时钟和不匹配的接收器电路之间的延迟。
在一个实施例中，馈回来自复制时钟分配网络的输出的信号包括馈回来自复制了包括第一放大器和取样电路的数据路径的时钟分配网络的信号。在一个实施例中，馈回来自复制时钟分配网络的输出的信号包括馈回来自复制了H-树时钟分配网络的时钟分配网络的信号。在一个实施例中，计数振荡数量是用与不匹配的接收器电路集成到单个集成电路管芯上的环振荡器电路执行的。在一个实施例中，通过复制时钟分步网络馈回信号包括通过不匹配的接收器电路的时钟分配网络的电路等效体馈回信号。
在一个实施例中，方法还包括调谐在从复制时钟分配网络的输出馈回给复制放大器的输入的路径中的RC电路以基于不匹配的接收器电路变化的环境条件而调整反馈的响应。在一个实施例中，方法还包括基于由环计数器计数的振荡数量而计算不匹配的接收器电路的时钟分配网络的延迟调整。在一个实施例中，方法还包括存储表示预先计算的数值除法的值，并用该值计算延迟调整而无需执行实时除法。在一个实施例中，方法还包括向发送设备通信由计数器计数的振荡数量以导致发送设备调整其向接收器电路的输出信号的时序。在一个实施例中，方法还包括向接收器设备通信由计数器计数的振荡数量以导致接收器设备调整其信号处理参数的时序以从发射器电路接收信号。
在一个方面，用于与不匹配的接收器电路通信的装置包括：用于将来自复制时钟分配网络的输出的信号馈回给复制放大器的输入以导致通过复制时钟分配网络的振荡的装置，其中复制时钟分配网络是不匹配的接收器电路的时钟分配网络的复制，且复制放大器是不匹配的接收器电路的取样放大器的复制，其中复制放大器的输出是给时钟分配网络的输入；用于用计数器在一段时间内对通过复制时钟分配网络的振荡数量计数的装置；用于计算通过复制时钟分配网络的延迟变化的装置；和用于基于通过复制时钟分配网络的延迟而调整发射器源时钟和不匹配的接收器电路之间的延迟的装置。
在一个实施例中，用于馈回来自复制时钟分配网络的输出的信号的装置包括用于馈回来自复制了包括第一放大器和取样电路的数据路径的时钟分配网络的信号的装置。在一个实施例中，用于馈回来自复制时钟分配网络的输出的信号的装置包括用于馈回来自复制了H-树时钟分配网络的时钟分配网络的信号的装置。在一个实施例中，用于计数振荡数量的装置包括与不匹配的接收器电路集成到单个集成电路管芯上的装置。在一个实施例中，用于通过复制时钟分配网络馈回信号的装置包括用于通过不匹配的接收器电路的时钟分配网络的电路等效体馈回信号的装置。
在一个实施例中，装置还包括用于调谐在从复制时钟分配网络的输出馈回给复制放大器的输入的路径中的RC电路以基于不匹配的接收器电路变化的环境条件而调整反馈的响应的装置。在一个实施例中，装置还包括用于基于由计数器计数的振荡数量而计算不匹配的接收器电路的时钟分配网络的延迟调整的装置。在一个实施例中，装置还包括用于存储表示预先计算的数值除法的值的装置，和用于用该值计算延迟调整而无需执行实时除法的装置。在一个实施例中，装置还包括用于向发送设备通信由计数器计数的振荡数量以导致发送设备调整其向接收器电路的输出信号的时序的装置。在一个实施例中，装置还包括用于向接收器设备通信由计数器计数的振荡数量以导致接收器设备调整其信号处理参数的时序以从发射器电路接收信号的装置。
在一个方面，计算机可读存储介质具有存储于其上的内容，该内容当由计算设备执行时执行包括以下的操作：将来自复制时钟分配网络的输出的信号馈回给复制放大器的输入以导致通过复制时钟分配网络的振荡，其中复制时钟分配网络是不匹配的接收器电路的时钟分配网络的复制，且复制放大器是不匹配的接收器电路的取样放大器的复制，其中复制放大器的输出是给时钟分配网络的输入；用计数器在一段时间内对通过复制时钟分配网络的振荡数量计数；计算通过复制时钟分配网络的延迟变化；和基于通过复制时钟分配网络的延迟而调整发射器源时钟和不匹配的接收器电路之间的延迟。
在一个实施例中，用于馈回来自复制时钟分配网络的输出的信号的内容包括用于馈回来自复制了包括第一放大器和取样电路的数据路径的时钟分配网络的信号的内容。在一个实施例中，用于馈回来自复制时钟分配网络的输出的信号的内容包括用于馈回来自复制了H-树时钟分配网络的时钟分配网络的信号的内容。在一个实施例中，用于计数振荡数量的内容包括与不匹配的接收器电路集成到单个集成电路管芯上的装置。在一个实施例中，用于通过复制时钟分配网络馈回信号的内容包括用于通过不匹配的接收器电路的时钟分配网络的电路等效体馈回信号的内容。
在一个实施例中，制品还包括用于调谐在从复制时钟分配网络的输出馈回到复制放大器的输入的路径中的RC电路以基于不匹配的接收器电路变化的环境条件而调整反馈的响应的内容。在一个实施例中，制品还包括用于基于由计数器计数的振荡数量而计算不匹配的接收器电路的时钟分配网络的延迟调整的内容。在一个实施例中，制品还包括用于存储表示预先计算的数值除法的值，并用该值计算延迟调整而无需执行实时除法的内容。在一个实施例中，制品还包括用于向发送设备通信由计数器计数的振荡数量以导致发送设备调整其向接收器电路的输出信号的时序的内容。在一个实施例中，制品还包括用于向接收器设备通信由计数器计数的振荡数量以导致接收器设备调整其信号处理参数的时序以从发射器电路接收信号的内容。
如此处所示的流程图提供了各种处理动作的序列的示例。尽管是以特定序列或次序示出的，但除非另外地指定，动作的次序是可以修改的。由此，所解说的各实施例应被理解为只是示例，并且过程可以用不同的次序执行，并且一些动作可以并行地执行。附加地，在各种实施例中可以省略一个或多个动作；由此，不是所有的动作都在每个实施例中被需要。其它的过程流也是可能的。
至少在各种操作或功能在本文中被描述的意义上，他们可以被描述或定义为软件代码、指令、配置、和/或数据。内容可以是可直接执行的(“对象”或“可执行”形式)、源代码或差别代码(“增量”或“补丁”代码)。本文所述的实施例的软件内容可以经由有内容存储于其上的制品而提供，或经由操作通信接口以经由通信接口发送数据的方法而提供。机器可读存储介质可以导致机器执行所述的功能或操作，并包括以机器(例如计算设备、电子系统等)可以访问的形式存储信息的任何机制，诸如可刻录/不可刻录介质(例如，只读存储器(ROM)、随机访问存储器(RAM)、磁盘存储介质、光存储介质、闪存设备等)。通信接口包括与硬连线的、无线的、光的等介质中的任何一个接口以与另一个设备通信的任何机制，诸如存储器总线接口、处理器总线接口、互联网连接、盘控制器等。通信接口可以提供提供配置参数和/或发送信号来配置以准备通信接口来提供描述软件内容的数据信号。通信接口可以经由发送给通信接口的一个或多个命令或信号来访问。
本文所述的各种组件可以是由于执行所述的操作或功能的设施。本文所述的每个组件都包括软件、硬件、或这些的组合。组件可以实现为软件模块、硬件模块、专门硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬件电路等。
除了本文所述的，可以对所公开的本发明的实施例和实现进行各种修改而无需偏离他们的范围。因而，本文的解说和示例应被解释为说明性的，而不是限制性的。本发明的范围应单单通过引用随后的权利要求书来衡量。

Claims (23)

1.一种具有不匹配的通信架构的装置，所述装置包括：
不匹配的接收器电路，包括：
包括第一放大器和取样电路的数据路径；和
从第二放大器耦合至所述取样电路以向所述取样电路提供选通信号的时钟分配网络，其中所述第二放大器不匹配到所述第一放大器；以及
环振荡器电路，包括：
匹配到所述第二放大器的第三放大器；
对一段时间的振荡计数的计数器；
从所述第三放大器耦合至所述计数器的复制时钟分配网络，其中所述复制时钟分配网络是所述不匹配的接收器电路的所述时钟分配网络的复制；以及
从所述时钟分配电路到所述第三放大器的反馈路径。
2.如权利要求1所述的装置，其特征在于，所述数据路径包括取样放大器，所述取样放大器包括所述第一放大器和所述取样电路。
3.如权利要求1或2中任一项所述的装置，其特征在于，所述时钟分配网络包括H-树时钟分配网络。
4.如权利要求1至3中任一项所述的装置，其特征在于，所述不匹配的接收器电路和所述环振荡器电路被集成到单个集成电路管芯上。
5.如权利要求1至4中任一项所述的装置，其特征在于，所述复制时钟分配网络是所述不匹配的接收器电路的所述时钟分配网络的电路等效体。
6.如权利要求1至5中任一项所述的装置，其特征在于，所述反馈路径包括调整所述环振荡器电路的响应时间的可调谐RC电路。
7.如权利要求1至6中任一项所述的装置，其特征在于，还包括：
用于基于由所述环振荡器电路中的所述计数器计数的振荡数量而计算所述不匹配的接收器电路的所述时钟分配网络的延迟调整的逻辑。
8.如权利要求7所述的装置，其特征在于，还包括：
存储表示预先计算的数值除法的值的存储器设备，其中所述逻辑用所述值计算所述延迟调整而无需执行实时除法。
9.如权利要求1至8中任一项所述的装置，其特征在于，还包括：
用于向发送设备通信由所述计数器计数的振荡数量以导致所述发送设备调整其向所述接收器电路的输出信号的时序的逻辑。
10.如权利要求1至9中任一项所述的装置，其特征在于，还包括：
用于向接收器设备通信由所述计数器计数的振荡数量以导致所述接收器设备调整其信号处理参数的时序以从发射器电路接收信号的逻辑。
11.一种电子设备，所述电子设备有具有不匹配的接收器电路的存储器设备，所述电子设备包括：
包括处理器的硬件平台；
在所述硬件平台上用于接收来自所述硬件平台上的存储器控制器设备的通信的存储器设备，所述存储器设备包括
不匹配的接收器电路，包括：
包括第一放大器和取样电路的数据路径；和
从第二放大器耦合至所述取样电路以向所述取样电路提供选通信号的时钟分配网络，其中所述第二放大器不匹配到所述第一放大器；以及
环振荡器电路，包括：
匹配到所述第二放大器的第三放大器；
对一段时间的振荡计数的计数器；以及
从所述第三放大器耦合至所述计数器的复制时钟分配网络，其中所述复制时钟分配网络是所述不匹配的接收器电路的所述时钟分配网络的电路等效体；以及
耦合用于基于从所述存储器设备访问的数据而生成显示的触摸屏显示器。
12.一种用于与不匹配的接收器电路通信的方法，所述方法包括：
将来自复制时钟分配网络的输出的信号馈回至复制放大器的输入以导致通过所述复制时钟分配网络的振荡，其中所述复制时钟分配网络是不匹配的接收器电路的时钟分配网络的复制，且所述复制放大器是所述不匹配的接收器电路的取样放大器的复制，其中所述复制放大器的输出是至所述时钟分配网络的输入；
用计数器在一段时间内对通过所述复制时钟分配网络的振荡数量计数；
计算通过所述复制时钟分配网络的延迟变化；以及
基于通过复制时钟分配网络的所述延迟而调整发射器源时钟和所述不匹配的接收器电路之间的延迟。
13.如权利要求12所述的方法，其特征在于，馈回来自所述复制时钟分配网络的所述输出的所述信号包括馈回来自复制了包括第一放大器和取样电路的数据路径的时钟分配网络的信号。
14.如权利要求12或13中任一项所述的方法，其特征在于，馈回来自所述复制时钟分配网络的输出的所述信号包括馈回来自复制了H-树时钟分配网络的时钟分配网络的信号。
15.如权利要求12至14中任一项所述的方法，其特征在于，计数所述振荡数量是用与所述不匹配的接收器电路集成到单个集成电路管芯上的环振荡器电路执行的。
16.如权利要求12至15中任一项所述的方法，其特征在于，通过所述复制时钟分配网络馈回所述信号包括通过所述不匹配的接收器电路的所述时钟分配网络的电路等效体馈回所述信号。
17.如权利要求12至16中任一项所述的方法，其特征在于，还包括调谐在从所述复制时钟分配网络的所述输出馈回到所述复制放大器的所述输入的路径中的RC电路以基于所述不匹配的接收器电路变化的环境条件而调整所述反馈的响应。
18.如权利要求12至17中任一项所述的方法，其特征在于，还包括：
基于由所述计数器计数的振荡数量而计算所述不匹配的接收器电路的所述时钟分配网络的延迟调整。
19.如权利要求18所述的方法，其特征在于，还包括：
存储表示预先计算的数值除法的值；以及
用所述值计算所述延迟调整而无需执行实时除法。
20.如权利要求12至19中任一项所述的方法，其特征在于，还包括：
向发送设备通信由所述计数器计数的振荡数量以导致所述发送设备调整其向所述接收器电路的输出信号的时序。
21.如权利要求12至20中任一项所述的方法，其特征在于，还包括：
向接收器设备通信由所述计数器计数的振荡数量以导致所述接收器设备调整其信号处理参数的时序以从发射器电路接收信号。
22.一种装置，所述装置用于与不匹配的接收器电路通信，所述不匹配的接收器电路包括用于执行操作以执行根据权利要求12至21中任一项所述的方法的装置。
23.一种包括具有存储于其上的内容的计算机可读存储介质的制品，所述内容当被执行时执行操作以执行根据权利要求12至21中任一项所述的方法。
CN201480031493.3A 2013-07-01 2014-07-01 用于与不匹配接收器电路通信的方法、装置和设备 Active CN105264605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810010942.6A CN108052479B (zh) 2013-07-01 2014-07-01 用于不匹配信号接收器的时序控制

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361841857P 2013-07-01 2013-07-01
US61/841,857 2013-07-01
US14/038,537 US9658642B2 (en) 2013-07-01 2013-09-26 Timing control for unmatched signal receiver
US14/038,537 2013-09-26
PCT/US2014/045091 WO2015002973A1 (en) 2013-07-01 2014-07-01 Timing control for unmatched signal receiver

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810010942.6A Division CN108052479B (zh) 2013-07-01 2014-07-01 用于不匹配信号接收器的时序控制

Publications (2)

Publication Number Publication Date
CN105264605A true CN105264605A (zh) 2016-01-20
CN105264605B CN105264605B (zh) 2019-03-08

Family

ID=52115588

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480031493.3A Active CN105264605B (zh) 2013-07-01 2014-07-01 用于与不匹配接收器电路通信的方法、装置和设备
CN201810010942.6A Active CN108052479B (zh) 2013-07-01 2014-07-01 用于不匹配信号接收器的时序控制

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810010942.6A Active CN108052479B (zh) 2013-07-01 2014-07-01 用于不匹配信号接收器的时序控制

Country Status (8)

Country Link
US (2) US9658642B2 (zh)
EP (2) EP3017449B1 (zh)
JP (2) JP6179836B2 (zh)
KR (1) KR101876619B1 (zh)
CN (2) CN105264605B (zh)
BR (1) BR112015030050B1 (zh)
RU (1) RU2632406C2 (zh)
WO (1) WO2015002973A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113468840A (zh) * 2020-03-30 2021-10-01 创意电子股份有限公司 时序模型的建立方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582374B2 (en) * 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
US9658642B2 (en) 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver
KR20160041318A (ko) * 2014-10-07 2016-04-18 에스케이하이닉스 주식회사 스트로브 신호 인터벌 검출 회로 및 이를 이용한 메모리 시스템
US10199082B2 (en) 2016-01-18 2019-02-05 Avago Technologies International Sales Pte. Limited Automatic delay-line calibration using a replica array
US10218360B2 (en) * 2016-08-02 2019-02-26 Altera Corporation Dynamic clock-data phase alignment in a source synchronous interface circuit
US20180058846A1 (en) * 2016-08-23 2018-03-01 International Business Machines Corporation Remote Control Via Proximity Data
US20180059785A1 (en) * 2016-08-23 2018-03-01 International Business Machines Corporation Remote Control Via Proximity Data
US9984740B1 (en) 2017-03-21 2018-05-29 Micron Technology, Inc. Timing control for input receiver
KR102499037B1 (ko) 2018-01-10 2023-02-13 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20200046245A (ko) 2018-10-24 2020-05-07 삼성전자주식회사 메모리 모듈 및 메모리 시스템의 동작 방법
KR20200053219A (ko) * 2018-11-08 2020-05-18 에스케이하이닉스 주식회사 복수의 클럭 경로를 포함하는 반도체 장치 및 시스템
JP2021150843A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体集積回路、受信装置、及び受信装置の制御方法
KR20220006927A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 메모리 컨트롤러, 및 이를 포함하는 스토리지 장치, 및 메모리 시스템
US11726721B2 (en) * 2020-09-09 2023-08-15 Samsung Electronics Co., Ltd. Memory device for adjusting delay on data clock path, memory system including the memory device, and operating method of the memory system
KR20230134388A (ko) 2022-03-14 2023-09-21 에스케이하이닉스 주식회사 반도체장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519086A (en) * 1982-06-16 1985-05-21 Western Digital Corporation MOS Phase lock loop synchronization circuit
CN1389871A (zh) * 2001-05-31 2003-01-08 日本电气株式会社 半导体存储部件
US6509771B1 (en) * 2001-12-14 2003-01-21 International Business Machines Corporation Enhanced operational frequency for a precise and programmable duty cycle generator
CN1700353A (zh) * 2004-05-17 2005-11-23 海力士半导体有限公司 具有延迟锁定回路的存储设备
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration
CN101741372A (zh) * 2008-11-11 2010-06-16 株式会社瑞萨科技 半导体集成电路和时钟同步控制方法
WO2011139503A1 (en) * 2010-04-30 2011-11-10 Rambus Inc. Low power edge and data sampling

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340222A (ja) * 1997-06-09 1998-12-22 Nec Corp メモリ装置の入力回路及び出力回路
US6137327A (en) * 1998-11-25 2000-10-24 Siemens Aktiengesellschaft Delay lock loop
RU2193821C2 (ru) * 2000-04-27 2002-11-27 Государственное акционерное общество "Конструкторское бюро "Днепровское" Способ ответвления каналов и устройство для его осуществления
US7000065B2 (en) * 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
US6956442B2 (en) * 2003-09-11 2005-10-18 Xilinx, Inc. Ring oscillator with peaking stages
KR100574989B1 (ko) * 2004-11-04 2006-05-02 삼성전자주식회사 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7355482B2 (en) 2006-02-17 2008-04-08 Seiko Epson Corporation Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator
US7647476B2 (en) 2006-03-14 2010-01-12 Intel Corporation Common analog interface for multiple processor cores
US7602056B2 (en) 2006-06-14 2009-10-13 Intel Corporation On-die termination method for multi-chip packages
KR101206503B1 (ko) * 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
US8564544B2 (en) * 2006-09-06 2013-10-22 Apple Inc. Touch screen device, method, and graphical user interface for customizing display of content category icons
US7716001B2 (en) 2006-11-15 2010-05-11 Qualcomm Incorporated Delay line calibration
US7886174B2 (en) 2007-06-27 2011-02-08 Intel Corporation Memory link training
US7482888B1 (en) * 2007-07-12 2009-01-27 Zerog Wireless, Inc. Fast startup resonant element oscillator
US20100263243A2 (en) * 2008-03-03 2010-10-21 Michael Sayre Greeting card with sliding panel activation
JP2012515377A (ja) 2009-01-12 2012-07-05 ラムバス・インコーポレーテッド クロック転送低電力シグナリングシステム
US8819474B2 (en) 2009-04-03 2014-08-26 Intel Corporation Active training of memory command timing
KR101585213B1 (ko) 2009-08-18 2016-01-13 삼성전자주식회사 라이트 레벨링 동작을 수행하기 위한 메모리 장치의 제어 방법, 메모리 장치의 라이트 레벨링 방법, 및 라이트 레벨링 동작을 수행하는 메모리 컨트롤러, 메모리 장치, 및 메모리 시스템
US8331176B2 (en) 2009-11-30 2012-12-11 Intel Corporation Method and system for evaluating effects of signal phase difference on a memory system
US8582374B2 (en) 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
US8868992B2 (en) 2009-12-31 2014-10-21 Intel Corporation Robust memory link testing using memory controller
JP2011142566A (ja) * 2010-01-08 2011-07-21 Elpida Memory Inc 半導体装置
US9384152B2 (en) * 2010-02-23 2016-07-05 Rambus Inc. Coordinating memory operations using memory-device generated reference signals
US8930740B2 (en) * 2010-02-23 2015-01-06 Rambus Inc. Regulation of memory IO timing using programmatic control over memory device IO timing
KR101079209B1 (ko) * 2010-04-28 2011-11-03 주식회사 하이닉스반도체 반도체 시스템의 데이터 송수신 장치 및 방법
WO2012082274A2 (en) * 2010-11-19 2012-06-21 Rambus Inc. Timing-drift calibration
US8711603B2 (en) * 2012-05-11 2014-04-29 Micron Technology, Inc. Permutational memory cells
US9507408B2 (en) 2012-09-27 2016-11-29 Intel Corporation Power gating for termination power supplies
US8929157B2 (en) 2012-11-19 2015-01-06 Intel Corporation Power efficient, single-ended termination using on-die voltage supply
US20140176215A1 (en) * 2012-12-21 2014-06-26 Samsung Electronics Co., Ltd. Method of implementing clock skew and integrated circuit adopting the same
US9026725B2 (en) 2012-12-27 2015-05-05 Intel Corporation Training for command/address/control/clock delays under uncertain initial conditions and for mapping swizzled data to command/address signals
US9196384B2 (en) 2012-12-28 2015-11-24 Intel Corporation Memory subsystem performance based on in-system weak bit detection
US9658642B2 (en) 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519086A (en) * 1982-06-16 1985-05-21 Western Digital Corporation MOS Phase lock loop synchronization circuit
CN1389871A (zh) * 2001-05-31 2003-01-08 日本电气株式会社 半导体存储部件
US6509771B1 (en) * 2001-12-14 2003-01-21 International Business Machines Corporation Enhanced operational frequency for a precise and programmable duty cycle generator
CN1700353A (zh) * 2004-05-17 2005-11-23 海力士半导体有限公司 具有延迟锁定回路的存储设备
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration
CN101741372A (zh) * 2008-11-11 2010-06-16 株式会社瑞萨科技 半导体集成电路和时钟同步控制方法
WO2011139503A1 (en) * 2010-04-30 2011-11-10 Rambus Inc. Low power edge and data sampling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113468840A (zh) * 2020-03-30 2021-10-01 创意电子股份有限公司 时序模型的建立方法
CN113468840B (zh) * 2020-03-30 2024-05-28 创意电子股份有限公司 时序模型的建立方法

Also Published As

Publication number Publication date
WO2015002973A1 (en) 2015-01-08
US20170287539A1 (en) 2017-10-05
BR112015030050A2 (pt) 2017-07-25
EP3291237A1 (en) 2018-03-07
BR112015030050B1 (pt) 2021-02-09
JP2016526724A (ja) 2016-09-05
KR20160003811A (ko) 2016-01-11
EP3017449A4 (en) 2017-02-08
US20150003574A1 (en) 2015-01-01
US10324490B2 (en) 2019-06-18
EP3017449A1 (en) 2016-05-11
KR101876619B1 (ko) 2018-07-09
EP3017449B1 (en) 2018-09-12
JP6179836B2 (ja) 2017-08-16
CN108052479B (zh) 2021-03-26
JP2017208118A (ja) 2017-11-24
RU2632406C2 (ru) 2017-10-04
US9658642B2 (en) 2017-05-23
RU2015151605A (ru) 2017-06-06
CN105264605B (zh) 2019-03-08
JP6409249B2 (ja) 2018-10-24
CN108052479A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
CN105264605A (zh) 用于不匹配信号接收器的时序控制
KR102024682B1 (ko) 부정합형 신호 수신기에 대한 주기적 트레이닝
CN110097906B (zh) 调节占空比的存储器装置和具有存储器装置的存储器系统
US10250263B2 (en) Replica cascode bias voltage-controlled oscillators
KR101852670B1 (ko) I/o 드라이버 송신 스윙 제어
US9772651B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal
US9711239B2 (en) Data independent periodic calibration using per-pin VREF correction technique for single-ended signaling
US9348356B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
KR102473661B1 (ko) 듀티 사이클을 조절하는 메모리 장치 및 이를 포함하는 메모리 시스템
US10193555B1 (en) Methods and devices for a memory interface receiver
US20230350598A1 (en) Performance monitoring for a memory system
CN115204074A (zh) 关键路径复制方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant