CN115204074A - 关键路径复制方法及装置 - Google Patents

关键路径复制方法及装置 Download PDF

Info

Publication number
CN115204074A
CN115204074A CN202210744202.1A CN202210744202A CN115204074A CN 115204074 A CN115204074 A CN 115204074A CN 202210744202 A CN202210744202 A CN 202210744202A CN 115204074 A CN115204074 A CN 115204074A
Authority
CN
China
Prior art keywords
critical path
copy
path
key
critical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210744202.1A
Other languages
English (en)
Inventor
尹首一
于义
魏少军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202210744202.1A priority Critical patent/CN115204074A/zh
Publication of CN115204074A publication Critical patent/CN115204074A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种关键路径复制方法及装置，其中该方法包括：根据芯片的关键路径时序报告，确定芯片的关键路径信息；根据关键路径信息，构建关键路径拓扑结构；通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。本发明可提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态。

Description

关键路径复制方法及装置
技术领域
本发明涉及数字集成电路技术领域，尤其涉及关键路径复制方法及装置。
背景技术
本部分旨在为权利要求书中陈述的本发明实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
随着万物智时代的到来，各种智能设备走进人们的生活，其中有很多便携式设备受限于工作环境和电池容量，能耗成为最重要的指标之一。设计高能效的芯片成为芯片设计者追求的目标。芯片的能效与其工作的电压和时钟频率存在严格的依赖关系。现实应用中通常需要芯片工作于很宽的电压范围内，并希望芯片的时序余量越小越好，从而尽可能压榨芯片的性能。
在实际芯片应用中，为了准确跟踪芯片的时序状态，通常需要构建芯片关键时序路径副本，用来监测和跟踪芯片时序状态。
传统的构建芯片关键时序路径的方法有反相器链法、buffer链法等。使用上述方法得到的关键路径副本由于与真实关键路径的拓扑差别很大，通常不能很好的跟踪关键路径，表现出跟踪精度低，电压适应范围窄等缺点。
发明内容
本发明实施例提供一种关键路径复制方法，用以提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态，同时具备更宽的电压适应范围，同时具备更宽的电压适应范围，该方法包括：
根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；
根据关键路径信息，构建关键路径拓扑结构；
通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；
通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
本发明实施例还提供一种关键路径复制装置，用以提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态，同时具备更宽的电压适应范围，该装置包括：
关键路径信息确定模块，用于根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；
关键路径拓扑结构构建模块，用于根据关键路径信息，构建关键路径拓扑结构；
第一校准模块，用于通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；
第二校准模块，用于通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
本发明实施例还提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述关键路径复制方法。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述关键路径复制方法。
本发明实施例还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现上述关键路径复制方法。
本发明实施例中，根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；根据关键路径信息，构建关键路径拓扑结构；通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时，与现有技术中得到关键路径副本与真实关键路径的拓扑差别很大的技术方案相比，通过构建关键路径拓扑结构，并在关键路径拓扑结构中插入反相器以及或非门，可提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，从而提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态；同时，通过完整复制关键路径拓扑结构和关键路径中间各节点的扇出值，能够使得到的关键路径副本更接近真实的关键路径，从而得到比传统方法更加完善的关键路径信息，使其具备更宽的电压适应范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本发明实施例中一种关键路径复制方法的流程示意图；
图2为本发明实施例中一种关键路径复制方法的具体示例图；
图3为本发明实施例中一种关键路径复制方法的具体示例图；
图4为本发明实施例中一种关键路径复制方法的具体示例图；
图5为本发明实施例中一种关键路径复制装置的结构示意图；
图6为本发明实施例提供的计算机设备的系统组成结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
本文中术语“和/或”，仅仅是描述一种关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
在本说明书的描述中，所使用的“包含”、“包括”、“具有”、“含有”等，均为开放性的用语，即意指包含但不限于。参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”等的描述意指结合该实施例或示例描述的具体特征、结构或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。各实施例中涉及的步骤顺序用于示意性说明本申请的实施，其中的步骤顺序不作限定，可根据需要作适当调整。
本申请技术方案中对数据的获取、存储、使用、处理等均符合国家法律法规的相关规定。
随着万物智时代的到来，各种智能设备走进人们的生活，其中有很多便携式设备受限于工作环境和电池容量，能耗成为最重要的指标之一。设计高能效的芯片成为芯片设计者追求的目标。芯片的能效与其工作的电压和时钟频率存在严格的依赖关系。现实应用中通常需要芯片工作于很宽的电压范围内，并希望芯片的时序余量越小越好，从而尽可能压榨芯片的性能。
在实际芯片应用中，为了准确跟踪芯片的时序状态，通常需要构建芯片关键时序路径副本，用来监测和跟踪芯片时序状态。
传统的构建芯片关键时序路径的方法有反相器链法、buffer链法等。使用上述方法得到的关键路径副本由于与真实关键路径的拓扑差别很大，通常不能很好的跟踪关键路径，表现出跟踪精度低，电压适应范围窄等缺点。
为了解决上述问题，本发明实施例提供了一种关键路径复制方法，用以提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态，同时具备更宽的电压适应范围，参见图1，该方法可以包括：
步骤101：根据芯片的关键路径时序报告，确定芯片的关键路径信息；上述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；
步骤102：根据关键路径信息，构建关键路径拓扑结构；
步骤103：通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；上述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；
步骤104：通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
本发明实施例中，根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；根据关键路径信息，构建关键路径拓扑结构；通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时，与现有技术中得到关键路径副本与真实关键路径的拓扑差别很大的技术方案相比，通过构建关键路径拓扑结构，并在关键路径拓扑结构中插入反相器以及或非门，可提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，从而提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态；同时，通过完整复制关键路径拓扑结构和关键路径中间各节点的扇出值，能够使得到的关键路径副本更接近真实的关键路径，从而实现拥有比传统反相器链和buffer链更加完善的关键路径信息，使其具备更宽的电压适应范围。
具体实施时，首先根据芯片的关键路径时序报告，确定芯片的关键路径信息；上述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值。
实施例中，可利用Hspice等高精度电路仿真工具，来仿真关键路径，获得关键路径更加准确的延时值。在关键路径的时序报告可以得到关键路径所经过的逻辑门以及每个逻辑门输出节点的扇出值。
在一个实施例中，在根据芯片的关键路径时序报告，确定芯片的关键路径信息之前，上述方法还可以包括：
对芯片的版图提取寄生参数，得到芯片的寄生参数文件；
根据芯片的后端网表和寄生参数文件，进行静态时序分析，得到芯片的关键路径时序报告。
在一个具体实施例中，对芯片的版图提取寄生参数，得到芯片的寄生参数文件，可以包括：利用寄生参数提取工具如StarRC，对芯片的版图提取寄生参数得到寄生参数SPEF文件。
在一个具体实施例中，根据芯片的后端网表和寄生参数文件，进行静态时序分析，得到芯片的关键路径时序报告，可以包括：
将后端网表和寄生参数文件，导入到晶体管级静态时序分析工具如NanoTime中，进行静态时序分析，得到关键路径的报告。
在上述实施例中，NanoTime具有SPICE仿真级分析精度，能够准确的识别关键路径，导出关键路径时序报告和关键路径的spice deck仿真文件。
具体实施时，在根据芯片的关键路径时序报告，确定芯片的关键路径信息；上述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值后，根据关键路径信息，构建关键路径拓扑结构。
实施例中，可根据时序报告中的关键路径信息，利用定制脚本程序，构建关键路径拓扑结构。
具体实施时，在根据关键路径信息，构建关键路径拓扑结构后，通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；上述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同。
在一个实施例中，可在构建关键路径拓扑结构后，在各节点中插入相应数量的反相器，使提取的关键路径副本中间各节点的扇出值(即扇出负载)与真实关键路径相同。
参见图2，提取的关键路径副本中间各节点的扇出值Ni，可与加入Ni个反相器相关联，具体而言，可根据键路径副本中间各节点的扇出值，确定加入的反相器的数量。
具体实施时，在通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本后，通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
在一个实施例中，上述方法还可以包括：
将第二关键路径副本，导入到自动布局布线工具中，得到第二关键路径副本的版图；
对从第二关键路径副本的版图提取的寄生参数，进行SPICE仿真，确定第二关键路径副本的版图和关键路径信息之间的延时差别。
在上述实施例中，在对第一关键路径副本的时序进行校准，得到第二关键路径副本后，此时得到的第二关键路径副本只是门级网表，随后可将得到的门级网表导入到自动布局布线工具中得到第二关键路径副本的版图。之后，可对得到的第二关键路径副本的版图进行提取寄生参数后，进行SPICE仿真；检查布局布线后，可将关键路径副本的延时与之前得到的真实关键路径延时作比较，而由于物理信息的不同，真实关键路径与布局布线后的关键路径必然会存在较小的延时差别。
在一个实施例中，对第二关键路径副本末端的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时，可以包括：
根据延时差别，对第二关键路径副本末端的或非门进行增减，得到修改后的关键路径副本；重复上述得到修改后的关键路径副本的过程，直至修改后的关键路径副本的延时大于等于关键路径信息的延时。
在一个实施例中，可根据上述延时差别，重新修改第二关键路径副本的网表，并将得到的新网表，导入到ICC(IC Compiler)中进行ECO(Engineering Change Order，工程改变命令)，重新布局布线，得到修改后的关键路径副本；并可重复上述过程，直至关键路径副本的延时大于等于真实关键路径的延时。
在上述实施例中，为校准和设计余量所加入的逻辑门(即上述的反相器和或非门)需经挑选，挑选要求为：逻辑门的延时，对PVT(Process Voltage Temperature)波动更加敏感，从而保证在整个宽电压工作区间内关键路径副本始终是芯片中最关键的路径。
下面给出一个具体实施例，来说明本发明的方法的具体应用；该实施例特别涉及近阈值/亚阈值数字电路和自适应电压调节技术。实施例中，同步数字电路时序监测的核心是准确的监测芯片关键时序路径的时序状态。其中，准确的识别和提取关键路径是核心的问题。如下所示，本发明实施例提出了一种准确提取和复制时序路径的方法，其设计流程如图2所示。首先，将目标电路的主逻辑进行综合和布局布线，得到其后端网表和版图，之后可进行如下步骤：
1、利用寄生参数提取工具，如StarRC对版图提取寄生参数得到寄生参数SPEF文件。
2、将后端网表和寄生参数文件导入到晶体管级静态时序分析工具NanoTime中进行静态时序分析得到关键路径的报告。
3、NanoTime具有SPICE仿真级分析精度，能够准确的识别关键路径，导出关键路径时序报告和关键路径的spice deck仿真文件；
4、利用Hspice等高精度电路仿真工具仿真关键路径，获得关键路径更加准确的延时值。在关键路径的时序报告可以得到关键路径所经过的逻辑门以及每个逻辑门输出节点的扇出值。
5、根据时序报告中的关键路径信息，利用定制脚本程序构建关键路径拓扑结构并在各节点中插入相应数量的反相器，使提取的关键路径副本中间各节点的扇出值与真实关键路径相同；插入的相应数量的反相器的示例，可参加图3。
6、此时，在初步得到关键路径副本的情况下，通过HSPICE仿真比较关键路径副本与真实关键路径之间的延时的差别，然后通过在关键路径副本的末端插入若干个NOR2(二输入或非门)来对关键路径副本进行校准，使关键路径副本的延时等于关键路径的延时；插入的若干个NOR2的示例，可参加图3。
7、此时得到的关键路径副本只是门级网表，随后将的得到的门级网表导入到自动布局布线工具中得到关键路径副本的版图。
8、然后对得到的关键路径副本版图提取寄生参数后进行SPICE仿真，检查布局布线后关键路径副本的延时并与之前得到的真实关键路径延时作比较，由于物理信息的不同，真是关键路径与布局布线后的关键路径必然会存在较小的延时差别。
9、根据延时差别，修改关键路径副本网表，并将得到的新网表导入到ICC中进行ECO(工程改变命令)，重新布局布线，得到新的关键路径副本版图。
10、重复上述过程，直至关键路径副本的延时大于等于真实关键路径的延时。为校准和设计余量所加入的逻辑门需要精心的挑选。要求其延时对PVT波动更加敏感以保证在整个宽电压工作区间内关键路径副本始终是芯片中最关键的路径。
举一具体实例来进行本发明实施例的方法与几种传统方法构建关键路径副本的对比：
图4展示了本发明实施例的方法和几种传统方法构建关键路径副本的对比。
通过spice仿真实验对比可以看出，本发明实施例提出方法所得到的关键路径副本(proposed，即图4中线1)，相比于传统反相器链(inv，即图4中线2)、buffer链(UDL，即图4中线3)和混合逻辑门链(mix，即图4中线4)具有更小的延时误差。图4中Failed point是指：延时匹配失效点；横轴为：电压；纵轴为：相对延时误差。
这说明，使用本发明实施例所提供方法得到的关键路径副本能够更加准确的跟踪芯片时序状态。
当然，可以理解的是，上述详细流程还可以有其他变化例，相关变化例均应落入本发明的保护范围。
本发明实施例中，根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；根据关键路径信息，构建关键路径拓扑结构；通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时，与现有技术中得到关键路径副本与真实关键路径的拓扑差别很大的技术方案相比，通过构建关键路径拓扑结构，并在关键路径拓扑结构中插入反相器以及或非门，可提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，从而提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态；同时，通过完整复制关键路径拓扑结构和关键路径中间各节点的扇出值，能够使得到的关键路径副本更接近真实的关键路径，从而实现拥有比传统反相器链和buffer链更加完善的关键路径信息，使其具备更宽的电压适应范围。
本发明实施例中还提供了一种关键路径复制装置，如下面的实施例上述。由于该装置解决问题的原理与关键路径复制方法相似，因此该装置的实施可以参见关键路径复制方法的实施，重复之处不再赘述。
本发明实施例提供的一种关键路径复制装置，用以提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态，同时具备更宽的电压适应范围，如图5所示，该装置包括：
关键路径信息确定模块501，用于根据芯片的关键路径时序报告，确定芯片的关键路径信息；上述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；
关键路径拓扑结构构建模块502，用于根据关键路径信息，构建关键路径拓扑结构；
第一校准模块503，用于通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；上述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；
第二校准模块504，用于通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
在一个实施例中，还可以包括：
关键路径时序报告确定模块，用于：
对芯片的版图提取寄生参数，得到芯片的寄生参数文件；
根据芯片的后端网表和寄生参数文件，进行静态时序分析，得到芯片的关键路径时序报告。
在一个实施例中，还可以包括：
延时差别确定模块，用于：
将第二关键路径副本，导入到自动布局布线工具中，得到第二关键路径副本的版图；
对从第二关键路径副本的版图提取的寄生参数，进行SPICE仿真，确定第二关键路径副本的版图和关键路径信息之间的延时差别。
在一个实施例中，第二校准模块，具体用于：
根据延时差别，对第二关键路径副本末端的或非门进行增减，得到修改后的关键路径副本；重复上述得到修改后的关键路径副本的过程，直至修改后的关键路径副本的延时大于等于关键路径信息的延时。
基于同一发明构思，本发明实施例中还提供了一种用于实现上述关键路径复制方法中的全部或部分内容的计算机设备实施例。该计算机设备具体包含有如下内容：
处理器(processor)、存储器(memory)、通信接口(Communications Interface)和总线；其中，所述处理器、存储器、通信接口通过所述总线完成相互间的通信；所述通信接口用于实现相关设备之间的信息传输；该计算机设备可以是台式计算机、平板电脑及移动终端等，本实施例不限于此。在本实施例中，该计算机设备可以参照实施例用于实现上述关键路径复制方法的实施例及用于实现上述关键路径复制装置的实施例进行实施，其内容被合并于此，重复之处不再赘述。
图6为本发明实施例中提供的一种计算机设备的系统组成结构示意图。如图6所示，该计算机设备70可以包括处理器701和存储器702；存储器702耦合到处理器701。值得注意的是，该图6是示例性的；还可以使用其他类型的结构，来补充或代替该结构，以实现电信功能或其他功能。
在一个实施例中，关键路径复制方法实现的功能可以被集成到处理器701中。其中，处理器701可以被配置为进行如下控制：
根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；根据关键路径信息，构建关键路径拓扑结构；通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
由上可知，本发明的实施例中提供的计算机设备，可通过构建关键路径拓扑结构，并在关键路径拓扑结构中插入反相器以及或非门，可提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，从而提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态；同时，通过完整复制关键路径拓扑结构和关键路径中间各节点的扇出值，能够使得到的关键路径副本更接近真实的关键路径，从而实现拥有比传统反相器链和buffer链更加完善的关键路径信息，使其具备更宽的电压适应范围。
在另一个实施例中，关键路径复制装置可以与处理器701分开配置，例如可以将关键路径复制装置配置为与处理器701连接的芯片，通过处理器的控制来实现关键路径复制方法的功能。
如图6所示，该计算机设备70还可以包括：通信模块703、输入单元704、音频处理单元705、显示器706、电源707。值得注意的是，计算机设备70也并不是必须要包括图6中所示的所有部件；此外，计算机设备70还可以包括图6中没有示出的部件，可以参考现有技术。
如图6所示，处理器701有时也称为控制器或操作控件，可以包括微处理器或其他处理器装置和/或逻辑装置，该处理器701接收输入并控制计算机设备70的各个部件的操作。
其中，存储器702，例如可以是缓存器、闪存、硬驱、可移动介质、易失性存储器、非易失性存储器或其它合适装置中的一种或更多种。可储存上述与失败有关的信息，此外还可存储执行有关信息的程序。并且处理器701可执行该存储器702存储的该程序，以实现信息存储或处理等。
输入单元704向处理器701提供输入。该输入单元704例如为按键或触摸输入装置。电源707用于向计算机设备70提供电力。显示器706用于进行图像和文字等显示对象的显示。该显示器例如可为LCD显示器，但并不限于此。
该存储器702可以是固态存储器，例如，只读存储器(ROM)、随机存取存储器(RAM)、SIM卡等。还可以是这样的存储器，其即使在断电时也保存信息，可被选择性地擦除且设有更多数据，该存储器的示例有时被称为EPROM等。存储器702还可以是某种其它类型的装置。存储器702包括缓冲存储器7021(有时被称为缓冲器)。存储器702可以包括应用/功能存储部7022，该应用/功能存储部7022用于存储应用程序和功能程序或用于通过处理器701执行计算机设备70的操作的流程。
存储器702还可以包括数据存储部7023，该数据存储部7023用于存储数据，例如联系人、数字数据、图片、声音和/或任何其他由计算机设备使用的数据。存储器702的驱动程序存储部7024可以包括计算机设备的用于通信功能和/或用于执行计算机设备的其他功能(如消息传送应用、通讯录应用等)的各种驱动程序。
通信模块703即为经由天线708发送和接收信号的发送机/接收机。通信模块(发送机/接收机)703耦合到处理器701，以提供输入信号和接收输出信号，这可以和常规移动通信终端的情况相同。
基于不同的通信技术，在同一计算机设备中，可以设置有多个通信模块703，如蜂窝网络模块、蓝牙模块和/或无线局域网模块等。通信模块(发送机/接收机)703还经由音频处理单元705耦合到扬声器709和麦克风710，以经由扬声器709提供音频输出，并接收来自麦克风710的音频输入，从而实现通常的电信功能。音频处理单元705可以包括任何合适的缓冲器、解码器、放大器等。另外，音频处理单元705还耦合到处理器701，从而使得可以通过麦克风710能够在本机上录音，且使得可以通过扬声器709来播放本机上存储的声音。
本发明的实施例中还提供了一种用于实现上述实施例中关键路径复制方法中全部步骤的一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中的关键路径复制方法的全部步骤，例如，该处理器执行该计算机程序时实现下述步骤：
根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；根据关键路径信息，构建关键路径拓扑结构；通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
由上可知，本发明的实施例中提供的计算机设备，可通过构建关键路径拓扑结构，并在关键路径拓扑结构中插入反相器以及或非门，可提升对关键路径副本的跟踪精度，降低关键路径副本的延时误差，从而提升芯片关键路径复制的准确度，可更加准确地跟踪芯片的时序状态；同时，通过完整复制关键路径拓扑结构和关键路径中间各节点的扇出值，能够使得到的关键路径副本更接近真实的关键路径，从而实现拥有比传统反相器链和buffer链更加完善的关键路径信息，使其具备更宽的电压适应范围。
本发明的实施例还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现上述关键路径复制方法。
需要说明的是，本申请技术方案中对数据的获取、存储、使用、处理等均符合国家法律法规的相关规定。
虽然本发明提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或客户端产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境)。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。本发明并不局限于任何单一的方面，也不局限于任何单一的实施例，也不局限于这些方面和/或实施例的任意组合和/或置换。可单独使用本发明的每个方面和/或实施例，或者与一个或更多其他方面和/或其他实施例结合使用。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种关键路径复制方法，其特征在于，包括：
根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；
根据关键路径信息，构建关键路径拓扑结构；
通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；
通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
2.如权利要求1所述的方法，其特征在于，还包括：
对芯片的版图提取寄生参数，得到芯片的寄生参数文件；
根据芯片的后端网表和寄生参数文件，进行静态时序分析，得到芯片的关键路径时序报告。
3.如权利要求1所述的方法，其特征在于，还包括：
将第二关键路径副本，导入到自动布局布线工具中，得到第二关键路径副本的版图；
对从第二关键路径副本的版图提取的寄生参数，进行SPICE仿真，确定第二关键路径副本的版图和关键路径信息之间的延时差别。
4.如权利要求3所述的方法，其特征在于，对第二关键路径副本末端的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时，包括：
根据延时差别，对第二关键路径副本末端的或非门进行增减，得到修改后的关键路径副本；重复上述得到修改后的关键路径副本的过程，直至修改后的关键路径副本的延时大于等于关键路径信息的延时。
5.一种关键路径复制装置，其特征在于，包括：
关键路径信息确定模块，用于根据芯片的关键路径时序报告，确定芯片的关键路径信息；所述关键路径信息包括关键路径所经过逻辑门、以及每一逻辑门输出节点的扇出值；
关键路径拓扑结构构建模块，用于根据关键路径信息，构建关键路径拓扑结构；
第一校准模块，用于通过在关键路径拓扑结构的各个节点中，插入反相器，对关键路径拓扑结构中各节点的扇出值进行校准，得到第一关键路径副本；所述第一关键路径副本各节点的扇出值与关键路径信息中对应节点的扇出值相同；
第二校准模块，用于通过在第一关键路径副本的末端，插入或非门，对第一关键路径副本的时序进行校准，得到第二关键路径副本；对第二关键路径副本末端插入的或非门进行增减，直到第二关键路径副本的版图的延时大于等于关键路径信息的延时。
6.如权利要求5所述的装置，其特征在于，还包括：
关键路径时序报告确定模块，用于：
对芯片的版图提取寄生参数，得到芯片的寄生参数文件；
根据芯片的后端网表和寄生参数文件，进行静态时序分析，得到芯片的关键路径时序报告。
7.如权利要求5所述的装置，其特征在于，还包括：
延时差别确定模块，用于：
将第二关键路径副本，导入到自动布局布线工具中，得到第二关键路径副本的版图；
对从第二关键路径副本的版图提取的寄生参数，进行SPICE仿真，确定第二关键路径副本的版图和关键路径信息之间的延时差别。
8.如权利要求7所述的装置，其特征在于，第二校准模块，具体用于：
根据延时差别，对第二关键路径副本末端的或非门进行增减，得到修改后的关键路径副本；重复上述得到修改后的关键路径副本的过程，直至修改后的关键路径副本的延时大于等于关键路径信息的延时。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至4任一所述方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1至4任一所述方法。
CN202210744202.1A 2022-06-28 2022-06-28 关键路径复制方法及装置 Pending CN115204074A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210744202.1A CN115204074A (zh) 2022-06-28 2022-06-28 关键路径复制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210744202.1A CN115204074A (zh) 2022-06-28 2022-06-28 关键路径复制方法及装置

Publications (1)

Publication Number Publication Date
CN115204074A true CN115204074A (zh) 2022-10-18

Family

ID=83577819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210744202.1A Pending CN115204074A (zh) 2022-06-28 2022-06-28 关键路径复制方法及装置

Country Status (1)

Country Link
CN (1) CN115204074A (zh)

Similar Documents

Publication Publication Date Title
US8769470B2 (en) Timing closure in chip design
CN112100158B (zh) 一种标准单元库的建立方法、装置、电子设备及存储介质
US20100313176A1 (en) Delay library, delay library creation method, and delay calculation method
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
US8255851B1 (en) Method and system for timing design
WO2014048338A1 (en) Method for testing broadside path delay fault of digital combination integrated circuit
US20030229871A1 (en) Method of generating timing constraint model of logic circuit, program for generating timing constraint model of logic circuit, and timing-driven layout method of using the timing constraint model
CN109902318B (zh) 生成标准延时格式文件的方法和装置
CN115455879A (zh) 时序路径筛查方法及设备
CN108120917B (zh) 测试时钟电路确定方法及装置
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
CN117094269B (zh) 一种验证方法、装置、电子设备及可读存储介质
US8250510B2 (en) Jitter amount estimating method, method for calculating correlation between amount of simultaneously operating signal noise and jitter amount, and recording medium
US7415685B2 (en) Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect
CN115204074A (zh) 关键路径复制方法及装置
US20220327269A1 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
US20090037860A1 (en) Apparatus, system and method for simulating operation of circuit
CN112567375A (zh) 形式验证方法、信息识别方法、设备和存储介质
US7389488B2 (en) Method of finding driving strength and computer accessible record medium to store program thereof
US20150135153A1 (en) Method of validating timing issues in gate-level simulation
US6876961B1 (en) Electronic system modeling using actual and approximated system properties
US6854102B1 (en) System and method of acquiring delay, setup and hold values for integrated circuit cells
JP5338919B2 (ja) 集積回路の消費電力算出方法、消費電力算出プログラム及び消費電力算出装置
CN117725866B (zh) 一种验证方法、装置、电子设备及可读存储介质
CN117112447B (zh) 一种数据传输方法、装置、电子设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination