KR20010104295A - 반도체장치 및 그의 제조방법 - Google Patents

반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20010104295A
KR20010104295A KR1020010025977A KR20010025977A KR20010104295A KR 20010104295 A KR20010104295 A KR 20010104295A KR 1020010025977 A KR1020010025977 A KR 1020010025977A KR 20010025977 A KR20010025977 A KR 20010025977A KR 20010104295 A KR20010104295 A KR 20010104295A
Authority
KR
South Korea
Prior art keywords
conductive layer
film
width
insulating film
electrode
Prior art date
Application number
KR1020010025977A
Other languages
English (en)
Other versions
KR100803231B1 (ko
Inventor
스자와히데오미
오노코지
타카야마토루
아라오아츠야
야마자키순페이
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20010104295A publication Critical patent/KR20010104295A/ko
Application granted granted Critical
Publication of KR100803231B1 publication Critical patent/KR100803231B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

LDD구조를 갖는 TFT 또는 GOLD구조를 갖는 TFT의 형성 시 제조공정이 복잡하고 공정수가 증가되는 문제점이 있었다. 본 발명의 반도체장치의 제조방법에 있어서는 2차 도핑공정에서 저농도불순물영역(24),(25)를 형성한 후 제 3 전극(18c)과 중첩하는 저농도불순물영역의 폭 및 제 3 전극과 중첩하지 않는 저농도불순물영역의 폭을 4차 식각공정에 의해 임의로 제어할 수 있다. 이에 따라, 제 3 전극과 중첩하는 영역에서는 전기장농도의 완화가 이루어지고, 이에 따라 핫캐리어주입을 방지할 수 있다. 또한, 제 3 전극과 중첩하지 않는 영역에서는 오프전류값의 증대를 억제할 수 있다.

Description

반도체장치 및 그의 제조방법{Semiconductor device and manufacturing method thereof}
본 발명은 박막트랜지스터(이하, TFT라 칭함)들로 구성되는 회로를 포함하는 반도체장치 및 그의 제조방법에 관한 것으로, 일례로 액정표시패널, 전기광학장치, 전기발광(EL)표시장치, EC표시장치 등과 같은 전기광학장치 및 그러한 전기광학장치가 부품으로서 실장되는 전자장치에 관한 것이다.
본 명세서에서 반도체장치란 반도체특성을 이용하여 동작할 수 있는 모든장치를 의미하고, 따라서 전기광학장치, 반도체회로, 전자장치들은 모두 반도체장치라는 점을 유념하여야 한다.
최근들어, 절연면을 갖는 기판상에 형성되는 반도체박막(수 nm 내지 수백 nm의 두께)을 이용하여 형성된 TFT로 구성되는 대규모 집적회로를 포함하는 반도체장치의 발전이 거듭되고 있다. 대표적인 예로는 액티브매트릭스 액정표시장치, EL표시장치, 접촉형 이미지센서들을 들 수 있다. 특히, 활성층으로서 결정성규소막(대표적으로, 폴리실리콘막)을 이용하는 TFT(이하, 폴리실리콘 TFT라 칭함)는 필드효과이동도가 높기 때문에 다양한 기능회로를 형성하는데 사용할 수 있다.
일례로, 액티브매트릭스 액정표시장치에 있어서는 단일기판상에 개개의 기능블록들에서 이미지표시를 수행하기 위한 화소회로와 그 화소회로를 제어하기 위한 구동회로(CMOS회로에 기반을 두고 있는 시프트레지스터회로, 레벨시프터회로, 버퍼회로, 샘플링회로 등으로 구성)를 형성하고 있다.
액티브매트릭스 액정표시장치의 화소회로에 있어서는 수십개 내지 수백만개의 화소 각각에 TFT(화소 TFT)가 배치되고, 각 화소 TFT에는 화소전극이 제공된다. 대향 기판측에는 대향전극이 제공되고, 그 대향전극과 화소전극사이에는 액정이 배치된다. 이와 같이 하여, 유전체로서 액정을 사용하는 일종의 캐패시터가 형성된다. 이에 따라, 각 화소에 인가되는 전압은 TFT의 스위칭동작에 따라 제어되며, 상기 캐패시터에 충전되는 전하량의 제어에 따라 액정의 구동이 이루어지며, 투과광량의 제어에 따라 이미지의 표시가 가능하게 된다.
상기 화소 TFT는 n채널형 TFT로서, 액정에 전압을 인가하여 구동시키기 위한 스위칭소자로서 사용된다. 상기 액정은 교류에 의해 구동되기 때문에 대다수의 경우 프레임반전구동으로 불리우는 시스템이 사용된다. 이 시스템에 있어서 소비전력을 낮게 유지시키기 위해서는 화소 TFT에 요구되는 특성인 오프전류값(TFT가 오프상태에 있을 때 흐르는 드레인전류)을 충분히 낮게 유지시키는 것이 중요하다.
저농도드레인(LDD) 구조는 상기한 오프전류값을 감소시킬 수 있는 TFT구조로 알려진 것으로서, 이러한 구조를 형성시키기 위해서는 채널형성영역과 불순물원소가 고농도로 주입되어 있는 소스영역사이에 또는 채널형성영역과 불순물원소가 고농도로 주입되어 있는 드레인영역 위치하는 영역에 불순물원소를 저농도로 주입하는 것이 필요하다. 상기 영역은 LDD영역으로 지칭된다. 또한, LDD영역을 게이트절연막을 통해 게이트전극과 중첩되게 배치시킨 소위 GOLD(게이트-드레인 중첩형 LDD) 구조는 핫캐리어로 인한 오프전류값의 감소를 방지하는 수단으로 알려져 있다. 이러한 구조는 핫캐리어주입을 방지할 수 있도록 드레인영역부근의 높은 전기장을 완화시켜 열화현상을 방지하는데 효과적인 것으로 알려져 있다.
이러한 GOLD구조는 비록 온(ON)전류값의 열화를 방지시킬 수 있는 효과가 크긴 하지만 오프(OFF)전류값이 일반적인 LDD구조에서보다 높아지는 문제점이 있다. 따라서, 이러한 GOLD구조는 화소TFT를 적용하는데 적합하지 않다. 한편, 일반적인 LDD구조의 경우는 오프전류값의 증가를 억제하는 효과가 크긴 하나, 핫캐리어주입으로 인한 열화를 방지시킬 수 있도록 드레인영역부근에서의 전기장의 밀도를 완화시키는 효과는 작다. 따라서, 액티브매트릭스 액정표시장치와 같이 다수의 집적회로들을 가지고 있는 반도체장치에 있어서는 상술한 문제점들이 해소된다. 특히, 결정성규소 TFT에 있어서는 특성의 개선에 따라 액티브매트릭스 액정표시장치에 요구되는 성능이 개선된다.
종래의 방법에 따라 LDD구조를 갖는 TFT 또는 GOLD구조를 갖는 TFT를 형성하는 경우에는 제조공정이 복잡하고 공정수가 증가하는 문제점이 있다. 또한, 공정수의 증가는 제조비용의 증가뿐만 아니라 제조수율의 감소를 야기하게 된다.
본 발명의 상기한 문제점들을 해결하기 위한 기술로서, 본 발명의 목적은 TFT들을 이용하여 제조한 액티브매트릭스 액정표시장치와 같은 전기광학장치 및 반도체장치에서 동작특성 및 동작신뢰성의 개선, 소비전력의 감소, 및 공정수의 감소에 따른 제조비용의 감소 및 제조수율의 개선을 실현하는 것이다.
제조비용의 감소 및 제조수율의 개선을 실현하기 위한 수단의 하나는 공정수를 줄이는 것이다. 구체적으로, TFT의 제조에 요구되는 포토마스크의 개수를 감소시킨다. 포토마스크는 포토리토그라피기술에서 식각공정시 기판상에 마스크로서 레지스트패턴을 형성하는데 사용한다. 하나의 포토마스크를 사용한다는 것은 막형성 및 식각과 같은 공정 외에도 식각공정의 전,후에 레지스트박리, 세정, 건조와 같은 공정들 및 레지스트도포, 사전경화, 노출, 현상, 및 사후경화와 같은 복잡한 공정들이 포토리토그라피공정에서 실시된다는 것을 의미한다.
본 발명은 종래보다 적어진 개수의 포토마스크를 사용하여 TFT들을 후술하는 바와 같은 제조공정에 의해 제조한다는 점에서 특징이 있다. 본 발명의 제조방법에 대한 일례는 도 1 및 도 2에 예시되어 있다.
본 명세서에 기재된 본 발명의 제조방법은
절연면상에 반도체층(12)을 형성하는 제 1 단계와,
상기 반도체층(12)에 절연막(13)을 형성하는 제 2 단계와,
제 1 폭(W1)을 갖는 제 1 도전층(18a)과 제 2 도전층(17b)으로 된 적층구조를 포함하는 제 1 전극을 상기 절연막(13)상에 형성하는 제 3 단계와,
상기 제 1 전극을 마스크로서 사용하여 상기 반도체층(12)에 불순물원소를 주입하여 고농도불순물영역(20),(21)을 형성하는 제 4 단계와,
상기 제 2 도전층(17b)을 식각하여 상기 제 1 폭(W1)을 갖는 상기 제 1 도전층(18b)과 제 2 폭(W2)을 갖는 상기 제 2 도전층(17c)으로 된 적층구조를 포함하는 제 2 전극을 형성하는 제 5 단계와,
상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층(12)에 불순물원소를 주입하여 저농도불순물영역(24),(25)을 형성하는 제 6 단계와,
상기 제 1 도전층(18b)을 식각하여 제 3 폭(W3)을 갖는 상기 제 1 도전층(18c)과 상기 제 2 폭(W2)을 갖는 상기 제 2 도전층(17c)으로 된 적층구조를 포함하는 제 3 전극을 형성하는 제 7 단계를 포함한다.
상기 제조방법에 있어서는 제 1 도전막과 제 2 도전막을 형성하기 위한 재료로서 열저항성 도전재료를 사용한다. 전형적으로, 제 1도전막과 제 2 도전막은 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti)으로 구성되는 군에서 선택한 원소, 또는 그 선택된 원소를 함유하는 화합물 또는 합금으로 형성된다.
상기 제 3 단계에서, 제 1 전극은 단부로 부터 내측으로 가장자리를 따라 점차 증가하는 두께를 갖는 형태, 즉 소위 테이퍼형태를 갖게 형성된다.
열저항성 도전막으로 형성되는 제 1 도전막과 제 2 도전막을 고정밀도로 신속하게 식각할 수 있도록 그리고 가장자리를 테이퍼형태로 형성히킬 수 있도록 고밀도 플라즈마를 이용하는 건식식각방법이 적용된다. 고밀도 플라즈마를 발생시키는데에는 마이크로파 또는 유도결합플라즈마(ICP)를 사용하는 식각장치가 적합하다. 특히, ICP 식각장치는 플라즈마를 쉽게 제어할 수 있고, 처리할 대면적 기판용으로 사용할 수 있다.
플라즈마처리방법과 플라즈마처리장치는 일본국 특허출원 공개공보 제 평9-293600 호에 기재되어 있다. 이 공보에는 고정밀도로 플라즈마처리를 실시하는 수단으로서 플라즈마를 형성하도록 임피던스정합장치를 통해 다중 나선형 코일에 고주파전력을 인가하는 방법이 기재되어 있다. 상기 다중 나선형 코일은 4개의 나선형 코일부들이 서로 병렬로 접속되는 형식으로 구성되어 있다. 여기서, 각 코일부들의 길이는 고주파전력의 파장의 1/4로 되게 설정된다. 또한,하부전극에 별도의 고주파전력을 인가하여 바이어스전압을 제공하도록 처리할 피처리재를 유지시킨다.
다중 나선형 코일이 적용되는 ICP를 사용하는 식각장치를 이용하는 경우에는 기판측에 인가되는 바이어스전력에 따라 테이퍼부의 각도(테이퍼각)가 크게 변화한다. 바이어스전압을 계속 증가시키고 압력을 변화시키면 테이퍼부의 각도를 5° 내지 45°의 범위에서 변화시킬 수 있다.
또한, 상기 제 4 단계에서는 고농도불순물영역(20),(21)들을 자기정합방식으로 형성할 수 있도록 게이트절연막을 통해 반도체층에 주입할 이온화된 불순물원소를 전기장을 이용하여 가속시키는 방법을 사용한다. 본 발명에서는 제 1 전극과 반도체층사이에서 그들과 접촉하게 제공되는 절연막과, 그 절연막으로부터 주변영역까지 연장되는 다른 절연막들을 포함하는 막을 게이트절연막으로 언급한다. 본 명세서에 있어서, 불순물원소를 주입하는 상기 방법은 편의를 위해드루우도핑(through doping)방법으로 칭한다.
본 명세서에서, 불순물원소는 반도체에 n형 전도성을 제공하는 불순물원소(인 또는 비소) 또는 반도체에 p형 도전성을 제공하는 불순물원소(붕소)를 나타낸다.
또한, 상기 제 5 단계에서는 제 2 전극을 구성하는 제 2 도전층(17c)의 제 2 폭(W2)가 제 1 폭(W1)보다 작게 하도록 ICP를 사용하는 식각장치에 의해 제 2 도전층을 선택적으로 식각한다. 또한, 제 2 전극내의 제 1 도전층의 가장자리에서의 테이퍼각을 제 2 도전층의 가장자리에서의 테이퍼각보다 작게 설정한다.
본 발명은 상기 제 6 단계에서 상기의 형태로 제 2 전극을 형성한 후, 채널형성영역으로부터의 거리가 증가함에 따라 불순물원소의 농도가 점차로 증가하게 되어 있는 저농도불순물영역(24),(25)들을 드루우도핑방법을 사용하여 제 2 전극을 구성하는 제 2 도전층의 테이퍼부(테이퍼형태를 갖게 형성된)의 아래에 위치하는 반도체층에 형성한다. 이와 같이 농도가 점차로 증가하지만, 저농도불순물영역들간의 농도차가 거의 없다.
따라서, 완만한 농도구배를 갖는 저농도불순물영역(24),(25)들을 자기정합방식으로 형성할 수 있도록 제 2 전극을 구성하는 제 1 도전층의 테이퍼부와 게이트절연막을 통해 반도체층에 주입할 이온화된 불순물원소를 전기장을 이용하여 가속시킨다. 따라서, 제 2 전극을 구성하는 제 1 도전층의 테이퍼부에 드루우도핑방법을 적용하면 반도체층에 주입되는 불순물원소의 농도를 제 1 도전층의 테이퍼부의 두께에 따라 제어할 수 있고, 이에 따라 TFT의 채널길이방향을 따라 점차로 변화하는 불순물원소농도를 갖는 저농도불순물영역(24),(25)을 형성할 수 있다.
여기서 주지할 점은 상기한 드루우도핑방법을 사용하여 제 6 단계를 실시한 직 후 저농도불순물영역(24),(25)들은 게이트절연막을 통해 제 2 전극을 구성하는 제 1 도전층의 테이퍼부들과 중첩되게 된다는 점이다.
또한, 상기 제 7 단계에서는 제 1 도전층의 테이퍼부를 선택적으로 식각한다. 제 7 단계에서의 식각은 RIE방법을 사용한 식각으로, 제 3 단계 및 제 5 단계에서 사용한 식각방법과는 다른 것이다. 여기서 주지할 점은 상기 식각이 RIE방법으로 한정되는 것은 아니라는 점이다. 만일 적절한 조건이 선택되면 ICP시스템의 건식식각장치를 사용하여식각을 행하거나, ICP방법을 사용한 후 RIE방법을 사용하여 식각을 행할 수 있다. 제 7 단계에 의해 제 3 전극내의 제 1 도전층의 테이퍼각은 제 2 전극내의 제 1 도전층의 테이퍼각과 대체로 동일하게 된다. 도한 제 3 폭(W3)은 제 1 폭(W1)보다 작고, 상기 제 2 폭(W2)보다는 크게 설정된다. 또한, 절연막은 고농도불순물영역들의 일부를 노출시키도록 제 7 단계에서 동시에 제거된다.
제 7 단계 직 후, 각 저농도불순물영역들을 게이트절연막을 통해 제 3 전극을 구성하는 제 1 도전층의 테이퍼부와 중첩하는 영역(25a)과, 게이트절연막을 통해 제 3 전극을 구성하는 제 1 도전층의 테이퍼부와 중첩하지 않는 영역(25b)으로 분할할 수 있다.
또한, 제 3 폭(W3)은 식각조건을 적절히 변화하여 임의로 제어할 수 있다. 이와 같이 하여, 본 발명에 따르면 제 3 전극과 중첩하는 저농도불순물영역의 폭과제 3 전극과 중첩하지 않는 저농도불순물영역의 폭을 제 7 단계에서의 식각조건을 적절히 변화하여 임의로 제어할 수 있다. 여기서 주지할 점은 저농도불순물영역은 제 3 전극의 폭과 무관하게 완만한 농도구배를 갖는다는 점이다. 제 3 전극과 중첩하는 영역에서는 전기장농도의 완화가 이루어져 핫캐리어주입을 방지할 수 있다. 또한 제 3 전극과 중첩하지 않는 영역에서는 오프전류값의 증가를 억제할 수 있다.
상기한 제조방법에 있어서, 제 1 단계에서는 1차 포토리토그라피공정이 실시되고, 제 3 단계에서는 2차 포토리토그라피공정이 실시된다. 그러나, 다른 단계들( 제 4 단계 내지 제 7 단계)에서는 2차 포토리토그라피공정에서 사용한 레지스트마스크를 그대로 사용하기 대문에 포토리토그라피공정을 실시하지 않는다.
따라서, 제 7 단계 후에는 추후 형성할 층간절연막에 콘택홀을 형성하기 위한 3차 포토리토그라피공정 및 반도체층까지 연장되는 소스전극 또는 드레인전극을 형성하기 위한 4차 포토리토그라피공정을 실시하여, TFT를 완성할 수 있다.
상술한 바와 같이 포토마스크이 개수가 감소되나 본 발명에 따르면 적절한 TFT구조를 얻을 수 있다. 본 발명의 구조를 이하 설명한다.
본 명세서에 기재된 본 발명에 따르면 절연면에 형성된 반도체층과, 상기 반도체층에 형성된 절연막과, 상기 절연막에 형성된 게이트전극을 포함하는 반도체장치에 있어서,
상기 게이트전극은 하부층으로서 제 1 폭(도 2의 W3에 대응)을 갖는 제 1 도전층과 상부층으로서 상기 제 1 폭보다 작은 제 2 폭(도 2의 W2에 대응)을 갖는 제 2 도전층으로 된 적층구조를 가지며,
상기 반도체층은 상기 제 2 도전층과 중첩하는 채널형성영역과, 상기 제 1 도전층과 부분적으로 중첩하는 한쌍의 저농도불순물영역과, 고농도불순물영역으로 구성되는 소스영역 및 드레인영역을 가지는 것을 특징으로 하는 반도체장치가 제공된다.
또한, 상기 구조에 있어서 저농도불순물영역은 채널형성영역과 소스영역사이 또는 채널형성영역과 드레인영역사이에 위치되는 것을 특징으로 한다.
또한, 상기 구조에 있어서 제 1 도전층의 단부는 테이퍼형태를 갖는 것을 특징으로 한다.
또한, 상기 구조에 있어서, 제 1 도전층의 단부는 절연막을 개재하여 채널형성영역과 소스영역사이 또는 채널형성영역과 드레인영역사이에 각기 위치되는 것을 특징으로 한다.
또한, 상기 구조에 있어서, 저농도 불순물영역들과 중첩하는 영역에서의 상기 절연막의 막두께는 채널형성영역으로부터의 거리가 증가함에 따라 감소하는 것을 특징으로 한다.
또한, 도 3에 도시되어 있는 바와 같이, 본 발명은 채널형성영역(26)과 드레인영역(23)사이에 제공되는 저농도불순물영역(25)에서의 농도구배가 소정 도전형의 도전성을 제공하는 불순물원소의 농도를 드레인영역으로부터의 거리가 감소함에 따라 점차로 증가시킬 수 있게 확립되고, 완만한 농도구배를 갖는 저농도불순물영역(25)이 게이트전극(18c)과 중첩하는 영역(GOLD영역)(25a)과 게이트전극(18c)과 중첩하지 않는 영역(LDD영역)(25b)을 포함하는 것을 특징으로 한다.
본 명세서에서는 절연막을 통해 게이트전극과 중첩하는 저농도불순물영역을 GOLD영역으로 칭하고, 게이트전극과 중첩하지 않는 저농도불순물영역을 LDD영역으로 칭한다.
또는 본 발명은 액정표시장치와 EL표시장치를 나타내는 전기광학장치를 상기한 구조를 갖는 TFT들을 사용하여 형성하는 것을 특징으로 한다.
또한, 본 발명은 종래에 비해 작은 개수의 포토마스크들을 형성하여, 후술하는 바와 같은 제조공정에 의해 TFT들을 제조하는 것을 특징으로 한다. 본 발명의 제조방법의 일례는 도 23 및 도 24에 도시되어 있다.
본 명세서에 기재된 본 발명에 따르면 도 23 및 도 24에 도시된 바와 같이
절연면상에 반도체층을 형성하는 제 1 단계와,
상기 반도체층에 절연막을 형성하는 제 2 단계와,
제 1 폭(W1)을 갖는 제 1 도전층과 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 상기 절연막상에 형성하는 제 3 단계와,
상기 제 2 도전층을 식각하여 상기 제 1 폭(W1)을 갖는 상기 제 1 도전층과 제 2 폭(W2)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 제 4 단계와,
상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 제 5 단계와,
상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 상기 불순물원소를 상기 제 1 도전층을 통해 주입하여 저농도불순물영역을 형성하는 제 6 단계와,
상기 제 1 도전층을 식각하여 제 3 폭(W3)을 갖는 상기 제 1 도전층과 상기 제 2 폭(W2)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 제 7 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
상기 제조방법에 있어서는 제 1 도전막과 제 2 도전막을 형성하기 위한 재료로서 열저항성 도전재료를 사용한다. 전형적으로, 제 1도전막과 제 2 도전막은 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti)으로 구성되는 군에서 선택한 원소, 또는 그 선택된 원소를 함유하는 화합물 또는 합금으로 형성된다.
상기 제 3 단계에서, 제 1 전극은 단부로 부터 내측으로 가장자리를 따라 점차 증가하는 두께를 갖는 형태, 즉 소위 테이퍼형태를 갖게 형성된다.
또한, 상기 제 4 단계에서는 제 2 전극을 구성하는 제 2 도전층(17c)의 제 2 폭(W2)이 제 1 폭(W1)보다 작게 하도록 ICP를 사용하는 식각장치에 의해 제 2 도전층을 선택적으로 식각한다. 또한, 제 2 전극내의 제 1 도전층의 단부에서의 테이퍼각을 제 2 도전층의 단부에서의 테이퍼각보다 작게 설정한다.
후속적으로 상기 제 6 단계에서 채널형성영역으로부터의 거리가 증가함에 따라 불순물원소의 농도가 점차로 증가하게 되어 있는 저농도불순물영역(1024),(1025)들을 제 2 전극을 구성하는 제 1 도전층의 테이퍼부(테이퍼형태를 갖게 형성된)의 아래에 위치하는 반도체층에 자기정합방식으로 형성한다.
여기서 주지할 점은 제 6 단계를 실시한 직 후저농도불순물영역(1024),(1025)들이 게이트절연막을 통해 제 2 전극을 구성하는 제 1 도전층의 테이퍼부들과 중첩되게 된다는 점이다.
또한, 상기 제 7 단계에서는 제 1 도전층을 선택적으로 식각한다. 제 7 단계에서의 식각은 RIE방법을 사용하는 식각, ICP방법을 사용하는 식각, 또는 ICP방법을 사용한 후 RIE방법을 사용하는 식각을 작업자가 적절히 실시할 수 있을 것이다. 제 7 단계에 의해 제 3 전극내의 제 1 도전층의 테이퍼각은 제 2 전극내의 제 1 도전층의 테이퍼각과 대체로 동일하게 된다. 또한 제 3 폭(W3)은 제 1 폭(W1)보다 작고, 상기 제 2 폭(W2)보다는 크게 설정된다. 여기서는 절연막을 고농도불순물영역들의 일부를 노출시키도록 제 7 단계에서 동시에 제거하는 예를 기재하고 있으나, 본 발명은 이 예로 국한되지 않고, 절연막을 얇게 남기는 것도 가능하다.
제 7 단계 직 후, 각 저농도불순물영역들을 게이트절연막을 통해 제 3 전극을 구성하는 제 1 도전층의 테이퍼부와 중첩하는 영역(1025a)과, 게이트절연막을 통해 제 3 전극을 구성하는 제 1 도전층의 테이퍼부와 중첩하지 않는 영역(1025b)으로 분할할 수 있다.
또한, 제 3 폭(W3)은 식각조건을 적절히 변화하여 임의로 제어할 수 있다. 이와 같이 하여, 본 발명에 따르면 제 3 전극과 중첩하는 저농도불순물영역의 폭과 제 3 전극과 중첩하지 않는 저농도불순물영역의 폭을 제 7 단계에서의 식각조건을 적절히 변화하여 임의로 제어할 수 있다. 여기서 주지할 점은 저농도불순물영역은 제 3 전극의 폭과 무관하게 완만한 농도구배를 갖는다는 점이다. 제 3 전극과 중첩하는 영역에서는 전기장농도의 완화가 이루어져 핫캐리어주입을 방지할 수 있다.또한 제 3 전극과 중첩하지 않는 영역에서는 오프전류값의 증가를 억제할 수 있다.
상기한 제조방법에 있어서, 제 1 단계에서는 1차 포토리토그라피공정이 실시되고, 제 3 단계에서는 2차 포토리토그라피공정이 실시된다. 그러나, 다른 단계들( 제 4 단계 내지 제 7 단계)에서는 2차 포토리토그라피공정에서 사용한 레지스트마스크를 그대로 사용하기 대문에 포토리토그라피공정을 실시하지 않는다.
따라서, 제 7 단계 후에는 추후 형성할 층간절연막에 콘택홀을 형성하기 위한 3차 포토리토그라피공정 및 반도체층까지 연정되는 소스전극 또는 드레인전극을 형성하기 위한 4차 포토리토그라피공정을 실시하여, TFT를 완성할 수 있다.
또한, 상술한 제조공정에서는 제 5 단계에서 고농도도핑을 실시하고 단계 6에서 저농도도핑을 실시하고 있으나, 제 5 단계에서 저농도도핑을 실시하고 제 6 단게에서 고농도도핑을 실시하는 것도 가능하다. 이 경우, 본 발명의 제조방법은
절연면상에 반도체층을 형성하는 제 1 단계와,
상기 반도체층에 절연막을 형성하는 제 2 단계와,
제 1 폭(W1)을 갖는 제 1 도전층과 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 상기 절연막상에 형성하는 제 3 단계와,
상기 제 2 도전층을 식각하여 상기 제 1 폭(W1)을 갖는 상기 제 1 도전층과 제 2 폭(W2)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 제 4 단계와,
상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 제 1 도전층을 통해 불순물원소를 주입하여 저농도불순물영역을 형성하는 제 5 단계와,
상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 제 6 단계와,
상기 제 1 도전층을 식각하여 제 3 폭(W3)을 갖는 상기 제 1 도전층과 상기 제 2 폭(W2)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 제 7 단계를 포함한다.
또한, 본 명세서에 기재된 본 발명에 따르면
절연면상에 반도체층을 형성하는 제 1 단계와,
상기 반도체층에 절연막을 형성하는 제 2 단계와,
제 1 폭(W1)을 갖는 제 1 도전층과 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 상기 절연막상에 형성하는 제 3 단계와,
상기 제 2 도전층을 식각하여 상기 제 1 폭(W1)을 갖는 상기 제 1 도전층과 제 2 폭(W2)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 제 4 단계와,
상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 저농도불순물영역과 고농도불순물영역을 형성하는 제 5 단계와,
상기 제 1 도전층을 식각하여 제 3 폭(W3)을 갖는 상기 제 1 도전층과 상기 제 2 폭(W2)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 제 6 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
이와 같이 하여, 사용자가 도핑조건을 적절히 선택하면 저농도불순물영역과고농도불순물영역을 형성하는 공정을 도핑공정에 의해 한번에 실시할 수 있다.
또한, 도 25A 내지 도 26D에는 본 발명의 제조방법의 일례가 도시되어 있다.
본 명세서에 기재된 본 발명에 따르면 도 25A 내지 도 26D에 도시된 바와 같이
절연면상에 반도체층을 형성하는 제 1 단계와,
상기 반도체층에 절연막을 형성하는 제 2 단계와,
제 1 도전막과 제 2 도전막을 상기 절연막상에 적층하는 제 3 단계와,
제 1 폭(X1)을 갖는 제 2 도전층을 형성하는 제 4 단계와,
상기 제 1 폭(X1)을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 제 5 단계와,
상기 제 1 도전층을 식각하여 제 2 폭(X2)을 갖는 상기 제 1 도전층과 상기 제 3 폭(X3)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 형성하는 제 6 단계와,
상기 제 2 도전층을 식각하여 제 2 폭(X2)을 갖는 상기 제 1 도전층과 제 4 폭(X4)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 제 7 단계와,
상기 제 4 폭(X4)을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 상기 불순물원소를 상기 제 1 도전층을 통해 주입하여 저농도불순물영역을 형성하는 제 8 단계와,
상기 제 1 도전층을 식각하여 제 5 폭(X5)을 갖는 상기 제 1 도전층과 상기제 4 폭(X4)을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 제 9 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
또한, 상기 각 제조방법에 있어서는 상기 제 3 전극의 형성 후
상기 제 3 전극을 덮기 위한 제 1 층간절연막을 형성하는 단계와,
상기 반도체층내의 상기 불순물원소를 활성화시키기 위한 1차 열처리를 실시하는 단계와,
상기 제 1 층간절연막을 덮기 위한 제 2 층간절연막을 형성하는 단계와,
상기 제 2 층간절연막의 형성 후 상기 1차 열처리에서 보다 낮은 온도로 2차 열처리를 실시하는 단계를 포함하는 것을 특징으로 한다.
또한, 도 25A 내지 도 25C 및 도 27A 내지 27D에는 본 발명의 제조방법의 일례가 도시되어 있다.
본 명세서에 기재된 본 발명에 따르면 도 25A 내지 도 25C 및 도 27A 내지 27D에 도시된 바와 같이
절연면상에 반도체층을 형성하는 제 1 단계와,
상기 반도체층에 절연막을 형성하는 제 2 단계와,
제 1 도전막과 제 2 도전막을 상기 절연막상에 적층하는 제 3 단계와,
제 1 폭(X1)을 갖는 제 2 도전층을 형성하는 제 4 단계와,
상기 제 1 폭(X1)을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 제 5 단계와,
상기 제 2 도전층을 식각하여 제 2 폭(Y2)을 갖는 상기 제 2 도전층을 형성하는 제 6 단계와,
상기 제 2 폭(Y2)을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 상기 불순물원소를 상기 제 1 도전층을 통해 주입하여 저농도불순물영역을 형성하는 제 7 단계와,
상기 제 1 도전층을 식각하여 제 3 폭(Y3)을 갖는 상기 제 1 도전층과 상기 제 2 폭(Y2)을 갖는 상기 제 2 도전층의 적층구조를 포함하는 전극을 형성하는 제 8 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
또한, 상기 제조방법은 제 8 단계 후
상기 제 3 전극을 덮기 위한 제 1 층간절연막을 형성하는 제 9 단계와,
상기 반도체층내의 상기 불순물원소를 활성화시키기 위한 1차 열처리를 실시하는 제 10 단계와,
상기 제 1 층간절연막을 덮기 위한 제 2 층간절연막을 형성하는 제 11 단계와,
상기 1차 열처리에서 보다 낮은 온도로 2차 열처리를 실시하는 제 12 단계를 추가로 포함하는 것을 특징으로 한다.
도 1A 내지 도 1D는 TFT의 제조공정을 도시하는 도면,
도 2A 내지 도 2D는 TFT의 제조공정을 도시하는 도면,
도 3은 불순물원소의 농도분포를 나타내는 선도,
도 4는 모의실험에 사용한 개략구조도,
도 5는 모의실험결과(인 도핑)를 나타내는 그래프,
도 6은 모의실험결과(TFT의 전압/전류특성)를 나타내는 그래프,
도 7A 내지 7C는 AM-LCD의 제조공정을 나타내는 도면,
도 8A 내지 8C는 AM-LCD의 제조공정을 나타내는 도면,
도 9는 AM-LCD의 제조공정을 나타내는 도면,
도 10은 투과형 액정표시장치의 구조를 나타내는 단면도,
도 11A 및 도 11B는 액정표시패널의 외부구조를 나타내는 도면,
도 12A 내지 도 12C는 AM-LCD의 제조공정을 나타내는 도면,
도 13A 내지 도 13C는 AM-LCD의 제조공정을 나타내는 도면,
도 14는 AM-LCD의 제조공정을 나타내는 도면,
도 15는 화소의 평면도,
도 16은 반사형 액정표시장치의 구조를 나타내는 단면도,
도 17A 및 도 17B는 제조공정에서의 화소의 평면도,
도 18은 액티브매트릭스 EL 표시장치의 구조를 나타내는 도면,
도 19A 및 도 19B는 액티브매트릭스 EL 표시장치의 구조를 나타내는 도면,
도 20A 내지 도 20F는 전자설비의 예들을 도시하는 도면,
도 21A 내지 도 21D는 전자설비의 예들을 도시하는 도면,
도 22A 내지 도 22C는 전자설비의 예들을 도시하는 도면,
도 23A 내지 도 23D는 TFT의 제조공정(실시예 7)을 도시하는 도면,
도 24A 내지 도 24D는 TFT의 제조공정(실시예 7)을 도시하는 도면,
도 25A 내지 도 25D는 TFT의 제조공정(실시예 8)을 도시하는 도면,
도 26A 내지 도 26D는 TFT의 제조공정(실시예 8)을 도시하는 도면,
도 27A 내지 도 27D는 TFT의 제조공정(실시예 9)을 도시하는 도면,
도 28A 내지 도 28D는 TFT의 제조공정(실시예 10)을 도시하는 도면,
도 29A 내지 도 29D는 TFT의 제조공정(실시예 10)을 도시하는 도면,
도 30은 AM-LCD의 제조공정(실시예 10)을 나타내는 도면,
도 31은 투과형 액정표시장치(실시예 10)의 구조를 나타내는 단면도,
도 32는 반사형 액정표시장치(실시예 12)의 구조를 나타내는 단면도,
도 33은 광원을 갖는 반사형 액정표시패널(실시예 13)의 구조를 나타내는 단면도.
도면의 주요부분에 대한 부호의 설명
10: 기판 11: 기저절연막
12: 반도체층 13: 절연층
14: 제 1 도전막 15: 제 2 도전막
16a: 레지스트마스크 17a, 17b:제 2 도전층
17c: 제 2 도전막 18a, 18b: 제 1 도전층
18c: 게이트전극 19a, 19b: 절연층
20, 21, 22, 23: 고농도불순물영역 24, 25: 저농도불순물영역
27: 층간절연막 28, 29: 전극
이하, 도 1A 내지 도 3을 참조하여 본 발명의 일 실시예를 설명한다.
먼저, 기판(10)상에 기저절연막(11)을 형성한다. 기판(10)으로서는 유리기판, 수정기판, 또는 규소기판을 사용할 수 있다. 이 외에도 금속기판 또는 절연막이 형성된 스테인레스기판을 사용할 수 있다. 또한, 처리온도에 대한 열저항을 갖는 플라스틱기판을 사용할 수도 있다.
상기 기저절연막(11)으로는 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막을 사용할 수 있다. 여기서는 기저절연막(11)으로서 2층구조(11a 및 11b)를 사용하는 예가 도시되어 있으나, 단층의 절연막 또는 2개이상의 층을 갖는 적층구조를 사용하는 것도 가능하다. 또한, 그러한 기저절연막을 형성시키지 않을 수도 있다.
이 후, 상기 기저절연막(11)상에 반도체층(12)을 형성한다. 이 반도체층(12)은 공지의 방법(스퍼터링방법, LPCVD방법, 플라즈마 CVD방법 또는 그와 유사한 방법)에 의해 비정질구조를 갖는 반도체막을 형성한 후 공지의 결정화공정(레이저결정화방법, 열결정화방법, 니켈 등과 같은 촉매를 이용한 열결정화방법)을 이용하여 얻어지는 결정성반도체막을 제 1 포토마스크를 사용하여 소정 형태의 패턴으로 형성시킴으로써 형성할 수 있다. 상기 반도체막(12)은 25 내지 80 nm(바람직하게는 30 내지 60 nm)의 두께로 형성된다. 비록 상기 결정성반도체막의 재료는 특정 재료로 제한되지는 않으나, 규소, 규소게르마늄합금(SiGe) 등을 사용하여 상기 결정성반도체막을 형성하는 것이 좋다.
이 후, 상기 반도체막(12)을 덮는 절연막(13)을 형성한다.
상기 절연막(13)은 플라즈마 CVD방법 또는 스퍼터링방법을 사용하여 40 내지 150 nm의 두께를 갖는 단층 또는 적층구조를 갖는 규소함유 절연막으로 형성된다. 이 절연막(13)은 게이트절연막으로 된다.
이 후, 절연막(13)상에 20 내지 100 nm의 두께를 갖는 제 1 도전막(14)과100 내지 400 nm의 두께를 갖는 제 2 도전막(15)을 형성한다(도 1A). 여기서, 상기 제 1 도전막(14)은 TaN으로 형성하고, 제 2 도전막(15)은 W로 형성한다. 이 TaN의 제 1 도전막(14)과 W의 제 2 도전막(15)을 스퍼터링방법을 이용하여 적층한다. 여기서는 제 1 도전막(14)을 TaN으로 형성하고, 제 2 도전막(15)을 W로 형성하고 있으나, 상기 제 1 도전막(14)과 제 2 도전막(15)은 그러한 재료로 국한되지 않고, Ta, W, Ti, Mo, Al, Cu로 구성되는 군에서 선택한 하나의 원소를 이용하여 도는 그러한 원소들을 주성분으로서 함유하는 합금 또는 화합물을 이용하여 형성하는 것도 가능함은 물론이다. 또한, 인과 같은 불순물원소가 도핑되어 있는 다결정규소막으로 대표되는 반도체막을 사용하는 것도 가능하다.
이 후, 제 2 포토마스크를 사용하여 레지스트마스크(16a)를 형성하고, 그 뒤에 ICP 식각장치를 사용하여 1차 식각공정을 행한다. 이 1차 식각공정에 의해 제 2 도전막(15)이 식각되어 도 1B에 도시된 바와 같이 단부에 테이퍼부(테이퍼형상을 갖는 부분)가 형성된 제 2 도전층(17a)을 형성한다.
여기서, 테이퍼부의 각도(테이퍼각)는 기판면(수평면)과 상기 테이퍼부의 경사부에 의해 형성되는 각도로 정해진다. 제 2 도전층(17a)의 테이퍼각은 식각조건을 적절히 선택하여 5° 내지 45°의 범위로 설정할 수 있다.
이 후, 상기 레지스트마스크(16a)를 그대로 사용한 상태에서 상기 ICP 식각장치를 이용하여 2차 식각공정을 행산다. 이 2차 식각공정에서는 제 1 도전막(14)이 식각되어 도 1C에 도시된 바와 같이 제 1 도전층(18a)을 형성한다. 이 제 1 도전층(18a)은 제 1 폭(W1)을 갖는다. 상기 2차 식각공정에서는 상기한 레지스트마스크, 제 2 도전층, 절연층들이 약간 식각되고 이에 따라 레지스트마스크(16b), 제 2 도전층(17b), 그리고 절연층(19a)을 각기 형성하게 된다.
여기서는 절연막(13)의 막감소를 억제할 수 있도록 식각공정을 2회(즉, 1차식각공정 및 2차 식각공정) 실시한다는 점을 유념해야 한다. 그러나, 도 2C에 도시된 바와 같은 전극구조(제 2 도전층(17b)과 제 1 도전층(18a)의 적층구조)를 형성할 수 있다면 식각공정의 회수는 2회로 제한할 필요가 없고, 1회로 하는 것도 가능하다.
이 후, 레지스트마스크(16b)를 그대로 사용하여 1차 도핑공정을 실시한다. 이 1차 도핑공정에서는 절연막(19a)을 통해 드루우도핑(through doping)이 이루어져 고농도불순물영역(20),(21)이 형성된다(도 1D).
이 후, 레지스트마스크(16b)를 이용하여 ICP장치에 의해 3차 식각공정을 실시한다. 이 3차 식각공정에서는 제 2 도전층(17b)이 식각되어 도 2A에 도시된 바와 같이 제 2 도전막(17c)을 형성한다. 상기 3차 식각공정에서는 상기한 레지스트마스크, 제 1 도전층, 절연층들이 약간 식각되고 이에 따라 레지스트마스크(16c), 제 1 도전층(18b), 그리고 절연층(19b)을 각기 형성하게 된다.
이 후, 레지스트마스크(16c)를 그대로 사용하여 2차 도핑공정을 실시한다. 이 2차 도핑공정에서는 제 1 도전층(18b)의 테이퍼부와 절연막(19b)을 통해 드루우도핑이 이루어져 저농도불순물영역(24),(25)이 형성된다(도 2B). 이 제 2 도핑공정에서는 상기 고농도불순물영역(20),(21)들이 도핑되어 고농도불순물영역(22),(23)을 형성하게 된다.
이 후, 레지스트마스크(16c)를 그대로 이용한 상태에서 RIE장치에 의해 4차 식각공정을 실시한다. 이 4차 식각공정에 의해 제 1 도전층(18b)의 테이퍼부를 부분적으로 제거한다. 여기서, 제 1 폭(W1)을 갖는 제 1 도전층(18b)는 제 3 층(W3)을 갖는 제 1 도전층(18c)으로 된다. 본 발명에 있어서, 이 제 1 도전층(18c)과 그 제 1 도전층(18c)에 적층되어 있는 제 2 도전층(17c)은 게이트전극으로 된다. 상기 4차 식각공정에서는 절연막(19b)도 식각되어 절연막(19c)을 형성한다. 여기서는 절역막을 부분적으로 제거하여 고농도불순물영역들을 노출시키는 예를 예시하고 있으나, 본 발명이 이러한 예로 국한되는 것은 아니다.
이 후, 반도체층에 도핑시킨 불순물원소를 활성화시키도록 레지스트마스크(16c)를 제거한다. 이 후, 층간절연막(27)을 형성하고, 이 상태에서 제 3 마스크를 이용하여 콘택홀을 형성하고, 제 4 마스크를 이용하여 전극(28),(29)들을 형성한다.
이와 같이 하여 도 2D에 도시된 바와 같은 구조를 갖는 TFT를 4개의 포토마스크들을 이용하여 형성할 수 있다.
또한, 본 발명에 따라 형성한 TFT는 채널형성영역(26)과 드레인영역(23)사이에 제공되는 저농도불순물영역(25)는 농도차가 거의 없고 완만한 농도구배를 가지며, 게이트전극(18c)과 중첩되는 영역(25a)(GOLD영역)과 게이트전극(18c)과 중첩되지 않는 영역(25b)을 갖는다는 점에 특징이 있다. 또한, 절연막(19c)의 둘레부, 즉 게이트전극(18c)과 종첩되지 않는 영역(25b)과 고농도불순물영역(20),(21)들은 테이퍼형상을 갖게 된다.
여기서 주지해야 할 점은 도 2B의 공정에서 모의실험을 행한다는 것이다. 이 모의실험에는 도 4에 도시된 바와 같은 개략구조도를 사용한다. 반도체층의 막두께는 42 nm으로 하고, 게이트전극의 막두께는 110 nm으로 한다. 제 1 도전층의 테이퍼부는 도 4에 도시된 바와 같은 단차를 갖는 구조로서 모델화시킨다. 90 keV의 가속전압과 1.4 x 1013원자/cm2의 도즈량을 사용하여 인 도핑을 행하는 경우를 가정한다.
상기 모의실험의 결과는 도 5에 도시되어 있다. 도 5를 참조하면 채널형성영역으로부터의 거리가 증가함에 따라 불순물원소(인)의 농도가 증가한다는 것을 알 수 있다. 여기서 주지할 점은 농도구배가 완만하여 저농도불순물영역들에서 농도차가 거의 발생하지 않는다는 점이다.
또한, 도 6에는 도 5에서와 같은 농도분포를 가지며 0.5 ㎛의 폭을 갖는 GOLD영역과 0.5 ㎛의 폭을 갖는 LDD영역이 형성된 TFT의 전압/전류 특성이 도시되어 있다. 여기서 주지할 점은 상기 모의실험결과 상기 TFT의 임계전압값(Vth)은 1.881 V이고, S값은 0.2878 V/dec이고, Vds(소스영역과 드레인영역간의 전압차)가 1 V(Vds = 1 V)일때 오프전류는 40 ㎂이고, Vds = 14 V일때 오프전류는 119.6 ㎂라는 점이다.
상기와 같이 구성된 본 발명을 하기의 실시예들과 관련하여 구체적으로 설명한다.
[실시예 1]
이하, 동일 기판상에 화소부와 그 화소부의 주변에 제공된 구동회로의 TFT(n채널형 TFT와 p채널형 TFT)들을 동시에 형성하는 방법을 도 7A 내지 도 9를 참조하여 구체적으로 설명한다.
본 실시예에 있어서는 먼저 바륨보로실리케이트 유리와 같은 유리 또는 Corning #7059 유리 및 #1737 유리로 대표되는 알루미늄보로실리케이트로 만들어 진 기판(100)을 사용한다. 상기 기판(100)으로서는 투광성을 갖는 것이면 어느 기판이라도 제한이 없고, 수정기판이면 좋다. 본 실시예에서의 공정온도에 대한 열저항을 갖는 플라스틱기판을 사용하는 것도 가능하다.
이 후, 기판(100)상에 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막으로 형성한 기저막(101)을 형성한다. 본 실시예에 있어서는 기저막(101)로서 2층 구조를 사용한다. 그러나, 단층의 절연막 또는 2개 이상의 층을 갖는 적층구조의 절연막를 사용하는 것도 가능하다. 기저막(101)의 제 1 층으로서는 질화산화규소막(101a)을 반응가스로서 SiH4, NH3, N2O를 사용하는 플라즈마 CVD방법을 이용하여 10 내지 200 nm(바람직하게는 50 내지 100 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(101a)(Si = 32%, O = 27%, N = 24%, H = 17%)을 50 nm의 막두께로 형성한다. 이 후, 상기 기저막(101)의 제 2 층으로서 질화산화규소막(101b)을 반응가스로서 SiH4와 N2O를 사용하는 플라즈마 CVD방법을 이용하여 50 내지 200 nm(바람직하게는 100 내지 150 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(101b)(Si = 32%, O = 59%, N = 7%, H = 2%)을 100 nm의막두께로 형성한다.
이 후, 상기 기저막(101)상에 반도체층(102) 내지 (105)들을 형성한다. 이 반도체층(102) 내지 (105)들은 공지의 방법(스퍼터링방법, LPCVD방법, 또는 플라즈마 CVD방법)에 의해 비정질구조를 갖는 반도체막을 형성한 후 이 반도체막을 공지의 결정화공정(레이저결정화방법, 열결정화방법, 니켈 등과 같은 촉매를 이용한 열결정화방법)에 의해 처리하여 결정성 반도체막을 형성하고, 이 결정성 반도체막을 소정 형태로 패턴화 시킴으로써 형성할 수 있다. 상기 반도체층(102) 내지 (105)들은 25 내지 80 nm (바람직하게는 30 내지 60 nm)의 두께로 형성한다. 상기 결정성 반도체막의 재료에 대해서는 특별한 제한은 없으나, 규소, 규소게르마늄합금(SiXGe1-X(X=0.0001 내지 0.02)) 등을 사용하여 상기 결정성반도체막을 형성하는 것이 좋다. 본 실시예에 있어서는 플라즈마 CVD방법에 의해 비정질 규소막을 55 nm의 두께로 형성한 후, 그 비정질 규소막을 니켈함유 용액에 유지시킨다. 상기 비정질 규소막에 대해 탈수소화공정(500℃에서 1시간동안)을 실시한 후, 그에 대해 열결정화공정(550℃에서 4시간동안)을 실시한다. 또한, 상기 비정질 규소막을 결정성을 개선시킬 수 있도록 레이저 어니일링처리를 행하여 결정성 규소막을 형성한다. 이 후, 이 결정성 규소막에 대해 포토리토그라피방법을 사용하는 패터닝공정을 실시하여 상기 반도체층(102) 내지 (105)을 얻는다.
또한, 상기 반도체층(102) 내지 (105)의 형성 후, TFT의 임계전압값을 제어하도록 소량의 불순물원소(붕소 또는 인)를 도핑시키는 것이 좋다.
반면에, 상기 결정성 반도체막을 레이저 결정화방법에 의해 제조하는 경우에는 펄스발진형 또는 연속파형 엑시머 레이저, YAG 레이저, 또는 YVO4레이저를 사용하는 것도 가능하다. 이러한 종류의 레이저를 사용하는 경우에는 레이저 발진기로부터 조사되는 레이저광을 광학계에 의해 선형비임으로 집광시킨 상태에서 반도체막에 조사한다. 비록 결정화조건은 작업자가 적절히 선택해야 하지만 엑시머 레이저를 사용하는 경우에는 펄스발진주파수를 30 Hz로 설정하고, 레이저에너지밀도를 100 내지 400 mJ/cm2(전형적으로는 200 내지 300mJ/cm2)로 설정한다. YAG 레이저를 사용하는 경우에는 1 내지 10 kHz의 펄스발진주파수와 300 내지 600 mJ/cm2(전형적으로는 350 내지 500 mJ/cm2)의 레이저에너지밀도를 갖는 2차 고조파를 사용한다. 이 후, 100 내지 1,000 ㎛, 일례로 400 ㎛의 폭을 갖게 선형으로 집광된 레이저광을 기판의 전체 표면에 조사하고, 이 때 선형 레이저광의 중복비는 80 내지 98%로 설정하는 것이 좋다.
이 후, 상기 반도체층(102) 내지 (105)를 덮도록 게이트절연막(106)을 형성한다. 상기 게이트절연막(106)은 플라즈마 CVD방법 또는 스퍼터링방법을 사용하여 40 내지 150 nm의 두께를 갖는규소함유 절연막으로 형성된다. 본 실시예의 경우, 상기 게이트절연막(106)은 플라즈마 CVD방법을 이용하여 110 nm의 두께로 된 질화산화규소막(Si = 32%, O = 59%, N = 7%, H = 2%의 조성비)으로 형성한다. 물론, 상기 게이트절연막은 상기한 질화산화규소막으로 한정되는 것은 아니며, 단층 또는적층구조를 갖는 다른 규소함유 절연막을 사용하는 것도 가능하다.
반면에, 산화규소막을 사용하는 경우 이 산화규소막은 TEOS(테트라에틸 오르토실리케이트)와 O2를 혼합한 상태에서 40 Pa의 반응압력과 300 내지 400℃의 기판온도를 사용하여 0.5 내지 0.8 W/cm2의 고주파(13.56 MHZ) 전력밀도로 방출하는 플라즈마 CVD방법에 의해 형성하는 것이 가능하다. 이와 같이 하여 제조한 산화규소막을 400 내지 500 ℃에서의 후속 열어니이링처리하면 게이트절연막으로서의 양호한 특성이 얻어질 수 있다.
이 후, 도 7A에 도시되어 있는 바와 같이 게이트절연막(106)상에 20 내지 100 nm의 두께를 갖는 제 1 도전막(107)과 100 내지 400 nm의 두께를 갖는 제 2 도전막(108)을 형성하여 적층구조를 만든다. 본 실시예의 경우에는 제 1 도전막(107)으로서 TaN막을 30 nm의 두께로 형성하고, 제 2 도전막(108)으로서 W막을 370 nm의 두께로 형성하여 적층구조를 만든다. 상기 TaN막은 질소함유 분위기에서 Ta타겟을 사용하여 스퍼터링을 행하는 것에 의해 형성하고, 반면에 상기 W막은 W타겟을 사용하는 스퍼터링방법에 의해 형성한다. 상기 W막은 텅스텐 헥사플루오라이드(WF6)을 사용하여 열 CVD방법에 의해 형성하는 것도 가능하다. 어느 방법을 사용하던지 간에 사용재료를 게이트전극으로서 사용할 수 있게 하기 위해서는 낮을 저항을 갖게 하는 것이 필요하고, 따라서 W막의 비저항은 20 μΩcm이하로 설정하는 것이 바람직하다. 결정입경을 크게 하면 W막의 비저항을 낮게 할 수 있다. 그러나, W막에 산소와 같은 많은 불순물원소가 함유되어 있는 경우에는 결정화가방해되고, 그 결과 저항이 증가하게 된다. 따라서, 본 실시예의 경우에는 W막을 99.9999% 내지 99.99%의 순도를 갖는 타겟을 사용하여 스퍼터링방법에 의해 형성하고, 추가로 상기 막 형성중에 가스상내의 불순물들이 막에 혼합되지 않도록 충분한 고려를 함으로써 9 내지 20 μΩcm의 비저항을 실현할 수 있다.
여기서 주지할 점은 본 실시예의 경우 제 1 도전막(107)을 TaN으로 형성하고 제 2 도전막(108)을 W로 형성하고 있으나, 이 막들의 재료가 그러한 재료로 한정되는 것은 아니며 어느 막이나 Ta, W, Ti, Mo, Al, Cu, Cr, Nd로 구성되는 군에서 선택한 원소 또는 그 원소를 주성분으로 함유하는 합금재료 또는 화합물재로로 형성하는 것이 가능하다는 점이다. 반면에 인과 같은 불순물원소가 도핑되어 있는 다결정규소막으로 대표되는 반도체막도 사용가능하다. 또한, AgPdCu합금도 사용가능하다. 반면에, 여느 조합, 일례로, 제 1 도전막을 탄탈륨(Ta)으로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화티탄(TiN)으로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화탄탈륨(TaN)으로 형성하고 제 2 도전막을 Al로 형성하여 이루어진 조합, 제 1 도전막을 질화탄탈륨(TaN)으로 형성하고 제 2 도전막을 Cu로 형성하여 이루어진 조합을 사용하는 것도 가능하다.
이 후, 레지스트로 이루어진 마스크(109) 내지 (112)들을 포토리토그라피방법을 사용하여 형성하고, 이 마스크들을 사용하여 1차 식각공정을 행하여 전극들과 배선들을 형성한다. 상기 1차 식각공정은 1차 및 2차 식각조건을 이용하여 실시한다. 본 실시예에 있어서는 1차 식각조건으로서 ICP(유도결합플라즈마) 식각방법을사용하고, 식각가스로서 CF4, Cl2, O2의 가스혼합물을 사용하고, 가스공급속도를 25/25/10 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시킨다. 여기서는 Matsushita Electric Industrial Co. Ltd.의 ICP(모델 E645- ICP)를 구비하는 건식 식각장치를 사용한다. 부(negative)의 셀프바이어스전압을 효과적으로 인가할 수 있도록 기판측(시료 단계)에도 150 W RF(13.56 MHZ)의 전력을 인가한다. 상기 W막은 상기 1차 식각조건에 따라 식각되고, 제 2 도전층의 단부가 테이퍼형태로 형성되게 된다. 상기 1차식각조건에 따라 W의 식각속도는 200.39 nm/min, TaN의 식각속도는 80.32 nm/min, TaN에 대한 W의 식각선택도는 약 2.5로 된다. 또한, 상기 1차 식각조건에 따라 W의 테이퍼각은 약 26°로 된다. 여기서 주지할 점은 상기 1차 식각조건은 상기 실시유형에서 설명한 1차 식각공정(도 1B)에 따른 것이라는 점이다.
이 후, 레지스트로 이루어진 마스크(109) 내지 (112)들을 제거하지 않은 상태에서 상기 1차 식각조건을 2차 식각조건으로 변경하여 식각을 실시한다. 즉, 식각가스로서 CF4와 Cl2의 혼합가스를 사용하고, 가스공급속도를 30/30 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시켜 약 30초간 식각을 실시한다. 부(negative)의 셀프바이어스전압을 효과적으로 인가할 수 있도록 기판측(시료 단계)에도 20 W RF(13.56 MHZ)의 전력을 인가한다. 상기 W막과 TaN막은 CF4와 Cl2가 혼합되어 있는 상기 2차 식각조건에 따라 순차로 식각된다. 상기 2차식각조건에 따라 W의 식각속도는 58.97 nm/min, TaN의 식각속도는 66.43 nm/min으로 된다. 여기서 주지할 점은 식각 후 게이트절연막상에 잔재물을 남기지 않도록 식각시간을 약 10 내지 20%정도 연장시키는 것이 좋다는 점이다. 또한, 상기 2차 식각조건은 상기 실시유형에서 설명한 2차 식각공정(도 1C)에 따른다.
상기 1차 식각공정에서는 적절한 형태의 레지스트마스크를 채택하는 것에 의해 그리고 기판측에 인가한 바이어스전압의 효과에 따라 상기 제 1 및 제 2 도전층들의 단부들은 테이퍼형태를 갖게 형성된다. 이 테이퍼부들의 각도는 15° 내지 45°로 설정하는 것이 좋다. 이와 같이 하여, 1차 식각공정에 의해 제 1 도전층들과 제 2 도전층들로 구성되는 제 1 형태 도전층(113) 내지 (116)(제 1 도전층(113a) 내지 (116a) 칭 제 2 도전층(113b) 내지 (116b))들이 형성된다. 상기 제 1 도전층들의 채널길이방향으로의 폭은 상기 실시유형에서 도시한 W1과 일치한다. 부호(117)는 게이트절연막을 나타내는데, 이 게이트절연막 중 상기 제 1 형태 도전층(113) 내지 (116)으로 덮히지 않은 영역들은 식각에 따라 약 20 내지 50 nm정도만큼 두께가 감소되어 있다.
이 후, 상기 레지스트 마스크를 제거하지 않은 상태에서 1차 도핑공정을 실시하여 상기 반도체층에 n형 도전성을 제공하는 불순물원소를 주입한다(도 7B). 이 도핑은 이온도핑방법 또는 이온주입방법에 따라 실시할 수 있을 것이다. 이온도핑방법에서는 조건으로서 도즈량을 1 x 1013내지 5 x 1015atoms/cm2으로 하고, 가속전압을 60 내지 100 keV로 한다. 본 실시예의 경우에는 도즈량을 1.5 x 1015atoms/cm2으로 하고, 가속전압을 80 keV로 한다. n형 도전성을 제공하는 불순물원소로소는 주기율표의 15족에 속하는 원소, 대표적으로 인(P) 또는 비소(As)를 사용하며, 여기서는 인을 사용한다. 이 경우, 도전층(113) 내지 (116)들은 n형 도전성을 제공하는 상기 불순물원소에 대한 마스크로서 작용하며, 이에 따라 고농도불순물영역(118) 내지 (121)들이 자기정합방식으로 형성된다. n형 도전성을 제공하는 상기 불순물원소는 상기 고농도불순물영역(118) 내지 (121)에 1 x 1020내지 1 x 1021atoms/cm3으로 주입된다. 여기서 주지할 점은 상기 1차 도핑공정은 상기 실시유형에서 설명한 1차 도핑공정(도 1D)에 따른 것이라는 점이다.
이 후, 상기 레지스트 마스크를 제거하지 않은 상태에서 2차 식각공정을 실시한다. 여기서 주지할 점은 상기 1차 식각공정 및 2차식각공정에 사용하는 식각가스로서 Cl2, BCl3, SiCl4, 또는 CCl4와 같은 염소가스, CF4, SF6, 또는 NF3와 같은 불소가스, O2, 그리고 이러한 가스를 주성분으로 함유하는 혼합가스 중 하나를 사용할 수 있다는 점이다. 여기서는 식각가스로서 CF4, Cl2, O2의 혼합가스를 사용하고, 가스공급속도를 25/25/10 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시킨다. 부(negative)의 셀프바이어스전압을 효과적으로 인가할 수 있도록 기판측(시료 단계)에도 20 W RF(13.56 MHZ)의 전력을 인가한다. 상기 2차 식각공정에서 W의 식각속도는 124.62 nm/min, TaN의 식각속도는 20.67 nm/min, TaN에 대한 W의 식각선택도는 약 6.05로 된다.따라서, W막이 선택적으로 식각된다. 또한, 상기 2차 식각공정에서 W의 테이퍼각은 약 70°로 된다. 상기 2차 식각공정에 따라 제 2 도전층(122b) 내지 (125b)들이 형성된다. 한편, 상기 제 1 도전층(113a) 내지 (116a)들에 대한 식각은 거의 이루어지지 않고, 이에 따라 제 1 도전층(122a) 내지 (125a)들이 형성된다. 여기서 주지할 점은 상기 2차 식각공정은 상기 실시유형에서 설명한 3차 식각공정(도 2A)에 따른 것이라는 점이다. 또한, 상기 제 2 도전층들의 채널길이방향으로의 폭은 상기 실시유형에서 도시한 W2와 일치한다.
이 후, 2차 도핑공정을 실시하여 도 7C의 상태를 얻는다. 즉, 제 2 도전층(122b) 내지 (125b)들을 불순물원소에 대한 마스크로서 사용한 상태에서 제 1 도전층들의 테이퍼부들 아래의 반도체층에 불순물원소를 주입할 수 있게 도핑을 실시한다. 본 실시예의 경우에는 상기 불순물원소로서 인(P)을 사용하고, 도즈량을 3.5 x 1012atoms/cm2으로 하고 가속전압을 90 keV로 하여 플라즈마 도핑을 실시한다. 이와 같이 하여, 제 1 도전층들과 중첩되는 저농도불순물영역(126) 내지 (129)들이 자기정합방식으로 형성된다. 상기 저농도불순물영역(126) 내지 (129)에서의 인(P)의 농도는 1 x 1017내지 1 x 1018atoms/cm3으로, 제 1 도전층들의 테이퍼부들의 막두께에 따라 완만한 농도구배를 갖는다. 여기서 주지할 점은 제 1 도전층들의 테이퍼부들과 중첩되는 반도체층에서의 불순물원소의 농도가 제 1 도전층들의 테이퍼부들의 단부로부터 내측방향으로 가면서 약간씩 감소한다는 점이다. 그러나, 상기 농도는 전체적으로 볼때 거의 동일한 수준을 유지한다. 또한, 고농도불순물영역(118) 내지 (121)에 불순물원소를 주입하여 고농도불순물영역(130) 내지 (133)들을 형성한다. 여기서 주지할 점은 상기 2차 도핑공정은 상기 실시유형에서 설명한 2차 도핑공정(도 2B)에 따른 것이라는 점이다.
이 후, 레지스트로 이루어진 마스크들을 제거하지 않은 상태에서 3차 식각공정을 실시한다. 이 3차 식각공정에서는 제 1 도전층들의 테이퍼부들을 부분적으로 식각하여 반도체층과 중첩되는 영역들을 감소시킨다. 본 실시예에 있어서, 상기 3차 식각공정은 챔버압력을 6.7 Pa로 하고, RF전력을 800 W로 하고, CHF3가스공급속도를 35 sccm으로 하여 실시한다. 이와 같이 하여, 제 1 도전층(138) 내지 (141)들을 형성한다(도 8A). 여기서 주지할 점은 상기 3차 식각공정은 상기 실시유형에서 설명한 4차 식각공정(도 2C)에 따른 것이라는 점이다. 또한, 상기 제 1 도전층들의 채널길이방향으로의 폭은 상기 실시유형에서 도시한 W3과 일치한다.
상기 3차 식각공정에서는 절연막(117)도 동시에 식각하여 고농도불순물영역(130) 내지 (133)을 부분적으로 노출시키고, 이에 따라 절연막(143a) 내지 (144)들을 형성한다. 여기서 주지할 점은 본 실시예의 경우 고농도불순물영역(130) 내지 (133)들을 부분적으로 노출시키게 하는 식각조건을 사용하고 있으나, 절연막의 두께 또는 식각조건이 변화되는 경우에는 상기 고농도불순물영역들상에 상기 절연막을 얇은 층의 형태로 남기는 것도 가능하다는 점이다.
상기 3차 식각공정에 따르면 제 1 도전층(138) 내지 (141)들과 중첩되지 않는 불순물영역(LDD 영역)(134a) 내지 (137a)들이 형성된다. 여기서 주지할 점은불순물영역(GOLD 영역)(134b) 내지 (137b)들이 상기 제 1 도전층(138) 내지 (141)들과 중첩된 상태로 유지된다는 점이다.
상기 제 1 도전층(138)과 제 2 도전층(122b)로 이루어진 전극은 후속 공정에서 형성할 구동회로의 n채널형 TFT의 게이트전극으로 된다. 또한, 제 1 도전층(139)과 제 2 도전층(123b)로 이루어진 전극은 후속 공정에서 형성할 구동회로의 p채널형 TFT의 게이트전극으로 된다. 유사하게, 제 1 도전층(140)과 제 2 도전층(124b)로 이루어진 전극은 후속 공정에서 형성할 화소부의 n채널형 TFT의 게이트전극으로 된다. 또한, 제 1 도전층(141)과 제 2 도전층(125b)로 이루어진 전극은 후속 공정에서 형성할 화소부의 저장캐패시터의 전극들 중 하나로 된다.
본 실시예의 경우 상기한 공정들에 따르면 제 1 도전층(138) 내지 (141)들과 중첩되는 불순물영역(GOLD 영역)(134b) 내지 (137b)들의 불순물농도 및 제 1 도전층(138) 내지 (141)들과 중첩되지 않는 불순물영역(LDD 영역)(134a) 내지 (137a)들의 불순물농도를 작게 할 수 있고, 따라서 TFT 특성이 개선된다.
이 후, 레지스트마스크들을 제거하고, 레지스트를 사용하여 마스크(145),(146)들을 새롭게 형성하여 3차 도핑공정을 실시한다. 이 3차 도핑공정에서는 p채널형 TFT의 활성층으로 되는 반도체층에 상기한 도전성(n형)과 반대의 도전성(p형)을 제공하는 불순물원소를 주입하여 불순물영역(147) 내지 (152)들을 형성한다(도 8B). 이에 있어서, 제 1 도전층(139) 내지 (141)들은 상기 불순물원소에 대한 마스크로서 사용되며, 이 상태에서 p형 도전성을 제공하는 상기 불순물원소가 주입되어 불순물영역들을 자기정합방식으로 형성하게 된다. 본 실시예에있어서, 상기 불순물영역(147) 내지 (152)들은 디보란(B2H6)을 사용하여 이온도핑방법에 따라 형성한다. 여기서 주지할 점은 상기 3차 도핑공정에서 n형 TFT로 될 반도체층이 레지스트로 형성된 마스크(145),(146)들로 덮혀 있게 된다는 점이다. 비록 p채널형 TFT로 될 반도체층의 불순물영역에 1차 도핑공정 및 2차 도핑공정에서 주입되는 인의 농도가 서로 다르나, 상기 도핑공정은 p형 도전성을 제공하는 불순물원소의 농도가 어느 불순물영역에서나 2 x 1020내지 2 x 1021atoms/cm3으로 되게 실시된다. 이와 같이 하여, 상기 불순물영역들은 전혀 문제없이 p채널형 TFT의 소스영역과 드레인영역으로서 작용하게 된다. 본 실시예에 있어서는 p채널형 TFT의 활성층으로 되는 반도체층이 부분적으로 노출되고, 이에 따라 불순물원소(붕소)를 용이하게 주입할 수 있다는 이점이 있다.
여기서, 상기 도핑공정은 1회 또는 다수회 실시할 수 있을 것이다. 일례로, 도핑을 2회 실시하는 경우에는 1차 도핑조건으로서 가속전압을 5 내지 40 keV로 하여 불순물영역(147) 내지 (150)들을 형성하고, 2차 도핑조건으로서 가속전압을 60 내지 120 keV로 하여 불순물영역(148),(149),(151),(152)들을 형성한다. 그러면 상기 반도체층의 주입결함을 억제할 수 있고, 또한 설계자유도를 개선시킬 수 있도록 불순물영역(147),(150)의 붕소농도를 불순물영역(148),(149),(151),(152)에서의 붕소농도와 다르게 하는 것이 가능하다.
상술한 공정들에 따르면 개개의 반도체층에 불순물영역이 형성되게 된다.
이 후, 레지스트 마스크(145),(146)들을 제거하고, 이 상태에서 제 1 층간절연막(153)을 형성한다. 이 제 1 층간절연막(153)은 플라즈마 CVD방법 또는 스퍼터링방법에 의해 100 내지 200 nm의 두께로 형성되는 규소함유 절연막으로 이루어진다. 본 실시예의 경우에는 150 nm의 막두께를 갖는 질화산화규소막을 플라즈마 CVD방법에 의해 형성한다. 물론, 제 1 층간절연막(153)은 질화산화규소막으로 한정되지 않고 단층 또는 다층구조를 갖는 다른 규소함유 절연막으로 형성하는 것도 가능하다.
이 후, 도 8C에 도시된 바와 같이, 각 반도체층에 주입된 불순물원소들을 활성화시키는 단계를 실시한다. 이 단계는 로 어니일링 오븐을 사용하여 열 어니일링을 행하여 실시하는 것이 좋다. 상기 열 어니일링은 1 ppm이하, 바람직하게는 0.1 ppm이하의 산소함량을 갖는 질소분위기에서 400 내지 700 ℃, 전형적으로는 500 내지 600 ℃의 온도로 실시하는 것이 좋다. 본 실시예에 있어서는 열처리를 550℃에서 4시간동안 실시한다. 여기서 주지할 점은 상기한 열 어니일링방법외에 레이저 어니일링방법 또는 급속 열 어니일링방법(RTA방법)을 적용하는 것도 가능하다.
여기서 주지할 점은 본 실시예의 경우 상기한 활성화 공정과 동시에 결정화시 촉매로서 사용된 니켈이 인을 고농도로 함유하는 불순물영역(130),(132),(147),(150)들에 게터링(gettering)된다는 점이다. 그 결과, 채널형성영역으로 되는 반도체층의 니켈농도가 주로 저하된다. 이와 같이 하여 형성된 채널형성영역을 갖는 TFT는 감소된 오프전류값을 가지며, 양호한 결정성에 따라 높은 전기장 유동도를 가지고, 이에 따라 만족스러운 특성을 갖게 된다.
또한, 상기 제 1 층간절연막(153)을 형성하기에 앞서 활성화공정을 실시할 수도 있다. 그러나, 사용하는 배선재료가 열에 약한 경우에는 본 실시예에서와 같이 배선 등등을 보호하기 위해 층간절연막(주성분으로 규소를 함유하는 절연막, 일례로 질화산화규소막)을 형성한 후 상기 활성화공정을 실시하는 것이 바람직하다.
추가로, 상기 반도체층들을 수소화시키는 단계를 수행하도록 3 내지 100 %의 수소를 함유하는 분위기에서 300 내지 550℃로 열처리를 1 내지 12시간 동안 실시한다. 본 실시예에 있어서는 약 3 %의 수소를 함유하는 분위기에서 410℃로 열처리를 1시간동안 실시한다. 이 단계는 상기 절연막내의 수소를 이용하여 반도체내의 댕글링본드(dangling bond)들을 종식시키는 단계이다. 수소화의 또 다른 수단으로서 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용)를 실시하는 것도 가능하다.
반면에, 상기 활성화공정으로서 레이저 어니일링방법을 사용하는 경우에는 수소화공정 후 엑시머 레이저 또는 YAG 레이저와 같은 레이저광을 조사하는 것이 바람직하다.
이 후, 상기 제 1 층간절연막(153)상에 유기절연재료로 된 제 2 층간절연막(154)를 형성한다. 본 실시예에서는 아크릴수지막을 1.6 ㎛의 막두께로 형성한다. 이 후, 각 불순물영역(130),(132),(147),(150)까지 연장되는 콘택홀들을 형성하도록 패터닝을 실시한다.
이 후, 구동회로(205)에 불순물영역(130) 또는 불순물영역(147)에 전기접속되는 배선(155) 내지 (158)들을 형성한다. 여기서 주지할 점은 이러한 배선들이50 nm의 막두께를 갖는 Ti막과 500 nm의 막두께를 갖는 합금막(Al과 Ti의 합금막의 적층막)을 패터닝시키는 것에 의해 형성된다는 점이다.
또한, 화소부(206)에는 불순물영역(132)과 접촉하는 접속전극(160)과 소스전극(159)들을 형성하며, 불순물영역(150)과 접촉하는 접속전극(161)을 형성한다.
이 후, 투명도전막을 80 내지 120 nm의 두께로 형성하고, 이를 패터닝시켜 화소전극(162)을 형성한다. 상기 투명도전막으로 적합한 재료로는 산화인듐과 산화아연의 합금(In2O3-ZnO)과 산화아연(ZnO)를 들 수 있다. 또한, 가시광의 투광성 또는 도전성을 개선할 수 있도록 갈륨(Ga)이 첨가된 산화아연(ZnO:Ga) 또는 그와 유사한 재료를 사용하는 것이 바람직할 것이다.
또한, 상기 화소전극(162)을 상기 접속전극(160)과 접촉 및 중첩되게 형성하고, 이에 따라 화소 TFT의 드레인영역과의 전기접속부를 형성한다. 또한, 저장캐패시터를 형성하는 전극들 중 하나로서 작용케 하도록 반도체층(불순물영역(150))에 대한 화소전극(162)의 전기접속부를 형성한다.
여기서는 비록 화소전극으로서 투명도전막을 사용하는 예를 도시하였으나 반사성을 갖는 도전재료를 이용하여 화소전극을 형성하는 경우에는 반사형 표시장치를 제조할 수 있다. 이 경우, 화소전극을 전극들의 제조공정시 동시 형성할 수 있으며, Al 또는 Ag를 주성분으로서 포함하는 막 또는 그의 적층막과 같이 우수한 반사성을 갖는 재료를 화소전극요 재료로 사용하는 것이 바람직하다.
상술한 바와 같은 방식으로 동일기판상에 n채널형 TFT(201)와 p채널형TFT(202)를 포함하는 구동회로(205)와, 화소 TFT(203)와 저장캐패시터(204)를 포함하는 화소부(206)을 형성할 수 있다. 본 명세서에서는 이러한 기판을 편의상 액티브매트릭스 기판으로 칭한다.
구동회로(205)의 n채널형 TFT(201)는 채널형성영역(163), 게이트전극의 일부를 형성하는 제 1 도전층(138)과 중첩되는 저농도불순물영역(134b)(GOLD영역), 게이트전극의 외부에 형성되는 저농도불순물영역(134a)(LDD영역), 그리고 소스영역 또는 드레인영역으로서 작용하는 고농도불순물영역(130)을 포함한다. 상기 p채널형 TFT(202)는 채널형성영역(164), 게이트전극의 일부를 형성하는 제 1 도전층(139)과 중첩되는 불순물영역(149), 게이트전극의 외부에 형성된 불순물영역(148), 그리고 소스영역 또는 드레인영역으로서 작용하는 불순물영역(147)을 포함한다.
화소부(206)의 화소 TFT(203)은 채널형성영역(165), 게이트전극의 일부를 형성하는 제 1 도전층(140)과 중첩되는 저농도불순물영역(136b)(GOLD영역), 게이트전극의 외부에 형성되는 저농도불순물영역(136a)(LDD영역), 그리고 소스영역 또는 드레인영역으로서 작용하는 고농도불순물영역(132)을 포함한다. 반면에, 상기 저장캐패시터(204)의 전극들 중 하나로서 작용하는 각각의 반도체층(150) 내지 (152)들에는 p형 도전성을 제공하는 불순물원소를 주입한다. 상기 저장캐패시터(204)는 전극(125),(142)들과, 유전재료로 된 절연막(144)을 갖는 반도체층(150) 내지 (152)들로부터 형성된다.
[실시예 2]
본 실시예에서는 실시예 1에서 제조한 액티브매트릭스 기판을 사용하여 액티브매트릭스 액정표시장치를 제조하기 위한 공정을 도 10을 참조하여 설명한다.
먼저, 도 9의 상태를 갖는 액티브매트릭스 기판을 실시예 1에 따라 형성하고, 러빙공정을 실시할 수 있게 도 9의 액티브매트릭스 기판상에 배향막(167)을 형성한다. 여기서 주지할 점은 본 실시예에 있어서는 배향막(167)의 형성에 앞서 아크릴수지막과 같은 유기수지막을 패터닝시켜 기판들사이에 소정의 갭을 유지시키는 주상 스패이서를 소정 위치에 형성시킨다는 점이다. 또한, 주상 스패이서 대신에 구형 스패이서를 전체 표면에 걸쳐 분포시키는 것도 가능하다.
이 후, 대향 기판(168)을 준비한다. 이 대향기판(168)에 각 화소에 대응하여 착색층(174)과 광차폐층(175)가 배열된 색필터를 제공한다. 또한, 구동회로의 일부에 광차폐층(177)을 제공한다. 상기 색필터 및 광차폐층(177)을 덮기위한 평탄화막(176)을 제공한다. 이 후, 투명도전막으로 이루어진 대향전극을 평탄화막(176)상의 화소부에 형성하고, 러빙공정을 실시할 수 있도록 대향기판(168)의 표면 전체에 배향막(170)을 형성한다.
이 후, 화소부와 구동회로가 형성되어 있는 액티브매트릭스 기판과 대향기판을 밀봉부재(171)를 사용하여 서로 접착시킨다. 충전재를 밀봉부재(171)와 혼합하고, 이 충전재와 주상 스패이서에 의해 상기 두 기판을 균일한 간격을 두고 서로 접착시킨다. 이 후, 두 기판사이의 공간에 액정재료를 주입하고, 밀봉부재(도시 안됨)에 의해 완전히 봉지(ENCAPSULATE)시킨다. 상기 액정재료(173)로는 공지의 액정재료를 사용하는 것이 가능하다. 이와 같이 하여, 도 10에 도시된 바와 같은액티브매트릭스 액정표시장치가 완성된다. 필요하다면 액티브매트릭스 기판 또는 대향기판을 소정의 형태로 절단한다. 또한, 공지의 기술을 이용하여 편광판 등을 적절히 제공한다. 또한, 공지의 기술을 이용하여 액티브매트릭스 액정표시장치에 가요성 인쇄회로(이하, FPC라 칭함)를 접착한다.
이와 같이 하여 얻어진 액정표시장치 패널의 구조를 도 11의 평면도를 참조하여 설명한다. 여기서 주지할 점은 도 10에 도시한 것과 유사한 부분들에 대해서는 동일부호를 사용한다.
도 11A의 평면도에는 액티브매트릭스 기판과 대향기판(168)들이 밀봉부재(171)를 통해 서로 접착된 상태가 도시되어 있다. 상기 액티브매트릭스 기판에는 화소부, 구동회로, 그리고 FPC가 접척되어 있는 외부입력단자(207)와, 이 외부입력단자(207)를 각 회로의 입력부와 접속시키는 배선(208) 등등이 형성되어 있다. 또한, 대향기판(168)에는 색필터 등이 형성되어 있다.
상기 대향기판측에는 광차폐층(177a)이 게이트배선측 구동회로(205a)와 중첩하도록 제공되어 있다. 또한, 대향기판측에는 광차폐층(177b)이 소스배선측 구동회로(205b)와 중첩하도록 제공되어 있다. 대향기판측의 화소부(206)에 제공되어 있는 색필터(209)에는 광차폐층과 개개의 색(적색(R), 녹색(G), 청색(B))에 대한 착색층들이 각 화소에 대응하여 제공되어 있다. 실제로, 상기 3가지 색, 즉 적색((R)용의 착색층, 녹색(G)용의 착색층, 청색(B)용의 착색층을 사용하여 색표시부가 형성된다. 여기서 주지할 점은 개개의 색용의 착색층들을 임의로 배열할 수 있다는 점이다.
여기서, 상기 색필터(209)는 대향기판에 색표시부용으로 제공된다. 그러나, 본 발명은 이러한 경우로 한정되지 않고, 액티브매트릭스 기판의 제조시 그 액티브매트릭스 기판에 상기 색필터를 형성하는 것도 가능하다.
또한, 상기 색필터에서 인접 화소들사이에는 표시영역을 제외한 부분을 차폐시키기 위한 광차폐층이 제공된다. 구동회로를 덮는 영역에는 광차폐층(177a),(177b)들이 제공된다. 그러나, 상기 액정표시장치를 전자장치에 그의 표시부로서 병합시키는 경우에는 구동회로를 덮는 영역은 커버로 덮혀 진다. 이와 같이 하여 광차폐층없이 색필터를 구성하는 것이 가능하다. 상기 액티브매트릭스 기판의 제조시 액티브매트릭스 기판에 광차폐층을 형성시키는 것도 가능하다.
또한, 광차폐층을 제공함이 없이 대향기판과 대향전극사이에 색필터를 구성하는 착색층들을 다수의 층들이 적층된 구조를 갖는 층에 의해 광차폐가 이루어지게 적절히 배열하는 것도 가능하다. 이와 같이 하여 표시영역을 제외한 부분(화소전극들간의 갭들)과 구동회로들에 대한 광차례가 이루어질 수 있다.
또한, 기저막(210)과 배선(211)로 구성되는 상기 FPC는 비등방성 도전수지를 사용하여 외부입력단자에 접착된다. 또한, 기계적 강도의 증대를 위해 보강판이 제공된다.
도 11B는 도 11A에서 외부입력단자(207)상의 선 A-A'를 따라 취한 단면도이다. 도전입자(214)의 외경은 배선(215)의 피치보다 작게 되어 있다. 따라서, 도전입자가 접착제(212)에 적당한 양으로 분산되어 있으면 상기 FPC측에서 대응 배선과의 전기접속이 인접배선과의 단락발생없이 형성될 수 있다.
상기와 같이 제조된 액정표시장치는 다양한 전자장비의 표시부로 사용할 수 있다
[실시예 3]
본 실시예에서는 실시예 1과 다른 액티브매트릭스 기판의 제조방법을 도 12A 내지 도 15, 도 17A 및 도 17B를 참조하여 설명한다. 비록 실시예 1에서는 투과형 표시장치를 형성하고 있으나, 본 실시예에서는 실시예 1에 비해 마스크의 개수를 감소시킬 수 있게 반사형 표시장치를 형성하는 것을 특징으로 한다.
본 실시예에서는 먼저 바륨보로실리케이트 유리와 같은 유리 또는 Corning #7059 유리 및 #1737 유리로 대표되는 알루미늄보로실리케이트로 만들어 진 기판(400)을 사용한다. 여기서 주지할 점은 상기 기판(400)으로서 석영기판 또는 규소기판, 또는 금속기판 또는 절연막이 형성되어 있는 스테인레스기판을 대신 사용하는 것도 가능하다는 점이다. 본 실시예의 공정온도에 대한 열 저항을 갖는 플라스틱 기판도 사용가능하다.
이 후, 기판(400)상에 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막으로 형성한 기저막(401)을 형성한다. 본 실시예에 있어서는 기저막(401)로서 2층 구조를 사용한다. 그러나, 단층의 절연막 또는 2개 이상의 층을 갖는 적층구조의 절연막를 사용하는 것도 가능하다. 기저막(401)의 제 1 층으로서는 질화산화규소막(401a)을 반응가스로서 SiH4, NH3, N2O를 사용하는 플라즈마 CVD방법을 이용하여 10 내지 200 nm(바람직하게는 50 내지 100 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(401a)(Si = 32%, O = 27%, N = 24%, H = 17%)을 50 nm의 막두께로 형성한다. 이 후, 상기 기저막(401)의 제 2 층으로서 질화산화규소막(401b)을 반응가스로서 SiH4와 N2O를 사용하는 플라즈마 CVD방법을 이용하여 50 내지 200 nm(바람직하게는 100 내지 150 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(401b)(Si = 32%, O = 59%, N = 7%, H = 2%)을 100 nm의 막두께로 형성한다.
이 후, 상기 기저막(401)상에 반도체층(402) 내지 (406)들을 형성한다. 이 반도체층(402) 내지 (406)들은 공지의 방법(스퍼터링방법, LPCVD방법, 또는 플라즈마 CVD방법)에 의해 비정질구조를 갖는 반도체막을 형성한 후 이 반도체막을 공지의 결정화공정(레이저결정화방법, 열결정화방법, 니켈 등과 같은 촉매를 이용한 열결정화방법)에 의해 처리하여 결정성 반도체막을 형성하고, 이 결정성 반도체막을 소정 형태로 패턴화 시킴으로써 형성할 수 있다. 상기 반도체층(402) 내지 (406)들은 25 내지 80 nm (바람직하게는 30 내지 60 nm)의 두께로 형성한다. 상기 결정성 반도체막의 재료에 대해서는 특별한 제한은 없으나, 규소, 규소게르마늄합금(SiGe) 등을 사용하여 상기 결정성반도체막을 형성하는 것이 좋다. 본 실시예에 있어서는 플라즈마 CVD방법에 의해 비정질 규소막을 55 nm의 두께로 형성한 후, 그 비정질 규소막을 니켈함유 용액에 유지시킨다. 상기 비정질 규소막에 대해 탈수소화공정(500℃에서 1시간동안)을 실시한 후, 그에 대해 열결정화공정(550℃에서 4시간동안)을 실시한다. 또한, 상기 비정질 규소막을 결정성을개선시킬 수 있도록 레이저 어니일링처리를 행하여 결정성 규소막을 형성한다. 이 후, 이 결정성 규소막에 대해 포토리토그라피방법을 사용하는 패터닝공정을 실시하여 상기 반도체층(402) 내지 (406)을 얻는다.
또한, 상기 반도체층(402) 내지 (406)의 형성 후, TFT의 임계전압값을 제어하도록 소량의 불순물원소(붕소 또는 인)를 도핑시키는 것이 좋다.
반면에, 상기 결정성 반도체막을 레이저 결정화방법에 의해 제조하는 경우에는 펄스발진형 또는 연속파형 엑시머 레이저, YAG 레이저, 또는 YVO4레이저를 사용하는 것도 가능하다. 이러한 종류의 레이저를 사용하는 경우에는 레이저 발진기로부터 조사되는 레이저광을 광학계에 의해 선형비임으로 집광시킨 상태에서 반도체막에 조사한다. 비록 결정화조건은 작업자가 적절히 선택해야 하지만 엑시머 레이저를 사용하는 경우에는 펄스발진주파수를 30 Hz로 설정하고, 레이저에너지밀도를 100 내지 400 mJ/cm2(전형적으로는 200 내지 300mJ/cm2)로 설정한다. YAG 레이저를 사용하는 경우에는 1 내지 10 kHz의 펄스발진주파수와 300 내지 600 mJ/cm2(전형적으로는 350 내지 500 mJ/cm2)의 레이저에너지밀도를 갖는 2차 고조파를 사용한다. 이 후, 100 내지 1,000 ㎛, 일례로 400 ㎛의 폭을 갖게 선형으로 집광된 레이저광을 기판의 전체 표면에 조사하고, 이 때 선형 레이저광의 중복비는 80 내지 98%로 설정하는 것이 좋다.
이 후, 상기 반도체층(402) 내지 (406)를 덮도록 게이트절연막(407)을 형성한다. 상기 게이트절연막(407)은 플라즈마 CVD방법 또는 스퍼터링방법을 사용하여 40 내지 150 nm의 두께를 갖는규소함유 절연막으로 형성된다. 본 실시예의 경우, 상기 게이트절연막(407)은 플라즈마 CVD방법을 이용하여 110 nm의 두께로 된 질화산화규소막(Si = 32%, O = 59%, N = 7%, H = 2%의 조성비)으로 형성한다. 물론, 상기 게이트절연막은 상기한 질화산화규소막으로 한정되는 것은 아니며, 단층 또는 적층구조를 갖는 다른 규소함유 절연막을 사용하는 것도 가능하다.
반면에, 산화규소막을 사용하는 경우 이 산화규소막은 TEOS(테트라에틸 오르토실리케이트)와 O2를 혼합한 상태에서 40 Pa의 반응압력과 300 내지 400℃의 기판온도를 사용하여 0.5 내지 0.8 W/cm2의 고주파(13.56 MHZ) 전력밀도로 방출하는 플라즈마 CVD방법에 의해 형성하는 것이 가능하다. 이와 같이 하여 제조한 산화규소막을 400 내지 500 ℃에서의 후속 열어니이링처리하면 게이트절연막으로서의 양호한 특성이 얻어질 수 있다.
이 후, 도 12A에 도시되어 있는 바와 같이 게이트절연막(407)상에 20 내지 100 nm의 두께를 갖는 제 2 도전막(409)과 100 내지 400 nm의 두께를 갖는 제 2 도전막(409)을 형성하여 적층구조를 만든다. 본 실시예의 경우에는 제 1 도전막(408)으로서 TaN막 30 nm의 두께로 형성하고, 제 2 도전막(409)으로서 W막을 370 nm의 두께로 형성하여 적층구조를 만든다. 상기 TaN막은 질소함유 분위기에서 Ta타겟을 사용하여 스퍼터링을 행하는 것에 의해 형성하고, 반면에 상기 W막은 W타겟을 사용하는 스퍼터링방법에 의해 형성한다. 상기 W막은 텅스텐 헥사플루오라이드(WF6)을 사용하여 열 CVD방법에 의해 형성하는 것도 가능하다. 어느 방법을 사용하던지 간에 사용재료를 게이트전극으로서 사용할 수 있게 하기 위해서는 낮을 저항을 갖게 하는 것이 필요하고, 따라서 W막의 비저항은 20 μΩcm이하로 설정하는 것이 바람직하다. 결정입경을 크게 하면 W막의 비저항을 낮게 할 수 있다. 그러나, W막에 산소와 같은 많은 불순물원소가 함유되어 있는 경우에는 결정화가 방해되고, 그 결과 저항이 증가하게 된다. 따라서, 본 실시예의 경우에는 W막을 고순도(99.9999%)를 갖는 타겟을 사용하여 스퍼터링방법에 의해 형성하고, 추가로 상기 막 형성중에 가스상내의 불순물들이 막에 혼합되지 않도록 충분한 고려를 함으로써 9 내지 20 μΩcm의 비저항을 실현할 수 있다.
여기서 주지할 점은 본 실시예의 경우 제 1 도전막(408)을 TaN으로 형성하고 제 2 도전막(409)을 W로 형성하고 있으나, 이 막들의 재료가 그러한 재료로 한정되는 것은 아니며 어느 막이나 Ta, W, Ti, Mo, Al, Cu, Cr, Nd로 구성되는 군에서 선택한 원소 또는 그 원소를 주성분으로 함유하는 합금재료 또는 화합물재로로 형성하는 것이 가능하다는 점이다. 반면에 인과 같은 불순물원소가 도핑되어 있는 다결정규소막으로 대표되는 반도체막도 사용가능하다. 또한, AgPdCu합금도 사용가능하다. 또한, 여느 조합, 일례로, 제 1 도전막을 탄탈륨(Ta)으로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화티탄(TiN)으로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화탄탈륨(TaN)으로 형성하고 제 2 도전막을 Al로 형성하여 이루어진 조합, 제 1 도전막을질화탄탈륨(TaN)으로 형성하고 제 2 도전막을 Cu로 형성하여 이루어진 조합을 사용하는 것도 가능하다.
이 후, 레지스트로 이루어진 마스크(410) 내지 (415)들을 포토리토그라피방법을 사용하여 형성하고, 이 마스크들을 사용하여 1차 및 2차 식각조건에서 1차 식각공정을 행하여 전극들과 배선들을 형성한다. 본 실시예에 있어서는 1차 식각조건으로서 ICP(유도결합플라즈마) 식각방법을 사용하고, 식각가스로서 CF4, Cl2, O2의 가스혼합물을 사용하고, 가스공급속도를 25/25/10 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W의 RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시킨다. 여기서는 Matsushita Electric Industrial Co. Ltd.의 ICP(모델 E645- ICP)를 구비하는 건식 식각장치를 사용한다. 부(negative)의 셀프바이어스전압을 효과적으로 인가할 수 있도록 기판측(시료 단계)에도 150 W RF(13.56 MHZ)의 전력을 인가한다. 상기 1차 식각조건에 따라 상기 W막을 제 2 도전층의 단부가 테이퍼형태로 형성되게 식각한다. 도 17A에는 상기 1차 식각조건에 따라 식각을 실시한 직 후 광학 현미경을 사용하여 관찰한 화소부의 평면도가 도시되어 있다.
이 후, 레지스트로 이루어진 마스크(410) 내지 (415)들을 제거하지 않은 상태에서 상기 1차 식각조건을 2차 식각조건으로 변경하여 식각을 실시한다. 즉, 식각가스로서 CF4와 Cl2의 혼합가스를 사용하고, 가스공급속도를 30/30 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W의 RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시켜 약 30초간 식각을 실시한다. 부(negative)의 셀프바이어스전압을효과적으로 인가할 수 있도록 기판측(시료 단계)에도 20 W의 RF(13.56 MHZ)의 전력을 인가한다. 상기 W막과 TaN막은 CF4와 Cl2가 혼합되어 있는 상기 2차 식각조건에 따라 동일한 정도로 식각된다. 여기서 주지할 점은 식각 후 게이트절연막상에 잔재물을 남기지 않도록 식각시간을 약 10 내지 20%정도 연장시키는 것이 좋다는 점이다.
상기 1차 식각공정에서는 적절한 형태의 레지스트마스크를 채택하는 것에 의해 그리고 기판측에 인가한 바이어스전압의 효과에 따라 상기 제 1 및 제 2 도전층들의 단부들은 테이퍼형태를 갖게 된다. 이 테이퍼부들의 각도는 15° 내지 45°이다. 이와 같이 하여, 1차 식각공정에 의해 제 1 도전층들과 제 2 도전층들로 구성되는 제 1 형태 도전층(417) 내지 (422)(제 1 도전층(417a) 내지 (422a) 및 제 2 도전층(417b) 내지 (422b))들이 형성된다. 상기 제 1 형태 도전층(417) 내지 (422)으로 덮히지 않은 영역들은 약 20 내지 50 nm정도만큼 식각되어 두께가 감소된 영역을 형성한다. 도 17B에는 상기 1차 식각조건에 따라 식각을 실시한 직 후 광학 현미경을 사용하여 관찰한 화소부의 평면도가 도시되어 있다.
이 후, 상기 레지스트 마스크를 제거하지 않은 상태에서 1차 도핑공정을 실시하여 상기 반도체층에 n형 도전성을 제공하는 불순물원소를 주입한다(도 12B). 이 도핑은 이온도핑방법 또는 이온주입방법에 따라 실시할 수 있을 것이다. 이온도핑방법에서는 조건으로서 도즈량을 1 x 1013내지 5 x 1015atoms/cm2으로 하고, 가속전압을 60 내지 100 keV로 한다. 본 실시예의 경우에는 도즈량을 1.5 x 1015atoms/cm2으로 하고, 가속전압을 80 keV로 한다. n형 도전성을 제공하는 불순물원소로소는 주기율표의 15족에 속하는 원소, 대표적으로 인(P) 또는 비소(As)를 사용한다. 이 도핑공정에서는 인을 사용한다. 이 경우, 도전층(417) 내지 (421)들은 n형 도전성을 제공하는 상기 불순물원소에 대한 마스크로서 작용하며, 이에 따라 고농도불순물영역(423) 내지 (427)들이 자기정합방식으로 형성된다. n형 도전성을 제공하는 상기 불순물원소는 상기 고농도불순물영역(423) 내지 (427)에 1 x 1020내지 1 x 1021atoms/cm3으로 주입된다.
이 후, 상기 레지스트 마스크를 제거하지 않은 상태에서 2차 식각공정을 실시한다. 여기서 W막을 선택식각하기 위한 식각가스로서는 CF4, Cl2, O2를 사용한다. 한편, 상기 2차 식각공정에 의해서는 제 1 도전층(428b) 내지 (433b)들이 형성된다. 한편, 상기 제 2 도전층(417a) 내지 (422a)들에 대한 식각은 거의 이루어지지 않고, 이에 따라 제 2 도전층(428a) 내지 (433a)들이 형성된다. 이 후, 2차 도핑공정을 실시하여 도 12C의 상태를 얻는다. 즉, 제 2 도전층(417a) 내지 (422a)들을 불순물원소에 대한 마스크로서 사용한 상태에서 제 1 도전층들의 테이퍼부들 아래의 반도체층에 불순물원소를 주입할 수 있게 도핑을 실시한다. 이와 같이 하여, 제 1 도전층들과 중첩되는 불순물영역(434) 내지 (438)들이 형성된다. 상기 불순물영역에 주입되는 인(P)의 농도는 제 1 도전층들의 테이퍼부들의 막두께에 따라 완만한 농도구배를 갖는다. 여기서 주지할 점은 제 1 도전층들의 테이퍼부들과 중첩되는 반도체층에서의 불순물원소의 농도가 제 1 도전층들의 테이퍼부들의 단부로부터 내측방향으로 가면서 약간씩 감소하나 상기 농도는 전체적으로 볼때 거의 동일한 수준을 유지한다는 점이다. 또한, 불순물영역(423) 내지 (427)에 불순물원소를 주입하여 불순물영역(439) 내지 (443)들을 형성한다.
이 후, 레지스트로 이루어진 마스크들을 제거하지 않은 상태에서 3차 식각공정을 실시한다(도 13A). 이 3차 식각공정에서는 제 1 도전층들의 테이퍼부들을 부분적으로 식각하여 반도체층과 중첩되는 영역들을 감소시킨다. 상기 3차 식각공정은 식각가스로서 CHF3를 사용하여 반응성 이온식각방법(RIE방법)에 의해 실시한다. 상기 3차 식각공정에 의해 제 1 도전층(444) 내지 (449)들을 형성한다. 이와 동시에, 절연막(416)의 식각이 이루어져 절연막(450a) 내지 (450d)들이 형성된다.
상기 3차 식각공정에 따르면 제 1 도전층(444) 내지 (448)들과 중첩되지 않는 불순물영역(LDD 영역)(434a) 내지 (438a)들이 형성된다. 여기서 주지할 점은 불순물영역(GOLD 영역)(434b) 내지 (438b)들이 상기 제 1 도전층(444) 내지 (448)들과 중첩된 상태로 유지된다는 점이다.
본 실시예의 경우 상기한 공정들에 따르면 제 1 도전층(444) 내지 (448)들과 중첩되는 불순물영역(GOLD 영역)(434b) 내지 (438b)들의 불순물농도 및 제 1 도전층(444) 내지 (448)들과 중첩되지 않는 불순물영역(LDD 영역)(434a) 내지 (438a)들의 불순물농도를 작게 할 수 있고, 따라서 신뢰성이 개선된다.
이 후, 레지스트마스크들을 제거하고, 레지스트를 사용하여 마스크(452),(454)들을 새롭게 형성하여 3차 도핑공정을 실시한다. 이 3차 도핑공정에서는 p채널형 TFT의 활성층으로 되는 반도체층에 상기한 도전성(n형)과 반대의 도전성(p형)을 제공하는 불순물원소를 주입하여 불순물영역(455) 내지 (460)들을 형성한다. 제 1 도전층(445) 내지 (448)들은 상기 불순물원소에 대한 마스크로서 사용되며, 이 상태에서 p형 도전성을 제공하는 상기 불순물원소가 주입되어 불순물영역들을 자기정합방식으로 형성하게 된다. 본 실시예에 있어서, 상기 불순물영역(455) 내지 (460)들은 디보란(B2H6)을 사용하여 이온도핑방법에 따라 형성한다(도 13B). 상기 3차 도핑공정에서 n형 TFT를 형성하는 반도체층은 레지스트로 형성된 마스크(452) 내지 (454)들로 덮히게 된다. 비록 불순물영역(455) 내지 (460)에 1차 도핑공정 및 2차 도핑공정에 따라 주입되는 인의 농도는 서로 다르나, 상기 도핑공정은 p형 도전성을 제공하는 불순물원소의 농도가 어느 불순물영역에서나 2 x 1020내지 2 x 1021atoms/cm3으로 되게 실시된다. 이와 같이 하여, 상기 불순물영역들은 전혀 문제없이 p채널형 TFT의 소스영역과 드레인영역으로서 작용하게 된다. 본 실시예에 있어서는 p채널형 TFT의 활성층으로 되는 반도체층이 부분적으로 노출되고, 이에 따라 불순물원소(붕소)를 용이하게 주입할 수 있다는 이점이 있다.
상술한 공정들에 따르면 개개의 반도체층에 불순물영역이 형성되게 된다.
이 후, 레지스트로 이루어진 마스크(452) 내지 (454)들을 제거하고, 이 상태에서 제 1 층간절연막(461)을 형성한다. 이 제 1 층간절연막(461)은 플라즈마 CVD방법 또는 스퍼터링방법에 의해 100 내지 200 nm의 두께로 형성되는 규소함유 절연막으로 이루어진다. 본 실시예의 경우에는 150 nm의 막두께를 갖는 질화산화규소막을 플라즈마 CVD방법에 의해 형성한다. 물론, 제 1 층간절연막(461)은 질화산화규소막으로 한정되지 않고 단층 또는 다층구조를 갖는 다른 규소함유 절연막으로 형성하는 것도 가능하다.
이 후, 도 13C에 도시된 바와 같이, 각 반도체층에 주입된 불순물원소들을 활성화시키는 단계를 실시한다. 이 활성화 단계는 로 어니일링 오븐을 사용하여 열 어니일링을 행하여 실시하는 것이 좋다. 상기 열 어니일링은 1 ppm이하, 바람직하게는 0.1 ppm이하의 산소농도를 갖는 질소분위기에서 400 내지 700 ℃, 전형적으로는 500 내지 550 ℃의 온도로 실시하는 것이 좋다. 본 실시예에 있어서는 열처리를 500℃에서 4시간동안 실시한다. 여기서 주지할 점은 상기한 열 어니일링방법외에 레이저 어니일링방법 또는 급속 열 어니일링방법(RTA방법)을 적용하는 것도 가능하다.
여기서 주지할 점은 본 실시예의 경우 상기한 활성화 공정과 동시에 결정화시 촉매로서 사용된 니켈이 인을 고농도로 함유하는 불순물영역(439),(441),(442),(455),(458)들에 게터링(gettering)된다는 점이다. 그 결과, 채널형성영역으로 되는 반도체층의 니켈농도가 주로 저하된다. 이와 같이 하여 형성된 채널형성영역을 갖는 TFT는 감소된 오프전류값을 가지며, 양호한 결정성에 따라 높은 전기장 유동도를 가지고, 이에 따라 만족스러운 특성을 갖게 된다.
또한, 상기 제 1 층간절연막(461)을 형성하기에 앞서 활성화공정을 실시할수도 있다. 그러나, 사용하는 배선재료가 열에 약한 경우에는 본 실시예에서와 같이 배선 등등을 보호하기 위해 층간절연막(주성분으로 규소를 함유하는 절연막, 일례로 질화규소막)을 형성한 후 상기 활성화공정을 실시하는 것이 바람직하다.
추가로, 상기 반도체층들을 수소화시키는 단계를 수행하도록 3 내지 100 %의 수소를 함유하는 분위기에서 300 내지 550℃로 열처리를 1 내지 12시간 동안 실시한다. 본 실시예에 있어서는 약 3 %의 수소를 함유하는 분위기에서 410℃로 열처리를 1시간동안 실시한다. 이 단계는 상기 절연막내의 수소를 이용하여 반도체내의 댕글링본드들을 종식시키는 단계이다. 수소화의 또 다른 수단으로서 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용)를 실시하는 것도 가능하다.
또한, 상기 활성화공정으로서 레이저 어니일링방법을 사용하는 경우에는 수소화공정 후 엑시머 레이저 또는 YAG 레이저와 같은 레이저광을 조사하는 것이 바람직하다.
이 후, 상기 제 1 층간절연막(461)상에 무기절연재료 또는 유기절연재료로 된 제 2 층간절연막(154)를 형성한다. 본 실시예에서는 아크릴수지막을 1.6 ㎛의 막두께로 형성한다. 이 막으로는 10 내지 1,000 cp, 바람직하게는 40 내지 200 cp의 점도를 갖는 것을 사용한다. 또한 상기 아크릴수지막는 그의 표면상에 요철부들을 가지고 있다.
본 실시예의 경우에는 미러반사를 방지할 수 있도록 제 2 층간절연막의 표면상에 요철부들을 형성하는 것에 의해 화소전극들의 표면상에 요철부들을 형성하고 있다. 또한, 화소전극들의 표셤상에 요철부들을 형성하여 광분산특성을 얻을 수있도록 화소전극들 아래에 위치한 영역들에 철부, 즉, 볼록부들을 형성하는 것이 좋다. 이 경우, TFT들의 형성시 동일한 포토마스크를 사용하기 때문에 상기 볼록부들의 형성은 공정수의 증가없이 실시할 수 있다. 여기서 주지할 점은 상기 볼록부를 기판상의 배선들과 TFT부를 제외한 화소부영역들에 적절히 제공할 수 있다는 점이다. 이와 같이 하여 상기 볼록부를 덮는 절연막의 표면상에 형성된 요철부들을 따라 화소전극의 표면들상에 요철부들이 형성된다.
또한, 상기 제 2 층간절연막(462)로서 평탄화된 표면을 갖는 막을 사용하는 것도 가능하다. 이 경우에는 다음과 같은 공정을 행하는 것이 좋다. 즉, 화소전극들의 형성 후, 샌드블라스트(sandblast)방법 또는 식각방법과 같은 공지의 방법을 사용하는 공정에 따라 상기 표면상에 요철부들을 형성한다. 이와 같이 하면 미러반사가 방지되고 반사광이 분산되기 때문에 백색도가 바람직하게 증가된다.
이 후, 구동회로(506)에 각 불순물영역에 전기접속되는 배선(463) 내지 (467)들을 형성한다. 여기서 주지할 점은 이러한 배선들이 50 nm의 막두께를 갖는 Ti막과 500 nm의 막두께를 갖는 합금막(Al과 Ti의 합금막)의 적층막을 패터닝시키는 것에 의해 형성된다는 점이다.
또한, 화소부(507)에는 화소전극(470), 게이트 배선(469), 및 접속전극(468)을 형성한다(도 14). 접속전극(468)에 의해서는 소스배선(불순물영역(443b)의 적층구조층과 제 1 도전층(449))과 화소 TFT사이에 전기접속이 이루어진다. 또한, 게이트배선(469)과 화소 TFT의 게이트전극사이에도 전기접속이 이루어진다. 화소전극(470)과 관련하여서도 화소 TFT의 드레인전극(442)과의 전기접속 및 저장캐패시터를 형성하는 전극들 중 하나로서 작용하는 반도체층(458)과의 전기접속이 이루어진다. 주성분으로서 Al 또는 Ag를 함유하는 막 또는 그의 적층막과 같이 고 반사성을 갖는 재료를 화소전극(470)용으로 사용하는 것이 바람직하다.
이와 같이 하여 동일기판상에 n채널형 TFT(501)와 p채널형 TFT(502)에 의해 형성되는 CMOS회로를 포함하는 구동회로(506)와, 화소 TFT(504)와 저장캐패시터(505)를 포함하는 화소부(507)을 형성할 수 있다. 그 결과, 액티브매트릭스 기판이 완성된다.
구동회로(506)의 n채널형 TFT(501)는 채널형성영역(471), 게이트전극의 일부를 구성하는 제 1 도전층(444)과 중첩되는 저농도불순물영역(GOLD영역)(434b), 게이트전극의 외부에 형성되는 저농도불순물영역(LDD영역)(434a), 그리고 소스영역 또는 드레인영역으로서 작용하는 고농도불순물영역(439)을 포함한다. 전극(466)을 통해 n채널형 TFT(501)과 접속되어 CMOS회로를 형성하는 상기 p채널형 TFT(502)는 채널형성영역(472), 게이트전극과 중첩되는 불순물영역(457), 게이트전극의 외부에 형성된 불순물영역(456), 그리고 소스영역 또는 드레인영역으로서 작용하는 고농도 불순물영역(441)을 포함한다.
화소부(507)의 화소 TFT(504)는 채널형성영역(474), 게이트전극의 일부를 형성하는 제 1 도전층(447)과 중첩되는 저농도불순물영역(GOLD영역)(437b), 게이트전극의 외부에 형성되는 저농도불순물영역(437a)(LDD영역), 그리고 소스영역 또는 드레인영역으로서 작용하는 고농도불순물영역(443)을 포함한다. 반면에, 상기 저장캐패시터(505)의 전극들 중 하나로서 작용하는 각각의 반도체층(458) 내지 (460)들에는 p형 도전성을 제공하는 불순물원소를 주입한다. 상기 저장캐패시터(505)는 전극(층(448),(432b)의 적층구조)과, 절연막(451)을 유전부재로서 사용하는 반도체층(458) 내지 (460)들로부터 형성된다.
또한, 본 실시예의 화소구조에 있어서는 블랙 매트릭스를 사용함이 없이 화소전극들간의 갭을 차폐시킬 수 있도록 화소전극의 단부를 소스배선과 중첩되는 배열을 갖게 형성한다.
도 15에는 본 실시예에 따라 제조한 액티브매트릭스 기판의 화소부에 대한 평면도가 도시되어 있다. 여기서, 도 12 내지 도 14에 대응하는 부분들은 동일부호를 사용하여 표시하였다. 도 14의 점선 A - A'는 도 15의 선 A - A'를 따라 취한 단면도에 대응한다. 또한, 도 14의 점선 B - B'는 도 15의 선 B - B'를 따라 취한 단면도에 대응한다.
또한, 본 실시예의 제조단계들에 따르면 액티브매트릭스 기판을 제조하는데 필요한 포토마스크의 개수를 5개로 할 수 있고, 그 결과 제조단계들의 개수를 감소시킬 수 있고, 제조비용을 감소시킬 수 있고, 수율을 개선시킬 수 있다.
[실시예 4]
본 실시예에서는 실시예 3에서 제조한 액티브매트릭스 기판을 사용하여 액티브매트릭스 액정표시장치를 제조하기 위한 공정을 도 16을 참조하여 설명한다.
먼저, 도 14의 상태를 갖는 액티브매트릭스 기판을 실시예 3에 따라 형성하고, 도 14의 액티브매트릭스 기판의 최소한 화소전극(470)상에 배향막(471)을 형성하여 러빙공정을 실시한다. 여기서 주지할 점은 본 실시예에 있어서는배향막(471)의 형성에 앞서 아크릴수지막과 같은 유기수지막을 패터닝시켜 기판들사이에 소정의 갭을 유지시키는 주상 스패이서(도시 안됨)를 소정 위치에 형성시킨다는 점이다. 또한, 주상 스패이서 대신에 구형 스패이서를 전체 표면에 걸쳐 분포시키는 것도 가능하다.
이 후, 대향 기판(479)을 준비한다. 이 대향기판(479)에 착색층(472),(473)과 평탄화막(474)을 형성한다. 상기 적색층(472)과 청색층(473)을 서로 중첩시켜 광차폐부를 형성한다. 여기서 주지할 점은 적색층과 녹색층도 서로 부분적으로 중첩되어 광차폐부를 형성한다는 점이다.
본 실시예의 경우에는 실시예 3에 도시된 기판을 사용한다. 이와 같이 하여 실시예 3의 화소부에 대한 평면도를 도시하는 15도의 경우에는 게이트배선(469)과 화소전극(470)간의 갭, 게이트배선(469)과 접속전극(468)간의 갭, 접속전극(468)과 화소전극(470)간의 갭을 최소한 광차폐시킬 필요가 있다. 본 실시예의 경우 각 착색층들은 상기 갭들이 광차폐위치에서 착색층들의 적층구조로 이루어진 광창폐부와 중첩되게 하는 상태로 배열이 이루어지고, 이 상태에서 대향기판에 접착된다.
그리하여 블랙마스크와 같은 광차폐층을 형성함이 없이 착색층들의 적층구조로 이루어진 광차폐부를 사용하여 각 화소전극들간의 갭들을 광차폐시킴으로써 공정수를 감소시킬 수 있다.
이 후, 투명도전막으로 이루어진 대향전극을 최소한 화소부에서 평탄화막(474)상에 형성하고, 러빙공정을 실시할 수 있도록 대향기판의 표면 전체에 배향막(476)을 형성한다.
이 후, 화소부(506)와 구동회로(507)가 형성되어 있는 액티브매트릭스 기판과 대향기판을 밀봉부재(477)를 사용하여 서로 접착시킨다. 충전재를 밀봉부재(477)와 혼합하고, 이 충전재와 주상 스패이서에 의해 상기 두 기판을 균일한 간격을 두고 서로 접착시킨다. 이 후, 두 기판사이의 공간에 액정재료를 주입하고, 밀봉제(도시 안됨)에 의해 완전히 밀봉시킨다. 상기 액정재료(478)로는 공지의 액정재료를 사용하는 것이 가능하다. 여기서 주지할 점은 본 실시예의 구조는 반사형이기 때문에 기판간격이 실시예 1의 1/2정도로 된다는 점이다. 이와 같이 하여, 도 16에 도시된 바와 같은 액티브매트릭스 액정표시장치가 완성된다. 필요하다면 액티브매트릭스 기판 또는 대향기판을 소정의 형태로 절단한다. 또한, 대향기판에만 편광판(도시 안됨)을 접착한다. 또한, 공지의 기술을 이용하여 액티브매트릭스 액정표시장치에 FPC를 접착한다.
이와 같이 하여 얻어진 액정표시장치 패널의 구조는 다양한 전자장치의 표시부로서 사용할 수 있다.
[실시예 5]
본 실시예에서는 소위 발광장치 또는 발광다이오드로 불리는 전기발광(EL) 표시장치를 본 발명을 이용하여 제조하는 예를 설명한다. 본 명세서에서 언급되는 EL 장치는 일례로 3중항 발광장치 및 단일항 발광장치를 포함한다. 도 18은 본 발명에 따른 EL 표시장치의 단면도이다.
도 18에서, 기판(700)상에 제공된 스위칭 TFT(603)는 도 14의 n채널형 TFT(503)를 사용하여 형성된다. 따라서, 이 구조에 대해서는 n채널형 TFT(503)에대한 설명을 참조할 수 있을 것이다.
여기서 주지할 점은 본 실시예의 경우 두개의 채널형성영역들이 형성되는 2중 게이트구조를 사용하고 있다는 점이다. 그러나, 하나의 채널형성영역이 형성되는 단일 게이트구조 또는 3개의 채널형성영역들이 형성되는 3중 게이트구조를 사용하는 것도 가능하다.
기판(700)상에 제공되는 구동회로는 도 14의 CMOS회로(n채널형 TFT(601)와 p채널형 TFT(602)를 사용하여 형성한다. 따라서, 이 구조에 대해서는 n채널형 TFT(501)와 p채널형 TFT(502)에 대한 설명을 참조할 수 있을 것이다. 여기서 주지할 점은 본 실시예의 경우 단일 게이트구조를 사용하고 있다는 점이다. 그러나, 2중 게이트구조 또는 3중 게이트구조를 사용하는 것도 가능하다.
또한, 배선(701),(703)은 CMOS회로의 소스배선으로서 작용하며, 배선(702)은 CMOS회로의 드레인배선으로서 사용된다. 배선(704)은 스위칭 TFT의 소스영역에 소스배선(708)을 전기접속시키기 위한 배선으로서 작용한다. 배선(705)은 스위칭 TFT의 드레인영역에 드레인배선(709)를 전기접속시키기 위한 배선으로서 작용한다.
여기서 주지할 점은 도 14의 p채널형 TFT(502)를 사용하여 전류제어형 TFT(604)를 형성한다는 점이다. 따라서, 이 구조에 대해서는 n채널형 TFT(502)와 p채널형 TFT(502)에 대한 설명을 참조할 수 있을 것이다. 여기서 주지할 점은 본 실시예의 경우 단일 게이트구조를 사용하고 있다는 점이다. 그러나, 2중 게이트구조 또는 3중 게이트구조를 사용하는 것도 가능하다
또한, 배선(706)은 상기 전류제어형 TFT의 소스배선(전류공급선에 대응)이다. 부호(707)는 상기 전류제어형 TFT의 화소전극(710)과의 중첩에 따라 화소전극(710)과 전기접속되는 전극을 나타낸다.
또한, 부호(710)는 투명전도막으로 형성되는 화소전극(EL 소자의 양극)을 나타낸다. 상기 트명전도막용으로는 산화인듐과 산화주석의 화합물, 산화인듐과 산화아연의 화합물, 산화아연, 산화주석, 또는 산화인듐을 사용할 수 있다. 또한 갈륨이 첨가되어 있는 투명도전막도 사용가능하다. 상기 화소전극(710)은 상기한 배선들을 형성하기에 앞서 평탄화 층간절연막(711)상에 형성한다. 본 실시예의 경우에는 수지로 만든 평탄화막(711)을 사용하여 TFT내의 단차를 평탄화시키는 것이 매우 중요하다. 추후 형성되는 EL층은 매우 얇기 때문에 단차로 인해 발광이 충분히 이루어지지 않을 수 있다. 따라서, 가능한한 평탄화된 EL층을 형성하기 위해서는 화소전극(710)의 형성에 앞서 단차를 평탄화시키는 것이 필요하다.
배선(701) 내지 (707)의 형성 후, 도 18에 도시된 바와 같이 뱅크(bank)(712)를 형성한다. 뱅크(712)는 규소를 함유하는 100 내지 400 nm 두께의 절연막 또는 유기수지막을 패터닝시켜 형성하는 것이 좋다.
여기서 주지할 점은 상기 뱅크(712)가 절연막이기 때문에 막 형성시 소자의 유전파괴에 주의할 필요가 있다는 점이다. 본 실시예의 경우에는 비저항을 감시킬 수 있도록 뱅크(712)의 재료인 절연막에 탄소입자 또는 금속입자를 첨가한다. 이와 같이 하여 정전현상의 발생이 억제된다. 여기서, 탄소입자 또는 금속입자의 첨가량은 1 x 106내지 1 x 1012Ωm(바람직하게는 1 x 108내지 1 x 1010Ωm)의 비저항을 얻을 수 있게 제어하는 것이 좋다.
상기 화소전극(710)상에 EL층(713)을 형성한다. 여기서 주지할 점은 도 18에는 단지 하나의 화소만이 도시되어 있으나, 본 실시예의 경우에는 개개의 색, 즉, 적색(R), 녹색(G), 청색(B)에 각기 대응하여 EL층들이 형성된다는 점이다. 또한, 본 실시예의 경우에는 증착방법에 따라 저분자 유기 EL재료를 형성한다. 구체적으로, 정공주입층으로서 프탈로시안화구리(CuPc)막을 20 nm의 두께로 형성하고, 발광층으로서 프탈로시안화구리(CuPc)막상에 트리스-8-퀴놀리놀레이트 알루미늄 복합체(Alq3)막을 70 nm의 두께로 형성한다. 이와 같이 하여 상기 막들의 적층구조가 형성된다. 퀴나크리돈, 퍼리렌 또는 DCM1과 같은 플로오로크롬을 Alq3에 첨가하여 발광색을 제어할 수 있다.
여기서 주지할 점은 상기 예는 EL층으로서 사용할 수 있는 유기 EL재료의 일례로서, 이 예로 국한할 필요는 없다는 점이다. 상기 EL층(발광을 야기시키고 그러한 발광을 위해 캐리어를 이동을 야기시키는 층)은 발광층과 전하전달층 또는 전하주입층을 임의로 조합하여 형성할 수 있을 것이다. 일례로, 본 실시예의 경우에는 비록 EL층으로서 저분자 유기 EL재료를 사용하는 예를 도시하고 있으나, 중합체 유기 EL재료를 사용하는 것도 가능하다. 또한, 상기 전하전달층 또는 전하주입층으로서 탄화규소와 같은 무기재료를 사용하는 것도 가능하다. 상기 유기 EL재료와 무기재료로서는 공지의 재료를 사용할 수 있다.
이 후, EL층(713)상에 도전막으로 이루어진 음극(714)를 형성한다. 본 실시에의 경우에는 도전막으로서 알루미늄과 리튬의 합금막을 사용한다. 물론, 공지된 MgAg막(마그네슘과 은의 합금막)을 사용하는 것도 가능하다. 음극물질로서는 주기율표의 1족 또는 2족에 속하는 원소로 이루어진 도전막 또는 그러한 원소가 첨가된 도전막을 사용할 수도 있다.
상기 음극(714)의 형성에 따라 EL 소자(715)가 완성된다. 여기서 주지할 점은 본 실시예에서 완성된 상기 EL 소자(715)는 화소전극(양극)(710), EL 층(713), 음극(714)에 의해 형성되는 캐패시터를 의미한다는 점이다.
EL 소자(715)를 완전히 덮을 수 있게 하기 위해서는 부동태막(716)을 제공하는 것이 효과적이다. 이 부동태막(716)으로서는 탄소막, 질화규소막, 또는 질화산화규소막을 포함하는 절연막의 단층구조 또는 이 절연막들의 적층구조를 사용한다.
여기서, 상기 부동태막으로는 양호한 커버리지를 갖는 막을 사용하는 것이 바람직하며, 탄소막, 특히 DLC(다이아몬드형 탄소)막을 사용하는 것이 효과적이다. 상기 DLC막은 100 ℃까지의 실온범위에서 형성할 수 있기 때문에 열저항이 낮은 EL층(713)상에 쉽게 형성할 수 있다. 또한 상기 DLC막은 산소에 대한 차단효과가 크기 때문에 EL층(713)의 산화를 억제할 수 있다. 따라서, 후속 밀봉공정시 EL층(713)의 산화를 방지할 수 있다.
또한, 부동태막(716)상에 밀봉부재(717)에 제공하고, 이어 그 밀봉부재(717)에 커버부재(718)을 접착한다. 상기 밀봉부재(717)로서는 자외선경화형 수지를 사용하는 것이 좋으며, 흡습효과를 갖는 재료 또는 산화방지효과를 갖는 재료를 내부에 제공하는 것이 효과적이다. 또한, 본 실시예에 있어서는 상기 커버부재(718)로서, 유리기판, 석영기판 또는 플라스틱기판(플라스틱막 포함)의 양면에 탄소막(바람직하게는 다이나몬드탄소형 막)을 형성하여 구성되는 부재를 사용한다.
이와 같이 하여 도 18에 도시된 바와 같은 구조의 EL 표시장치가 완성된다. 여기서 주지할 점은 뱅크(712)의 형성 후, 상기 부동태막(716)의 형성시 까지의 공정들을 공기에 노출시키지 않은 상태에서 다중챔버시스템(또는 인라인시스템)의 막형성장치를 사용하여 연속적으로 실시하는 것이 효과적이라는 점이다. 또한 상기 커버부재(718)의 접착시 까지의 공정들도 공기에 노출시키지 않은 상태에서 연속적으로 실시할 수 있다.
이와 같이 하여, 플라스틱기판이 기저부로서 형성되어 있는 절연체(700)상에 n채널형 TFT(601),(602), 스위칭 TFT(n채널형 TFT)(603), 전류제어 TFT(n채널형 TFT)(604)들이 형성된다. 상기 제조공정에 요구되는 마스크의 개수는 일반적인 액트브매트릭스 EL 표시장치에서 요구되는 마스크의 개수보다 적다.
즉, TFT의 제조공정이 크게 단순화되고, 이에 따라 수율의 개선 및 제조비용의 감소를 실현할 수 있다.
또한, 도 14와 관련하여 설명한 바와 같이 절연막을 통해 게이트전극과 중첩되는 불순물 영역들을 제공하는 경우에는 핫캐리어효과로 인한 열화에 대해 높은 저항을 자는 n채널형 TFT를 형성할 수 있다. 따라서, 신뢰성이 높은 EL 표시장치를 실현할 수 있다.
본 실시예의 경우에는 화소부와 구동기회리의 구조들만을 도시하였다. 그러나, 본 실시예의 제조공정에 따르면 동일 절연체상에 신호분리회로, D/A 변환기,연산증폭기, γ 보정회로와 같은 논리회로들도 형성할 수 있다. 메모리 및 마이크로프로세서도 형성할 수 있다.
EL 소자를 보호하기 위한 밀봉(충전)공정 후의 본 실시예의 EL 발광장치를 도 19를 참조하여 설명한다. 또한, 필요하다면 도 18에서 사용한 부호를 인용한다.
도 19A는 EL 소자의 밀봉 후의 상태를 나타내는 평면도이고, 도 19B는 도 19A의 선 A - A'의 단면도이다. 점선으로 표시된 부호(801)는 소스측 구동회로를 나타내며, 부호(806)는 화소부를 나타내며, 부호(807)는 게이트측 구동회로를 나타낸다. 또한, 부호(901)는 커버부재를 나타내며, 부호(902)는 제 1 밀봉부재를 나타내며, 부호(903)는 제 2 밀봉부재를 나타낸다. 제 1 밀봉부재(902)로 에워싸인 내부에에는 밀봉부재(907)가 제공된다.
부호(904)는 소스측 구동회로(801)와 게이트측 구동회로(807)에 입력되는 신호들을 전송하기 위한 배선을 나타낸다. 이 배선(904)은 외부입력단자와 같은 FPC(905)로부터의 비디오신호와 클럭신호를 수신한다. 도 19A에는 단지 FPC만이 도시되어 있으나, 이 FPC에는 인쇄배선판(PWB)가 부착될 수 있다. 본 명세서에서의 EL 표시장치는 그의 자체뿐만 아니라 FPC 또는 PWB가 부착되어 있는 EL 표시장치도 포함한다.
그러면 도 19B를 참조하여 단면구조를 설명한다. 기판(700)상에 화소부(806)와 게이트측 구동회로(807)을 형성한다. 상기 화소부(806)는 각기 전류제어 TFT(604)와 그 TFTDML 드레인영역에 전기접속되는 화소전극(701)윽 갖는 다수의 화소들에 의해 형성된다. 또한 n채널형 TFT(601)와 p채널형 TFT(602)들이 서로 조합되어 있는 CMOS회로를 사용하여 게이트측 구동회로(807)를 형성한다(도 14참조).
상기 화소전극(710)은 EL 소자의 양극으로서 작용한다. 또한 화소전극(710)의 양단에 뱅크(712)들을 형성한다. 또한, 화소전극(710)에 EL 층(713)과 EL 소자의 음극(714)을 형성한다.
상기 음극(714)은 모든 화소에 대해 공통적으로 배선으로서 작용하며, 접속배선(904)를 통해 FPC(905)에 전기접속된다. 또한, 화소부(806)와 게이트측 구동회로(807)에 포함되는 모든 소자들은 음극(714)과 부동태막(716)에 의해 덮혀진다.
또한, 커버부재(901)를 제 1 밀봉부재(902)에 의해 최종 기판(700)에 부착한다. 여기서 주지할 점은 커버부재(901)와 EL 소자간의 간격을 유지할 수 있도록 수지막으로 된 스패이서가 제공된다는 점이다. 이 후, 제 1 밀봉부재(902)의 내부에 밀봉부재(907)를 충전한다. 여기서 주지할 점은 제 1 밀봉부재(902)와 밀봉부재(907)로서 에폭시수지를 사용하는 것이 바람직하다는 점이다. 또한, 제 1 밀봉부재(902)는 수분과 산소의 칩입을 가능한한 방지할 수 있는 재료로 형성하는 것이 바람직하다. 또한, 흡습효과를 갖는 재로 또는 산화방지효과를 갖는 재료를 밀봉부재(907)에 함유시키는 것도 가능하다.
EL 소자를 덮기 위해 제공되는 밀봉부재(907)는 또한 최종기판(700)에 커버 부재(901)를 부착시키기 위한 접착제로서 작용한다. 또한, 본 실시예에 있어서는 커버부재(901)를 구성하는 플라스틱기판(901a)의 재료로서 FRP(유리섬유보강 플라시틱), PVF(폴리비닐플루오라이드), 마일러(Mylar), 폴리에스터 또는 아크릴수지를 사용할 수 있다.
또한, 밀봉부재(907)를 사용하여 커부부재(901)를 접착한 상태에서 밀봉부재(907)의 측면(노출면)을 덮오록 제 1 밀봉부재(903)을 제공한다. 이 제 2 밀봉부재(903)는 제 1 밀봉부재(902)와 동일한 재료를 사용할 수 있다.
상기한 구조의 밀봉부재(907)를 사용하여 EL 소자를 밀봉함에 따라, EL 소자를 외부로부터 완전히 차폐시킬 수 있고, EL 층의 산화로 인한 열화를 조장하는 물질(일례로, 수분 또는 산소)의 칩입을 방지할 수 있다. 이에 따라 신뢰성이 높은 EL 표시장치가 얻어진다.
[실시예 6]
본 발명의 실시예 1 내지 5를 실시하여 형성되는 TFT는 다양한 전기광학장치(일례로, 액티브매트릭스 액정표시장치, 액티브매트릭스 EL 표시장치, 액티브매트릭스 EC 표시장치)에 사용할 수 있다. 즉, 본 발명은 상기한 전기광학장치들을 표시부로 적용하는 모든 전자장비들에 적용할 수 있다.
이러한 전자장비들로는 비디오카메라, 디지탈카메라, 프로젝터, 헤드장착형 표시장치(고글형 표시장치), 차량 네비게이션시스템, 카 스테레오, 퍼스날 컴퓨터, 휴대형정보단말기(이동형 컴퓨터, 휴대전화, 또는 전자책)를 들 수 있다. 도 20, 도 21, 도 22에는 상기한 전자장치들의 예들이 도시되어 있다.
도 20A에는 퍼스날 컴퓨터가 도시되어 있는데, 이 퍼스날 컴퓨터는 주 몸체(2001), 이미지입력부(2002), 표시부(2003), 그리고 키보드(2004) 등을 가지고있다. 본 발명은 표시부(2003)에 적용가능하다.
도 20B에는 비디오카메라가 도시되어 있는데, 이 비디오카메라는 주몸체(2101), 표시부(2102), 오디오입력부(2103), 동작스위치(2104), 밧데리(2105), 이미지수신부(2106) 등을 포함한다. 본 발명은 표시부(2102)에 적용가능하다.
도 20C에는 이동형 컴퓨터가 도시되어 있는데, 이 이동형 컴퓨터는 주몸체(2201), 카메라부(2202), 이미지수신부(2203), 동작스위치(2204), 표시부(2205)를 포함한다. 본 발명은 표시부(2205)에 적용가능하다.
도 20D에는 고글형 표시장치가 도시되어 있는데, 이 고글형 표시장치는 주몸체(2301), 표시부(2302), 아암부(2303) 등을 포함한다. 본 발명은 표시부(2302)에 적용가능하다.
도 20E에는 프로그램이 기록되어 있는 기록 매체(이하, 단순히 기록매체로서 칭함)를 갖춘 재생장치가 도시되어 있는데, 이 재생장치는 주 몸체(2401), 포시부(2402), 스피커부(2403), 기록매체(2404), 동작스위치(2405) 등을 포함한다. 여기서 주지할 점은 상기 재생장치는 DVD(디지탈 다목적디스크) 또는 CD와 같은 기록매체를 사용하고, 음악감상, 영화감상, 게임, 인터넷을 할 수 있다는 점이다. 본 발명은 표시부(24020에 적용가능하다.
도 20F에는 디지탈카메라가 도시되어 있는데, 이 디지탈카메라는 주몸체(2501), 표시부(2502), 아이피스부(2503), 동작스위치(2504), 이미지수신부(도시 안됨) 등을 포함한다. 본 발명은 표시부(2502)에 적용가능하다.
도 21A에는 프론트 프로젝터가 도시되어 있는데, 이 프론트 프로젝터는 투사계(2601), 스크린(2602) 등을 포함한다. 본 발명은 투사계(2601)의 일부를 구성하는 액정표시장치(2808) 또는 다른 구동회로에 적용가능하다.
도 21B에는 리어 프로젝터가 도시되어 있는데, 이 리어 프로젝터는 주몸체(2701), 투사계(2702), 미러(2703), 스크린(2704) 등을 포함한다. 본 발명은 투사계(2702)의 일부를 구성하는 액정표시장치(2808) 또는 다른 구동회로에 적용가능하다.
도 21C는 도 21A와 도 21B의 투사계(2601),(2702)의 구조에 대한 예를 도시하는 도면이다. 상기 투사계(2601),(2702)는 광원계(2801), 미러(2802), 미러(2804) 내지 (2806), 다이크로익 미러(2803), 프리즘(2807), 액장표시장치(2808), 위상차판(2809), 투사형 광학계(2810)을 포함한다. 투사형 광학계(2810)는 투사렌즈를 포함하는 광학계를 포함한다. 본 실시예에서는 3판형이 도시되어 있으나 이러한 구조로 제한되는 것은 아니며, 일례로 단일판형 구조를 가질 수도 있다. 또한, 작업자가 도 21C에 화살표로 표시된 광로에 광학렌즈와 같은 광학계, 편광기능을 갖는 막, 위상차를 조정학기 위한 막, 및 IR막을 적절히 배치시키는 것도 가능하다.
도 21D는 도 21C의 광원계(2801)의 구조에 대한 일례를 도시하는 도면이다. 본 실시예의 경우, 광원계(2801)는 반사기(2811), 광원(2812), 렌즈 어레어(2813),(2814), 편광변환소자(2815) 및 집광렌즈(2816)를 포함한다. 여기서 주지할 점은 도 21D에 도시된 광원계는 단지 예시한 것일 뿐 그것으로 한정되는 것은 아니라는 점이다. 일례로 작업자는 광원계에 광학렌즈와 같은 광학계, 편광기능을 갖는 막, 위상차를 조정학기 위한 막, 및 IR막 등을 적절히 배치시키는 것도 가능하다.
그러나, 도 21에 도시된 프로젝터들은 투과형 전기광학장치의 경우를 나타내는 것으로서, 도면에는 반사형 전기광학장치 및 EL 표시장치의 적용예는 도시하지 않았다.
도 22A에는 휴대전화가 도시되어 있는데, 이 휴대전화는 주몸체(2901), 오디오출력부(2902), 오디오입력부(2903), 표시부(2904), 동작스위치(2905), 안테나(2906) 등을 포함한다. 본 발명은 표시부(2904)에 적용가능하다.
도 22B에는 휴대형 책(전자책)이 도시되어 있는데, 이 휴대형 책은 주몸체(3001), 표시부(3002),(3003), 기록매체(3004), 동작스위치(3005), 안테나(3006) 등을 포함한다. 본 발명은 표시부(3002),(3003)에 적용가능하다.
도 22C에는 표시장치가 도시되어 있는데, 이 표시장치는 주몸체(3101), 지지스탠드(3102), 표시부(3103) 등을 포함한다. 본 발명은 표시부(3103)에 적용가능하다. 본 발명의 표시장치는 특히 대형 스크린용으로 유리하며, 또한 반대측 각이 10인치 이상(특히, 30인치 이상)인 표시장치용으로 유리하다.
이와 같이, 본 발명의 적용범위는 매우 넓으며, 본 발명은 모든 분야의 전자장비에 적용하는 것이 가능하다. 또한, 실시예 6의 전자장비는 실시예 1 내지 실시예 5의 다양한 조합 구성을 사용하여 실현할 수 있다.
[실시예 7]
본 실시예를 도 23A 내지 도 23C 및 도 24A 내지 도 24D를 참조하여 설명한다.
먼저, 기판(1010)상에 기저절연막(1011)을 형성한다. 기판(1010)으로서는 유리기판, 석영기판, 규소기판, 금속기판, 또는 절연막이 형성된 스테인레스기판을 사용할 수 있다. 또한, 처리온도에 지탱할 수 있는 열저항을 갖는 플라스틱기판을 사용할 수도 있다.
반면에, 상기 기저절연막(1011)으로는 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막을 사용할 수 있다. 여기서는 기저절연막(1011)으로서 2층구조(1011a 및 1911b)를 사용하는 예가 도시되어 있으나, 단층의 절연막 또는 2개이상의 층을 갖는 적층구조의 절연막을 사용하는 것도 가능하다. 또한, 그러한 기저절연막을 형성시키지 않을 수도 있다.
이 후, 상기 기저절연막(1011)상에 반도체층(1012)을 형성한다. 이 반도체층(1012)은 공지의 방법(스퍼터링방법, LPCVD방법, 플라즈마 CVD방법 또는 그와 유사한 방법)에 의해 비정질구조를 갖는 반도체막을 형성한 후 공지의 결정화공정(레이저결정화방법, 열결정화방법, 니켈 등과 같은 촉매를 이용한 열결정화방법)을 이용하여 얻어지는 결정성반도체막을 제 1 포토마스크를 사용하여 소정 형태의 패턴으로 형성시킴으로써 형성할 수 있다. 상기 반도체막(1012)은 25 내지 80 nm(바람직하게는 30 내지 60 nm)의 두께로 형성된다. 비록 상기 결정성반도체막의 재료는 특정 재료로 제한되지는 않으나, 규소, 규소게르마늄합금(SiGe) 등을 사용하여 상기 결정성반도체막을 형성하는 것이 바람직하다.
이 후, 상기 반도체막(1012)을 덮는 절연막(1013)을 형성한다.
상기 절연막(1013)은 플라즈마 CVD방법 또는 스퍼터링방법을 사용하여 40 내지 150 nm의 두께를 갖는 단층 또는 적층구조를 갖는 규소함유 절연막으로 형성된다. 이 절연막(1013)은 게이트절연막에 대응하는 것이다.
이 후, 절연막(1013)상에 20 내지 100 nm의 두께를 갖는 제 1 도전막(1014)과 100 내지 400 nm의 두께를 갖는 제 2 도전막(1015)을 형성한다(도 23A). 여기서, 상기 제 1 도전막(1014)은 TaN으로 형성하고, 제 2 도전막(1015)은 W로 형성한다. 이 TaN의 제 1 도전막(1014)과 W의 제 2 도전막(1015)을 스퍼터링방법을 이용하여 적층한다. 여기서는 제 1 도전막(1014)을 TaN으로 형성하고, 제 2 도전막(1015)을 W로 형성하고 있으나, 상기 제 1 도전막(1014)과 제 2 도전막(1015)은 그러한 재료로 국한되지 않고, Ta, W, Ti, Mo, Al, Cu로 구성되는 군에서 선택한 하나의 원소를 이용하여 또는 그러한 원소들을 주성분으로서 함유하는 합금재료 또는 화합물재료를 이용하여 형성하는 것도 가능함은 물론이다. 또한, 인과 같은 불순물원소가 도핑되어 있는 다결정규소막으로 대표되는 반도체막을 사용하는 것도 가능하다.
이 후, 제 2 포토마스크를 사용하여 레지스트마스크(1016a)를 형성하고, 그 뒤에 ICP 식각장치를 사용하여 1차 식각공정을 행한다. 이 1차 식각공정에 의해 제 2 도전막(1015)이 식각되어 도 23B에 도시된 바와 같이 단부에 테이퍼형상을 갖는 부분(테이퍼부)가 형성된 제 2 도전층(1017a)을 형성한다. 여기서 주지할 점은 비록 제 1 도전막도 1차 식각공정에 의해 약간 식각되나, 도면에는 도시되어 있지않다는 점이다.
테이퍼부의 각도(테이퍼각)는 기판면(수평면)과 상기 테이퍼부의 경사부에 의해 형성되는 각도로 정해진다. 제 2 도전층(1017a)의 테이퍼각은 식각조건을 적절히 선택하여 5° 내지 45°의 범위로 설정할 수 있다.
이 후, 상기 레지스트마스크(1016a)를 그대로 사용한 상태에서 상기 ICP 식각장치를 이용하여 2차 식각공정을 실시한다. 이 2차 식각공정에서는 제 1 도전막(1014)이 식각되어 도 23C에 도시된 바와 같이 제 1 도전층(1018a)을 형성한다. 이 제 1 도전층(1018a)은 제 1 폭(W1)을 갖는다. 상기 2차 식각공정에서는 상기한 레지스트마스크, 제 2 도전층, 절연층들이 약간 식각되고 이에 따라 레지스트마스크(1016b), 제 2 도전층(1017b), 그리고 절연층(1019a)을 각기 형성하게 된다.
여기서는 막두께의 감소를 억제할 수 있도록 식각공정을 2회(즉, 1차식각공정 및 2차 식각공정) 실시한다는 점을 유념해야 한다. 그러나, 도 24C에 도시된 바와 같은 전극구조(제 2 도전층(1017b)과 제 1 도전층(1018a)의 적층구조)를 형성할 수 있다면 식각공정의 회수에는 제한이 없다. 일례로, 1회의 식각공정을 채택하는 것도 가능하다.
이 후, 상기 레지스트마스크(1016a)를 사용한 상태에서 상기 ICP 식각장치를 이용하여 3차 식각공정을 실시한다. 이 3차 식각공정에서는 제 2 도전층(1017b)이 식각되어 도 23C에 도시된 바와 같이 제 2 도전층(1017c)을 형성한다. 이 제 2 도전층(1017c)은 제 2 폭(W2)을 갖는다. 상기 3차 식각공정에서는 상기한 레지스트마스크, 제 1 도전층, 절연층들이 약간 식각되고 이에 따라 레지스트마스크(1016c), 제 1 도전층(1018b), 그리고 절연층(1019b)을 각기 형성하게 된다(도 23D).
이 후, 레지스트마스크(1016c)를 그대로 사용하여 1차 도핑공정을 실시한다. 이 1차 도핑공정에서는 제 1 도전층이 마스크로 사용된 상태에서 절연막(1019b)을 통해 드루우도핑(through doping)이 이루어져 고농도불순물영역(1020),(1021)이 형성된다(도 24A).
이러한 드루우도핑에 따라 반도체층내로의 도핑량을 요구되는 수치로 제어할 수 있다.
이 후, 레지스트마스크(1016c)를 그대로 사용하여 2차 도핑공정을 실시한다. 이 2차 도핑공정에서는 제 1 도전층(1018b)의 테이퍼부와 절연막(1019b)을 통해 드루우도핑이 이루어져 저농도불순물영역(1024),(1025)이 형성된다(도 24B). 이 2차 도핑공정에서는 상기 고농도불순물영역(1020),(1021)들도 도핑되어 고농도불순물영역(1022),(1023)을 형성하게 된다.
이 후, 레지스트마스크(1016c)를 그대로 이용한 상태에서 RIE 식각장치에 의해 4차 식각공정을 실시한다. 이 4차 식각공정에 의해 제 1 도전층(1018b)의 테이퍼부를 부분적으로 제거한다. 여기서, 제 1 폭(W1)을 갖는 제 1 도전층(1018b)는 제 3 폭(W3)을 갖는 제 1 도전층(1018c)으로 된다.
본 실시예에 있어서, 제 1 도전층(1018c)과 그 제 1 도전층(1018c)에 적층되어 있는 제 2 도전층(1017c)은 게이트전극으로 된다. 상기 4차 식각공정에서는절연막(1019b)도 식각되어 절연막(1019c)을 형성한다. 여기서는 절역막을 부분적으로 제거하여 고농도불순물영역들을 노출시키는 예를 예시하고 있으나, 본 발명이 이러한 예로 국한되는 것은 아니며, 고농도불순물영역들을 얇은 절연막으로 덮는 것도 가능하다.
이 후, 레지스트마스크(1016c)를 제거한 상태에서 반도체층에 도핑시킨 불순물원소를 활성화시킨다. 이 후, 층간절연막(1027)을 형성하고, 이 상태에서 제 3 마스크를 이용하여 콘택홀을 형성한다. 이어서, 제 4 마스크를 이용하여 전극(1028),(1029)들을 형성한다.
이상과 같이 하여 도 24D에 도시된 바와 같은 구조를 갖는 TFT를 4개의 포토마스크들을 이용하여 형성할 수 있다.
또한, 본 실시예에 따라 형성한 TFT는 채널형성영역(1026)과 드레인영역(1023)사이에 제공되는 저농도불순물영역(1025)는 농도차가 거의 없고 완만한 농도구배를 가지며, 게이트전극(1018c)과 중첩되는 영역(GOLD영역)(1025a)과 게이트전극(1018c)과 중첩되지 않는 영역(1025b)(LDD 영역)을 갖는다는 점에 특징이 있다. 또한, 절연막(1019c)의 둘레부, 즉 게이트전극(1018c)과 중첩되지 않는 영역(1025b)과 고농도불순물영역(1020),(1021)들은 테이퍼형상을 갖게 된다.
[실시예 8]
본 실시예를 도 25A 내지 도 25D 및 도 26A 내지 26D를 참조하여 설명한다.
본 실시예는 1차 식각공정(도 23B)까지는 실시예 7과 동일하고, 따라서 동일부호를 사용한다. 또한, 도 25A는 도 23A에 대응하고, 도 25B는 도 23B에 대응한다.
먼저, 도 23B의 상태를 실시예 7에 따라 얻는다. 이 1차 식각공정을 통해 제 1 폭(X1)을 갖는 제 2 도전층(1017a)을 형성한다.
이 후, 레지스트마스크(1016a)를 그대로 사용하여 1차 도핑공정을 실시한다. 이 1차 도핑공정에서는 제 2 도전층(1017a)이 마스크로 사용된 상태에서 제 1 도전막(1014)과 절연막(1013)을 통해 드루우도핑(through doping)이 이루어져 고농도불순물영역(1030),(1031)이 형성된다(도 25C).
이러한 드루우도핑에 따라 반도체층내로의 도핑량을 요구되는 수치로 제어할 수 있다.
이 후, 레지스트마스크(1016a)를 그대로 사용한 상태에서 ICP 식각장치를 사용하여 2차 도핑공정을 실시한다. 이 2차 도핑공정에서는 도 25D에 도시된 바와 같이 제 1 도전막(1014)이 식각 되어 제 1 도전층(1034a)를 형성하게 된다. 상기 제 1 도전층(1034a)은 제 2 폭(X2)을 갖는다. 상기 2차 식각공정에서는 상기한 레지스트마스크, 제 2 도전층, 절연막들이 약간 식각되고 이에 따라 레지스트마스크(1032a), 제 3 폭(X3)을 갖는 제 2 도전층(1033a), 그리고 절연층(1035a)을 각기 형성하게 된다.
이 후, 상기 레지스트마스크(1032a)를 사용한 상태에서 상기 ICP 식각장치를 이용하여 3차 식각공정을 실시한다. 이 3차 식각공정에서는 제 2 도전막(1033a)이 식각되어 도 26A에 도시된 바와 같이 제 2 도전층(1033b)을 형성한다. 이 제 2 도전층(1033b)은 제 4 폭(X4)을 갖는다. 상기 3차 식각공정에서는 상기한 레지스트마스크, 제 1 도전층, 절연막들이 약간 식각되고 이에 따라 레지스트마스크(1032b), 제 1 도전층(1034b), 그리고 절연막(1035b)을 각기 형성하게 된다(도 26A).
이 후, 레지스트마스크(1032b)를 그대로 사용하여 2차 도핑공정을 실시한다. 이 2차 도핑공정에서는 제 1 도전층(1034b)의 테이퍼부와 절연막(1035b)을 통해 드루우도핑이 이루어져 저농도불순물영역(1038),(1039)이 형성된다(도 26B). 이 2차 도핑공정에서는 상기 고농도불순물영역(1030),(1031)들도 도핑되어 고농도불순물영역(1036),(1037)을 형성하게 된다.
이 후, 레지스트마스크(1032b)를 그대로 이용한 상태에서 RIE 식각장치 또는 ICP 식각장치에 의해 4차 식각공정을 실시한다. 이 4차 식각공정에 의해 제 1 도전층(1034b)의 테이퍼부를 부분적으로 제거한다. 여기서, 제 1 폭(X2)을 갖는 제 1 도전층(1034b)는 제 5 폭(X5)을 갖는 제 1 도전층(1034c)으로 된다(도 26C).
본 실시예에 있어서, 제 1 도전층(1034c)과 그 제 2 도전층(1034c)에 적층되어 있는 제 2 도전층(1033b)은 게이트전극으로 된다. 상기 4차 식각공정에서는 절연막(1035b)도 식각되어 절연막(1035c)을 형성한다. 여기서는 절역막을 부분적으로 제거하여 고농도불순물영역들을 노출시키는 예를 예시하고 있으나, 본 발명이 이러한 예로 국한되는 것은 아니며, 고농도불순물영역들을 얇은 절연막으로 덮는 것도 가능하다.
이 후, 레지스트마스크(1032b)를 제거한 상태에서 반도체층에 도핑시킨 불순물원소를 활성화시킨다. 이 후, 층간절연막(1041)을 형성하고, 이 상태에서 제 3마스크를 이용하여 콘택홀을 형성한다. 이어서, 제 4 마스크를 이용하여 전극(1042),(1043)들을 형성한다.
이상과 같이 하여 도 26D에 도시된 바와 같은 구조를 갖는 TFT를 4개의 포토마스크들을 이용하여 형성할 수 있다.
또한, 본 실시예에 따라 형성한 TFT는 채널형성영역(1040)과 드레인영역(1037)사이에 제공되는 저농도불순물영역(1039)는 농도차가 거의 없고 완만한 농도구배를 가지며, 게이트전극(1034c)과 중첩되는 영역(GOLD영역)(1039a)과 게이트전극(1034c)과 중첩되지 않는 영역(1039a)(LDD 영역)을 갖는다는 점에 특징이 있다. 또한, 절연막(1035c)의 둘레부, 즉 게이트전극과 중첩되지 않는 영역(1039b)과 고농도불순물영역(1037),(1036)들은 테이퍼형상을 갖게 된다.
[실시예 9]
본 실시예를 도 25C 및 도 27A 내지 27D를 참조하여 설명한다.
본 실시예는 1차 도핑공정(도 25C)까지는 실시예 8과 동일하고, 따라서 해당 도면은 생략한다. 또한, 도 25A 내지 도 25C에서와 동일한 부호를 사용한다.
먼저, 도 25C의 상태를 실시예 7에 따라 얻는다.
이 후, 레지스트마스크(1016a)를 사용한 상태에서 ICP 식각장치를 이용하여 2차 식각공정을 실시한다. 이 2차 식각공정에서는 제 2 도전층(1017a)이 식각되어 도 27A에 도시된 바와 같이 제 2 도전층(1051)을 형성한다. 이 제 1 도전층(1051)은 제 2 폭(Y2)을 갖는다. 상기 2차 식각공정에서는 상기한 레지스트마스크, 제 1 도전막이 약간 식각되고 이에 따라 레지스트마스크(1050), 제 1 도전막(1052a)을각기 형성하게 된다 (도 27A). 여기서 주지할 점은 제 1 도전막의 일부가 1차 식각동정에서 이미 약간 식각된 상태이기 때문에 제 1 도전막의 상기 부분의 두께가 더욱 감소한다는 점이다. 또한, 식각되지 않은 제 2 도전층과 중첩되지 않는 제 1 도전막(1052a)의 부분은 테이퍼형태를 갖게 된다.
이 후, 상기 레지스트마스크(1050)를 그대로 사용하여 2차 도핑공정을 실시한다. 이 2차 도핑공정에서는 제 1 도전막(1052a)의 테이퍼부와 절연막(1013)을 통해 드루우도핑이 이루어져 저농도불순물영역(1053),(1054)이 형성된다(도 27B). 이 2차 도핑공정에서는 상기 고농도불순물영역(1030),(1031)들도 도핑되어 고농도불순물영역(1055),(1056)을 형성하게 된다.
이러한 드루우도핑에 따라 반도체층내로의 도핑량을 요구되는 수치로 제어할 수 있다.
이 후, 레지스트마스크(1050)를 그대로 이용한 상태에서 RIE 식각장치 또는 ICP 식각장치에 의해 3차 식각공정을 실시한다. 1차 식각공정을 통해 두께가 감소한 부분 및 노출된 제 1 도전막(1052a)의 테이퍼부의 일부를 상기 3차 식각공정에 의해 제거한다. 여기서는 제 1 도전막의 두께, 절연막의 두께 등등을 고려한 상태에서 식각조건을 적절히 조절하면 테이퍼부를 갖고 제 3 폭(Y3)을 갖는 제 1 도전층(1052b)이 형성된다(도 27C).
본 실시예에 있어서, 제 1 도전층(1052b)과 그 제 2 도전층(1052b)에 형성되어 있는 제 2 도전층(1051)은 게이트전극으로 된다. 상기 3차 식각공정에서는 절연막(1031)도 식각되어 절연막(1057)을 형성한다.
이 후, 레지스트마스크(1050)를 제거한 상태에서 반도체층에 도핑시킨 불순물원소를 활성화시킨다. 이 후, 층간절연막(1059)을 형성하고, 이 상태에서 제 3 마스크를 이용하여 콘택홀을 형성한다. 이어서, 제 4 마스크를 이용하여 전극(1060),(1061)들을 형성한다.
이상과 같이 하여 도 27D에 도시된 바와 같은 구조를 갖는 TFT를 4개의 포토마스크들을 이용하여 형성할 수 있다.
또한, 본 실시예에 따라 형성한 TFT는 채널형성영역(1058)과 드레인영역(1056)사이에 제공되는 저농도불순물영역(1054)는 농도차가 거의 없고 완만한 농도구배를 가지며, 게이트전극(1052b)과 중첩되는 영역(GOLD영역)(1054a)과 게이트전극(1052b)과 중첩되지 않는 영역(1054b)(LDD 영역)을 갖는다는 점에 특징이 있다.
[실시예 10]
본 실시예에서는 화소부와 그 화소부의 주변에 제공된 구동회로의 TFT(n채널형 TFT와 p채널형 TFT)들을 동시에 형성하는 방법을 도 28A 내지 도 30을 참조하여 구체적으로 설명한다.
본 실시예에 있어서는 먼저 바륨보로실리케이트 유리와 또는 Corning #7059 유리 및 #1737 유리로 대표되는 알루미늄보로실리케이트 유리와 같은 유리로 만들어진 기판(1100)을 사용한다. 상기 기판(1100)으로서는 투광성을 갖는 것이면 어느 기판이라도 제한이 없고, 석영기판이면 좋다. 본 실시예에서의 공정온도에 대한 열저항을 갖는 플라스틱기판을 사용하는 것도 가능하다.
이 후, 기판(1100)상에 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막으로 형성한 기저막(1101)을 형성한다. 본 실시예에 있어서는 기저막(1101)로서 2층 구조를 사용한다. 그러나, 단층의 절연막 또는 2개 이상의 층을 갖는 적층구조의 절연막를 사용하는 것도 가능하다. 기저막(1101)의 제 1 층으로서는 질화산화규소막(1101a)을 반응가스로서 SiH4, NH3, N2O를 사용하는 플라즈마 CVD방법을 이용하여 10 내지 200 nm(바람직하게는 50 내지 100 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(1101a)(조성비: Si = 32%, O = 27%, N = 24%, H = 17%)을 50 nm의 막두께로 형성한다. 이 후, 상기 기저막(1101)의 제 2 층으로서 질화산화규소막(1101b)을 반응가스로서 SiH4와 N2O를 사용하는 플라즈마 CVD방법을 이용하여 50 내지 200 nm(바람직하게는 100 내지 150 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(1101b)(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)을 100 nm의 막두께로 형성한다.
이 후, 상기 기저막(1101)상에 반도체층(1102) 내지 (1105)들을 형성한다. 이 반도체층(1102) 내지 (1105)들은 공지의 방법(스퍼터링방법, LPCVD방법, 또는 플라즈마 CVD방법)에 의해 비정질구조를 갖는 반도체막을 형성한 후 이 반도체막을 공지의 결정화공정(레이저결정화방법, 열결정화방법, 니켈 등과 같은 촉매를 이용한 열결정화방법)에 의해 처리하여 결정성 반도체막을 형성하고, 이 결정성 반도체막을 소정 형태로 패턴화 시킴으로써 형성할 수 있다. 상기 반도체층(1102) 내지 (1105)들은 25 내지 80 nm (바람직하게는 30 내지 60 nm)의 두께로 형성한다. 상기 결정성 반도체막의 재료에 대해서는 특별한 제한은 없으나, 규소, 규소게르마늄합금(SiXGe1-X(0 < X < 1, 전형적으로 X=0.0001 내지 0.05)) 등을 사용하여 상기 결정성반도체막을 형성하는 것이 좋다. 규소게르마늄을 형성하는 경우, 그 규소게르마늄은 실란과 게르마늄의 가스혼합물을 사용하여 플라즈마 CVD방법에 의해 형성하거나, 게르마늄을 규소막에 이온주입방법에 따라 주입하는 것에 의해 형성하거나, 규소게르마늄으로 형성된 타겟을 이용하여 스퍼터링방법에 의해 형성할 수 있을 것이다. 본 실시예에 있어서는 플라즈마 CVD방법에 의해 비정질 규소막을 55 nm의 두께로 형성한 후, 그 비정질 규소막을 니켈함유 용액에 유지시킨다. 상기 비정질 규소막에 대해 탈수소화 공정(500℃에서 1시간동안)을 실시한 후, 그에 대해 열결정화공정(550℃에서 4시간동안)을 실시한다. 또한, 상기 비정질 규소막에 대해 결정성을 개선시킬 수 있도록 레이저 어니일링처리를 행하여 결정성 규소막을 형성한다. 이 후, 이 결정성 규소막에 대해 포토리토그라피방법을 사용하는 패터닝공정을 실시하여 상기 반도체층(1102) 내지 (1105)을 얻는다.
또한, 상기 반도체층(1102) 내지 (1105)의 형성 후, TFT의 임계전압값을 제어하도록 소량의 불순물원소(붕소 또는 인)를 도핑(채널 도핑으로도 언급됨)시키는 것이 좋다.
반면에, 상기 결정성 반도체막을 레이저 결정화방법에 의해 제조하는 경우에는 펄스발진형 또는 연속파형 엑시머 레이저, YAG 레이저, 또는 YVO4레이저를 사용하는 것도 가능하다. 이러한 종류의 레이저를 사용하는 경우에는 레이저 발진기로부터 조사되는 레이저광을 광학계에 의해 선형비임으로 집광시킨 상태에서 반도체막에 조사한다. 비록 결정화조건은 작업자가 적절히 선택해야 하지만 엑시머 레이저를 사용하는 경우에는 펄스발진주파수를 30 Hz로 설정하고, 레이저에너지밀도를 100 내지 400 mJ/cm2(전형적으로는 200 내지 300mJ/cm2)로 설정한다. YAG 레이저를 사용하는 경우에는 1 내지 10 kHz의 펄스발진주파수와 300 내지 600 mJ/cm2(전형적으로는 350 내지 500 mJ/cm2)의 레이저에너지밀도를 갖는 2차 고조파를 사용한다. 이 후, 100 내지 1,000 ㎛, 일례로 400 ㎛의 폭을 갖게 선형으로 집광된 레이저광을 기판의 전체 표면에 조사하고, 이 때 선형 레이저광의 중복비는 80 내지 98%로 설정하는 것이 좋다.
이 후, 상기 반도체층(1102) 내지 (1105)를 덮도록 게이트절연막(1106)을 형성한다. 이 경우, 게이트절연막의 형성에 앞서 반도체층의 표면의 세정하는 것이 바람직하다. 막 표면상에 존재하는 오염 불순물(전형적으로, C, Na 등등)의 제거는 오존을 함유하는 순수한 물을 사용하여 막 표면을 세정한 후 불소를 함유하는 산성 용액에 의해 막 표면을 약간 식각하는 방식으로 실시하는 것이 좋다. 막표면을 약간 식각시키는 방법으로서는 기판을 스피닝장치에 의해 스피닝시켜 막 표면상에 유지되는 불소 함유 산성용액을 분산시키는 방법이 효과적이다. 불소함유 산성용액으로는 불산, 불화수소산, 불화암모늄, 완충불산(불산과 불화암모늄의 혼합용액), 불산과 과산화수소의 혼합용액 등등을 사용하는 것이 좋다. 세정 후, 상기 게이트절연막(1106)을 플라즈마 CVD방법 또는 스퍼터링방법을 사용하여 형성한 40내지 150 nm의 두께를 갖는규소함유 절연막에 의해 형성한다. 본 실시예의 경우, 상기 게이트절연막(1106)은 플라즈마 CVD방법을 이용하여 110 nm의 두께로 된 질화산화규소막(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)으로 형성한다. 물론, 상기 게이트절연막은 상기한 질화산화규소막으로 한정되는 것은 아니며, 단층 또는 적층구조를 갖는 다른 규소함유 절연막을 사용하는 것도 가능하다.
반면에, 산화규소막을 사용하는 경우 이 산화규소막은 TEOS(테트라에틸 오르토실리케이트)와 O2를 혼합한 상태에서 40 Pa의 반응압력과 300 내지 400℃의 기판온도를 사용하여 0.5 내지 0.8 W/cm2의 고주파(13.56 MHZ) 전력밀도로 방출하는 플라즈마 CVD방법에 의해 형성하는 것이 가능하다. 이와 같이 하여 제조한 산화규소막을 400 내지 500 ℃에서의 후속 열어니이링처리하면 게이트절연막으로서의 양호한 특성이 얻어질 수 있다.
이 후, 도 28A에 도시되어 있는 바와 같이 게이트절연막(1106)상에 20 내지 100 nm의 두께를 갖는 제 1 도전막(1107)과 100 내지 400 nm의 두께를 갖는 제 2 도전막(1108)을 형성하여 적층구조를 만든다. 상기 게이트절연막, 제 1 도전막, 제 2 도전막들을 오염방지를 위해 대기에 노출시킴이 없이 연속적으로 형성하는 것이 바람직하다. 또한, 상기 막들을 연속적으로 형성하지 않는 경우에는 세정기가 구비된 막형성장치를 사용하면 막 표면의 오염을 방지시킬 수 있다. 상기 세정방법은 게이트절연막의 형성에 앞서 실시하는 세정방법과 동일하게 실시할 수 있을 것이다. 본 실시예의 경우에는 제 1 도전막(1107)으로서 TaN막을 30 nm의 두께로형성하고, 제 2 도전막(1108)으로서 W막을 370 nm의 두께로 형성하여 적층구조를 만든다. 상기 TaN막은 질소함유 분위기에서 Ta타겟을 사용하여 스퍼터링을 행하는 것에 의해 형성하고, 반면에 상기 W막은 W타겟을 사용하는 스퍼터링방법에 의해 형성한다. 상기 W막은 텅스텐 헥사플루오라이드(WF6)을 사용하여 열 CVD방법에 의해 형성하는 것도 가능하다. 어느 방법을 사용하던지 간에 사용재료를 게이트전극으로서 사용할 수 있게 하기 위해서는 낮을 저항을 갖게 하는 것이 필요하고, 따라서 W막의 비저항은 20 μΩcm이하로 설정하는 것이 바람직하다. 결정입경을 크게 하면 W막의 비저항을 낮게 할 수 있다. 그러나, W막에 산소와 같은 많은 불순물원소가 함유되어 있는 경우에는 결정화가 방해되고, 그 결과 저항이 증가하게 된다. 따라서, 본 실시예의 경우에는 W막을 고 순도(99.9999% 내지 99.99%)를 갖는 타겟을 사용하여 스퍼터링방법에 의해 형성하고, 추가로 상기 막 형성중에 가스상내의 불순물들이 막에 혼합되지 않도록 충분한 고려를 함으로써 9 내지 20 μΩcm의 비저항을 실현할 수 있다.
여기서 주지할 점은 본 실시예의 경우 제 1 도전막(1107)을 TaN으로 형성하고 제 2 도전막(1108)을 W로 형성하고 있으나, 이 막들의 재료가 그러한 재료로 한정되는 것은 아니며 어느 막이나 Ta, W, Ti, Mo, Al, Cu, Cr, Nd로 구성되는 군에서 선택한 원소 또는 그 원소를 주성분으로 함유하는 합금재료 또는 화합물재로로 형성하는 것이 가능하다는 점이다. 반면에 인과 같은 불순물원소가 도핑되어 있는 다결정규소막으로 대표되는 반도체막도 사용가능하다. 또한, AgPdCu합금도 사용가능하다. 또한, 제 1 도전막을 탄탈륨(Ta)으로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화티탄(TiN)으로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화탄탈륨(TaN)으로 형성하고 제 2 도전막을 Al로 형성하여 이루어진 조합, 제 1 도전막을 질화탄탈륨(TaN)으로 형성하고 제 2 도전막을 Cu로 형성하여 이루어진 조합을 사용하는 것도 가능하다.
이 후, 레지스트로 이루어진 마스크(1109) 내지 (1112)들을 포토리토그라피방법을 사용하여 형성하고, 이 마스크들을 사용하여 1차 식각공정을 행하여 전극들과 배선들을 형성한다. 상기 1차 식각공정은 1차 및 2차 식각조건을 이용하여 실시한다. 본 실시예에 있어서는 1차 식각조건으로서 ICP 식각방법을 사용하고, 식각가스로서 CF4, Cl2, O2의 가스혼합물을 사용하고, 가스공급속도를 25/25/10 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시킨다. 여기서는 Matsushita Electric Industrial Co. Ltd.의 ICP(모델 E645- ICP)를 구비하는 건식 식각장치를 사용한다. 부(negative)의 셀프바이어스전압을 효과적으로 인가할 수 있도록 기판측(시료 단계)에도 150 W RF(13.56 MHZ)의 전력을 인가한다. 상기 W막은 상기 1차 식각조건에 따라 식각되고, 제 2 도전층의 단부가 테이퍼형태로 형성되게 된다. 상기 1차식각조건에 따라 W의 식각속도는 200.39 nm/min, TaN의 식각속도는 80.32 nm/min, TaN에 대한 W의 식각선택도는 약 2.5로 된다. 또한, 상기 1차 식각조건에 따라 W의 테이퍼각은 약 26°로 된다. 여기서 주지할 점은 상기 1차 식각조건은 상기 실시유형에서 설명한1차 식각공정(도 1B)에 따른 것이라는 점이다.
이 후, 레지스트로 이루어진 마스크(1109) 내지 (1112)들을 제거하지 않은 상태에서 상기 1차 식각조건을 2차 식각조건으로 변경하여 식각을 실시한다. 즉, 식각가스로서 CF4와 Cl2의 혼합가스를 사용하고, 가스공급속도를 30/30 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시켜 약 30초간 식각을 실시한다. 부(negative)의 셀프바이어스전압을 효과적으로 인가할 수 있도록 기판측(시료 단계)에도 20 W RF(13.56 MHZ)의 전력을 인가한다. 상기 W막과 TaN막은 CF4와 Cl2가 혼합되어 있는 상기 2차 식각조건에 따라 모두 식각된다. 상기 2차식각조건에 따라 W의 식각속도는 58.97 nm/min, TaN의 식각속도는 66.43 nm/min으로 된다. 여기서 주지할 점은 식각 후 게이트절연막상에 잔재물을 남기지 않도록 식각시간을 약 10 내지 20%정도 연장시키는 것이 좋다는 점이다. 또한, 상기 2차 식각조건은 상기 실시예 7에서 설명한 2차 식각공정(도 23C)에 따른다.
상기 1차 식각공정에서는 적절한 형태의 레지스트마스크를 채택하는 것에 의해 그리고 기판측에 인가한 바이어스전압의 효과에 따라 상기 제 1 및 제 2 도전층들의 단부들은 테이퍼형태를 갖게 형성된다(도 28B). 이 테이퍼부들의 각도는 15° 내지 45°로 설정하는 것이 좋다. 이와 같이 하여, 1차 식각공정에 의해 제 1 도전층들과 제 2 도전층들로 구성되는 제 1 형태 도전층(1113) 내지 (1116)(제 1 도전층(1113a) 내지 (1116a) 칭 제 2 도전층(1113b) 내지 (1116b))들이 형성된다.상기 제 1 도전층들의 채널길이방향으로의 폭은 상기 실시예 7에서 도시한 W1과 일치한다. 부호(1117)는 게이트절연막을 나타내는데, 이 게이트절연막 중 상기 제 1 형태 도전층(1113) 내지 (1116)으로 덮히지 않은 영역들은 식각에 따라 약 20 내지 50 nm정도만큼 두께가 감소되어 있다.
이 후, 상기 레지스트 마스크를 제거하지 않은 상태에서 2차 식각공정을 실시한다. 여기서는 식각가스로서 CF4, Cl2, O2의 혼합가스를 사용하고, 가스공급속도를 25/25/10 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHZ)의 전력을 인가하여 플라즈마를 발생시킴으로써 식각을 실시한다. 부(negative)의 셀프바이어스전압을 효과적으로 인가할 수 있도록 기판측(시료 단계)에도 20 W RF(13.56 MHZ)의 전력을 인가한다. 상기 2차 식각공정에서 W의 식각속도는 124.62 nm/min, TaN의 식각속도는 20.67 nm/min, TaN에 대한 W의 식각선택도는 약 6.05로 된다. 따라서, W막이 선택적으로 식각된다. 또한, 상기 2차 식각공정에서 W의 테이퍼각은 약 70°로 된다. 상기 2차 식각공정에 따라 제 2 도전층(1122b) 내지 (1125b)들이 형성된다. 한편, 상기 제 1 도전층(1113a) 내지 (1116b)들에 대한 식각은 거의 이루어지지 않고, 이에 따라 제 1 도전층(1122a) 내지 (1125a)들이 형성된다. 여기서 주지할 점은 상기 2차 식각공정은 상기 실시예 7에서 설명한 3차 식각공정(도 23D)에 따른 것이라는 점이다. 또한, 상기 제 2 도전층들의 채널길이방향으로의 폭은 상기 실시예 7에서 도시한 W2와 일치한다.
이 후, 상기 레지스트 마스크를 제거하지 않은 상태에서 1차 도핑공정을 실시하여 상기 반도체층에 n형 도전성을 제공하는 불순물원소를 주입한다(도 28C). 이 도핑은 이온도핑방법 또는 이온주입방법에 따라 실시할 수 있을 것이다. 이온도핑방법에서는 조건으로서 도즈량을 1 x 1013내지 5 x 1015atoms/cm2으로 하고, 가속전압을 60 내지 100 keV로 한다. 본 실시예의 경우에는 도즈량을 1.5 x 1015atoms/cm2으로 하고, 가속전압을 80 keV로 한다. n형 도전성을 제공하는 불순물원소로소는 주기율표의 15족에 속하는 원소, 대표적으로 인(P) 또는 비소(As)를 사용하며, 여기서는 인을 사용한다. 이 경우, 도전층(1113) 내지 (1116)들은 n형 도전성을 제공하는 상기 불순물원소에 대한 마스크로서 작용하며, 이에 따라 고농도불순물영역(1118) 내지 (1121)들이 자기정합방식으로 형성된다. n형 도전성을 제공하는 상기 불순물원소는 상기 고농도불순물영역(1118) 내지 (1121)에 1 x 1020내지 1 x 1021atoms/cm3으로 주입된다. 여기서 주지할 점은 상기 1차 도핑공정은 상기 실시예 7에서 설명한 1차 도핑공정(도 24A)에 따른 것이라는 점이다.
이 후, 2차 도핑공정을 실시하여 도 28D의 상태를 얻는다. 즉, 제 2 도전층(1122b) 내지 (1125b)들을 불순물원소에 대한 마스크로서 사용한 상태에서 제 1 도전층들의 테이퍼부들 아래의 반도체층에 불순물원소를 주입할 수 있게 도핑을 실시한다. 본 실시예의 경우에는 상기 불순물원소로서 인(P)을 사용하고, 도즈량을 3.5 x 1012atoms/cm2으로 하고 가속전압을 90 keV로 하여 플라즈마 도핑을 실시한다. 이와 같이 하여, 제 1 도전층들과 중첩되는 저농도불순물영역(1126) 내지 (1129)들이 자기정합방식으로 형성된다. 상기 저농도불순물영역(1126) 내지 (1129)에서의 인(P)의 농도는 1 x 1017내지 1 x 1018atoms/cm3으로, 제 1 도전층들의 테이퍼부들의 막두께에 따라 완만한 농도구배를 갖는다. 여기서 주지할 점은 제 1 도전층들의 테이퍼부들과 중첩되는 반도체층에서의 불순물원소의 농도가 제 1 도전층들의 테이퍼부들의 단부로부터 내측방향으로 가면서 약간씩 감소한다는 점이다. 그러나, 상기 농도는 전체적으로 볼때 거의 동일한 수준을 유지한다. 또한, 고농도불순물영역(1118) 내지 (1121)에 불순물원소를 주입하여 고농도불순물영역(1130) 내지 (1133)들을 형성한다. 여기서 주지할 점은 상기 2차 도핑공정은 상기 실시예 7에서 설명한 2차 도핑공정(도 24B)에 따른 것이라는 점이다.
여기서 주지할 점은 실시예 10에서는 비록 1차 도핑공정에서 고농도불순물영역들을 형성하고 2차 도핑공정에서 저농도불순물영역들을 형성하고 있으나, 이로 제한되지는 않는다는 점이다. 즉, 1차 도핑공정에서 저농도불순물영역들을 형성하고 2차 도핑공정에서 고농도불순물영역들을 형성하는 것도 가능하다. 또한, 절연막과 제 1 도전층의 두께 및 도핑조건 등등을 적절히 조정하여 고농도불순물영역들과 저농도불순물영역들 모두를 한 도핑공정에서 형성하는 것도 가능하다.
이 후, 레지스트로 이루어진 마스크들을 제거하지 않은 상태에서 3차 식각공정을 실시한다. 이 3차 식각공정에서는 제 1 도전층들의 테이퍼부들을 부분적으로식각하여 반도체층과 중첩되는 영역들을 감소시킨다. 여기서는, 식각가스로서 CHF3를 사용하고, 반응성 이온식각방법(RIE 방법)을 사용한다. 본 실시예의 경우에는 챔버압력을 6.7 Pa로 하고, RF전력을 800 W로 하고, CHF3가스공급속도를 35 sccm으로 하여 3차 식각공정을 실시한다. 이와 같이 하여, 제 1 도전층(1138) 내지 (1141)들을 형성한다(도 29A). 여기서 주지할 점은 상기 3차 식각공정은 상기 실시예 7에서 설명한 4차 식각공정(도 24C)에 따른 것이라는 점이다. 또한, 상기 제 1 도전층들의 채널길이방향으로의 폭은 상기 실시예 7에서 도시한 W3과 일치한다.
상기 3차 식각공정에서는 절연막(1117)도 동시에 식각하여 고농도불순물영역(1130) 내지 (1133)을 부분적으로 노출시키고, 이에 따라 절연막(1143a) 내지 (1144)들을 형성한다. 여기서 주지할 점은 본 실시예의 경우 고농도불순물영역(1130) 내지 (1133)들을 부분적으로 노출시키게 하는 식각조건을 사용하고 있으나, 절연막의 두께 또는 식각조건이 변화되는 경우에는 상기 고농도불순물영역들상에 상기 절연막을 얇은 층의 형태로 남기는 것도 가능하다는 점이다.
상기 3차 식각공정을 통해 제 1 도전층(1138) 내지 (1141)들과 중첩되지 않는 불순물영역(LDD 영역)(1134a) 내지 (1137a)들이 형성된다. 여기서 주지할 점은 불순물영역(GOLD 영역)(1134b) 내지 (1137b)들이 상기 제 1 도전층(1138) 내지 (1141)들과 중첩된 상태로 유지된다는 점이다.
상기 제 1 도전층(1138)과 제 2 도전층(1122b)로 이루어진 전극은 후속 공정에서 형성할 구동회로의 n채널형 TFT의 게이트전극으로 된다. 또한, 제 1 도전층(1139)과 제 2 도전층(1123b)로 이루어진 전극은 후속 공정에서 형성할 구동회로의 p채널형 TFT의 게이트전극으로 된다. 유사하게, 제 1 도전층(1140)과 제 2 도전층(1124b)로 이루어진 전극은 후속 공정에서 형성할 화소부의 n채널형 TFT의 게이트전극으로 되고, 제 1 도전층(1141)과 제 2 도전층(1125b)로 이루어진 전극은 후속 공정에서 형성할 화소부의 저장캐패시터의 전극들 중 하나로 된다.
본 실시예의 경우 상기한 공정들에 따르면 제 1 도전층(1138) 내지 (1141)들과 중첩되는 불순물영역(GOLD 영역)(1134b) 내지 (1137b)들의 불순물농도 및 제 1 도전층(1138) 내지 (1141)들과 중첩되지 않는 불순물영역(LDD 영역)(1134a) 내지 (1137a)들의 불순물농도를 작게 할 수 있고, 따라서 TFT 특성이 개선된다.
이 후, 레지스트마스크들을 제거하고, 레지스트를 사용하여 마스크(1145),(1146)들을 새롭게 형성하여 3차 도핑공정을 실시한다. 이 3차 도핑공정에서는 p채널형 TFT의 활성층으로 되는 반도체층에 상기한 도전성(n형)과 반대의 도전성(p형)을 제공하는 불순물원소를 주입하여 불순물영역(1147) 내지 (1152)들을 형성한다(도 29B). 이에 있어서, 제 1 도전층(1139) 내지 (1141)들은 상기 불순물원소에 대한 마스크로서 사용되며, 이 상태에서 p형 도전성을 제공하는 상기 불순물원소가 주입되어 불순물영역들을 자기정합방식으로 형성하게 된다. 본 실시예에 있어서, 상기 불순물영역(1147) 내지 (1152)들은 디보란(B2H6)을 사용하여 이온도핑방법에 따라 형성한다. 여기서 주지할 점은 상기 3차 도핑공정에서 n형 TFT로 될 반도체층이 레지스트로 형성된 마스크(1145),(1146)들로 덮혀 있게 된다는 점이다. 비록 불순물영역(1145),(1146)에 1차 도핑공정 및 2차 도핑공정에서 주입되는 인의 농도가 서로 다르나, 상기 도핑공정은 p형 도전성을 제공하는 불순물원소의 농도가 어느 불순물영역에서나 2 x 1020내지 2 x 1021atoms/cm3으로 되게 실시된다. 이와 같이 하여, 상기 불순물영역들은 전혀 문제없이 p채널형 TFT의 소스영역과 드레인영역으로서 작용하게 된다. 본 실시예에 있어서는 3차 식각공정에 의해 p채널형 TFT의 활성층으로 되는 반도체층이 부분적으로 노출되고, 이에 따라 불순물원소(붕소)를 용이하게 주입할 수 있다는 이점이 있다.
상술한 공정들에 따르면 개개의 반도체층에 불순물영역이 형성되게 된다.
이 후, 레지스트 마스크(1145),(1146)들을 제거하고, 이 상태에서 제 1 층간절연막(a)(1153a)을 형성한다. 이 제 1 층간절연막(a)(1153a)은 플라즈마 CVD방법 또는 스퍼터링방법에 의해 50 내지 100 nm의 두께로 형성되는 규소함유 절연막으로 이루어진다. 본 실시예의 경우에는 50 nm의 막두께를 갖는 질화산화규소막을 플라즈마 CVD방법에 의해 형성한다. 물론, 제 1 층간절연막(a)(1153a)은 질화산화규소막으로 한정되지 않고 단층 또는 다층구조를 갖는 다른 규소함유 절연막으로 형성하는 것도 가능하다.
이 후, 각 반도체층에 주입된 불순물원소들을 활성화시키는 단계를 실시한다(도 29C). 이 활성화단계는 로 어니일링 오븐을 사용하여 열 어니일링을 행하여 실시하는 것이 좋다. 상기 열 어니일링은 1 ppm이하, 바람직하게는 0.1ppm이하의 산소함량을 갖는 질소분위기에서 400 내지 700 ℃, 전형적으로는 500 내지 600 ℃의 온도로 실시하는 것이 좋다. 본 실시예에 있어서는 열처리를 550℃에서 4시간동안 실시한다. 여기서 주지할 점은 상기한 열 어니일링방법 외에 레이저 어니일링방법 또는 급속 열 어니일링방법(RTA방법)을 적용하는 것도 가능하다.
여기서 주지할 점은 본 실시예의 경우 상기한 활성화 공정과 동시에 결정화시 촉매로서 사용된 니켈이 인을 고농도로 함유하는 불순물영역(1130),(1132),(1147),(1150)들에 게터링(gettering)된다는 점이다. 그 결과, 채널형성영역으로 되는 반도체층의 니켈농도가 주로 저하된다. 이와 같이 하여 형성된 채널형성영역을 갖는 TFT는 감소된 오프전류값을 가지며, 양호한 결정성에 따라 높은 전기장 유동도를 가지고, 이에 따라 만족스러운 특성을 갖게 된다.
또한, 상기 제 1 층간절연막을 형성하기에 앞서 활성화공정을 실시할 수도 있다. 그러나, 사용하는 배선재료가 열에 약한 경우에는 본 실시예에서와 같이 배선 등등을 보호하기 위해 층간절연막(주성분으로 규소를 함유하는 절연막, 일례로 질화산화규소막)을 형성한 후 상기 활성화공정을 실시하는 것이 바람직하다.
또한, 상기 활성화공정으로서 레이저 어니일링방법을 사용하는 경우에는 엑시머 레이저, YAG 레이저 등등의 레이저광을 조사하는 것이 좋다.
이 후, 제 1 층간절연막(b)(1153b)을 형성한다. 이 제 1 층간절연막(b)(1153b)은 플라즈마 CVD방법 또는 스퍼터링방법에 의해 50 내지 200 nm의 두께로 형성되는 규소함유 절연막으로 이루어진다. 본 실시예의 경우에는 100 nm의 막두께를 갖는 질화규소막을 플라즈마 CVD방법에 의해 형성한다. 물론,제 1 층간절연막(b)(1153b)은 질화규소막으로 한정되지 않고 단층 또는 다층구조를 갖는 다른 규소함유 절연막으로 형성하는 것도 가능하다.
이 후, 상기 반도체층들을 수소화시키는 단계를 수행하도록 불활성 분위기에서 300 내지 550℃로 열처리를 1 내지 12시간 동안 실시한다. 상기 수소화공정은 활성화공정시의 열처리온도(400 내지 500℃)보다 낮은 온도에서 실시하는 것이 바람직하다 (도 29D). 본 실시예에 있어서는 질소 분위기에서 410℃로 열처리를 1시간동안 실시한다. 이 단계는 층간 절연막에 함유된 수소를 이용하여 반도체내의 댕글링본드들을 종식시키는 단계이다. 수소화의 또 다른 수단으로서 3 내지 100 %의 수소를 함유하는 분위기에서 300 내지 550℃로 1 내지 12시간동안 행하는 열처리에 의한 수소화 또는 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용)를 실시하는 것도 가능하다
또한, 레지스트마스크(1145),(1146)들을 제거한 후 열 활성화(전형적으로 질소분위기에서 500 내지 550 ℃로 실시)를 실시하고, 이어서 규소를 함유하는 절연막으로 이루어진 제 1 층간절연막(전형적으로, 100 내지 200 nm의 두께를 갖는 질화규소막)을 형성한 후 수소화공정(질소분위기에서 500 내지 550 ℃로 실시)을 실시한다.
이 후, 상기 제 1 층간절연막(b)(1153b)상에 유기절연재료로 된 제 2 층간절연막(1154)를 형성한다. 본 실시예에서는 아크릴수지막을 1.6 ㎛의 막두께로 형성한다.
이 후, 제 2 층간절연막(1154)상에 투명도전막을 80 내지 120 nm의 두께로형성하고, 이를 패터닝시켜 화소전극(1162)을 형성한다. 상기 투명도전막으로 적합한 재료로는 산화인듐과 산화아연의 합금(In2O3-ZnO)과 산화아연(ZnO)를 들 수 있으며, 또한, 가시광의 투광성 또는 도전성을 증대시킬 수 있도록 갈륨(Ga)이 첨가된 산화아연(ZnO:Ga)을 사용하는 것이 바람직할 것이다.
여기서는 비록 화소전극으로서 투명도전막을 사용하는 예를 도시하였으나 반사성을 갖는 도전재료를 이용하여 화소전극을 형성하는 경우에는 반사형 표시장치를 제조할 수 있다.
이 후, 각 불순물영역(1130),(1132),(1147),(1150)까지 연장되는 콘택홀들을 형성하도록 패터닝을 실시한다.
이 후, 구동회로(1205)에 불순물영역(1130) 또는 불순물영역(1147)에 전기접속되는 전극(1155) 내지 (1158)들을 형성한다. 여기서 주지할 점은 이러한 전극들이 50 nm의 막두께를 갖는 Ti막과 500 nm의 막두께를 갖는 합금막(Al과 Ti의 합금막)을 패터닝시키는 것에 의해 형성된다는 점이다.
또한, 화소부(1206)에는 불순물영역(1132)과 접촉하는 접속전극(1160)과 소스전극(1159)들을 형성하며, 불순물영역(1150)과 접촉하는 접속전극(1161)을 형성한다. 여기서 주지할 점은 상기 접속전극(1160)이 화소전극(1162)과 접촉 및 중첩되게 형성됨에 따라 화소 TFT의 드레인영역과의 전기접속부를 형성한다는 점이다. 또한, 상기 접속전극(1160)은 저장캐패시터를 형성하는 전극들 중 하나로서 작용하는 반도체층(불순물영역(1150))에 전기접속된다(도 30).
상술한 바와 같은 방식으로 동일기판상에 n채널형 TFT(1201)와 p채널형 TFT(1202)를 포함하는 구동회로(1205)와, 화소 TFT(1203)와 저장캐패시터(1204)를 포함하는 화소부(1206)을 형성할 수 있다. 본 명세서에서는 이러한 기판을 편의상 액티브매트릭스 기판으로 칭한다.
구동회로(1205)의 n채널형 TFT(1201)는 채널형성영역(1163), 게이트전극의 일부를 형성하는 제 1 도전층(1138)과 중첩되는 저농도불순물영역(GOLD영역)(1134b), 게이트전극의 외부에 형성되는 저농도불순물영역(LDD영역)(1134a), 그리고 소스영역 또는 드레인영역으로서 작용하는 고농도불순물영역(1130)을 포함한다. 상기 p채널형 TFT(1202)는 채널형성영역(1164), 게이트전극의 일부를 형성하는 제 1 도전층(1139)과 중첩되는 불순물영역(1149), 게이트전극의 외부에 형성된 불순물영역(1148), 그리고 소스영역 또는 드레인영역으로서 작용하는 불순물영역(1147)을 포함한다.
화소부(1206)의 화소 TFT(1203)은 채널형성영역(1165), 게이트전극의 일부를 형성하는 제 1 도전층(1140)과 중첩되는 저농도불순물영역(GOLD영역)(1136b), 게이트전극의 외부에 형성되는 저농도불순물영역(LDD영역)(1136a), 그리고 소스영역 또는 드레인영역으로서 작용하는 고농도불순물영역(1132)을 포함한다. 반면에, 상기 저장캐패시터(1204)의 전극들 중 하나로서 작용하는 각각의 반도체층(1150) 내지 (1152)들에는 p형 도전성을 제공하는 불순물원소를 주입한다. 상기 저장캐패시터(1204)는 전극(1125),(1142)들과, 유전재료로 된 절연막(1144)을 갖는 반도체층(1150) 내지 (1152),(1166)들로부터 형성된다.
또한, 본 실시예의 제조단계들에 따르면 액티브매트릭스 기판을 제조하는데 필요한 포토마스크의 개수를 6개로 할 수 있고, 그 결과 제조단계들의 개수를 감소시킬 수 있고, 제조비용을 감소시킬 수 있고, 수율을 개선시킬 수 있다.
[실시예 11]
본 실시예에서는 실시예 10에서 제조한 액티브매트릭스 기판을 사용하여 액티브매트릭스 액정표시장치를 제조하기 위한 공정을 도 31을 참조하여 설명한다.
먼저, 도 30의 상태를 갖는 액티브매트릭스 기판을 실시예 7에 따라 형성하고, 도 30의 액티브매트릭스 기판상에 배향막(1167)을 형성한 후 러빙공정을 실시한다. 여기서 주지할 점은 본 실시예에 있어서는 배향막(1167)의 형성에 앞서 아크릴수지막과 같은 유기수지막을 패터닝시켜 기판들사이에 소정의 갭을 유지시키는 주상 스패이서를 소정 위치에 형성시킨다는 점이다. 또한, 주상 스패이서 대신에 구형 스패이서를 기판 전체에 걸쳐 분포시키는 것도 가능하다.
이 후, 대향 기판(1168)을 준비한다. 이 대향기판(1168)에 각 화소에 대응하여 착색층(1174)과 광차폐층(1175)가 배열된 색필터를 제공한다. 또한, 구동회로의 일부에 광차폐층(1177)을 제공한다. 상기 색필터 및 광차폐층(1177)을 덮기위한 평탄화막(1176)을 제공한다. 이 후, 투명도전막으로 이루어진 대향전극을 평탄화막(1176)상의 화소부에 형성하고, 러빙공정을 실시할 수 있도록 대향기판(1168)의 표면 전체에 배향막(1170)을 형성한다.
이 후, 화소부와 구동회로가 형성되어 있는 액티브매트릭스 기판과 대향기판을 밀봉부재(1171)를 사용하여 서로 접착시킨다. 충전재를 밀봉부재(1171)와 혼합하고, 이 충전재와 주상 스패이서에 의해 상기 두 기판을 균일한 간격을 두고 서로 접착시킨다. 이 후, 두 기판사이의 공간에 액정재료(1173)를 주입하고, 봉지재(도시 안됨)에 의해 완전히 봉지시킨다. 상기 액정재료(1173)로는 공지의 액정재료를 사용하는 것이 가능하다. 이와 같이 하여, 도 31에 도시된 바와 같은 액티브매트릭스 액정표시장치가 완성된다. 필요하다면 액티브매트릭스 기판 또는 대향기판을 소정의 형태로 절단한다. 또한, 공지의 기술을 이용하여 편광판 등을 적절히 제공한다. 또한, 공지의 기술을 이용하여 액티브매트릭스 액정표시장치에 FPC를 접착한다.
이와 같이 하여 얻어진 액정표시장치 패널은 다양한 전자장비의 표시부로서 사용가능하다.
[실시예 12]
본 실시예에서는 실시예 10과는 다른 구조를 갖는 액티브매트릭스 기판의 제조방법을 도 32를 참조하여 설명한다. 실시예 10에서는 투과형 표시장치를 형성하고 있으나, 본 실시예에서는 반사형 표시장치를 형성하여 실시예 10에 비해 마스크의 개수를 줄일 수 있다는 점에서 특징이 있다.
여기서 주지할 점은 제 2 층간절연막(1154)의 형성과 관련된 공정은 실시예 10과 동일하고, 따라서 그에대한 설명은 생략한다.
실시예 10에 따르면 제 2 층간절연막(1154)의 형성 후 패터닝을 실시하여 각 불순물영역까지 연장되는 콘택홀들을 형성한다.
이 후, 실시예 10에서와 같이 구동회로에 반도체층의 일부(고농도불순물영역)와, 그에 전기접속되는 전극들을 형성한다. 여기서 주지할 점은 상기 전극들이 50 nm의 막두께를 갖는 Ti막과 500 nm의 막두께를 갖는 합금막(Al과 Ti의 합금막)의 적층막을 패터닝시키는 것에 의해 형성된다는 점이다.
또한, 화소부에는 고농도불순물영역(1300)과 접촉하는 화소전극(1302)과 고농도불순물영역(1301)과 접촉하는 소스전극(1303)을 형성한다. 여기서 주지할 점은, 상기 화소전극(1302)이 화소 TFT의 고농도불순물영역(1300)에 대한 전기접속부를 형성하고, 또한 저장캐패시터를 형성하는 전극들 중 하나로서 작용하는 반도체층(고농도불순물영역(1304))에 대한 전기접속부를 형성한다는 점이다(도 32).
또한, 화소전극(1302)의 재료로서는 Al 또는 Ag를 주성분으로 하는 막, 또는 그러한 성분들의 적층막들과 같이 우수한 반사성을 갖는 재료를 사용하는 것이 바람직하다.
또한, 본 실시예의 제조단계들에 따르면 액티브매트릭스 기판을 제조하는데 필요한 포토마스크의 개수를 5개로 할 수 있고, 그 결과 제조단계들의 개수를 감소시킬 수 있고, 제조비용을 감소시킬 수 있고, 수율을 개선시킬 수 있다.
또한, 화소전극들의 형성 후 샌드블라스트방법 또는 식각방법과 같은 공지의 방법을 사용하는 공정에 따라 상기 표면상에 요철부들을 형성하여 미러반사를 방지시키고, 반사광을 분산시키게 하여 백색도를 증가시킨다. 또한, 화소전극들의 형성에 앞서 전역막상에 요철부들을 형성하고, 이 상태에서 상기 화소전극들을 형성하는 것도 가능하다.
[실시예 13]
본 실시예에서는 실시예 12에서 형성한 액티브매트릭스 기판을 이용하여 반사형 액정표시장치를 형성하는 공정을 도 33을 참조하여 설명한다.
먼저, 도 32의 상태를 갖는 액티브매트릭스 기판을 실시예 12에 따라 형성하고, 도 32의 액티브매트릭스 기판의 최소한 화소전극상에 배향막을 형성한 후 러빙공정을 실시한다. 여기서 주지할 점은 본 실시예에 있어서는 배향막의 형성에 앞서 아크릴수지막과 같은 유기수지막을 패터닝시켜 기판들사이에 소정의 갭을 유지시키는 주상 스패이서를 소정 위치에 형성시킨다는 점이다. 또한, 주상 스패이서 대신에 구형 스패이서를 기판 전체에 걸쳐 분포시키는 것도 가능하다.
이 후, 대향 기판(1404)을 준비한다. 이 대향기판(1404)에 각 화소에 대응하여 착색층과 광차폐층이 배열된 색필터를 제공한다. 이 후, 상기 색필터를 덮기위한 평탄화막을 제공한다.
이 후, 투명도전막으로 이루어진 대향전극을 최소한 화소부에서 평탄화막상에 형성하고, 대향기판의 표면 전체에 배향막을 형성하여 러빙공정을 실시한다.
이 후, 화소부(1401)와 구동회로(1402)가 형성되어 있는 액티브매트릭스 기판(1403)과 대향기판(14404)을 밀봉부재(1406)를 사용하여 서로 접착시킨다. 충전재를 밀봉부재(1406)와 혼합하고, 이 충전재와 주상 스패이서에 의해 상기 두 기판을 균일한 간격을 두고 서로 접착시킨다. 이 후, 두 기판사이의 공간에 액정재료(1405)를 주입하고, 봉지재에 의해 완전히 봉지시킨다. 상기 액정재료(1405)로는 공지의 액정재료를 사용하는 것이 가능하다.
여기서 주지할 점은 본 실시예의 구조는 반사형이기 때문에 기판간격이 실시예 11의 1/2정도로 된다는 점이다. 이와 같이 하여, 반사형 액티브매트릭스 액정표시장치가 완성된다. 필요하다면 액티브매트릭스 기판 또는 대향기판을 소정의 형태로 절단한다. 또한, 대향기판에만 편광판(1407)을 접착한다. 이 후, 공지의 기술을 이용하여 액티브매트릭스 액정표시장치에 FPC를 접착한다.
이와 같이 하여 얻어진 반사형 액정표시장치 패널의 구조는 다양한 전자장치의 표시부로서 사용할 수 있다.
또한, 상기의 액정표시패널만을 사용할 경우에는 어두운지역에서 사용할 시 가시성에 관련된 문제가 발생된다. 따라서, 도 33에 도시된 바와 같이 광원, 반사기 및 광도전판을 갖는 구조가 바람직하다.
광원으로서는 단일 또는 다수의 LED들 또는 냉음극을 사용하는 것이 가능하다. 도 22에 도시된 광원은 광도전판의 측면을 따라 배열하고, 광원의 배면측에는 반사기를 설치한다.
광원으로부터 조사되는 광이 반사기에 의해 공도전판의 측면으로부터 내부로 입사되면 그 광은 액정표시패널의 입사면에 제공된 특수프리즘처리면에 의해 반사된다.
이러한 방식으로 액정표시패널, 광원, 광도전판의 조합에 따라 광이용효율을 개선할 수 있다.
[실시예 14]
본 실시예에는 실시예 10과는 다른 제조방법의 예를 예시하고 있다. 본 실시예는 본도체층(1102) 내지 (1105)의 형성까지의 공정에서만 실시예 10과 다르고,그 이후의 공정에서는 실시예 10과 동일하며, 따라서 동일 공정에 대해서는 설명을 생략한다.
먼저, 실시예 10에서와 같이 기판을 준비한다. 투과형 표시장치를 제조하는 경우에는 기판(1010)으로서 유리기판, 석영기판, 규소기판 등등을 사용할 수 있고, 또한 처리온도에 지탱할 수 있는 열저항을 갖는 플라스틱기판을 사용하는 것도 가능하다. 또한, 반사형 액정표시장치를 제조하는 경우에는 세라믹기판, 규소기판, 금속기판, 또는 절연막이 형성된 스테인레스기판을 사용할 수 있다.
이 후, 기판상에 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막으로 된 기저막을 형성한다. 본 실시예의 경우에는 기저막으로서 2층구조를 사용하고 있으나, 단층의 절연막 또는 2개이상의 층을 갖는 적층구조의 절연막을 사용하는 것도 가능하다. 본 실시예에서는 기저막의 제 1 층 및 제 2 층을 플라즈마 CVD방법을 사용하여 제 1 막형성챔버에서 연속적으로 형성하여, 기저막을 형성한다.
기저막의 제 1 층으로서는 질화산화규소막(101a)을 반응가스로서 SiH4, NH3, N2O를 사용하는 플라즈마 CVD방법을 이용하여 10 내지 200 nm(바람직하게는 50 내지 100 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(조성비: Si = 32%, O = 27%, N = 24%, H = 17%)을 50 nm의 막두께로 형성한다. 이 후, 상기 기저막의 제 2 층으로서 질화산화규소막을 반응가스로서 SiH4와 N2O를 사용하는 플라즈마 CVD방법을 이용하여 50 내지 200 nm(바람직하게는 100 내지 150 nm)의 두께로 형성한다. 본 실시예의 경우, 상기 질화산화규소막(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)을 100 nm의 막두께로 형성한다.
이 후, 비정질반도체막을 제 2 막형성챔버에서 기저막상에 형성한다. 이 비정질반도체막은 30 내지 60 nm의 두께로 형성한다. 비정질반도체막의 재료에는 제한이 없으나 규소 또는 규소게르마늄합금으로 형성하는 것이 바람직하다. 본 실시예의 경우에는 SiH4가스를 사용하여 플라즈마 CVD방법에 의해 비정질규소막을 형성한다.
또한, 상기 기저막과 비정질반도체막은 동일한 막형성방법을 이용하여 형성할 수 있기 때문에 연속적으로 형성하는 것이 가능하다.
이 후, 제 3 막형성챔버에서 상기 비정질규소막에 Ni를 첨가한다. Ni를 함유하는 전극을 플라즈마 CVD방법에 의해 부착하고, 상기 제 3 막형성챔버에 아르곤가스를 주입하고, Ni를 첨가한다. 물론, 증착방법 또는 스퍼터링방법을 사용하여 매우 얇은 Ni막을 형성하는 것도 가능하다.
이 후, 제 4 막형성챔버에서 보호막을 형성한다. 이 보호막으로서는 산화규소막, 질화산화규소막 등등을 사용하는 것이 가능하다. 후속 단계에서 탈수소화공정을 행할 시 질화규소와 같은 조밀층을 사용하지 않아야 하는데, 그 이유는 수소가 용이하게 탈리되지 않기 때문이다. 본 실시예의 경우에는 TEOS(테트라에틸 오르토실리케이트)와 O2를 혼합하여 100 내지 150 nm 두깨의 산화규소막을 형성한다. 본 실시예는 보호막으로서의 산화규소막이 형성될 때까지 깨끗한 실내분위기에의노출없이 공정을 연속적으로 수행할 수 있다는 점에 특징이 있다.
또한, 각 막형성챔버에서 형성되는 막과 관련하여 플라즈마 CVD방법, 열 CVD방법, 감압 CVD방법, 증착방법, 스퍼터링방법과 같은 공지의 형성방법을 사용하는 것이 가능하다.
이 후, 비정질규소막의 탈수소화(500 ℃에서 1시간)을 실시하고, 열 결정화(550 ℃에서 4시간)를 실시한다. 여기서 주지할 점은 상기 방법은 본 실시예에서 예시한 Ni와 같은 촉매원소를 첨가하는 것에 한정되지 않고, 공지의 방법에 따라 열 결정화를 실시하는 것도 가능하다는 점이다.
이 후, n채널형 TFT의 임계전압(Vth)를 제어할 수 있도록 p형 도전성을 제공하는 불순물원소를 첨가한다. 붕소(B), 알루미늄(Al), 갈륨(Ga)와 같은 주기율표의 13족의 원소들이 상기 반도체에 p형 도전성을 제공하는 불순물원소로 알려져 있다. 본 실시예에서는 붕소(B)를 첨가한다.
붕소의 첨가 후, 보호막인 산화규소막을 불산과 같은 식각용액을 사용하여 제거한다. 이 후, 세정 및 레이저 어니일링을 연속적으로 실시한다. 비정질반도체막에 p형 도전성을 제공하는 불순물원소인 붕소(B)를 첨가한 후 레이저어니일링공정을 실시하면 결정화의 발생시 붕소가 결정성 반도체막의 결정구조의 일부로 되고, 그 결과 종래기술에서 발생되는 결정구조의 손상이 방지될 수 있다.
여기서는 오존을 함유하는 순수한 물과 불소를 함유하는 산성용액을 사용하면 오존을 함유하는 상기 순수한 물로 세정시 형성될 매우 얇은 산화막과 막 표면에 부착된 오염 불순물들을 제거할 수 있다. 오존을 함유하는 순수한 물의 제조방법으로는 순수한 물을 전기분해시키는 방법 또는 오존가스를 순수한 물에 직접 융해시키는 방법을 들 수 있다. 또한, 오존의 농도는 6 mg/L 이상으로 설정하는 것이 바람직하다. 또한, 기판면적, 막재료 등등에 따라 스핀장치의 회전수 및 시간조건을 적절히 선택할 수 있다.
레이저 어니일링방법으로는 광학계를 이용하여 레이저 발진기로부터 조사되는 레이저광을 선형으로 집광시킨 상태에서 그 선형 레이저광을 반도체막에 조사하는 방법을 사용할 수 있다. 레이저 어니일링에 의한 결정화조건은 작업자가 적절히 선택하는 것이 가능하다.
이와 같이 형성한 결정성 반도체막을 요구되는 형태로 패터닝하여 섬형 반도체막(102) 내지 (105)를 형성한다.
후속 공정들에 관련하여서는 실시예 10에 따른 공정들을 실시하면 도 31에 도시된 액정표시패널을 형성할 수 있다.
여기서 주지할 점은 본 실시예는 실시예 10 내지 실시예 13을 적절히 조합하여 실시가능하다는 점이다.
본 발명에 따르면, 게이트전극과 중첩되는 저농도불순물영역(GOLD영역)의 폭과 게이트전극과 중첩되지 않는 저농도불순물영역(LDD영역)을 임의로 제어할 수 있다. 또한, 본 발명에 따라 형성된 TFT의 GOLD영역과 LDD영역사이에는 농도차가 거의 없다. 따라서, 게이트전극과 중첩되는 GOLD영역에서는 전기장농도의 완화가 이루어지고, 이에 따라 핫캐리어주입을 방지할 수 있다. 또한, 게이트전극과 중첩되지 않는 LDD영역에서는 오프전류값의 증대를 억제할 수 있다.

Claims (39)

  1. 절연면에 형성된 반도체층과, 상기 반도체층에 형성된 절연막과, 상기 절연막에 형성된 게이트전극을 포함하는 반도체장치에 있어서,
    상기 게이트전극은 하부층으로서 제 1 폭을 갖는 제 1 도전층과 상부층으로서 상기 제 1 폭보다 작은 제 2 폭을 갖는 제 2 도전층으로 된 적층구조를 가지며,
    상기 반도체층은 상기 제 2 도전층과 중첩하는 채널형성영역과, 상기 제 1 도전층과 부분적으로 중첩하는 한쌍의 저농도불순물영역과, 고농도불순물영역으로 구성되는 소스영역 및 드레인영역을 가지는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 한쌍의 저농도불순물영역들은 상기 채널형성영역과 상기 소스영역사이 및 상기 채널형성영역과 상기 드레인영역사이에 각기 위치되는 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서,
    상기 제 1 도전층의 단부는 테이퍼형태를 갖는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    제 1 항에 있어서,
    상기 제 1 도전층의 단부는 상기 절연막을 개재하여 상기 채널형성영역과 상기 소스영역사이 또는 상기 채널형성영역과 상기 드레인영역사이에 각기 위치되는 것을 특징으로 하는 반도체장치.
  5. 제 1 항에 있어서,
    상기 한쌍의 저농도 불순물영역들과 중첩하는 영역에서의 상기 절연막의 막두께는 상기 채널형성영역으로부터의 거리가 증가함에 따라 감소하는 것을 특징으로 하는 반도체장치.
  6. 제 1 항에 있어서, 상기 반도체장치는 액정표시장치인 것을 특징으로 하는 반도체장치.
  7. 제 1 항에 있어서, 상기 반도체장치는 전기발광 표시장치인 것을 특징으로 하는 반도체장치.
  8. 제 1 항에 있어서,
    상기 반도체장치는 비디오카메라, 디지탈카메라, 프로젝터, 고글형 표시장치, 차량용 네비게이션시스템, 퍼스날 컴퓨터, 휴대형 정보단말기, 디지탈 비디오디스크재생기, 전자식 게임장치로 구성되는 군에서 선택되는 것을 특징으로 하는반도체장치.
  9. 반도체장치의 제조방법에 있어서,
    절연면상에 반도체층을 형성하는 단계와,
    상기 반도체층에 절연막을 형성하는 단계와,
    제 1 폭을 갖는 제 1 도전층과 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 상기 절연막상에 형성하는 단계와,
    상기 제 1 전극을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 단계와,
    상기 제 2 도전층을 식각하여 상기 제 1 폭을 갖는 상기 제 1 도전층과 제 2 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 단계와,
    상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 저농도불순물영역을 형성하는 단계와,
    상기 제 1 도전층을 식각하여 제 3 폭을 갖는 상기 제 1 도전층과 상기 제 2 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 제 2 폭은 상기 제 1 폭보다 작은 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 9 항에 있어서,
    상기 제 3 폭은 상기 제 1 폭보다 작고, 상기 제 2 폭보다는 큰 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 9 항에 있어서,
    상기 불순물원소는 n형 도전성과 p형 도전성 중 하나를 상기 반도체층에 제공하는 불순물원소인 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 9 항에 있어서, 상기 제 1 도전층의 단부에서의 테이퍼각이 상기 제 1 전극내의 상기 제 2 도전층의 단부에서의 테이퍼각보다 큰 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 9 항에 있어서, 상기 제 1 도전층의 단부에서의 테이퍼각이 상기 제 2 전극내의 상기 제 2 도전층의 단부에서의 테이퍼각보다 작은 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 9 항에 있어서, 상기 제 3 전극내의 상기 제 1 도전층의 단부에서의 테이퍼각이 상기 제 2 전극내의 상기 제 1 도전층의 단부에서의 테이퍼각과 동일한 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 9 항에 있어서,
    상기 제 1 전극을 형성하는 단계는
    상기 절연막상에 제 1 도전막과 제 2 도전막을 적층하는 단계와,
    상기 제 2 도전막에 대해 1차 식각공정을 실시하는 단계와,
    상기 제 1 도전막에 대해 2차 식각공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 9 항에 있어서,
    상기 절연막을 상기 제 3 전극의 형성과 동시에 상기 고농도불순물영역의 일부를 노출시키도록 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 반도체장치의 제조방법에 있어서,
    절연면상에 반도체층을 형성하는 단계와,
    상기 반도체층에 절연막을 형성하는 단계와,
    제 1 폭을 갖는 제 1 도전층과 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 상기 절연막상에 형성하는 단계와,
    상기 제 2 도전층을 식각하여 상기 제 1 폭을 갖는 상기 제 1 도전층과 제 2 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 단계와,
    상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 단계와,
    상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 상기 불순물원소를 상기 제 1 도전층을 통해 주입하여 저농도불순물영역을 형성하는 단계와,
    상기 제 1 도전층을 식각하여 제 3 폭을 갖는 상기 제 1 도전층과 상기 제 2 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 반도체장치의 제조방법에 있어서,
    절연면상에 반도체층을 형성하는 단계와,
    상기 반도체층에 절연막을 형성하는 단계와,
    제 1 폭을 갖는 제 1 도전층과 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 상기 절연막상에 형성하는 단계와,
    상기 제 2 도전층을 식각하여 상기 제 1 폭을 갖는 상기 제 1 도전층과 제 2 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 단계와,
    상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 저농도불순물영역과 고농도불순물영역을 형성하는 단계와,
    상기 제 1 도전층을 식각하여 제 3 폭을 갖는 상기 제 1 도전층과 상기 제 2폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제 18 항에 있어서,
    상기 제 2 폭은 상기 제 1 폭보다 작은 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제 19 항에 있어서,
    상기 제 2 폭은 상기 제 1 폭보다 작은 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제 18 항에 있어서,
    상기 제 3 폭은 상기 제 1 폭보다 작고, 상기 제 2 폭보다는 큰 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제 19 항에 있어서,
    상기 제 3 폭은 상기 제 1 폭보다 작고, 상기 제 2 폭보다는 큰 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제 18 항에 있어서,
    상기 불순물원소는 n형 도전성과 p형 도전성 중 하나를 상기 반도체층에 제공하는 불순물원소인 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제 19 항에 있어서,
    상기 불순물원소는 n형 도전성과 p형 도전성 중 하나를 상기 반도체층에 제공하는 불순물원소인 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제 18 항에 있어서,
    상기 제 1 전극을 형성하는 단계는
    상기 절연막상에 제 1 도전막과 제 2 도전막을 적층하는 단계와,
    상기 제 2 도전막에 대해 1차 식각공정을 실시하는 단계와,
    상기 제 1 도전막에 대해 2차 식각공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제 19 항에 있어서,
    상기 제 1 전극을 형성하는 단계는
    상기 절연막상에 제 1 도전막과 제 2 도전막을 적층하는 단계와,
    상기 제 2 도전막에 대해 1차 식각공정을 실시하는 단계와,
    상기 제 1 도전막에 대해 2차 식각공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  28. 반도체장치의 제조방법에 있어서,
    절연면상에 반도체층을 형성하는 단계와,
    상기 반도체층에 절연막을 형성하는 단계와,
    제 1 도전막과 제 2 도전막을 상기 절연막상에 적층하는 단계와,
    제 1 폭을 갖는 제 2 도전층을 형성하는 단계와,
    상기 제 1 폭을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 단계와,
    상기 제 1 도전층을 식각하여 제 2 폭을 갖는 상기 제 1 도전층과 상기 제 3 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 1 전극을 형성하는 단계와,
    상기 제 2 도전층을 식각하여 제 2 폭을 갖는 상기 제 1 도전층과 제 4 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 2 전극을 형성하는 단계와,
    상기 제 4 폭을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 상기 불순물원소를 상기 제 1 도전층을 통해 주입하여 저농도불순물영역을 형성하는 단계와,
    상기 제 1 도전층을 식각하여 제 5 폭을 갖는 상기 제 1 도전층과 상기 제 4 폭을 갖는 상기 제 2 도전층으로 된 적층구조를 포함하는 제 3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  29. 제 9 항에 있어서, 상기 제 3 전극의 형성 후
    상기 제 3 전극을 덮기 위한 제 1 층간절연막을 형성하는 단계와,
    상기 반도체층내의 상기 불순물원소를 활성화시키기 위한 1차 열처리를 실시하는 단계와,
    상기 제 1 층간절연막을 덮기 위한 제 2 층간절연막을 형성하는 단계와,
    상기 제 2 층간절연막의 형성 후 상기 1차 열처리에서 보다 낮은 온도로 2차 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  30. 제 18 항에 있어서, 상기 제 3 전극의 형성 후
    상기 제 3 전극을 덮기 위한 제 1 층간절연막을 형성하는 단계와,
    상기 반도체층내의 상기 불순물원소를 활성화시키기 위한 1차 열처리를 실시하는 단계와,
    상기 제 1 층간절연막을 덮기 위한 제 2 층간절연막을 형성하는 단계와,
    상기 제 2 층간절연막의 형성 후 상기 1차 열처리에서 보다 낮은 온도로 2차 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  31. 제 19 항에 있어서, 상기 제 3 전극의 형성 후
    상기 제 3 전극을 덮기 위한 제 1 층간절연막을 형성하는 단계와,
    상기 반도체층내의 상기 불순물원소를 활성화시키기 위한 1차 열처리를 실시하는 단계와,
    상기 제 1 층간절연막을 덮기 위한 제 2 층간절연막을 형성하는 단계와,
    상기 제 2 층간절연막의 형성 후 상기 1차 열처리에서 보다 낮은 온도로 2차 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  32. 제 28 항에 있어서, 상기 제 3 전극의 형성 후
    상기 제 3 전극을 덮기 위한 제 1 층간절연막을 형성하는 단계와,
    상기 반도체층내의 상기 불순물원소를 활성화시키기 위한 1차 열처리를 실시하는 단계와,
    상기 제 1 층간절연막을 덮기 위한 제 2 층간절연막을 형성하는 단계와,
    상기 제 2 층간절연막의 형성 후 상기 1차 열처리에서 보다 낮은 온도로 2차 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  33. 반도체장치의 제조방법에 있어서,
    절연면상에 반도체층을 형성하는 단계와,
    상기 반도체층에 절연막을 형성하는 단계와,
    제 1 도전막과 제 2 도전막을 상기 절연막상에 적층하는 단계와,
    제 1 폭을 갖는 제 2 도전층을 형성하는 단계와,
    상기 제 1 폭을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 불순물원소를 주입하여 고농도불순물영역을 형성하는 단계와,
    상기 제 2 도전층을 식각하여 제 2 폭을 갖는 상기 제 2 도전층을 형성하는단계와,
    상기 제 2 폭을 갖는 상기 제 2 도전층을 마스크로서 사용하여 상기 반도체층에 상기 불순물원소를 상기 제 1 도전층을 통해 주입하여 저농도불순물영역을 형성하는 단계와,
    상기 제 1 도전층을 식각하여 제 3 폭을 갖는 상기 제 1 도전층과 상기 제 2 폭을 갖는 상기 제 2 도전층의 적층구조를 포함하는 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  34. 제 33 항에 있어서, 상기 제 3 전극의 형성 후
    상기 제 3 전극을 덮기 위한 제 1 층간절연막을 형성하는 단계와,
    상기 반도체층내의 상기 불순물원소를 활성화시키기 위한 1차 열처리를 실시하는 단계와,
    상기 제 1 층간절연막을 덮기 위한 제 2 층간절연막을 형성하는 단계와,
    상기 1차 열처리에서 보다 낮은 온도로 2차 열처리를 실시하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  35. 제 9 항에 있어서,
    상기 반도체장치는 비디오카메라, 디지탈카메라, 프로젝터, 고글형 표시장치, 차량용 네비게이션시스템, 퍼스날 컴퓨터, 휴대형 정보단말기, 디지탈 비디오디스크재생기, 전자식 게임장치로 구성되는 군에서 선택되는 것을 특징으로 하는반도체장치의 제조방법.
  36. 제 18 항에 있어서,
    상기 반도체장치는 비디오카메라, 디지탈카메라, 프로젝터, 고글형 표시장치, 차량용 네비게이션시스템, 퍼스날 컴퓨터, 휴대형 정보단말기, 디지탈 비디오디스크재생기, 전자식 게임장치로 구성되는 군에서 선택되는 것을 특징으로 하는 반도체장치의 제조방법.
  37. 제 19 항에 있어서,
    상기 반도체장치는 비디오카메라, 디지탈카메라, 프로젝터, 고글형 표시장치, 차량용 네비게이션시스템, 퍼스날 컴퓨터, 휴대형 정보단말기, 디지탈 비디오디스크재생기, 전자식 게임장치로 구성되는 군에서 선택되는 것을 특징으로 하는 반도체장치의 제조방법.
  38. 제 28 항에 있어서,
    상기 반도체장치는 비디오카메라, 디지탈카메라, 프로젝터, 고글형 표시장치, 차량용 네비게이션시스템, 퍼스날 컴퓨터, 휴대형 정보단말기, 디지탈 비디오디스크재생기, 전자식 게임장치로 구성되는 군에서 선택되는 것을 특징으로 하는 반도체장치의 제조방법.
  39. 제 33 항에 있어서,
    상기 반도체장치는 비디오카메라, 디지탈카메라, 프로젝터, 고글형 표시장치, 차량용 네비게이션시스템, 퍼스날 컴퓨터, 휴대형 정보단말기, 디지탈 비디오디스크재생기, 전자식 게임장치로 구성되는 군에서 선택되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020010025977A 2000-05-12 2001-05-12 반도체장치 및 그의 제작방법 KR100803231B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000140695 2000-05-12
JP2000-140695 2000-05-12
JP2000-159251 2000-05-29
JP2000159251 2000-05-29

Publications (2)

Publication Number Publication Date
KR20010104295A true KR20010104295A (ko) 2001-11-24
KR100803231B1 KR100803231B1 (ko) 2008-02-14

Family

ID=26591810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010025977A KR100803231B1 (ko) 2000-05-12 2001-05-12 반도체장치 및 그의 제작방법

Country Status (5)

Country Link
US (3) US7151015B2 (ko)
KR (1) KR100803231B1 (ko)
MY (1) MY138802A (ko)
SG (1) SG112805A1 (ko)
TW (2) TWI286338B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504537B1 (ko) * 2002-04-17 2005-08-01 엘지.필립스 엘시디 주식회사 박막 트랜지스터의 제조 방법

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226798B2 (en) * 1999-07-19 2007-06-05 United Microelectronics Corp. Fabrication method for a multi-layered thin film protective layer
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
WO2001020685A1 (en) * 1999-09-16 2001-03-22 Matsushita Electric Industrial Co., Ltd. Thin-film transistor and method for producing the same
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
US6503833B1 (en) * 2000-11-15 2003-01-07 International Business Machines Corporation Self-aligned silicide (salicide) process for strained silicon MOSFET ON SiGe and structure formed thereby
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US6828584B2 (en) * 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3969698B2 (ja) * 2001-05-21 2007-09-05 株式会社半導体エネルギー研究所 発光装置の作製方法
US20020197393A1 (en) * 2001-06-08 2002-12-26 Hideaki Kuwabara Process of manufacturing luminescent device
JP4869509B2 (ja) 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003045874A (ja) * 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP4256087B2 (ja) * 2001-09-27 2009-04-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI285515B (en) * 2002-02-22 2007-08-11 Semiconductor Energy Lab Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
JP2003264292A (ja) * 2002-03-11 2003-09-19 Fujitsu Display Technologies Corp シミュレーション方法
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4663963B2 (ja) 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100499035C (zh) * 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
US6886330B1 (en) * 2003-11-19 2005-05-03 General Motors Corporation Hydroformed torque converter fluid coupling member
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
JP4579012B2 (ja) * 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4680850B2 (ja) * 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP5111802B2 (ja) * 2006-07-20 2013-01-09 三菱電機株式会社 薄膜トランジスタ基板、及びその製造方法
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7994000B2 (en) 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100884477B1 (ko) * 2007-08-08 2009-02-20 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
KR102400984B1 (ko) 2008-11-28 2022-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
JP2011100831A (ja) * 2009-11-05 2011-05-19 Sony Corp 半導体装置及び半導体装置を用いた表示装置
KR101084278B1 (ko) * 2009-11-05 2011-11-16 삼성모바일디스플레이주식회사 표시장치 및 표시장치의 제조방법
CN113540253A (zh) 2010-02-26 2021-10-22 株式会社半导体能源研究所 制造半导体装置的方法
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5709505B2 (ja) * 2010-12-15 2015-04-30 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体
US8766361B2 (en) * 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9171733B2 (en) 2011-01-25 2015-10-27 The Board Of Trustees Of The University Of Illinois Method of selectively etching a three-dimensional structure
JP5655646B2 (ja) * 2011-03-11 2015-01-21 Tdk株式会社 スピン素子及びこれを用いた磁気センサ及びスピンｆｅｔ
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US10861978B2 (en) * 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
TWI666623B (zh) 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
WO2016145333A1 (en) 2015-03-12 2016-09-15 Stephen Edwards Method and system for creation and delivery of dynamic communications
US10310334B2 (en) 2015-06-16 2019-06-04 Sharp Kabushiki Kaisha Display device and method of producing display device
JP2017041596A (ja) * 2015-08-21 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、半導体装置および電子機器
CN108807422B (zh) * 2018-06-12 2020-08-04 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
US11532697B2 (en) * 2019-10-16 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233109A (en) * 1976-01-16 1980-11-11 Zaidan Hojin Handotai Kenkyu Shinkokai Dry etching method
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
US4735913A (en) 1986-05-06 1988-04-05 Bell Communications Research, Inc. Self-aligned fabrication process for GaAs MESFET devices
US4885074A (en) 1987-02-24 1989-12-05 International Business Machines Corporation Plasma reactor having segmented electrodes
US4963504A (en) 1987-11-23 1990-10-16 Xerox Corporation Method for fabricating double implanted LDD transistor self-aligned with gate
US5272100A (en) 1988-09-08 1993-12-21 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode and manufacturing method therefor
JP2624797B2 (ja) * 1988-09-20 1997-06-25 株式会社日立製作所 アクティブマトリクス基板の製造方法
DE69109366T2 (de) 1990-05-31 1995-10-19 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
JPH0475351A (ja) 1990-07-17 1992-03-10 Mitsubishi Electric Corp 化合物半導体装置の製造方法
US5302240A (en) 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5185058A (en) 1991-01-29 1993-02-09 Micron Technology, Inc. Process for etching semiconductor devices
FR2680276B1 (fr) 1991-08-05 1997-04-25 Matra Mhs Procede de controle du profil de gravure d'une couche d'un circuit integre.
US5182619A (en) 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
US5576858A (en) * 1991-10-14 1996-11-19 Hosiden Corporation Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side
JPH05218210A (ja) * 1992-02-03 1993-08-27 Kawasaki Steel Corp 半導体装置およびその製造方法
ATE180578T1 (de) 1992-03-13 1999-06-15 Kopin Corp Am kopf getragene anzeigevorrichtung
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
DE69326123T2 (de) 1992-06-24 1999-12-23 Seiko Epson Corp Dünnfilmtransistor und verfahren zur herstellung eines dünnfilmtransistors
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5583067A (en) 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US5581092A (en) 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3285438B2 (ja) * 1993-10-29 2002-05-27 三菱電機株式会社 半導体記憶装置
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR100275717B1 (ko) 1993-12-28 2000-12-15 윤종용 다결정 실리콘 박막 트랜지스터 제조 방법
KR950021242A (ko) * 1993-12-28 1995-07-26 김광호 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
US5528082A (en) 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature
DE19500380C2 (de) 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH07321328A (ja) 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
US5491099A (en) 1994-08-29 1996-02-13 United Microelectronics Corporation Method of making silicided LDD with recess in semiconductor substrate
EP0982772B1 (en) * 1994-11-30 2003-06-25 Micron Technology, Inc. A semiconductor non-planar storage capacitor
US5716534A (en) * 1994-12-05 1998-02-10 Tokyo Electron Limited Plasma processing method and plasma etching method
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
US6042686A (en) * 1995-06-30 2000-03-28 Lam Research Corporation Power segmented electrode
JP3535615B2 (ja) * 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
JP2990046B2 (ja) * 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
US5612234A (en) 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
JP2996159B2 (ja) * 1995-10-26 1999-12-27 ヤマハ株式会社 ドライエッチング方法
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR0186206B1 (ko) 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
KR100206876B1 (ko) * 1995-12-28 1999-07-01 구본준 모스전계효과트랜지스터 제조방법
JP3472401B2 (ja) * 1996-01-17 2003-12-02 三菱電機株式会社 半導体装置の製造方法
US5605854A (en) 1996-02-20 1997-02-25 Taiwan Semiconductor Manufacturing Company Ltd. Integrated Ti-W polycide for deep submicron processing
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR970064327A (ko) 1996-02-27 1997-09-12 모리시다 요이치 고주파 전력 인가장치, 플라즈마 발생장치, 플라즈마 처리장치, 고주파 전력 인가방법, 플라즈마 발생방법 및 플라즈마 처리방법
JP3208079B2 (ja) 1996-02-27 2001-09-10 松下電器産業株式会社 高周波電力印加装置及びプラズマ処理装置
US5824606A (en) * 1996-03-29 1998-10-20 Lam Research Corporation Methods and apparatuses for controlling phase difference in plasma processing systems
JP3222380B2 (ja) 1996-04-25 2001-10-29 シャープ株式会社 電界効果トランジスタ、および、ｃｍｏｓトランジスタ
JPH101998A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd 衛生洗浄装置
TW324856B (en) 1996-08-27 1998-01-11 Vanguard Int Semiconduct Corp Manufacturing method of micro device and integrated circuit with high packing density
KR100241287B1 (ko) 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JP3305961B2 (ja) 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法
US5923999A (en) 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
JP3525316B2 (ja) 1996-11-12 2004-05-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6130106A (en) * 1996-11-14 2000-10-10 Micron Technology, Inc. Method for limiting emission current in field emission devices
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JPH10163501A (ja) 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
KR19980041087A (ko) * 1996-11-30 1998-08-17 엄길용 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
JP4356117B2 (ja) * 1997-01-29 2009-11-04 財団法人国際科学振興財団 プラズマ装置
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
TW329057B (en) 1997-03-26 1998-04-01 United Microelectronics Corp The manufacturing method for ROM device of Si-controlling rectifier structure
JP3871764B2 (ja) 1997-03-26 2007-01-24 株式会社半導体エネルギー研究所 反射型の表示装置
TW376547B (en) 1997-03-27 1999-12-11 Matsushita Electric Ind Co Ltd Method and apparatus for plasma processing
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
TW381187B (en) * 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
US5986305A (en) 1998-03-30 1999-11-16 Texas Instruments - Acer Incorporated Semiconductor device with an inverse-T gate lightly-doped drain structure
US5917199A (en) 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US6246524B1 (en) * 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP3883706B2 (ja) 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6071762A (en) * 1998-11-16 2000-06-06 Industrial Technology Research Institute Process to manufacture LDD TFT
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4230029B2 (ja) * 1998-12-02 2009-02-25 東京エレクトロン株式会社 プラズマ処理装置およびエッチング方法
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6259138B1 (en) 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6556702B1 (en) * 1999-01-06 2003-04-29 Applied Materials, Inc. Method and apparatus that determines charged particle beam shape codes
US6259106B1 (en) * 1999-01-06 2001-07-10 Etec Systems, Inc. Apparatus and method for controlling a beam shape
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6534826B2 (en) * 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US6431112B1 (en) * 1999-06-15 2002-08-13 Tokyo Electron Limited Apparatus and method for plasma processing of a substrate utilizing an electrostatic chuck
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6690437B2 (en) * 2000-04-18 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6489222B2 (en) 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
DE20020387U1 (de) * 2000-12-01 2001-03-01 Sunhing Millennium Ltd Ablageeinrichtung für CD-Kassetten
DE10061720A1 (de) * 2000-12-12 2002-06-13 Philips Corp Intellectual Pty Plasmabildschirm mit Leuchtstoffschicht
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504537B1 (ko) * 2002-04-17 2005-08-01 엘지.필립스 엘시디 주식회사 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
US8470647B2 (en) 2013-06-25
US20010041392A1 (en) 2001-11-15
MY138802A (en) 2009-07-31
TWI224806B (en) 2004-12-01
US20070111424A1 (en) 2007-05-17
KR100803231B1 (ko) 2008-02-14
US7151015B2 (en) 2006-12-19
US20040195590A1 (en) 2004-10-07
TWI286338B (en) 2007-09-01
SG112805A1 (en) 2005-07-28
US7161177B2 (en) 2007-01-09

Similar Documents

Publication Publication Date Title
KR100803231B1 (ko) 반도체장치 및 그의 제작방법
KR100793044B1 (ko) 반도체 장치 제조방법
US7498212B2 (en) Laser annealing method and semiconductor device fabricating method
JP4831885B2 (ja) 半導体装置の作製方法
US7605029B2 (en) Method of manufacturing semiconductor device
US7538011B2 (en) Method of manufacturing a semiconductor device
US7459354B2 (en) Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
US7491655B2 (en) Semiconductor device and method of fabricating the same
JP4869509B2 (ja) 半導体装置の作製方法
US20020053674A1 (en) Electro-optical device and method of manufacturing the same
KR20020070826A (ko) 반도체 장치의 제작방법
JP5046439B2 (ja) 半導体装置の作製方法
JP4845309B2 (ja) レーザアニール方法及び半導体装置の作製方法
JP4064075B2 (ja) 半導体装置の作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP4954387B2 (ja) 半導体装置の作製方法
JP4968996B2 (ja) 半導体装置の作製方法
JP4968982B2 (ja) 半導体装置の作製方法
JP4677546B2 (ja) 半導体装置の作製方法
JP2002118074A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 13