KR101994632B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101994632B1
KR101994632B1 KR1020187015810A KR20187015810A KR101994632B1 KR 101994632 B1 KR101994632 B1 KR 101994632B1 KR 1020187015810 A KR1020187015810 A KR 1020187015810A KR 20187015810 A KR20187015810 A KR 20187015810A KR 101994632 B1 KR101994632 B1 KR 101994632B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
transistor
semiconductor layer
electrode
source
Prior art date
Application number
KR1020187015810A
Other languages
English (en)
Other versions
KR20180066266A (ko
Inventor
순페이 야마자키
준 고야마
기요시 가토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180066266A publication Critical patent/KR20180066266A/ko
Application granted granted Critical
Publication of KR101994632B1 publication Critical patent/KR101994632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L27/108—
    • H01L27/10873—
    • H01L27/1108—
    • H01L27/11517—
    • H01L27/11521—
    • H01L27/1156—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

발명의 일 형태는 데이터 저장 시간에 전력이 공급되지 않을 때에도 저장된 데이터가 저장되고, 또한, 기록 회수에도 제한이 없는 반도체 장치를 제공하는 것을 목적으로 한다. 반도체 장치는 제 1 소스 전극 및 제 1 드레인 전극; 산화물 반도체가 사용되고 상기 제 1 소스 전극 및 상기 제 1 드레인 전극이 전기적으로 접속된 제 1 채널 형성 영역; 상기 제 1 채널 형성 영역 위의 제 1 게이트 절연층; 및 상기 제 1 게이트 절연층 위의 제 1 게이트 전극을 포함하는, 제 1 트랜지스터를 포함한다. 상기 제 1 트랜지스터의 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 하나와 용량 소자의 한 전극은 서로 전기적으로 접속된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자를 이용한 반도체 장치 및 상기 반도체 장치의 제작 방법에 관한 것이다.
반도체 소자를 이용한 메모리 장치는 전력의 공급이 정지될 때 저장된 데이터를 손실하는 휘발성 메모리 장치와 전력이 공급되지 않을 때에도 저장된 데이터를 저장하는 비휘발성 메모리 장치의 두 카테고리로 대별된다.
휘발성 메모리 장치의 대표적인 예는 DRAM(Dynamic Random Access Memory)이다. DRAM은 메모리 소자에 포함된 트랜지스터가 선택되고 커패시터에 전하를 축적하는 방식으로 데이터를 저장한다.
상기의 원리에 기초하여 DRAM으로부터 데이터가 판독될 때, 커패시터의 전하가 손실되어, 데이터가 판독될 때마다 다른 기록 동작이 필요하다. 또한, 메모리 소자에 포함된 트랜지스터는 리크 전류를 갖고, 트랜지스터가 선택되지 않을 때라도 용량 소자로/로부터 전하가 유출 또는 유입되어, 데이터의 저장 기간이 짧다. 이 때문에, 소정의 주기로 다른 기록 동작(리프레쉬 동작)이 필요하고, 소비 전력을 충분하게 저감하는 것은 곤란하다. 또한, 전력 공급이 중지할 때 저장된 데이터가 손실되기 때문에, 장기간의 데이터 저장을 위해 자성재료나 광학재료를 이용한 별도의 메모리 장치가 필요하다.
휘발성 메모리 장치의 다른 예는 SRAM(Static Random Access Memory)이다. SRAM은 플립플롭과 같은 회로를 사용해서 저장된 데이터를 저장하여 리프레쉬 동작이 필요하지 않다. 이는 SRAM이 DRAM에 대해 장점을 갖는 것을 의미한다. 그러나, 플립플롭과 같은 회로를 사용하기 때문에, 저장 용량 당 단가가 증가된다. 또한, DRAM에서와 같이, SRAM에 저장된 데이터는 전력의 공급이 중단될 때 손실된다.
비휘발성 메모리 장치의 대표적인 예는 플래시 메모리가 있다. 플래시 메모리는 트랜지스터의 게이트 전극과 채널 형성 영역의 사이에 플로팅 게이트를 가지고, 상기 플로팅 게이트에 전하를 유지시킴으로써 데이터를 저장한다. 따라서, 데이터의 저장 시간은 지극히 길고(거의 영구적) 휘발성 메모리 장치에서 필요한 리프레쉬 동작이 필요하지 않다는 이점을 갖는다(예를 들면, 특허문헌 1 참조).
그러나, 기록 시 흐르는 터널 전류에 의해 메모리 소자에 포함된 게이트 절연층이 열화되어, 미리 결정된 회수의 기록 동작 후 메모리 소자가 기능을 정지한다. 이 문제의 영향을 완화하기 위해서, 예를 들면, 메모리 소자의 기록 동작의 회수를 균일화하는 방법이 채용된다. 그러나, 이 방법을 실현하기 위해서 부가적으로 복잡한 주변 회로가 필요하게 된다. 그리고, 이러한 방법을 채용해도 근본적인 수명의 문제가 해소되는 것은 아니다. 즉, 플래시 메모리는 데이터가 빈번하게 재기록되는 애플리케이션에는 적절하지 않다.
또한, 플로팅 게이트에 전하를 유지하거나 전하를 제거하기 위해서 고전압이 필요하고, 고전압을 생성하기 위한 회로도 필요하다. 또한, 전하의 유지 또는 제거를 위해 비교적 긴 시간이 걸리고, 고속의 기록 및 소거가 용이하지 않다는 문제도 있다.
일본 공개특허공보 No.S57-105889호
상기의 문제를 감안하여, 개시하는 발명의 일 형태는 데이터 저장 시간에 전력이 공급되지 않을 때에도 저장된 데이터가 저장되고, 또한, 기록 회수에도 제한이 없는 반도체 장치를 제공하는 것을 목적으로 한다.
개시하는 발명에서는, 고순도화된 산화물 반도체를 사용해서 반도체 장치가 형성된다. 고순도화된 산화물 반도체를 사용해서 형성된 트랜지스터는 리크 전류가 지극히 작기 때문에 장시간 동안 데이터를 저장할 수 있다.
개시하는 발명의 일 형태에 따라, 제 1 소스 전극 및 제 1 드레인 전극, 산화물 반도체 재료를 사용하고 상기 제 1 소스 전극 및 상기 제 1 드레인 전극에 전기적으로 접속된 제 1 채널 형성 영역, 상기 제 1 채널 형성 영역 위의 제 1 게이트 절연층, 및 상기 제 1 게이트 절연층 위의 제 1 게이트 전극을 포함하는 제 1 트랜지스터; 및 용량 소자를 포함하는 반도체 장치이다. 상기 제 1 트랜지스터의 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 하나와 상기 용량 소자의 하나의 전극은 서로 전기적으로 접속된다.
또한, 상기 구성에 있어서, 상기 용량 소자는 상기 제 1 소스 전극 또는 상기 제 1 드레인 전극, 상기 제 1 게이트 절연층, 및 상기 제 1 게이트 절연층 위의 상기 용량 소자를 위한 전극을 포함할 수 있다.
상기 구성에 있어서, 상기 반도체 장치는: 제 2 소스 전극 및 제 2 드레인 전극, 상기 제 2 소스 전극 및 상기 제 2 드레인 전극에 전기적으로 접속되고, 산화물 반도체 재료를 사용하는 제 2 채널 형성 영역, 상기 제 2 채널 형성 영역 위의 제 2 게이트 절연층과, 상기 제 2 게이트 절연층 위의 제 2 게이트 전극을 포함하는 제 2 트랜지스터; 소스선; 비트선; 워드선; 제 1 신호선; 제 2 신호선을 더 포함한다. 상기 제 2 게이트 전극과 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 하나와 상기 용량 소자의 하나의 전극은 서로 전기적으로 접속된다. 상기 소스선과 상기 제 2 소스 전극은 서로 전기적으로 접속된다. 상기 비트선과 상기 제 2 드레인 전극은 서로 전기적으로 접속된다. 상기 제 1 신호선과 상기 제 1 소스 전극 및 상기 제 1 드레인 전극의 다른 전극은 서로 전기적으로 접속된다. 상기 제 2 신호선과 상기 제 1 게이트 전극은 서로 전기적으로 접속된다. 상기 워드선과 상기 용량 소자의 다른 전극은 서로 전기적으로 접속된다.
또한, 본 명세서 등에 있어서 "위"나 "아래"의 용어는, 구성요소의 위치 관계가 "바로 위" 또는 "바로 아래"인 것을 한정하는 것이 아니다. 예를 들면, "게이트 절연층 위의 게이트 전극"이라는 표현은 게이트 절연층과 게이트 전극과의 사이에 다른 구성요소를 포함하는 것을 배제하지 않는다. 또한, "위" 및 "아래"의 용어는 설명의 편의 때문에 사용하는 표현에 지나지 않고, 달리 언급할 경우를 제외하고, 그 역도 포함한다.
또한, 본 명세서 등에 있어서 "전극"이나 "배선"의 용어는 구성요소의 기능을 한정하는 것이 아니다. 예를 들면, "전극"은 "배선"의 일부로서 사용할 수 있고, 그 반대도 같다. 또한, "전극"이나 "배선"의 용어는 복수의 "전극"이나 "배선"이 집적되어 형성된 경우 등도 포함한다.
또한, "소스" 및 "드레인"의 기능은 다른 극성의 트랜지스터를 채용할 경우나, 회로 동작에 있어서 전류의 방향이 변화될 경우 등에는 서로 교체될 수 있다. 이 때문에, 본 명세서 등에 있어서는, "소스" 및 "드레인"의 용어는 서로 교체될 수 있다.
또한, 본 명세서 등에 있어서, "전기적으로 접속"에는 "어떠한 전기적 작용을 가지는 것"을 통해 접속된 경우가 포함된다. 여기에서, "어떠한 전기적 작용을 가지는 것"은 상기 대상을 통해 접속된 구성요소들 간에서 전기 신호의 송수신을 가능하게 하는 것이면 특히 제한되지 않는다.
예를 들면, "어떠한 전기적 작용을 가지는 것"에는 전극이나 배선을 비롯해 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 그 밖의 각종 기능을 가지는 소자 등이 포함된다.
본 발명의 일 형태에서는 산화물 반도체를 사용한 트랜지스터를 포함하는 반도체 장치를 제공한다. 산화물 반도체를 사용한 트랜지스터의 오프 전류는 지극히 낮기 때문에, 상기 트랜지스터를 사용함으로써 저장된 데이터가 지극히 장시간 동안 저장될 수 있다. 즉, 리프레시 동작이 불필요해지거나 리프레시 동작의 빈도가 지극히 낮아 전력 소비가 상당히 감소된다. 또한, 저장된 데이터는 전력이 공급되지 않아도 장시간 동안 저장될 수 있다.
또한, 개시하는 발명에 따른 반도체 장치에서는 데이터의 기록에 높은 전압을 필요로 하지 않고, 소자의 열화의 문제도 없다. 예를 들면, 종래의 비휘발성 메모리와 같이, 플로팅 게이트로의 전자의 주입이나, 플로팅 게이트로부터의 전자의 추출을 행할 필요가 없기 때문에 게이트 절연층의 열화가 일어나지 않는다. 즉, 개시하는 발명의 일 형태에 따른 반도체 장치에서는, 종래의 비휘발성 메모리에서 문제가 되는 기록 회수에 제한이 없고, 신뢰성이 비약적으로 향상한다. 또한, 트랜지스터의 온 상태, 오프 상태에 따라서, 데이터의 기록이 이루어지기 때문에, 고속 동작도 용이하게 실현할 수 있다. 또한, 데이터를 소거하기 위한 동작이 필요하지 않다는 장점도 있다.
상기와 같이, 본 발명의 일 실시형태에 따라, 전력이 공급되지 않아도 저장된 데이터가 저장되고 기록 회수에 제한이 없는 반도체 장치가 제공된다.
도 1a 내지 도 1d는 각각 반도체 장치를 도시하는 단면도.
도 2a1, 도 2a2, 및 도 2b는 반도체 장치의 회로도.
도 3a 내지 도 3e는 반도체 장치의 제작 공정에 관계되는 단면도.
도 4a 내지 도 4e는 반도체 장치의 제작 공정에 관계되는 단면도.
도 5a 내지 도 5e는 반도체 장치의 제작 공정에 관계되는 단면도.
도 6a 내지 도 6e는 반도체 장치의 제작 공정에 관계되는 단면도.
도 7a 및 도 7b는 반도체 장치의 회로도.
도 8a 내지 도 8c는 반도체 장치의 회로도.
도 9a 및 도 9b는 반도체 장치의 회로도.
도 10a 내지 도 10f는 반도체 장치를 사용한 전자 기기를 설명하기 위한 도면.
도 11은 메모리 윈도우 폭의 조사 결과를 도시한 도면.
본 발명의 실시형태의 일례에 대해서, 도면을 사용해서 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다는 것을 주의한다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다.
또한, 도면 등에 있어서 나타내는 각 구성의 위치, 크기, 범위 등은 이해의 용이함을 위해 실제의 위치, 크기, 범위 등을 의미하지 않을 경우가 있다는 것을 주의한다. 이 때문에, 개시하는 발명은 반드시, 도면 등에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한, 본 명세서 등에 있어서의 "제 1", "제 2", "제 3"과 같은 서수는 구성요소의 혼동을 피하기 위해서 첨부하는 것이며, 수적으로 한정하는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 개시하는 발명의 일 형태에 관계되는 반도체 장치의 구성 및 제작 방법에 대해서, 도 1a 내지 도 1d 및 도 2a1, 도 2a2, 및 도 2b를 참조해서 설명한다. 또한, 회로도에 있어서는, 산화물 반도체를 사용한 트랜지스터인 것을 나타내기 위해, OS의 부호를 첨부할 경우가 있다.
도 1a 내지 도 1d는 각각 반도체 장치의 구성의 일례를 도시한다. 도 1a 내지 도 1d는 각각 반도체 장치의 단면도를 도시한다. 도 1a 내지 도 1d에 도시된 반도체 장치는 각각 산화물 반도체를 사용한 트랜지스터(162) 및 용량 소자(164)를 포함한다.
또한, 상기 트랜지스터는 모두 n-채널형 트랜지스터인 것으로서 설명하지만, p-채널형 트랜지스터를 사용할 수 있는 것은 말할 필요도 없다. 또한, 개시하는 발명의 기술적인 본질은 데이터를 저장하기 위해서 산화물 반도체를 트랜지스터(162)에 사용하는 점에 있기 때문에, 반도체 장치의 구체적인 구성을 여기에서 나타내는 것에 한정할 필요는 없다.
도 1a의 트랜지스터(162)는 기판(200) 위에 절연층(138)을 개재하여 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b), 상기 소스 또는 드레인 전극(142a) 및 상기 소스 또는 드레인 전극(142b)에 전기적으로 접속되어 있는 산화물 반도체층(144), 상기 소스 또는 드레인 전극(142a), 상기 소스 또는 드레인 전극(142b), 및 상기 산화물 반도체층(144)을 덮는 게이트 절연층(146), 및 상기 게이트 절연층(146) 위에 상기 산화물 반도체층(144)과 중첩하도록 제공된 게이트 전극(148a)을 가진다.
여기에서, 상기 산화물 반도체층(144)은 수소와 같은 불순물을 충분하게 제거함으로써 또는 충분한 산소를 공급함으로써 고순도화된 산화물 반도체층인 것이 바람직하다. 구체적으로는, 상기 산화물 반도체층(144)의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 5×1018atoms/㎤ 이하, 보다 바람직하게는 5×1017atoms/㎤ 이하로 한다. 상기 산화물 반도체층(144)의 수소 농도는 2차 이온질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 측정된다는 것을 주의한다. 수소의 농도를 충분하게 저감함으로써 고순도화되고, 충분한 산소의 공급에 의해 산소 결핍에 기인하는 에너지 갭의 결함 준위가 저감된 상기 산화물 반도체층(144)에서는, 캐리어 농도가 1×1012/㎤ 미만, 바람직하게는 1×1011/㎤ 미만, 보다 바람직하게는 1.45×1010/㎤ 미만이다. 예를 들면, 실온에서의 오프 전류 밀도(오프 전류를 트랜지스터의 채널 폭으로 나눈 값)는 10zA/㎛ 내지 100zA/㎛(1zA(젭토암페어)는 1×10-21A) 정도가 된다. 이렇게, i형(진성) 산화물 반도체 또는 실질적으로 i형 산화물 반도체로 된 산화물 반도체를 사용함으로써 지극히 우수한 오프 전류 특성의 트랜지스터(162)를 수득할 수 있다.
도 1a의 상기 트랜지스터(162)는 상기 산화물 반도체층(144)이 섬 형상으로 가공되지 않기 때문에, 패터닝을 위한 에칭에 의한 상기 산화물 반도체층(144)의 오염을 방지할 수 있다는 것을 주의한다.
상기 용량 소자(164)는 상기 소스 또는 드레인 전극(142a), 상기 산화물 반도체층(144), 상기 게이트 절연층(146) 및 상기 전극(148b)을 포함한다. 즉, 상기 소스 또는 드레인 전극(142a)은 상기 용량 소자(164)의 한 전극으로서 기능하고, 상기 전극(148b)은 상기 용량 소자(164)의 다른 전극으로서 기능하게 된다.
도 1a에 도시된 상기 용량 소자(164)에서 상기 산화물 반도체층(144)과 상기 게이트 절연층(146)을 적층함으로써, 상기 소스 또는 드레인 전극(142a)과 상기 전극(148b) 사이의 절연성을 충분하게 확보할 수 있다는 것을 주의한다.
상기 트랜지스터(162) 및 상기 용량 소자(164)에 있어서, 상기 소스 또는 드레인 전극(142a), 상기 소스 또는 드레인 전극(142b), 및 절연층(143)의 단부는 테이퍼 형상인 것이 바람직하다. 여기에서, 테이퍼 각은 예를 들면, 30° 이상 60° 이하로 한다는 것을 주의한다. "테이퍼 각"은 테이퍼 형상을 가지는 층(예를 들면, 상기 소스 또는 드레인 전극(142a))을 그 단면(기판의 표면과 직교하는 면)에 수직한 방향에서 관찰했을 때, 상기 층의 측면과 저면에 의해 형성된 경사각을 나타낸다. 상기 소스 또는 드레인 전극(142a) 및 상기 소스 또는 드레인 전극(142b)의 단부를 테이퍼 형상으로 함으로써, 상기 산화물 반도체층(144)의 피복성이 향상되고 절단을 방지할 수 있다.
또한, 상기 트랜지스터(162) 및 상기 용량 소자(164) 위에는 층간 절연층(150)이 설치되어 있고, 상기 층간 절연층(150) 위에 층간 절연층(152)이 제공된다.
도 1b에 도시된 트랜지스터 및 용량 소자는 도 1a에 도시된 트랜지스터 및 용량 소자의 변형 예이다.
도 1b에 도시된 구성과 도 1a에 도시된 구성과의 차이는 도 1b는 산화물 반도체층이 섬 형상을 갖도록 형성된 점에 있다. 즉, 도 1a에 도시된 구성에서는, 산화물 반도체층(144)이 절연층(138), 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)의 전체를 덮는 반면, 도 1b에 도시된 구성에서는, 섬 형상의 산화물 반도체층(144)이 절연층(138), 상기 소스 또는 드레인 전극(142a) 및 상기 소스 또는 드레인 전극(142b)의 일부를 덮는다. 여기에서, 섬 형상의 산화물 반도체층(144)의 단부는 테이퍼 형상인 것이 바람직하다. 테이퍼 각은 예를 들면, 30° 이상 60° 이하로 하는 것이 바람직하다.
또한, 용량 소자(164)에 있어서, 산화물 반도체층(144)과 게이트 절연층(146)을 적층시킴으로써, 상기 소스 또는 드레인 전극(142a)과 상기 전극(148b) 사이의 절연성을 충분하게 확보할 수 있다.
도 1c에 도시된 트랜지스터 및 용량 소자는 도 1a에 도시된 트랜지스터 및 용량 소자의 다른 변형 예이다.
도 1c에 도시된 구성과 도 1a에 나타내는 구성과의 차이는, 도 1c는 절연층(143)이 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b) 위에 형성되어 있다는 점이다. 또한, 산화물 반도체층(144)이 절연층(143), 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)을 덮도록 형성되어 있다는 점이다. 또한, 도 1c에 도시된 구성에서, 산화물 반도체층(144)은 절연층(143)에 형성된 개구를 통해 소스 또는 드레인 전극(142a)에 접해서 제공된다.
절연층(143)이 제공될 때, 게이트 전극과 소스 전극 및 게이트 전극과 드레인 전극의 사이에 형성되는 용량이 저감되어, 트랜지스터의 고속 동작을 실현할 수 있다.
도 1d에 도시된 트랜지스터 및 용량 소자는 도 1b 및 도 1c에 도시된 트랜지스터 및 용량 소자와 일부 다른 구성이다.
도 1d에 도시된 구성과 도 1b에 도시된 구성의 차이는, 도 1d는 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b) 위에 절연층(143)이 형성되어 있다는 점이다. 또한, 산화물 반도체층(144)이 절연층(143), 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)을 덮도록 형성되어 있다는 점이다. 또한, 도 1d에 도시된 구성과 도 1c에 도시된 구성의 차이는, 도 1d는 섬 형상을 갖도록 형성된 산화물 반도체층(144)을 포함한다는 점이다. 상기 구성에 의해, 도 1b의 구성으로 획득되는 효과와 도 1c의 구성으로 획득되는 효과를 모두 수득할 수 있다.
<반도체 장치의 회로 구성 및 동작>
다음에, 상기 반도체 장치의 회로 구성의 예 및 그 동작에 관하여 설명한다. 도 2a1, 도 2a2, 및 도 2b는 도 1a, 도 1b, 도 1c 또는 도 1d에 도시된 반도체 장치를 사용한 회로 구성의 예이다.
도 2a1에 도시된 반도체 장치에 있어서, 제 1 배선(소스선이라고도 부르는)과 트랜지스터(160)의 소스 전극은 서로 전기적으로 접속되고, 제 2 배선(비트선이라고도 부르는)과 트랜지스터(160)의 드레인 전극은 서로 전기적으로 접속되어 있다. 또한, 제 3 배선(제 1 신호선이라고도 부르는)과 트랜지스터(162)의 소스 전극 및 드레인 전극 중 하나는 서로 전기적으로 접속되고, 제 4 배선(제 2 신호선이라고도 부르는)과 트랜지스터(162)의 게이트 전극은 서로 전기적으로 접속되어 있다. 트랜지스터(160)의 게이트 전극, 트랜지스터(162)의 소스 전극 및 드레인 전극 중 다른 하나 및 용량 소자(164)의 한 전극은 서로 전기적으로 접속된다. 또한, 제 5 배선(워드선이라고도 부르는)과 용량 소자(164)의 다른 전극은 서로 전기적으로 접속되어 있다.
여기에서, 트랜지스터(160) 및 트랜지스터(162)로서 상기의 산화물 반도체를 사용한 트랜지스터가 사용된다. 상기의 산화물 반도체를 사용한 트랜지스터는 오프 전류가 지극히 낮은 특징을 가지고 있다. 이 때문에, 트랜지스터(162)가 턴오프될 때, 트랜지스터(160)의 게이트 전극의 전위를 지극히 장시간에 걸쳐 유지하는 것이 가능하다. 용량 소자(164)를 제공함으로써 트랜지스터(160)의 게이트 전극에 주어진 전하의 유지 및 저장된 데이터의 판독이 용이해진다. 산화물 반도체를 사용한 트랜지스터(162)는 10nm 이상 1000nm 이하의 채널 길이(L)를 갖기 때문에, 소비 전력이 작아지고, 매우 고속으로 동작할 수 있다는 것을 주의한다.
도 2a1에 도시된 반도체 장치는 트랜지스터(160)의 게이트 전극의 전위가 유지가능하다는 특징을 사용함으로써 다음과 같이, 데이터의 기록, 저장, 판독이 가능하다.
먼저, 데이터의 기록 및 저장에 관하여 설명한다. 우선, 제 4 배선의 전위를 트랜지스터(162)가 턴온 상태가 되는 전위로 설정하여, 트랜지스터(162)를 턴온한다. 이것에 의해, 제 3 배선의 전위가 트랜지스터(160)의 게이트 전극 및 용량 소자(164)에 공급된다. 즉, 트랜지스터(160)의 게이트 전극에 소정의 전하가 주어진다(기록). 여기에서는, 전위 레벨의 공급을 위한 전하 또는 상이한 전위 레벨을 공급하기 위한 전하(이하 Low 레벨 전하 및 High 레벨 전하라고 한다)가 주어진다. 그 후에 제 4 배선의 전위를 트랜지스터(162)가 턴오프하는 전위로 설정하여, 트랜지스터(162)가 턴오프된다. 따라서, 트랜지스터(160)의 게이트 전극에 주어진 전하가 유지된다(저장).
트랜지스터(162)의 오프 전류는 지극히 작기 때문에, 트랜지스터(160)의 게이트 전극의 전하는 장시간에 걸쳐 유지된다.
다음에, 데이터의 판독에 관하여 설명한다. 제 1 배선에 소정의 전위(정전위)가 공급되는 동안 제 5 배선에 적절한 전위(판독 전위)를 공급함으로써, 트랜지스터(160)의 게이트 전극에 유지된 전하량에 따라, 제 2 배선의 전위가 변한다. 일반적으로, 트랜지스터(160)가 n-채널 트랜지스터라고 하면, 트랜지스터(160)의 게이트 전극에 High 레벨 전하가 주어지는 경우 겉보기 임계 전압(Vth _H)은 트랜지스터(160)의 게이트 전극에 Low 레벨 전하가 주어지는 경우의 겉보기 임계 전압(Vth _L)보다 낮기 때문이다. 여기에서, 겉보기 임계 전압은 트랜지스터(160)를 턴온하기 위해서 필요한 제 5 배선의 전위를 말한다. 따라서, 제 5 배선의 전위를 Vth _H와 Vth_L의 중간의 전위(V0)로 함으로써, 트랜지스터(160)의 게이트 전극에 주어지는 전하를 결정할 수 있다. 예를 들면, 기록에 있어서, High 레벨 전하가 주어지는 경우에는, 제 5 배선의 전위가 V0(>Vth _H)이 되면, 트랜지스터(160)는 턴온된다. 기록에 있어서, Low 레벨 전하가 주어지는 경우에는, 제 5 배선의 전위가 V0(<Vth _L)이 되어도, 트랜지스터(160)는 오프 상태로 유지된다. 이 때문에, 제 2 배선의 전위에 의해 저장된 데이터가 판독될 수 있다.
메모리 셀을 어레이 모양으로 배치해서 사용할 경우에는, 원하는 메모리 셀의 데이터만을 판독할 필요가 있다는 것을 주의한다. 따라서, 소정의 메모리 셀의 데이터를 판독하고, 그 이외의 메모리 셀의 데이터를 판독하지 않도록 하기 위해서, 메모리 셀들 간에서 트랜지스터(160)가 병렬로 접속되어 있는 경우, 게이트 전극의 상태와 상관없이 트랜지스터(160)가 턴오프되도록 하는 전위, 즉 데이터가 판독되지 않는 메모리 셀의 제 5 배선에 Vth _H보다 작은 전위가 공급된다. 메모리 셀들 간에서 트랜지스터(160)가 직렬로 접속되어 있을 경우에는, 게이트 전극의 상태와 상관없이 트랜지스터(160)가 턴온되도록 하는 전위, 제 5 배선에 Vth _L보다 큰 전위가 공급된다.
다음에, 데이터의 재기록에 관하여 설명한다. 데이터의 재기록은 상기 데이터의 기록 및 저장과 유사하게 실시된다. 즉, 제 4 배선의 전위를 트랜지스터(162)가 턴온되는 전위로 설정하여, 트랜지스터(162)를 턴온한다. 이것에 의해, 제 3 배선의 전위(새로운 데이터에 관계되는 전위)가 트랜지스터(160)의 게이트 전극 및 용량 소자(164)에 공급된다. 그 후에 제 4 배선의 전위를 트랜지스터(162)가 턴오프되는 전위로 설정하여, 트랜지스터(162)를 턴오프한다. 따라서, 트랜지스터(160)의 게이트 전극에 새로운 데이터에 관계되는 전하가 주어진다.
개시하는 발명에 따른 반도체 장치에서, 상기와 같이 데이터의 다른 기록에 의해 직접적으로 데이터가 재기록될 수 있다. 이 때문에 플래시 메모리 등에 필요한 소거 동작이 필요하지 않아서, 소거 동작에 기인하는 동작 속도의 저하를 억제할 수 있다. 즉, 반도체 장치의 고속 동작이 실현된다.
트랜지스터(162)의 소스 전극 또는 드레인 전극은 트랜지스터(160)의 게이트 전극에 전기적으로 접속되어, 비휘발성 메모리 소자로서 사용할 수 있는 플로팅 게이트 트랜지스터의 플로팅 게이트와 유사한 효과를 갖는다. 이 때문에, 도면 중, 트랜지스터(162)의 소스 전극 또는 드레인 전극과 트랜지스터(160)의 게이트 전극이 서로 전기적으로 접속되는 부위를 플로팅 게이트부(FG)라고 부를 경우가 있다. 트랜지스터(162)가 오프일 때, 상기 플로팅 게이트부(FG)는 절연체에 임베딩되었다고 볼 수 있고, 따라서 플로팅 게이트부(FG)에는 전하가 유지된다. 산화물 반도체를 사용한 트랜지스터(162)의 오프 전류량은 실리콘 등을 사용하여 형성되는 트랜지스터의 오프 전류량의 10 만분의 1 이하이기 때문에, 트랜지스터(162)의 리크 전류에 의해 플로팅 게이트부(FG)에 축적되는 전하의 소실은 무시할 수 있다. 즉, 산화물 반도체를 사용한 트랜지스터(162)에 의해, 비휘발성의 메모리 장치를 실현하는 것이 가능하다.
예를 들면, 트랜지스터(162)의 실온에서의 오프 전류 밀도가 10zA(1zA(젭토암페어)는 1×10-21A)정도이며, 용량 소자(164)의 용량값이 1pF정도일 경우에는, 적어도 106초 이상 데이터 저장이 가능하다. 상기 저장 시간이 트랜지스터 특성이나 용량값에 따른다는 것은 말할 필요도 없다.
또한, 이 경우, 종래의 플로팅 게이트형 트랜지스터에 있어서 지적된 게이트 절연막(터널 절연막)의 열화라고 하는 문제가 존재하지 않는다. 즉, 종래 문제라고 하는, 전자의 플로팅 게이트로의 주입으로 인한 게이트 절연막의 열화가 회피될 수 있다. 이것은, 이론적으로 기록 회수의 제한이 없다는 것을 의미하는 것이다. 또한, 종래의 플로팅 게이트형 트랜지스터에 있어서 기록이나 소거 때에 필요했던 고전압도 필요하지 않다.
도 2a1에 도시된 반도체 장치의 회로 구성은 포함된 트랜지스터 등의 요소가 상기 반도체 장치에 저항 및 용량 소자를 포함하는 도 2a2에 도시된 회로 구성과 교체 가능하다. 즉, 도 2a2에서는, 트랜지스터(160) 및 용량 소자(164)는 각각 저항 및 용량 소자를 포함하는 것으로 고려된다. R1 및 C1은 각각 용량 소자(164)의 저항값 및 용량값이다. 저항값(R1)은 용량 소자(164)에 포함된 절연층에 따른 저항값에 상당한다. R2 및 C2는 각각 트랜지스터(160)의 저항값 및 용량값이다. 저항값(R2)은 트랜지스터(160)가 온일 때의 트랜지스터(160)에 포함된 게이트 절연층에 따른 저항값에 상당한다. 용량값(C2)은 소위 게이트 용량(게이트 전극과 소스 전극 사이 및 게이트 전극과 드레인 전극 사이에 형성되는 용량)값에 상당한다. 저항값(R2)은 트랜지스터(160)의 게이트 전극과 채널 형성 영역 사이의 저항값만을 나타내고, 이 점을 명확히 하기 위해서, 접속의 일부를 점선으로 나타내고 있다는 것을 주의한다.
트랜지스터(162)가 오프 상태에 있을 경우의 소스 전극과 드레인 전극의 사이의 저항값(실효저항이라고도 부르는)을 ROS라고 하면, R1 및 R2가 R1≥ROS(R1은 ROS 이상), R2≥ROS(R2는 ROS 이상)를 충족시킬 경우에는, 전하의 유지 시간(데이터 저장 기간이라고 할 수도 있는)은 주로 트랜지스터(162)의 오프 전류에 의해 결정되게 된다.
반대로, 상기 관계를 충족시키지 않을 경우에는, 트랜지스터(162)의 오프 전류가 충분히 작더라도, 유지 시간을 충분하게 확보하는 것이 곤란해진다. 트랜지스터(162) 이외의 부분에서 생성된 리크 전류량이 크기 때문이다. 따라서, 본 실시형태에 있어서 개시하는 반도체 장치는 상기의 관계를 만족시키는 것이 바람직하다고 할 수 있다.
C1과 C2는 C1≥C2(C1은 C2 이상)의 관계를 만족하는 것이 바람직하다. C1이 크면, 제 5 배선에 의해 플로팅 게이트부(FG)의 전위를 제어할 때(예를 들면, 판독 시), 제 5 배선의 전위의 변동을 낮게 할 수 있다.
상기의 관계가 충족될 때, 보다 바람직한 반도체 장치를 실현하는 것이 가능하다. R1 및 R2는 트랜지스터(160) 및 트랜지스터(162)의 게이트 절연층에 의해 제어된다는 것을 주의한다. C1 및 C2도 유사하게 제어된다. 따라서, 게이트 절연층의 재료, 두께 등을 적절히 설정하고, 상기의 관계를 만족하도록 하는 것이 바람직하다.
도 2b에 도시된 반도체 장치는 도 2a1에 도시된 트랜지스터(160)를 설치하지 않는 구성의 반도체 장치이다. 도 2b에 도시된 반도체 장치에 있어서, 제 1 배선(제 1 신호선이라고도 부르는)과 트랜지스터(162)의 소스 전극 및 드레인 전극 중 하나는 서로 전기적으로 접속된다. 제 2 배선(제 2 신호선이라고도 부르는)과 트랜지스터(162)의 게이트 전극은 서로 전기적으로 접속되어 있다. 그리고, 트랜지스터(162)의 소스 전극 및 드레인 전극의 다른 하나와 용량 소자(164)의 한 전극은 서로 전기적으로 접속된다. 제 3 배선(용량선이라고도 부르는)과 용량 소자(164)의 다른 전극은 서로 전기적으로 접속되어 있다.
여기에서, 트랜지스터(162)로서 상기의 산화물 반도체를 사용한 트랜지스터가 적용된다. 상기의 산화물 반도체를 사용한 트랜지스터는 오프 전류가 지극히 작다고 하는 특징을 가지고 있다. 이 때문에, 트랜지스터(162)가 턴오프될 때, 용량 소자(164)에 공급된 전위를 지극히 장시간 동안 유지하는 것이 가능하다. 산화물 반도체를 사용한 트랜지스터(162)는 10nm 이상 1000nm 이하의 채널 길이(L)를 갖기 때문에, 소비 전력이 작고, 동작 속도가 지극히 크다.
도 2b에 도시된 반도체 장치는 용량 소자(164)에 공급된 전위가 유지된다는 특징을 이용하여 다음과 같이, 데이터의 기록, 저장, 판독이 가능하다.
처음에, 데이터의 기록 및 저장에 관하여 설명한다. 간략화를 위하여, 제 3 배선의 전위는 고정된다. 우선, 제 2 배선의 전위를 트랜지스터(162)가 턴온되는 전위로 설정하여, 트랜지스터(162)가 턴온된다. 이러한 방식으로, 제 1 배선의 전위가 용량 소자(164)의 한 전극에 공급된다. 즉, 용량 소자(164)에는 소정의 전하가 주어진다(기록). 그 후에 제 2 배선의 전위를 트랜지스터(162)가 턴오프되는 전위로 설정하여, 트랜지스터(162)가 턴오프된다. 따라서, 용량 소자(164)에 주어진 전하가 유지된다(저장). 트랜지스터(162)는 전술한 바와 같이, 지극히 오프 전류가 작으므로, 장시간 동안 전하를 유지할 수 있다.
다음에, 데이터의 판독에 관하여 설명한다. 제 1 배선에 소정의 전위(정전위)가 공급되는 동안, 제 2 배선의 전위를 트랜지스터(162)를 턴온하는 전위로 설정함으로써, 용량 소자(164)에 유지되어 있는 전하량에 따라 제 1 배선의 전위가 변한다. 이 때문에, 제 1 배선의 전위에 의해 저장된 데이터를 판독할 수 있다.
데이터가 판독되는 경우, 용량 소자(164)의 전하는 손실되기 때문에, 다른 기록을 행하는 점을 주의한다.
다음에, 데이터의 재기록에 관하여 설명한다. 데이터의 재기록은 상기 데이터의 기록 및 저장과 마찬가지로 실시된다. 즉, 제 2 배선의 전위를 트랜지스터(162)가 턴온되는 전위로 설정하여, 트랜지스터(162)가 턴온된다. 이것에 의해, 제 1 배선의 전위(새로운 데이터에 관계되는 전위)가 용량 소자(164)의 한 전극에 공급된다. 그 후에 제 2 배선의 전위를 트랜지스터(162)가 턴오프되는 전위로 설정하여, 트랜지스터(162)가 턴오프된다. 따라서, 용량 소자(164)에 새로운 데이터에 관계되는 전하가 주어진다.
개시하는 발명의 일 실시형태에 따른 반도체 장치는 상기와 같이 데이터의 다른 기록에 의해 직접적으로 데이터를 재기록하는 것이 가능하다. 이 때문에, 반도체 장치의 고속 동작이 실현된다.
상기 설명은 전자가 다수 캐리어인 n-채널 트랜지스터가 사용된다는 것을 주의한다. 그러나, n-채널 트랜지스터 대신에, 정공이 다수 캐리어인 p-채널 트랜지스터를 사용할 수 있는 것은 말할 필요도 없다.
(실시형태 2)
본 실시형태에서는 산화물 반도체를 사용한 반도체 장치의 제작 방법, 구체적으로는, 트랜지스터(162)의 제작 방법에 대해서, 도 3a 내지 도 3e를 참조하여 설명한다.
우선, 기판(200) 위에 절연층(138)을 형성한다. 그 후에 절연층(138) 위에 도전층을 형성하고 선택적으로 에칭하여, 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)이 형성된다(도 3a 참조).
상기 기판(200)으로서, 예를 들어, 유리 기판이 사용될 수 있다. 대안적으로, 상기 기판(200)으로서, 유리 기판뿐만 아니라, 세라믹 기판, 석영 기판, 또는 사파이어 기판과 같은 절연체를 사용하여 형성된 절연 기판, 실리콘과 같은 반도체 재료를 사용하여 형성된 반도체 기판, 금속 또는 스테인레스 스틸과 같은 도전체를 사용하여 형성된 도전성 기판, 표면이 절연 재료로 덮인 임의의 이들 기판, 등을 사용할 수 있다. 또한, 플라스틱과 같은 가요성 기판은 일반적으로 낮은 내열성을 갖는 경향이 있지만, 나중의 제조 공정의 처리 온도를 견딜 수 있는 기판이면 상기 기판(200)으로서 사용될 수 있다.
절연층(138)은 하지로서 기능하는 것이며, PVD법이나 CVD법 등을 사용하여 형성할 수 있다. 절연층(138)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄, 산화 탄탈 등의 무기 절연 재료를 포함하는 재료를 사용하여 형성할 수 있다. 절연층(138)은 가능한 한 수소나 수분을 포함하지 않도록 형성하는 것이 바람직하다는 것을 주의한다. 절연층(138)을 설치하지 않는 구성으로 하는 것도 가능하다.
도전층은 스퍼터링법을 비롯한 PVD법이나, 플라즈마 CVD법 등의 CVD법을 사용하여 형성할 수 있다. 도전층의 재료로서는, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐으로부터 선택된 원소나, 상기한 임의의 원소를 성분으로 하는 합금 등을 사용할 수 있다. 또한, 망간, 마그네슘, 지르코늄, 베릴륨으로부터 선택된 하나 이상의 재료들이 사용될 수 있다. 대안적으로, 알루미늄에 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 하나 이상의 원소를 조합시킨 재료를 사용해도 된다.
도전층은 단층 구조이어도 양호하고, 2층 이상의 적층 구조로 해도 된다. 예를 들면, 티타늄 막이나 질화 티타늄 막의 단층 구조, 실리콘을 함유하는 알루미늄 막의 단층 구조, 알루미늄 막 위에 티타늄 막이 적층된 2층 구조, 질화 티타늄 막 위에 티타늄 막이 적층된 2층 구조, 티타늄 막과 알루미늄 막과 티타늄 막이 적층된 3층 구조 등을 들 수 있다. 도전층을 티타늄 막이나 질화 티타늄 막의 단층 구조라고 할 경우에는, 테이퍼 형상을 가지는 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)으로의 가공이 용이하다고 하는 장점이 있다는 것을 주의한다.
대안적으로, 도전층은 도전성 금속 산화물을 사용하여 형성될 수 있다. 도전성의 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, ITO로 약기할 경우가 있음), 산화 인듐-산화 아연 합금(In2O3-ZnO), 또는 이들 금속 산화물 재료에 실리콘 또는 산화 실리콘을 함유시킨 것을 사용할 수 있다.
도전층은 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)의 단부가 테이퍼되도록 에칭되는 것이 바람직하다. 여기에서, 테이퍼 각은, 예를 들면, 30° 이상 60° 이하인 것이 바람직하다. "테이퍼 각"은 테이퍼 형상을 가지는 층(예를 들면, 소스 또는 드레인 전극(142a))을 그 단면(기판의 표면과 직교하는 면)에 수직한 방향에서 관찰했을 때에, 상기 층의 측면과 저면이 이루는 경사각을 나타낸다는 것을 주의한다. 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)의 단부를 테이퍼되도록 에칭함으로써, 나중에 형성되는 게이트 절연층(146)의 피복성이 향상되고, 절단을 방지할 수 있다.
트랜지스터의 채널 길이(L)는 소스 또는 드레인 전극(142a)의 하단부와 소스 또는 드레인 전극(142b)의 하단부 사이의 거리에 의해 결정된다. 트랜지스터의 채널 길이(L)가 25nm 미만인 경우, 수nm 내지 수십nm로 파장이 짧은 초자외선(Extreme Ultraviolet)을 사용해서 마스크를 형성하기 위해 노광을 행하는 것이 바람직하다는 것을 주의한다. 초자외선에 의한 노광은 해상도가 높고 초점 심도도 크다. 따라서, 나중에 형성되는 트랜지스터의 채널 길이(L)를 10nm 이상 1000nm(1㎛) 이하로 하는 것도 가능해서, 회로는 더 고속으로 동작할 수 있다. 또한, 미세화에 의해, 반도체 장치의 소비 전력을 저감하는 것도 가능하다.
소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b) 위에 절연층을 형성할 수 있다는 것을 주의한다. 상기 절연층을 설치함으로써, 나중에 형성되는 게이트 전극과 소스 또는 드레인 전극(142a) 및 상기 게이트 전극과 소스 또는 드레인 전극(142b) 사이의 기생 용량을 저감하는 것이 가능하다.
다음에, 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b)을 덮도록 산화물 반도체층(144)을 형성한다(도 3b 참조).
산화물 반도체층(144)은 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체, 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체, 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, 1원계 금속 산화물인 In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등의 산화물 반도체를 사용하여 형성할 수 있다.
특히, In-Ga-Zn-O계 산화물 반도체 재료는 무전계일 때 충분히 높은 저항을 가져 오프 전류를 충분하게 저감하는 것이 가능하다. 또한, 전계 효과 이동도도 높기 때문에, In-Ga-Zn-O계 산화물 반도체 재료는 반도체 장치에 사용하는 반도체 재료로서는 바람직하다.
In-Ga-Zn-O계 산화물 반도체 재료의 대표 예로서는, InGaO3(ZnO)m(m>0, m:자연수로 제한되지 않음)으로 표기되는 것이 있다. 또한, Ga 대신에 M을 사용하여, InMO3(ZnO)m(m>0, m:자연수로 제한되지 않음)과 같이 표기되는 산화물 반도체 재료가 있다. 여기에서, M은 갈륨(Ga), 알루미늄(Al), 철(Fe), 니켈(Ni), 망간(Mn), 코발트(Co) 등으로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들면, M으로서는, Ga, Ga 및 Al, Ga 및 Fe, Ga 및 Ni, Ga 및 Mn, Ga 및 Co 등을 적용할 수 있다. 상기의 조성은 산화물 반도체 재료가 단지 예일 뿐인 결정 구조로부터 도출되는 것이라는 것을 주의한다.
산화물 반도체층(144)을 스퍼터링법으로 제작하기 위한 타겟으로서는, In:Ga:Zn=1:x:y(x는 0 이상, y는 0.5 이상 5 이하)의 조성식으로 표현된 것을 사용하는 것이 바람직하다. 예를 들면, In2O3:Ga2O3:ZnO=1:1:2[mol수비]의 조성비를 가지는 타겟 등을 사용할 수 있다. 대안적으로, In2O3:Ga2O3:ZnO=1:1:1[mol수비]의 조성비를 가지는 타겟이나, In2O3:Ga2O3:ZnO=1:1:4[mol수비]의 조성비를 가지는 타겟이나, In2O3:ZnO=1:2[mol수비]의 조성비를 가지는 타겟을 사용할 수도 있다.
본 실시형태에서는, 비정질 구조의 산화물 반도체층(144)이 In-Ga-Zn-O계 금속 산화물 타겟을 사용하여 스퍼터링법에 의해 형성된다.
금속 산화물 타겟 중의 금속 산화물의 상대 밀도는 80% 이상, 바람직하게는 95% 이상, 더 바람직하게는 99.9% 이상이다. 상대 밀도가 높은 금속 산화물 타겟을 사용함으로써, 조밀한 구조의 산화물 반도체층(144)을 형성할 수 있다.
산화물 반도체층(144)의 형성 분위기는 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는, 희가스(대표적으로는 아르곤)와 산소의 혼합 분위기로 하는 것이 바람직하다. 구체적으로는, 예를 들면, 수소, 수분, 수산기, 수소화물 등의 불순물이 농도 1ppm 이하(바람직하게는 농도 10ppb 이하)까지 제거된 고순도 가스 분위기를 사용하는 것이 바람직하다.
산화물 반도체층(144)의 형성시, 예를 들면, 감압 상태로 유지된 처리실에 기판을 유지하고, 기판의 온도가 100℃ 이상 550℃ 미만, 바람직하게는 200℃ 이상 400℃ 이하로 기판이 가열된다. 대안적으로, 산화물 반도체층(144)의 형성 때의 기판의 온도는 실온일 수 있다. 그리고, 처리실 내의 수분을 제거하면서, 수소나 수분 등이 제거된 스퍼터링 가스를 도입하고, 상기 타겟을 사용해서 산화물 반도체층(144)을 형성한다. 기판을 가열하면서 산화물 반도체층(144)을 형성함으로써, 산화물 반도체층(144)에 포함되는 불순물을 저감할 수 있다. 또한, 스퍼터링에 의한 손상을 경감할 수 있다. 처리실 내의 수분을 제거하기 위해서는 흡착형의 진공펌프를 사용하는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용할 수 있다. 터보 펌프에 콜드트랩을 부가한 것을 사용해도 된다. 크라이오 펌프 등을 사용해서 배기함으로써, 처리실로부터 수소나 수분 등을 제거함으로써, 산화물 반도체층(144)의 불순물 농도를 저감할 수 있다.
산화물 반도체층(144)은, 예를 들면, 기판과 타겟의 사이와의 거리가 170mm, 압력이 0.4Pa, 직류(DC)전력이 0.5kW, 분위기가 산소(산소 유량비 100%) 분위기, 아르곤(아르곤 유량비 100%) 분위기, 또는 산소와 아르곤의 혼합 분위기로 하는 조건 하에서 형성될 수 있다. 펄스 직류(DC)전원을 사용하면, 성막시에 형성되는 분말 상태의 물질(파티클, 먼지라고도 말하는)을 저감할 수 있고, 막 두께 분포도 균일하기 때문에 바람직하다는 것을 주의한다. 산화물 반도체층(144)의 두께는 1nm 이상 50nm 이하, 바람직하게는 1nm 이상 30nm 이하, 보다 바람직하게는 1nm 이상 10nm 이하로 한다. 이러한 두께의 산화물 반도체층(144)을 사용함으로써 미세화로 인한 단채널 효과를 억제하는 것이 가능하다. 사용되는 산화물 반도체 재료나, 반도체 장치의 용도 등에 의해 적절한 두께는 다르기 때문에, 그 두께는, 사용하는 재료나 용도 등에 따라 적절히 설정될 수 있다는 것을 주의한다.
산화물 반도체층(144)을 스퍼터링법에 의해 형성하기 전에는, 아르곤 가스를 도입해서 플라즈마를 발생시키는 역스퍼터링을 행함으로써 산화물 반도체층(144)이 형성되는 표면(예를 들면 절연층(138)의 표면)의 부착물을 제거하는 것이 바람직하다는 것을 주의한다. 여기에서, 역스퍼터링은 스퍼터링 타겟에 이온을 충돌시키는 통상의 스퍼터링과 반대로, 처리 표면에 이온을 충돌시킴으로써 그 표면을 개질하는 방법이다. 처리 표면에 이온을 충돌시키는 방법의 예는, 아르곤 분위기 하에서 처리 표면에 고주파 전압을 인가하여, 기판 부근에 플라즈마를 생성하는 방법이다. 아르곤 분위기 대신에 질소 분위기, 헬륨 분위기, 산소 분위기 등이 사용될 수 있다는 것을 주의한다.
그 후에 산화물 반도체층(144)에 대하여, 열처리(제 1 열처리)를 행하는 것이 바람직하다. 제 1 열처리에 의해 산화물 반도체층(144)의 과잉 수소(수분 및 수산기를 포함하는)를 제거하여, 산화물 반도체층의 구조가 개선되고, 에너지 갭의 결함 준위를 저감할 수 있다. 제 1 열처리의 온도는 예를 들면, 300℃ 이상 550℃ 미만, 또는 400℃ 이상 500℃ 이하로 한다.
열처리는 예를 들면, 저항 발열체 등을 사용한 전기로에 피처리물을 도입하고, 질소 분위기 하, 450℃, 1시간 동안 행할 수 있다. 열처리 동안 산화물 반도체층(144)은 대기에 노출되지 않아, 수분이나 수소의 혼입이 방지된다.
열처리 장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치일 수 있다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 방출되는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 사용해서 열처리를 행하는 장치이다. 가스로서는 아르곤 등의 희가스, 또는 질소와 같은, 열처리에 의해 피처리물과 반응하지 않는 불활성 가스를 사용할 수 있다.
예를 들면, 제 1 열처리로서, GRTA 처리가 다음과 같이 행해질 수 있다. 가열된 불활성 가스 분위기 중에 피처리물을 투입하고, 몇 분간 가열한 후, 상기 불활성 가스 분위기로부터 피처리물을 꺼낸다. GRTA 처리는 단시간 동안 고온 열처리가 가능하게 한다. 또한, GRTA 처리는 피처리물의 내열온도를 초과하는 온도일 때도 적용이 가능해진다. 처리 동안 불활성 가스를 산소를 포함하는 가스로 바꿀 수 있다는 것을 주의한다. 이는 산소를 포함하는 분위기에서 제 1 열처리를 행함으로써 산소 결핍에 기인하는 에너지 갭의 결함 준위를 저감할 수 있기 때문이다.
불활성 가스 분위기로서는, 질소 또는 희가스(헬륨, 네온, 아르곤 등)를 주성분으로 하는 분위기이며, 수분, 수소 등이 포함되지 않는 분위기를 적용하는 것이 바람직하다는 것을 주의한다. 예를 들면, 열처리 장치에 도입하는 질소나, 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 한다.
어떤 경우든, 제 1 열처리에 의해 불순물을 저감하고, i 형(진성) 또는 실질적으로 i형 산화물 반도체층(144)을 형성함으로써, 지극히 우수한 특성의 트랜지스터를 실현할 수 있다.
상기의 열처리(제 1 열처리)는 수소나 수분 등을 제거하는 효과가 있기 때문에, 상기 열처리를 탈수화 처리나, 탈수소화 처리 등이라고 부를 수도 있다. 상기 탈수화 처리나, 탈수소화 처리는 예를 들어, 산화물 반도체층의 형성 후나 게이트 절연층의 형성 후, 또는 게이트 전극의 형성 후에 행하는 것도 가능하다. 이러한 탈수화 처리 또는 탈수소화 처리는 1회 또는 복수회 행해도 된다.
다음에, 산화물 반도체층(144)에 접하는 게이트 절연층(146)을 형성한다.(도 3c 참조). 게이트 절연층(146)은 CVD법, 스퍼터링법 등을 사용하여 형성할 수 있다. 게이트 절연층(146)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화 탄탈, 산화 하프늄, 산화 이트륨, 하프늄 실리케이트(HfSixOy(x>0, y>0)), 질소가 첨가된 하프늄 실리케이트(HfSixOyNz(x>0, y>0, z>0)), 질소가 첨가된 하프늄 알루미네이트(HfAlxOyNz(x>0, y>0, z>0)) 등을 포함하도록 형성하는 것이 바람직하다. 게이트 절연층(146)은 단층 구조 또는 적층 구조로 해도 된다. 그 두께는 특별하게 한정되지 않지만, 반도체 장치를 미세화할 경우에는, 트랜지스터의 동작을 확보하기 위해서 얇게 하는 것이 바람직하다. 예를 들면, 산화 실리콘을 사용할 경우에는, 1nm 이상 100nm 이하, 바람직하게는 10nm 이상 50nm 이하로 설정할 수 있다.
전술한 바와 같이, 게이트 절연층(146)을 얇게 하면, 터널 효과 등에 기인하는 게이트 리크가 문제가 된다. 게이트 리크의 문제를 해소하기 위해서는, 게이트 절연층(146)에 산화 하프늄, 산화 탄탈, 산화 이트륨, 하프늄 실리케이트(HfSixOy(x>0, y>0)), 질소가 첨가된 하프늄 실리케이트(HfSixOyNz(x>0, y>0, z>0)), 질소가 첨가된 하프늄 알루미네이트(HfAlxOyNz(x>0, y>0, z>0)) 등의 고유전율(high-k) 재료를 사용하면 양호하다. high-k 재료를 게이트 절연층(146)에 사용함으로써 전기적 특성을 확보하면서, 게이트 리크를 방지하기 위해서 막 두께를 크게 하는 것이 가능하게 된다. high-k 재료를 포함하는 막과 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄 등의 어느 하나를 포함하는 막의 적층 구조가 채용될 수 있다는 것을 주의한다.
게이트 절연층(146)을 형성한 후, 불활성 가스 분위기 하 또는 산소 분위기 하에서 제 2 열처리를 행하는 것이 바람직하다. 열처리의 온도는 200℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하이다. 예를 들면, 질소 분위기 하에서 250℃에서, 1시간의 열처리를 행하면 좋다. 제 2 열처리는 트랜지스터의 전기적 특성의 편차를 경감할 수 있다. 또한, 게이트 절연층(146)이 산소를 포함할 경우, 상기 산화물 반도체층(144)의 산소 결손을 보충하도록 산화물 반도체층(144)에 산소가 공급되어 i형(진성 반도체) 또는 실질적으로 i형 산화물 반도체층을 형성할 수도 있다.
본 실시형태에서는, 게이트 절연층(146)이 형성된 후에 제 2 열처리를 행하고 있지만, 제 2 열처리의 타이밍은 이것으로 특별하게 한정되지 않는다는 것을 주의한다. 예를 들면, 게이트 전극이 형성된 후에 제 2 열처리를 행해도 된다. 대안적으로, 제 1 열처리에 후속하여 제 2 열처리를 행해도 되고, 제 1 열처리가 제 2 열처리로서 2회 행해질 수 있고, 제 2 열처리가 제 1 열처리로서 2회 행해질 수 있다.
다음에, 게이트 절연층(146) 위에 산화물 반도체층(144)과 중첩하는 영역에 게이트 전극(148a)을 형성한다(도 3d 참조). 게이트 전극(148a)은 게이트 절연층(146) 위에 도전층을 형성하고 선택적으로 에칭함으로써 형성할 수 있다. 게이트 전극(148a)이 되는 도전층은 스퍼터링법으로 대표되는 PVD법이나, 플라즈마 CVD법과 같은 CVD법을 사용하여 형성할 수 있다. 상세한 것은 소스 또는 드레인 전극(142a) 등과 같아서, 이것들의 기재를 참조할 수 있다. 게이트 전극(148a)의 형성 시, 상기한 실시형태에 있어서의 용량 소자(164)의 전극(148b)을 또한 형성할 수 있다.
다음에, 게이트 절연층(146) 및 게이트 전극(148a) 위에 층간 절연층(150) 및 층간 절연층(152)을 형성한다(도 3e 참조). 층간 절연층(150 및 152)은 PVD법이나 CVD법 등을 사용하여 형성할 수 있다. 층간 절연층(150 및 152)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄, 산화 탄탈 등의 무기 절연 재료를 포함하는 재료를 사용하여 형성할 수 있다. 본 실시형태에서는, 층간 절연층(150 및 152)의 적층 구조로 하고 있지만, 개시하는 발명의 일 형태는 이 예에 한정되지 않는다는 것을 주의한다. 단층 구조 또는 3 층 이상의 적층 구조로 해도 된다. 대안적으로, 층간 절연층이 반드시 제공되는 것은 아니다.
상기 층간 절연층(152)은 평탄한 표면을 갖도록 형성하는 것이 바람직하다는 것을 주의한다. 이는 예를 들어, 반도체 장치를 미세화했을 경우 등에 있어서도, 층간 절연층(152) 위에 전극이나 배선 등을 적합하게 형성할 수 있기 때문이다. 층간 절연층(152)은 CMP(화학적 기계 연마) 등의 방법을 사용하여 평탄화될 수 있다.
이상에서, 고순도화된 산화물 반도체층(144)을 사용한 트랜지스터(162)가 완성된다(도 3e 참조).
도 3e에 도시된 트랜지스터(162)는 산화물 반도체층(144), 산화물 반도체층(144)에 전기적으로 접속하는 소스 또는 드레인 전극(142a) 및 소스 또는 드레인 전극(142b), 산화물 반도체층(144), 소스 또는 드레인 전극(142a), 및 소스 또는 드레인 전극(142b)을 덮는 게이트 절연층(146), 게이트 절연층(146) 위의 게이트 전극(148a), 게이트 절연층(146) 및 게이트 전극(148a) 위의 층간 절연층(150), 및 층간 절연층(150) 위의 층간 절연층(152)을 가진다.
본 실시형태에 도시된 트랜지스터(162)에서 산화물 반도체층(144)이 고순도화되기 때문에, 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 5×1018atoms/㎤ 이하, 보다 바람직하게는 5×1017atoms/㎤ 이하이다. 또한, 산화물 반도체층(144)의 캐리어 밀도는 일반적인 실리콘 웨이퍼(1×1014/㎤정도)와 비교하여, 충분히 작은 값(예를 들면, 1×1012/㎤ 미만, 바람직하게는 1.45×1010/㎤ 미만)이다. 따라서, 오프 전류가 충분히 작다. 예를 들면, 트랜지스터(162)의 실온에서의 오프 전류 밀도(오프 전류를 트랜지스터의 채널 폭으로 나눈 값)는 10zA/㎛ 내지 100zA/㎛(1zA(젭토암페어)은 1×10-21A)정도가 된다.
이와 같이 고순도화되어, 진성화된 산화물 반도체층(144)을 사용함으로써 트랜지스터의 오프 전류를 충분하게 저감할 수 있다. 그리고, 이러한 트랜지스터를 사용함으로써 지극히 장시간 동안 저장된 데이터를 저장하는 것이 가능한 반도체 장치가 수득된다.
본 실시형태에 기술된 구성, 방법 등은, 다른 실시형태에 기술된 구성, 방법 등과 적절히 조합시켜서 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 산화물 반도체(특히 비정질 구조를 가지는 산화물 반도체)를 사용한 트랜지스터의 제작 방법에 대해서, 도 4a 내지 도 4e를 사용하여 설명한다. 상기 트랜지스터는 상기한 실시형태에 있어서의 트랜지스터(162) 등 대신에 사용될 수 있다. 본 실시형태에 따른 트랜지스터의 구성 및 임의의 상기한 실시형태에 따른 트랜지스터의 구성은 서로 부분적으로 공통된다. 이 때문에, 이하에서는, 주로 차이점에 대해서 말한다. 이하에서는, 톱-게이트형의 트랜지스터를 예로 들어서 설명하지만, 트랜지스터의 구성은 톱-게이트 구조에 한정되지 않는다.
우선, 기판(200) 위에 절연층(202)을 형성한다. 그 후에 절연층(202) 위에 산화물 반도체층(206)을 형성한다(도 4a 참조).
예를 들면, 본 실시형태의 상기 기판(200)은 임의의 상기 실시형태에 있어서의 기판(200)이다.
절연층(202)은 임의의 상기 실시형태에 있어서의 절연층(138)에 상당하고, 하지로서 기능한다. 상세에 관해서는, 상기 임의의 실시형태를 참조할 수 있다. 절연층(202)을 설치하지 않는 구성으로 하는 것도 가능하다는 것을 주의한다.
산화물 반도체층(206)은 임의의 상기 실시형태에 있어서의 산화물 반도체층(144)에 상당한다. 사용할 수 있는 재료, 제작 방법, 그 밖의 상세에 대해서는, 임의의 상기 실시형태를 참조할 수 있다.
본 실시형태에서는, 비정질 구조의 산화물 반도체층(206)을 In-Ga-Zn-O계의 금속 산화물 타겟을 사용하는 스퍼터링법에 의해 형성한다.
다음에, 마스크를 사용한 에칭 등의 방법에 의해 산화물 반도체층(206)을 가공하여, 섬 형상의 산화물 반도체층(206a)을 형성한다.
산화물 반도체층(206)의 에칭 방법에는, 드라이 에칭 또는 웨트 에칭을 사용할 수 있다. 물론, 드라이 에칭 및 웨트 에칭을 조합시켜서 사용할 수도 있다. 산화물 반도체층을 원하는 형상으로 에칭하도록, 재료에 맞춰서 에칭 조건(에칭 가스나 에천트, 에칭 시간, 온도 등)은 적절히 설정한다.
드라이 에칭에 사용하는 에칭 가스의 예는 염소를 포함하는 가스(염소(Cl2), 삼염화붕소(BCl3), 사염화규소(SiCl4), 사염화탄소(CCl4)와 같은 염소계 가스)가 있다. 또한, 불소를 포함하는 가스(사불화탄소(CF4), 육불화유황(SF6), 삼불화질소(NF3), 트리플루오로메탄(CHF3)과 같은 불소계 가스), 브롬화수소(HBr), 산소(O2), 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스 등을 사용해도 된다.
드라이 에칭법으로서는, 평행 평판형 RIE(Reactive Ion Etching)법이나, ICP(Inductively Coupled Plasma:유도 결합형 플라즈마) 에칭법을 사용할 수 있다. 원하는 형상으로 산화물 반도체층을 에칭하기 위해, 에칭 조건(예를 들어, 코일형의 전극에 인가되는 전력량, 피처리물 측의 전극에 인가되는 전력량, 피처리물 측의 전극 온도 등)은 적절히 설정한다.
웨트 에칭에 사용하는 에천트로서는, 인산과 아세트산과 초산을 섞은 용액 등을 사용할 수 있다. 또한, ITO07N(간토화학사제) 등의 에천트를 사용해도 된다.
산화물 반도체층(206a)의 단부가 테이퍼 형상이 되도록 산화물 반도체층(206)을 에칭하는 것이 바람직하다. 여기에서, 테이퍼 각은 예를 들면, 30° 이상 60° 이하인 것이 바람직하다. "테이퍼 각"은 테이퍼 형상을 가지는 층(예를 들면, 산화물 반도체층(206a))을, 그 단면(피처리물의 표면과 직교하는 면)에 수직한 방향에서 관찰했을 때, 상기 층의 측면과 저면이 이루는 경사각을 나타낸다. 산화물 반도체층(206a)의 단부를 테이퍼 형상으로 에칭함으로써, 나중에 형성되는 소스 또는 드레인 전극(208a) 및 소스 또는 드레인 전극(208b)의 피복성이 향상하고, 절단을 방지할 수 있다.
그 후에 산화물 반도체층(206a)에 대하여, 열처리(제 1 열처리)를 행하는 것이 바람직하다. 제 1 열처리에 의해 산화물 반도체층(206a)의 과잉 수소(수분 및 수산기를 포함하는)를 제거하여, 산화물 반도체층의 구조가 개선되고, 에너지 갭의 결함 준위를 저감할 수 있다. 상세한 것은 상기한 실시형태들을 참조할 수 있다. 여기에서 개시된 바와 같이 열처리(제 1 열처리)를 에칭 후에 행할 경우에는, 웨트 에칭을 사용할 경우에도, 에칭 레이트가 높은 상태에서 에칭을 행할 수 있기 때문에, 에칭에 걸리는 시간을 단축할 수 있다고 하는 장점이 있다.
제 1 열처리는 섬 형상의 산화물 반도체층(206a)으로 가공하기 전의 산화물 반도체층(206)에 행할 수도 있다는 것을 주의한다. 그 경우에는, 제 1 열처리 후에, 가열 장치로부터 기판(200)을 꺼내고, 포토리소그래피 공정을 행하게 된다.
상기의 열처리(제 1 열처리)에는 수소, 수분 등을 제거하는 효과가 있기 때문에, 상기 열처리를 탈수화 처리, 탈수소화 처리 등으로 부를 수도 있다. 상기 탈수화 처리 또는 탈수소화 처리는 예를 들어, 산화물 반도체층의 형성 후, 산화물 반도체층(206a) 위에 소스 및 드레인 전극을 형성한 후, 또는 게이트 절연층을 형성한 후에 행하는 것도 가능하다. 이러한 탈수화 처리 또는 탈수소화 처리는 1회 또는 복수회 행해질 수 있다.
다음에, 산화물 반도체층(206a)에 접하도록 도전층을 형성한다. 도전층을 선택적으로 에칭하여, 소스 또는 드레인 전극(208a) 및 소스 또는 드레인 전극(208b)을 형성한다(도 4b 참조). 도전층, 소스 또는 드레인 전극(208a), 소스 또는 드레인 전극(208b), 등의 상세에 대해서는, 임의의 상기 실시형태에 있어서의 도전층, 소스 또는 드레인 전극 등에 관한 기재를 참조할 수 있다.
다음에, 산화물 반도체층(206a)의 일부에 접하는 게이트 절연층(212)을 형성한다(도 4c 참조). 게이트 절연층(212)의 상세에 대해서는, 임의의 상기 실시형태에 있어서의 게이트 절연층 등에 관한 기재를 참조할 수 있다.
게이트 절연층(212)의 형성 후에는, 불활성 가스 분위기 하 또는 산소 분위기 하에서 제 2 열처리를 행하는 것이 바람직하다. 제 2 열처리의 상세에 관해서도, 임의의 상기 실시형태를 참조할 수 있다.
본 실시형태에서는, 게이트 절연층(212)의 형성 후에 제 2 열처리를 행하고 있지만, 제 2 열처리의 타이밍은 이것에 특별하게 한정되지 않는다는 것을 주의한다. 예를 들면, 게이트 전극의 형성 후에 제 2 열처리를 행해도 된다.
다음에, 게이트 절연층(212) 위에 산화물 반도체층(206a)과 중첩하는 영역에 게이트 전극(214)을 형성한다(도 4d 참조). 게이트 전극(214)은 게이트 절연층(212) 위에 도전층을 형성한 후에, 상기 도전층을 선택적으로 에칭함으로써 형성할 수 있다. 게이트 전극(214)의 상세는 상기 실시형태를 참조한다. 게이트 전극(214)의 형성 시, 임의의 상기 실시형태에 있어서의 용량 소자의 전극이 또한 형성될 수 있다는 것을 주의한다.
다음에, 게이트 절연층(212) 및 게이트 전극(214) 위에 층간 절연층(216) 및 층간 절연층(218)을 형성한다(도 4e 참조). 상세한 것은 상기 실시형태를 참조한다. 층간 절연층이 반드시 제공되는 것은 아니라는 것을 주의한다.
이상으로, 고순도화된 비정질 구조의 산화물 반도체층(206a)을 사용한 트랜지스터(250)가 완성된다(도 4e 참조). 열처리의 조건에 따라서는, 산화물 반도체층(206a)에 결정 성분이 약간 존재할 경우도 있다는 것을 주의한다.
이와 같이 고순도화되고 진성화된 산화물 반도체층(206a)을 사용함으로써, 트랜지스터의 오프 전류를 충분하게 저감할 수 있다. 그리고, 이러한 트랜지스터를 사용함으로써, 지극히 장시간 동안 저장된 데이터를 저장하는 것이 가능한 반도체 장치가 수득된다.
본 실시형태에서는, 톱-게이트형의 트랜지스터에 있어서, 소스 및 드레인 전극의 하부와 산화물 반도체층의 상부가 서로 접하는 구성에 관하여 설명했지만, 본 실시형태의 구성을 적용할 수 있는 트랜지스터는 이것에 한정되지 않는다는 것을 주의한다. 예를 들면, 톱-게이트형의 트랜지스터에 있어서, 소스 및 드레인 전극의 상부와 산화물 반도체층의 하부가 서로 접하는 구성(도 1a, 도 1b, 도 1c, 도 1d, 도 3a 내지 도 3e에 도시된 구성 등)에 본 실시형태의 구성의 일부를 적용할 수 있다. 대안적으로, 보텀 게이트형의 트랜지스터에서, 소스 및 드레인 전극의 하부와 산화물 반도체층의 상부가 서로 접하는 구성, 보텀 게이트형의 트랜지스터에서, 소스 및 드레인 전극의 상부와 산화물 반도체층의 하부가 접하는 구성 등에 대하여도, 본 실시형태의 구성의 일부를 적용할 수 있다. 즉, 본 실시형태에 의해, 비정질 구조의 산화물 반도체를 구비한 다양한 트랜지스터를 실현할 수 있다.
본 실시형태에 기술된 구성, 방법 등은 다른 실시형태에 기술된 구성, 방법 등과 적절히 조합시켜서 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 산화물 반도체를 사용한 트랜지스터의 제작 방법에 대해서, 도 5a 내지 도 5e를 사용하여 설명한다. 본 실시형태에서는, 산화물 반도체층으로서, 결정 영역을 가지는 제 1 산화물 반도체층과 제 1 산화물 반도체층의 결정 영역으로부터 결정 성장에 의해 형성된 제 2 산화물 반도체층에 대해서 상세하게 설명한다. 상기 트랜지스터는 임의의 상기 실시형태에 있어서의 트랜지스터(162) 등을 대신해서 사용될 수 있다. 본 실시형태에 따른 트랜지스터의 구성 및 임의의 상기 실시형태에 따른 트랜지스터의 구성은 서로 부분적으로 공통된다. 따라서, 이하에서는, 주로 차이점에 대해서 말한다.
제 1 산화물 반도체층만으로 필요한 두께를 확보할 수 있을 경우에는, 제 2 산화물 반도체층은 필요하지 않다는 것을 주의한다. 또한, 이하에서는, 톱-게이트 트랜지스터를 예를 들어서 설명하지만, 트랜지스터의 구성은 톱-게이트 구조에 한정되지 않는다.
우선, 기판(300) 위에 절연층(302)을 형성한다. 다음, 절연층(302) 위에 제 1 산화물 반도체층을 형성하고 제 1 열처리에 의해 적어도 제 1 산화물 반도체층의 표면을 포함하는 영역을 결정화시켜서, 제 1 산화물 반도체층(304)을 형성한다(도 5a 참조).
기판(300)의 상세(피처리물의 표면 등의 상세)에 대해서는 임의의 상기 실시형태를 참조할 수 있다.
절연층(302)은 하지로서 기능한다. 절연층(302)의 상세에 관해서도 임의의 상기 실시형태를 참조할 수 있다. 절연층(302)을 설치하지 않는 구성이 채용될 수 있다는 것을 주의한다.
제 1 산화물 반도체층은 임의의 상기 실시형태에 있어서의 산화물 반도체층과 유사한 방법으로 형성할 수 있다. 따라서, 제 1 산화물 반도체층 및 그 제작 방법의 상세에 대해서는 임의의 상기 실시형태를 참조할 수 있다. 본 실시형태에서는, 제 1 열처리에 의해 제 1 산화물 반도체층을 의도적으로 결정화시키기 위해서, 결정화되기 쉬운 산화물 반도체를 사용해서 제 1 산화물 반도체층을 형성하는 것이 바람직하다는 것을 주의한다. 이러한 산화물 반도체로서는, 예를 들면, ZnO 등을 들 수 있다. 또한, In-Ga-Zn-O계 산화물 반도체 중에서, 예를 들면, 고농도의 Zn은 결정화하기 쉽고, 금속 원소(In, Ga 및 Zn)에 있어서 Zn이 차지하는 비율이 60atomic% 이상이 이 목적으로 사용하기에 바람직하다. 제 1 산화물 반도체층의 두께는 1nm 이상 10nm 이하로 설정하는 것이 바람직하다. 본 실시형태에서는 일례로서 3nm의 두께로 설정된다. 사용되는 산화물 반도체 재료, 반도체 장치의 용도 등에 따라 제 1 산화물 반도체층의 적절한 두께는 다르기 때문에, 그 두께는 사용하는 재료나 용도 등에 따라 결정될 수 있다.
제 1 열처리의 온도는 550℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 750℃ 이하로 설정된다. 또한, 열처리의 시간은 1분 이상 24시간 이하인 것이 바람직하다. 열처리의 온도 및 열처리의 시간은 산화물 반도체의 종류 등에 따라 다르다는 것을 주의한다.
또한, 제 1 열처리의 분위기는 수소나 수분 등을 포함하지 않는 분위기로 하는 것이 바람직하다. 예를 들면, 수분이 충분하게 제거된, 질소 분위기, 산소 분위기, 또는 희가스(헬륨, 네온, 아르곤 등) 분위기가 채용될 수 있다.
열처리 장치는, 전기로 외에, 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 사용할 수 있다. 예를 들면, LRTA(Lamp Rapid Thermal Anneal) 장치, GRTA(Gas Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 방출되는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 사용해서 열처리를 행하는 장치이다. 가스로서는, 아르곤 등의 희가스 또는 질소와 같은, 열처리에 의해 피처리물과 반응하지 않는 불활성 가스를 사용할 수 있다.
상기의 제 1 열처리에 의해, 적어도 제 1 산화물 반도체층의 표면을 포함하는 영역이 결정화한다. 상기 결정 영역은 제 1 산화물 반도체층 표면으로부터 제 1 산화물 반도체층 내부로 결정성장이 진행함으로써 형성된다. 상기 결정 영역은 평균 두께가 1nm 이상 10nm 이하의 판형 결정을 포함한다는 것을 주의한다. 또한, 상기 결정 영역은 산화물 반도체층의 표면에 대하여 대략 수직한 방향에 c축 배향하는 결정을 포함한다. 여기에서, "대략 평행한 방향"은 평행 방향으로부터 ±10°이내의 상태를 말하는 것이고 "대략 수직한 방향"은 수직 방향으로부터 ±10°이내의 상태를 의미한다.
제 1 열처리에 의해 결정 영역을 형성하는 동안, 제 1 산화물 반도체층의 수소(수분 및 수산기를 포함하는) 등을 제거하는 것이 바람직하다. 수소 등을 제거할 경우에는, 순도가 6N(99.9999%) 이상(즉 불순물의 농도가 1ppm 이하)인 질소 분위기, 산소 분위기, 희가스(헬륨, 네온, 아르곤 등) 분위기에 있어서 제 1 열처리를 행하면 양호하다. 보다 바람직하게는, 순도가 7N(99.99999%) 이상(즉 불순물의 농도가 0.1ppm 이하)의 분위기이다. 또한, H2O 농도가 20ppm 이하인 초건조공기, 바람직하게는, H2O 농도가 1ppm 이하인 초건조 공기에서 제 1 열처리를 행해도 된다.
또한, 제 1 열처리에 의해 결정 영역을 형성하면서, 제 1 산화물 반도체층에 산소를 공급하는 것이 바람직하다. 예를 들면, 열처리의 분위기를 산소 분위기로 함으로써, 제 1 산화물 반도체층에 산소를 공급할 수 있다.
본 실시형태에서는, 제 1 열처리로서, 질소 분위기 하에서 700℃로, 1시간의 열처리를 행해서 산화물 반도체층으로부터 수소 등을 제거한 후, 분위기를 산소 분위기로 변경함으로써 제 1 산화물 반도체층 내부에 산소를 공급한다. 제 1 열처리의 주된 목적은 결정 영역의 형성에 있기 때문에, 수소 등의 제거를 위한 처리 또는 산소의 공급을 위한 처리는 개별적으로 행할 수도 있다는 것을 주의한다. 예를 들면, 수소 등을 제거하기 위한 열처리 또는 산소를 공급하기 위한 처리를 행한 후에, 결정화를 위한 열처리를 행하는 것이 가능하다.
이러한 제 1 열처리에 의해, 결정 영역을 가지고, 수소(수분 및 수산기를 포함하는) 등이 제거되어, 산소가 공급된 제 1 산화물 반도체층이 수득된다.
다음에, 적어도 표면을 포함하는 영역에 결정 영역을 가지는 제 1 산화물 반도체층(304) 위에 제 2 산화물 반도체층(305)을 형성한다(도 5b 참조). 제 1 산화물 반도체층(304)만으로 필요한 두께를 확보할 수 있을 경우에는, 제 2 산화물 반도체층(305)은 필요하지 않다는 것을 주의한다. 이 경우, 제 2 산화물 반도체층(305)에 관련된 공정을 생략할 수 있다.
제 2 산화물 반도체층(305)은 임의의 상기 실시형태에 있어서의 산화물 반도체층과 유사한 방식으로 형성할 수 있다. 따라서, 제 2 산화물 반도체층(305) 및 그 제작 방법의 상세에 대해서는 임의의 상기 실시형태를 참조할 수 있다. 제 2 산화물 반도체층(305)은 제 1 산화물 반도체층(304)보다 두껍게 형성하는 것이 바람직하다는 것을 주의한다. 제 1 산화물 반도체층(304)과 제 2 산화물 반도체층(305)의 두께의 합이 1nm 이상 50nm 이하, 바람직하게는 1nm 이상 10nm 이하가 되도록 제 2 산화물 반도체층(305)을 형성하는 것이 바람직하다. 본 실시형태에서는, 일례로서 7nm의 두께로 설정된다. 사용되는 산화물 반도체 재료, 반도체 장치의 용도 등에 따라 제 2 산화물 반도체층의 적절한 두께는 다르기 때문에, 그 두께는 재료, 용도 등에 따라 적절히 결정된다는 것을 주의한다.
제 2 산화물 반도체층(305)은 제 1 산화물 반도체층(304)과 동일한 주성분을 포함하는 재료 및 결정화 후의 격자 상수가 제 1 산화물 반도체층(304)에 근접한 재료(격자 미스매치가 1% 이하)를 사용하여 형성된 것이 바람직하다. 이러한 재료를 사용할 경우에는, 제 2 산화물 반도체층(305)의 결정화에 있어서, 제 1 산화물 반도체층(304)의 결정 영역을 종 결정으로 사용하는 결정 성장을 진행시키기 쉬워지기 때문이다. 또한, 동일 주성분을 포함하는 재료가 사용되는 경우에는, 계면 물성이나 전기적 특성도 양호해진다.
결정화에 의해 원하는 막질이 수득될 경우에는, 다른 주성분을 포함하는 재료를 사용해서 제 2 산화물 반도체층(305)이 형성될 수 있다는 것을 주의한다.
다음에, 제 2 산화물 반도체층(305)에 제 2 열처리를 행하고, 제 1 산화물 반도체층(304)의 결정 영역을 종 결정으로 사용하여 결정 성장시켜서, 제 2 산화물 반도체층(306)을 형성한다(도 5c 참조). 제 2 산화물 반도체층(305)을 형성하지 않을 경우, 상기 공정은 생략할 수 있다.
제 2 열처리의 온도는 550℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 750℃ 이하로 한다. 제 2 열처리의 가열 시간은 1분 이상 100시간 이하, 바람직하게는 5시간 이상 20시간 이하, 대표적으로는 10시간으로 한다. 제 2 열처리에 있어서도, 열처리의 분위기에는, 수소, 수분 등이 포함되지 않는 것이 바람직하다.
분위기의 상세 및 열처리에 의한 효과는 제 1 열처리와 같다. 또한, 사용할 수 있는 열처리 장치도 제 1 열처리의 경우와 같다. 예를 들면, 제 2 열처리의 승온 시, 노의 내부를 질소 분위기로 설정하고 냉각 시 노의 내부를 산소 분위기로 함으로써, 질소 분위기의 수소 등이 제거되고 산소 분위기에서 산소가 공급될 수 있다.
전술한 바와 같은 제 2 열처리를 행함으로써, 제 1 산화물 반도체층(304)에 형성된 결정 영역으로부터 제 2 산화물 반도체층(305) 전체로 결정 성장을 진행시켜서, 제 2 산화물 반도체층(306)을 형성할 수 있다. 또한, 수소(수분 및 수산기를 포함하는) 등이 제거되어, 산소가 공급된 제 2 산화물 반도체층(306)을 형성할 수 있다. 또한, 제 2 열처리로 의해 제 1 산화물 반도체층(304)의 결정 영역의 배향을 향상시키는 것도 가능하다.
예를 들면, In-Ga-Zn-O계 산화물 반도체 재료를 제 2 산화물 반도체층(306)에 사용할 경우, 제 2 산화물 반도체층(306)은 InGaO3(ZnO)m(m:자연수로 한정되지 않음)로 표현된 결정이나, In2Ga2ZnO7(In:Ga:Zn:O=2:2:1:7[atomt비])로 표현된 결정 등을 포함할 수 있다. 이러한 결정은 제 2 열처리에 의해 c축이 제 2 산화물 반도체층(306)의 표면과 대략 수직한 방향으로 배향한다.
여기에서, 상기의 결정은 a축(a-axis) 및 b축(b-axis)에 평행한 층의 적층 구조이다. 또한, 각 층은 In, Ga, Zn 중 어느 하나를 함유한다. 구체적으로는, 상기의 결정은 In을 함유하는 층 및 In을 함유하지 않는 층(Ga 또는 Zn을 함유하는 층)이 c축 방향으로 적층된 구조를 가진다.
In-Ga-Zn-O계 산화물 반도체 결정에서는, In을 함유하는 층의 면내 방향, 즉, a축 및 b 축에 평행한 방향의 도전성은 양호하다. 이것은, In-Ga-Zn-O계 산화물 반도체 결정에서는 전기 전도가 주로 In에 의해 제어되는 것, 하나의 In 원자의 5s 궤도가 인접하는 In 원자의 5s 궤도와 중첩함으로써, 캐리어 경로가 형성되기 때문이다.
제 1 산화물 반도체층(304)이 제 1 산화물 반도체층(304)과 절연층(302)의 계면에 비정질 영역을 가지는 구조의 경우, 제 2 열처리를 행함으로써, 제 1 산화물 반도체층(304)의 표면에 형성된 결정 영역으로부터 제 1 산화물 반도체층(304)의 하면을 향해서 결정 성장이 진행하고, 상기 비정질 영역이 결정화될 경우도 있다. 절연층(302)을 형성하는 재료, 열처리의 조건 등에 따라서는, 상기 비정질 영역이 잔존할 경우도 있다는 것을 주의한다.
제 1 산화물 반도체층(304)과 제 2 산화물 반도체층(305)이 동일 주성분의 산화물 반도체 재료를 사용하여 형성될 경우, 도 5c에 도시된 바와 같이 제 1 산화물 반도체층(304)과 제 2 산화물 반도체층(306)이 동일한 결정 구조를 가질 경우가 있다. 따라서, 도 5c에서는 점선으로 나타냈지만, 제 1 산화물 반도체층(304)과 제 2 산화물 반도체층(306)의 경계를 판별할 수 없게 되고, 제 1 산화물 반도체층(304)과 제 2 산화물 반도체층(306)을 동일한 층으로 간주할 수 있을 경우도 있다.
다음에, 마스크를 사용한 에칭 등의 방법에 의해 제 1 산화물 반도체층(304) 및 제 2 산화물 반도체층(306)을 가공하고, 따라서 섬 형상의 제 1 산화물 반도체층(304a) 및 섬 형상의 제 2 산화물 반도체층(306a)을 형성한다(도 5d 참조). 여기에서는, 제 2 열처리의 후에, 섬 형상의 산화물 반도체층으로의 가공을 행하고 있지만, 섬 형상의 산화물 반도체층으로의 가공 후에, 제 2 열처리를 행해도 된다는 것을 주의한다. 이 경우, 웨트 에칭을 사용할 경우이어도, 에칭 레이트가 높은 상태에서 에칭을 행할 수 있기 위해서, 에칭에 드는 시간을 단축할 수 있다고 하는 장점이 있다.
제 1 산화물 반도체층(304) 및 제 2 산화물 반도체층(306)의 에칭 방법으로서, 드라이 에칭 또는 웨트 에칭 중 어느 하나를 사용할 수 있다. 물론, 그 양쪽을 조합시켜서 사용할 수도 있다. 산화물 반도체층을 원하는 형상으로 에칭할 수 있도록, 재료에 따라 에칭 조건(에칭 가스 또는 에천트, 에칭 시간, 온도 등)은 적절히 설정한다. 제 1 산화물 반도체층(304) 및 제 2 산화물 반도체층(306)은 임의의 상기 실시형태에 있어서의 산화물 반도체층과 유사한 방법으로 에칭될 수 있다. 상세는 임의의 상기 실시형태를 참조할 수 있다.
산화물 반도체층에서 채널 형성 영역이 되는 영역은 평탄한 표면을 가지고 있는 것이 바람직하다는 것을 주의한다. 예를 들면, 제 2 산화물 반도체층(306)의 표면의 고저차이(P-V)는 게이트 전극과 중첩하는 영역(채널 형성 영역)에 있어서, 1nm 이하(바람직하게는 0.5nm 이하)인 것이 바람직하다. 상기의 고저차이에는 예를 들면, 10㎛×10㎛의 영역에서 측정할 수 있다는 것을 주의한다.
다음에, 제 2 산화물 반도체층(306a)에 접하도록 도전층을 형성한다. 상기 도전층을 선택적으로 에칭하여, 소스 또는 드레인 전극(308a) 및 소스 또는 드레인 전극(308b)을 형성한다(도 5d 참조). 상세는 임의의 상기 실시형태를 참조할 수 있다.
도 5d에 도시된 공정으로, 소스 또는 드레인 전극(308a) 및 소스 또는 드레인 전극(308b)과 접하는 제 1 산화물 반도체층(304a) 또는 제 2 산화물 반도체층(306a)의 결정 영역이 비정질 상태가 될 경우도 있다는 것을 주의한다. 따라서, 제 1 산화물 반도체층(304a) 및 제 2 산화물 반도체층(306a)의 모든 영역이 결정성일 필요는 없다.
다음에, 제 2 산화물 반도체층(306a)의 일부에 접하는 게이트 절연층(312)을 형성한다. 상세는 임의의 상기 실시형태를 참조할 수 있다. 그 후에 제 1 산화물 반도체층(304a) 및 제 2 산화물 반도체층(306a)과 중첩하는 영역의 게이트 절연층(312) 위에 게이트 전극(314)을 형성한다. 다음에, 게이트 절연층(312) 및 게이트 전극(314) 위에 층간 절연층(316) 및 층간 절연층(318)을 형성한다(도 5e 참조). 상세는 임의의 상기 실시형태를 참조할 수 있다.
게이트 절연층(312)의 형성 후에, 불활성 가스 분위기 하 또는 산소 분위기 하에서 제 3 열처리를 행하는 것이 바람직하다. 제 3 열처리의 온도는 200℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하이다. 예를 들면, 산소를 포함하는 분위기 하에서 250℃로, 1시간의 열처리를 행하면 좋다. 제 3 열처리는 트랜지스터의 전기적 특성의 편차를 경감할 수 있다. 또한, 게이트 절연층(312)이 산소를 포함하는 절연층일 경우, 제 2 산화물 반도체층(306a)에 산소를 공급할 수도 있다.
본 실시형태에서는, 게이트 절연층(312)의 형성 후에 제 3 열처리를 행하고 있지만, 제 3 열처리의 타이밍은 이것에 한정되지 않는다는 것을 주의한다. 또한, 제 2 열처리 등 다른 처리에 의해 제 2 산화물 반도체층(306a)에 산소를 공급하고 있을 경우에는, 제 3 열처리는 생략될 수 있다.
이상을 통해, 제 1 산화물 반도체층(304a) 및 제 2 산화물 반도체층(306a)을 사용한 트랜지스터(350)가 완성된다(도 5e 참조).
이와 같이 고순도화되어, 진성화된 제 1 산화물 반도체층(304a) 및 제 2 산화물 반도체층(306a)을 사용함으로써 트랜지스터의 오프 전류를 충분하게 저감할 수 있다. 그리고, 이러한 트랜지스터를 사용함으로써 지극히 장시간 동안 저장된 데이터를 저장하는 것이 가능한 반도체 장치가 수득된다.
본 실시형태에서는, 톱-게이트형의 트랜지스터에서 소스 및 드레인 전극의 하부와 산화물 반도체층의 상부가 접하는 구성에 관하여 설명했지만, 본 실시형태의 구성을 적용할 수 있는 트랜지스터는 이것에 한정되지 않는다는 것을 주의한다. 예를 들면, 톱-게이트형의 트랜지스터에서 소스 및 드레인 전극의 상부와 산화물 반도체층의 하부가 접하는 구성(도 1a, 도 1b, 도 1c, 도 1d, 또는 도 3a 내지 도 3e에 도시된 구성 등)에, 본 실시형태의 구성의 일부를 적용할 수 있다. 대안적으로, 보텀 게이트형의 트랜지스터에서 소스 및 드레인 전극의 하부와 산화물 반도체층의 상부가 접하는 구성, 보텀 게이트형의 트랜지스터에서 소스 및 드레인 전극의 상부와 산화물 반도체층의 하부가 접하는 구성 등에 대하여도, 본 실시형태의 구성의 일부를 적용할 수 있다. 즉, 본 실시형태에 의해, 결정 영역을 가지는 산화물 반도체층을 구비한 다양한 트랜지스터를 실현할 수 있다.
또한, 본 실시형태에서는, 산화물 반도체층으로서, 결정 영역을 가지는 제 1 산화물 반도체층(304a)과 제 1 산화물 반도체층(304a)의 결정 영역으로부터 결정 성장에 의해 형성된 제 2 산화물 반도체층(306a)을 사용하여, 전계 효과 이동도가 향상되고 양호한 전기 특성을 가지는 트랜지스터를 실현할 수 있다. 예를 들면, 전계 효과 이동도 μ>100㎠/V·s를 실현하는 것도 가능하다. 따라서, 고속 동작이 요청되는 각종 논리 회로에 상기 트랜지스터를 적용하는 것도 가능하다.
본 실시형태에 기술된 구성, 방법 등은 다른 실시형태에 기술된 구성, 방법 등과 적절히 조합시켜서 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 산화물 반도체를 사용한 트랜지스터의 제작 방법에 대해서, 도 6a 내지 도 6e를 사용하여 설명한다. 상기 트랜지스터는 임의의 상기 실시형태에 있어서의 트랜지스터(162) 등을 대신해서 사용될 수 있다. 본 실시형태에 따른 트랜지스터의 구성 및 임의의 상기 실시형태에 따른 트랜지스터의 구성은 서로 부분적으로 공통된다. 따라서, 이하에서는, 주로 차이점에 대해서 말한다. 또한, 이하에서는, 톱-게이트형의 트랜지스터를 예로 들어서 설명하지만, 트랜지스터의 구성은 톱-게이트 구조에 한정되지 않는다.
우선, 기판(400) 위에 절연층(402)을 형성한다. 다음에, 절연층(402) 위에 산화물 반도체층(406)을 형성한다(도 6a 참조). 상세는 임의의 상기 실시형태를 참조할 수 있다.
다음에, 마스크를 사용한 에칭 등의 방법에 의해 산화물 반도체층(406)을 가공하여, 섬 형상의 산화물 반도체층(406a)을 형성한다. 상기 산화물 반도체층(406a)을 덮도록, 도전층(408) 및 절연층(410)을 형성한다(도 6b 참조). 절연층(410)은 필수적인 구성요소는 아니지만, 나중에 형성되는 소스 전극 및 드레인 전극의 측면을 선택적으로 산화시키기 위해서는 유효하다는 것을 주의한다. 또한, 게이트 전극과 소스 전극 사이 및 게이트 전극과 드레인 전극 사이의 용량을 저감한다고 하는 점에 있어서도 유효하다.
섬 형상의 산화물 반도체층(406a)의 형성이나 열처리 등의 상세에 대해서는, 임의의 상기 실시형태를 참조할 수 있다. 도전층(408)의 상세에 관해서도, 임의의 상기 실시형태를 참조할 수 있다.
절연층(410)은 CVD법, 스퍼터링법 등을 사용하여 형성할 수 있다. 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 포함하도록 절연층(410)을 형성하는 것이 바람직하다. 절연층(410)은 단층 구조 또는 적층 구조를 가질 수 있다는 것을 주의한다. 절연층(410)의 두께는 특별하게 한정되지 않는다. 예를 들면, 두께를 10nm 이상 200nm 이하로 설정할 수 있다.
다음에, 도전층(408) 및 절연층(410)을 선택적으로 에칭하여, 소스 또는 드레인 전극(408a), 소스 또는 드레인 전극(408b), 절연층(410a), 절연층(410b)을 형성한다(도 6c 참조). 상세한 것은, 임의의 상기 실시형태에 있어서의 소스 또는 드레인 전극의 형성 공정과 같다. 알루미늄, 티타늄, 몰리브덴, 구리 등의 재료는 나중에 실시되는 플라즈마 산화 처리에 적합하여, 소스 또는 드레인 전극(408a), 소스 또는 드레인 전극(408b) 등의 재료로서 바람직하다는 것을 주의한다.
다음에, 산화물 반도체층(406a)에 산소를 공급하기 위한 산화 처리를 행한다(도 6d 참조). 상기 산화 처리에 의해, 소스 또는 드레인 전극(408a)의 일부(특히, 그 측면에 상당하는 부분)에 산화 영역(411a)이 형성되고 소스 또는 드레인 전극(408b)의 일부(특히, 그 측면에 상당하는 부분)에는 산화 영역(411b)이 형성된다(도 6d 참조). 또한, 상기 산화 처리에 의해, 소스 또는 드레인 전극(408a) 및 소스 또는 드레인 전극(408b)의 주변에도 산화 영역이 형성된다.
산화 처리는 마이크로파(300MHz 내지 300GHz)에 의해 여기된 산소 플라즈마를 사용한 산화 처리, 플라즈마 산화 처리라고 하는 것이 바람직하다. 마이크로파에 의해 플라즈마를 여기함으로써, 고밀도 플라즈마가 실현되어, 산화물 반도체층(406a)에 대한 데미지를 충분하게 저감할 수 있기 때문이다.
보다 구체적으로는, 예를 들면, 주파수를 300MHz 내지 300GHz(대표적으로는 2.45GHz), 압력을 50Pa 내지 5000Pa(대표적으로는 500Pa), 피처리물의 온도를 200℃ 내지 400℃(대표적으로는 300℃)로 해서 산소와 아르곤과의 혼합 가스를 사용해서 상기 처리를 행할 수 있다.
상기 산화 처리에 의해, 산화물 반도체층(406a)에는 산소가 공급된다. 따라서, 산화물 반도체층(406a)에 대한 데미지를 충분하게 저감하면서, 산소 결핍에 기인하는 에너지 갭의 결함 준위를 감소시킬 수 있다. 즉, 산화물 반도체층(406a)의 특성을 한층 향상시킬 수 있다.
산화물 반도체층(406a)에 대한 데미지를 충분하게 저감하면서, 산화물 반도체층(406a)에 산소를 공급할 수 있는 방법이면, 마이크로파를 사용한 플라즈마 산화 처리에 한정되지 않는다는 것을 주의한다. 예를 들면, 산소를 포함하는 분위기에 있어서의 열처리 등의 방법을 사용할 수도 있다.
상기 산화 처리와 더불어, 산화물 반도체층(406a)으로부터 수분, 수소 등을 제거하는 처리를 행해도 된다. 이 경우, 예를 들면, 질소나 아르곤 등의 가스를 사용한 플라즈마 처리를 사용할 수 있다.
상기 산화 처리에 의해 형성된 산화 영역(411a) 및 산화 영역(411b)은 트랜지스터(450)가 미세화되어 있을 경우(예를 들면, 채널 길이가 1000nm 미만일 경우)에 특히 유효하다는 것을 주의한다. 트랜지스터의 미세화에 따라, 게이트 절연층은 작은 두께를 가질 필요가 있다. 상기 산화 영역을 가지는 이유는 산화 영역이 게이트 절연층의 박형화나 피복성 불량 등에 기인한 게이트 전극과 소스 또는 드레인 전극 사이의 쇼트를 방지할 수 있기 때문이다. 상기 산화 영역은 5nm 이상(바람직하게는 10nm 이상)의 두께를 가지고 있으면, 충분하게 효과적이라는 것을 주의한다.
상기 산화 처리는 절연층(402)의 노출된 부분의 막질 개선의 관점에서도 유효하다.
소스 또는 드레인 전극(408a) 및 소스 또는 드레인 전극(408b)의 상부의 산화를 방지하는 역할을 가지는 점에서, 절연층(410a) 및 절연층(410b)은 중요하다는 것을 주의한다. 에칭 때에 사용하는 마스크를 잔존시면서 상기 플라즈마 처리를 하는 것은 매우 어렵기 때문이다.
다음에, 대기에 노출시키지 않고, 산화물 반도체층(406a)의 일부에 접하는 게이트 절연층(412)을 형성한다. 그리고, 게이트 절연층(412) 위의 산화물 반도체층(406a)과 중첩하는 영역에 게이트 전극(414)을 형성하고, 게이트 절연층(412) 및 게이트 전극(414) 위에 층간 절연층(416) 및 층간 절연층(418)을 형성한다(도 6e 참조). 상세는 임의의 상기 실시형태를 참조할 수 있다.
이상을 통해, 산화물 반도체를 사용한 트랜지스터(450)가 완성된다.
본 실시형태에서는, 산화물 반도체층(406a)에 산소를 공급하기 위해서, 산화물 반도체층(406a)에 산소 플라즈마 처리가 행해진다. 따라서, 트랜지스터(450)는 더 양호한 특성을 갖는다. 또한, 소스 또는 드레인 전극의 측면에 상당하는 영역이 산화되어, 게이트 절연층의 박막화에 기인할 수 있는, 게이트 전극과 소스 전극(또는 드레인 전극) 사이의 단락을 방지할 수 있다. 또한, 산화 영역(411a)과 산화 영역(411b)에 의해, 적당한 오프셋 영역을 형성할 수 있어서, 산화물 반도체층으로부터, 소스 전극(또는 드레인 전극)과의 계면의 전계의 변화가 작아질 수 있다.
또한, 소스 전극 및 드레인 전극 위에 절연층을 설치함으로써, 게이트 전극과 소스 전극 사이 및 게이트 전극과 드레인 전극 사이에 형성되는 용량(기생 용량)을 저감하고, 고속 동작이 실현될 수 있다.
본 실시형태에서는, 톱-게이트형의 트랜지스터에서 소스 및 드레인 전극의 하부와 산화물 반도체층의 상부가 서로 접하는 구성에 관하여 설명했지만, 본 실시형태의 구성을 적용할 수 있는 트랜지스터는 이것에 한정되지 않는다는 것을 주의한다. 예를 들면, 보텀 게이트형의 트랜지스터에서 소스 및 드레인 전극의 하부와 산화물 반도체층의 상부가 서로 접하는 구성에 본 실시형태의 구성의 일부를 적용할 수 있다. 즉, 본 실시형태에 의해, 산소가 공급된 산화물 반도체, 산화 영역을 가지는 전극, 등을 구비한 다양한 트랜지스터를 실현할 수 있다.
본 실시형태에 기술된 구성, 방법 등은 다른 실시형태에 기술된 구성, 방법 등과 적절히 조합시켜서 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 임의의 상기 실시형태에 기술된 반도체 장치의 응용 예를 도 7a 및 도 7b 및 도 8a 내지 도 8c를 참조하여 설명한다.
도 7a 및 도 7b는 도 2a1에 도시된 반도체 장치(이하, 메모리 셀(190)이라고도 하는)를 복수 포함하는 반도체 장치의 회로도이다. 도 7a는 메모리 셀(190)이 직렬로 접속된 소위 NAND 반도체 장치의 회로도이고, 도 7b는 메모리 셀(190)이 병렬로 접속된 소위 NOR 반도체 장치의 회로도이다.
도 7a에 도시된 반도체 장치는 소스선 SL, 비트선 BL, 제 1 신호선 S1, m개의 제 2 신호선 S2, m개의 워드선 WL, 및 복수의 메모리 셀(190)(1, 1) 내지 190(m, 1)이, m개(행)(수직 방향)×1개(열)(수평 방향)의 매트릭스로 배치되어 있다. 도 7a에서, 하나의 소스선 SL 및 하나의 비트선 BL이 반도체 장치에 포함되지만, 개시된 발명의 일 실시형태는 이에 제한되지 않는다. n개의 소스선 SL 및 n개의 비트선 BL을 설치하여 메모리 셀이 m개(행)(수직 방향)×n개(열)(수평 방향)의 매트릭스로 배치된 메모리 셀 어레이가 형성된다.
각 메모리 셀(190)에 있어서, 트랜지스터(160)의 게이트 전극, 트랜지스터(162)의 소스 전극 및 드레인 전극 중 하나, 및 용량 소자(164)의 한 전극이 서로 전기적으로 접속되어 있다. 제 1 신호선 S1과 트랜지스터(162)의 상기 소스 전극 및 드레인 전극 중 다른 하나가 서로 전기적으로 접속되고, 제 2 신호선 S2와 상기 트랜지스터(162)의 게이트 전극이 서로 전기적으로 접속된다. 워드선 WL과 용량 소자(164)의 다른 전극이 서로 전기적으로 접속된다.
또한, 메모리 셀(190)이 가지는 트랜지스터(160)의 소스 전극과 인접하는 메모리 셀(190)의 트랜지스터(160)의 드레인 전극은 서로 전기적으로 접속된다. 메모리 셀(190)이 가지는 트랜지스터(160)의 드레인 전극과 인접하는 메모리 셀(190)의 트랜지스터(160)의 소스 전극이 서로 전기적으로 접속된다. 직렬로 접속된 복수의 메모리 셀의 한 단부에 제공된, 메모리 셀(190)이 가지는 트랜지스터(160)의 드레인 전극은 비트선과 서로 전기적으로 접속된다는 것을 주의한다. 직렬로 접속된 복수의 메모리 셀의 다른 쪽의 단부에 제공된, 메모리 셀(190)이 가지는 트랜지스터(160)의 소스 전극은 소스선과 서로 전기적으로 접속된다.
도 7a에 도시된 반도체 장치는 각 행에서 기록 동작 및 판독 동작이 수행된다. 기록 동작은 다음과 같이 실시된다. 기록을 행하는 행의 제 2 신호선 S2에 트랜지스터(162)가 턴온되는 전위를 공급하여, 기록을 행하는 행의 트랜지스터(162)를 턴온한다. 이것에 의해, 지정된 행의 트랜지스터(160)의 게이트 전극에 제 1 신호선 S1의 전위가 공급되어, 상기 게이트 전극에 소정의 전하가 주어진다. 따라서, 지정된 행의 메모리 셀에 데이터를 기록할 수 있다.
또한, 판독 동작은 다음과 같이 실시된다. 우선, 트랜지스터(160)의 게이트 전극의 전하와 상관없이, 판독을 행하는 행 이외의 워드선 WL에 트랜지스터(160)가 턴온되는 전위가 공급되어, 판독을 행하는 행 이외의 트랜지스터(160)를 턴온한다. 그 후, 판독을 행하는 행의 워드선 WL에 트랜지스터(160)의 게이트 전극의 전하에 따라, 트랜지스터(160)의 온 상태 또는 오프 상태가 결정되는 전위(판독 전위)를 공급한다. 그 후, 소스선 SL에 소정의 전위가 공급되어, 비트선 BL에 접속된 판독 회로(도시되지 않음)가 동작한다. 여기에서, 소스선 SL과 비트선 BL 사이의 복수의 트랜지스터(160)는 판독을 행하는 행의 트랜지스터(160)를 제외하고 온 상태므로, 소스선 SL과 비트선 BL 사이의 컨덕턴스는 판독을 행하는 행의 트랜지스터(160)의 상태에 의해 결정된다. 즉, 판독 회로에 의해 판독되는 비트선 BL의 전위는 판독을 행하는 행의 트랜지스터(160)의 게이트 전극의 전하에 따라 변한다. 이런 방식으로, 지정된 행의 메모리 셀로부터 데이터를 판독할 수 있다.
도 7b에 도시된 반도체 장치는 n개의 소스선 SL, n개의 비트선 BL, n개의 제 1 신호선 S1, m개의 제 2 신호선 S2, m개의 워드선 WL, 및 복수의 메모리 셀(190)(1, 1) 내지 190(m, n)이 m(행)(수직 방향) 및 n(열)(수평 방향)의 매트릭스로 배치된 메모리 셀 어레이(181)를 가진다. 상기 트랜지스터(160)의 상기 게이트 전극, 트랜지스터(162)의 소스 전극 및 드레인 전극 중 하나, 용량 소자(164)의 한 전극이 서로 전기적으로 접속되어 있다. 소스선 SL과 트랜지스터(160)의 소스 전극은 서로 전기적으로 접속된다. 비트선 BL과 트랜지스터(160)의 드레인 전극은 서로 전기적으로 접속된다. 제 1 신호선 S1과 트랜지스터(162)의 소스 전극 및 드레인 전극 중 다른 하나는 서로 전기적으로 접속되고, 제 2 신호선 S2과 트랜지스터(162)의 게이트 전극은 서로 전기적으로 접속된다. 워드선 WL과 용량 소자(164)의 다른 전극은 서로 전기적으로 접속된다.
도 7b에 도시된 반도체 장치는 각 행에서 기록 동작 및 판독 동작을 행한다. 기록 동작은 상기의 도 7a에 도시된 반도체 장치와 유사한 방법으로 실시된다. 판독 동작은 다음과 같이 실시된다. 우선, 트랜지스터(160)의 게이트 전극의 전하와 상관없이 트랜지스터(160)가 턴오프되는 전위를 판독을 행하는 행 이외의 워드선 WL에 공급하여, 판독을 행하는 행 이외의 트랜지스터(160)를 턴오프한다. 그 후, 트랜지스터(160)의 게이트 전극의 전하에 의해, 트랜지스터(160)의 온 상태 또는 오프 상태가 결정되는 전위(판독 전위)가 판독을 행하는 행의 워드선 WL에 공급된다. 그 후, 소스선 SL에 소정의 전위가 공급되어, 비트선 BL에 접속된 판독 회로(도시되지 않음)가 동작한다. 여기에서, 소스선 SL과 비트선 BL 사이의 컨덕턴스는 판독을 행하는 행의 트랜지스터(160)의 상태에 의해 결정된다. 즉, 판독을 행하는 행의 트랜지스터(160)의 게이트 전극의 전하에 따라 판독 회로에 의해 판독된 비트선 BL의 전위는 변한다. 이런 방식으로, 지정된 행의 메모리 셀로부터 데이터가 판독된다.
다음에, 도 7a 및 도 7b에 도시된 반도체 장치 등에 사용할 수 있는 판독 회로의 일례에 대해서 도 8a 내지 도 8c를 참조하여 설명한다.
도 8a는 판독 회로의 개요를 나타낸다. 상기 판독 회로는 트랜지스터와 감지 증폭기 회로를 가진다.
데이터를 판독할 때, 단자 A는 데이터가 판독되는 메모리 셀이 접속된 비트선에 접속된다. 또한, 트랜지스터의 게이트 전극에는 바이어스 전위(Vbias)가 인가되어 단자 A의 전위가 제어된다.
메모리 셀(190)의 저항은 저장된 데이터에 따라 변한다. 구체적으로는, 선택된 메모리 셀(190)의 트랜지스터(160)가 온인 경우에 메모리 셀(190)은 저저항 상태가 되고, 선택된 메모리 셀(190)의 트랜지스터(160)가 오프인 경우에는 메모리 셀(190)은 고저항 상태가 된다.
메모리 셀이 고저항 상태인 경우, 단자 A의 전위가 참조 전위(Vref)보다 크고, 감지 증폭기 회로는 단자 A의 전위에 대응하는 전위(데이터 "1")를 출력한다. 한편, 메모리 셀이 저저항 상태인 경우, 단자 A의 전위가 참조 전위(Vref)보다 낮아지고 감지 증폭기 회로는 단자 A의 전위에 대응하는 전위(데이터 "0")를 출력한다.
따라서, 판독 회로를 사용함으로써 메모리 셀로부터 데이터가 판독된다. 본 실시형태의 판독 회로는 일례라는 것을 주의한다. 대안적으로, 다른 공지의 회로가 사용된다. 또한, 판독 회로는 프리차지 회로를 포함한다. 참조 전위(Vref) 대신에 참조용의 비트선이 감지 증폭기 회로에 접속될 수 있다.
도 8b는 감지 증폭기 회로의 일례인 차동형 감지 증폭기를 나타낸다. 차동형 감지 증폭기는 입력 단자(Vin(+)과 Vin(-)) 및 출력 단자(Vout)를 가지고, Vin(+)과 Vin(-)의 차이를 증폭한다. Vin(+)>Vin(-)이면 Vout는 대략 High 출력, Vin(+)<Vin(-)이면 Vout는 대략 Low 출력이 된다.
도 8c는 감지 증폭기 회로의 일례인 래치(latch)형 감지 증폭기를 나타낸다. 래치형 감지 증폭기는 입출력 단자(V1 및 V2) 및 제어 신호(Sp 및 Sn)의 입력 단자를 가진다. 우선, 제어 신호 Sp 및 Sn을 각각 신호 High 및 신호 Low로 설정하고, 전원 전위(Vdd)를 차단한다. 그리고, 비교를 위한 전위를 V1과 V2에 공급한다. 그 후에 제어 신호 Sp 및 Sn을 각각 신호 Low 및 신호 High로 설정하고, 전원 전위(Vdd)를 공급한다. 비교를 위한 전위 V1in과 V2in에 대해 V1in>V2in의 관계에 있으면, V1의 출력은 신호 High, V2의 출력은 신호 Low가 되고, V1in<V2in의 관계에 있으면, V1의 출력은 신호 Low, V2의 출력은 신호 High가 된다. 이러한 관계를 이용하여, V1in과 V2in의 차이가 증폭될 수 있다.
본 실시형태에 기술된 구성, 방법 등은 다른 실시형태에 기술된 구성, 방법 등과 적절히 조합시켜서 사용할 수 있다.
(실시형태 7)
본 실시형태에서는, 임의의 상기 실시형태에 기술된 트랜지스터를 사용한 반도체 장치의 예에 대해서, 도 9a 및 도 9b를 참조해서 설명한다.
도 9a는 소위 DRAM(Dynamic Random Access Memory)에 상당하는 구성의 반도체 장치의 일례를 도시한다. 도 9a에 도시된 메모리 셀 어레이(620)는 복수의 메모리 셀(630)이 매트릭스로 배열된 구성을 가지고 있다. 또한, 메모리 셀 어레이(620)는 m개의 제 1 배선 및 n개의 제 2 배선을 가진다. 메모리 셀(630)은 도 2b에 도시된 반도체 장치에 상당한다는 것을 주의한다. 또한, 본 실시형태에 있어서는, 도 2b에 있어서의 제 1 배선을 비트선 BL이라고 부르고, 제 2 배선을 워드선 WL이라고 부른다.
메모리 셀(630)은 트랜지스터(631) 및 용량 소자(632)로 구성되어 있다. 트랜지스터(631)의 게이트 전극은 제 1 배선(워드선 WL)과 접속되어 있다. 또한, 트랜지스터(631)의 소스 전극 및 드레인 전극 중 하나는 제 2 배선(비트선 BL)과 접속된다. 트랜지스터(631)의 소스 전극 및 드레인 전극 중 다른 하나는 용량 소자의 한 전극과 접속된다. 용량 소자의 다른 전극은 용량선 CL에 접속되고, 미리 결정된 전위가 공급된다. 트랜지스터(631)에 임의의 상기 실시형태에 기술된 트랜지스터가 적용된다.
임의의 상기 실시형태에 있어서 기술된 트랜지스터는 지극히 작은 오프 전류를 가진다. 따라서, 소위 DRAM으로서 인식되어 있는 도 9a에 도시된 반도체 장치에 상기 트랜지스터를 적용할 경우, 실질적으로 비휘발성 메모리가 수득된다.
도 9b에는, 소위 SRAM(Static Random Access Memory)에 상당하는 구성의 반도체 장치의 일례를 도시한다. 도 9b에 도시된 메모리 셀 어레이(640)는 복수의 메모리 셀(650)이 매트릭스로 배열된 구성을 갖는다. 또한, 메모리 셀 어레이(640)는 복수의 제 1 배선(워드선 WL), 복수의 제 2 배선(비트선 BL) 및 복수의 제 3 배선(반전 비트선/BL)을 가진다.
메모리 셀(650)은 제 1 내지 제 6 트랜지스터(651 내지 656)를 가지고 있다. 제 1 트랜지스터(651)와 제 2 트랜지스터(652)는 선택 트랜지스터로서 기능한다. 또한, 제 3 트랜지스터(653)와 제 4 트랜지스터(654) 중 하나(여기에서는, 제 4 트랜지스터(654))는 n-채널형 트랜지스터이며, 다른 쪽(여기에서는, 제 3 트랜지스(653))은 p-채널형 트랜지스터이다. 즉, 제 3 트랜지스터(653)와 제 4 트랜지스터(654)에 의해 CMOS 회로가 형성된다. 마찬가지로, 제 5 트랜지스터(655)와 제 6 트랜지스터(656)에 의해 CMOS 회로가 형성된다.
제 1 트랜지스터(651), 제 2 트랜지스터(652), 제 4 트랜지스터(654), 및 제 6 트랜지스터(656)는 n-채널형의 트랜지스터이며, 임의의 상기 실시형태에 기술된 트랜지스터를 적용할 수 있다. 제 3 트랜지스터(653)와 제 5 트랜지스터(655)는 p-채널형의 트랜지스터이며, 산화물 반도체 또는 산화물 반도체 이외의 재료(예를 들면, 실리콘)를 사용하여 형성할 수 있다.
본 실시형태에 기술된 구성, 방법 등은 다른 실시형태에 기술된 구성, 방법 등과 적절히 조합시켜서 사용할 수 있다.
(실시형태 8)
본 실시형태에서는, 상기의 실시형태에서 설명한 반도체 장치를 전자 기기에 적용할 경우에 대해서, 도 10a 내지 도 10f를 참조하여 설명한다. 본 실시형태에서는, 컴퓨터, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 말하는), 휴대 정보 단말(휴대형 게임기, 음향 재생 장치 등을 포함하는), 디지털 카메라 또는 디지털 비디오 카메라와 같은 카메라, 전자 페이퍼, 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 하는) 등의 전자 기기에 상기의 반도체 장치를 적용한 경우에 관하여 설명한다.
도 10a는 하우징(701), 하우징(702), 표시부(703), 키보드(704) 등을 포함하는 랩탑 개인용 컴퓨터를 도시한다. 각각의 하우징(701 및 702)에는 임의의 상기 실시형태에 기술된 반도체 장치가 제공된다. 임의의 상기 실시형태에 기술된 반도체 장치는 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감되어 있다. 그 때문에 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감된 랩탑 개인용 컴퓨터가 실현된다.
도 10b는 휴대 정보 단말(PDA)을 도시한다. 본체(711)에 표시부(713), 외부 인터페이스(715), 조작 버튼(714) 등이 제공된다. 또한, 휴대 정보 단말을 조작하기 위한 스타일러스(712) 등을 구비하고 있다. 본체(711)에는, 임의의 상기 실시형태에 기술된 반도체 장치가 제공된다. 임의의 상기 실시형태에 기술된 반도체 장치는 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감되어 있다. 따라서, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감된 휴대 정보 단말이 실현된다.
도 10c는 전자 페이퍼가 실장된 전자 서적(720)이며, 하우징(721)과 하우징(723)의 2개의 하우징으로 구성되어 있다. 하우징(721) 및 하우징(723)에는, 각각 표시부(725) 및 표시부(727)가 제공된다. 하우징(721 및 723)은 축부(737)에 의해 접속되고, 상기 축부(737)로 개폐될 수 있다. 하우징(721)은 전원(731), 조작 키(733), 스피커(735) 등을 구비하고 있다. 하우징(721 및 723)의 적어도 하나는 임의의 상기 실시형태에 기술된 반도체 장치가 제공된다. 임의의 상기 실시형태에 기술된 반도체 장치는 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감되어 있다. 따라서, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감된 전자 서적이 실현된다.
도 10d는 하우징(740)과 하우징(741)의 2개의 하우징을 포함하는 휴대 전화기를 도시한다. 또한, 하우징(740 및 741)은 도 10d와 같이 전개하고 있는 상태로부터 슬라이드에 의해 겹쳐질 수 있고, 휴대 전화가 휴대에 적합하도록 휴대 전화의 크기가 저감될 수 있다. 하우징(741)은 표시 패널(742), 스피커(743), 마이크로폰(744), 조작 키(745), 포인팅 디바이스(746), 카메라용 렌즈(747), 외부 접속 단자(748) 등을 구비하고 있다. 하우징(740)은 휴대 전화기의 충전을 위한 태양 전지 셀(749), 외부 메모리 슬롯(750) 등을 구비하고 있다. 또한, 안테나가 하우징(741)에 내장되어 있다. 하우징(740 및 741)의 적어도 하나에는, 임의의 상기 실시형태에 기술된 반도체 장치가 제공된다. 임의의 상기 실시형태에 기술된 반도체 장치는, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감되어 있다. 따라서, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감된 휴대 전화기가 실현된다.
도 10e는 본체(761), 표시부(767), 접안부(763), 조작 스위치(764), 표시부(765), 배터리(766) 등을 포함하는 디지털 카메라를 도시한다. 본체(761)에는, 임의의 상기 실시형태에 기술된 반도체 장치가 제공된다. 임의의 상기 실시형태에 기술된 반도체 장치는, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감되어 있다. 따라서, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감된 디지털 카메라가 실현된다.
도 10f는 하우징(771), 표시부(773), 스탠드(775) 등을 포함하는 텔레비전 장치(770)를 도시한다. 텔레비전 장치(770)는 하우징(771)의 조작 스위치 또는 리모트 컨트롤 조작기(780)에 의해 조작될 수 있다. 하우징(771) 및 리모트 컨트롤 조작기(780)에는, 임의의 상기 실시형태에 기술된 반도체 장치가 실장되어 있다. 임의의 상기 실시형태에 기술된 반도체 장치는, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감되어 있다. 따라서, 데이터의 기록 및 판독이 고속으로 수행되고, 데이터가 장시간 저장될 수 있고, 소비 전력이 충분히 저감된 텔레비전 장치가 실현된다.
이상과 같이, 본 실시형태에 기술된 전자 기기에는 임의의 상기 실시형태에 따른 반도체 장치가 실장된다. 따라서, 소비 전력이 저감된 전자 기기가 실현된다.
(실시예 1)
개시하는 발명의 일 형태에 따른 반도체 장치의 재기록 회수에 대해서 조사했다. 본 실시형태에서, 상기 조사 결과는 도 11을 참조해서 설명한다.
조사에 사용한 반도체 장치는 도 2a1에 도시된 회로 구성을 갖는 반도체 장치이다. 여기에서, 트랜지스터(162)에 상당하는 트랜지스터에는 산화물 반도체가 사용되고, 용량 소자(164)에 상당하는 용량 소자로서, 0.33pF의 용량값을 갖는 용량 소자가 사용된다.
조사는 초기의 메모리 윈도우 폭과 데이터의 저장 및 기록을 소정 회수 반복한 후의 메모리 윈도우 폭을 비교함으로써 수행된다. 데이터의 저장 및 기록은 도 2a1에서 제 3 배선에 상당하는 배선에 0V 또는 5V를 인가하고, 도 2a1에서 제 4 배선에 상당하는 배선에 0V 또는 5V를 인가함으로써 수행된다. 제 4 배선에 상당하는 배선의 전위가 0V인 경우에는, 트랜지스터(162)에 상당하는 트랜지스터는 오프 상태이기 때문에, 플로팅 게이트부(FG)에 공급된 전위가 유지된다. 제 4 배선에 상당하는 배선의 전위가 5V인 경우에는, 트랜지스터(162)에 상당하는 트랜지스터는 온 상태이기 때문에, 제 3 배선에 상당하는 배선의 전위가 플로팅 게이트부(FG)에 공급된다.
메모리 윈도우 폭은 메모리 장치의 특성을 나타내는 하나의 지표이다. 여기에서는, 메모리 윈도우 폭은 제 5 배선에 상당하는 배선의 전위(Vcg)와 트랜지스터(160)에 상당하는 트랜지스터의 드레인 전류(Id)의 관계를 나타내는, 다른 메모리 상태들 간의 곡선(Vcg-Id 곡선)의 시프트량(△Vcg)을 말한다. 다른 메모리 상태는 플로팅 게이트부(FG)에 0V가 인가된 상태(이하, Low 상태라고 한다)와 플로팅 게이트부(FG)에 5V가 인가된 상태(이하, High 상태라고 한다)를 말한다. 즉, 메모리 윈도우 폭은 Low 상태와 High 상태에 있어서, 전위(Vcg)의 스위핑(sweeping)에 의해 확인할 수 있다. 어느 경우도, Vds=1V로 설정된다.
도 11은 초기 상태의 메모리 윈도우 폭과, 1×109회의 기록을 행한 후의 메모리 윈도우 폭의 조사 결과를 나타낸다. 도 11에서, 실선은 제 1 기록을 나타내고, 파선은 1×109번째의 기록을 나타낸다는 것을 주의한다. 또한, 실선과 파선 모두 좌측의 곡선은 High 상태의 기록을 나타내고, 오른쪽의 곡선은 Low 상태의 기록을 나타낸다. 가로축은 Vcg(V)을 나타내고, 세로축은 Id(A)를 나타낸다. 도 11로부터, 1×109회의 기록 전후에 있어서, High 상태와 Low 상태의 전위(Vcg)를 스위핑한 메모리 윈도우 폭이 변화되지 않고 있는 것을 확인할 수 있다. 1 ×109회의 기록 후에 있어서 메모리 윈도우 폭이 변화되지 않는다고 하는 것은, 적어도 이 기간동안, 반도체 장치의 특성이 변화되지 않는 것을 나타내는 것이다.
전술한 바와 같이, 개시하는 발명의 일 형태에 관계되는 반도체 장치는, 데이터가 복수회 저장 및 기록되어도 특성이 변화되지 않는다. 즉, 개시하는 발명의 일 형태에 의해, 지극히 신뢰성이 높은 반도체 장치가 실현된다고 할 수 있다.
본 발명은 전체 내용이 본원에 참조로서 통합된, 2009년 12월 25일 일본 특허청에 출원된 일본 특허 출원 번호 제 2009-296201호에 기초한다.
138: 절연층 140: 산화물 반도체층
142a: 소스 또는 드레인 전극 142b: 소스 또는 드레인 전극
143: 절연층 144: 산화물 반도체층
146: 게이트 절연층 148a: 게이트 전극
148b: 전극 150: 층간 절연층
152: 층간 절연층 160: 트랜지스터
162: 트랜지스터 164: 용량 소자
181: 메모리셀 어레이 190: 메모리셀
200: 기판 202: 절연층
206: 산화물 반도체층 206a: 산화물 반도체층
208a: 소스 또는 드레인 전극 208b: 소스 또는 드레인 전극
212: 게이트 절연층 214: 게이트 전극
216: 층간 절연층 218: 층간 절연층
250: 트랜지스터 300: 기판
302: 절연층 304: 제 1 산화물 반도체층
304a: 제 1 산화물 반도체층 305: 제 2 산화물 반도체층
306: 제 2 산화물 반도체층 306a: 제 2 산화물 반도체층
308a: 소스 또는 드레인 전극 308b: 소스 또는 드레인 전극
312: 게이트 절연층 314: 게이트 전극
316: 층간 절연층 318: 층간 절연층
350: 트랜지스터 400: 기판
402: 절연층 406: 산화물 반도체층
406a: 산화물 반도체층 408: 도전층
408a: 소스 또는 드레인 전극 408b: 소스 또는 드레인 전극
410: 절연층 410a: 절연층
410b: 절연층 411a: 산화 영역
411b: 산화 영역 412: 게이트 절연층
414: 게이트 전극 416: 층간 절연층
418: 층간 절연층 450: 트랜지스터
620: 메모리셀 어레이 630: 메모리셀
631: 트랜지스터 632: 용량 소자
640: 메모리셀 어레이 650: 메모리셀
651: 트랜지스터 652: 트랜지스터
653: 트랜지스터 654: 트랜지스터
655: 트랜지스터 656: 트랜지스터
701: 하우징 702: 하우징
703: 표시부 704: 키보드
711: 본체 712: 스타일러스
713: 표시부 714: 조작버튼
715: 외부 인터페이스 720: 전자 서적
721: 하우징 723: 하우징
725: 표시부 727: 표시부
731: 전원 733: 조작키
735: 스피커 737: 축부
740: 하우징 741: 하우징
742: 표시 패널 743: 스피커
744: 마이크로폰 745: 조작키
746: 포인팅 디바이스 747: 카메라용 렌즈
748: 외부 접속 단자 749: 태양 전지셀
750: 외부 메모리 슬롯 761: 본체
763: 접안부 764: 조작 스위치
765: 표시부 766: 배터리
767: 표시부 770: 텔레비전 장치
771: 하우징 773: 표시부
775: 스탠드 780: 리모콘 조작기

Claims (4)

  1. 산화물 반도체층과,
    상기 산화물 반도체층과 전기적으로 접속된 소스 전극과,
    상기 산화물 반도체층과 전기적으로 접속된 드레인 전극과,
    게이트 전극과,
    상기 게이트 전극과 상기 산화물 반도체층 사이의 게이트 절연막을 갖고,
    상기 소스 전극의 단부는 제 1 테이퍼 형상을 갖고,
    상기 드레인 전극의 단부는 제 2 테이퍼 형상을 갖고,
    상기 소스 전극의 단부에 접하는, 선택적으로 산화된 제 1 산화 영역을 갖고,
    상기 드레인 전극의 단부에 접하는, 선택적으로 산화된 제 2 산화 영역을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 １ 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 각각 티타늄 또는 몰리브덴을 갖는 것을 특징으로 하는 반도체 장치.
  3. 산화물 반도체층과,
    상기 산화물 반도체층과 전기적으로 접속된 소스 전극과,
    상기 산화물 반도체층과 전기적으로 접속된 드레인 전극과,
    게이트 전극과,
    상기 게이트 전극과 상기 산화물 반도체층 사이의 게이트 절연막을 갖고,　
    상기 소스 전극의 단부는 제 1 테이퍼 형상을 갖고,
    상기 드레인 전극의 단부는 제 2 테이퍼 형상을 갖고,
    상기 소스 전극의 단부에 접하는, 선택적으로 산화된 제 1 산화 영역을 갖고,
    상기 드레인 전극의 단부에 접하는, 선택적으로 산화된 제 2 산화 영역을 갖고,
    상기 소스 전극 및 상기 드레인 전극은 각각 구리를 갖는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 산화물 반도체층은 진성인 것을 특징으로 하는 반도체 장치.
KR1020187015810A 2009-12-25 2010-12-01 반도체 장치 KR101994632B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009296201 2009-12-25
JPJP-P-2009-296201 2009-12-25
PCT/JP2010/071948 WO2011077946A1 (en) 2009-12-25 2010-12-01 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177025603A Division KR101866734B1 (ko) 2009-12-25 2010-12-01 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197002722A Division KR102167820B1 (ko) 2009-12-25 2010-12-01 메모리 장치

Publications (2)

Publication Number Publication Date
KR20180066266A KR20180066266A (ko) 2018-06-18
KR101994632B1 true KR101994632B1 (ko) 2019-07-02

Family

ID=44186369

Family Applications (9)

Application Number Title Priority Date Filing Date
KR1020197002722A KR102167820B1 (ko) 2009-12-25 2010-12-01 메모리 장치
KR1020237029558A KR20230131954A (ko) 2009-12-25 2010-12-01 메모리 셀, 메모리 셀 어레이 및 비휘발성 메모리
KR1020147007568A KR101780218B1 (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020217036458A KR20210138135A (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020237029512A KR20230130758A (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020177025603A KR101866734B1 (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020207029269A KR102326104B1 (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020127019557A KR101777624B1 (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020187015810A KR101994632B1 (ko) 2009-12-25 2010-12-01 반도체 장치

Family Applications Before (8)

Application Number Title Priority Date Filing Date
KR1020197002722A KR102167820B1 (ko) 2009-12-25 2010-12-01 메모리 장치
KR1020237029558A KR20230131954A (ko) 2009-12-25 2010-12-01 메모리 셀, 메모리 셀 어레이 및 비휘발성 메모리
KR1020147007568A KR101780218B1 (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020217036458A KR20210138135A (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020237029512A KR20230130758A (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020177025603A KR101866734B1 (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020207029269A KR102326104B1 (ko) 2009-12-25 2010-12-01 반도체 장치
KR1020127019557A KR101777624B1 (ko) 2009-12-25 2010-12-01 반도체 장치

Country Status (7)

Country Link
US (7) US8482001B2 (ko)
EP (2) EP2517245B1 (ko)
JP (13) JP5577230B2 (ko)
KR (9) KR102167820B1 (ko)
CN (3) CN105789204B (ko)
TW (2) TWI574383B (ko)
WO (1) WO2011077946A1 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598246B (zh) * 2009-10-29 2016-03-16 株式会社半导体能源研究所 半导体器件
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101760537B1 (ko) * 2009-12-28 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102094131B1 (ko) 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101862823B1 (ko) 2010-02-05 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR101891065B1 (ko) * 2010-03-19 2018-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US8854865B2 (en) 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US8735892B2 (en) 2010-12-28 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using oxide semiconductor
TWI596769B (zh) 2011-01-13 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體儲存裝置
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
TWI657565B (zh) 2011-01-14 2019-04-21 日商半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
KR101963457B1 (ko) 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
CN107039484B (zh) * 2011-06-27 2020-09-15 薄膜电子有限公司 具有横向尺寸改变吸收缓冲层的电子部件及其生产方法
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US9117916B2 (en) * 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
TWI495105B (zh) * 2011-12-21 2015-08-01 Nat Applied Res Laboratories 金屬閘極奈米線薄膜電晶體元件及其製造方法
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
TWI508190B (zh) * 2013-02-08 2015-11-11 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP6405100B2 (ja) * 2013-03-08 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6516978B2 (ja) * 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
US9590109B2 (en) 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9887212B2 (en) * 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
WO2017187301A1 (en) * 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI611463B (zh) * 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10615187B2 (en) 2016-07-27 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6746522B2 (ja) 2017-03-17 2020-08-26 キオクシア株式会社 半導体記憶装置
CN107818991B (zh) * 2017-10-23 2020-06-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
TWI685948B (zh) * 2019-02-01 2020-02-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (235)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4716085Y1 (ko) 1968-05-17 1972-06-07
JPS51708Y2 (ko) 1971-03-24 1976-01-10
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH0244763A (ja) * 1988-08-05 1990-02-14 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JPH03101556A (ja) 1989-09-14 1991-04-26 Fujitsu Ltd Ｉｓｄｎプロトコル試験方式
US5366922A (en) 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
JPH03101556U (ko) * 1990-02-05 1991-10-23
US5334859A (en) 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
EP0530834B1 (en) 1991-09-05 1996-12-04 Casio Computer Company Limited Thin-film transistor and method of manufacturing the same
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
DE69223118T2 (de) 1991-11-26 1998-03-05 Casio Computer Co Ltd Dünnschicht-Transistor-Panel und dessen Herstellungsmethode
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07297185A (ja) 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR970003741A (ko) 1995-06-07 1997-01-28 김주용 걸윙 리드형 패키지 리드 자동 검사 방법
JPH0945925A (ja) * 1995-07-31 1997-02-14 Sanyo Electric Co Ltd トランジスタの製造方法，薄膜トランジスタの製造方法，表示装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
KR100234700B1 (ko) 1996-11-27 1999-12-15 김영환 반도체 소자의 제조방법
JP3729953B2 (ja) 1996-12-02 2005-12-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｔｆｔアレイ基板とその製法
US5796650A (en) 1997-05-19 1998-08-18 Lsi Logic Corporation Memory circuit including write control unit wherein subthreshold leakage may be reduced
JPH11126491A (ja) 1997-08-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
JPH11233789A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
US6774397B2 (en) 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6266269B1 (en) 2000-06-07 2001-07-24 Xilinx, Inc. Three terminal non-volatile memory element
US6628551B2 (en) 2000-07-14 2003-09-30 Infineon Technologies Aktiengesellschaft Reducing leakage current in memory cells
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4306142B2 (ja) 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003091245A (ja) 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2003101407A (ja) 2001-09-21 2003-04-04 Sharp Corp 半導体集積回路
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003317469A (ja) 2002-04-19 2003-11-07 Mitsubishi Electric Corp マルチポートメモリ回路
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3672256B2 (ja) 2002-08-08 2005-07-20 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
US6882010B2 (en) 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100870701B1 (ko) 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4683836B2 (ja) 2003-12-12 2011-05-18 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4461873B2 (ja) 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
KR100601370B1 (ko) 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100603349B1 (ko) * 2004-06-17 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
JP4927321B2 (ja) 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
KR101187400B1 (ko) * 2004-11-26 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR100704784B1 (ko) 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006332614A (ja) * 2005-04-25 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置、有機トランジスタ及びその作製方法
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7483013B2 (en) 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
JP5057696B2 (ja) 2005-05-20 2012-10-24 株式会社半導体エネルギー研究所 半導体回路及び表示装置
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1949455A1 (en) * 2005-11-18 2008-07-30 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101348757B1 (ko) 2006-02-03 2014-01-07 주식회사 동진쎄미켐 유기 절연막용 수지 조성물 및 그 제조 방법, 상기 수지조성물을 포함하는 표시판
KR100714401B1 (ko) 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4421564B2 (ja) * 2006-02-16 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007294672A (ja) * 2006-04-25 2007-11-08 Mitsubishi Electric Corp 配線基板、表示装置及びそれらの製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311377A (ja) 2006-05-16 2007-11-29 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
JP2008028112A (ja) * 2006-07-20 2008-02-07 Toshiba Corp 半導体装置の製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100796608B1 (ko) 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
US7736936B2 (en) 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP5230145B2 (ja) * 2006-08-29 2013-07-10 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100524754C (zh) * 2006-11-27 2009-08-05 友达光电股份有限公司 像素结构与显示装置的像素结构
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5266645B2 (ja) 2007-01-31 2013-08-21 三菱電機株式会社 薄膜トランジスタと該薄膜トランジスタを用いた表示装置
US20080191207A1 (en) 2007-02-08 2008-08-14 Mitsubishi Electric Corporation Thin film transistor device, method of manufacturing the same, and display apparatus
JP2008218960A (ja) 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR100857455B1 (ko) * 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
KR20080102665A (ko) * 2007-05-21 2008-11-26 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
TWI353063B (en) 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
KR100847846B1 (ko) * 2007-08-01 2008-07-23 실리콘 디스플레이 (주) 국부 도핑을 이용한 박막트랜지스터의 제조 방법
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8591650B2 (en) 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
US20090224250A1 (en) * 2008-03-10 2009-09-10 Hidayat Kisdarjono Top Gate Thin Film Transistor with Enhanced Off Current Suppression
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP2009296201A (ja) 2008-06-04 2009-12-17 Toyo Plywood Co Ltd 薄型テレビ壁掛け用ラック
JP2009302352A (ja) * 2008-06-13 2009-12-24 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8617943B2 (en) * 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2011048929A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101892430B1 (ko) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598246B (zh) 2009-10-29 2016-03-16 株式会社半导体能源研究所 半导体器件
KR101930682B1 (ko) 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102576708B (zh) 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
KR101753927B1 (ko) 2009-11-06 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
CN102612749B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102612714B (zh) 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
CN102598266B (zh) 2009-11-20 2015-04-22 株式会社半导体能源研究所 半导体装置
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065183A1 (en) 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
KR101871654B1 (ko) 2009-12-18 2018-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101760537B1 (ko) 2009-12-28 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2018016085A (ja) 2016-07-25 2018-02-01 三菱自動車工業株式会社 冷却システム
JP2023016085A (ja) 2021-07-21 2023-02-02 株式会社東芝 画像センサシステムおよびコンピュータプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI512950B (zh) 2015-12-11
WO2011077946A1 (en) 2011-06-30
US20230307467A1 (en) 2023-09-28
JP2019195099A (ja) 2019-11-07
KR20190014573A (ko) 2019-02-12
JP2011151384A (ja) 2011-08-04
EP2517245B1 (en) 2019-07-24
US11676975B2 (en) 2023-06-13
CN104022115A (zh) 2014-09-03
CN102656690A (zh) 2012-09-05
JP2018182350A (ja) 2018-11-15
US9054201B2 (en) 2015-06-09
KR101777624B1 (ko) 2017-09-13
JP2024042065A (ja) 2024-03-27
KR20170107097A (ko) 2017-09-22
EP2517245A4 (en) 2014-01-01
US20190006397A1 (en) 2019-01-03
JP2019068104A (ja) 2019-04-25
JP2017017341A (ja) 2017-01-19
JP6391873B2 (ja) 2018-09-19
KR20210138135A (ko) 2021-11-18
JP6962973B2 (ja) 2021-11-05
TW201426981A (zh) 2014-07-01
US8482001B2 (en) 2013-07-09
CN102656690B (zh) 2016-04-20
US20130292677A1 (en) 2013-11-07
CN104022115B (zh) 2017-04-12
CN105789204B (zh) 2021-11-02
EP3550604A1 (en) 2019-10-09
JP6320478B2 (ja) 2018-05-09
KR20180066266A (ko) 2018-06-18
CN105789204A (zh) 2016-07-20
JP2023026508A (ja) 2023-02-24
US20110156117A1 (en) 2011-06-30
JP2022003702A (ja) 2022-01-11
US20150270295A1 (en) 2015-09-24
KR102326104B1 (ko) 2021-11-16
US20230402469A1 (en) 2023-12-14
KR20230130758A (ko) 2023-09-12
JP2018110273A (ja) 2018-07-12
US20230402470A1 (en) 2023-12-14
KR20140056354A (ko) 2014-05-09
JP7202435B2 (ja) 2023-01-11
KR101866734B1 (ko) 2018-06-15
KR20200120762A (ko) 2020-10-21
JP2023139304A (ja) 2023-10-03
JP2023138627A (ja) 2023-10-02
KR101780218B1 (ko) 2017-09-21
JP6188739B2 (ja) 2017-08-30
JP6560798B2 (ja) 2019-08-14
JP5577230B2 (ja) 2014-08-20
JP2015173277A (ja) 2015-10-01
TW201140809A (en) 2011-11-16
JP2014225672A (ja) 2014-12-04
KR20120116448A (ko) 2012-10-22
EP2517245A1 (en) 2012-10-31
KR20230131954A (ko) 2023-09-14
US10083996B2 (en) 2018-09-25
KR102167820B1 (ko) 2020-10-20
TWI574383B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
KR101994632B1 (ko) 반도체 장치
KR101434948B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant