JP3446665B2 - 半導体素子の保護回路ならびにこれを有する半導体装置 - Google Patents
半導体素子の保護回路ならびにこれを有する半導体装置Info
- Publication number
- JP3446665B2 JP3446665B2 JP17505599A JP17505599A JP3446665B2 JP 3446665 B2 JP3446665 B2 JP 3446665B2 JP 17505599 A JP17505599 A JP 17505599A JP 17505599 A JP17505599 A JP 17505599A JP 3446665 B2 JP3446665 B2 JP 3446665B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- circuit
- lead
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000001514 detection method Methods 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 210000000746 body region Anatomy 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は大電力を扱う半導体
素子に係り、特に、大電力用半導体素子の過熱並びに過
電流保護回路並びにこれを有する半導体装置に関する。
素子に係り、特に、大電力用半導体素子の過熱並びに過
電流保護回路並びにこれを有する半導体装置に関する。
【０００２】
【従来の技術】過熱遮断回路を内蔵するパワーＭＯＳＦ
ＥＴの例としては、特開昭６３−２２９７５８号公報が
ある。この従来例では本体のパワーＭＯＳＦＥＴのゲー
ト端子と外部ゲート端子の間にゲート抵抗を、ゲート端
子に保護回路用ＭＯＳＦＥＴを設け、本体パワーＭＯＳ
ＦＥＴが過熱状態になったとき保護回路用ＭＯＳＦＥＴ
をオンし、ゲート抵抗に電流を流すことにより、本体パ
ワーＭＯＳＦＥＴのゲート端子電圧を下げて本体パワー
ＭＯＳＦＥＴを遮断し、過熱による素子破壊を防止して
いた。
ＥＴの例としては、特開昭６３−２２９７５８号公報が
ある。この従来例では本体のパワーＭＯＳＦＥＴのゲー
ト端子と外部ゲート端子の間にゲート抵抗を、ゲート端
子に保護回路用ＭＯＳＦＥＴを設け、本体パワーＭＯＳ
ＦＥＴが過熱状態になったとき保護回路用ＭＯＳＦＥＴ
をオンし、ゲート抵抗に電流を流すことにより、本体パ
ワーＭＯＳＦＥＴのゲート端子電圧を下げて本体パワー
ＭＯＳＦＥＴを遮断し、過熱による素子破壊を防止して
いた。
【０００３】
【発明が解決しようとする課題】この従来の過熱遮断回
路内蔵パワーＭＯＳＦＥＴの回路例では、外部ゲート端
子の電圧を５〜１０Ｖ程度降圧して、本体のパワーＭＯ
ＳＦＥＴを遮断する必要からゲート抵抗が大きく、遮断
用電流も大きくなるという問題があった。例えばこの場
合、ゲート抵抗を５ｋΩ程度にする必要があり、保護回
路用ＭＯＳＦＥＴには過熱遮断動作時に１〜２ｍＡ程度
の大電流を流す必要があった。このため、従来の過熱遮
断回路用パワーＭＯＳＦＥＴは高周波パルス駆動ではゲ
ート遅延時間が大きくなりスイッチング損失が大きくな
るという問題があった。また、過熱遮断動作時には保護
回路用ＭＯＳＦＥＴがオンとなるので、外部ゲート端子
のゲート電流が大きくなり、駆動回路の消費電力が大き
くなるという問題があった。
路内蔵パワーＭＯＳＦＥＴの回路例では、外部ゲート端
子の電圧を５〜１０Ｖ程度降圧して、本体のパワーＭＯ
ＳＦＥＴを遮断する必要からゲート抵抗が大きく、遮断
用電流も大きくなるという問題があった。例えばこの場
合、ゲート抵抗を５ｋΩ程度にする必要があり、保護回
路用ＭＯＳＦＥＴには過熱遮断動作時に１〜２ｍＡ程度
の大電流を流す必要があった。このため、従来の過熱遮
断回路用パワーＭＯＳＦＥＴは高周波パルス駆動ではゲ
ート遅延時間が大きくなりスイッチング損失が大きくな
るという問題があった。また、過熱遮断動作時には保護
回路用ＭＯＳＦＥＴがオンとなるので、外部ゲート端子
のゲート電流が大きくなり、駆動回路の消費電力が大き
くなるという問題があった。
【０００４】従って本発明の目的とするところは、高周
波パルス駆動が可能でスイッチング損失が小さく、過熱
遮断動作後のゲート電流も小さい、パワーＭＯＳＦＥＴ
の保護回路ならびに保護回路を有する保護回路内蔵パワ
ーＭＯＳＦＥＴを提供することにある。
波パルス駆動が可能でスイッチング損失が小さく、過熱
遮断動作後のゲート電流も小さい、パワーＭＯＳＦＥＴ
の保護回路ならびに保護回路を有する保護回路内蔵パワ
ーＭＯＳＦＥＴを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の一実施形態によれば、第１のスイッチング
素子（Ｍ０）の入力端子（４）とこの駆動回路（１０）
の間に第２のスイッチング素子（Ｍ７）または可変抵抗
素子を設け、前記第１のスイッチング素子（Ｍ０）の入
力端子（４）に第３のスイッチング素子（Ｍ５）を設
け、さらに、前記第１のスイッチング素子（Ｍ０）の温
度検出回路または電流検出回路（１２）を設け、この温
度検出回路または電流検出回路（１２）により、前記第
３のスイッチング素子（Ｍ５）をオン、前記第２のスイ
ッチング素子（Ｍ７）をオフまたは高インピーダンスと
せしめることを特徴とするものである（図１参照）。
に、本発明の一実施形態によれば、第１のスイッチング
素子（Ｍ０）の入力端子（４）とこの駆動回路（１０）
の間に第２のスイッチング素子（Ｍ７）または可変抵抗
素子を設け、前記第１のスイッチング素子（Ｍ０）の入
力端子（４）に第３のスイッチング素子（Ｍ５）を設
け、さらに、前記第１のスイッチング素子（Ｍ０）の温
度検出回路または電流検出回路（１２）を設け、この温
度検出回路または電流検出回路（１２）により、前記第
３のスイッチング素子（Ｍ５）をオン、前記第２のスイ
ッチング素子（Ｍ７）をオフまたは高インピーダンスと
せしめることを特徴とするものである（図１参照）。
【０００６】さらに、本発明の他の一実施形態によれ
ば、前記第１のスイッチング素子（Ｍ０）と、前記第３
のスイッチング素子（Ｍ５）と前記温度検出回路または
電流卯検出回路（１２）を第１の半導体チップ（１０
４）に内蔵し、前記第２のスイッチング素子（Ｍ７）ま
たは前記可変抵抗素子を有する第２の半導体チップ（１
０６）と同一パッケージに内蔵したことを特徴とするも
のである（図５参照）。
ば、前記第１のスイッチング素子（Ｍ０）と、前記第３
のスイッチング素子（Ｍ５）と前記温度検出回路または
電流卯検出回路（１２）を第１の半導体チップ（１０
４）に内蔵し、前記第２のスイッチング素子（Ｍ７）ま
たは前記可変抵抗素子を有する第２の半導体チップ（１
０６）と同一パッケージに内蔵したことを特徴とするも
のである（図５参照）。
【０００７】さらに、本発明の好適な他の実施形態によ
れば、前記第２のスイッチング素子（Ｍ７）または前記
可変抵抗素子が前記第１のスイッチング素子（Ｍ０）と
絶縁層（１００６または１００２）を介して、同一チッ
プ上に設けたことを特徴とするものである（図３と図４
を参照）。
れば、前記第２のスイッチング素子（Ｍ７）または前記
可変抵抗素子が前記第１のスイッチング素子（Ｍ０）と
絶縁層（１００６または１００２）を介して、同一チッ
プ上に設けたことを特徴とするものである（図３と図４
を参照）。
【０００８】本発明の代表的な実施形態では、負荷短絡
事故または放熱条件の悪化によりパワーＭＯＳＦＥＴが
過熱状態または過電流状態になった場合でもドレイン電
流を制限するか遮断することにより素子破壊を防止する
パワーＭＯＳＦＥＴの保護回路として、従来のゲート抵
抗の代わりにＰチャネルＭＯＳＦＥＴ（Ｍ７）を用いて
いることが特徴である（図１参照）。本実施形態では、
第１のスイッチング素子であるパワーＭＯＳＦＥＴ（Ｍ
０）が正常動作している場合には第２のスイッチング素
子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）がオン状態、
第３のスイッチング素子であるＮチャネルＭＯＳＦＥＴ
（Ｍ５）がオフ状態である。このため、駆動回路１０の
出力電圧はそのまま等価的に低いゲート抵抗を介して、
第１のスイッチング素子であるパワーＭＯＳＦＥＴ（Ｍ
０）のゲート端子（４）に印加される。ところが、パワ
ーＭＯＳＦＥＴが過熱状態または過電流状態になった場
合には制御回路（１１）により、第２のスイッチング素
子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）がオフ状態、
第３のスイッチング素子であるＮチャネルＭＯＳＦＥＴ
（Ｍ５）がオン状態になる。この時、駆動回路１０の出
力端子は、第１のスイッチング素子であるパワーＭＯＳ
ＦＥＴ（Ｍ０）のゲート端子と遮断される。このため、
保護動作時の低いドレイン電流がＮチャネルＭＯＳＦＥ
Ｔ（Ｍ５）によりバイパスされパワーＭＯＳＦＥＴ（Ｍ
０）を高速に遮断できる。本発明の他の実施形態では、
パワーＭＯＳＦＥＴの温度をできるだけ正確に測定する
ため、またはパワーＭＯＳＦＥＴの電流をカレントミラ
ー構成で検出するために、温度検出回路または電流検出
回路は本体のパワーＭＯＳＦＥＴ（Ｍ０）と同一の第１
の半導体チップ（１０４）に形成し、第２のスイッチン
グ素子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）はパワー
ＭＯＳＦＥＴ（Ｍ０）のドレイン領域（図３の１００
０）に形成することが不可能なため、第２の半導体チッ
プ（１０６）に形成し、両チップの分離のため絶縁板
（１０５）を前記第２の半導体チップ（１０６）の下に
設けて同一パッケージに実装した。このため、前述の高
性能な過熱保護回路または過電流保護回路を内蔵したパ
ワーＭＯＳＦＥＴを従来と同じ小型のパッケージに実装
できるという利点がある（図５参照）。また、他の実施
形態として、ＰチャネルＭＯＳＦＥＴを絶縁層（１００
６または１００２）を介してパワーＭＯＳＦＥＴのドレ
イン領域（１０００）と分離することも可能である（図
３または図４参照）。本発明のその他の目的と特徴は、
以下の実施例から明らかとなろう。
事故または放熱条件の悪化によりパワーＭＯＳＦＥＴが
過熱状態または過電流状態になった場合でもドレイン電
流を制限するか遮断することにより素子破壊を防止する
パワーＭＯＳＦＥＴの保護回路として、従来のゲート抵
抗の代わりにＰチャネルＭＯＳＦＥＴ（Ｍ７）を用いて
いることが特徴である（図１参照）。本実施形態では、
第１のスイッチング素子であるパワーＭＯＳＦＥＴ（Ｍ
０）が正常動作している場合には第２のスイッチング素
子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）がオン状態、
第３のスイッチング素子であるＮチャネルＭＯＳＦＥＴ
（Ｍ５）がオフ状態である。このため、駆動回路１０の
出力電圧はそのまま等価的に低いゲート抵抗を介して、
第１のスイッチング素子であるパワーＭＯＳＦＥＴ（Ｍ
０）のゲート端子（４）に印加される。ところが、パワ
ーＭＯＳＦＥＴが過熱状態または過電流状態になった場
合には制御回路（１１）により、第２のスイッチング素
子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）がオフ状態、
第３のスイッチング素子であるＮチャネルＭＯＳＦＥＴ
（Ｍ５）がオン状態になる。この時、駆動回路１０の出
力端子は、第１のスイッチング素子であるパワーＭＯＳ
ＦＥＴ（Ｍ０）のゲート端子と遮断される。このため、
保護動作時の低いドレイン電流がＮチャネルＭＯＳＦＥ
Ｔ（Ｍ５）によりバイパスされパワーＭＯＳＦＥＴ（Ｍ
０）を高速に遮断できる。本発明の他の実施形態では、
パワーＭＯＳＦＥＴの温度をできるだけ正確に測定する
ため、またはパワーＭＯＳＦＥＴの電流をカレントミラ
ー構成で検出するために、温度検出回路または電流検出
回路は本体のパワーＭＯＳＦＥＴ（Ｍ０）と同一の第１
の半導体チップ（１０４）に形成し、第２のスイッチン
グ素子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）はパワー
ＭＯＳＦＥＴ（Ｍ０）のドレイン領域（図３の１００
０）に形成することが不可能なため、第２の半導体チッ
プ（１０６）に形成し、両チップの分離のため絶縁板
（１０５）を前記第２の半導体チップ（１０６）の下に
設けて同一パッケージに実装した。このため、前述の高
性能な過熱保護回路または過電流保護回路を内蔵したパ
ワーＭＯＳＦＥＴを従来と同じ小型のパッケージに実装
できるという利点がある（図５参照）。また、他の実施
形態として、ＰチャネルＭＯＳＦＥＴを絶縁層（１００
６または１００２）を介してパワーＭＯＳＦＥＴのドレ
イン領域（１０００）と分離することも可能である（図
３または図４参照）。本発明のその他の目的と特徴は、
以下の実施例から明らかとなろう。
【０００９】
【発明の実施の形態】図１は本発明の第１の実施例の回
路図である。本実施例は負荷短絡事故または放熱条件の
悪化によりパワーＭＯＳＦＥＴが過熱状態または過電流
状態になった場合でもドレイン電流を制限するか遮断す
ることによりパワーＭＯＳＦＥＴの破壊を防止する保護
回路である。本図で、Ｍ０はパワーＭＯＳＦＥＴ、１２
はＭ０の温度検出回路または電流検出回路、１１はＭ５
とＭ７の制御回路である。従来の過電流または過熱保護
回路ではパワーＭＯＳＦＥＴ（Ｍ０）のゲート端子４と
駆動回路１０との間にはゲート抵抗を用い、過熱遮断ま
たは過電流保護動作を行う場合にはＭ５をオンし、ゲー
ト抵抗の電圧降下によりパワーＭＯＳＦＥＴ（Ｍ０）の
電流制御または電流遮断を行っていた。これに対し本実
施例ではゲート抵抗の代わりにＰチャネルＭＯＳＦＥＴ
（Ｍ７）を用いていることが特徴である。本実施形態で
は、パワーＭＯＳＦＥＴ（Ｍ０）が正常動作している場
合にはＰチャネルＭＯＳＦＥＴ（Ｍ７）がオン状態、Ｎ
チャネルＭＯＳＦＥＴ（Ｍ５）がオフ状態である。この
ため、駆動回路１０の出力電圧はそのまま等価的に低い
ゲート抵抗を介して、パワーＭＯＳＦＥＴ（Ｍ０）のゲ
ート端子（４）に印加される。一方、パワーＭＯＳＦＥ
Ｔが過熱状態または過電流状態になった場合には制御回
路（１１）により、ＰチャネルＭＯＳＦＥＴ（Ｍ７）が
オフ、ＮチャネルＭＯＳＦＥＴ（Ｍ５）がオンする。こ
の時、駆動回路１０の出力端子は、パワーＭＯＳＦＥＴ
（Ｍ０）のゲート端子（４）と遮断され、保護動作時の
低いドレイン電流がＮチャネルＭＯＳＦＥＴ（Ｍ５）に
よりバイパスされるので、パワーＭＯＳＦＥＴ（Ｍ０）
を高速に遮断できる。なお、外部ゲート端子（２）の電
圧を下げた場合にはＰチャネルＭＯＳＦＥＴ（Ｍ７）の
ドレイン・ボディ間寄生ダイオ−ドに電流が流れて本体
パワーＭＯＳＦＥＴ（Ｍ０）が遮断する。従来の過熱遮
断回路内蔵パワーＭＯＳＦＥＴの回路例では、ゲート抵
抗を５ｋΩ程度と高くし、前記保護回路用ＭＯＳＦＥＴ
には遮断状態に１〜２ｍＡ程度の大電流を流すことによ
り、外部ゲート端子の電圧を５〜１０Ｖ程度降圧し、本
体のパワーＭＯＳＦＥＴを遮断していた。このため、従
来の過熱遮断回路用パワーＭＯＳＦＥＴは高周波のパル
ス駆動は不可能であり、また、ゲート遅延時間が大きく
なるためスイッチング損失が大きくなるという問題があ
った。また、過熱遮断回路が働いた後のゲート電流が高
いため、駆動回路の消費電力が高くなるという問題があ
った。これに対し、図１の本発明の実施例では通常の駆
動時には、等価的なゲート抵抗が小さいため高周波のパ
ルス駆動が可能でスイッチング損失も小さいという利点
がある。また、遮断動作時には等価的ゲート抵抗が高く
なるため、過熱遮断回路が働いた後のゲート電流が小さ
く、過熱遮断のためのスイッチング時間が短くなるとい
う利点がある。
路図である。本実施例は負荷短絡事故または放熱条件の
悪化によりパワーＭＯＳＦＥＴが過熱状態または過電流
状態になった場合でもドレイン電流を制限するか遮断す
ることによりパワーＭＯＳＦＥＴの破壊を防止する保護
回路である。本図で、Ｍ０はパワーＭＯＳＦＥＴ、１２
はＭ０の温度検出回路または電流検出回路、１１はＭ５
とＭ７の制御回路である。従来の過電流または過熱保護
回路ではパワーＭＯＳＦＥＴ（Ｍ０）のゲート端子４と
駆動回路１０との間にはゲート抵抗を用い、過熱遮断ま
たは過電流保護動作を行う場合にはＭ５をオンし、ゲー
ト抵抗の電圧降下によりパワーＭＯＳＦＥＴ（Ｍ０）の
電流制御または電流遮断を行っていた。これに対し本実
施例ではゲート抵抗の代わりにＰチャネルＭＯＳＦＥＴ
（Ｍ７）を用いていることが特徴である。本実施形態で
は、パワーＭＯＳＦＥＴ（Ｍ０）が正常動作している場
合にはＰチャネルＭＯＳＦＥＴ（Ｍ７）がオン状態、Ｎ
チャネルＭＯＳＦＥＴ（Ｍ５）がオフ状態である。この
ため、駆動回路１０の出力電圧はそのまま等価的に低い
ゲート抵抗を介して、パワーＭＯＳＦＥＴ（Ｍ０）のゲ
ート端子（４）に印加される。一方、パワーＭＯＳＦＥ
Ｔが過熱状態または過電流状態になった場合には制御回
路（１１）により、ＰチャネルＭＯＳＦＥＴ（Ｍ７）が
オフ、ＮチャネルＭＯＳＦＥＴ（Ｍ５）がオンする。こ
の時、駆動回路１０の出力端子は、パワーＭＯＳＦＥＴ
（Ｍ０）のゲート端子（４）と遮断され、保護動作時の
低いドレイン電流がＮチャネルＭＯＳＦＥＴ（Ｍ５）に
よりバイパスされるので、パワーＭＯＳＦＥＴ（Ｍ０）
を高速に遮断できる。なお、外部ゲート端子（２）の電
圧を下げた場合にはＰチャネルＭＯＳＦＥＴ（Ｍ７）の
ドレイン・ボディ間寄生ダイオ−ドに電流が流れて本体
パワーＭＯＳＦＥＴ（Ｍ０）が遮断する。従来の過熱遮
断回路内蔵パワーＭＯＳＦＥＴの回路例では、ゲート抵
抗を５ｋΩ程度と高くし、前記保護回路用ＭＯＳＦＥＴ
には遮断状態に１〜２ｍＡ程度の大電流を流すことによ
り、外部ゲート端子の電圧を５〜１０Ｖ程度降圧し、本
体のパワーＭＯＳＦＥＴを遮断していた。このため、従
来の過熱遮断回路用パワーＭＯＳＦＥＴは高周波のパル
ス駆動は不可能であり、また、ゲート遅延時間が大きく
なるためスイッチング損失が大きくなるという問題があ
った。また、過熱遮断回路が働いた後のゲート電流が高
いため、駆動回路の消費電力が高くなるという問題があ
った。これに対し、図１の本発明の実施例では通常の駆
動時には、等価的なゲート抵抗が小さいため高周波のパ
ルス駆動が可能でスイッチング損失も小さいという利点
がある。また、遮断動作時には等価的ゲート抵抗が高く
なるため、過熱遮断回路が働いた後のゲート電流が小さ
く、過熱遮断のためのスイッチング時間が短くなるとい
う利点がある。
【００１０】図２は本発明の第２の実施例の回路図であ
る。本実施例は図１のブロック回路的な実施例を実際の
回路で表したものである。本実施例ではパワーＭＯＳＦ
ＥＴの温度検出回路として抵抗Ｒ４とダイオード列Ｄ１
〜Ｄ４を使用している。通常の動作時には、ゲート電圧
が外部ゲート端子２に印加された時、Ｍ１はオン状態に
なる。また、非対称型フリップフロップ構成のラッチ回
路の出力は抵抗Ｒ１を抵抗Ｒ２より十分高く設定するこ
とにより低電圧状態になる。このため、Ｍ７はオン状
態、Ｍ５はオフ状態となり、外部ゲート端子２に電圧が
印加される時の等価的なゲート抵抗は低くなる。一方、
負荷短絡事故等が発生しパワーＭＯＳＦＥＴの温度が上
昇するとＭ１がオフし、ラッチ回路の状態が反転し、Ｍ
７がオフする。このため、遮断動作時には等価的ゲート
抵抗が高くなる。また、Ｍ５がオンするためパワーＭＯ
ＳＦＥＴ（Ｍ０）を高速に遮断でき、遮断動作後のゲー
ト電流が小さいという利点がある。
る。本実施例は図１のブロック回路的な実施例を実際の
回路で表したものである。本実施例ではパワーＭＯＳＦ
ＥＴの温度検出回路として抵抗Ｒ４とダイオード列Ｄ１
〜Ｄ４を使用している。通常の動作時には、ゲート電圧
が外部ゲート端子２に印加された時、Ｍ１はオン状態に
なる。また、非対称型フリップフロップ構成のラッチ回
路の出力は抵抗Ｒ１を抵抗Ｒ２より十分高く設定するこ
とにより低電圧状態になる。このため、Ｍ７はオン状
態、Ｍ５はオフ状態となり、外部ゲート端子２に電圧が
印加される時の等価的なゲート抵抗は低くなる。一方、
負荷短絡事故等が発生しパワーＭＯＳＦＥＴの温度が上
昇するとＭ１がオフし、ラッチ回路の状態が反転し、Ｍ
７がオフする。このため、遮断動作時には等価的ゲート
抵抗が高くなる。また、Ｍ５がオンするためパワーＭＯ
ＳＦＥＴ（Ｍ０）を高速に遮断でき、遮断動作後のゲー
ト電流が小さいという利点がある。
【００１１】図３は本発明の第３の実施例の半導体装置
の断面図である。本実施例は図２の回路で、１を外部ド
レイン、２を外部ゲート、３を外部ソースとして、１チ
ップ化するための半導体装置の断面構造である。１０１
５は本体パワーＭＯＳＦＥＴ（図２のＭ０）のドレイン
電極、１０００はＮ型エピタキシャル領域で本体パワー
ＭＯＳＦＥＴのドレイン領域、１００７ａはゲート用多
結晶シリコン層、１０１２ａはＮ型拡散層で本体パワー
ＭＯＳＦＥＴのソース拡散層、１００８はボディ領域と
なるＰ型拡散層、１０１１ａはボディ領域のコンタクト
抵抗低減のためのＰ型拡散層である。また、図の右側に
はＭ５等に用いる保護回路用のＮチャネルＭＯＳＦＥＴ
を示す。１０１２ｂはドレインまたはソース用のＮ型拡
散層、１００５はＰ型ウエル拡散層、１０１１ｂはボデ
ィ領域のコンタクト抵抗低減のためのＰ型拡散層、１０
０７ｂはゲート用多結晶シリコン層である。また、中央
にはＭ７に用いる保護回路用ＰチャネルＭＯＳＦＥＴを
示してある。１００７ｄと１００７ｅは１００７ａと同
一工程で形成される多結晶シリコン層で、１００７ｅは
低濃度のＮ型不純物をドープしたボディ領域、１００７
ｄは１０１１ａの高濃度Ｐ型ドープと同一工程により高
濃度Ｐ型領域にしてある。また、１０１０は多結晶シリ
コンゲート層である。本実施例の特長は、Ｍ７に用いる
ＰチャネルＭＯＳＦＥＴを絶縁層１００６により本体パ
ワーＭＯＳＦＥＴと分離された領域に形成してある点で
ある。このため、本実施例では、従来のパワーＭＯＳＦ
ＥＴ製造プロセスとほぼ同様な低コストプロセスで図２
に示した高性能化した過熱遮断回路パワーＭＯＳＦＥＴ
を実現できるという利点がある。
の断面図である。本実施例は図２の回路で、１を外部ド
レイン、２を外部ゲート、３を外部ソースとして、１チ
ップ化するための半導体装置の断面構造である。１０１
５は本体パワーＭＯＳＦＥＴ（図２のＭ０）のドレイン
電極、１０００はＮ型エピタキシャル領域で本体パワー
ＭＯＳＦＥＴのドレイン領域、１００７ａはゲート用多
結晶シリコン層、１０１２ａはＮ型拡散層で本体パワー
ＭＯＳＦＥＴのソース拡散層、１００８はボディ領域と
なるＰ型拡散層、１０１１ａはボディ領域のコンタクト
抵抗低減のためのＰ型拡散層である。また、図の右側に
はＭ５等に用いる保護回路用のＮチャネルＭＯＳＦＥＴ
を示す。１０１２ｂはドレインまたはソース用のＮ型拡
散層、１００５はＰ型ウエル拡散層、１０１１ｂはボデ
ィ領域のコンタクト抵抗低減のためのＰ型拡散層、１０
０７ｂはゲート用多結晶シリコン層である。また、中央
にはＭ７に用いる保護回路用ＰチャネルＭＯＳＦＥＴを
示してある。１００７ｄと１００７ｅは１００７ａと同
一工程で形成される多結晶シリコン層で、１００７ｅは
低濃度のＮ型不純物をドープしたボディ領域、１００７
ｄは１０１１ａの高濃度Ｐ型ドープと同一工程により高
濃度Ｐ型領域にしてある。また、１０１０は多結晶シリ
コンゲート層である。本実施例の特長は、Ｍ７に用いる
ＰチャネルＭＯＳＦＥＴを絶縁層１００６により本体パ
ワーＭＯＳＦＥＴと分離された領域に形成してある点で
ある。このため、本実施例では、従来のパワーＭＯＳＦ
ＥＴ製造プロセスとほぼ同様な低コストプロセスで図２
に示した高性能化した過熱遮断回路パワーＭＯＳＦＥＴ
を実現できるという利点がある。
【００１２】図４は本発明の第４の実施例の半導体装置
である。本実施例も図２の回路で、１を外部ドレイン、
２を外部ゲート、３を外部ソースとして、１チップ化す
るための半導体装置の断面構造である。本実施例では誘
電体分離構造で本発明の回路を実現している。本構造で
は最初にＮ型基板１０００の下側に溝を形成、高濃度Ｎ
型埋込層１００１の形成、絶縁酸化膜１００２の形成を
行った後、パワーＭＯＳＦＥＴ部直下の酸化膜１００２
を除去し、シリコン層（１００３と１００４）の形成を
行う。このとき、絶縁酸化膜１００２の下には多結晶シ
リコン層１００３、絶縁酸化膜１００２を除去した領域
には単結晶シリコン層１００４が形成される。この後、
Ｎ型シリコン層１０００の上側を削り平坦化し、通常の
パワーＭＯＳＦＥＴと同様の工程を経ることにより本構
造が得られる。本実施例の場合にはＭ７に用いるＰチャ
ネルＭＯＳＦＥＴは絶縁層１００２により本体パワーＭ
ＯＳＦＥＴと分離された領域に形成してある。このた
め、図３の実施例の場合と同様にＰチャネルＭＯＳＦＥ
Ｔのソースまたはドレインと本体パワーＭＯＳＦＥＴの
ドレインを分離できる。本実施例は図３に比べ製造方法
が複雑になるが、ＰチャネルＭＯＳＦＥＴを単結晶シリ
コン層内に形成できるため、図３の場合に比べＰチャネ
ルＭＯＳＦＥＴのオン抵抗を下げやすいという利点があ
る。また、Ｍ５等の保護回路用ＮチャネルＭＯＳＦＥＴ
も本体パワーＭＯＳＦＥＴと絶縁層１００２により分離
して形成できるため、寄生バイポーラトランジスタの動
作等による誤動作を防止できるという利点がある。
である。本実施例も図２の回路で、１を外部ドレイン、
２を外部ゲート、３を外部ソースとして、１チップ化す
るための半導体装置の断面構造である。本実施例では誘
電体分離構造で本発明の回路を実現している。本構造で
は最初にＮ型基板１０００の下側に溝を形成、高濃度Ｎ
型埋込層１００１の形成、絶縁酸化膜１００２の形成を
行った後、パワーＭＯＳＦＥＴ部直下の酸化膜１００２
を除去し、シリコン層（１００３と１００４）の形成を
行う。このとき、絶縁酸化膜１００２の下には多結晶シ
リコン層１００３、絶縁酸化膜１００２を除去した領域
には単結晶シリコン層１００４が形成される。この後、
Ｎ型シリコン層１０００の上側を削り平坦化し、通常の
パワーＭＯＳＦＥＴと同様の工程を経ることにより本構
造が得られる。本実施例の場合にはＭ７に用いるＰチャ
ネルＭＯＳＦＥＴは絶縁層１００２により本体パワーＭ
ＯＳＦＥＴと分離された領域に形成してある。このた
め、図３の実施例の場合と同様にＰチャネルＭＯＳＦＥ
Ｔのソースまたはドレインと本体パワーＭＯＳＦＥＴの
ドレインを分離できる。本実施例は図３に比べ製造方法
が複雑になるが、ＰチャネルＭＯＳＦＥＴを単結晶シリ
コン層内に形成できるため、図３の場合に比べＰチャネ
ルＭＯＳＦＥＴのオン抵抗を下げやすいという利点があ
る。また、Ｍ５等の保護回路用ＮチャネルＭＯＳＦＥＴ
も本体パワーＭＯＳＦＥＴと絶縁層１００２により分離
して形成できるため、寄生バイポーラトランジスタの動
作等による誤動作を防止できるという利点がある。
【００１３】図５は本発明の第５の実施例の半導体装置
である。本実施例では本体パワーＭＯＳＦＥＴ（Ｍ０）
と、保護回路用のＮチャネルＭＯＳＦＥＴ（Ｍ５）と前
記温度検出回路または電流検出回路（１２）を第１の半
導体チップ（１０４）に内蔵し、保護回路用のＰチャネ
ルＭＯＳＦＥＴ（Ｍ７）を第２の半導体チップ（１０
６）に形成し破線で示す同一の樹脂封止パッケージ中に
実装したことを特徴とするものである。第１の半導体チ
ップ（１０４）では裏面が本体パワーＭＯＳＦＥＴのド
レインであるため、第２の半導体チップ（１０６）は絶
縁板（１０５）の上に形成し、ＰチャネルＭＯＳＦＥＴ
（Ｍ７）と本体パワーＭＯＳＦＥＴ（Ｍ０）を分離して
いる。１１０は本体パワーＭＯＳＦＥＴのゲート端子用
パッド（図２の４に対応）、１１１は本体パワーＭＯＳ
ＦＥＴのソース端子用パッド、１１２はＭ７のゲート端
子を制御するための端子用パッド、１１３は第１の半導
体チップ上の外部ゲート端子用パッドで制御回路部の電
源電圧を供給する。また、１０７はＭ７のドレイン端子
用パッド、１０８はＭ７のゲート端子用パッド、１０９
はＭ７のソース端子用パッドである。本実施例では実装
方式を改良することにより、ＰチャネルＭＯＳＦＥＴで
あるＭ７を本体パワーＭＯＳＦＥＴと同一パッケージに
実装し小型化した。本実施例によっても図３や図４で示
した１チップで実現する保護回路内蔵パワーＭＯＳＦＥ
Ｔと同様の効果が得られる。
である。本実施例では本体パワーＭＯＳＦＥＴ（Ｍ０）
と、保護回路用のＮチャネルＭＯＳＦＥＴ（Ｍ５）と前
記温度検出回路または電流検出回路（１２）を第１の半
導体チップ（１０４）に内蔵し、保護回路用のＰチャネ
ルＭＯＳＦＥＴ（Ｍ７）を第２の半導体チップ（１０
６）に形成し破線で示す同一の樹脂封止パッケージ中に
実装したことを特徴とするものである。第１の半導体チ
ップ（１０４）では裏面が本体パワーＭＯＳＦＥＴのド
レインであるため、第２の半導体チップ（１０６）は絶
縁板（１０５）の上に形成し、ＰチャネルＭＯＳＦＥＴ
（Ｍ７）と本体パワーＭＯＳＦＥＴ（Ｍ０）を分離して
いる。１１０は本体パワーＭＯＳＦＥＴのゲート端子用
パッド（図２の４に対応）、１１１は本体パワーＭＯＳ
ＦＥＴのソース端子用パッド、１１２はＭ７のゲート端
子を制御するための端子用パッド、１１３は第１の半導
体チップ上の外部ゲート端子用パッドで制御回路部の電
源電圧を供給する。また、１０７はＭ７のドレイン端子
用パッド、１０８はＭ７のゲート端子用パッド、１０９
はＭ７のソース端子用パッドである。本実施例では実装
方式を改良することにより、ＰチャネルＭＯＳＦＥＴで
あるＭ７を本体パワーＭＯＳＦＥＴと同一パッケージに
実装し小型化した。本実施例によっても図３や図４で示
した１チップで実現する保護回路内蔵パワーＭＯＳＦＥ
Ｔと同様の効果が得られる。
【００１４】図６は本発明の第６の実施例の回路図であ
る。本実施例では図２の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を
ＰチャネルＭＯＳＦＥＴ Ｍ９、Ｍ１０、Ｍ８、Ｍ６に
置き換えた場合の実施例である。本実施例では図２の場
合に比べ保護回路の占有面積を小さくすることができ、
また、保護回路部のスイッチング速度が高速化できると
いう効果がある。ここで、ＰチャネルＭＯＳＦＥＴ Ｍ
９、Ｍ１０、Ｍ８、Ｍ６は図３や図４の半導体素子構造
を用いることによりＭ７と同様に本体素子と同一チップ
に共存可能である。また、ＰチャネルＭＯＳＦＥＴ Ｍ
９、Ｍ１０、Ｍ８、Ｍ１１は図５の第２の半導体チップ
１０６に共存させることにより、本体パワーＭＯＳＦＥ
Ｔと同一パッケージに形成することも可能である。
る。本実施例では図２の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を
ＰチャネルＭＯＳＦＥＴ Ｍ９、Ｍ１０、Ｍ８、Ｍ６に
置き換えた場合の実施例である。本実施例では図２の場
合に比べ保護回路の占有面積を小さくすることができ、
また、保護回路部のスイッチング速度が高速化できると
いう効果がある。ここで、ＰチャネルＭＯＳＦＥＴ Ｍ
９、Ｍ１０、Ｍ８、Ｍ６は図３や図４の半導体素子構造
を用いることによりＭ７と同様に本体素子と同一チップ
に共存可能である。また、ＰチャネルＭＯＳＦＥＴ Ｍ
９、Ｍ１０、Ｍ８、Ｍ１１は図５の第２の半導体チップ
１０６に共存させることにより、本体パワーＭＯＳＦＥ
Ｔと同一パッケージに形成することも可能である。
【００１５】図７は本発明の第７の実施例の回路図であ
る。本実施例では図２のＰチャネルＭＯＳＦＥＴの代わ
りにデプレッション型ＮチャネルＭＯＳＦＥＴ（Ｍ１
２）を用いた場合の実施例である。ここで、デプレッシ
ョン型ＮチャネルＭＯＳＦＥＴ（Ｍ１２）はスイッチン
グ素子または可変ゲート抵抗として振る舞う。すなわ
ち、パワーＭＯＳＦＥＴ（Ｍ０）が正常動作している場
合にはＭ１２のゲート電圧は高電位のためＭ１２はオン
状態（低インピーダンス状態）、第３のスイッチング素
子であるＮチャネルＭＯＳＦＥＴ（Ｍ５）はオフ状態で
ある。このため、外部ゲート端子２の電圧はそのまま等
価的に低いゲート抵抗を介して、パワーＭＯＳＦＥＴ
（Ｍ０）のゲート端子（４）に印加される。このため、
高周波パルス駆動回路にも低損失で使用可能である。一
方、パワーＭＯＳＦＥＴが過熱状態になった場合にはＭ
１２のゲート電位が下がるためＭ１２はほぼオフ状態ま
たは高インピーダンス状態になり、また、ＮチャネルＭ
ＯＳＦＥＴ（Ｍ５）はオンする。このため、Ｎチャネル
ＭＯＳＦＥＴ（Ｍ５）の電流駆動能力が低くても本体パ
ワーＭＯＳＦＥＴ（Ｍ０）を高速に遮断できるという効
果がある（図２の実施例と同様の効果がある）。本実施
例のデプレッション型ＮチャネルＭＯＳＦＥＴ（Ｍ１
２）は図３の制御用ＮチャネルＭＯＳＦＥＴと同様にＰ
型ウエル構造の中に形成し、ゲート直下のＰ型ウエルの
表面だけをイオン打ち込みによりＮ型化することにより
実現できる。本実施例では、図３や図４に比べ半導体装
置の製造方法が簡単であるという利点がある。なお、Ｍ
１２はエンハンス型素子を使用することも可能である。
また、多結晶シリコンダイオードＤ６を追加した場合に
は外部ゲート端子２によるパワーＭＯＳＦＥＴ（Ｍ０）
の遮断を高速に行なえるという効果がある。
る。本実施例では図２のＰチャネルＭＯＳＦＥＴの代わ
りにデプレッション型ＮチャネルＭＯＳＦＥＴ（Ｍ１
２）を用いた場合の実施例である。ここで、デプレッシ
ョン型ＮチャネルＭＯＳＦＥＴ（Ｍ１２）はスイッチン
グ素子または可変ゲート抵抗として振る舞う。すなわ
ち、パワーＭＯＳＦＥＴ（Ｍ０）が正常動作している場
合にはＭ１２のゲート電圧は高電位のためＭ１２はオン
状態（低インピーダンス状態）、第３のスイッチング素
子であるＮチャネルＭＯＳＦＥＴ（Ｍ５）はオフ状態で
ある。このため、外部ゲート端子２の電圧はそのまま等
価的に低いゲート抵抗を介して、パワーＭＯＳＦＥＴ
（Ｍ０）のゲート端子（４）に印加される。このため、
高周波パルス駆動回路にも低損失で使用可能である。一
方、パワーＭＯＳＦＥＴが過熱状態になった場合にはＭ
１２のゲート電位が下がるためＭ１２はほぼオフ状態ま
たは高インピーダンス状態になり、また、ＮチャネルＭ
ＯＳＦＥＴ（Ｍ５）はオンする。このため、Ｎチャネル
ＭＯＳＦＥＴ（Ｍ５）の電流駆動能力が低くても本体パ
ワーＭＯＳＦＥＴ（Ｍ０）を高速に遮断できるという効
果がある（図２の実施例と同様の効果がある）。本実施
例のデプレッション型ＮチャネルＭＯＳＦＥＴ（Ｍ１
２）は図３の制御用ＮチャネルＭＯＳＦＥＴと同様にＰ
型ウエル構造の中に形成し、ゲート直下のＰ型ウエルの
表面だけをイオン打ち込みによりＮ型化することにより
実現できる。本実施例では、図３や図４に比べ半導体装
置の製造方法が簡単であるという利点がある。なお、Ｍ
１２はエンハンス型素子を使用することも可能である。
また、多結晶シリコンダイオードＤ６を追加した場合に
は外部ゲート端子２によるパワーＭＯＳＦＥＴ（Ｍ０）
の遮断を高速に行なえるという効果がある。
【００１６】図８は本発明の第８の実施例の回路図であ
る。本実施例では図７の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を
デプレッション型ＮチャネルＭＯＳＦＥＴ Ｍ１４、Ｍ
１５、Ｍ１３、Ｒ１１に置き換えた場合の実施例であ
る。本実施例の場合には図７の場合に比べ、保護回路の
占有面積を小さくすることができ、また、保護回路部の
スイッチング速度が高速化できるという利点がある。
る。本実施例では図７の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を
デプレッション型ＮチャネルＭＯＳＦＥＴ Ｍ１４、Ｍ
１５、Ｍ１３、Ｒ１１に置き換えた場合の実施例であ
る。本実施例の場合には図７の場合に比べ、保護回路の
占有面積を小さくすることができ、また、保護回路部の
スイッチング速度が高速化できるという利点がある。
【００１７】図９は本発明の第９の実施例の回路図であ
る。これまでの実施例では、過熱遮断回路内蔵パワーＭ
ＯＳＦＥＴを例にとり説明してきたが、本実施例では過
電流遮断回路内蔵パワーＭＯＳＦＥＴを用いた場合を示
してある。本実施例では大きなサイズ（大きなチャネル
幅）の本体パワーＭＯＳＦＥＴ（Ｍ０）と同一チップに
小さなサイズ（小さなチャネル幅）のセンス用ＭＯＳＦ
ＥＴ（Ｍ１５）を所謂カレントミラー接続して内蔵し、
本体パワーＭＯＳＦＥＴ（ＭＯ）に過電流が流れた場合
にセンス用ＭＯＳＦＥＴ（Ｍ１５）にもセンス電流が流
れる電流検出回路を実現している。通常、外部ゲート端
子に電圧が印加されるとセンス用ＭＯＳＦＥＴ（Ｍ１
５）のソース電位（５）が低電位のためＭ５はオフ、Ｍ
１７はオフ、Ｍ１６はオン、Ｍ７はオン状態である。こ
のため、外部ゲート端子（２）の印加電圧はそのまま等
価的に低いゲート抵抗を介して、パワーＭＯＳＦＥＴ
（Ｍ０）のゲート端子（４）に印加される。一方、パワ
ーＭＯＳＦＥＴが過電流状態になった場合にはＭ１５の
ソース電圧が増加するため、上記と逆にＰチャネルＭＯ
ＳＦＥＴ（Ｍ７）がオフ、ＮチャネルＭＯＳＦＥＴ（Ｍ
５）がオンする。このため、低電流駆動能力を有するＮ
チャネルＭＯＳＦＥＴ（Ｍ５）を用いてもパワーＭＯＳ
ＦＥＴ（Ｍ０）を高速に遮断できる。本実施例では抵抗
Ｒ５〜Ｒ８の値、Ｍ７のオン抵抗、Ｍ５、Ｍ１６、Ｍ１
７の電流駆動能力の設計値により、過電流時に本体パワ
ーＭＯＳＦＥＴが遮断する過電流遮断回路内蔵パワーＭ
ＯＳＦＥＴにも、電流を制御するだけの過電流制限回路
内蔵パワーＭＯＳＦＥＴにもなる。本実施例の過電流保
護回路を有する半導体装置も図３、図４、図５の実施例
で述べた過熱保護回路内蔵パワーＭＯＳＦＥＴと同じ構
造にて実現できる。
る。これまでの実施例では、過熱遮断回路内蔵パワーＭ
ＯＳＦＥＴを例にとり説明してきたが、本実施例では過
電流遮断回路内蔵パワーＭＯＳＦＥＴを用いた場合を示
してある。本実施例では大きなサイズ（大きなチャネル
幅）の本体パワーＭＯＳＦＥＴ（Ｍ０）と同一チップに
小さなサイズ（小さなチャネル幅）のセンス用ＭＯＳＦ
ＥＴ（Ｍ１５）を所謂カレントミラー接続して内蔵し、
本体パワーＭＯＳＦＥＴ（ＭＯ）に過電流が流れた場合
にセンス用ＭＯＳＦＥＴ（Ｍ１５）にもセンス電流が流
れる電流検出回路を実現している。通常、外部ゲート端
子に電圧が印加されるとセンス用ＭＯＳＦＥＴ（Ｍ１
５）のソース電位（５）が低電位のためＭ５はオフ、Ｍ
１７はオフ、Ｍ１６はオン、Ｍ７はオン状態である。こ
のため、外部ゲート端子（２）の印加電圧はそのまま等
価的に低いゲート抵抗を介して、パワーＭＯＳＦＥＴ
（Ｍ０）のゲート端子（４）に印加される。一方、パワ
ーＭＯＳＦＥＴが過電流状態になった場合にはＭ１５の
ソース電圧が増加するため、上記と逆にＰチャネルＭＯ
ＳＦＥＴ（Ｍ７）がオフ、ＮチャネルＭＯＳＦＥＴ（Ｍ
５）がオンする。このため、低電流駆動能力を有するＮ
チャネルＭＯＳＦＥＴ（Ｍ５）を用いてもパワーＭＯＳ
ＦＥＴ（Ｍ０）を高速に遮断できる。本実施例では抵抗
Ｒ５〜Ｒ８の値、Ｍ７のオン抵抗、Ｍ５、Ｍ１６、Ｍ１
７の電流駆動能力の設計値により、過電流時に本体パワ
ーＭＯＳＦＥＴが遮断する過電流遮断回路内蔵パワーＭ
ＯＳＦＥＴにも、電流を制御するだけの過電流制限回路
内蔵パワーＭＯＳＦＥＴにもなる。本実施例の過電流保
護回路を有する半導体装置も図３、図４、図５の実施例
で述べた過熱保護回路内蔵パワーＭＯＳＦＥＴと同じ構
造にて実現できる。
【００１８】以上、本発明の実施例を詳細に説明した
が、本発明は上記の実施例に限定されるものではなく、
その技術思想の範囲内で種々の変形が可能である。例え
ば、以上の実施例では本体素子がパワーＭＯＳＦＥＴの
場合に関して述べたが、本発明の回路技術は本体素子と
して、バイポーラトランジスタや絶縁ゲート型バイポー
ラトランジスタ（ＩＧＢＴ）を用いた場合にも適用可能
であることは言うまでもない。
が、本発明は上記の実施例に限定されるものではなく、
その技術思想の範囲内で種々の変形が可能である。例え
ば、以上の実施例では本体素子がパワーＭＯＳＦＥＴの
場合に関して述べたが、本発明の回路技術は本体素子と
して、バイポーラトランジスタや絶縁ゲート型バイポー
ラトランジスタ（ＩＧＢＴ）を用いた場合にも適用可能
であることは言うまでもない。
【００１９】
【発明の効果】本発明によれば、高周波パルス駆動時に
もスイッチング損失が小さく、また、本体素子の遮断動
作後のゲート電流が小さく、遮断動作が高速な過熱保護
または過電流保護回路内蔵パワーＭＯＳＦＥＴが得られ
るという効果がある。
もスイッチング損失が小さく、また、本体素子の遮断動
作後のゲート電流が小さく、遮断動作が高速な過熱保護
または過電流保護回路内蔵パワーＭＯＳＦＥＴが得られ
るという効果がある。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】本発明の第３の実施例の半導体装置の断面図で
ある。
ある。
【図４】本発明の第４の実施例の半導体装置の断面図で
ある。
ある。
【図５】本発明の第５の実施例の半導体装置の平面図で
ある。
ある。
【図６】本発明の第６の実施例の回路図である。
【図７】本発明の第７の実施例の回路図である。
【図８】本発明の第８の実施例の回路図である。
【図９】本発明の第９の実施例の回路図である。
１、１０１…外部ドレイン端子、２、１００…外部ゲー
ト端子、３、１０２…外部ソース端子、４…本体パワー
ＭＯＳＦＥＴの内部ゲート端子、５…センスＭＯＳＦＥ
Ｔのソース端子、１０…駆動回路、１１…制御回路、１
２…パワーＭＯＳＦＥＴの温度検出回路または電流検出
回路、１０４…Ｍ０と温度検出回路または電流検出回路
を内蔵する第１の半導体チップ、１０５…絶縁板、１０
６…Ｍ７を内蔵する第２の半導体チップ、１０７…第２
の半導体チップ上の本体パワーＭＯＳＦＥＴの内部ゲー
ト用パッド、１０８…第２の半導体チップ上の本体パワ
ーＭＯＳＦＥＴの内部ゲート用パッド、１０９…第２の
半導体チップ上の外部ゲート端子用パッド、１１０…第
１の半導体チップ上の本体パワーＭＯＳＦＥＴの内部ゲ
ート用パッド１１１…第１の半導体チップ上の外部ソー
ス用パッド、１１２…Ｍ７またはＭ１２のゲート制御用
端子パッド、１１３…第１の半導体チップ上の外部ゲー
ト用パッド、１０４…Ｍ０と温度検出回路または電流検
出回路を内蔵する第１の半導体チップ、１０００…Ｎ型
基板またはＮ型エピタキシャル層、１００１…高濃度Ｎ
型埋込層、１００２、１００６、１００９、１０１３…
絶縁層、１００３…高濃度Ｎ型多結晶シリコン層、１０
０４…高濃度Ｎ型単結晶シリコン層、１００５…Ｐ型ウ
エル拡散層、１００７ａ、１００７ｂ、１００７ｃ…多
結晶シリコン層、１００８…Ｐ型チャネル拡散層、１０
１０…多結晶シリコン層（制御回路用Ｐ型ＭＯＳＦＥＴ
部ゲート用）、１０１１ａ、１０１１ｂ…高濃度Ｐ型拡
散層、１０１２ａ、１０１２ｂ…高濃度Ｎ型拡散層、１
０１４、１０１５…電極層、Ｒ１〜Ｒ８…抵抗、Ｄ１〜
Ｄ６…ダイオ−ド、Ｍ０…パワーＭＯＳＦＥＴ、Ｍ１〜
Ｍ５、Ｍ１６、Ｍ１７…制御用ＮチャネルＭＯＳＦＥ
Ｔ、Ｍ６、Ｍ７、Ｍ８〜Ｍ１０…制御用ＰチャネルＭＯ
ＳＦＥＴ、Ｍ１１〜Ｍ１５…制御用デプレッション型Ｎ
チャネルＭＯＳＦＥＴ。
ト端子、３、１０２…外部ソース端子、４…本体パワー
ＭＯＳＦＥＴの内部ゲート端子、５…センスＭＯＳＦＥ
Ｔのソース端子、１０…駆動回路、１１…制御回路、１
２…パワーＭＯＳＦＥＴの温度検出回路または電流検出
回路、１０４…Ｍ０と温度検出回路または電流検出回路
を内蔵する第１の半導体チップ、１０５…絶縁板、１０
６…Ｍ７を内蔵する第２の半導体チップ、１０７…第２
の半導体チップ上の本体パワーＭＯＳＦＥＴの内部ゲー
ト用パッド、１０８…第２の半導体チップ上の本体パワ
ーＭＯＳＦＥＴの内部ゲート用パッド、１０９…第２の
半導体チップ上の外部ゲート端子用パッド、１１０…第
１の半導体チップ上の本体パワーＭＯＳＦＥＴの内部ゲ
ート用パッド１１１…第１の半導体チップ上の外部ソー
ス用パッド、１１２…Ｍ７またはＭ１２のゲート制御用
端子パッド、１１３…第１の半導体チップ上の外部ゲー
ト用パッド、１０４…Ｍ０と温度検出回路または電流検
出回路を内蔵する第１の半導体チップ、１０００…Ｎ型
基板またはＮ型エピタキシャル層、１００１…高濃度Ｎ
型埋込層、１００２、１００６、１００９、１０１３…
絶縁層、１００３…高濃度Ｎ型多結晶シリコン層、１０
０４…高濃度Ｎ型単結晶シリコン層、１００５…Ｐ型ウ
エル拡散層、１００７ａ、１００７ｂ、１００７ｃ…多
結晶シリコン層、１００８…Ｐ型チャネル拡散層、１０
１０…多結晶シリコン層（制御回路用Ｐ型ＭＯＳＦＥＴ
部ゲート用）、１０１１ａ、１０１１ｂ…高濃度Ｐ型拡
散層、１０１２ａ、１０１２ｂ…高濃度Ｎ型拡散層、１
０１４、１０１５…電極層、Ｒ１〜Ｒ８…抵抗、Ｄ１〜
Ｄ６…ダイオ−ド、Ｍ０…パワーＭＯＳＦＥＴ、Ｍ１〜
Ｍ５、Ｍ１６、Ｍ１７…制御用ＮチャネルＭＯＳＦＥ
Ｔ、Ｍ６、Ｍ７、Ｍ８〜Ｍ１０…制御用ＰチャネルＭＯ
ＳＦＥＴ、Ｍ１１〜Ｍ１５…制御用デプレッション型Ｎ
チャネルＭＯＳＦＥＴ。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/08 １０２Ｆ
27/088
Ｈ０３Ｋ 17/08
(72)発明者 大高 成雄
東京都小平市上水本町五丁目20番１号
株式会社日立製作所半導体設計開発セン
タ内
(56)参考文献 特開 昭60−100469（ＪＰ，Ａ)
特開 昭64−4058（ＪＰ，Ａ)
特開 平２−285932（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
H01L 27/088
H01L 21/8234
H01L 27/04
H01L 21/822
H03K 17/08
H02H 9/02
Claims (4)
- 【請求項１】第１と第２と第３ＭＯＳＦＥＴと、一定以
上の温度を検出する検出回路と、上記検出回路の検出結
果を保持し出力する保持回路と、ダイオードとが同一の
パッケージ内に実装され、第１リード、第２リード、第
３リードとが上記パッケージ外へ導出される半導体装置
であって、 上記第１と第２と第３ＭＯＳＦＥＴと、上記検出回路
と、上記保持回路とは単一の半導体基板に形成され、 上記第１と第２と第３ＭＯＳＦＥＴはＮ型であり、 上記第１ＭＯＳＦＥＴのソース・ドレイン経路は上記第
１リードと上記第２リードとの間に接続され、上記第１
ＭＯＳＦＥＴのソース電極とドレイン電極は上記半導体
基板のそれぞれ表面側と裏面側に形成され、 上記第２ＭＯＳＦＥＴのソース・ドレイン経路は上記第
１ＭＯＳＦＥＴのゲートと上記第３リードとの間に接続
され、 上記第３ＭＯＳＦＥＴのソース・ドレイン経路は上記第
１ＭＯＳＦＥＴのゲートと上記第２リードとの間に接続
され、 上記ダイオードは、上記第２ＭＯＳＦＥＴのソース・ド
レイン経路と並列に接続され、アノードが上記第１ＭＯ
ＳＦＥＴのゲート側、カソードが上記第３リード側にあ
り、 上記保持回路の出力する信号の変化に応じて、上記第２
ＭＯＳＦＥＴのインピーダンスは高く、上記第３ＭＯＳ
ＦＥＴのインピーダンスは低くなるように制御され、 上記保持回路は上記第３リードから電源電圧を供給さ
れ、 上記保持回路の動作電圧は、上記第３リードに印加され
る電圧が第１電圧から上記第１電圧より低い第２電圧に
移行したときに、上記第１電圧から上記第２電圧に変化
することを特徴とする半導体装置。 - 【請求項２】上記保持回路はフリップフロップであるこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】上記第２と第３ＭＯＳＦＥＴのそれぞれの
Ｎ型拡散層は、上記第１ＭＯＳＦＥＴのＮ型ドレイン領
域とＰＮ接合を形成するＰ型半導体領域に形成されるこ
とを特徴とする請求項１乃至請求項２のいずれかに記載
の半導体装置。 - 【請求項４】上記第２ＭＯＳＦＥＴの基板電位は上記第
２リードに接続されることを特徴とする請求項１乃至請
求項３のいずれかに記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031579A JP3018816B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JP17505599A JP3446665B2 (ja) | 1993-02-22 | 1999-06-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JP2003093135A JP4007450B2 (ja) | 1993-02-22 | 2003-03-31 | 半導体装置 |
| JP2007025328A JP4437823B2 (ja) | 1993-02-22 | 2007-02-05 | 半導体装置 |
| JP2009247256A JP4605613B2 (ja) | 1993-02-22 | 2009-10-28 | 半導体装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031579A JP3018816B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JP17505599A JP3446665B2 (ja) | 1993-02-22 | 1999-06-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JP2003093135A JP4007450B2 (ja) | 1993-02-22 | 2003-03-31 | 半導体装置 |
| JP2007025328A JP4437823B2 (ja) | 1993-02-22 | 2007-02-05 | 半導体装置 |
| JP2009247256A JP4605613B2 (ja) | 1993-02-22 | 2009-10-28 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031579A Division JP3018816B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003093135A Division JP4007450B2 (ja) | 1993-02-22 | 2003-03-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101080A JP2000101080A (ja) | 2000-04-07 |
| JP3446665B2 true JP3446665B2 (ja) | 2003-09-16 |
Family
ID=49956623
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031579A Expired - Lifetime JP3018816B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JP17505599A Expired - Lifetime JP3446665B2 (ja) | 1993-02-22 | 1999-06-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JP2003093135A Expired - Lifetime JP4007450B2 (ja) | 1993-02-22 | 2003-03-31 | 半導体装置 |
| JP2007025328A Expired - Lifetime JP4437823B2 (ja) | 1993-02-22 | 2007-02-05 | 半導体装置 |
| JP2009247256A Expired - Lifetime JP4605613B2 (ja) | 1993-02-22 | 2009-10-28 | 半導体装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031579A Expired - Lifetime JP3018816B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003093135A Expired - Lifetime JP4007450B2 (ja) | 1993-02-22 | 2003-03-31 | 半導体装置 |
| JP2007025328A Expired - Lifetime JP4437823B2 (ja) | 1993-02-22 | 2007-02-05 | 半導体装置 |
| JP2009247256A Expired - Lifetime JP4605613B2 (ja) | 1993-02-22 | 2009-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (5) | JP3018816B2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
| JP3663258B2 (ja) * | 1995-09-11 | 2005-06-22 | 株式会社ルネサステクノロジ | 制御回路内蔵絶縁ゲート型半導体装置 |
| JP3544592B2 (ja) * | 1995-11-09 | 2004-07-21 | 株式会社ルネサステクノロジ | 制御回路内蔵絶縁ゲート型半導体装置 |
| EP0809295B1 (de) * | 1996-05-21 | 2003-04-02 | Infineon Technologies AG | MOSFET mit Temperaturschutz |
| JP3884849B2 (ja) * | 1996-12-25 | 2007-02-21 | 株式会社ルネサステクノロジ | 制御回路内蔵絶縁ゲート型半導体装置 |
| US6057998A (en) | 1996-12-25 | 2000-05-02 | Hitachi, Ltd. | Insulated gate type semiconductor apparatus with a control circuit |
| WO1998033274A1 (en) * | 1997-01-24 | 1998-07-30 | Hitachi, Ltd. | Power switch circuit |
| JPH10215160A (ja) * | 1997-01-31 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 保護機能付半導体スイッチング回路および溶接機および切断機 |
| DE19722300A1 (de) * | 1997-05-28 | 1998-12-03 | Bosch Gmbh Robert | Übertemperatur-Schutzschaltung |
| GB9716838D0 (en) * | 1997-08-08 | 1997-10-15 | Philips Electronics Nv | Temperature sensing circuits |
| JP3613979B2 (ja) * | 1997-11-17 | 2005-01-26 | 富士電機デバイステクノロジー株式会社 | 温度検出機能内蔵ドライバｉｃ |
| JP4431761B2 (ja) * | 1998-01-27 | 2010-03-17 | 富士電機システムズ株式会社 | Ｍｏｓ型半導体装置 |
| DE19817790A1 (de) * | 1998-04-21 | 1999-12-09 | Siemens Ag | Verpolschutzschaltung |
| JP3319406B2 (ja) * | 1998-09-18 | 2002-09-03 | 日本電気株式会社 | 比較増幅検出回路 |
| JP2000112577A (ja) * | 1998-09-24 | 2000-04-21 | Internatl Business Mach Corp <Ibm> | バッテリ切換回路 |
| JP2000312433A (ja) | 1999-02-26 | 2000-11-07 | Yazaki Corp | スイッチング・デバイス |
| JP2000311789A (ja) | 1999-02-26 | 2000-11-07 | Yazaki Corp | オートライトコントロールシステム |
| JP2000312143A (ja) | 1999-02-26 | 2000-11-07 | Yazaki Corp | スイッチング・デバイス |
| JP2000253570A (ja) | 1999-02-26 | 2000-09-14 | Yazaki Corp | 電気自動車のモータ起電力制御システム |
| TW457767B (en) | 1999-09-27 | 2001-10-01 | Matsushita Electric Works Ltd | Photo response semiconductor switch having short circuit load protection |
| KR100615463B1 (ko) * | 2000-02-02 | 2006-08-25 | 삼성전자주식회사 | 반도체 패키지용 과열 보호 소켓 |
| JP3534309B2 (ja) * | 2000-07-27 | 2004-06-07 | Ｎｅｃトーキン栃木株式会社 | 温度保護付き電池パック |
| JP2002043868A (ja) * | 2000-07-28 | 2002-02-08 | Nec Corp | 半導体装置 |
| JP2002299569A (ja) * | 2001-03-29 | 2002-10-11 | Sanyo Electric Co Ltd | スイッチング用ｍｏｓトランジスタの保護回路 |
| US6969959B2 (en) | 2001-07-06 | 2005-11-29 | Lutron Electronics Co., Inc. | Electronic control systems and methods |
| DE10152527A1 (de) * | 2001-10-24 | 2003-05-08 | Delphi Tech Inc | Schaltungsanordnung zur Laststromüberwachung |
| JP3802412B2 (ja) * | 2001-12-26 | 2006-07-26 | Ｎｅｃエレクトロニクス株式会社 | Ｍｏｓトランジスタ出力回路 |
| KR100457675B1 (ko) * | 2002-09-10 | 2004-11-18 | 동아전기부품 주식회사 | 블로워모터 속도조절용 구동 시스템 |
| JP4250412B2 (ja) * | 2002-12-13 | 2009-04-08 | 三菱電機株式会社 | 半導体装置 |
| JP2005093763A (ja) * | 2003-09-18 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4981267B2 (ja) * | 2005-05-11 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 過熱検出回路 |
| JP4826786B2 (ja) * | 2006-11-27 | 2011-11-30 | 日本電気株式会社 | 発熱保護回路及び方法 |
| JP5138274B2 (ja) * | 2007-05-25 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
| JP2009164288A (ja) * | 2007-12-28 | 2009-07-23 | Sanken Electric Co Ltd | 半導体素子及び半導体装置 |
| JP5124292B2 (ja) * | 2008-01-10 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 電力スイッチ回路 |
| JP5152526B2 (ja) | 2009-04-24 | 2013-02-27 | 株式会社デンソー | 車載電力変換装置 |
| JP5340018B2 (ja) * | 2009-05-01 | 2013-11-13 | 三菱電機株式会社 | 半導体装置 |
| JP5352500B2 (ja) * | 2010-03-02 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5486396B2 (ja) * | 2010-05-11 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 負荷駆動回路 |
| CN102035190B (zh) * | 2010-12-23 | 2013-06-12 | 上海贝岭股份有限公司 | 一种过流保护电路 |
| JP5541349B2 (ja) * | 2012-11-27 | 2014-07-09 | 株式会社デンソー | 半導体装置 |
| JPWO2014155959A1 (ja) * | 2013-03-27 | 2017-02-16 | パナソニックＩｐマネジメント株式会社 | パワー半導体素子 |
| JP6503202B2 (ja) * | 2015-03-12 | 2019-04-17 | エイブリック株式会社 | 半導体装置 |
| JP6894957B2 (ja) * | 2015-10-07 | 2021-06-30 | ローム株式会社 | 誤出力防止回路 |
| JP2017163741A (ja) | 2016-03-10 | 2017-09-14 | エスアイアイ・セミコンダクタ株式会社 | スイッチングレギュレータ |
| JP6780445B2 (ja) * | 2016-10-31 | 2020-11-04 | 富士通株式会社 | 半導体装置、増幅回路、及び増幅回路装置 |
| JP7224922B2 (ja) * | 2019-01-10 | 2023-02-20 | 株式会社東芝 | 高周波集積回路 |
| JP7527216B2 (ja) | 2021-02-04 | 2024-08-02 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194755A (ja) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | 半導体装置 |
| JPH0666472B2 (ja) * | 1987-06-22 | 1994-08-24 | 日産自動車株式会社 | 過電流保護機能を備えたｍｏｓｆｅｔ |
| JPH01109755A (ja) * | 1987-10-22 | 1989-04-26 | Nec Corp | リードフレーム |
| JPH02285932A (ja) * | 1989-04-25 | 1990-11-26 | Nec Corp | 過電流保護回路 |
| US5023692A (en) * | 1989-12-07 | 1991-06-11 | Harris Semiconductor Patents, Inc. | Power MOSFET transistor circuit |
-
1993
- 1993-02-22 JP JP5031579A patent/JP3018816B2/ja not_active Expired - Lifetime
-
1999
- 1999-06-22 JP JP17505599A patent/JP3446665B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-31 JP JP2003093135A patent/JP4007450B2/ja not_active Expired - Lifetime
-
2007
- 2007-02-05 JP JP2007025328A patent/JP4437823B2/ja not_active Expired - Lifetime
-
2009
- 2009-10-28 JP JP2009247256A patent/JP4605613B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4007450B2 (ja) | 2007-11-14 |
| JP2003309264A (ja) | 2003-10-31 |
| JP2007215181A (ja) | 2007-08-23 |
| JP4605613B2 (ja) | 2011-01-05 |
| JP3018816B2 (ja) | 2000-03-13 |
| JP4437823B2 (ja) | 2010-03-24 |
| JPH06244414A (ja) | 1994-09-02 |
| JP2010022069A (ja) | 2010-01-28 |
| JP2000101080A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3446665B2 (ja) | 半導体素子の保護回路ならびにこれを有する半導体装置 | |
| JP2731119B2 (ja) | 半導体パワー素子およびその遮断回路 | |
| JP3911566B2 (ja) | Ｍｏｓ型半導体装置 | |
| KR100307600B1 (ko) | 절연게이트형반도체장치와그것을사용한구동회로장치및전자시스템 | |
| JPH11266016A (ja) | 半導体装置およびその製造方法 | |
| JPH0666472B2 (ja) | 過電流保護機能を備えたｍｏｓｆｅｔ | |
| JPH08306924A (ja) | 高電圧保護能力を備えた半導体装置 | |
| US5903034A (en) | Semiconductor circuit device having an insulated gate type transistor | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP3489404B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3444263B2 (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| JPH08148675A (ja) | 半導体装置 | |
| JPH09181315A (ja) | 半導体デバイス | |
| JP3663258B2 (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JPH0758331A (ja) | 半導体装置 | |
| US6433393B1 (en) | Semiconductor protective device and method for manufacturing same | |
| JPH0758326A (ja) | センサ素子付き半導体装置 | |
| JP2004031980A (ja) | 複合型ｍｏｓｆｅｔ | |
| JPH0397269A (ja) | 電流制限回路を内蔵する伝導度変調型ｍｏｓｆｅｔ | |
| JP3698323B2 (ja) | パワースイッチ回路 | |
| JP2001102575A (ja) | 半導体装置とその温度検出方法 | |
| JPH0763075B2 (ja) | 半導体集積回路装置 | |
| JP3413075B2 (ja) | 半導体装置およびその駆動方法 | |
| JP3884849B2 (ja) | 制御回路内蔵絶縁ゲート型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |