JP2002299569A - スイッチング用ｍｏｓトランジスタの保護回路 - Google Patents
スイッチング用ｍｏｓトランジスタの保護回路Info
- Publication number
- JP2002299569A JP2002299569A JP2001095263A JP2001095263A JP2002299569A JP 2002299569 A JP2002299569 A JP 2002299569A JP 2001095263 A JP2001095263 A JP 2001095263A JP 2001095263 A JP2001095263 A JP 2001095263A JP 2002299569 A JP2002299569 A JP 2002299569A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- switching
- protection circuit
- shutdown
- switching mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】スイッチング用ＭＯＳトランジスタのスイッチ
ング速度を早くする。 【解決手段】本発明はスイチング用ＭＯＳトランジスタ
のゲート電極にディプレッション形ＭＯＳトランジスタ
のドレイン・ソース電極路を直列に接続し、前記スイッ
チング用ＭＯＳトランジスタのゲート電極とアース間に
保護用ＭＯＳトランジスタのドレイン・ソース電極路を
接続し、過熱保護回路からの過熱検出電圧又は過電流保
護回路からの過電流検出電圧で前記シャットダウン用Ｍ
ＯＳトランジスタをＯＮし、スイッチング用ＭＯＳトラ
ンジスタをＯＦＦさせる。
ング速度を早くする。 【解決手段】本発明はスイチング用ＭＯＳトランジスタ
のゲート電極にディプレッション形ＭＯＳトランジスタ
のドレイン・ソース電極路を直列に接続し、前記スイッ
チング用ＭＯＳトランジスタのゲート電極とアース間に
保護用ＭＯＳトランジスタのドレイン・ソース電極路を
接続し、過熱保護回路からの過熱検出電圧又は過電流保
護回路からの過電流検出電圧で前記シャットダウン用Ｍ
ＯＳトランジスタをＯＮし、スイッチング用ＭＯＳトラ
ンジスタをＯＦＦさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、高速スイッチング
動作を可能にしたスイッチング用ＭＯＳトランジスタの
保護回路に関する。
動作を可能にしたスイッチング用ＭＯＳトランジスタの
保護回路に関する。
【０００２】
【従来の技術】スイッチング用ＭＯＳトランジスタのゲ
ート電極に入力電流の制限用として、ポリシリコン又は
拡散にて作り込んだ電流制限抵抗を設ける保護機能付パ
ワーＭＯＳトランジスタは良く知られている。
ート電極に入力電流の制限用として、ポリシリコン又は
拡散にて作り込んだ電流制限抵抗を設ける保護機能付パ
ワーＭＯＳトランジスタは良く知られている。
【０００３】図４は従来のスイッチング用ＭＯＳトラン
ジスタの保護回路の回路図である。スイッチング用ＭＯ
Ｓトランジスタ１のゲート電極には前述したポリシリコ
ン又は拡散にて作り込んだ電流制限抵抗２が接続されて
いる。さらに前記電流制限抵抗２の他端は入力端子３に
接続され、スイッチング入力信号が加えられる。
ジスタの保護回路の回路図である。スイッチング用ＭＯ
Ｓトランジスタ１のゲート電極には前述したポリシリコ
ン又は拡散にて作り込んだ電流制限抵抗２が接続されて
いる。さらに前記電流制限抵抗２の他端は入力端子３に
接続され、スイッチング入力信号が加えられる。
【０００４】前記スイッチング用ＭＯＳトランジスタ１
のゲート電極とアース間にはシャットダウン用ＭＯＳト
ランジスタ４のドレイン・ソース電極路が接続されてお
り、前記シャットダウン用ＭＯＳトランジスタ４のゲー
ト電極には過熱保護回路５よりのシャットダウン信号が
加えられる。
のゲート電極とアース間にはシャットダウン用ＭＯＳト
ランジスタ４のドレイン・ソース電極路が接続されてお
り、前記シャットダウン用ＭＯＳトランジスタ４のゲー
ト電極には過熱保護回路５よりのシャットダウン信号が
加えられる。
【０００５】前記スイッチング用ＭＯＳトランジスタの
保護回路は上述した構成をなしており、入力端子３にス
イッチング入力電流が加えられると電流制限抵抗２を介
してスイッチング用ＭＯＳトランジスタ１のゲート電極
に加えられる。一方正常状態では過熱保護回路５からは
シャットダウン信号が加えられていないので、前記シャ
ットダウン用ＭＯＳトランジスタ４はオフしている。
保護回路は上述した構成をなしており、入力端子３にス
イッチング入力電流が加えられると電流制限抵抗２を介
してスイッチング用ＭＯＳトランジスタ１のゲート電極
に加えられる。一方正常状態では過熱保護回路５からは
シャットダウン信号が加えられていないので、前記シャ
ットダウン用ＭＯＳトランジスタ４はオフしている。
【０００６】従って前記スイッチング入力信号がスイッ
チング用ＭＯＳトランジスタ１のゲート電極に加えられ
ると、該スイッチング用ＭＯＳトランジスタ１はオン
し、出力端子６に接続された負荷回路（図示せず）に動
作電流を供給する。
チング用ＭＯＳトランジスタ１のゲート電極に加えられ
ると、該スイッチング用ＭＯＳトランジスタ１はオン
し、出力端子６に接続された負荷回路（図示せず）に動
作電流を供給する。
【０００７】何らかの原因で前記負荷回路が過熱状態に
なると、過熱保護回路５からシャットダウン信号が発生
し、シャットダウン用ＭＯＳトランジスタ４をオンさせ
る。すると今まで入力端子３からスイッチング用ＭＯＳ
トランジスタ１に供給されていたスイッチング入力信号
が前記シャットダウン用ＭＯＳトランジスタ４を介して
アースされるので、前記スイッチング用ＭＯＳトランジ
スタ１はオフして熱破壊されるのを防止する。
なると、過熱保護回路５からシャットダウン信号が発生
し、シャットダウン用ＭＯＳトランジスタ４をオンさせ
る。すると今まで入力端子３からスイッチング用ＭＯＳ
トランジスタ１に供給されていたスイッチング入力信号
が前記シャットダウン用ＭＯＳトランジスタ４を介して
アースされるので、前記スイッチング用ＭＯＳトランジ
スタ１はオフして熱破壊されるのを防止する。
【０００８】図５に示すように、前記電流制限抵抗２の
抵抗値を大きくしていくとスイッチング時間が大きくな
る電流制限抵抗の抵抗値とスイッチング時間がトレード
オフの関係になる。一方低消費電力で熱破壊防止のため
には５ＫΩ程度の抵抗値とする必要があるので、このと
きのスイッチングタイムは数十μｓとなり、約１ＫＨｚ
の動作周波数となる。
抵抗値を大きくしていくとスイッチング時間が大きくな
る電流制限抵抗の抵抗値とスイッチング時間がトレード
オフの関係になる。一方低消費電力で熱破壊防止のため
には５ＫΩ程度の抵抗値とする必要があるので、このと
きのスイッチングタイムは数十μｓとなり、約１ＫＨｚ
の動作周波数となる。
【０００９】
【発明が解決しようとする課題】前述のように、入力端
子とスイッチング用ＭＯＳトランジスタのゲート電極間
には熱破壊防止用の抵抗を接続する必要があるが、従来
はポリシリコン又は拡散にて作り込んだ電流制限抵抗を
設けていたため、スイッチングタイムを短くできず、ま
た集積回路化するのに手間がかかりコストが高騰した。
子とスイッチング用ＭＯＳトランジスタのゲート電極間
には熱破壊防止用の抵抗を接続する必要があるが、従来
はポリシリコン又は拡散にて作り込んだ電流制限抵抗を
設けていたため、スイッチングタイムを短くできず、ま
た集積回路化するのに手間がかかりコストが高騰した。
【００１０】また、従来よりスイッチングタイムを短く
し、且つ低コストの製造を可能とするため、ＭＯＳトラ
ンジスタと抵抗、コンデンサ及びダイオードのみで回路
構成することは知られているが、前記ＭＯＳトランジス
タのＯＮ/ＯＦＦ動作をさせるチャージポンプ回路を必
要とし、回路構成が複雑となった。
し、且つ低コストの製造を可能とするため、ＭＯＳトラ
ンジスタと抵抗、コンデンサ及びダイオードのみで回路
構成することは知られているが、前記ＭＯＳトランジス
タのＯＮ/ＯＦＦ動作をさせるチャージポンプ回路を必
要とし、回路構成が複雑となった。
【００１１】
【課題を解決するための手段】本発明はスイッチングＭ
ＯＳトランジスタのゲート電極にゲート電圧が零ボルト
でもドレイン電流が流れるディプレッション形ＭＯＳト
ランジスタのドレイン・ソース電極路を直列に接続し、
電流制限を行うスイッチング用ＭＯＳトランジスタの保
護回路を提供するものである。
ＯＳトランジスタのゲート電極にゲート電圧が零ボルト
でもドレイン電流が流れるディプレッション形ＭＯＳト
ランジスタのドレイン・ソース電極路を直列に接続し、
電流制限を行うスイッチング用ＭＯＳトランジスタの保
護回路を提供するものである。
【００１２】又本発明はスイチング用ＭＯＳトランジス
タのゲート電極にディプレッション形ＭＯＳトランジス
タのドレイン・ソース電極路を直列に接続し、前記スイ
ッチング用ＭＯＳトランジスタのゲート電極とアース間
に保護用ＭＯＳトランジスタのドレイン・ソース電極路
を接続し、過熱保護回路からの過熱検出電圧又は過電流
保護回路からの過電流検出電圧で前記シャットダウン用
ＭＯＳトランジスタをＯＮし、スイッチング用ＭＯＳト
ランジスタをＯＦＦさせるスイッチング用ＭＯＳトラン
ジスタの保護回路を提供するものである。
タのゲート電極にディプレッション形ＭＯＳトランジス
タのドレイン・ソース電極路を直列に接続し、前記スイ
ッチング用ＭＯＳトランジスタのゲート電極とアース間
に保護用ＭＯＳトランジスタのドレイン・ソース電極路
を接続し、過熱保護回路からの過熱検出電圧又は過電流
保護回路からの過電流検出電圧で前記シャットダウン用
ＭＯＳトランジスタをＯＮし、スイッチング用ＭＯＳト
ランジスタをＯＦＦさせるスイッチング用ＭＯＳトラン
ジスタの保護回路を提供するものである。
【００１３】さらに本発明は前記スイッチング用ＭＯＳ
トランジスタ及びシャットダウン用トランジスタを共に
Ｎチャンネル又はＰチャンネルのＭＯＳトランジスタで
形成したスイッチング用ＭＯＳトランジスタの保護回路
を提供するものである。
トランジスタ及びシャットダウン用トランジスタを共に
Ｎチャンネル又はＰチャンネルのＭＯＳトランジスタで
形成したスイッチング用ＭＯＳトランジスタの保護回路
を提供するものである。
【００１４】
【発明の実施の形態】本発明のスイッチング用ＭＯＳト
ランジスタの保護回路を図１から図３を参照し説明す
る。
ランジスタの保護回路を図１から図３を参照し説明す
る。
【００１５】図１は本発明のスイッチング用ＭＯＳトラ
ンジスタの保護回路の回路図である。Ｎチャンネルのス
イッチング用ＭＯＳトランジスタ１０はＯＮ/ＯＦＦ
し、出力端子１１に接続された負荷回路（図示せず）に
動作電流を供給・非供給する。前記スイッチング用ＭＯ
Ｓトランジスタ１０のゲート電極と入力端子１２間には
Ｎチャンネルのディプレッション形ＭＯＳトランジスタ
１３のドレイン・ソース電極路が接続されている。
ンジスタの保護回路の回路図である。Ｎチャンネルのス
イッチング用ＭＯＳトランジスタ１０はＯＮ/ＯＦＦ
し、出力端子１１に接続された負荷回路（図示せず）に
動作電流を供給・非供給する。前記スイッチング用ＭＯ
Ｓトランジスタ１０のゲート電極と入力端子１２間には
Ｎチャンネルのディプレッション形ＭＯＳトランジスタ
１３のドレイン・ソース電極路が接続されている。
【００１６】図２に示すように、前記ディプレション形
ＭＯＳトランジスタ１３では立上り電圧Ｖｏに対するし
きい電圧ＶｔをＶｔ＜０にしている。即ちディプレッシ
ョン形ＭＯＳ１３はゲート電極の真下の基板のごく表面
を、Ｐ形からＮ形に変えておくことにより、ゲート電極
に加わるゲート電圧ＶGが０Ｖになっても伝導電子が存
在し、ドレイン電流ＩDが流れる。
ＭＯＳトランジスタ１３では立上り電圧Ｖｏに対するし
きい電圧ＶｔをＶｔ＜０にしている。即ちディプレッシ
ョン形ＭＯＳ１３はゲート電極の真下の基板のごく表面
を、Ｐ形からＮ形に変えておくことにより、ゲート電極
に加わるゲート電圧ＶGが０Ｖになっても伝導電子が存
在し、ドレイン電流ＩDが流れる。
【００１７】前記スイッチング用ＭＯＳトランジスタ１
０のゲート電極とアース間にはＮチャンネルのシャット
ダウン用ＭＯＳトランジスタ１４のドレイン・ソース電
極が接続されている。前記スイッチング用ＭＯＳトラン
ジスタ１０とディプレッション形トランジスタ１３及び
シャットダウン用ＭＯＳトランジスタ１４は共にＮチャ
ンネルのＭＯＳＦＥＴで構成されている。
０のゲート電極とアース間にはＮチャンネルのシャット
ダウン用ＭＯＳトランジスタ１４のドレイン・ソース電
極が接続されている。前記スイッチング用ＭＯＳトラン
ジスタ１０とディプレッション形トランジスタ１３及び
シャットダウン用ＭＯＳトランジスタ１４は共にＮチャ
ンネルのＭＯＳＦＥＴで構成されている。
【００１８】尚、前記スイッチング用ＭＯＳトランジス
タ１０とシャットダウン用ＭＯＳトランジスタ１４はエ
ンハンスメント形ＭＯＳトランジスタで構成されしてい
る。また前記スイッチング用ＭＯＳトランジスタ１０と
シャットダウン用ＭＯＳトランジスタ１４はＮチャンネ
ルのＭＯＳＦＥＴで構成したが、ＰチャンネルのＭＯＳ
ＦＥＴで構成してもよい。
タ１０とシャットダウン用ＭＯＳトランジスタ１４はエ
ンハンスメント形ＭＯＳトランジスタで構成されしてい
る。また前記スイッチング用ＭＯＳトランジスタ１０と
シャットダウン用ＭＯＳトランジスタ１４はＮチャンネ
ルのＭＯＳＦＥＴで構成したが、ＰチャンネルのＭＯＳ
ＦＥＴで構成してもよい。
【００１９】過熱保護回路１５は前記負荷回路が何等か
の原因により異常に過熱されると、シャットダウン信号
を発生する。前記発生されたシャットダウン信号はオア
回路１７を介してディプレッションＭＯＳトランジスタ
１３のゲート電極に加えられると共に、インバータ１６
を介してシャットダウン用ＭＯＳトランジスタ１４のゲ
ート電極に加えられる。
の原因により異常に過熱されると、シャットダウン信号
を発生する。前記発生されたシャットダウン信号はオア
回路１７を介してディプレッションＭＯＳトランジスタ
１３のゲート電極に加えられると共に、インバータ１６
を介してシャットダウン用ＭＯＳトランジスタ１４のゲ
ート電極に加えられる。
【００２０】同様に過電流保護回路１８は前記負荷回路
が何等かの原因により過電流が流れると、シャットダウ
ン信号を発生する。前記発生されたシャットダウン信号
はオア回路１７を介してディプレッションＭＯＳトラン
ジスタ１３のゲート電極に加えられると共に、インバー
タ１６を介してシャットダウン用ＭＯＳトランジスタ１
４のゲート電極に加えられる。
が何等かの原因により過電流が流れると、シャットダウ
ン信号を発生する。前記発生されたシャットダウン信号
はオア回路１７を介してディプレッションＭＯＳトラン
ジスタ１３のゲート電極に加えられると共に、インバー
タ１６を介してシャットダウン用ＭＯＳトランジスタ１
４のゲート電極に加えられる。
【００２１】本発明のスイッチング用ＭＯＳトランジス
タの保護回路は上述の回路構成をなしている。スイッチ
ング入力信号が入力端子１２に加えられると、ディプレ
ッション形トランジスタ１３のドレイン・ソース電極路
を介してスイッチング用ＭＯＳトランジスタ１０のゲー
ト電極に加わり、該スイッチング用ＭＯＳトランジスタ
１０をＯＮし、負荷回路に動作電流を供給する。
タの保護回路は上述の回路構成をなしている。スイッチ
ング入力信号が入力端子１２に加えられると、ディプレ
ッション形トランジスタ１３のドレイン・ソース電極路
を介してスイッチング用ＭＯＳトランジスタ１０のゲー
ト電極に加わり、該スイッチング用ＭＯＳトランジスタ
１０をＯＮし、負荷回路に動作電流を供給する。
【００２２】前記ディプレッション形トランジスタ１３
はゲート電圧が０ボルトでもＯＦＦ動作とならず高抵抗
を呈するので、前記スイッチング用ＭＯＳトランジスタ
１０のゲ−ト電極にディプレッション形トランジスタ１
３のドレイン・ソース電極路を介してスイッチング入力
電流が加える。
はゲート電圧が０ボルトでもＯＦＦ動作とならず高抵抗
を呈するので、前記スイッチング用ＭＯＳトランジスタ
１０のゲ−ト電極にディプレッション形トランジスタ１
３のドレイン・ソース電極路を介してスイッチング入力
電流が加える。
【００２３】図３はディプレッション形ＭＯＳトランジ
スタ１３の素子サイズとスイッチング入力信号及びスイ
ッチタイムを示す特性図で、ディプレッション形ＭＯＳ
トランジスタ１３の素子サイズ（チャンネル巾）又はゲ
ート電圧が０Ｖの時の初期リーク電流の設定が大きくな
るにつれてスイッチング入力信号が大きくなり、またス
イッチタイムが小さくなることを示している。従ってス
イッチング入力信号の大きさとスイッチタイムを勘案し
てチップサイズを決めている。
スタ１３の素子サイズとスイッチング入力信号及びスイ
ッチタイムを示す特性図で、ディプレッション形ＭＯＳ
トランジスタ１３の素子サイズ（チャンネル巾）又はゲ
ート電圧が０Ｖの時の初期リーク電流の設定が大きくな
るにつれてスイッチング入力信号が大きくなり、またス
イッチタイムが小さくなることを示している。従ってス
イッチング入力信号の大きさとスイッチタイムを勘案し
てチップサイズを決めている。
【００２４】何らかの原因で前記負荷回路が過熱状態又
は過電流状態になると、過熱保護回路１５又は過電流保
護回路１８からシャットダウン信号が発生する。前記シ
ャットダウン信号はインバータ１６を介してシャットダ
ウン用ＭＯＳトランジスタ１６のゲート電極に加わり、
該シャットダウン用ＭＯＳトランジスタ１６をオンさせ
る。一方ディプレッション形ＭＯＳトランジスタ１３の
ゲート電極にはドレイン・ソース電極路を高抵抗にする
ゲート電圧が加わる。
は過電流状態になると、過熱保護回路１５又は過電流保
護回路１８からシャットダウン信号が発生する。前記シ
ャットダウン信号はインバータ１６を介してシャットダ
ウン用ＭＯＳトランジスタ１６のゲート電極に加わり、
該シャットダウン用ＭＯＳトランジスタ１６をオンさせ
る。一方ディプレッション形ＭＯＳトランジスタ１３の
ゲート電極にはドレイン・ソース電極路を高抵抗にする
ゲート電圧が加わる。
【００２５】すると今まで入力端子１２からスイッチン
グ用ＭＯＳトランジスタ１０に供給されていたスイッチ
ング入力電流がディプレッション形ＭＯＳトランジスタ
１３で減少され、且つ前記シャットダウン用ＭＯＳトラ
ンジスタ１４を介してアースされるので、前記スイッチ
ング用ＭＯＳトランジスタ１０はオフして熱破壊される
のを防止する。
グ用ＭＯＳトランジスタ１０に供給されていたスイッチ
ング入力電流がディプレッション形ＭＯＳトランジスタ
１３で減少され、且つ前記シャットダウン用ＭＯＳトラ
ンジスタ１４を介してアースされるので、前記スイッチ
ング用ＭＯＳトランジスタ１０はオフして熱破壊される
のを防止する。
【００２６】
【発明の効果】本発明のスイッチング用ＭＯＳトランジ
スタの保護回路はスイッチングＭＯＳトランジスタのゲ
ート電極にディプレッション形ＭＯＳトランジスタのド
レイン・ソース電極路を直列に接続したので、高速スイ
ッチング動作を可能にした。
スタの保護回路はスイッチングＭＯＳトランジスタのゲ
ート電極にディプレッション形ＭＯＳトランジスタのド
レイン・ソース電極路を直列に接続したので、高速スイ
ッチング動作を可能にした。
【００２７】又、ディプレッション形ＭＯＳトランジス
タを用いたので、ＭＯＳトランジスタをＯＮさせるた
め、チャージポンプしてゲートラインのＭＯＳトランジ
スタを動作させる必要がなくなり、コンデンサ等を削減
できペレットサイズを小さく出来る。
タを用いたので、ＭＯＳトランジスタをＯＮさせるた
め、チャージポンプしてゲートラインのＭＯＳトランジ
スタを動作させる必要がなくなり、コンデンサ等を削減
できペレットサイズを小さく出来る。
【００２８】さらに前記スイッチング用ＭＯＳトランジ
スタ及びシャットダウン用ＭＯＳトランジスタを共にＮ
チャンネル又はＰチャンネルのＭＯＳトランジスタで形
成したので、安価なプロセスを製造することが可能にさ
れた。
スタ及びシャットダウン用ＭＯＳトランジスタを共にＮ
チャンネル又はＰチャンネルのＭＯＳトランジスタで形
成したので、安価なプロセスを製造することが可能にさ
れた。
【図１】本発明のスイッチング用ＭＯＳトランジスタの
保護回路の回路図である。
保護回路の回路図である。
【図２】本発明のスイッチング用ＭＯＳトランジスタの
保護回路に用いたディプレッション形ＭＯＳトランジス
タのゲート電圧とドレイン電流の関係を示す特性図であ
る。
保護回路に用いたディプレッション形ＭＯＳトランジス
タのゲート電圧とドレイン電流の関係を示す特性図であ
る。
【図３】本発明のスイッチング用ＭＯＳトランジスタの
保護回路のスイッチング特性を示す特性図である。
保護回路のスイッチング特性を示す特性図である。
【図４】従来のスイッチング用ＭＯＳトランジスタの保
護回路の回路図である。
護回路の回路図である。
【図５】従来のスイッチング用ＭＯＳトランジスタの保
護回路の抵抗とスイッチタイムとの関係を示す特性図で
ある。
護回路の抵抗とスイッチタイムとの関係を示す特性図で
ある。
１０ スイッチング用ＭＯＳトランジスタ １２ 入力端子 １１ 出力端子 １３ ディプレッション形ＭＯＳトランジスタ １４ シャットダウン用ＭＯＳトランジスタ １５ 過熱保護回路 １８ 過電流保護回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 BH07 BH16 BH20 EZ20 5F048 AB06 AC02 CC09 CC15 CC18
Claims (5)
- 【請求項１】 スイッチング用ＭＯＳトランジスタのゲ
ート電極にディプレッション形ＭＯＳトランジスタのド
レイン・ソース電極路を直列に接続したことを特徴とす
るスイッチング用ＭＯＳトランジスタの保護回路。 - 【請求項２】 スイチング用ＭＯＳトランジスタのゲー
ト電極にディプレッション形ＭＯＳトランジスタのドレ
イン・ソース電極路を直列に接続し、前記スイッチング
用ＭＯＳトランジスタのゲート電極とアース間にシャッ
トダウン用ＭＯＳトランジスタのドレイン・ソース電極
路を接続し、過熱保護回路からの過熱検出電圧もしくは
過電流保護回路からの過電流検出電圧で前記シャットダ
ウン用ＭＯＳトランジスタをＯＮし、前記ディプレッシ
ョン形ＭＯＳトランジスタを高抵抗状態とし、スイッチ
ング用ＭＯＳトランジスタをＯＦＦさせることを特徴と
するスイッチング用ＭＯＳトランジスタの保護回路。 - 【請求項３】 前記スイッチング用ＭＯＳトランジスタ
及びシャットダウン用ＭＯＳトランジスタを共にＮチャ
ンネルのＭＯＳトランジスタで形成したことを特徴とす
る請求項２記載のスィッチング用ＭＯＳトランジスタの
保護回路。 - 【請求項４】 前記スイッチング用ＭＯＳトランジスタ
及びシャットダウン用ＭＯＳトランジスタを共にＰチャ
ンネルのＭＯＳトランジスタで形成したことを特徴とす
る請求項２記載のスィッチング用ＭＯＳトランジスタの
保護回路。 - 【請求項５】 前記スイッチング用ＭＯＳトランジスタ
及びシャットダウン用ＭＯＳトランジスタをエンハンス
メント形ＭＯＳトランジスタで形成したことを特徴とす
る請求項２記載のスイッチング用ＭＯＳトランジスタの
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095263A JP2002299569A (ja) | 2001-03-29 | 2001-03-29 | スイッチング用ｍｏｓトランジスタの保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095263A JP2002299569A (ja) | 2001-03-29 | 2001-03-29 | スイッチング用ｍｏｓトランジスタの保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299569A true JP2002299569A (ja) | 2002-10-11 |
Family
ID=18949335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095263A Pending JP2002299569A (ja) | 2001-03-29 | 2001-03-29 | スイッチング用ｍｏｓトランジスタの保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034645A1 (ja) | 2002-10-11 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | Ｗｌａｎ相互接続における識別情報の保護方法 |
| JP2014107662A (ja) * | 2012-11-27 | 2014-06-09 | Denso Corp | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5181579A (ja) * | 1975-01-16 | 1976-07-16 | Hitachi Ltd | |
| JPS5188158A (ja) * | 1975-01-31 | 1976-08-02 | ||
| JPH0548021A (ja) * | 1991-08-09 | 1993-02-26 | Sumitomo Metal Ind Ltd | 半導体保護回路 |
| JPH06244414A (ja) * | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JPH08213619A (ja) * | 1994-10-19 | 1996-08-20 | Siliconix Inc | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 |
| JPH09139633A (ja) * | 1995-09-11 | 1997-05-27 | Hitachi Ltd | 制御回路内蔵絶縁ゲート型半導体装置 |
| JPH09186247A (ja) * | 1995-11-28 | 1997-07-15 | Lg Semicon Co Ltd | 静電放電及びラッチアップ防止回路 |
-
2001
- 2001-03-29 JP JP2001095263A patent/JP2002299569A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5181579A (ja) * | 1975-01-16 | 1976-07-16 | Hitachi Ltd | |
| JPS5188158A (ja) * | 1975-01-31 | 1976-08-02 | ||
| JPH0548021A (ja) * | 1991-08-09 | 1993-02-26 | Sumitomo Metal Ind Ltd | 半導体保護回路 |
| JPH06244414A (ja) * | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| JPH08213619A (ja) * | 1994-10-19 | 1996-08-20 | Siliconix Inc | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 |
| JPH09139633A (ja) * | 1995-09-11 | 1997-05-27 | Hitachi Ltd | 制御回路内蔵絶縁ゲート型半導体装置 |
| JPH09186247A (ja) * | 1995-11-28 | 1997-07-15 | Lg Semicon Co Ltd | 静電放電及びラッチアップ防止回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034645A1 (ja) | 2002-10-11 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | Ｗｌａｎ相互接続における識別情報の保護方法 |
| JP2014107662A (ja) * | 2012-11-27 | 2014-06-09 | Denso Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836148B2 (en) | Versatile high voltage outputs using low voltage transistors | |
| US20060202737A1 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
| JP3135859B2 (ja) | 基板バイアス回路 | |
| KR960038970A (ko) | 고측부 스위치용 전하 펌프 회로 | |
| WO2005074110A1 (ja) | スイッチング電源と半導体集積回路 | |
| JPH08102539A (ja) | パワーｍｏｓｆｅｔ | |
| JP2874583B2 (ja) | 半導体装置の入力保護回路 | |
| US6586975B2 (en) | Semiconductor device | |
| WO2018070308A1 (ja) | 電力素子の駆動回路 | |
| GB2384632A (en) | A power MOSFET with integrated short-circuit protection | |
| US6404275B1 (en) | Modified current mirror circuit for BiCMOS application | |
| JPH06177733A (ja) | パワーｍｏｓｆｅｔの駆動回路 | |
| EP1325557A1 (en) | Bootstrapped dual-gate class e amplifier circuit | |
| US20080180511A1 (en) | Thermal head driving circuit | |
| US7733133B2 (en) | Power switch circuit having variable resistor coupled between input terminal and output transistor and changing its resistance based on state of output transistor | |
| JP3636848B2 (ja) | Ｃｍｏｓヒステリシス回路 | |
| US20020101223A1 (en) | Power-on reset circuit | |
| JP3389471B2 (ja) | 電界効果により制御される半導体デバイス用駆動回路装置 | |
| JPH09116415A (ja) | 出力回路 | |
| JP2002299569A (ja) | スイッチング用ｍｏｓトランジスタの保護回路 | |
| JP2001238348A (ja) | 誘導負荷用電源装置の保護回路 | |
| US7265603B2 (en) | MOSFET gate driver with a negative gate bias voltage | |
| JPH11225054A (ja) | 容量性負荷駆動回路 | |
| JP2003198277A (ja) | Ｍｏｓトランジスタ出力回路 | |
| CN211859577U (zh) | 一种可自调整的过流保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |