JPH01109755A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH01109755A JPH01109755A JP26779187A JP26779187A JPH01109755A JP H01109755 A JPH01109755 A JP H01109755A JP 26779187 A JP26779187 A JP 26779187A JP 26779187 A JP26779187 A JP 26779187A JP H01109755 A JPH01109755 A JP H01109755A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- strip
- tip
- semiconductor element
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000037431 insertion Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 238000005520 cutting process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リードフレーム、特に数Ｗ以上の損失を有す
るパワートランジスタのパッケージに関し、さらにテー
ピング仕様の包装形態を採用し自動実装に供することを
可能にしたリードフレーム形状に関する。
るパワートランジスタのパッケージに関し、さらにテー
ピング仕様の包装形態を採用し自動実装に供することを
可能にしたリードフレーム形状に関する。
従来、この種のパワートランジスタのパッケージは、第
３図に示すようにリードフレームのタイバ一部７がリー
ド突出部９に接近して連結されていた。
３図に示すようにリードフレームのタイバ一部７がリー
ド突出部９に接近して連結されていた。
上述した従来のリードフレームにおいて、タイバー７の
位置がリード突出部９に接近して形成されていたことに
より、切断後もタイバ一部７がリード突出部９に連結し
て残るため実装時の高さが制限されることになり、自立
実装高さをさらに低くすることの最近の市場要求に対し
て、限界であるという欠点がある。
位置がリード突出部９に接近して形成されていたことに
より、切断後もタイバ一部７がリード突出部９に連結し
て残るため実装時の高さが制限されることになり、自立
実装高さをさらに低くすることの最近の市場要求に対し
て、限界であるという欠点がある。
第４図（ａ）は第３図に示した従来技術によるリードフ
レームを使用した場合における基板実装交 時の高さを表わしている。すなわちＪｌは、半装置を搭
載する基板１１の高さを示す。
レームを使用した場合における基板実装交 時の高さを表わしている。すなわちＪｌは、半装置を搭
載する基板１１の高さを示す。
本発明によれば、半導体素子を搭載する半導体素子搭載
部と、半導体素子搭載部に連なる第１の細条と、半導体
素子搭載部に対して第１の細条と同じ側に第１の細条と
平行に設けられ、半導体素子と電気的に接続される第２
の細条と、第１の細条及び第２の細条と共通に接続され
る共通接続棒とをそれぞれ有する複数のリードフレーム
構成単位と、複数のリードフレーム構成単位間にそれぞ
れ設けられ複数のリードフレーム構成単位を一方向に連
ねる複数の連接部とを有し、少なくとも半導体素子、半
導体素子搭載部の半導体素子が搭載される領域、第１の
細条の半導・体素子搭載部側の一端部、第２の細条の半
導体素子と接続される半導体素子搭載部側の一端部とが
樹脂により封止され、第１の細条及び第２の細条実装基
板に設けられた複数の孔にそれぞれ挿入されるリードフ
レームにおいて、共通接続棒はリードフレーム構成単位
の両側に設けられた連接部に連なり、第１の細条及び第
２の細条の樹脂により封止される部分の端部と共通接続
棒との間の部分は実装基板の孔に挿入可能な幅となって
いるリードフレームが得られる。
部と、半導体素子搭載部に連なる第１の細条と、半導体
素子搭載部に対して第１の細条と同じ側に第１の細条と
平行に設けられ、半導体素子と電気的に接続される第２
の細条と、第１の細条及び第２の細条と共通に接続され
る共通接続棒とをそれぞれ有する複数のリードフレーム
構成単位と、複数のリードフレーム構成単位間にそれぞ
れ設けられ複数のリードフレーム構成単位を一方向に連
ねる複数の連接部とを有し、少なくとも半導体素子、半
導体素子搭載部の半導体素子が搭載される領域、第１の
細条の半導・体素子搭載部側の一端部、第２の細条の半
導体素子と接続される半導体素子搭載部側の一端部とが
樹脂により封止され、第１の細条及び第２の細条実装基
板に設けられた複数の孔にそれぞれ挿入されるリードフ
レームにおいて、共通接続棒はリードフレーム構成単位
の両側に設けられた連接部に連なり、第１の細条及び第
２の細条の樹脂により封止される部分の端部と共通接続
棒との間の部分は実装基板の孔に挿入可能な幅となって
いるリードフレームが得られる。
次に、本発明について図面を参照して説明する。
第１図（ａ）は、本発明の第一の実施例の平面図である
。本考案実施例ではＴＯ２２０のリードフレームを実施
例に用いたリード先端部１、リード先端連結部２、マウ
ント部３、上部連結部４とで構成される。リード先端部
１は樹脂部６から外部に突出させ、リード全長の３分の
２の箇所でリード先端連結部２に連結させ、かつリード
先端部１の幅は一様に形成されている。尚、リード連結
部２は切断工程を通過することにより、リード先端部１
と同一の幅を持つリードが形成される。
。本考案実施例ではＴＯ２２０のリードフレームを実施
例に用いたリード先端部１、リード先端連結部２、マウ
ント部３、上部連結部４とで構成される。リード先端部
１は樹脂部６から外部に突出させ、リード全長の３分の
２の箇所でリード先端連結部２に連結させ、かつリード
先端部１の幅は一様に形成されている。尚、リード連結
部２は切断工程を通過することにより、リード先端部１
と同一の幅を持つリードが形成される。
第１図（ｂ）は本実施例のリードフレームを用いて製造
された半導体装置の平面図である。この半導体装置を用
いて基板１１に実装した際の平面図を第４図（ｂ）に示
す。すなわち、実装時高さとしρ て、従来技術の実装時高さよりも距離キ、を低くするこ
とが実現出来る。
された半導体装置の平面図である。この半導体装置を用
いて基板１１に実装した際の平面図を第４図（ｂ）に示
す。すなわち、実装時高さとしρ て、従来技術の実装時高さよりも距離キ、を低くするこ
とが実現出来る。
尚、自動実装機による実装の際には、基板１１麦
へのリード挿入前に基、板厚ネ、及びソルダー付は用リ
ード長ｉ４を残してリード先端部を切断したすることで
十分である。
ード長ｉ４を残してリード先端部を切断したすることで
十分である。
第２図は本発明の第２の実施例として用いたリードフレ
ームの平面図である。タイバ一部７がリード先端連結部
２に接近して形成されている。
ームの平面図である。タイバ一部７がリード先端連結部
２に接近して形成されている。
又、切抜き部８を設けて切断の際に容易に切断可能とし
ている。
ている。
以上説明したように本発明は、リードフレームのタイバ
一部７をリード突出部９に連結することなしにリード突
出部と対向するリード先端連結部との距離を中間位置、
又は、それよりリード先端連結部側に接近させるか、又
は、タイバ一部を削除しリード先端部を樹脂部から同一
寸法で突出させてリード先端連結部に連結することによ
り基板実装時の自立高さが、リード突出部分の距離だけ
低くすることができるとの効果を有する。
一部７をリード突出部９に連結することなしにリード突
出部と対向するリード先端連結部との距離を中間位置、
又は、それよりリード先端連結部側に接近させるか、又
は、タイバ一部を削除しリード先端部を樹脂部から同一
寸法で突出させてリード先端連結部に連結することによ
り基板実装時の自立高さが、リード突出部分の距離だけ
低くすることができるとの効果を有する。
第１図（ａ）は本発明の第１の実施例に採用したリード
フレームの平面図、第１図（ｂ）は本発明の第１の実施
例のリードフレームを用いた半導体装置の概観図、第２
図は本発明の第２の実施例のリードフレームの平面図、
第３図は従来技術のリードフレームの平面図、第４図（
ａ）は、従来技術の実装状態の概観図、第４図（ｂ）は
本発明の実施例によるリードフレームを用いた半導体装
置の実装状態の概観図である。 １・・・・・・リード先端部、２・・・・・・リード先
端連結部、３・・・・・・マウント部、４・・・・・・
上部連結部、５・・・・・・ネジ穴、６・・・・・・樹
脂部、７・・・・・・タイバ一部、８・・・・・・切抜
き穴、９・・・・・・リード突出部、１０・・・・・・
ツルダン、１１・・・・・・基板。 代理人 弁理士 内 原 晋
フレームの平面図、第１図（ｂ）は本発明の第１の実施
例のリードフレームを用いた半導体装置の概観図、第２
図は本発明の第２の実施例のリードフレームの平面図、
第３図は従来技術のリードフレームの平面図、第４図（
ａ）は、従来技術の実装状態の概観図、第４図（ｂ）は
本発明の実施例によるリードフレームを用いた半導体装
置の実装状態の概観図である。 １・・・・・・リード先端部、２・・・・・・リード先
端連結部、３・・・・・・マウント部、４・・・・・・
上部連結部、５・・・・・・ネジ穴、６・・・・・・樹
脂部、７・・・・・・タイバ一部、８・・・・・・切抜
き穴、９・・・・・・リード突出部、１０・・・・・・
ツルダン、１１・・・・・・基板。 代理人 弁理士 内 原 晋
Claims (1)
- 半導体素子を搭載する半導体素子搭載部と、該半導体
素子搭載部に連なる第１の細条と、前記半導体素子搭載
部に対して前記第１の細条と同じ側に前記第１の細条と
平行に設けられ前記半導体素子と電気的に接続される第
２の細条と、前記第１の細条及び前記第２の細条と共通
に接続される共通接続棒とをそれぞれ有する複数のリー
ドフレーム構成単位と、該複数のリードフレーム構成単
位間にそれぞれ設けられ該複数のリードフレーム構成単
位を一方向に連ねる複数の連接部とを有し、少なくとも
前記半導体素子、前記半導体素子搭載部の前記半導体素
子が搭載される領域、前記第１の細条の前記半導体素子
搭載部側の一端部、前記第２の細条の前記半導体素子と
接続される前記半導体素子搭載部側の一端部とが樹脂に
より封止され、前記第１の細条及び前記第２の細条が実
装用基板に設けられた複数の孔にそれぞれ挿入されるリ
ードフレームにおいて、前記共通接続棒は前記リードフ
レーム構成単位の両側に設けられた前記連接部に連なり
、前記第１の細条及び前記第２の細条の前記樹脂により
封止される部分の端部と前記共通接続棒との間の部分は
、前記実装基板の前記孔に挿入可能な幅となっているこ
とを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26779187A JPH01109755A (ja) | 1987-10-22 | 1987-10-22 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26779187A JPH01109755A (ja) | 1987-10-22 | 1987-10-22 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109755A true JPH01109755A (ja) | 1989-04-26 |
Family
ID=17449644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26779187A Pending JPH01109755A (ja) | 1987-10-22 | 1987-10-22 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109755A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022069A (ja) * | 1993-02-22 | 2010-01-28 | Renesas Technology Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947748A (ja) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | 半導体装置用リ−ドフレ−ム |
-
1987
- 1987-10-22 JP JP26779187A patent/JPH01109755A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947748A (ja) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | 半導体装置用リ−ドフレ−ム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022069A (ja) * | 1993-02-22 | 2010-01-28 | Renesas Technology Corp | 半導体装置 |
| JP4605613B2 (ja) * | 1993-02-22 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5750422A (en) | Method for making integrated circuit packaging with reinforced leads | |
| US3431092A (en) | Lead frame members for semiconductor devices | |
| US5641987A (en) | Heat spreader suitable for use in semiconductor packages having different pad sizes | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JPH03212962A (ja) | 半導体装置用部品 | |
| JPH01109755A (ja) | リードフレーム | |
| JPH09121015A (ja) | 半導体装置 | |
| US6703695B2 (en) | Semiconductor device and method for producing the same | |
| JPH04255260A (ja) | リードフレーム及び半導体装置の製造方法 | |
| KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
| JPS60107848A (ja) | 半導体装置およびこれに用いられるリ−ドフレ−ム | |
| JPS62142338A (ja) | 半導体装置用パツケ−ジ | |
| JPH0462865A (ja) | 半導体装置及びその製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JPS61101062A (ja) | 半導体装置の製造方法 | |
| KR0184108B1 (ko) | 집적회로패키지 제조용 윈도우테이핑 방법 및 윈도우테이프 | |
| JPH0432774Y2 (ja) | ||
| JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
| JPH03245475A (ja) | 面付型混成集積回路の製造方法 | |
| JPH11145356A (ja) | 半導体装置及びその製造方法 | |
| JPH0714960A (ja) | 半導体装置用リードフレーム | |
| JP2001035987A (ja) | 半導体装置およびその製造方法 | |
| JPS61150255A (ja) | 半導体装置とその製造方法 | |
| JPH05299475A (ja) | 半導体装置およびその製造方法 | |
| JPH06181270A (ja) | 半導体装置 |