JPS61101062A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61101062A
JPS61101062A JP22218184A JP22218184A JPS61101062A JP S61101062 A JPS61101062 A JP S61101062A JP 22218184 A JP22218184 A JP 22218184A JP 22218184 A JP22218184 A JP 22218184A JP S61101062 A JPS61101062 A JP S61101062A
Authority
JP
Japan
Prior art keywords
leads
lead
pitch
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22218184A
Other languages
English (en)
Other versions
JPH0471340B2 (ja
Inventor
Shinya Funayama
舩山 伸也
Akira Suzuki
明 鈴木
Hajime Murakami
元 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP22218184A priority Critical patent/JPS61101062A/ja
Publication of JPS61101062A publication Critical patent/JPS61101062A/ja
Publication of JPH0471340B2 publication Critical patent/JPH0471340B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、!子部品の製造技術に関し、特に樹脂封止さ
れてなる半導体装置の製造に利用して有効な技術に関す
る。
〔背景技術〕
半導体の外形寸法について定めである規格として、Me
chanical 5tandardization 
of semiconductordevicees 
(規定元: INTERNATIONAL ELECT
RO−TECHNICAL C0MMl5SION、 
1976年発行)がある。
その規格の中に、リード間ピッチが規定されている。
そこで本発明者は、規定に沿って製造されたリードフレ
ームを用い半導体装置の製造を行なったところ以下に示
すような問題があることを見い出した。
すなわち、第12図に示されるように、半導体装置1の
パッケージ2から突出するり一部3のタイバー連結部4
(図中斜線で示されている部分)に、切れ込み5が生じ
、外観不良を生じるという問題である。
また、第13図に示されるように、基板16に設けられ
たソケット7に対して半導体装置1のリード3がうまく
合わず、基板に実装しにくい、あるいは実装できない(
以下実装不良とする)等ということも見い出された。
本発明者が上述した問題について種々検討したところ、
以下に示すようなことを明らかにした。
素子(ペレット)を載置し、そのベレットの端子とリー
ドを結線I7たリードフレームの、封止すべき部分(以
下主要部とする)を、樹脂(以下レジンとする)により
封止(以下モールドとする)する。その後、レジン及び
リードフレームが、常温まで冷やされていく過程におい
て、レジンの収縮に伴なって、リードがパッケージ中心
方向に変形される。すると、リード間ピッチが縮んだ状
態になり、規格値通りに製造されたリードフレームの、
切断すべき部分を切断するように設定された切断型を用
いて切断すると、第12図に示されるリード3のタイバ
ー連結部4に切れ込み5を生じてしまうということが明
らかにされた。
上述したリード間ピッチの縮みについて以下に詳細に説
明する。
レジンの熱収縮率とリードフレームの熱収縮率を比較す
ると、レジンの熱収縮率は、リードフレームの熱収縮率
の数倍程度になっている。それゆえ、モールド後、レジ
ンとリードフレームが常温まで冷える際、レジンの収縮
量がリードフレームの収縮量よりも数倍程度大きく、レ
ジンは、レジン中に介在するリードをパッケージ中心方
向へ変形させようとしながら収縮する。そして、レジン
の絶対的な収縮量は、パッケージ長手方向が大きいので
、パッケージ側面からパッケージ長手方向に対して直交
する方向に突出するリードは、パッケージ長手方向に、
大きく変形される。すると、リード間ピッチが縮んだ状
態となる。
また、第12図ないし第13図において、パッケージ2
の長手方向中心から、大きく離れた位置にあるリード3
はど、そのタイバー連結部4への切込み5が大きくなっ
ているが、これは、レジン収縮がパッケージ2中心方向
−1行なわれるため、パッケージ2中心から大きく離れ
た位置にあるリード3は、レジンの累積された収縮量に
よって、パッケージ2中心付近のリード3に比べ大きく
変形され、タイバー連結部4の切込5が大きくなるもの
tある。
それゆえ、各リード間ピッチの縮み自体は小さいものの
、その縮みが累積される部分、つまりパッケージ中心か
ら大きく離れた位置にあるリードはど、規定の位置より
も大きくずれてしまう。
そして、上述したようにリード間ピッチが縮んだ場合に
は、タイバー連結部の、パッケージ長手方向中心側(内
側)のみに切れ込みが生ずるという特徴がある。
しかしながら、切断時の精度によっては、リード間ピッ
チが縮んだものであっても、常にタイバー連結部の、パ
ッケージ長手方向中心側のみに切れ込みが生ずるとは、
かぎらない。
ところで、本発明者による種々の実験から、リードの本
数が40本程度のものから、前述した問題が顕著圧あら
れれるということもあきらかにされ、つまり、パッケー
ジ寸法が大きくなる程、問題も大きくなることがわかっ
た。
また、第3図に示されるように、リード間ピッチが縮ん
だ半導体装置1を、基板6に設けられたソケット7に挿
入しようとしても、ソケット7は、規格で規定されてい
るリード間ピッチeのとおりの間隔で配置されているた
め、規格値よりもリード間ピッチが縮んだリードを有す
るものは、ソケット7に挿入しにくくなったり、実装不
良となってしまう。この場合にも、パッケージ寸法が大
きくなる程実装不良が多くなる。
ここで、リードフレーム切断の際の、リードへの切込み
を低減させるため、切断型の切断刃を、予めリードの変
形を考慮して設けることが考えられるが、リードのタイ
バー連結部への切込みは低減できるものの、実装不良の
低減をも計り得ることは困難である。
また、本発明者は、パッケージ側面から四方にリードが
突出するIC(以下FPタイプICとする)についても
、モールド後のレジン収縮によってリード間ピッチが縮
み、以下に示すような問題があることを見い出した。
すなわち、実装時に、実装すべく基板に実装しにくい、
あるいは実装できない等ということである。これは、F
PタイプICのリードに対応し、FPタイプICを載置
するために基板に設けられた配線パターンと、モールド
後のレジン収縮によってリード間ピッチが縮んだFPタ
イプICのリードとがうまく合わないためである。
そこで本発明者は、規格に適う半導体装置を得ることが
、リードのタイバー連結部への切込みや、実装不良を低
減できるものと考え、種々検討を行なった結果本発明に
いたった。
〔発明の目的〕
本発明の目的は、規格に適った半導体装置を得ることに
ある。
本発明の他の目的は、リードのタイバー連結部に切込み
が生ずることのない、半導体製造技術を提供することに
ある。
本発明の他の目的は、実装不良を低減でき得る半導体製
造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面からあきらかになるであろ
う。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、規格値のとおりのリード間ピッチに、レジン
の収縮圧よるリード間ピッチの縮み分をプラスしたリー
ドフレームを作成し、そのリードフレームを用いて半導
体装置を製造することにより、レジンの収縮によってリ
ード間ピッチが縮んでも、予めプラスして設けられた縮
み分が縮むことになるため、規格に適った半導体装置が
得られるものである。
〔実施例1〕 本発明者は、前述した問題が生じた半導体装置の、トー
タル的なリードの縮みを各リードについて測定し、その
縮み量を予めリード間ピッチにプラスしておき、そのリ
ードフレームを用いて半導体装置を製造しようと考えた
そこで、リードフレームの、リード間ピンチを、規格値
である2、54&C対して、2.545にすることを考
えたが、リードフレームの製造における加工精度上、リ
ード間ピッチを2.545にすることは難しいことを知
り、第1図に示されるようなリードフレームを考えた。
第1図は、本発明の一実施例であるリードフレームの一
部を示す平面図である。
第2図は、第1図におけるリードフレームのA部拡大図
である。
第3図は、モールド機構を示す概略断面図である。
第4図は、モールド後のリードフレームを示す平面図で
ある。
第5図は、切断型を示す概略断面図である。
第6図は、リード連結部切断後の半導体装置を示す平面
図である。
第7図および第8図は、本発明の一実施例によって得ら
れた半導体装置のリードの、タイバー連結部を示す拡大
図である。
第9図は、本発明の一実施例によって得られた半導体装
置を、実装した状態を示す側面図である。
第1図において、8はリードフレームを示す。
9は、互いに平行する外枠フレームである。10は、タ
ブであり、前記外枠フレーム9の間に、外枠フレーム9
の長手方向に対して複数個等間隔に配置され、素子(以
下ペレットとする)を載置するためのものである。11
は、タフ吊りリードであり、前記外枠フレーム9に連結
され、前記タブ10を支持し得るものである。12は、
リードであり、複数本配置され、一端は、前記タブ10
に近接し、他端は前記外枠フレーム9長手方向とほぼ平
行する。前記リード12の他端は、規格によって定めら
れているリード間ピッチ寸法2.54+w(el)と、
その寸法よりも大きなリード間ピッチ寸法2.55m 
(ex )を交互にとったかたちで配置されている。1
3は、第1のタイバーであり、モールド時に、不所望な
部分へのレジン流出を防ぎ、後述するパッケージの形状
を所望通りに得るためのものである。14は、タイバー
連結部である。15は、第2のタイバーであり前記リー
ド12の、前記タブ10に近接する一端とは異なる他端
に連結され、前記リード12の前記他端を保護し得るも
のである。
第2図は、第1図におけるリードフレーム8のA部拡大
で、リード12が、e、またはetのリード間ピッチを
もって交互に配置されていることがわかる。
第3図において、16は、モールド型を示す。
17は、上型であり、後述する下型とで、モールド型1
6を構成する。上型17には、半導体装置のパッケージ
の下半分を形成するための凹部18が複数個設けられて
いる。上型17は、図示しない機構により上下動でき得
るようになっている。
上型17の中央付近には、後述するタブレットを挿入す
るための円形の開口19が設けられている。
20は、下型であり、前記上型17とで、そ−ルド型1
6を構成する。下型20には、半導体装置のパッケージ
の下半分を形成するための凹部21が、前記上型17の
四部18に対応して設けられている。下型20は、タブ
に、ペレット22を接着された後、前記ペレット22の
端子(図示せず)と、リードとを導電性ワイヤ23で結
線したリードフレーム8を複数連載置でき得るようにな
っている。
なお、前記上型17と前記下型2oとが合わされ、凹部
18と凹部21によって形成された空間を、キャビティ
24とする。
25は、ランナーであり、後述するレジンを、前記キャ
ビティ24内に導入するためのものである。26は、タ
ブレットであり、レジンを錠剤状に成形したものである
。27は、プランジャーであり、前記タブレット26を
、前記上型17の開口19を介して、前記モールド型1
6内に加圧挿入するためのものである。
第4図において28は、パッケージである。
第5図において、29は、切断型を示す。3゜は、切断
型の上型であり、リードフレーム8の、切断すべき部分
、すなわち、外枠フレーム、第1のタイバー13、第2
のタイバー15 (以下総称してリード連結部とする)
を切断するための切断刃31が、上型30内を上下動自
在に設けられている。32は、パッケージ28の上半分
圧対応して設けられた四部であり、パッケージ28め上
半分を収納でき得るようになっている。33は、切断型
の下型であり、前記上型30の切断刃31に対応した複
数の開口34が設けられている。35は、パッケージ2
8の下半分に対応して設けられた四部であり、パッケー
ジ28の下半分を収納でき得るようになっている。
なお、切断刃31は、規格値のとおりのリードフレーム
を切断するようになっている。
第6図において、36は、半導体装置を示す。
37は、タイバー連結部を示す。
第9図において、38は基板である。39は、ソケット
であり、規格通りのピッチで、基板38に設けられてい
る。     □ 以下、本発明の一実施例である半導体装置の製造波術に
ついて説明する。
第1図に示される、リードフレーム8は、リード間ピッ
チとして、規格値である2、54wx (et)と、規
格値よりも大きい2.55■(e2)とを交互にとって
いる。
これは、個々のリード間でみると、レジン収縮によるリ
ード間ピッチの縮みは小さく、その縮みをほとんど無視
でき得るほどであるが、個々のリード間ピッチの縮みが
累積されることによる影響が大きく、それゆえ前述した
リードフレームの、縮みを見込んだリード間ピッチのプ
ラス分のトータルが、個々のリード間ピッチの縮み量の
トータルと近似していれば、リード間ピッチが縮んでも
規格に適った半導体装置が得られ、本発明の目的を達成
でき得るという考え圧基づくものである。
先ス、リードフレーム8の、タブ10にAu −St共
晶合金法や、Agペースト等を用い、ペレット(図示せ
ず)が接着される。次いで、前記ペレットの端子と、リ
ードフレーム8のリード12が、Au線等の導電性ワイ
ヤ(図示せず)により結線され、ペレットとり−ド12
との導通がとられる。その後第3図に示されるように、
予め百数十度程度に加熱されたモールド型160下型2
0所定位置に、リードフレーム8が、複数連載置される
。このとき、リードフレーム8の外枠フレーム9に設け
られた位置決め用穴(図示せず)が前記下型20に設け
られた位置決め用ピン(図示せず)に合わされ、前記リ
ードフレーム8は、前記下型20所定位置に載置される
。上型17が、下型20に合わされると、百度程度に予
熱されたタブレット26が、プランジャ27により、上
型17の開口19内に挿入される。すると、タブレット
26が加熱溶融し、レジンがランナー25を通って、キ
ャビティ24内に注入され、レジンが硬化する。
予め、リードフレームのリード間ピッチに縮み代をプラ
スしてあり、その縮み代のトータルと、レジン収縮に伴
なうリード間ピッチの実際の縮みのトータルが近似して
いることにより、レジン硬化によってレジンが収縮して
も、リード間ピッチの縮みが累積されることを低減して
、リード間ピッチが規格に適ったものが得られる。
モールド後のリードフレーム(第4図に示す)は、第5
・図に示される切断型29によって、リード連結部を切
断される。リードフレーム8は、その外枠フレーム、第
1のタイバー、第2のタイバーが、下型33の開口34
にそれぞれ対応され、下型33に載置される。上型30
が下動し、リードフレーム8のリード12を、下型33
との間におさえ、その後切断刃41が下動し、リードフ
レーム8のリード連結部、つまり、外枠フレーム、第1
のタイバー、第2のタイバーが切断される。
すると、リード間ピッチは、規格に適うようになってい
るので、規格のとおりのリードフレームのリード連結部
を切断するように設定された切断型の切断により、第6
図に示される半導体装置36が得られる。つまり、タイ
バー連結部37に切れ込みが生ずることを低減された半
導体装置36が得られる。
タイバー連結部を拡大したものが、第7図、第8図に示
されているが、前述したリード連結部を切断する際、切
断型29の切断刃31の精度、あるいは、下型33への
リードフレーム8載置の際の精度が、高ければ、第7図
にその一部を示すように、タイバー連結部37の巾が、
すべてのり一部12にわたって、それぞれのリード中中
心に対して左右にほぼ均一となる。
しかしながら、前記下型33へのリードフレーム8載置
の際の精度が低い場合、第8図に、その一部を示すよう
に、タイバー連結部37の巾としては、リード巾中心に
対して左右いずれか一方が大きくなり、これは、パッケ
ージ同一面から突出するリードについて、すべて一定方
向が大きくなる。
つまり、リード間ピッチに、縮みが考慮されているリー
ドフレームを用いて半導体装置を製造した場合、すべて
のリードのタイバー連結部の巾が、リード巾中心に対し
て左右にほぼ均一であるか、パッケージ同一面から突出
するリードのタイバー連結部の巾が、リード巾中心に対
してすべて左右いずれか一定方向に大きくなるという特
徴がある。
なお、リードの本数が少ないもの、例支ば14本、16
本等の場合にも、上述したタイバー連結部と同様なタイ
バー連結部を有するが、これは、リード間ピッチの縮み
の累積が、40本程度のリードの船のより少ないためで
、リード間ピッチはそれほど大きく変わらないからであ
る。
第9図は、規格値のとおりのピッチ(2,54II11
1)で配置されたソケットに、本発明の一実施例によっ
て得られた半導体装置を実装した状態を示しているが、
半導体装置36は、規格に適ったリード間ピッチを有す
るのでソケット39への半導体装置の実装性は、良好で
ある。
なお、リード連結部切断の際のリードフレームの位置ず
れかない限り、リード連結部への切込みは、低減される
ので、外観不良の低減につながる。
本実施例では、そのリード間ピッチを、規格値のもの(
2,54ffiII+、以下e、とする)と、規格値よ
りも太きいもの(2,55sII*以下e、とする)を
交互に配置したかたちになっているが、リードフレーム
製造の精度が向上すれば、全てのリード間ピッチを2.
5455mとしてもよい。
また、パッケージ中心付近のリードのリード間ピッチを
、elとし、パッケージ中心から離れた位置にあるもの
のリード間ピッチを、e、とすることもできる。
リード間ピッチを、e、とe、の組合せに限らず、2.
56+smのものも組合わせる等、種々考えられる。
つまり、モールド後のリード間ピッチの縮み量のトータ
ルと、各リードの縮み代のトータルが近似するような、
リードフレームであれば、規格に適った半導体装置を得
ることができる。
しかしながら、ごく少数のリードのリード間ピッチだけ
を大きくするよりも、できるだけ多(のり−ドのリード
間ピッチに、その縮み代のトータルを分散させたかたち
にしたほうが、より規格に適った、寸法精度の良好な半
導体装置を得ることができる。
また、リードフレームの製造精度が向上すれば、パッケ
ージ中心から離れるリード間はど、そのピッチを徐々に
大きくすることもでき、さらに寸法精度の良好な半導体
装置を得ることができる。
さらに、本実施例では、リード数が40本であるものに
、本発明を適用したが、リード本数が多く、パッケージ
寸法が大きいもの程、リード間ピッチの縮みが累積され
る量が大きいので、パッケージ寸法が大きいものに本発
明を適用すれば、その効果は顕著にあられれる。
〔実施例2〕 第10図は、本発明の他の実施例として、半導体装置の
一種であるFPタイプIC製造に用いられるリードフレ
ームを示す平面図である。
第11図は、FPタイプICを、基板に実装した状態を
示す平面図である。
第10図において40は、リードフレームを示す。41
は、互いに平行する外枠フレームである。
(なお、外枠フレーム40長手方向をX方向とし、長手
方向と直交する方向なY方向とする)42は、タブであ
り、前記外枠フレーム41の間に、外枠フレーム41の
長手方向に対して複数個等間隔に配置され、ペレットを
載置し得るものである。
43は、タブ吊りリードであり、後述する第1のタイバ
ーに接続され、前記タブ42を支持し得るものである。
44は、リードであり、一端は前記タブ42に近接し、
外枠は、X方向、Y方向に伸びる。ここで、X方向にそ
の長手方向があるリードをX方向リードとし、Y方向に
その長手方向があるリードをY方向リードとすると、X
方向リード44の、前記タブ42と近接する一端とは異
なる他端は、後述する第2のタイバーに連結されている
。そして、Y方向リード44の、前記タブ42と近接す
る一端とは異なる他端は、前記外枠フレーム41に連結
される。Y方向リード44は、そのリード間ピッチを、
タブ吊り43と第1のタイバー44が連結される部分か
ら一番離れた位置にあるリード間ピッチなez  (1
,01m)とし、他の部分はe、(1,00■)のリー
ド間ピッチとしている。これは、パッケージのX方向寸
法がそれ程大きくないので、X方向へのレジンの絶対的
な収縮量が小さいと考えたためである。一方X方向リー
ド44は、第2のタイバ−46長手方向中心から離れた
位置にあるリード間ピッチを、e。
とel とが交互になるようにしている。つまり、実施
例1と同様に、レジン収縮によるリード間ピッチの縮み
量のトータルと、リード間ピッチの縮みを見込んで設け
られたリード間ピッチのプラス分のトータルが合うよう
になっている。45は、第1のタイバーであり、前記タ
ブ42をとり囲むようにして、前記リード44を連結し
ている。この第1のタイバーは、モールド時に、不所望
な部分ヘレジンが流出するのを防ぐ役目をもつ。46は
、第2のタイバーであり、前記外枠フレーム41に連結
され、前記X方向リード44の、前記タブ42に近接す
る一端とは異なる他端を保護し得るものである。
第11図において47は、FPタイプICを示す。48
は、パッケージを示す。49は、基板であり、FPタイ
プIC47のリード44に対応した、配線パターン50
が設けられ、FPタイプIC47を載置し得るようにな
っている。
以下に、その製造技術を説明するが、製造工程等につい
ては実施例1に類似するものであり、実施例1と同様な
部分については、その説明を簡略化する。
リードフレーム40のタブ42に、Au−8i共晶合金
法等によりペレット(図示せず)が接着される。次いで
、前記ペレットの端子と、リードフレーム40のリード
44が、Au 線等のワイヤにより結線され(図示せず
)、ペレットとリードとの導通がとられる。その後、第
5図に示されるモールド機構と同様に構成されたモール
ド機構により、モールドすべき部分がモールドされる。
この際、リードフレームのリード間ピッチに縮み代をプ
ラスしてあり、その縮み代のトータルと、レジン収縮に
よるリード間ピッチの実際の縮みのトータルが近似して
いるので、レジン硬化によってレジンが収縮しても、リ
ード間ピッチが規格に適ったものが得られる。その後、
汚−ルビ後のリードフレームは、第7図に示される切断
型と同様に構成された切断型によって、切断すべき部分
が切断される。すると、前記切断の精度が高い場合には
実施例1と同様に、リードの、タイバー連結部(第1の
タイバーを連結していた部分)の巾が、すべてのリード
にわたって、左右にほぼ均一となり、前記切断の精度が
低い場合には、タイバー連結部の巾としては、リード巾
中心に対して左右いずれか一方が大きくなり、これはパ
ッケージ同一面から突出するリードについて、すべて一
定方向が大きくなる。
また、FPタイプICの場合リード間ピッチが1+a+
程度であるため、レジン収縮に伴なうリード間ピッチの
縮みを考慮したことによる影響は大きいといえる。
なお、リード間ピッチの縮み代のとり方については、実
施例1と同様に、種々考えられる。
〔効果〕
(1)  レジン収縮によるリード間ピッチの縮み代を
含んだリードフレームを用いて、半導体装置を製造する
ことにより、モールド後のレジン収縮によってリード間
ピッチが縮んでも、予め設けられていた、縮み代が縮む
ことになるため、規格に適った半導体装置が得られると
いう効果が得られる。
(2)規格により定められているリード間ピッチと、規
格よりも大きい値のリード間ピッチを交互に配置したリ
ードフレームを用いることにより5、リードフレームの
製造精度向上を要求することなく、規格に適った半導体
装置を得ることができるという効果が得られる。、  
    。
(3)モールド後のレジン収縮によっても、リード間ピ
ッチは、規格寸法に適ったものが得られ今こと罠より、
リード連結部切断による、リードのタイバー連結部への
切込みを低減できるという効果が得られる。
(4)リードのタイバー連結部への切込みが低減できる
ことにより、タイバー連結部に切込みが生じたものに比
べ、その部分の機械的強度が増すという効果が得られる
(5)リードのタイバー連結部への切込みが低減できる
ことにより、外観不良が低減できるという効果が得られ
る。
(6)モールド楓のレジン収縮によっても、リード間ピ
ッチは、規格寸法に適ったものが得られるので、実装性
が向上するという効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまで□もない。
〔利用分野〕
以上の説明では、主として本発明者によってなされた発
明を、その背景となった利用分野である半導体装置の製
造技術に適用した場合について説明したが、それに限定
されるものでなく、樹脂により封止されてなる電子部品
の製造技術に適用できる。 ”
【図面の簡単な説明】
第1図は、本発明の一実施例であるリードフレームの一
部を示す平面図、 航゛2図は、第1図におけるA部拡大図、第3図はモー
ルド機構を示す概略断面図、第4図は、モールド後のリ
ードフレームを示す平面図、 第5図は、切断型を示す概略断面図、 第6図は、リード連結部切断後の半導体装置を示す平面
図、 第7図及び第8図は、本発明の一実施例によって得られ
た半導体装置のリードの、タイツ(一連結部を示す拡大
図、 第9図は、本発明の一実施例によって得られた半導体装
置を実装した状態を示す側面図、第10図は、FPタイ
プIC製造に用いられるリードフレームを示す平面図、 第11図は、FPタイプICを基板に実装した状態を示
す平面図、 第12図は、本発明者によって見い出された問題点を説
明するための、半導体装置の平面図、第13図は、本発
明者によって見い出された問題点を説明するための、半
導体装置、およびソケットを示す側面図である。 1.36・・・半導体装置、2,28・・・パッケージ
、3.12.44・・・リード、4,14.37・・・
タイバニ連結部、5・・・切込み、6,38.49・・
・基i、7.39・・・ソケット、8,40・・・l)
−ドフレー゛ム、9.41・・・外枠フレーム、10.
42・・・タブ、11.43・・・タブ吊りリード、1
3.45・・・第1のタイバー、15 、’46・・・
第2のタイバー、16・・・モールド型、17.30・
・・上i、18,2’l。 32.35・・・凹部、19.34・・・開口、20 
、33・・・下型、22・・・ぺσット、23・・・導
電性ワイヤ、2′4・・・キャビティ、25・・・ラン
ナー、26・・・タブレット、27・・・プランジャー
、29・・・切断型、31・・・切断刃、47・・・F
PタイプIC150・・・配線パターン。

Claims (1)

  1. 【特許請求の範囲】 1、2本の外枠フレームと、前記外枠フレームの間に、
    前記外枠フレーム長手方向に離間して複数個配置される
    タブと、一端が前記タブに近接し、他端が前記外枠フレ
    ーム長手方向ないし、外枠フレーム長手方向と直交する
    方向に延びる複数本のリードとからなるリードフレーム
    であって、リード間ピッチが公称規格値よりも大きいこ
    とを特徴とするリードフレーム。 2、リード間ピッチとしては、公称規格値のものと、公
    称規格値よりも大きいものとを交互にとっていることを
    特徴とする特許請求の範囲第1項記載のリードフレーム
    。 3、素子を載置するためのタブと、前記素子とその外部
    との導通をとるための複数のリードを連結したリードフ
    レームの、前記タブに素子を載置し、前記素子と前記リ
    ードとを導電性ワイヤで結線した後、その主要部を樹脂
    により封止し、次いで個個の製品に切断する半導体装置
    の製造方法であって、前記リードフレームのリード間ピ
    ッチが公称規格値よりも大きくなっているリードフレー
    ムを用い、そのリードフレームのタブに素子を載置し、
    前記素子とリードとを導電性ワイヤで結線した後、その
    主要部を樹脂により封止し、個々の製品に切断すること
    を特徴とする半導体装置の製造方法。 4、リードフレームとしては、そのリード間ピッチを、
    公称規格値のものと公称規格値よりも大きいものとを交
    互にとっているものを用いることを特徴とする特許請求
    の範囲第3項記載の半導体装置の製造方法。 5、樹脂により封止され、そのリードが40本以上であ
    る半導体装置であって、タイバー連結部の巾が、リード
    巾中心に対して左右均一ないしは、パッケージ同一面か
    ら突出するリードすべてが左右いずれか一定方向に大き
    くなっていることを特徴とする半導体装置。
JP22218184A 1984-10-24 1984-10-24 半導体装置の製造方法 Granted JPS61101062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22218184A JPS61101062A (ja) 1984-10-24 1984-10-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22218184A JPS61101062A (ja) 1984-10-24 1984-10-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61101062A true JPS61101062A (ja) 1986-05-19
JPH0471340B2 JPH0471340B2 (ja) 1992-11-13

Family

ID=16778426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22218184A Granted JPS61101062A (ja) 1984-10-24 1984-10-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61101062A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625652U (ja) * 1985-06-26 1987-01-14

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756532U (ja) * 1980-09-22 1982-04-02

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756532U (ja) * 1980-09-22 1982-04-02

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625652U (ja) * 1985-06-26 1987-01-14

Also Published As

Publication number Publication date
JPH0471340B2 (ja) 1992-11-13

Similar Documents

Publication Publication Date Title
US4987475A (en) Alignment of leads for ceramic integrated circuit packages
US5637914A (en) Lead frame and semiconductor device encapsulated by resin
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
JP2003282809A (ja) 半導体装置およびその製造方法
US20230068748A1 (en) Leaded semiconductor device package
EP0086724A2 (en) Integrated circuit lead frame with improved power dissipation
US6891254B2 (en) Semiconductor device with protrusions
JP2001196532A (ja) 半導体装置
JPS61101062A (ja) 半導体装置の製造方法
JPH0254665B2 (ja)
JP2003282810A (ja) 半導体装置及びその製造方法
CN218101253U (zh) 用于半导体器件的预模制引线框架和半导体器件
CA1292326C (en) Alignment of leads for ceramic integrated circuit packages
JPS6194349A (ja) 樹脂封止形半導体装置の製造方法及びその製造方法に使用するリ−ドフレ−ム
JPH0242751A (ja) 樹脂封止形半導体装置の製造方法
JP2708342B2 (ja) リードフレーム
JPH0563937B2 (ja)
KR0152577B1 (ko) 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법
KR19980073905A (ko) 합성수지 댐바가 구비된 리드 프레임 및 그 제조방법
JP2000114447A (ja) 半導体装置製造用のリードフレーム、およびこれにより製造された半導体装置
JPH01315147A (ja) 樹脂封止形半導体装置の製造方法
CN115206922A (zh) 带外露系杆的电子器件
JPH10144821A (ja) 樹脂パッケージ型半導体装置およびその製造方法