JP2001196532A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001196532A
JP2001196532A JP2000003296A JP2000003296A JP2001196532A JP 2001196532 A JP2001196532 A JP 2001196532A JP 2000003296 A JP2000003296 A JP 2000003296A JP 2000003296 A JP2000003296 A JP 2000003296A JP 2001196532 A JP2001196532 A JP 2001196532A
Authority
JP
Japan
Prior art keywords
mold resin
frame portion
integrated circuit
power chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000003296A
Other languages
English (en)
Other versions
JP4007741B2 (ja
Inventor
Hisashi Kawato
寿 川藤
Mitsugi Tajiri
貢 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP2000003296A priority Critical patent/JP4007741B2/ja
Publication of JP2001196532A publication Critical patent/JP2001196532A/ja
Application granted granted Critical
Publication of JP4007741B2 publication Critical patent/JP4007741B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【課題】 モールド工程の削減が図られ、かつ、モール
ド樹脂の充填性が高い半導体装置を提供する。 【解決手段】 パワーチップ用リードフレーム２ａは、
パワーチップ側リード端子２ｂとはリード段差部２ｅを
介して集積回路チップ用リードフレーム２ｃと略平行に
配置され、パワーチップ用リードフレーム２ａの裏面
が、集積回路チップ６が搭載された集積回路チップ用リ
ードフレーム２ｃの裏面よりもモールド樹脂１２の外面
に接近している。パワーチップ用リードフレーム２ａの
表面側のモールド樹脂１２の表面には、テーパ状の穴１
１が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、モールド樹脂の充填性が改善され、かつ、モール
ド工程の削減が図られる半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来の半導体装置の一例として、たとえ
ば、エアコン、洗濯機などのインバータ用のスイッチン
グ素子として用いられる電力半導体装置について説明す
る。電力半導体装置では、大電流をスイッチングするた
めの絶縁ゲート形バイポーラトランジスタ（Insulated
Gate Bipolar Transistor 、以下「ＩＧＢＴ」と記
す。）やフライホイールダイオード（Fly Wheel Diode
、以下「ＦＷＤ」と記す。）といったパワーチップ
と、そのパワーチップを制御するための低電圧集積回路
（Low Voltage Integrated Circuit、以下「ＬＶＩＣ」
と記す。）や高電圧集積回路（High Voltage Integrate
d Circuit 、以下「ＨＶＩＣ」と記す。）といった集積
回路チップが搭載されている。
【０００３】電力半導体装置は、これらパワーチップお
よび集積回路チップを、リードフレーム上にダイボンド
して、所定のワイヤボンドおよび樹脂モールド工程等を
経ることによって形成される。そこで、このような電力
半導体装置の従来の製造方法について図を用いて説明す
る。
【０００４】図１２および図１３を参照して、リードフ
レーム１０２上にパワーチップ１０４および集積回路チ
ップ１０６をそれぞれダイボンドにより搭載する。次
に、ワイヤボンディングによってパワーチップ１０４と
リードフレーム１０２内の所定の内部リードとをアルミ
ニウム線１１０により電気的に接続する。同様に、集積
回路チップ１０６と所定の内部リードとを金線１０８に
より電気的に接続する。なお、アルミニウム線１１０を
適用するのは、パワーチップ１０４では大電流を扱うか
らである。
【０００５】次に図１４および図１５を参照して、パワ
ーチップ１０４および集積回路チップ１０６が搭載され
たリードフレーム１０２の面の側を覆うように、１次モ
ールド樹脂１１２を形成する。このとき、パワーチップ
１０４および集積回路チップ１０６が搭載されている面
と反対側のリードフレーム１０２の面は露出した状態に
ある。
【０００６】次に図１６および図１７を参照して、リー
ド端子のうち、不要なリード端子となるリード部分１０
２ｈ（斜線部分）をカットして除去する。次に図１８お
よび図１９を参照して、１次モールド樹脂１１２および
リードフレーム１０２を覆うように、さらに２次モール
ド樹脂１１４を形成する。また、このとき特にパワーチ
ップ１０４で発生する熱を放出するためのヒートシンク
１１６を配設する。
【０００７】その後、リードフレーム１０２のタイバー
１０２ｇをカットして、２次モールド樹脂１１４より突
出している各リード端子を曲げることにより、図２０
（ａ）、（ｂ）および（ｃ）に示す電力半導体装置が完
成する。同図に示されるように、２次モールド樹脂１１
４の一方側には集積回路チップと接続されている集積回
路チップ側リード端子１０２ｄが配設され、他方側には
パワーチップと接続されているパワーチップ側リード端
子１０２ｂが配設されている。
【０００８】また、各集積回路チップ側リード端子１０
２ｄおよびパワーチップ側リード端子１０２ｂは、電力
半導体装置がプリント基板などに装着された状態で、ヒ
ートシンク１１６により熱が効率的に放熱されるよう
に、ヒートシンク１１６が配設されている側と反対の側
に曲げられている。従来の電力半導体装置は以上のよう
に製造される。
【０００９】
【発明が解決しようとする課題】近年、製造コストの削
減の観点から、プロセスのスリム化が図られており、上
記の電力半導体装置においても、１次および２次モール
ド樹脂による２回のモールド工程を１回のモールド工程
で対応できるよう開発が進められている。
【００１０】電力半導体装置では、特に、パワーチップ
１０４にて発生する熱を効率的に放熱させるために、図
１９に示すように、パワーチップ１０４が搭載されたリ
ードフレーム１０２の面（以下単に「表面」と記す）と
は反対側の面（以下単に「裏面」と記す）に位置するモ
ールド樹脂の厚さを、ヒートシンク１１６とリードフレ
ーム１０２との絶縁性が損なわれない程度に極力薄くす
る必要がある。
【００１１】このため、１回のモールド工程では、リー
ドフレーム１０２の表面と裏面とにモールド樹脂を良好
に充填することが困難となり、特に、リードフレーム１
０２の裏面側に充填されるモールド樹脂にボイドが発生
することがあった。
【００１２】本発明は上記問題点を解決するためになさ
れたものであり、モールド工程の削減が図られ、かつ、
モールド樹脂の充填性が高い半導体装置を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明の１つの局面にお
ける半導体装置は、電力用チップおよびその電力用チッ
プを制御するための集積回路チップと、リードフレーム
部と、モールド樹脂とを備えている。リードフレーム部
は、電力用チップを搭載するための第１フレーム部、集
積回路チップを搭載するための第２フレーム部および第
１または第２フレーム部に接続されるリード端子を有し
ている。モールド樹脂は、リード端子を突出させて、電
力用チップおよび集積回路チップを含むリードフレーム
部を封止している。第１フレーム部は、リード端子とリ
ード段差部を介して第２フレーム部と略平行に配置され
ている。電力用チップが搭載された第１フレーム部の面
と反対側の面が、集積回路チップが搭載された第２フレ
ーム部の面と反対側の面よりもモールド樹脂の外面に接
近している。電力用チップが搭載された第１フレーム部
の面の側のモールド樹脂の表面には、テーパを有する穴
が形成されている。
【００１４】この構成によれば、電力用チップが搭載さ
れた第１フレーム部の面（表面）と反対側の面（裏面）
が、集積回路チップが搭載された第２フレーム部の面
（表面）と反対側の面（裏面）よりもモールド樹脂の外
面に接近していることによって、モールド樹脂を第１フ
レーム部のリード端子側から注入してリードフレーム部
をモールド樹脂によって封止する際に、リード段差部に
沿って、第１フレーム部の裏面側に積極的にモールド樹
脂が流し込まれる。これにより、第１フレーム部の裏面
側に比較的薄いモールド樹脂を、ボイドを発生させるこ
となく高い充填性でもって形成することができる。しか
も、第１フレーム部の裏面側に積極的にモールド樹脂が
流し込まれるため、１回のモールド工程によりリードフ
レーム部を封止することができ、工程削減を図ることが
可能となる。また、モールド樹脂の表面にテーパを有す
る穴が形成されていることで、モールド樹脂が収縮する
ことに伴って生じる反りの応力を緩和することができ、
特に放熱フィンをモールド樹脂に装着する際にモールド
樹脂が割れるのを抑制することができる。
【００１５】好ましくは、穴はモールド樹脂が充填され
る方向と交差する方向に複数形成され、モールド樹脂に
形成された穴と穴との間に、第１フレーム部と第２フレ
ーム部とを電気的に接続するワイヤが配設されている。
【００１６】この場合には、モールド樹脂を注入する際
に、穴に対応した金型の部分（スリーブおよび可動ピ
ン）と隣り合う穴に対応した金型の部分に位置するワイ
ヤとにより、第１フレーム部のリード端子側から注入さ
れるモールド樹脂のうち、第１フレーム部の表面側に注
入されるモールド樹脂の流れが妨げられる。これによ
り、第１フレーム部の表面側へのモールド樹脂の注入が
抑制されて、その分を第１フレーム部の裏面側へ注入す
ることができる。その結果、第１フレーム部の裏面側へ
のモールド樹脂の充填性をより高めることができる。
【００１７】また好ましくは、穴は電力用チップが搭載
された第１フレーム部の面の側のモールド樹脂にのみ形
成されている。
【００１８】モールド樹脂を注入する際に、モールド樹
脂がリード段差部にあたることで、第１フレーム部には
第１フレーム部の裏面から表面の方に向かう力が作用す
る。この力を受けて第１フレーム部は、金型の支持部材
（ピン）に確実に接触して、第１フレーム部が支持され
ることになる。これにより、第１フレーム部を両側から
ピンで挟むことなく、モールド樹脂を第１フレーム部の
表面側と裏面側とに充填することができるとともに、第
１フレーム部の裏面側には金型のピンがないことで、こ
の領域に流れ込むモールド樹脂の流動抵抗がより下がっ
て、第１フレーム部の裏面側におけるモールド樹脂の充
填性をさらに高めることができる。また、第１フレーム
部を支持する金型のピンとしては、第１フレーム部の表
面側のピンだけでよく、第１フレーム部の裏面側のピン
を省くことができるため、金型の構造を簡略化すること
ができるとともに、メンテナンス性を向上することがで
きる。
【００１９】
【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係る電力半導体装置について説
明する。まず、電力半導体装置の平面外観を図１に示
し、その１つの断面を図２に示し、他の断面を図３に示
す。また、モールド樹脂１２によって封止されているパ
ワーチップ４および集積回路チップ６を含むリードフレ
ーム２の側面構造を図４に示す。
【００２０】電力半導体装置では、従来の技術の項にお
いて説明したように、大電流をスイッチングするための
ＩＧＢＴやＦＷＤといったパワーチップと、そのパワー
チップを制御するためのＬＶＩＣやＨＶＩＣといった集
積回路チップが搭載されている。これらのパワーチップ
および集積回路チップはモールド樹脂によって封止され
ている。
【００２１】図２〜図４に示すように、パワーチップ４
はパワーチップ用リードフレーム２ａ上に搭載されてい
る。一方、集積回路チップ６は集積回路チップ用リード
フレーム２ｃ上に搭載されている。
【００２２】パワーチップ側リード端子２ｂとパワーチ
ップ４とはアルミニウム線１０のワイヤボンディングに
よって電気的に接続されている。一方、集積回路チップ
側リード端子２ｄと集積回路チップ６とは金線８のワイ
ヤボンディングによって電気的に接続されている。
【００２３】また、パワーチップ４と所定の中継リード
とをアルミニウム線１０のワイヤボンディングによって
電気的に接続するとともに、その中継リードと集積回路
チップ６とを金線８のワイヤボンディングによって電気
的に接続することによって、パワーチップ４と集積回路
チップ６とが電気的に接続されている。
【００２４】本電力半導体装置のパワーチップ用リード
フレーム２ａは、パワーチップ側リード端子２ｂとはリ
ード段差部２ｅを介して集積回路チップ用リードフレー
ム２ｃと略平行に配置され、パワーチップ４が搭載され
たパワーチップ用リードフレーム２ａの面（表面）と反
対側の面（裏面）が、集積回路チップ６が搭載された集
積回路チップ用リードフレーム２ｃの面（表面）と反対
側の面（裏面）よりもモールド樹脂１２の外面に接近し
ている。
【００２５】このため、図３に示すように、パワーチッ
プ用リードフレーム２ａの裏面側のモールド樹脂１２の
厚さが、集積回路チップ用リードフレーム２ｃの裏面側
のモールド樹脂１２の厚さよりも薄くなっている。これ
により、パワーチップ４で発生した熱はモールド樹脂１
２の外方へ効率よく放出される。
【００２６】上述した電力半導体装置では、後で説明す
るように、モールド工程においてパワーチップ側リード
端子２ｂ側からモールド樹脂を注入する際に、リード段
差部２ｅに沿って、パワーチップ用リードフレーム２ａ
の裏面側に積極的にモールド樹脂が流し込まれる。
【００２７】これによって、パワーチップ用リードフレ
ーム２ａの裏面側に比較的薄いモールド樹脂を、ボイド
を発生させることなく高い充填性でもって形成すること
ができる。しかも、パワーチップ用リードフレーム２ａ
の裏面側に積極的にモールド樹脂が流し込まれるため、
１回のモールド工程によって上述したモールド樹脂１２
を形成でき、従来の製造工程と比較するとモールド工程
を１工程分削減することができる。
【００２８】また、集積回路チップ用リードフレーム２
ｃの裏面側のモールド樹脂の厚さが、パワーチップ用リ
ードフレーム２ａの裏面側のモールド樹脂よりも厚いこ
とによって、集積回路チップ６が電力半導体装置の外部
からのノイズの影響を受けにくくなる。
【００２９】さらに、電力半導体装置の放熱を効果的に
行なうために、図２または図３に示されるパワーチップ
用リードフレーム２ａの裏面側のモールド樹脂１２に、
たとえばアルミニウムなどからなる放熱フィン（図示せ
ず）が設けられる。この場合には、その放熱フィンを介
してノイズが電力半導体装置の集積回路チップ６に影響
を及ぼすおそれがある。
【００３０】そのような場合でも、集積回路チップ用リ
ードフレーム２ｃの裏面側のモールド樹脂の厚さが十分
に厚いことによって、集積回路チップ６がそのようなノ
イズの影響を受けることが抑制される。
【００３１】また、パワーチップ用リードフレーム２ａ
の表面側のモールド樹脂の方が裏面側のモールド樹脂の
厚さよりも厚いことによって、モールド樹脂を成型する
際にパワーチップ用リードフレーム２ａの表面側におけ
るモールド樹脂が裏面側におけるモールド樹脂よりも収
縮の程度が大きくなる。
【００３２】その結果、図５に示すように、パワーチッ
プ用リードフレーム２ａの裏面が接近しているモールド
樹脂１２の外面が凸になるようにモールド樹脂１２が反
ってしまう。
【００３３】一方、モールド樹脂１２のこの外面のほぼ
全面には、上述したように、放熱フィンが装着される。
この放熱フィンにも、機械加工のばらつきに伴う反りが
ある。そして、モールド樹脂の反りの向きと反対側の向
きに反っている放熱フィンがモールド樹脂１２の取付け
穴１３に装着される場合には、パワーチップ用リードフ
レーム２ａの表面側におけるモールド樹脂１２に過度の
応力が作用する結果、モールド樹脂１２にクラックが生
じることがある。
【００３４】このとき、図５に示すように、モールド樹
脂１２の穴１１としてテーパ状の穴が形成されているこ
とで、その応力が緩和されてモールド樹脂１２にクラッ
クが生じるのを抑制することができる。なお、後述する
ように、この穴１１はモールド樹脂１２を成型する際
に、リードフレームを固定するピンを覆うスリーブに対
応する穴である。
【００３５】次に、上述した電力半導体装置の製造方法
について説明する。まず、たとえば図４に示されるよう
に、パワーチップ用リードフレーム２ａ上にパワーチッ
プ４をダイボンドにより搭載し、集積回路チップ用リー
ドフレーム２ｃ上に集積回路チップ６をダイボンドによ
り搭載する。
【００３６】次に、アルミニウム線１０のワイヤボンデ
ィングによって、パワーチップ４と所定の内部リードと
を電気的に接続する。同様に、金線８のワイヤボンディ
ングにより集積回路チップ６と所定の内部リードとを電
気的に接続する。
【００３７】このダイボンド工程では、パワーチップ用
リードフレーム２ａは、リード段差部２ｅを介してパワ
ーチップ側リード端子となるリードにつながれ、集積回
路チップ用リードフレーム２ｃと略平行に配置されてい
る。また、各パワーチップ用リードフレーム２ａと集積
回路チップ用リードフレーム２ｃとはタイバー（図示せ
ず）などによって繋がれている。
【００３８】次に図６に示すように、金型となる上側キ
ャビティ２１と下側キャビティ２２とでパワーチップ側
リード端子２ｂとなるリードと、集積回路チップ側リー
ド端子２ｄとなるリードを挟み込む。上側キャビティ２
１のスリーブ２３に設けられた可動ピン２４と、下側キ
ャビティ２２のスリーブ２５に設けられた可動ピン２６
をそれぞれ可動させて、パワーチップ用リードフレーム
２ａを挟み込んでこれを固定する。
【００３９】パワーチップ側リード端子２ｂの側から樹
脂注入ゲート（図示せず）により金型内にモールド樹脂
を注入して、パワーチップ４および集積回路チップ６等
を封止する。その後、可動ピン２４、２６を元の位置に
戻す。このとき、モールド樹脂１２はまだ固まっていな
いので、各可動ピン２４、２６が各スリーブ２３、２５
内に戻ると、可動ピン２４、２６が位置していた部分に
はモールド樹脂が流れ込み、モールド樹脂１２には可動
ピンの跡は残らない。
【００４０】次に、図７に示すように、モールド樹脂１
２が固まった段階で上側キャビティ２１と下側キャビテ
ィ２２とを取外す。このときには、モールド樹脂が固ま
っているため、モールド樹脂１２の表面にはスリーブ２
３に対応する穴１１とスリーブ２５に対応する穴１２が
残る。
【００４１】その後、タイバーなどをカットし、パワー
チップ側リード端子および集積回路チップ側リード端子
となるリード端子を曲げることによって、図１に示す電
力半導体装置が完成する。
【００４２】上述した製造方法では、図６に示すよう
に、樹脂注入ゲートから注入されるモールド樹脂がリー
ド段差部２ｅによって、矢印３０に示すように、パワー
チップ用リードフレーム２ａの裏面側のモールド樹脂の
厚さが比較的薄く形成されるべき部分へ積極的に流し込
まれる。これにより、パワーチップ用リードフレーム２
ａの裏面側のモールド樹脂の充填性が向上し、モールド
樹脂１２内にボイドが発生するのを抑制することができ
る。
【００４３】このようにして、１回のモールド工程によ
り所定のモールド樹脂１２を形成することができて、従
来の製造工程と比較するとモールド工程を１工程分削減
でき、生産コストの低減を図ることが可能となる。
【００４４】また、特にスリーブ２３の形状に対応する
穴１１として、テーパ状の穴１１がモールド樹脂１２の
表面に残ることになる。これにより、上述したように、
放熱フィンがモールド樹脂１２に装着される場合に、パ
ワーチップ用リードフレーム２ａの表面側におけるモー
ルド樹脂１２に作用する応力が緩和されて、モールド樹
脂１２にクラックが生じるのを抑制することができる。
【００４５】実施の形態２ 本発明の実施の形態２に係る電力半導体装置について説
明する。本電力半導体装置では、図８および図９に示す
ように、モールド樹脂１２の表面にはモールド樹脂が充
填される方向と略直交する方向に沿って複数の穴１１が
形成されている。パワーチップ用リードフレーム２ａと
集積回路チップ用フレーム２ｃとを電気的に接続するア
ルミニウム線１０がその穴１１と穴１１との間に配設さ
れている。
【００４６】これ以外の構成については実施の形態１に
おいて説明した電力半導体装置と同様なので、同一部材
には同一符号を付しその説明を省略する。この電力半導
体装置も、実施の形態１において説明した方法と同様の
方法により形成される。
【００４７】この電力半導体装置では、実施の形態１に
おいて説明した電力半導体装置によって得られる効果に
加えて、次のような効果を得ることができる。特に、図
６に示されるモールド樹脂を充填する工程では、アルミ
ニウム線１０が隣接するスリーブ２３の間に位置してい
ることで、樹脂注入ゲート（図示せず）からモールド樹
脂が注入される際に、アルミニウム線１０が抵抗となっ
て、パワーチップ用リードフレーム２ａの表面側へモー
ルド樹脂が流れ込むのを抑制することができる。
【００４８】これにより、パワーチップ用リードフレー
ム２ａの裏面側へ積極的にモールド樹脂を流し込むこと
ができて、パワーチップ用リードフレーム２ａの裏面側
のモールド樹脂の充填性をさらに高めることができる。
【００４９】また、アルミニウム配線１０をスリーブと
取付け穴１３との間に位置させることでも、同様の効果
を得ることができる。
【００５０】実施の形態３ 本発明の実施の形態３に係る電力半導体装置について説
明する。本電力半導体装置は、図１０に示すように、パ
ワーチップ用リードフレーム２ａの表面側のモールド樹
脂１２の表面に穴１１が形成され、パワーチップ用リー
ドフレーム２ａの裏面側のモールド樹脂１２の表面には
穴は形成されていない。これ以外の構成について、実施
の形態１において説明した電力半導体装置と同様なの
で、同一部材には同一符号を付しその説明を省略する。
【００５１】次に上述した電力半導体装置の製造方法に
ついて説明する。まず、実施の形態１において説明した
ように、ダイボンド工程において、パワーチップ用リー
ドフレーム２ａ上にパワーチップ４を、集積回路チップ
用リードフレーム２ｃ上に集積回路チップ６をそれぞれ
搭載する。そして、アルミニウム線１０のワイヤボンデ
ィングによって、パワーチップ４と所定の内部リードと
を電気的に接続する。同様に、金線８のワイヤボンディ
ングにより集積回路チップ６と所定の内部リードとを電
気的に接続する。
【００５２】次に図１１に示すように、金型となる上側
キャビティ２１と下側キャビティ２２とでパワーチップ
側リード端子２ｂとなるリードと、集積回路チップ側リ
ード端子２ｄとなるリードを挟み込む。可動ピン２４お
よびスリーブ２３は上側キャビティ２１にのみ設けら、
下側キャビティ２２には設けられていない。そのスリー
ブ２３に設けられた可動ピン２４を可動させて、パワー
チップ用リードフレーム２ａの表面に接触させる。
【００５３】パワーチップ側リード端子２ｂの側から樹
脂注入ゲート２７により金型内にモールド樹脂を注入し
て、パワーチップ４および集積回路チップ６等を封止す
る。その後、可動ピン２４を元の位置に戻す。
【００５４】次に、モールド樹脂１２が固まった段階で
上側キャビティ２１と下側キャビティ２２とを取外す。
このときにはモールド樹脂が固まっているため、モール
ド樹脂１２の表面にはスリーブ２３に対応する穴１１の
みが残る。
【００５５】その後、パワーチップ側リード端子および
集積回路チップ側リード端子となるリード端子を曲げる
ことによって、図１０に示す電力半導体装置が完成す
る。
【００５６】この電力半導体装置では、実施の形態１に
おいて説明した電力半導体装置によって得られる効果に
加えて、次のような効果を得ることができる。特に、図
１１に示されるモールド樹脂を充填する工程では、樹脂
注入ゲート２７から注入されるモールド樹脂がリード段
差部２ｅにあたることで、パワーチップ用リードフレー
ム２ａには、矢印３１の向きの力が作用する。これによ
り、パワーチップ用リードフレーム２ａが可動ピン２４
に押付けられることになる。
【００５７】このため、パワーチップ用リードフレーム
２ａを両側から可動ピンで挟むことなく、モールド樹脂
をパワーチップ用リードフレーム２ａの表面側と裏面側
とに充填することができる。
【００５８】そして、パワーチップ用リードフレーム２
ａの裏面側には可動ピンとスリーブがないことで、この
領域に流れ込むモールド樹脂の流動抵抗が、実施の形態
１の電力半導体装置の場合よりも下がって、パワーチッ
プ用リードフレーム２ａの裏面側におけるモールド樹脂
の充填性をさらに高めることができる。
【００５９】また、モールド工程において使用する１対
のキャビティ（金型）のうち、一方のキャビティにのみ
可動ピンを設け、他方のキャビティには可動ピンを設け
る必要がないため、金型の構造を簡略にすることができ
て、メンテナンスをより容易に行うことができる。
【００６０】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００６１】
【発明の効果】本発明の１つの局面における半導体装置
によれば、電力用チップが搭載された第１フレーム部の
面（表面）と反対側の面（裏面）が、集積回路チップが
搭載された第２フレーム部の面（表面）と反対側の面
（裏面）よりもモールド樹脂の外面に接近していること
によって、モールド樹脂を第１フレーム部のリード端子
側から注入してリードフレーム部をモールド樹脂によっ
て封止する際に、リード段差部に沿って、第１フレーム
部の裏面側に積極的にモールド樹脂が流し込まれる。こ
れにより、第１フレーム部の裏面側に比較的薄いモール
ド樹脂を、ボイドを発生させることなく高い充填性でも
って形成することができる。しかも、第１フレーム部の
裏面側に積極的にモールド樹脂が流し込まれるため、１
回のモールド工程によりリードフレーム部を封止するこ
とができ、工程削減を図ることが可能となる。また、モ
ールド樹脂の表面にテーパを有する穴が形成されている
ことで、モールド樹脂が収縮することに伴って生じる反
りの応力を緩和することができ、特に放熱フィンをモー
ルド樹脂に装着する際にモールド樹脂が割れるのを抑制
することができる。
【００６２】好ましくは、穴はモールド樹脂が充填され
る方向と交差する方向に複数形成され、モールド樹脂に
形成された穴と穴との間に、第１フレーム部と第２フレ
ーム部とを電気的に接続するワイヤが配設されているこ
とで、モールド樹脂を注入する際に、ワイヤによって第
１フレーム部の表面側に注入されるモールド樹脂の流れ
が妨げられ、第１フレーム部の表面側へのモールド樹脂
の注入が抑制されて、その分を第１フレーム部の裏面側
へ注入することができる。その結果、第１フレーム部の
裏面側へのモールド樹脂の充填性をより高めることがで
きる。
【００６３】また好ましくは、穴は電力用チップが搭載
された第１フレーム部の面の側のモールド樹脂にのみ形
成されていることで、モールド樹脂を注入する際に、第
１フレーム部には第１フレーム部の裏面から表面の方に
向かう力が作用する。この力を受けて第１フレーム部
は、金型の支持部材（ピン）に確実に接触して、第１フ
レーム部が支持されることになる。これにより、第１フ
レーム部を両側からピンで挟むことなく、モールド樹脂
を第１フレーム部の表面側と裏面側とに充填することが
できるとともに、第１フレーム部の裏面側には金型のピ
ンがないことで、この領域に流れ込むモールド樹脂の流
動抵抗がより下がって、第１フレーム部の裏面側におけ
るモールド樹脂の充填性をさらに高めることができる。
また、第１フレーム部を支持する金型のピンとしては、
第１フレーム部の表面側のピンだけでよく、第１フレー
ム部の裏面側のピンを省くことができるため、金型の構
造を簡略化することができるとともに、メンテナンス性
を向上することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る電力半導体装置
の平面外観図である。
【図２】 図１に示す電力半導体装置の断面線ＩＩ−Ｉ
Ｉにおける断面図である。
【図３】 図１に示す電力半導体装置の断面線ＩＩＩ−
ＩＩＩにおける断面図である。
【図４】 図１に示す電力半導体装置の構造の側面透視
図である。
【図５】 図１に示す電力半導体装置の反りを示す側面
図である。
【図６】 同実施の形態において、電力半導体装置の製
造方法の一工程を示す断面図である。
【図７】 同実施の形態において、図６に示す工程の後
に行われる工程を示す断面図である。
【図８】 本発明の実施の形態２に係る電力半導体装置
の断面図である。
【図９】 図８に示す電力半導体装置の内部構造を示す
平面透視図である。
【図１０】 本発明の実施の形態３に係る電力半導体装
置の断面図である。
【図１１】 同実施の形態において、電力半導体装置の
製造方法の一工程を示す断面図である。
【図１２】 従来の電力半導体装置の製造工程の一工程
を示す平面図である。
【図１３】 図１２に示す工程の側面図である。
【図１４】 図１２に示す工程の後に行なわれる工程を
示す平面図である。
【図１５】 図１４に示す工程における側面図である。
【図１６】 図１４に示す工程の後に行なわれる工程を
示す平面図である。
【図１７】 図１６に示す工程における側面図である。
【図１８】 図１６に示す工程の後に行なわれる工程を
示す平面図である。
【図１９】 図１８に示す工程における断面図である。
【図２０】 従来の電力半導体装置の外観を示す図であ
り、（ａ）は平面外観図を示し、（ｂ）は１つの側面外
観図であり、（ｃ）は他の側面外観図である。
【符号の説明】
１ モールド樹脂、２ａ パワーチップ用リードフレー
ム、２ｂ パワーチップ側リード端子、２ｃ 集積回路
チップ用リードフレーム、２ｄ 集積回路チップ側リー
ド端子、２ｅ リード段差部、４ パワーチップ、６
集積回路チップ、８ 金線、１０ アルミニウム線、１
１、１２ 穴、１３ 取付け穴、２１上側キャビティ、
２２ 下側キャビティ、２３、２５ スリーブ、２４、
２６可動ピン、２７ 樹脂ゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田尻 貢 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 Ｆターム(参考） 4M109 AA01 BA02 CA21 DA03 DA06 DA08 DB04 FA04 GA02 GA05 5F067 AA03 AA06 AB02 BA03 BC04 BD01 BD10 BE05 BE06 CA03 CA04 CA07 DE02 DF02 DF17 EA04

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電力用チップおよび該電力用チップを制
    御するための集積回路チップと、 前記電力用チップを搭載するための第１フレーム部、前
    記集積回路チップを搭載するための第２フレーム部およ
    び前記第１または第２フレーム部に接続されるリード端
    子を有するリードフレーム部と、 前記リード端子を突出させて、前記電力用チップおよび
    前記集積回路チップを含む前記リードフレーム部を封止
    するモールド樹脂と、を備え、 前記第１フレーム部は、前記リード端子とリード段差部
    を介して前記第２フレーム部と略平行に配置され、 前記電力用チップが搭載された前記第１フレーム部の面
    と反対側の面が、前記集積回路チップが搭載された前記
    第２フレーム部の面と反対側の面よりも前記モールド樹
    脂の外面に接近し、 前記電力用チップが搭載された前記第１フレーム部の面
    の側の前記モールド樹脂の表面には、テーパを有する穴
    が形成されている、半導体装置。
  2. 【請求項２】 前記穴は前記モールド樹脂が充填される
    方向と交差する方向に複数形成され、 前記モールド樹脂に形成された前記穴と前記穴との間
    に、前記第１フレーム部と前記第２フレーム部とを電気
    的に接続するワイヤが配設されている、請求項１記載の
    半導体装置。
  3. 【請求項３】 前記穴は、前記電力用チップが搭載され
    た前記第１フレーム部の面の側の前記モールド樹脂の表
    面にのみ形成されている、請求項１または２に記載の半
    導体装置。
JP2000003296A 2000-01-12 2000-01-12 半導体装置 Expired - Lifetime JP4007741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003296A JP4007741B2 (ja) 2000-01-12 2000-01-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003296A JP4007741B2 (ja) 2000-01-12 2000-01-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2001196532A true JP2001196532A (ja) 2001-07-19
JP4007741B2 JP4007741B2 (ja) 2007-11-14

Family

ID=18532267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003296A Expired - Lifetime JP4007741B2 (ja) 2000-01-12 2000-01-12 半導体装置

Country Status (1)

Country Link
JP (1) JP4007741B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361983B2 (en) 2002-07-26 2008-04-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor assembly module with a gap-controlling lead structure
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
JP2009283478A (ja) * 2008-05-19 2009-12-03 Mitsubishi Electric Corp 樹脂封止型半導体装置及びその製造方法
US7843700B2 (en) 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
JP2012151511A (ja) * 2012-05-15 2012-08-09 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2014123618A (ja) * 2012-12-20 2014-07-03 Mitsubishi Electric Corp 半導体モジュール、その製造方法およびその接続方法
US10043680B2 (en) 2014-05-14 2018-08-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2019075476A (ja) * 2017-10-17 2019-05-16 三菱電機株式会社 パワーモジュール
WO2022054560A1 (ja) * 2020-09-14 2022-03-17 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361983B2 (en) 2002-07-26 2008-04-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor assembly module with a gap-controlling lead structure
US7843700B2 (en) 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
US8179688B2 (en) 2004-04-14 2012-05-15 Denso Corporation Semiconductor device
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
JP2009283478A (ja) * 2008-05-19 2009-12-03 Mitsubishi Electric Corp 樹脂封止型半導体装置及びその製造方法
JP2012151511A (ja) * 2012-05-15 2012-08-09 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2014123618A (ja) * 2012-12-20 2014-07-03 Mitsubishi Electric Corp 半導体モジュール、その製造方法およびその接続方法
US10043680B2 (en) 2014-05-14 2018-08-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2019075476A (ja) * 2017-10-17 2019-05-16 三菱電機株式会社 パワーモジュール
WO2022054560A1 (ja) * 2020-09-14 2022-03-17 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
JP7450740B2 (ja) 2020-09-14 2024-03-15 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置

Also Published As

Publication number Publication date
JP4007741B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
JP2000138343A (ja) 半導体装置
JP3828036B2 (ja) 樹脂モールド型デバイスの製造方法及び製造装置
US6432750B2 (en) Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US20070238205A1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JPH06120374A (ja) 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
CN103887273A (zh) 半导体模块
KR970067788A (ko) 반도체장치와 그 제조방법 및 기판프레임
JP6805176B2 (ja) 統合されたクリップ及びリード、並びに、回路をつくる方法
JP2001196532A (ja) 半導体装置
US5793613A (en) Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
US6262475B1 (en) Lead frame with heat slug
JP4331993B2 (ja) 電力用半導体装置
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
CN202549841U (zh) 半导体模块
JP2005353713A (ja) 半導体装置
EP0782184A1 (en) Heat dissipating and supporting structure for a package
JP2015076488A (ja) 半導体装置及びその製造方法
CN212967687U (zh) 引线框架
JP2525245B2 (ja) 半導体装置
CN112514058B (zh) 半导体模块
JPH10144821A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP2963832B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0341476Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4007741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term