JPH03245475A - 面付型混成集積回路の製造方法 - Google Patents
面付型混成集積回路の製造方法Info
- Publication number
- JPH03245475A JPH03245475A JP2038220A JP3822090A JPH03245475A JP H03245475 A JPH03245475 A JP H03245475A JP 2038220 A JP2038220 A JP 2038220A JP 3822090 A JP3822090 A JP 3822090A JP H03245475 A JPH03245475 A JP H03245475A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- hybrid integrated
- leads
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000007689 inspection Methods 0.000 abstract description 6
- 238000009966 trimming Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路の外部引出しリードを面実装型と
する製造方法に関するものである。
する製造方法に関するものである。
面実装型部品としては特開昭６２−１６０７４８の公報
記載の半導体集積回路のモールドパッケージ様になって
いた。
記載の半導体集積回路のモールドパッケージ様になって
いた。
上記従来技術は半導体集積回路のパッケージをモールド
で行なうため、リードのフォーミングを一体成形しやす
い。しかしながら、混成集積回路の様に基板にリードを
半田付する製造方法において、リードを面付構造とする
上で、リードのフォーミング精度、特性検査の方法にお
いて５問題があった。
で行なうため、リードのフォーミングを一体成形しやす
い。しかしながら、混成集積回路の様に基板にリードを
半田付する製造方法において、リードを面付構造とする
上で、リードのフォーミング精度、特性検査の方法にお
いて５問題があった。
本発明の目的は前述した問題を解決し、リードフォーミ
ング精度が良く、容易に面付型の構造を得る混成集積回
路製造方法を提供するにある。
ング精度が良く、容易に面付型の構造を得る混成集積回
路製造方法を提供するにある。
上記目的を達成するために、面付型構造となる様に予め
フォーミングされたリードを用い、リードカットを特性
検査前と最終工程前に２段階に分けて行なう様にしたも
のである。
フォーミングされたリードを用い、リードカットを特性
検査前と最終工程前に２段階に分けて行なう様にしたも
のである。
面付型構造となる様に、予めフォーミングされたリード
を用い、しかも、リードを２段階にカットすることによ
り、特性検査及びファンクショントリミング工程は従来
と同様にＩＣソケットにリードを挿入して行なうことが
出来、何んら特別な治具を必要としない。又、リードフ
ォーミングは、初めからリードをカットすることにより
、面付型リード構造が得られる様に考慮しであるため、
最終工程でリードフォーミングする場合に比べ、基板外
形等のバラツキを無視することが出来るため、リードの
寸法精度向上が図れる。
を用い、しかも、リードを２段階にカットすることによ
り、特性検査及びファンクショントリミング工程は従来
と同様にＩＣソケットにリードを挿入して行なうことが
出来、何んら特別な治具を必要としない。又、リードフ
ォーミングは、初めからリードをカットすることにより
、面付型リード構造が得られる様に考慮しであるため、
最終工程でリードフォーミングする場合に比べ、基板外
形等のバラツキを無視することが出来るため、リードの
寸法精度向上が図れる。
以下１本発明の実施例を第１図、第２図、第３図により
説明する。図において、１．１’ 、１’は厚膜回路基
板、２．２’ 、２’は面付チップ部品、３は外部電極
端子、４はリードフレーム、５はリードフレームタイバ
ー部、６はリードフレームＦ型りリップ部、７はリード
フレーム垂直部、８はリード水平部、９はリード第１カ
ット部、１０゜１０′ は半田、１１はリード第２カッ
ト部である。
説明する。図において、１．１’ 、１’は厚膜回路基
板、２．２’ 、２’は面付チップ部品、３は外部電極
端子、４はリードフレーム、５はリードフレームタイバ
ー部、６はリードフレームＦ型りリップ部、７はリード
フレーム垂直部、８はリード水平部、９はリード第１カ
ット部、１０゜１０′ は半田、１１はリード第２カッ
ト部である。
第１図は部品搭載後の厚膜回路基板１にＦ形状のクリッ
プ型リードを取付だ状態の製造工程における斜視図を示
したものである。
プ型リードを取付だ状態の製造工程における斜視図を示
したものである。
第２図はリード部分が半田付された後、リードカット第
１カット部９でリードが切断された後の厚膜混成集積回
路側面図を示す。第２図の様なリード構造にしておくこ
とにより、ＩＣソケットを用いた従来の方法と同じく、
ファンクショントリミリング、及び特性検査を行なうこ
とが出来るため、容易な作業となる。さらに、ファンク
ショントリミング、特性検査工程終了後には、第３図に
示す様に、リードカット第２カット部１１で切断するこ
とにより１面実装型の混成集積回路を得ることが出来る
。本方法ではリードを予めフォーミングされた後、リー
ドカットするので、リードカット部の寸法精度を良くす
ることが出来る。
１カット部９でリードが切断された後の厚膜混成集積回
路側面図を示す。第２図の様なリード構造にしておくこ
とにより、ＩＣソケットを用いた従来の方法と同じく、
ファンクショントリミリング、及び特性検査を行なうこ
とが出来るため、容易な作業となる。さらに、ファンク
ショントリミング、特性検査工程終了後には、第３図に
示す様に、リードカット第２カット部１１で切断するこ
とにより１面実装型の混成集積回路を得ることが出来る
。本方法ではリードを予めフォーミングされた後、リー
ドカットするので、リードカット部の寸法精度を良くす
ることが出来る。
本方法によれば、従来技術の方法でファンクショントリ
ミング、特性検査を行なうことができ、リードの接触不
良、リードフォーミング時の精度不良等を回避すること
が出来る。従って、面実装型混成集積回路としても、コ
ストアップとならない。
ミング、特性検査を行なうことができ、リードの接触不
良、リードフォーミング時の精度不良等を回避すること
が出来る。従って、面実装型混成集積回路としても、コ
ストアップとならない。
第１図は本発明の一実施例を示す厚膜混成集積回路の製
造工程における斜視図、第２図は本発明における第１リ
ードカツト後の厚膜混成集積回路側面図、第３図は本発
明における第２リードカツト後の厚膜混成集積回路側面
図である。 １．１′・・・厚膜回路基板。 ４・・・リードフレーム。 ７・・・リードフレーム垂直部、 ９・・第１リードカット部、 １ 第２リードカット部。
造工程における斜視図、第２図は本発明における第１リ
ードカツト後の厚膜混成集積回路側面図、第３図は本発
明における第２リードカツト後の厚膜混成集積回路側面
図である。 １．１′・・・厚膜回路基板。 ４・・・リードフレーム。 ７・・・リードフレーム垂直部、 ９・・第１リードカット部、 １ 第２リードカット部。
Claims (1)
- 【特許請求の範囲】 １、回路素子が搭載された混成集積回路基板と該混成集
積回路基板の側端部に所定間隔をおいて設けられた複数
個の外部電極端子とを備え、かつ、該外部電極端子に接
続される外部引出し用リードが面付型（面実装型）とな
る混成集積回路の製造方法において、前記混成集積回路
の外部引出し用リードがクリップ部がＦ型の形状を呈す
る様に形成されたリードであり、該リードの垂直部の距
離を一定に保った後基板の外側に向って水平に折り曲げ
られ、さらに再び垂直に折り曲げられ、タイバー部で連
続して連らなったリードを用いることを特徴とする面付
型混成集積回路の製造方法。 ２、請求項１の混成集積回路組立後のタイバー部近くの
垂直部でリードをカットした後特性検査を行ない、次に
リード水平部分でリードのカットを行なうことにより面
付型の混成集積回路とすることを特徴とする面付型混成
集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038220A JPH03245475A (ja) | 1990-02-21 | 1990-02-21 | 面付型混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038220A JPH03245475A (ja) | 1990-02-21 | 1990-02-21 | 面付型混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03245475A true JPH03245475A (ja) | 1991-11-01 |
Family
ID=12519222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038220A Pending JPH03245475A (ja) | 1990-02-21 | 1990-02-21 | 面付型混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03245475A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330595A (ja) * | 2005-05-30 | 2006-12-07 | Optrex Corp | 表示パネルの製造方法 |
-
1990
- 1990-02-21 JP JP2038220A patent/JPH03245475A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330595A (ja) * | 2005-05-30 | 2006-12-07 | Optrex Corp | 表示パネルの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0722568A (ja) | 半導体装置およびその製造方法 | |
| JPH03212962A (ja) | 半導体装置用部品 | |
| JPH03245475A (ja) | 面付型混成集積回路の製造方法 | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
| JP2875443B2 (ja) | 面実装型電子部品におけるリード端子の曲げ加工方法 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ | |
| JP2597606Y2 (ja) | 半導体装置 | |
| JPS6234154B2 (ja) | ||
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| JP2946775B2 (ja) | 樹脂封止金型 | |
| JPH10223822A (ja) | 半導体装置 | |
| JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 | |
| KR0119768Y1 (ko) | 표면실장형 반도체 패키지의 아웃리드 고정구조 | |
| JPH0447685A (ja) | 面付型混成集積回路の製造方法 | |
| JPH04318959A (ja) | 半導体装置 | |
| JPH03215964A (ja) | 半導体パッケージ及びその装着基板 | |
| JPH05308116A (ja) | 半導体装置の製造方法 | |
| JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
| JPS63299153A (ja) | 半導体装置とその製造方法 | |
| JPS60240200A (ja) | リ−ド端子插入機 | |
| JP2001110929A (ja) | 半導体装置 | |
| JPH0637240A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 |