KR0119768Y1 - 표면실장형 반도체 패키지의 아웃리드 고정구조 - Google Patents

표면실장형 반도체 패키지의 아웃리드 고정구조

Info

Publication number
KR0119768Y1
KR0119768Y1 KR2019910023606U KR910023606U KR0119768Y1 KR 0119768 Y1 KR0119768 Y1 KR 0119768Y1 KR 2019910023606 U KR2019910023606 U KR 2019910023606U KR 910023606 U KR910023606 U KR 910023606U KR 0119768 Y1 KR0119768 Y1 KR 0119768Y1
Authority
KR
South Korea
Prior art keywords
outlead
semiconductor package
fixing
lead
package
Prior art date
Application number
KR2019910023606U
Other languages
English (en)
Other versions
KR930016194U (ko
Inventor
전홍섭
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019910023606U priority Critical patent/KR0119768Y1/ko
Publication of KR930016194U publication Critical patent/KR930016194U/ko
Application granted granted Critical
Publication of KR0119768Y1 publication Critical patent/KR0119768Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 표면실장형 반도체 패키지의 아웃리드 고정구조에 관한 것으로, 패키지 본체의 양측 하부에 외부로 돌출되는 아웃리드를 고정하기 위한 복수개의 리드고정홈이 구비된 횡 돌출부를 형성하여 아웃리드의 변형에 따른 쇼트불량 및 벤트불량을 방지할 수 있도록 구성한 것이다.
상기 횡 돌출부는 그 두께가 아웃리드의 제1절곡부까지 돌출되도록 형성되며, 일정한 두께로 형성할 수도 있고 상측을 하측보다 크게하여 경사지도록 형성할 수도 있다.

Description

표면실장형 반도체 패키지의 아웃리드 고정구조
제1도는 통상적인 반도체 패키지의 구조를 보인 단면도.
제2도는 종래 반도체 패키지의 측면부를 상세하게 보인 부분 사시도.
제3도는 본 고안에 의한 아웃리드 고정구조가 적용된 반도체 패키지의 측면부를 상세하게 보인 요부 사시도.
*도면의 주요부분에 대한 부호의 설명
1: 패키지 본체 7: 아웃리드
10: 횡돌출부 10a: 리드 고정홈
10-1, 10-2: 횡돌출부의 상, 하측부
본 고안의 반도체 패키지 구조에 관한 것으로 특히 표면실장형 반도체 패키지의 아웃리드 변형 방지에 적합하도록 한 표면실방형 반도체 패키지의 아웃리드 고정구조에 관한 것이다.
통상의 반도체 패키지는 패키지는 소잉(Sawing)공정에 의해 개개로 분리된 반도체 칩을 리드프레임(Lead frame)의 패들(paddle)위에 접착제(adhesive)를 이용하여 부차고정한 후, 그 칩과 리드프레임의 인너리드(inner lead)를 금속 와이어(wire)를 이용하여 전기적으로 접속 연결시키고, 그 외부를 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compoud)로 몰딩하여 외부로 돌출된 리드프레임의 아웃리드(out lead)를 소정의 모양으로 절곡 형성하는 포밍(forming)고정의 순으로 제작되는 바, 상기 포밍공정에 따라 제1도에 도시한 바와같이 아웃리드의 형태가 제어(J)포옴인 스몰 아웃라인 J-리드 패키지(SOJ: Small out line J-Lead) 및 도시하지는 않았지만 아웃리드의 형태가 걸(Gull) 포옴인 스몰아웃인 패키지(SOP: Small outline package)등으로 분류된다.
제1도는 종래의 SOJ패키지의 구조를 보인 단면도로서 이에 도시한 바와같이 종래의 SOJ패키지는 소정의 형상으로 몰딩된 패키지 본체(1)의 내부에 반도체 칩(2)과, 그 반도체 칩(2)이 탑재되는 리드프레임의 패들(3)과, 상기 반도체칩(2)을 패들(3)에 부착고정하기 위한 접착제(4)와, 상기 반도체칩(2)과 리드프레임의 인너리드(5)를 전기적으로 접속연결하는 금속와이어(6)가 매몰되어 있고, 패키지 본체(1)의 외부에는 상기 리드프레임의 인너리드(5)와 연장 형성된 아웃리드(7)가 돌출된 구조로 되어 있는 바, 상기 아웃리드(7)는 제2도에 도시한 바와같이 패키지 본체(1)의 중간부로 부터 외부로 돌출되어 그 일단부가 패키지 본체(1)의 하면에 접촉되도록 J자 형태로 절곡 형성되어 있다.
이와같이 된 반도체 패키지는 도시되지 않은 기판에 탑재시킨 후 리플로워 솔더링 함으로써 실장하여 소정의 동작을 하도록 되어 있는 것이다.
그러나, 상기한 바와같은 종래의 반도체 패키지는 그 패키지 본체(1)의 외부로 돌출되는 아웃리드(7)를 지지해주는 구조가 없으므로 화인피치(Fine pitch)의 패키지를 핸들링(Handling)할 경우 아웃리드(7)가 변형되어 아웃리드(7) 끼리의 쇼트(Short) 불량 및 벤트(Bent) 불량이 발생할 수 있는 소지가 있는 것이었으며 또한, 아웃리드(1)를 소정의 모양으로 절곡 형성하는 포밍공정시 아웃리드(7)의 구부러짐등이 일정하지 않아 리드 코플래너티(Lead coplanarity) 불량을 유발시키는 등의 결함이 있는 것이었다.
따라서 본 고안은 상기한 바와같은 종래의 결함을 해소하기 위하여 안출한 것으로 패키지 본체의 양측에 외부로 돌출되는 아웃리드의 변형을 방지하기 위한 복수개의 리드 고정홈이 구비된 돌출부를 형성하여 아웃리드 끼리의 쇼트불량 및 벤트불량을 방지하고, 리드의 코플래너티를 향상시킴으로써 고품질의 반도체 패키지를 실현할 수 있게 한 표면실장형 반도체 패키지의 아웃리드 고정구조를 제공하는데 목적을 두고 있다.
이하에서는 이러한 본 고안을 첨부한 도면에 의거하여 보다 상세히 설명하겠다.
제3도는 본 고안에 의한 아웃리드 고정구조가 적용된 반도체 패키지의 측면부구조를 상세하게 보이는 부분 사시도로서 이에 도시한 바와같이 본 고안에 의한 표면실장형 반도체 패키지의 아웃리드 고정구조는 패키지 본체(1)의 양측 하부에 외부로 돌출되는 아웃리드(7)의 변형을 방지하기 위한 복수개의 아웃리드 고정홈(10a)이 구비된 횡돌출부(10)를 형성하여 아웃리드(7)의 변형에 따른 쇼트불량을 방지할 수 있도록 구성한 것으로 도면에서 종래구성과 동일한 부분에 대해서는 동일부호를 부여하였다.
상기 횡돌출부(10)는 그 두께(t)가 아웃리드(7)의 제1절곡부(1a)까지 돌출되도록 일정하게 형성할 수도 있고, 상측(10-1)의 두께(t)를 그 하측(10-2)의 두께보다 크게하여 경사지게 형성할 수도 있으나, 이를 꼭 한정할 필요는 없다.
또한, 상기 리드고정홈(10a)은 그 깊이를 아웃리드(7)의 두께와 동일하게 형성하여 아웃리드(7) 삽입시 횡 돌출부(10)의 표면으로 아웃리드(7)가 돌출되지 않도록 한다.
상기와 같은 본 고안의 아웃리드 고정구조는 아웃리드(7)의 형태가 J-포옴인 SOJ 타입 패키지 이외에도 아웃리드(7)의 형태가 걸(Gull)포옴인 SOP 및 버트리드(Butt lead)타입 반도체 패키지에 유리하게 적용할 수 있는 것이다.
이와같은 아웃리드 고정구조가 적용된 반도체 패키지의 제작과정은 종래와 동일유사하나, 단지 다이어 본딩 공정후, 몰딩공정시 패키지 본체(1)의 양측 하부에 횡 돌출부(10)가 구비되도록 설계된 몰딩 금형을 이용하여 몰딩하고, 이후에는 종래와 같이 트리밍/포임 공정 및 플래팅(Plating)공정의 순으로 제작한다.
이상에서 상세히 설명한 바와같이 본 고안에 의하면, 외부로 돌출되어 절곡되는 아웃리드가 고정되므로 화인피치의 패키지 경우에도 핸들링에 의한 아웃리드 끼리의 쇼트불량 및 벤트불량을 감소시킬 수 있고, 이에따라 고품질의 반도체 패키지를 실현할 수 있는 효과가 있다.
아울러 칩내부에서 발생하는 열을 발산함에 있어서, 외부 대기와의 접촉면적을 최대로 증대시킴으로써 열방출 효과를 기대할 수도 있는 것이다.

Claims (3)

  1. 패키지 본체(1)의 양측 하부에 외부로 돌출되는 아웃리드(7)를 고정하기 위한 복수개의 리드 고정홈(10a)이 구비된 횡돌출부(10)를 형성하여, 아웃리드(7)의 변형에 따른 쇼트불량 및 벤트불량을 방지할 수 있도록 한 것을 특징으로 하는 표면실방형 반도체 패키지의 아웃리드 고정구조.
  2. 제1항에 있어서, 상기 횡돌출부(10)는 그 두께(t)가 아웃리드(7)의 제1절곡부(7a)까지 돌출되도록 형서함을 특징으로 하는 표면실장형 반도체 패키지의 아웃리드 고정구조.
  3. 제1항에 있어서, 상기 횡 돌출부(10)는 그 두께(t)를 일정하게 형성하거나 또는, 그 상측(10-1)이 하측(10-2)보다 크게 형성한 것을 특징으로 하는 표면실장형 반도체 패키지의 아웃리드 고정구조.
KR2019910023606U 1991-12-23 1991-12-23 표면실장형 반도체 패키지의 아웃리드 고정구조 KR0119768Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910023606U KR0119768Y1 (ko) 1991-12-23 1991-12-23 표면실장형 반도체 패키지의 아웃리드 고정구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910023606U KR0119768Y1 (ko) 1991-12-23 1991-12-23 표면실장형 반도체 패키지의 아웃리드 고정구조

Publications (2)

Publication Number Publication Date
KR930016194U KR930016194U (ko) 1993-07-28
KR0119768Y1 true KR0119768Y1 (ko) 1998-08-01

Family

ID=19325304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910023606U KR0119768Y1 (ko) 1991-12-23 1991-12-23 표면실장형 반도체 패키지의 아웃리드 고정구조

Country Status (1)

Country Link
KR (1) KR0119768Y1 (ko)

Also Published As

Publication number Publication date
KR930016194U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
US5783861A (en) Semiconductor package and lead frame
KR940007757Y1 (ko) 반도체 패키지
US5172214A (en) Leadless semiconductor device and method for making the same
KR0128251Y1 (ko) 리드 노출형 반도체 조립장치
US7288831B2 (en) Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
JP2006287131A (ja) 半導体パッケージ及びその製造方法
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
KR0119768Y1 (ko) 표면실장형 반도체 패키지의 아웃리드 고정구조
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JP3308078B2 (ja) 樹脂封止型半導体装置
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP2754875B2 (ja) 半導体装置
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR0129196B1 (ko) 별도의 실장용 리드를 갖는 반도체 패키지
JPH11340396A (ja) 電子部品製造用フープ状リードフレームの構造
JP2876846B2 (ja) 樹脂封止型半導体装置
KR940007758Y1 (ko) 반도체 리드 프레임
KR940008290Y1 (ko) 반도체 패키지
KR940006084B1 (ko) 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법
JP2565115B2 (ja) 集積回路パッケージ
KR900003885Y1 (ko) 집적회로용 패키지
KR950006837Y1 (ko) 아웃리드 표면 노출형 반도체 패키지
KR0132403Y1 (ko) 반도체 패키지
JP2946775B2 (ja) 樹脂封止金型

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060220

Year of fee payment: 9

EXPY Expiration of term