JP6780445B2

JP6780445B2 - 半導体装置、増幅回路、及び増幅回路装置

Info

Publication number: JP6780445B2
Application number: JP2016212968A
Authority: JP
Inventors: 佐藤　優; 優佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2016-10-31
Filing date: 2016-10-31
Publication date: 2020-11-04
Anticipated expiration: 2036-10-31
Also published as: JP2018074025A

Description

本願開示は、半導体装置、増幅回路、及び増幅回路装置に関する。

高出力増幅器においては、大きな電力を取り扱うため、増幅器用のトランジスタが破壊される場合がある。例えば、マイクロ波帯用の増幅器では、通常、ゲート電圧が０Ｖのときに電流が流れるノーマリーオン型（デプリーション型）のトランジスタが用いられる。大きな電力の印加によりゲート電極が破損し、ゲート電極にゲート電圧が印加されない状態となった場合、デプリーション型のトランジスタにおいては、ソースとドレインとの間に常時電流が流れる状態となってしまう。この電流の量が大きい場合、周辺機器を破壊してしまう虞がある。周辺機器の破壊を避けるために、ドレイン電流の経路にフューズを設けると、電力損失の増加に加え、コスト及びサイズが増大してしまう。

特開２０００−２９８５１５号公報

以上を鑑みると、ゲート電極が破損した場合にドレイン電流を停止させることができる半導体装置が望まれる。

半導体装置は、トランジスタの複数のゲートフィンガーと、前記複数のゲートフィンガーの第１端に共通に接続され信号電圧及びバイアス電圧を受け取る第１のゲート接続部と、前記複数のゲートフィンガーの前記第１端以外の位置に共通に接続される第２のゲート接続部と、前記第１のゲート接続部に前記バイアス電圧を供給する第１の電圧供給経路と、前記第２のゲート接続部に接続される第２の電圧供給経路と、前記第２の電圧供給経路に設けられた所定値以上のインピーダンスとを含み、前記インピーダンスの値は、前記ゲートフィンガーの電圧値が信号電圧の動作周波数において前記第２の電圧供給経路に存在する寄生容量の影響を受けることなく変動することができる大きさである。

増幅回路は、ゲート、ソース、及びドレインを有するトランジスタと、前記ゲートに信号電圧を印加する経路に設けられたキャパシタ素子と、前記ゲートにバイアス電圧を供給する第１の電圧供給経路と、前記ゲートに接続される第２の電圧供給経路と、前記第１の電圧供給経路に設けられたインダクタ素子と、前記第２の電圧供給経路に設けられた所定値以上のインピーダンスと、前記ドレインに電圧を印加する経路に設けられたインダクタ素子とを含み、前記ゲートは、複数のゲートフィンガーと、前記複数のゲートフィンガーの第１端に共通に接続され前記信号電圧及び前記バイアス電圧を受け取る第１のゲート接続部と、前記複数のゲートフィンガーの前記第１端以外の位置に共通に接続される第２のゲート接続部とを含み、前記第１の電圧供給経路が前記第１のゲート接続部に接続され、前記第２の電圧供給経路が前記第２のゲート接続部に接続される。

増幅回路装置は、増幅回路と電源制御回路とを含み、前記増幅回路は、ゲート、ソース、及びドレインを有するトランジスタと、前記ゲートに信号電圧を印加する経路に設けられたキャパシタ素子と、前記ゲートに前記電源制御回路からバイアス電圧を供給する第１の電圧供給経路と、前記ゲートに接続される第２の電圧供給経路と、前記ドレインに前記電源制御回路から電圧を印加する第３の電圧供給経路と、前記第１の電圧供給経路に設けられたインダクタ素子と、前記第２の電圧供給経路に設けられた所定値以上のインピーダンスと、前記第３の電圧供給経路に設けられたインダクタ素子とを含み、前記ゲートは、複数のゲートフィンガーと、前記複数のゲートフィンガーの第１端に共通に接続され前記信号電圧及び前記バイアス電圧を受け取る第１のゲート接続部と、前記複数のゲートフィンガーの前記第１端以外の位置に共通に接続される第２のゲート接続部とを含み、前記第１の電圧供給経路が前記第１のゲート接続部に接続され、前記第２の電圧供給経路が前記第２のゲート接続部に接続され、前記電源制御回路は、前記第３の電圧供給経路に流れる電流の電流値を検出する電流検出器と、前記電流検出器により検出された電流値が閾値以上になると前記第２の電圧供給経路を介して前記トランジスタがオフ状態となる所定の電圧を前記ゲートに印加する制御部とを含む。

少なくとも１つの実施例によれば、ゲート電極が破損した場合にドレイン電流を停止させることができる半導体装置が提供される。

通常のトランジスタの構造の一例を示す図である。トランジスタを含む半導体装置の実施例の構造の一例を示す図である。図２に示すトランジスタが破損した場合の動作を説明するための図である。増幅回路装置の構成の一例を示す図である。増幅回路装置の構成の別の一例を示す図である。実施例の半導体装置の変形例を示す図である。実施例の半導体装置の別の変形例を示す図である。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。以下の図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。

図１は、通常のトランジスタの構造の一例を示す図である。図１に示すトランジスタは、ゲート電極１０、複数のソース電極１１、及び複数のドレイン電極１２を含む。ゲート電極１０は櫛状に形成されており、複数のゲートフィンガー１０−１乃至１０−４と、ゲート接続部１０−５とを含む。ゲートフィンガー１０−１乃至１０−４は互いに平行になるように配置され、一方の端がゲート接続部１０−５に接続されている。図１に示されるゲートフィンガー１０−１乃至１０−４の個数、ソース電極１１の個数、及びドレイン電極１２の個数は一例であり、図示される数に限られるものではない。

図１に示すトランジスタにおいて、ゲート電極１０に大きな電力が印加されると、例えばゲートフィンガー１０−４をゲート接続部１０−５に接続している接続部１３が破損する場合がある。接続部１３が破損して断線した場合、ゲートフィンガー１０−４にはゲート電圧が印加されなくなる。その結果、図１に示すトランジスタがノーマリーオン型である場合には、ゲートフィンガー１０−４の両側に位置するソース電極１１とドレイン電極１２との間には常に電流が流れる状態となってしまう。この電流の量が大きい場合、周辺機器を破壊してしまう虞がある。

図２は、トランジスタを含む半導体装置の実施例の構造の一例を示す図である。図２に示すトランジスタは、ゲート電極１０、複数のソース電極１１、及び複数のドレイン電極１２を含む。

ゲート電極１０は、複数のゲートフィンガー１０−１乃至１０−４、第１のゲート接続部１０−５、及び第２のゲート接続部１０−６を含む。ゲートフィンガー１０−１乃至１０−４は互いに平行になるように配置され、第１端が第１のゲート接続部１０−５に接続され、第２端が第２のゲート接続部１０−６に接続される。図２に示されるゲートフィンガー１０−１乃至１０−４の個数、ソース電極１１の個数、及びドレイン電極１２の個数は一例であり、図示される数に限られるものではない。

第１のゲート接続部１０−５は、複数のゲートフィンガー１０−１乃至１０−４の第１端に共通に接続され、図示されない配線を介して信号電圧及びバイアス電圧を受け取る。これにより、信号電圧及びバイアス電圧がゲートフィンガー１０−１乃至１０−４に印加される。第２のゲート接続部１０−６は、複数のゲートフィンガー１０−１乃至１０−４の第１端以外の位置に共通に接続されてよい。

第２のゲート接続部１０−６とゲートフィンガー１０−１乃至１０−４との接続点となる第１端以外の位置は、図２の例に示されるように、複数のゲートフィンガー１０−１乃至１０−４の第１端とは反対側の第２端であってよい。図１に示す接続部１３のように破損可能性がある箇所から最も遠い第２端を接続点とすることで、単純で実装容易なレイアウトを用いながらも、破損の影響を最も受けにくい安全な接続を実現することができる。代替的に、接続点の位置は、第１端と第２端との間の任意の位置であってもよい。第１端と第２端との間に接続点が位置する場合、後述の図６に示されるように、ビア等を介してゲートフィンガー１０−１乃至１０−４と第２のゲート接続部１０−６とが接続されてよい。

第２のゲート接続部１０−６は、第１のゲート接続部１０−５がバイアス電圧を受け取る電圧供給経路（図示せず）とは別の電圧供給経路１４に接続される。電圧供給経路１４には所定値以上のインピーダンス１５が設けられている。このインピーダンス１５は、電圧供給経路１４に存在する寄生容量によりゲートフィンガー１０−１乃至１０−４の信号電圧が影響を受けることを防ぐために設けられるものである。従って、インピーダンス１５は、信号電圧の動作周波数において充分に大きなインピーダンス値（例えば１ＫΩ程度）を有すればよく、抵抗であってもインダクタであってもよい。

インピーダンス１５が信号電圧の動作周波数において充分に大きなインピーダンス値を有すれば、ゲートフィンガー１０−１乃至１０−４の電圧値は、電圧供給経路１４の先に存在する寄生容量の影響を殆ど受けることなく自由に変動することができる。例えば電圧供給経路１４の配線を細くすることにより電圧供給経路１４自体の抵抗値を高くして、この電圧供給経路１４自体の抵抗をインピーダンス１５として用いてもよい。

図３は、図２に示すトランジスタが破損した場合の動作を説明するための図である。図２に示すトランジスタにおいて、第１のゲート接続部１０−５からゲートフィンガー１０−１乃至１０−４に大きな電力が印加されると、例えばゲートフィンガー１０−４をゲート接続部１０−５に接続している接続部１３が破損する場合がある。接続部１３が破損して断線した場合、ゲートフィンガー１０−４にはゲート電圧が印加されなくなる可能性がある。

図２及び図３に示すトランジスタの場合、接続部１３が破損しても、電圧供給経路１４を介して電圧を印加することにより、ゲートフィンガー１０−４を所望の電圧に設定することができる。トランジスタがノーマリーオン型である場合であれば、トランジスタがオフ状態となる所定の電圧（ピンチオフ電圧）を電圧供給経路１４を介してゲートフィンガー１０−４に印加してよい。これにより、接続部１３が破損して断線しても、ゲートフィンガー１０−４の両側に位置するソース電極１１とドレイン電極１２との間に電流が流れない状態を実現し、周辺機器の破壊を防ぐことができる。

なお第２のゲート接続部１０−６は、ゲートフィンガー１０−４だけではなく、全てのゲートフィンガー１０−１乃至１０−４に接続されている。従って、電圧供給経路１４を介して第２のゲート接続部１０−６にピンチオフ電圧を印加しようとした場合に、第１のゲート接続部１０−５が他の電圧に設定されていたのでは、インピーダンス１５を含む電圧供給経路１４等に電圧勾配が生じてしまい好ましくない。従って、電圧供給経路１４を介してピンチオフ電圧を印加する場合には、第１のゲート接続部１０−５も同一の電圧値（ピンチオフ電圧）に設定することが好ましい。

なおゲートフィンガー１０−４は、第２のゲート接続部１０−６を介してゲートフィンガー１０−１乃至１０−３に接続されている。従って、図３に示すように接続部１３の一箇所が破損して断線しても、ゲートフィンガー１０−４が浮遊状態になることはない。しかしながら、全てのゲートフィンガー１０−１乃至１０−４において第１のゲート接続部１０−５との接続端が破損してしまうと、全てのゲートフィンガー１０−１乃至１０−４が浮遊状態となってしまう。従って、電圧供給経路１４無しで第２のゲート接続部１０−６を設けるだけでは不十分であり、電圧供給経路１４を設け、第２のゲート接続部１０−６を電圧供給経路１４を介して所望の電圧の電源に接続可能とすることが好ましい。

図４は、増幅回路装置の構成の一例を示す図である。図４に示す増幅回路装置は、増幅回路２０及び電源制御回路３０を含む。増幅回路２０は、トランジスタ２１、キャパシタ素子２２、インダクタ素子２３、インピーダンス２４、インダクタ素子２５、増幅器２６を含む。増幅回路２０においては、トランジスタ２１、キャパシタ素子２２、インダクタ素子２３、インピーダンス２４、及びインダクタ素子２５が第１段の増幅器として機能し、増幅器２６が第２段の増幅器として機能することにより、複数段の増幅器が縦続接続された構成となっている。第２段の増幅器２６は第１段の増幅器と同一の構成であってよい。増幅回路２０は、一段の増幅器２６のみを含む構成であってもよい。

電源制御回路３０は、制御部３１、電流検出器３２、電源回路３３、及び電源３７を含む。電源回路３３は、スイッチ回路３４、可変電源３５、及び可変電源３６を含む。制御部３１は例えばＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）等により実現されてよい。スイッチ回路３４は例えば電界効果トランジスタ等により実現されてよい。可変電源３５及び３６は、例えば制御部３１からのデジタルコードに応じた直流電圧を出力するＤＡＣ（ＤｅｇｉｔａｌＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）等により実現されてよい。

増幅回路２０において、トランジスタ２１はゲート、ソース、及びドレインを有する電界効果トランジスタであってよい。なおトランジスタ２１は、図２を参照して説明したように、電圧供給経路１４に接続された第２のゲート接続部１０−６を有するトランジスタである。トランジスタ２１のソースは接地電位に接続されていてよい。

キャパシタ素子２２は、トランジスタ２１のゲートに信号電圧を印加する経路に設けられ、信号入力端４０に印加された信号の直流成分を除去して交流成分のみをゲートに伝搬する。第１の電圧供給経路４５は、トランジスタ２１のゲートに電源制御回路３０からバイアス電圧を供給する。第１の電圧供給経路４５に設けられたインダクタ素子２３は、ゲートの直流電圧成分をバイアス電圧に等しく設定しながらも、信号入力端４０からの交流信号に応じてゲートが電圧変動することを可能にする。トランジスタ２１がノーマリーオン型である場合、バイアス電圧は例えば負の電圧であってよく、トランジスタ２１のゲートの電圧変動の中心電圧である。

第１の電圧供給経路４５に加え更に第２の電圧供給経路４６がトランジスタ２１のゲートに接続される。第２の電圧供給経路４６には、所定値以上のインピーダンス２４が設けられている。第２の電圧供給経路４６は図２の電圧供給経路１４に相当し、インピーダンス２４は図２のインピーダンス１５に相当する。

増幅回路２０においては更に、第３の電圧供給経路４７がトランジスタ２１のドレインに接続される。第３の電圧供給経路４７は、トランジスタ２１のドレインに電圧を印加する。第３の電圧供給経路４７には、インピーダンス素子が設けられていてよい。インピーダンス素子は、インダクタ素子２５であってよいし、或いは抵抗素子であってもよい。トランジスタ２１に破損がない正常動作時においては、インダクタ素子２５であっても、抵抗素子であっても、トランジスタ２１のドレイン端の出力電圧は適切な振る舞いをする。但し抵抗素子を用いた場合、トランジスタ２１が破損した際に、急激な電流変動が第３の電圧供給経路４７に発生する可能性がある。それに対してインダクタ素子２５を用いた場合、トランジスタ２１が破損しても、急激な電流変動が第３の電圧供給経路４７に発生しない。

電源制御回路３０において、電流検出器３２は、第３の電圧供給経路４７に流れる電流の電流値を検出する。制御部３１は、電流検出器３２により検出された電流値が閾値より小さい場合に、スイッチ回路３４を遮断して、第２の電圧供給経路４６を浮遊状態に設定する。この閾値は、例えば図２に示すような破損が発生した場合に、トランジスタ２１のドレインに流れる過大電流を検出できる閾値であればよい。トランジスタ２１に破損が無く正常に動作している状態においては、第３の電圧供給経路４７に流れる電流量が閾値を越えることはない。従って、トランジスタ２１に破損が無く正常に動作している状態においては、第２の電圧供給経路４６は浮遊状態となり、トランジスタ２１のゲートに印加される信号電圧の動作に影響を及ぼすことはない。

制御部３１は、電流検出器３２により検出された電流値が閾値以上になると第２の電圧供給経路４６を介して、トランジスタ２１がオフ状態となる所定の電圧をトランジスタ２１のゲートに印加する。具体的には、制御部３１は、電源回路３３のスイッチ回路３４を導通状態として、可変電源３６を上記所定の電圧に設定する。この所定の電圧（ピンチオフ電圧）は、トランジスタ２１がノーマリーオン型である場合には負の電圧である。なお制御対象のトランジスタをオフにする電圧が固定の電圧値である場合、可変電源３６は、所定の電圧を常時生成する固定電圧電源であってもよい。

制御部３１は、第２の電圧供給経路４６を介して前記所定の電圧をトランジスタ２１のゲートに印加するときには、第１の電圧供給経路４５を介してゲートに供給するバイアス電圧を当該所定の電圧に等しい電圧に設定する。これにより、トランジスタ２１のゲートを確実に所定の電圧に設定して、トランジスタ２１を確実にオフ状態にすることが可能となる。なお制御部３１は、電流検出器３２により検出された電流値が閾値より小さい場合には、第１の電圧供給経路４５を介してトランジスタ２１のゲートに通常のバイアス電圧（ゲートの電圧変動の中心電圧）を供給する。

図５は、増幅回路装置の構成の別の一例を示す図である。図５に示す増幅回路装置は、第１の電圧供給経路４５と第２の電圧供給経路４６とが１つの電圧供給経路に統合されている点が、図６に示す増幅回路装置と異なる。以下に、この差異に関係する増幅回路装置の構成及び動作に関して説明する。

図５に示す増幅回路装置では、第１の電圧供給経路４５と第２の電圧供給経路４６とが１つの電圧供給経路に統合され、この１つの電圧供給経路に対して電源回路３３Ａが電圧を供給する。制御部３１は、電流検出器３２により検出された電流値が閾値より小さい場合には、電源回路３３Ａの可変電源３５を通常のバイアス電圧（ゲートの電圧変動の中心電圧）に設定する。これにより、第１の電圧供給経路４５及び第２の電圧供給経路４６を介してバイアス電圧をトランジスタ２１のゲートに印加する。

制御部３１は、電流検出器３２により検出された電流値が閾値以上になると第２の電圧供給経路４６を介して、トランジスタ２１がオフ状態となる所定の電圧をトランジスタ２１のゲートに印加する。具体的には、制御部３１は、電源回路３３Ａの可変電源３５の電圧値を上記所定の電圧に設定する。これにより、第２の電圧供給経路４６を介して前記所定の電圧をトランジスタ２１のゲートに印加するときには、第１の電圧供給経路４５を介してゲートに供給するバイアス電圧も当該所定の電圧に等しい電圧に設定される。

図５の構成では、電源制御回路３０は、第１の電圧供給経路４５と第２の電圧供給経路４６とに対して共通の可変電源３５から電圧を供給する。これにより回路構成及び制御動作を単純化してコストを削減することができる。

図６は、実施例の半導体装置の変形例を示す図である。図６に示すトランジスタにおいては、第２のゲート接続部１０−６とゲートフィンガー１０−１乃至１０−４との接続点は、ゲートフィンガー１０−１乃至１０−４の第１端と第２端との間に存在する。この構成において、第２のゲート接続部１０−６とゲートフィンガー１０−１乃至１０−４とを接続するために、複数のビア５０が設けられている。

図７は、実施例の半導体装置の別の変形例を示す図である。図７に示す半導体装置においては、ドレイン電極１２に接続されるドレイン配線６０、６１、及び６２が設けられている。第２のゲート接続部１０−６の配線は、ドレイン配線６０及び６１と交差する箇所において、配線幅が他の箇所よりも狭くなってる。

第２のゲート接続部１０−６は通常動作時のトランジスタの高周波特性には影響を与えないことが望ましい。第２のゲート接続部１０−６とドレイン配線６０及び６１とが交差する箇所（互いに重なる箇所）は、増幅器の入出力間の寄生容量となるために、ミラー効果により高周波特性が劣化してしまう。

図７に示すようにドレイン配線６０及び６１と重なる箇所の第２のゲート接続部１０−６の幅を狭めることにより寄生容量を減らすことができる。なお、配線を狭めることにより抵抗値が増加するが、第２のゲート接続部１０−６は高周波信号が通らない配線であるために悪影響が生じることはない。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

１０ゲート電極
１１ソース電極
１２ドレイン電極
１０−１乃至１０−４ゲートフィンガー
１０−５第１のゲート接続部
１０−６第２のゲート接続部

Claims

トランジスタの複数のゲートフィンガーと、
前記複数のゲートフィンガーの第１端に共通に接続され信号電圧及びバイアス電圧を受け取る第１のゲート接続部と、
前記複数のゲートフィンガーの前記第１端以外の位置に共通に接続される第２のゲート接続部と、
前記第１のゲート接続部に前記バイアス電圧を供給する第１の電圧供給経路と、
前記第２のゲート接続部に接続される第２の電圧供給経路と、
前記第２の電圧供給経路に設けられた所定値以上のインピーダンスと
を含み、前記インピーダンスの値は、前記ゲートフィンガーの電圧値が信号電圧の動作周波数において前記第２の電圧供給経路に存在する寄生容量の影響を受けることなく変動することができる大きさである半導体装置。
前記複数のゲートフィンガーの前記第１端とは反対側の第２端に前記第２のゲート接続部が共通に接続される請求項１記載の半導体装置。
前記トランジスタのドレインに接続されるドレイン配線を更に含み、前記第２のゲート接続部の配線は、前記ドレイン配線と交差する箇所において、配線幅が他の箇所よりも狭くなってる請求項１又は２記載の半導体装置。
ゲート、ソース、及びドレインを有するトランジスタと、
前記ゲートに信号電圧を印加する経路に設けられたキャパシタ素子と、
前記ゲートにバイアス電圧を供給する第１の電圧供給経路と、
前記ゲートに接続される第２の電圧供給経路と、
前記第１の電圧供給経路に設けられたインダクタ素子と、
前記第２の電圧供給経路に設けられた所定値以上のインピーダンスと、
前記ドレインに電圧を印加する経路に設けられたインダクタ素子と、
を含み、前記ゲートは、
複数のゲートフィンガーと、
前記複数のゲートフィンガーの第１端に共通に接続され前記信号電圧及び前記バイアス電圧を受け取る第１のゲート接続部と、
前記複数のゲートフィンガーの前記第１端以外の位置に共通に接続される第２のゲート接続部と、
を含み、前記第１の電圧供給経路が前記第１のゲート接続部に接続され、前記第２の電圧供給経路が前記第２のゲート接続部に接続される増幅回路。
前記複数のゲートフィンガーの前記第１端とは反対側の第２端に前記第２のゲート接続部が共通に接続される請求項４記載の増幅回路。
増幅回路と、
電源制御回路と
を含み、
前記増幅回路は、
ゲート、ソース、及びドレインを有するトランジスタと、
前記ゲートに信号電圧を印加する経路に設けられたキャパシタ素子と、
前記ゲートに前記電源制御回路からバイアス電圧を供給する第１の電圧供給経路と、
前記ゲートに接続される第２の電圧供給経路と、
前記ドレインに前記電源制御回路から電圧を印加する第３の電圧供給経路と、
前記第１の電圧供給経路に設けられたインダクタ素子と、
前記第２の電圧供給経路に設けられた所定値以上のインピーダンスと、
前記第３の電圧供給経路に設けられたインダクタ素子と、
を含み、前記ゲートは、
複数のゲートフィンガーと、
前記複数のゲートフィンガーの第１端に共通に接続され前記信号電圧及び前記バイアス電圧を受け取る第１のゲート接続部と、
前記複数のゲートフィンガーの前記第１端以外の位置に共通に接続される第２のゲート接続部と、
を含み、前記第１の電圧供給経路が前記第１のゲート接続部に接続され、前記第２の電圧供給経路が前記第２のゲート接続部に接続され、
前記電源制御回路は、
前記第３の電圧供給経路に流れる電流の電流値を検出する電流検出器と、
前記電流検出器により検出された電流値が閾値以上になると前記第２の電圧供給経路を介して前記トランジスタがオフ状態となる所定の電圧を前記ゲートに印加する制御部と
を含む増幅回路の増幅回路装置。
前記制御部は、前記第２の電圧供給経路を介して前記所定の電圧を前記ゲートに印加するときには、前記第１の電圧供給経路を介して前記ゲートに供給する前記バイアス電圧を前記所定の電圧に等しい電圧に設定する請求項６記載の増幅回路装置。
前記制御部は、前記電流検出器により検出された電流値が前記閾値より小さい場合に前記第２の電圧供給経路を浮遊状態又は前記バイアス電圧の何れかに設定する請求項６又は７記載の増幅回路装置。
前記電源制御回路は、前記第１の電圧供給経路と前記第２の電圧供給経路とに対して共通の電源から電圧を供給する請求項６乃至８いずれか一項記載の増幅回路装置。
前記トランジスタがノーマリーオン型である請求項１記載の半導体装置。