JP4007450B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4007450B2
JP4007450B2 JP2003093135A JP2003093135A JP4007450B2 JP 4007450 B2 JP4007450 B2 JP 4007450B2 JP 2003093135 A JP2003093135 A JP 2003093135A JP 2003093135 A JP2003093135 A JP 2003093135A JP 4007450 B2 JP4007450 B2 JP 4007450B2
Authority
JP
Japan
Prior art keywords
mosfet
terminal
circuit
gate
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003093135A
Other languages
English (en)
Other versions
JP2003309264A (ja
Inventor
光造 坂本
功 吉田
正敏 森川
成雄 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP5031579A priority Critical patent/JP3018816B2/ja
Priority to JP17505599A priority patent/JP3446665B2/ja
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003093135A priority patent/JP4007450B2/ja
Publication of JP2003309264A publication Critical patent/JP2003309264A/ja
Priority to JP2007025328A priority patent/JP4437823B2/ja
Application granted granted Critical
Publication of JP4007450B2 publication Critical patent/JP4007450B2/ja
Priority to JP2009247256A priority patent/JP4605613B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【０００１】
【産業上の利用分野】
本発明は大電力を扱う半導体素子に係り、特に、大電力用半導体素子の過熱並びに過電流保護回路並びにこれを有する半導体装置に関する。
【０００２】
【従来の技術】
過熱遮断回路を内蔵するパワーＭＯＳＦＥＴの例としては、特開昭６３−２２９７５８号公報がある。この従来例では本体のパワーＭＯＳＦＥＴのゲート端子と外部ゲート端子の間にゲート抵抗を、ゲート端子に保護回路用ＭＯＳＦＥＴを設け、本体パワーＭＯＳＦＥＴが過熱状態になったとき保護回路用ＭＯＳＦＥＴをオンし、ゲート抵抗に電流を流すことにより、本体パワーＭＯＳＦＥＴのゲート端子電圧を下げて本体パワーＭＯＳＦＥＴを遮断し、過熱による素子破壊を防止していた。
【０００３】
【発明が解決しようとする課題】
この従来の過熱遮断回路内蔵パワーＭＯＳＦＥＴの回路例では、外部ゲート端子の電圧を５〜１０Ｖ程度降圧して、本体のパワーＭＯＳＦＥＴを遮断する必要からゲート抵抗が大きく、遮断用電流も大きくなるという問題があった。例えばこの場合、ゲート抵抗を５ｋΩ程度にする必要があり、保護回路用ＭＯＳＦＥＴには過熱遮断動作時に１〜２ｍＡ程度の大電流を流す必要があった。このため、従来の過熱遮断回路用パワーＭＯＳＦＥＴは高周波パルス駆動ではゲート遅延時間が大きくなりスイッチング損失が大きくなるという問題があった。また、過熱遮断動作時には保護回路用ＭＯＳＦＥＴがオンとなるので、外部ゲート端子のゲート電流が大きくなり、駆動回路の消費電力が大きくなるという問題があった。
【０００４】
従って本発明の目的とするところは、高周波パルス駆動が可能でスイッチング損失が小さく、過熱遮断動作後のゲート電流も小さい、パワーＭＯＳＦＥＴの保護回路ならびに保護回路を有する保護回路内蔵パワーＭＯＳＦＥＴを提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の一実施形態によれば、
第１のスイッチング素子（Ｍ０）の入力端子（４）とこの駆動回路（１０）の間に第２のスイッチング素子（Ｍ７）または可変抵抗素子を設け、
前記第１のスイッチング素子（Ｍ０）の入力端子（４）に第３のスイッチング素子（Ｍ５）を設け、
さらに、前記第１のスイッチング素子（Ｍ０）の温度検出回路または電流検出回路（１２）を設け、
この温度検出回路または電流検出回路（１２）により、前記第３のスイッチング素子（Ｍ５）をオン、前記第２のスイッチング素子（Ｍ７）をオフまたは高インピーダンスとせしめることを特徴とするものである（図１参照）。
【０００６】
さらに、本発明の他の一実施形態によれば、前記第１のスイッチング素子（Ｍ０）と、前記第３のスイッチング素子（Ｍ５）と前記温度検出回路または電流検出回路（１２）を第１の半導体チップ（１０４）に内蔵し、前記第２のスイッチング素子（Ｍ７）または前記可変抵抗素子を有する第２の半導体チップ（１０６）と同一パッケージに内蔵したことを特徴とするものである（図５参照）。
【０００７】
さらに、本発明の好適な他の実施形態によれば、前記第２のスイッチング素子（Ｍ７）または前記可変抵抗素子が前記第１のスイッチング素子（Ｍ０）と絶縁層（１００６または１００２）を介して、同一チップ上に設けたことを特徴とするものである（図３と図４を参照）。
【０００８】
【作用】
本発明の代表的な実施形態では、負荷短絡事故または放熱条件の悪化によりパワーＭＯＳＦＥＴが過熱状態または過電流状態になった場合でもドレイン電流を制限するか遮断することにより素子破壊を防止するパワーＭＯＳＦＥＴの保護回路として、従来のゲート抵抗の代わりにＰチャネルＭＯＳＦＥＴ（Ｍ７）を用いていることが特徴である（図１参照）。
本実施形態では、第１のスイッチング素子であるパワーＭＯＳＦＥＴ（Ｍ０）が正常動作している場合には第２のスイッチング素子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）がオン状態、第３のスイッチング素子であるＮチャネルＭＯＳＦＥＴ（Ｍ５）がオフ状態である。このため、駆動回路１０の出力電圧はそのまま等価的に低いゲート抵抗を介して、第１のスイッチング素子であるパワーＭＯＳＦＥＴ（Ｍ０）のゲート端子（４）に印加される。
ところが、パワーＭＯＳＦＥＴが過熱状態または過電流状態になった場合には制御回路（１１）により、第２のスイッチング素子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）がオフ状態、第３のスイッチング素子であるＮチャネルＭＯＳＦＥＴ（Ｍ５）がオン状態になる。この時、駆動回路１０の出力端子は、第１のスイッチング素子であるパワーＭＯＳＦＥＴ（Ｍ０）のゲート端子と遮断される。このため、保護動作時の低いドレイン電流がＮチャネルＭＯＳＦＥＴ（Ｍ５）によりバイパスされパワーＭＯＳＦＥＴ（Ｍ０）を高速に遮断できる。
本発明の他の実施形態では、パワーＭＯＳＦＥＴの温度をできるだけ正確に測定するため、またはパワーＭＯＳＦＥＴの電流をカレントミラー構成で検出するために、温度検出回路または電流検出回路は本体のパワーＭＯＳＦＥＴ（Ｍ０）と同一の第１の半導体チップ（１０４）に形成し、第２のスイッチング素子であるＰチャネルＭＯＳＦＥＴ（Ｍ７）はパワーＭＯＳＦＥＴ（Ｍ０）のドレイン領域（図３の１０００）に形成することが不可能なため、第２の半導体チップ（１０６）に形成し、両チップの分離のため絶縁板（１０５）を前記第２の半導体チップ（１０６）の下に設けて同一パッケージに実装した。このため、前述の高性能な過熱保護回路または過電流保護回路を内蔵したパワーＭＯＳＦＥＴを従来と同じ小型のパッケージに実装できるという利点がある（図５参照）。
また、他の実施形態として、ＰチャネルＭＯＳＦＥＴを絶縁層（１００６または１００２）を介してパワーＭＯＳＦＥＴのドレイン領域（１０００）と分離することも可能である（図３または図４参照）。
本発明のその他の目的と特徴は、以下の実施例から明らかとなろう。
【０００９】
【実施例】
図１は本発明の第１の実施例の回路図である。本実施例は負荷短絡事故または放熱条件の悪化によりパワーＭＯＳＦＥＴが過熱状態または過電流状態になった場合でもドレイン電流を制限するか遮断することによりパワーＭＯＳＦＥＴの破壊を防止する保護回路である。本図で、Ｍ０はパワーＭＯＳＦＥＴ、１２はＭ０の温度検出回路または電流検出回路、１１はＭ５とＭ７の制御回路である。従来の過電流または過熱保護回路ではパワーＭＯＳＦＥＴ（Ｍ０）のゲート端子４と駆動回路１０との間にはゲート抵抗を用い、過熱遮断または過電流保護動作を行う場合にはＭ５をオンし、ゲート抵抗の電圧降下によりパワーＭＯＳＦＥＴ（Ｍ０）の電流制御または電流遮断を行っていた。これに対し本実施例ではゲート抵抗の代わりにＰチャネルＭＯＳＦＥＴ（Ｍ７）を用いていることが特徴である。本実施形態では、パワーＭＯＳＦＥＴ（Ｍ０）が正常動作している場合にはＰチャネルＭＯＳＦＥＴ（Ｍ７）がオン状態、ＮチャネルＭＯＳＦＥＴ（Ｍ５）がオフ状態である。このため、駆動回路１０の出力電圧はそのまま等価的に低いゲート抵抗を介して、パワーＭＯＳＦＥＴ（Ｍ０）のゲート端子（４）に印加される。一方、パワーＭＯＳＦＥＴが過熱状態または過電流状態になった場合には制御回路（１１）により、ＰチャネルＭＯＳＦＥＴ（Ｍ７）がオフ、ＮチャネルＭＯＳＦＥＴ（Ｍ５）がオンする。この時、駆動回路１０の出力端子は、パワーＭＯＳＦＥＴ（Ｍ０）のゲート端子（４）と遮断され、保護動作時の低いドレイン電流がＮチャネルＭＯＳＦＥＴ（Ｍ５）によりバイパスされるので、パワーＭＯＳＦＥＴ（Ｍ０）を高速に遮断できる。なお、外部ゲート端子（２）の電圧を下げた場合にはＰチャネルＭＯＳＦＥＴ（Ｍ７）のドレイン・ボディ間寄生ダイオ−ドに電流が流れて本体パワーＭＯＳＦＥＴ（Ｍ０）が遮断する。
従来の過熱遮断回路内蔵パワーＭＯＳＦＥＴの回路例では、ゲート抵抗を５ｋΩ程度と高くし、前記保護回路用ＭＯＳＦＥＴには遮断状態に１〜２ｍＡ程度の大電流を流すことにより、外部ゲート端子の電圧を５〜１０Ｖ程度降圧し、本体のパワーＭＯＳＦＥＴを遮断していた。このため、従来の過熱遮断回路用パワーＭＯＳＦＥＴは高周波のパルス駆動は不可能であり、また、ゲート遅延時間が大きくなるためスイッチング損失が大きくなるという問題があった。また、過熱遮断回路が働いた後のゲート電流が高いため、駆動回路の消費電力が高くなるという問題があった。
これに対し、図１の本発明の実施例では通常の駆動時には、等価的なゲート抵抗が小さいため高周波のパルス駆動が可能でスイッチング損失も小さいという利点がある。また、遮断動作時には等価的ゲート抵抗が高くなるため、過熱遮断回路が働いた後のゲート電流が小さく、過熱遮断のためのスイッチング時間が短くなるという利点がある。
【００１０】
図２は本発明の第２の実施例の回路図である。本実施例は図１のブロック回路的な実施例を実際の回路で表したものである。本実施例ではパワーＭＯＳＦＥＴの温度検出回路として抵抗Ｒ４とダイオード列Ｄ１〜Ｄ４を使用している。通常の動作時には、ゲート電圧が外部ゲート端子２に印加された時、Ｍ１はオン状態になる。また、非対称型フリップフロップ構成のラッチ回路の出力は抵抗Ｒ１を抵抗Ｒ２より十分高く設定することにより低電圧状態になる。このため、Ｍ７はオン状態、Ｍ５はオフ状態となり、外部ゲート端子２に電圧が印加される時の等価的なゲート抵抗は低くなる。一方、負荷短絡事故等が発生しパワーＭＯＳＦＥＴの温度が上昇するとＭ１がオフし、ラッチ回路の状態が反転し、Ｍ７がオフする。このため、遮断動作時には等価的ゲート抵抗が高くなる。また、Ｍ５がオンするためパワーＭＯＳＦＥＴ（Ｍ０）を高速に遮断でき、遮断動作後のゲート電流が小さいという利点がある。
【００１１】
図３は本発明の第３の実施例の半導体装置の断面図である。本実施例は図２の回路で、１を外部ドレイン、２を外部ゲート、３を外部ソースとして、１チップ化するための半導体装置の断面構造である。１０１５は本体パワーＭＯＳＦＥＴ（図２のＭ０）のドレイン電極、１０００はＮ型エピタキシャル領域で本体パワーＭＯＳＦＥＴのドレイン領域、１００７ａはゲート用多結晶シリコン層、１０１２ａはＮ型拡散層で本体パワーＭＯＳＦＥＴのソース拡散層、１００８はボディ領域となるＰ型拡散層、１０１１ａはボディ領域のコンタクト抵抗低減のためのＰ型拡散層である。また、図の右側にはＭ５等に用いる保護回路用のＮチャネルＭＯＳＦＥＴを示す。１０１２ｂはドレインまたはソース用のＮ型拡散層、１００５はＰ型ウエル拡散層、１０１１ｂはボディ領域のコンタクト抵抗低減のためのＰ型拡散層、１００７ｂはゲート用多結晶シリコン層である。また、中央にはＭ７に用いる保護回路用ＰチャネルＭＯＳＦＥＴを示してある。１００７ｄと１００７ｅは１００７ａと同一工程で形成される多結晶シリコン層で、１００７ｅは低濃度のＮ型不純物をドープしたボディ領域、１００７ｄは１０１１ａの高濃度Ｐ型ドープと同一工程により高濃度Ｐ型領域にしてある。また、１０１０は多結晶シリコンゲート層である。
本実施例の特長は、Ｍ７に用いるＰチャネルＭＯＳＦＥＴを絶縁層１００６により本体パワーＭＯＳＦＥＴと分離された領域に形成してある点である。このため、本実施例では、従来のパワーＭＯＳＦＥＴ製造プロセスとほぼ同様な低コストプロセスで図２に示した高性能化した過熱遮断回路パワーＭＯＳＦＥＴを実現できるという利点がある。
【００１２】
図４は本発明の第４の実施例の半導体装置である。本実施例も図２の回路で、１を外部ドレイン、２を外部ゲート、３を外部ソースとして、１チップ化するための半導体装置の断面構造である。本実施例では誘電体分離構造で本発明の回路を実現している。本構造では最初にＮ型基板１０００の下側に溝を形成、高濃度Ｎ型埋込層１００１の形成、絶縁酸化膜１００２の形成を行った後、パワーＭＯＳＦＥＴ部直下の酸化膜１００２を除去し、シリコン層（１００３と１００４）の形成を行う。このとき、絶縁酸化膜１００２の下には多結晶シリコン層１００３、絶縁酸化膜１００２を除去した領域には単結晶シリコン層１００４が形成される。この後、Ｎ型シリコン層１０００の上側を削り平坦化し、通常のパワーＭＯＳＦＥＴと同様の工程を経ることにより本構造が得られる。本実施例の場合にはＭ７に用いるＰチャネルＭＯＳＦＥＴは絶縁層１００２により本体パワーＭＯＳＦＥＴと分離された領域に形成してある。このため、図３の実施例の場合と同様にＰチャネルＭＯＳＦＥＴのソースまたはドレインと本体パワーＭＯＳＦＥＴのドレインを分離できる。本実施例は図３に比べ製造方法が複雑になるが、ＰチャネルＭＯＳＦＥＴを単結晶シリコン層内に形成できるため、図３の場合に比べＰチャネルＭＯＳＦＥＴのオン抵抗を下げやすいという利点がある。また、Ｍ５等の保護回路用ＮチャネルＭＯＳＦＥＴも本体パワーＭＯＳＦＥＴと絶縁層１００２により分離して形成できるため、寄生バイポーラトランジスタの動作等による誤動作を防止できるという利点がある。
【００１３】
図５は本発明の第５の実施例の半導体装置である。本実施例では本体パワーＭＯＳＦＥＴ（Ｍ０）と、保護回路用のＮチャネルＭＯＳＦＥＴ（Ｍ５）と前記温度検出回路または電流検出回路（１２）を第１の半導体チップ（１０４）に内蔵し、保護回路用のＰチャネルＭＯＳＦＥＴ（Ｍ７）を第２の半導体チップ（１０６）に形成し破線で示す同一の樹脂封止パッケージ中に実装したことを特徴とするものである。第１の半導体チップ（１０４）では裏面が本体パワーＭＯＳＦＥＴのドレインであるため、第２の半導体チップ（１０６）は絶縁板（１０５）の上に形成し、ＰチャネルＭＯＳＦＥＴ（Ｍ７）と本体パワーＭＯＳＦＥＴ（Ｍ０）を分離している。１１０は本体パワーＭＯＳＦＥＴのゲート端子用パッド（図２の４に対応）、１１１は本体パワーＭＯＳＦＥＴのソース端子用パッド、１１２はＭ７のゲート端子を制御するための端子用パッド、１１３は第１の半導体チップ上の外部ゲート端子用パッドで制御回路部の電源電圧を供給する。また、１０７はＭ７のドレイン端子用パッド、１０８はＭ７のゲート端子用パッド、１０９はＭ７のソース端子用パッドである。本実施例では実装方式を改良することにより、ＰチャネルＭＯＳＦＥＴであるＭ７を本体パワーＭＯＳＦＥＴと同一パッケージに実装し小型化した。本実施例によっても図３や図４で示した１チップで実現する保護回路内蔵パワーＭＯＳＦＥＴと同様の効果が得られる。
【００１４】
図６は本発明の第６の実施例の回路図である。本実施例では図２の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４をＰチャネルＭＯＳＦＥＴ Ｍ９、Ｍ１０、Ｍ８、Ｍ６に置き換えた場合の実施例である。本実施例では図２の場合に比べ保護回路の占有面積を小さくすることができ、また、保護回路部のスイッチング速度が高速化できるという効果がある。ここで、ＰチャネルＭＯＳＦＥＴ Ｍ９、Ｍ１０、Ｍ８、Ｍ６は図３や図４の半導体素子構造を用いることによりＭ７と同様に本体素子と同一チップに共存可能である。また、ＰチャネルＭＯＳＦＥＴ Ｍ９、Ｍ１０、Ｍ８、Ｍ１１は図５の第２の半導体チップ１０６に共存させることにより、本体パワーＭＯＳＦＥＴと同一パッケージに形成することも可能である。
【００１５】
図７は本発明の第７の実施例の回路図である。本実施例では図２のＰチャネルＭＯＳＦＥＴの代わりにデプレッション型ＮチャネルＭＯＳＦＥＴ（Ｍ１２）を用いた場合の実施例である。ここで、デプレッション型ＮチャネルＭＯＳＦＥＴ（Ｍ１２）はスイッチング素子または可変ゲート抵抗として振る舞う。すなわち、パワーＭＯＳＦＥＴ（Ｍ０）が正常動作している場合にはＭ１２のゲート電圧は高電位のためＭ１２はオン状態（低インピーダンス状態）、第３のスイッチング素子であるＮチャネルＭＯＳＦＥＴ（Ｍ５）はオフ状態である。このため、外部ゲート端子２の電圧はそのまま等価的に低いゲート抵抗を介して、パワーＭＯＳＦＥＴ（Ｍ０）のゲート端子（４）に印加される。このため、高周波パルス駆動回路にも低損失で使用可能である。一方、パワーＭＯＳＦＥＴが過熱状態になった場合にはＭ１２のゲート電位が下がるためＭ１２はほぼオフ状態または高インピーダンス状態になり、また、ＮチャネルＭＯＳＦＥＴ（Ｍ５）はオンする。このため、ＮチャネルＭＯＳＦＥＴ（Ｍ５）の電流駆動能力が低くても本体パワーＭＯＳＦＥＴ（Ｍ０）を高速に遮断できるという効果がある（図２の実施例と同様の効果がある）。本実施例のデプレッション型ＮチャネルＭＯＳＦＥＴ（Ｍ１２）は図３の制御用ＮチャネルＭＯＳＦＥＴと同様にＰ型ウエル構造の中に形成し、ゲート直下のＰ型ウエルの表面だけをイオン打ち込みによりＮ型化することにより実現できる。本実施例では、図３や図４に比べ半導体装置の製造方法が簡単であるという利点がある。なお、Ｍ１２はエンハンス型素子を使用することも可能である。また、多結晶シリコンダイオードＤ６を追加した場合には外部ゲート端子２によるパワーＭＯＳＦＥＴ（Ｍ０）の遮断を高速に行なえるという効果がある。
【００１６】
図８は本発明の第８の実施例の回路図である。本実施例では図７の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４をデプレッション型ＮチャネルＭＯＳＦＥＴ Ｍ１４、Ｍ１５、Ｍ１３、Ｒ１１に置き換えた場合の実施例である。本実施例の場合には図７の場合に比べ、保護回路の占有面積を小さくすることができ、また、保護回路部のスイッチング速度が高速化できるという利点がある。
【００１７】
図９は本発明の第９の実施例の回路図である。これまでの実施例では、過熱遮断回路内蔵パワーＭＯＳＦＥＴを例にとり説明してきたが、本実施例では過電流遮断回路内蔵パワーＭＯＳＦＥＴを用いた場合を示してある。本実施例では大きなサイズ（大きなチャネル幅）の本体パワーＭＯＳＦＥＴ（Ｍ０）と同一チップに小さなサイズ（小さなチャネル幅）のセンス用ＭＯＳＦＥＴ（Ｍ１５）を所謂カレントミラー接続して内蔵し、本体パワーＭＯＳＦＥＴ（ＭＯ）に過電流が流れた場合にセンス用ＭＯＳＦＥＴ（Ｍ１５）にもセンス電流が流れる電流検出回路を実現している。通常、外部ゲート端子に電圧が印加されるとセンス用ＭＯＳＦＥＴ（Ｍ１５）のソース電位（５）が低電位のためＭ５はオフ、Ｍ１７はオフ、Ｍ１６はオン、Ｍ７はオン状態である。このため、外部ゲート端子（２）の印加電圧はそのまま等価的に低いゲート抵抗を介して、パワーＭＯＳＦＥＴ（Ｍ０）のゲート端子（４）に印加される。一方、パワーＭＯＳＦＥＴが過電流状態になった場合にはＭ１５のソース電圧が増加するため、上記と逆にＰチャネルＭＯＳＦＥＴ（Ｍ７）がオフ、ＮチャネルＭＯＳＦＥＴ（Ｍ５）がオンする。このため、低電流駆動能力を有するＮチャネルＭＯＳＦＥＴ（Ｍ５）を用いてもパワーＭＯＳＦＥＴ（Ｍ０）を高速に遮断できる。本実施例では抵抗Ｒ５〜Ｒ８の値、Ｍ７のオン抵抗、Ｍ５、Ｍ１６、Ｍ１７の電流駆動能力の設計値により、過電流時に本体パワーＭＯＳＦＥＴが遮断する過電流遮断回路内蔵パワーＭＯＳＦＥＴにも、電流を制御するだけの過電流制限回路内蔵パワーＭＯＳＦＥＴにもなる。本実施例の過電流保護回路を有する半導体装置も図３、図４、図５の実施例で述べた過熱保護回路内蔵パワーＭＯＳＦＥＴと同じ構造にて実現できる。
【００１８】
以上、本発明の実施例を詳細に説明したが、本発明は上記の実施例に限定されるものではなく、その技術思想の範囲内で種々の変形が可能である。
例えば、以上の実施例では本体素子がパワーＭＯＳＦＥＴの場合に関して述べたが、本発明の回路技術は本体素子として、バイポーラトランジスタや絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を用いた場合にも適用可能であることは言うまでもない。
【００１９】
【発明の効果】
本発明によれば、高周波パルス駆動時にもスイッチング損失が小さく、また、本体素子の遮断動作後のゲート電流が小さく、遮断動作が高速な過熱保護または過電流保護回路内蔵パワーＭＯＳＦＥＴが得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】本発明の第３の実施例の半導体装置の断面図である。
【図４】本発明の第４の実施例の半導体装置の断面図である。
【図５】本発明の第５の実施例の半導体装置の平面図である。
【図６】本発明の第６の実施例の回路図である。
【図７】本発明の第７の実施例の回路図である。
【図８】本発明の第８の実施例の回路図である。
【図９】本発明の第９の実施例の回路図である。
【符号の説明】
１、１０１…外部ドレイン端子、２、１００…外部ゲート端子、３、１０２…外部ソース端子、４…本体パワーＭＯＳＦＥＴの内部ゲート端子、５…センスＭＯＳＦＥＴのソース端子、１０…駆動回路、１１…制御回路、１２…パワーＭＯＳＦＥＴの温度検出回路または電流検出回路、
１０４…Ｍ０と温度検出回路または電流検出回路を内蔵する第１の半導体チップ、１０５…絶縁板、１０６…Ｍ７を内蔵する第２の半導体チップ、１０７…第２の半導体チップ上の本体パワーＭＯＳＦＥＴの内部ゲート用パッド、１０８…第２の半導体チップ上の本体パワーＭＯＳＦＥＴの内部ゲート用パッド、１０９…第２の半導体チップ上の外部ゲート端子用パッド、１１０…第１の半導体チップ上の本体パワーＭＯＳＦＥＴの内部ゲート用パッド１１１…第１の半導体チップ上の外部ソース用パッド、１１２…Ｍ７またはＭ１２のゲート制御用端子パッド、１１３…第１の半導体チップ上の外部ゲート用パッド、１０４…Ｍ０と温度検出回路または電流検出回路を内蔵する第１の半導体チップ、
１０００…Ｎ型基板またはＮ型エピタキシャル層、１００１…高濃度Ｎ型埋込層、１００２、１００６、１００９、１０１３…絶縁層、１００３…高濃度Ｎ型多結晶シリコン層、１００４…高濃度Ｎ型単結晶シリコン層、１００５…Ｐ型ウエル拡散層、１００７ａ、１００７ｂ、１００７ｃ…多結晶シリコン層、１００８…Ｐ型チャネル拡散層、１０１０…多結晶シリコン層（制御回路用Ｐ型ＭＯＳＦＥＴ部ゲート用）、１０１１ａ、１０１１ｂ…高濃度Ｐ型拡散層、１０１２ａ、１０１２ｂ…高濃度Ｎ型拡散層、１０１４、１０１５…電極層、
Ｒ１〜Ｒ８…抵抗、Ｄ１〜Ｄ６…ダイオ−ド、Ｍ０…パワーＭＯＳＦＥＴ、Ｍ１〜Ｍ５、Ｍ１６、Ｍ１７…制御用ＮチャネルＭＯＳＦＥＴ、Ｍ６、Ｍ７、Ｍ８〜Ｍ１０…制御用ＰチャネルＭＯＳＦＥＴ、Ｍ１１〜Ｍ１５…制御用デプレッション型ＮチャネルＭＯＳＦＥＴ。

Claims (15)

  1. 第１と第２と第３ＭＯＳＦＥＴと、一定以上の温度を検出する検出回路と、上記検出回路の検出結果を保持し出力するフリップフロップ回路と、ダイオードとが同一半導体基板上に設けられ、第１端子、第２端子、第３端子とを有する半導体装置であって、
    上記一定以上の温度になると上記第１ＭＯＳＦＥＴが遮断される半導体装置であり、
    上記第１と第２と第３ＭＯＳＦＥＴはＮ型であり、
    上記第１ＭＯＳＦＥＴのソース・ドレイン経路は上記第１端子と上記第２端子との間に接続され、
    上記第２ＭＯＳＦＥＴのソース・ドレイン経路は上記第１ＭＯＳＦＥＴのゲートと上記第３端子との間に接続され、
    上記第３ＭＯＳＦＥＴのソース・ドレイン経路は上記第１ＭＯＳＦＥＴのゲートと上記第２端子との間に接続され、
    上記ダイオードは、上記第２ＭＯＳＦＥＴのソース・ドレイン経路と並列に接続され、アノードが上記第１ＭＯＳＦＥＴのゲート側、カソードが上記第３端子側にあり、
    上記フリップフロップ回路は上記第３端子から電源電圧を供給され、第１の状態もしくは第２の状態のいずれかを保持し、
    上記フリップフロップ回路が上記第１状態のときには、上記第２ＭＯＳＦＥＴのインピーダンスは低く、上記第３ＭＯＳＦＥＴのインピーダンスは高くなるよう制御され、
    上記フリップフロップ回路が上記第２状態のときには、上記第２ＭＯＳＦＥＴのインピーダンスは高く、上記第３ＭＯＳＦＥＴのインピーダンスは低くなるように制御され、
    上記フリップフロップ回路は上記一定の温度より低い場合に上記第１状態になるように非対称型で回路構成されていることを特徴とする半導体装置。
  2. 上記フリップフロップ回路を構成するＭＯＳＦＥＴは、Ｎ型であることを特徴とする請求項１に記載の半導体装置。
  3. 上記検出回路を構成するＭＯＳＦＥＴは、Ｎ型であることを特徴とする請求項１または２に記載の半導体装置。
  4. 上記第２ＭＯＳＦＥＴのゲートに上記フリップフロップ回路から与えられる信号は、上記第３ＭＯＳＦＥＴのゲートに上記フリップフロップ回路から与えられる信号を反転して得られた信号であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 上記検出回路は直列接続された複数のダイオードを含むことを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. パワーＭＯＳＦＥＴと第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴとダイオードと温度検出回路と保持回路とを含み、
    上記パワーＭＯＳＦＥＴのドレイン端子は第１外部端子に、上記パワーＭＯＳＦＥＴのソース端子は第２外部端子へ接続され、
    上記第１のＭＯＳＦＥＴのドレイン−ソース経路は第３外部端子と上記パワーＭＯＳＦＥＴのゲート端子間に接続され、
    上記第２ＭＯＳＦＥＴのドレイン端子は上記パワーＭＯＳＦＥＴのゲート端子に、ソース端子は上記第２外部端子に接続され、
    上記ダイオードのアノード端子は上記パワーＭＯＳＦＥＴのゲートへ、カソード端子は上記第３外部端子へ接続され、
    上記温度検出回路は上記パワーＭＯＳＦＥＴの温度を検出し、上記温度が一定以上になった場合に制御信号が変化し、
    上記保持回路は上記制御信号の変化により保持情報が第１状態から第２状態に変化し、 上記保持回路は上記第１状態のときに上記第１のＭＯＳＦＥＴを低インピーダンス状態に、上記第２ＭＯＳＦＥＴを高インピーダンス状態に制御し、
    上記保持回路は上記第２状態のときに上記第１のＭＯＳＦＥＴを高インピーダンス状態に、上記第２ＭＯＳＦＥＴを低インピーダンス状態に制御し、
    上記保持回路は、上記温度が上記一定の温度より低い場合に上記第１状態となるように非対称型回路で構成されることを特徴とする半導体装置。
  7. 上記温度検出回路と上記保持回路を構成するＭＯＳＦＥＴは、Ｎ型であることを特徴とする請求項６に記載の半導体装置。
  8. 上記保持回路は、非対称型フリップフロップ回路で構成される、請求項６に記載の半導体装置。
  9. 上記非対称型フリップフロップ回路は、上記第１ＭＯＳＦＥＴのゲートに第１制御信号を出力し、上記第２ＭＯＳＦＥＴのゲートに第２制御信号を出力し、前記第１と第２制御信号は相補関係にあることを特徴とする請求項８記載の半導体装置。
  10. 上記温度検出回路は直列接続された複数のダイオードとＮ型ＭＯＳＦＥＴとを含むこと特徴とする請求項６から９のいずれかに記載の半導体装置。
  11. パワーＭＯＳＦＥＴと、第１ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴと、検出回路と、フリップフロップと、ダイオードとが単一の半導体基板に形成される半導体装置であって、
    該半導体装置は、さらに、外部端子と、外部ソース端子と、外部ドレイン端子とを具備し、
    上記パワーＭＯＳＦＥＴと、上記第１ＭＯＳＦＥＴと、上記第２ＭＯＳＦＥＴとはＮ型であり、それぞれの基板電位は上記外部ソース端子に接続され、
    上記パワーＭＯＳＦＥＴのソース電極とドレイン電極は上記半導体基板のそれぞれ表面側と裏面側に形成され、
    上記パワーＭＯＳＦＥＴのソース・ドレイン経路は上記外部ソース端子と上記外部ドレイン端子との間に接続され、
    上記第１ＭＯＳＦＥＴのソース・ドレイン経路は上記パワーＭＯＳＦＥＴのゲートと上記外部端子との間に接続され、
    上記第２ＭＯＳＦＥＴのソース・ドレイン経路は上記パワーＭＯＳＦＥＴのゲートと上記外部ソース端子との間に接続され、
    上記検出回路は、上記外部端子と上記外部ソース端子とに接続され、一定以上の温度を検出するものであり、
    上記フリップフロップは、上記外部端子と上記外部ソース端子とに接続され、非対称型の回路構成であり、上記検出回路の検出結果により２つの状態のいずれか一方の状態となるものであり、上記一定以上の温度が検出されると、一方の状態から他方の状態に変化することで、上記第１ＭＯＳＦＥＴのインピーダンスが上昇し、上記第２ＭＯＳＦＥＴのインピーダンスが低下するように上記第１ＭＯＳＦＥＴおよび上記第２ＭＯＳＦＥＴのゲートを制御し、
    上記ダイオードは、上記パワーＭＯＳＦＥＴのゲートと上記外部端子との間に上記第１ＭＯＳＦＥＴのソース・ドレイン経路と並列に接続され、アノードが上記パワーＭＯＳＦＥＴのゲート側に、カソードが上記外部端子側にある半導体装置。
  12. 上記フリップフロップから上記第１ＭＯＳＦＥＴと上記第２ＭＯＳＦＥＴのゲートに与えられる信号の関係は相補関係にある請求項１１に記載の半導体装置。
  13. 上記検出回路と上記フリップフロップは上記外部端子よりそのまま直接に動作電位が供給される請求項１１に記載の半導体装置。
  14. 上記第１と第２ＭＯＳＦＥＴのそれぞれのＮ型拡散層は、上記パワーＭＯＳＦＥＴのＮ型ドレイン領域とＰＮ接合を形成するＰ型半導体領域に形成される請求項１１に記載の半導体装置。
  15. パワーＭＯＳＦＥＴと、第１ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴと、温度を検出する検出回路と、上記検出回路の検出結果を保持するフリップフロップと、ダイオードとが単一の半導体基板に形成される半導体装置であって、
    該半導体装置は、さらに、外部端子と、外部ソース端子と、外部ドレイン端子とを具備し、
    上記パワーＭＯＳＦＥＴと、上記第１ＭＯＳＦＥＴと、上記第２ＭＯＳＦＥＴとはＮ型であり、
    上記パワーＭＯＳＦＥＴのソース電極とドレイン電極は上記半導体基板のそれぞれ表面側と裏面側に形成され、
    上記パワーＭＯＳＦＥＴのソース・ドレイン経路は上記外部ソース端子と上記外部ドレイン端子との間に接続され、
    上記第１ＭＯＳＦＥＴのソース・ドレイン経路は上記パワーＭＯＳＦＥＴのゲートと上記外部端子との間に接続され、
    上記第２ＭＯＳＦＥＴのソース・ドレイン経路は上記パワーＭＯＳＦＥＴのゲートと上記外部ソース端子との間に接続され、
    上記ダイオードのアノードが上記パワーＭＯＳＦＥＴのゲート側に、カソードが上記外部端子側に接続され、
    上記フリップフロップは、上記外部端子と上記外部ソース端子との間に接続され、非対称型のフリップフロップであり、
    上記検出回路によって検出された温度が所定の温度より低い場合は上記第１ＭＯＳＦＥＴをオン状態に、上記第２ＭＯＳＦＥＴをオフ状態にするよう上記第１ＭＯＳＦＥＴおよび上記第２ＭＯＳＦＥＴのゲートが上記フリップフロップにより制御され、
    上記検出回路によって検出された温度が上記所定の温度より高い場合は、上記第１ＭＯＳＦＥＴをオフ状態に、上記第２ＭＯＳＦＥＴをオン状態にするよう上記第１ＭＯＳＦＥＴおよび上記第２ＭＯＳＦＥＴのゲートが上記フリップフロップにより制御される半導体装置。
JP2003093135A 1993-02-22 2003-03-31 半導体装置 Expired - Lifetime JP4007450B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5031579A JP3018816B2 (ja) 1993-02-22 1993-02-22 半導体素子の保護回路ならびにこれを有する半導体装置
JP17505599A JP3446665B2 (ja) 1993-02-22 1999-06-22 半導体素子の保護回路ならびにこれを有する半導体装置
JP2003093135A JP4007450B2 (ja) 1993-02-22 2003-03-31 半導体装置
JP2007025328A JP4437823B2 (ja) 1993-02-22 2007-02-05 半導体装置
JP2009247256A JP4605613B2 (ja) 1993-02-22 2009-10-28 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP5031579A JP3018816B2 (ja) 1993-02-22 1993-02-22 半導体素子の保護回路ならびにこれを有する半導体装置
JP17505599A JP3446665B2 (ja) 1993-02-22 1999-06-22 半導体素子の保護回路ならびにこれを有する半導体装置
JP2003093135A JP4007450B2 (ja) 1993-02-22 2003-03-31 半導体装置
JP2007025328A JP4437823B2 (ja) 1993-02-22 2007-02-05 半導体装置
JP2009247256A JP4605613B2 (ja) 1993-02-22 2009-10-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP17505599A Division JP3446665B2 (ja) 1993-02-22 1999-06-22 半導体素子の保護回路ならびにこれを有する半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007025328A Division JP4437823B2 (ja) 1993-02-22 2007-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2003309264A JP2003309264A (ja) 2003-10-31
JP4007450B2 true JP4007450B2 (ja) 2007-11-14

Family

ID=49956623

Family Applications (5)

Application Number Title Priority Date Filing Date
JP5031579A Expired - Lifetime JP3018816B2 (ja) 1993-02-22 1993-02-22 半導体素子の保護回路ならびにこれを有する半導体装置
JP17505599A Expired - Lifetime JP3446665B2 (ja) 1993-02-22 1999-06-22 半導体素子の保護回路ならびにこれを有する半導体装置
JP2003093135A Expired - Lifetime JP4007450B2 (ja) 1993-02-22 2003-03-31 半導体装置
JP2007025328A Expired - Lifetime JP4437823B2 (ja) 1993-02-22 2007-02-05 半導体装置
JP2009247256A Expired - Lifetime JP4605613B2 (ja) 1993-02-22 2009-10-28 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP5031579A Expired - Lifetime JP3018816B2 (ja) 1993-02-22 1993-02-22 半導体素子の保護回路ならびにこれを有する半導体装置
JP17505599A Expired - Lifetime JP3446665B2 (ja) 1993-02-22 1999-06-22 半導体素子の保護回路ならびにこれを有する半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2007025328A Expired - Lifetime JP4437823B2 (ja) 1993-02-22 2007-02-05 半導体装置
JP2009247256A Expired - Lifetime JP4605613B2 (ja) 1993-02-22 2009-10-28 半導体装置

Country Status (1)

Country Link
JP (5) JP3018816B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497285A (en) * 1993-09-14 1996-03-05 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection
JP3663258B2 (ja) * 1995-09-11 2005-06-22 株式会社ルネサステクノロジ 制御回路内蔵絶縁ゲート型半導体装置
JP3544592B2 (ja) * 1995-11-09 2004-07-21 株式会社ルネサステクノロジ 制御回路内蔵絶縁ゲート型半導体装置
EP0809295B1 (de) * 1996-05-21 2003-04-02 Infineon Technologies AG MOSFET mit Temperaturschutz
US6057998A (en) 1996-12-25 2000-05-02 Hitachi, Ltd. Insulated gate type semiconductor apparatus with a control circuit
JP3884849B2 (ja) * 1996-12-25 2007-02-21 株式会社ルネサステクノロジ 制御回路内蔵絶縁ゲート型半導体装置
JP3698323B2 (ja) * 1997-01-24 2005-09-21 株式会社ルネサステクノロジ パワースイッチ回路
JPH10215160A (ja) * 1997-01-31 1998-08-11 Matsushita Electric Ind Co Ltd 保護機能付半導体スイッチング回路および溶接機および切断機
DE19722300A1 (de) * 1997-05-28 1998-12-03 Bosch Gmbh Robert Übertemperatur-Schutzschaltung
GB9716838D0 (en) * 1997-08-08 1997-10-15 Philips Electronics Nv Temperature sensing circuits
JP3613979B2 (ja) * 1997-11-17 2005-01-26 富士電機デバイステクノロジー株式会社 温度検出機能内蔵ドライバｉｃ
JP4431761B2 (ja) * 1998-01-27 2010-03-17 富士電機システムズ株式会社 Ｍｏｓ型半導体装置
DE19817790A1 (de) * 1998-04-21 1999-12-09 Siemens Ag Verpolschutzschaltung
JP3319406B2 (ja) * 1998-09-18 2002-09-03 日本電気株式会社 比較増幅検出回路
JP2000112577A (ja) * 1998-09-24 2000-04-21 Internatl Business Mach Corp <Ibm> バッテリ切換回路
JP2000312143A (ja) 1999-02-26 2000-11-07 Yazaki Corp スイッチング・デバイス
JP2000253570A (ja) 1999-02-26 2000-09-14 Yazaki Corp 電気自動車のモータ起電力制御システム
JP2000312433A (ja) 1999-02-26 2000-11-07 Yazaki Corp スイッチング・デバイス
JP2000311789A (ja) 1999-02-26 2000-11-07 Yazaki Corp オートライトコントロールシステム
TW457767B (en) 1999-09-27 2001-10-01 Matsushita Electric Works Ltd Photo response semiconductor switch having short circuit load protection
KR100615463B1 (ko) * 2000-02-02 2006-08-25 삼성전자주식회사 반도체 패키지용 과열 보호 소켓
JP3534309B2 (ja) * 2000-07-27 2004-06-07 Ｎｅｃトーキン栃木株式会社 温度保護付き電池パック
JP2002043868A (ja) * 2000-07-28 2002-02-08 Nec Corp 半導体装置
JP2002299569A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd スイッチング用ｍｏｓトランジスタの保護回路
US6969959B2 (en) 2001-07-06 2005-11-29 Lutron Electronics Co., Inc. Electronic control systems and methods
DE10152527A1 (de) * 2001-10-24 2003-05-08 Delphi Tech Inc Schaltungsanordnung zur Laststromüberwachung
JP3802412B2 (ja) * 2001-12-26 2006-07-26 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓトランジスタ出力回路
KR100457675B1 (ko) * 2002-09-10 2004-11-18 동아전기부품 주식회사 블로워모터 속도조절용 구동 시스템
JP4250412B2 (ja) * 2002-12-13 2009-04-08 三菱電機株式会社 半導体装置
JP2005093763A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd 半導体装置
JP4981267B2 (ja) * 2005-05-11 2012-07-18 ルネサスエレクトロニクス株式会社 過熱検出回路
JP4826786B2 (ja) * 2006-11-27 2011-11-30 日本電気株式会社 発熱保護回路及び方法
JP5138274B2 (ja) 2007-05-25 2013-02-06 三菱電機株式会社 半導体装置
JP2009164288A (ja) * 2007-12-28 2009-07-23 Sanken Electric Co Ltd 半導体素子及び半導体装置
JP5124292B2 (ja) * 2008-01-10 2013-01-23 ルネサスエレクトロニクス株式会社 電力スイッチ回路
JP5152526B2 (ja) * 2009-04-24 2013-02-27 株式会社デンソー 車載電力変換装置
JP5340018B2 (ja) * 2009-05-01 2013-11-13 三菱電機株式会社 半導体装置
JP5352500B2 (ja) * 2010-03-02 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5486396B2 (ja) * 2010-05-11 2014-05-07 ルネサスエレクトロニクス株式会社 負荷駆動回路
CN102035190B (zh) * 2010-12-23 2013-06-12 上海贝岭股份有限公司 一种过流保护电路
JP5541349B2 (ja) * 2012-11-27 2014-07-09 株式会社デンソー 半導体装置
JPWO2014155959A1 (ja) * 2013-03-27 2017-02-16 パナソニックＩｐマネジメント株式会社 パワー半導体素子
JP6503202B2 (ja) * 2015-03-12 2019-04-17 エイブリック株式会社 半導体装置
JP6894957B2 (ja) * 2015-10-07 2021-06-30 ローム株式会社 誤出力防止回路
JP2017163741A (ja) 2016-03-10 2017-09-14 エスアイアイ・セミコンダクタ株式会社 スイッチングレギュレータ
JP6780445B2 (ja) * 2016-10-31 2020-11-04 富士通株式会社 半導体装置、増幅回路、及び増幅回路装置
JP7224922B2 (ja) * 2019-01-10 2023-02-20 株式会社東芝 高周波集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194755A (ja) * 1985-02-25 1986-08-29 Hitachi Ltd 半導体装置
JPH0666472B2 (ja) * 1987-06-22 1994-08-24 日産自動車株式会社 過電流保護機能を備えたｍｏｓｆｅｔ
JPH01109755A (ja) * 1987-10-22 1989-04-26 Nec Corp リードフレーム
JPH02285932A (ja) * 1989-04-25 1990-11-26 Nec Corp 過電流保護回路
US5023692A (en) * 1989-12-07 1991-06-11 Harris Semiconductor Patents, Inc. Power MOSFET transistor circuit

Also Published As

Publication number Publication date
JP2003309264A (ja) 2003-10-31
JP4605613B2 (ja) 2011-01-05
JP3018816B2 (ja) 2000-03-13
JP2007215181A (ja) 2007-08-23
JP3446665B2 (ja) 2003-09-16
JPH06244414A (ja) 1994-09-02
JP2000101080A (ja) 2000-04-07
JP2010022069A (ja) 2010-01-28
JP4437823B2 (ja) 2010-03-24

Similar Documents

Publication Publication Date Title
JP4007450B2 (ja) 半導体装置
JP2731119B2 (ja) 半導体パワー素子およびその遮断回路
JP3911566B2 (ja) Ｍｏｓ型半導体装置
JP2988859B2 (ja) パワーｍｏｓｆｅｔ
JP2698645B2 (ja) Ｍｏｓｆｅｔ
JPH04343476A (ja) 金属酸化物半導体電界効果型トランジスタ回路
JPH0666472B2 (ja) 過電流保護機能を備えたｍｏｓｆｅｔ
JPH11266016A (ja) 半導体装置およびその製造方法
JP3639596B2 (ja) 保護形スイッチ
JP3337493B2 (ja) 過電圧保護半導体スイッチ
US5903034A (en) Semiconductor circuit device having an insulated gate type transistor
GB2384632A (en) A power MOSFET with integrated short-circuit protection
JP4431761B2 (ja) Ｍｏｓ型半導体装置
US5466952A (en) Semiconductor device having an IGET and a control or protection component
JP3123309B2 (ja) センサ素子付き半導体装置
JP2001284589A (ja) 制御回路内蔵絶縁ゲート半導体装置
JPH0397269A (ja) 電流制限回路を内蔵する伝導度変調型ｍｏｓｆｅｔ
JPH04170815A (ja) ハイサイド・スイッチ回路及び半導体装置
JP3698323B2 (ja) パワースイッチ回路
JP4030187B2 (ja) 半導体装置
JP3544592B2 (ja) 制御回路内蔵絶縁ゲート型半導体装置
JP3413075B2 (ja) 半導体装置およびその駆動方法
JP3884849B2 (ja) 制御回路内蔵絶縁ゲート型半導体装置
JP2003338555A (ja) 電子スイッチ装置及びその製造方法
KR100192956B1 (ko) 전력 트랜지스터

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

EXPY Cancellation because of completion of term