JP2018110002A - 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法 - Google Patents

物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法 Download PDF

Info

Publication number
JP2018110002A
JP2018110002A JP2018016253A JP2018016253A JP2018110002A JP 2018110002 A JP2018110002 A JP 2018110002A JP 2018016253 A JP2018016253 A JP 2018016253A JP 2018016253 A JP2018016253 A JP 2018016253A JP 2018110002 A JP2018110002 A JP 2018110002A
Authority
JP
Japan
Prior art keywords
antifuse
transistor
voltage
memory cell
control line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018016253A
Other languages
English (en)
Other versions
JP6479226B2 (ja
Inventor
偉哲 翁
Itetsu O
偉哲 翁
陳　信銘
Shinmei Chin
信銘 陳
孟益 ▲呉▼
孟益 ▲呉▼
Meng Yi Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2018110002A publication Critical patent/JP2018110002A/ja
Application granted granted Critical
Publication of JP6479226B2 publication Critical patent/JP6479226B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/402—Encrypted data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Storage Device Security (AREA)
  • Logic Circuits (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

【課題】物理複製困難関数によるランダムコード生成を可能とする。
【解決手段】ワンタイムプログラミングメモリセルｃ１は、選択回路と、第１のアンチヒューズ記憶回路と、第２のアンチヒューズ記憶回路とを含む。選択回路は、ビット線ＢＬおよびワード線ＷＬと接続される。第１のアンチヒューズ記憶回路は、第１のアンチヒューズ制御線ＡＦ１と選択回路との間に接続され、第２のアンチヒューズ記憶回路は、第２のアンチヒューズ制御線ＡＦ２と選択回路との間に接続される。第１のアンチヒューズ記憶回路における読み出し電流に従って記憶状態を判定し、記憶状態に従ってランダムコードを生成する。
【選択図】図２６

Description

本発明は、メモリセルおよびメモリアレイに関し、より詳細には、物理複製困難関数（ＰＵＦ）技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法に関する。
物理複製困難関数（ＰＵＦ；Physically Unclonable Function）技術は、半導体チップのデータを保護するための新規の方法である。すなわち、ＰＵＦ技術を使用することによって、半導体チップのデータが盗まれるのを防止することができる。ＰＵＦ技術によれば、半導体チップは、ランダムコードを提供することが可能である。このランダムコードは、保護機能を達成するための半導体チップの一意の識別コード（ＩＤコード）として使用される。
一般的に、ＰＵＦ技術は、半導体チップの製造上のばらつきにしたがって半導体チップのランダムコードを取得する。この製造上のばらつきは、半導体プロセスのばらつきを含む。すなわち、たとえＰＵＦ半導体チップが精密な作製プロセスによって製造されるとしても、ランダムコードを複製することはできない。その結果として、ＰＵＦ半導体チップは、セキュリティ要件の高い用途において適切に使用される。たとえば、米国特許第８，３００，４５０号明細書は、内蔵メモリセルキャパシタンスのばらつきを利用したＰＵＦの実施態様を開示している。
米国特許第８，３００，４５０号明細書
本発明は、物理複製困難関数（ＰＵＦ）技術のためのワンタイムプログラミングメモリセルおよびメモリアレイを提供する。ランダムコードを生成することが可能なワンタイムプログラミングメモリセルおよびメモリアレイが設計される。プログラムサイクルの後、ワンタイムプログラミングメモリセルおよびメモリアレイに対応するランダムコードが決定される。
本発明の一実施形態は、ワンタイムプログラミングメモリセルを提供する。ワンタイムプログラミングメモリセルは、選択回路と、第１のアンチヒューズ記憶回路と、第２のアンチヒューズ記憶回路とを含む。選択回路は、ビット線およびワード線と接続されている。第１のアンチヒューズ記憶回路は、第１のアンチヒューズ制御線と選択回路との間に接続されている。第２のアンチヒューズ記憶回路は、第２のアンチヒューズ制御線と選択回路との間に接続されている。プログラムサイクル中、選択電圧がワード線に与えられ、接地電圧がビット線に与えられ、プログラム電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられる。選択回路は、第１のアンチヒューズ記憶回路および第２のアンチヒューズ記憶回路に接地電圧を与え、第１のアンチヒューズ記憶回路と第２のアンチヒューズ記憶回路の両方にプログラム電圧が印加され、それによって、第１のアンチヒューズ記憶回路または第２のアンチヒューズ記憶回路の記憶状態が変更される。読み出しサイクル中、選択電圧がワード線に与えられ、接地電圧がビット線に与えられ、読み出し電圧が第１のアンチヒューズ制御線に与えられ、接地電圧が第２のアンチヒューズ制御線に与えられ、それによって、第１のアンチヒューズ記憶回路がビット線に対する第１の読み出し電流を生成する。第１のアンチヒューズ記憶回路は、第１の読み出し電流に従って第１の記憶状態または第２の記憶状態を有するものと判定され、第１のアンチヒューズ記憶回路の第１の記憶状態または第２の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される。
本発明の別の実施形態は、ワンタイムプログラミングメモリセルを提供する。ワンタイムプログラミングメモリセルは、選択回路と、アイソレーション回路と、第１のアンチヒューズ記憶回路と、第２のアンチヒューズ記憶回路とを含む。選択回路は、ビット線、反転ビット線およびワード線と接続されている。アイソレーション回路は、アイソレーション制御線と接続されている。第１のアンチヒューズ記憶回路は、第１のアンチヒューズ制御線、アイソレーション回路および選択回路と接続されている。第２のアンチヒューズ記憶回路は、第２のアンチヒューズ制御線、アイソレーション回路および選択回路と接続されている。プログラムサイクル中、選択電圧がワード線に与えられ、接地電圧がビット線および反転ビット線に与えられ、オン電圧がアイソレーション制御線に与えられ、プログラム電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられる。アイソレーション回路は、第１のアンチヒューズ制御線および第２のアンチヒューズ記憶回路と接続されている。選択回路は、第１のアンチヒューズ記憶回路および第２のアンチヒューズ記憶回路に接地電圧を与え、第１のアンチヒューズ記憶回路と第２のアンチヒューズ記憶回路の両方にプログラム電圧が印加され、それによって、第１のアンチヒューズ記憶回路または第２のアンチヒューズ記憶回路の記憶状態が変更される。読み出しサイクル中、選択電圧がワード線に与えられ、接地電圧がビット線および反転ビット線に与えられ、読み出し電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられ、オフ電圧がアイソレーション制御線に与えられる。その結果として、第１のアンチヒューズ記憶回路はビット線に対する第１の読み出し電流を生成し、第２のアンチヒューズ記憶回路は反転ビット線に対する第２の読み出し電流を生成する。第１の読み出し電流および第２の読み出し電流に従って、第１のアンチヒューズ記憶回路は第１の記憶状態を有するものと判定され、一方で、第２のアンチヒューズ記憶回路は第２の記憶状態を有するものと判定される。その上、第１のアンチヒューズ記憶回路の第１の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される。
本発明の別の実施形態は、ワンタイムプログラミングメモリセルを提供する。ワンタイムプログラミングメモリセルは、第１のアンチヒューズトランジスタと、第２のアンチヒューズトランジスタとを含む。第１のアンチヒューズトランジスタの第１のドレイン／ソース端子は、ビット線と接続されている。第１のアンチヒューズトランジスタのゲート端子は、第１のアンチヒューズ制御線と接続されている。第１のアンチヒューズトランジスタのゲート端子は、第１の部分および第２の部分を有するゲート酸化物層を含み、第１の部分は第２の部分よりも薄い。第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は、第１のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタのゲート端子は、第２のアンチヒューズ制御線と接続されている。第２のアンチヒューズトランジスタの第２のドレイン／ソース端子は、ビット線と接続されている。第２のアンチヒューズトランジスタのゲート端子は、第３の部分および第４の部分を有するゲート酸化物層を含み、第３の部分は第４の部分よりも薄い。プログラムサイクル中、接地電圧がビット線に与えられ、プログラム電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられる。第１のアンチヒューズトランジスタと第２のアンチヒューズトランジスタの両方にプログラム電圧が印加され、それによって、第１のアンチヒューズトランジスタまたは第２のアンチヒューズトランジスタの記憶状態が変更される。読み出しサイクル中、接地電圧がビット線に与えられ、読み出し電圧が第１のアンチヒューズ制御線に与えられ、接地電圧が第２のアンチヒューズ制御線に与えられ、それによって、第１のアンチヒューズトランジスタがビット線に対する第１の読み出し電流を生成する。第１のアンチヒューズトランジスタは、第１の読み出し電流に従って第１の記憶状態または第２の記憶状態を有するものと判定され、第１のアンチヒューズ記憶回路の第１の記憶状態または第２の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される。
本発明の別の実施形態は、ワンタイムプログラミングメモリセルを提供する。ワンタイムプログラミングメモリセルは、第１のアンチヒューズトランジスタと、アイソレーショントランジスタと、第２のアンチヒューズトランジスタとを含む。第１のアンチヒューズトランジスタの第１のドレイン／ソース端子は、ビット線と接続されている。第１のアンチヒューズトランジスタのゲート端子は、第１のアンチヒューズ制御線と接続されている。第１のアンチヒューズトランジスタのゲート端子は、第１の部分および第２の部分を有するゲート酸化物層を含み、第１の部分は第２の部分よりも薄い。アイソレーショントランジスタの第１のドレイン／ソース端子は、第１のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されている。アイソレーショントランジスタのゲート端子は、アイソレーション制御線と接続されている。第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は、アイソレーショントランジスタの第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタのゲート端子は、第２のアンチヒューズ制御線と接続されている。第２のアンチヒューズトランジスタの第２のドレイン／ソース端子は、反転ビット線と接続されている。第２のアンチヒューズトランジスタのゲート端子は、第３の部分および第４の部分を有するゲート酸化物層を含み、第３の部分は第４の部分よりも薄い。プログラムサイクル中、接地電圧がビット線および反転ビット線に与えられ、オン電圧がアイソレーション制御線に与えられ、プログラム電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられる。アイソレーショントランジスタは、第１のアンチヒューズトランジスタおよび第２のアンチヒューズトランジスタと接続されている。第１のアンチヒューズトランジスタと第２のアンチヒューズトランジスタの両方にプログラム電圧が印加され、それによって、第１のアンチヒューズトランジスタまたは第２のアンチヒューズトランジスタの記憶状態が変更される。読み出しサイクル中、接地電圧がビット線および反転ビット線に与えられ、読み出し電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられ、オフ電圧がアイソレーション制御線に与えられる。その結果として、第１のアンチヒューズトランジスタはビット線に対する第１の読み出し電流を生成し、第２のアンチヒューズトランジスタは反転ビット線に対する第２の読み出し電流を生成する。第１の読み出し電流および第２の読み出し電流に従って、第１のアンチヒューズトランジスタは第１の記憶状態を有するものと判定され、一方で、第２のアンチヒューズトランジスタは第２の記憶状態を有するものと判定される。その上、第１のアンチヒューズトランジスタの第１の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される。
本発明の別の実施形態は、メモリアレイを提供する。メモリアレイは、第１のビット線、第１のワード線、第１のアンチヒューズ制御線および第２のアンチヒューズ制御線と接続されている。メモリアレイは、第１のワンタイムプログラミングメモリセルと、第２のワンタイムプログラミングメモリセルとを含む。第１のワンタイムプログラミングメモリセルは、第１の選択回路と、第１のアンチヒューズ記憶回路と、第２のアンチヒューズ記憶回路とを含む。第１の選択回路は、第１のビット線および第１のワード線と接続されている。第１のアンチヒューズ記憶回路は、第１のアンチヒューズ制御線と第１の選択回路との間に接続されている。第２のアンチヒューズ記憶回路は、第２のアンチヒューズ制御線と第１の選択回路との間に接続されている。第２のワンタイムプログラミングメモリセルは、第２の選択回路と、第３のアンチヒューズ記憶回路と、第４のアンチヒューズ記憶回路とを含む。第２の選択回路は、第１のビット線および第２のワード線と接続されている。第３のアンチヒューズ記憶回路は、第３のアンチヒューズ制御線と第２の選択回路との間に接続されている。第４のアンチヒューズ記憶回路は、第４のアンチヒューズ制御線と第２の選択回路との間に接続されている。プログラムサイクル中、選択電圧が第１のワード線に与えられ、接地電圧が第１のビット線に与えられ、プログラム電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられる。第１の選択回路は、第１のアンチヒューズ記憶回路および第２のアンチヒューズ記憶回路に接地電圧を与え、第１のアンチヒューズ記憶回路と第２のアンチヒューズ記憶回路の両方にプログラム電圧が印加される。その結果として、第１のアンチヒューズ記憶回路または第２のアンチヒューズ記憶回路の記憶状態が変更される。読み出しサイクル中、選択電圧が第１のワード線に与えられ、接地電圧が第１のビット線に与えられ、読み出し電圧が第１のアンチヒューズ制御線に与えられ、接地電圧が第２のアンチヒューズ制御線に与えられる。その結果として、第１のアンチヒューズ記憶回路は、第１のビット線に対する第１の読み出し電流を生成する。第１のアンチヒューズ記憶回路は、第１の読み出し電流に従って第１の記憶状態または第２の記憶状態を有するものと判定され、第１のアンチヒューズ記憶回路の第１の記憶状態または第２の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される。
本発明の別の実施形態は、メモリアレイを提供する。メモリアレイは、第１のビット線、第１の反転ビット線、第１のワード線、第１のアイソレーション線、第１のアンチヒューズ制御線および第２のアンチヒューズ制御線と接続されている。メモリアレイは、第１のワンタイムプログラミングメモリセルと、第２のワンタイムプログラミングメモリセルとを含む。第１のワンタイムプログラミングメモリセルは、第１の選択回路と、第１のアイソレーション回路と、第１のアンチヒューズ記憶回路と、第２のアンチヒューズ記憶回路とを含む。第１の選択回路は第１のビット線、第１の反転ビット線および第１のワード線と接続されている。第１のアイソレーション回路は、第１のアイソレーション制御線と接続されている。第１のアンチヒューズ記憶回路は、第１のアンチヒューズ制御線、第１のアイソレーション回路および第１の選択回路と接続されている。第２のアンチヒューズ記憶回路は、第２のアンチヒューズ制御線、第１のアイソレーション回路および第１の選択回路と接続されている。第２のワンタイムプログラミングメモリセルは、第２の選択回路と、第２のアイソレーション回路と、第３のアンチヒューズ記憶回路と、第４のアンチヒューズ記憶回路とを含む。第２の選択回路は第１のビット線、第１の反転ビット線および第２のワード線と接続されている。第２のアイソレーション回路は、第２のアイソレーション制御線と接続されている。第３のアンチヒューズ記憶回路は、第３のアンチヒューズ制御線、第２のアイソレーション回路および第２の選択回路と接続されている。第４のアンチヒューズ記憶回路は、第４のアンチヒューズ制御線、第２のアイソレーション回路および第２の選択回路と接続されている。プログラムサイクル中、選択電圧が第１のワード線に与えられ、接地電圧が第１のビット線および第１の反転ビット線に与えられ、オン電圧が第１のアイソレーション制御線に与えられ、プログラム電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられる。第１のアイソレーション回路は、第１のアンチヒューズ制御線および第２のアンチヒューズ記憶回路と接続されている。第１の選択回路は、第１のアンチヒューズ記憶回路および第２のアンチヒューズ記憶回路に接地電圧を与える。第１のアンチヒューズ制御線と第２のアンチヒューズ記憶回路の両方にプログラム電圧が印加される。その結果として、第１のアンチヒューズ記憶回路または第２のアンチヒューズ記憶回路の記憶状態が変更される。読み出しサイクル中、選択電圧が第１のワード線に与えられ、接地電圧が第１のビット線および第１の反転ビット線に与えられ、読み出し電圧が第１のアンチヒューズ制御線および第２のアンチヒューズ制御線に与えられ、オフ電圧が第１のアイソレーション制御線に与えられる。その結果として、第１のアンチヒューズ記憶回路は第１のビット線に対する第１の読み出し電流を生成し、第２のアンチヒューズ記憶回路は第１の反転ビット線に対する第２の読み出し電流を生成する。第１の読み出し電流および第２の読み出し電流に従って、第１のアンチヒューズ記憶回路は第１の記憶状態を有するものと判定され、一方で、第２のアンチヒューズ記憶回路は第２の記憶状態を有するものと判定される。その上、第１のアンチヒューズ記憶回路の第１の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される。
本発明の別の実施形態は、方法を提供する。ランダムコードを生成するための方法は、少なくとも２つのアンチヒューズ記憶回路を備える不揮発性メモリセルを提供するステップと、アンチヒューズ記憶回路を、同じ所定のプログラム電圧差でプログラムするステップと、不揮発性メモリセル内のプログラムされているアンチヒューズ記憶回路の破壊状態を記録するステップと、破壊状態に応答してランダムコードを生成するステップとを含む。
添付の図面とともに取り上げられるときに、本発明の実施形態の以下の詳細な説明を読めば、本発明の多数の目的、特徴および利点が諒解されよう。しかしながら、本明細書において利用されている図面は説明を目的としており、限定と考えられるべきではない。
本発明の上記の目的および利点は、当業者には、以下の詳細な説明および添付の図面を検討することによってより容易に諒解されるようになるであろう。
本発明の第１の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
図１Ａの、線ＡＡ’に沿ったアンチヒューズタイプワンタイムプログラミングメモリセルの概略断面図である。
本発明の第１の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第１の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第１の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第１の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第１の実施形態によるＯＴＰメモリセルのメモリアレイを示す概略上面図である。
図３Ａのメモリアレイの等価回路図である。
本発明の第１の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第１の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第１の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第２の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
本発明の第２の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第２の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第２の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第２の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
本発明の第２の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第２の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第３の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
図８Ａの、線ＡＡ’に沿ったアンチヒューズ型ワンタイムプログラミングメモリセルの概略断面図である。
本発明の第３の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第３の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第３の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第３の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第３の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
本発明の第３の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第３の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第３の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第４の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
本発明の第４の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第４の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第４の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第４の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
本発明の第４の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第４の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第５の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
図１４Ａの、線ＡＡ’に沿ったアンチヒューズ型ワンタイムプログラミングメモリセルの概略断面図である。
本発明の第５の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第５の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第５の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第５の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第５の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
本発明の第５の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第５の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第５の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第６の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
本発明の第６の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第６の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第６の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第６の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
本発明の第６の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第６の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第７の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
図２０Ａの、線ＡＡ’に沿ったアンチヒューズ型ワンタイムプログラミングメモリセルの概略断面図である。
本発明の第７の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第７の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第７の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第７の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第７の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
本発明の第７の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第７の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第７の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第８の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。
本発明の第８の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
本発明の第８の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第８の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
本発明の第８の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。 本発明の第８の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
本発明の第１のタイプのＯＴＰメモリセルを示す概略機能図である。
本発明の第２のタイプのＯＴＰメモリセルを示す概略機能図である。
周知であるように、不揮発性メモリは、供給電力が中断された後にデータを連続的に保持することが可能である。ワンタイムプログラミングメモリ（ＯＴＰメモリとも称される）は、１種の不揮発性メモリである。ＯＴＰメモリは、１度プログラムされ得る。ＯＴＰメモリがプログラムされた後、記憶されているデータは修正することができない。
その上、その特性に応じて、ＯＴＰメモリは、２つのタイプ、すなわち、ヒューズタイプＯＴＰメモリおよびアンチヒューズタイプＯＴＰメモリに分類され得る。アンチヒューズタイプＯＴＰメモリのメモリセルがプログラムされる前、メモリセルは、高抵抗記憶状態を有する。アンチヒューズタイプＯＴＰメモリのメモリセルがプログラムされた後、メモリセルは、低抵抗記憶状態を有する。本発明は、新規のアンチヒューズタイプＯＴＰメモリに関する。アンチヒューズタイプＯＴＰメモリのいくつかの例を、下記の通り例示する。
図１Ａは、本発明の第１の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図１Ｂは、図１Ａの、線ＡＡ’に沿ったアンチヒューズタイプワンタイムプログラミングメモリセルの概略断面図である。図１Ｃは、本発明の第１の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。この文脈において、ワンタイムプログラミングメモリセルは、ＯＴＰメモリセルとも称される。
図１Ａおよび図１Ｂに示すように、ＯＴＰメモリセルｃ１は、Ｐウェル領域ＰＷ内に構築される。ゲート酸化物層１５２が、Ｐウェル領域ＰＷの上面を被覆する。開口を形成するためのエッチングプロセスの後、第１のドープ領域１１０、第２のドープ領域１２０、第３のドープ領域１３０、第４のドープ領域１４０および第５のドープ領域１５０が、Ｐウェル領域ＰＷの上面の下に形成される。この実施形態において、第１のドープ領域１１０、第２のドープ領域１２０、第３のドープ領域１３０、第４のドープ領域１４０および第５のドープ領域１５０は、Ｎ型ドープ領域である。この実施形態において、ＯＴＰメモリセルｃ１は、Ｐウェル領域ＰＷ内に構築される。なお、本発明の教示を保持しながら、多数の修正および変更を行うことができる。たとえば、別の実施形態において、ＯＴＰメモリセルｃ１はＮウェル領域ＮＷ内に構築され、５つのドープ領域はＰ型ドープ領域である。
第１のゲート１１５がゲート酸化物層１５２上に形成され、第１のドープ領域１１０および第２のドープ領域１２０に架かる。その上、第１のゲート１１５は、メモリセルｃ１のワード線ＷＬと接続される。第２のゲート１２５がゲート酸化物層１５２上に形成され、第２のドープ領域１２０および第３のドープ領域１３０に架かる。その上、第２のゲート１２５は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第３のゲート１３５がゲート酸化物層１５２上に形成され、第３のドープ領域１３０および第４のドープ領域１４０に架かる。その上、第３のゲート１３５は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。第４のゲート１４５がゲート酸化物層１５２上に形成され、第４のドープ領域１４０および第５のドープ領域１５０に架かる。その上、第４のゲート１４５は、メモリセルｃ１のワード線ＷＬと接続される。この実施形態において、４つのゲート１１５、１２５、１３５および１４５はポリシリコンゲートまたは金属ゲートである。
第１の金属層１６０が４つのゲート１１５、１２５、１３５および１４５の上に配置される。その上、第１の金属層１６０は、２つのビアを介して第１のドープ領域１１０および第５のドープ領域１５０と接続される。第１の金属層１６０は、メモリセルｃ１のビット線ＢＬとして使用される。その上、第１のゲート１１５および第４のゲート１４５が、第２の金属層１７０を通じて互いと接続される。
図１Ｃを参照されたい。第１のドープ領域１１０、第２のドープ領域１２０および第１のゲート１１５は協働して第１の選択トランジスタＳ１として形成される。第２のドープ領域１２０、第３のドープ領域１３０および第２のゲート１２５は協働して第１のアンチヒューズトランジスタＡ１として形成される。第３のドープ領域１３０、第４のドープ領域１４０および第３のゲート１３５は協働して第２のアンチヒューズトランジスタＡ２として形成される。第４のドープ領域１４０、第５のドープ領域１５０および第４のゲート１４５は協働して第２の選択トランジスタＳ２として形成される。
第１の選択トランジスタＳ１の第１のドレイン／ソース端子は、ビット線ＢＬと接続されている。第１の選択トランジスタＳ１のゲート端子は、ワード線ＷＬと接続されている。第１のアンチヒューズトランジスタＡ１の第１のドレイン／ソース端子は、第１の選択トランジスタＳ１の第２のドレイン／ソース端子と接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。第２のアンチヒューズトランジスタＡ２の第１のドレイン／ソース端子は、第１のアンチヒューズトランジスタＡ１の第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。第２の選択トランジスタＳ２の第１のドレイン／ソース端子は、第２のアンチヒューズトランジスタＡ２の第２のドレイン／ソース端子と接続されている。第２の選択トランジスタＳ２のゲート端子は、ワード線ＷＬと接続されている。第２の選択トランジスタＳ２の第２のドレイン／ソース端子は、ビット線ＢＬと接続されている。
第１の実施形態によれば、ＯＴＰメモリセルｃ１は、２つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１と第２のアンチヒューズトランジスタＡ２の両方に印加される。この状況下で、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。その結果として、第１のアンチヒューズトランジスタＡ１または第２のアンチヒューズトランジスタＡ２の記憶状態が変更される。読み出しサイクル中、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２の記憶状態が順次読み出され、第１のアンチヒューズトランジスタＡ１の記憶状態が、ＰＵＦ技術のランダムコードとして使用される。なお、記憶状態は、アンチヒューズトランジスタの破壊状態を示すことが可能である。たとえば、第１の記憶状態は、アンチヒューズトランジスタのゲート酸化物層が破壊されていないことを意味し、第２の記憶状態は、アンチヒューズトランジスタのゲート酸化物層が破壊されていることを意味する。
図２Ａ〜図２Ｃは、本発明の第１の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す。
図２Ａを参照されたい。ＯＴＰメモリセルをプログラムするために、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと３．６Ｖとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。
選択電圧Ｖｄｄがワード線ＷＬに与えられ、接地電圧がビット線ＢＬに与えられると、第１の選択トランジスタＳ１および第２の選択トランジスタＳ２はオンにされる。その結果として、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することはできない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図２ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第１のアンチヒューズトランジスタＡ１のゲート酸化物層が破壊されるが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されない。すなわち、破壊状態が、プログラムされているアンチヒューズトランジスタの製造上のばらつきに基づいて決定される。
ＯＴＰメモリセルｃ１がプログラムされた後、２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図２Ｂを参照されたい。第１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されているため、ビット線ＢＬを通じて流れる第１の読み出し電流Ｉｒ１の値は大きい。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
図２Ｃを参照されたい。第２の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられる。
第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、ビット線ＢＬを通じて流れる第２の読み出し電流Ｉｒ２の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
図３Ａは、本発明の第１の実施形態によるＯＴＰメモリセルのメモリアレイを示す概略上面図である。図３Ｂは、図３Ａのメモリアレイの等価回路図である。
図３Ａおよび図３Ｂに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図１Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、第１の選択トランジスタＳ１と、第２の選択トランジスタＳ２と、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２とを備える。
この実施形態において、第１の行内のＯＴＰメモリセルｃ１１およびｃ１２は、第１のビット線ＢＬ１と接続されており、第２の行内のＯＴＰメモリセルｃ２１およびｃ２２は、第２のビット線ＢＬ２と接続されている。ＯＴＰメモリセルｃ２１とｃ２２との間の関係は、ＯＴＰメモリセルｃ１１とｃ１２との間の関係と同様である。完結にするために、ＯＴＰメモリセルｃ１１とｃ１２との間の関係のみを以下のように示す。
図３Ｂを参照されたい。ＯＴＰメモリセルｃ１１は、以下の構造を有する。第１の選択トランジスタＳ１の第１のドレイン／ソース端子は、第１のビット線ＢＬ１と接続されている。第１の選択トランジスタＳ１のゲート端子は、第１のワード線ＷＬ１と接続されている。第１のアンチヒューズトランジスタＡ１の第１のドレイン／ソース端子は、第１の選択トランジスタＳ１の第２のドレイン／ソース端子と接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。第２のアンチヒューズトランジスタＡ２の第１のドレイン／ソース端子は、第１のアンチヒューズトランジスタＡ１の第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。第２の選択トランジスタＳ２の第１のドレイン／ソース端子は、第２のアンチヒューズトランジスタＡ２の第２のドレイン／ソース端子と接続されている。第２の選択トランジスタＳ２のゲート端子は、第１のワード線ＷＬ１と接続されている。第２の選択トランジスタＳ２の第２のドレイン／ソース端子は、第１のビット線ＢＬ１と接続されている。
ＯＴＰメモリセルｃ１２は、以下の構造を有する。第１の選択トランジスタＳ１の第１のドレイン／ソース端子は、第１のビット線ＢＬ１と接続されている。第１の選択トランジスタＳ１のゲート端子は、第２のワード線ＷＬ２と接続されている。第１のアンチヒューズトランジスタＡ１の第１のドレイン／ソース端子は、第１の選択トランジスタＳ１の第２のドレイン／ソース端子と接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第３の第１のアンチヒューズ制御線ＡＦ３と接続されている。第２のアンチヒューズトランジスタＡ２の第１のドレイン／ソース端子は、第１のアンチヒューズトランジスタＡ１の第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第４のアンチヒューズ制御線ＡＦ４と接続されている。第２の選択トランジスタＳ２の第１のドレイン／ソース端子は、第２のアンチヒューズトランジスタＡ２の第２のドレイン／ソース端子と接続されている。第２の選択トランジスタＳ２のゲート端子は、第２のワード線ＷＬ２と接続されている。第２の選択トランジスタＳ２の第２のドレイン／ソース端子は、第１のビット線ＢＬ１と接続されている。
図４Ａ〜図４Ｃは、本発明の第１の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。たとえば、ＯＴＰメモリセルｃ１１が、選択されているメモリセルである。
図４Ａを参照されたい。選択されているＯＴＰメモリセルｃ１１をプログラムするために、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと３．６Ｖとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。
メモリセルｃ１２、ｃ２１およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧Ｖ１が第２のビット線ＢＬ２に与えられ、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、第１の電圧Ｖ１は選択電圧Ｖｄｄ以上であり、第１の電圧Ｖ１は、プログラム電圧Ｖｐｐの半分よりも小さい（すなわち、Ｖｄｄ≦Ｖ１＜Ｖｐｐ／２）。
再び図４Ａを参照されたい。メモリセルｃ１１が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図４Ａに示すようなメモリセルｃ１１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。
ＯＴＰメモリセルｃ１２、ｃ２１またはｃ２２が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ１１に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
選択されているＯＴＰメモリセルｃ１１がプログラムされた後、選択されているメモリセルｃ１１の２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図４Ｂを参照されたい。選択されているメモリセルｃ１１の第１の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。
選択されているメモリセルｃ１１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないため、第１のビット線ＢＬ１を通じて流れる第１の読み出し電流Ｉｒ１の値は小さい（すなわち、ほぼゼロである）。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
図４Ｃを参照されたい。選択されているメモリセルｃ１１の第１の第２の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられる。読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。
選択されているメモリセルｃ１１において、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されているため、第１のビット線ＢＬ１を通じて流れる第２の読み出し電流Ｉｒ２の値はより大きい。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第２の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第１の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
その上、４つのメモリセルｃ１１〜ｃ２２のプログラム動作および読み出し動作が実施された後、ＰＵＦ技術の４ビットランダムコードが生成される。
図５Ａは、本発明の第２の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図５Ｂは、本発明の第２の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。第１の実施形態と比較して、この実施形態のＯＴＰメモリセルは、差動メモリセルである。
図５Ａに示すように、ＯＴＰメモリセルｃ１は、第１のドープ領域２１０と、第２のドープ領域２２０と、第３のドープ領域２３０と、第４のドープ領域２４０と、第５のドープ領域２５０と、第６のドープ領域２６０とを備える。第１のゲート２１５がゲート酸化物層（図示せず）上に形成され、第１のドープ領域２１０および第２のドープ領域２２０に架かる。その上、第１のゲート２１５は、メモリセルｃ１のワード線ＷＬと接続される。第２のゲート２２５がゲート酸化物層上に形成され、第２のドープ領域２２０および第３のドープ領域２３０に架かる。その上、第２のゲート２２５は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第３のゲート２３５がゲート酸化物層上に形成され、第３のドープ領域２３０および第４のドープ領域２４０に架かる。その上、第３のゲート２３５は、メモリセルｃ１のアイソレーション制御線ＩＧと接続される。第４のゲート２４５がゲート酸化物層上に形成され、第４のドープ領域２４０および第４のドープ領域２５０に架かる。その上、第４のゲート２４５は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。第５のゲート２５５がゲート酸化物層上に形成され、第５のドープ領域２５０および第６のドープ領域２６０に架かる。その上、第５のゲート２５５は、メモリセルｃ１のワード線ＷＬと接続される。この実施形態において、５つのゲート２１５、２２５、２３５、２４５および２５５はポリシリコンゲートまたは金属ゲートである。
第１の金属層２７２が、ビアを通じて第１のドープ領域２１０と接続される。その上、第１の金属層２７２は、メモリセルｃ１のビット線ＢＬとして使用される。第２の金属層２７４が、別のビアを通じて第６のドープ領域２６０と接続される。その上、第２の金属層２７４は、メモリセルｃ１の反転ビット線ＢＬ#inv（明細書中の記号の後ろに付される「#inv」は、図中の記号の上に付されるバーに対応する）として使用される。第３の金属層２７０が、第１のゲート２１５および第５のゲート２５５と接続される。
図５Ｂを参照されたい。第１のドープ領域２１０、第２のドープ領域２２０および第１のゲート２１５は協働して第１の選択トランジスタＳ１として形成される。第２のドープ領域２２０、第３のドープ領域２３０および第２のゲート２２５は協働して第１のアンチヒューズトランジスタＡ１として形成される。第３のドープ領域２３０、第４のドープ領域２４０および第３のゲート２３５は協働してアイソレーショントランジスタＯとして形成される。第４のドープ領域２４０、第５のドープ領域２５０および第４のゲート２４５は協働して第２のアンチヒューズトランジスタＡ２として形成される。第５のドープ領域２５０、第６のドープ領域２６０および第５のゲート２５５は協働して第２の選択トランジスタＳ２として形成される。
第１の選択トランジスタＳ１、第１のアンチヒューズトランジスタＡ１、アイソレーショントランジスタＯ、第２のアンチヒューズトランジスタＡ２および第２の選択トランジスタＳ２は、ビット線ＢＬと反転ビット線ＢＬ#invとの間に直列に接続されている。第１の選択トランジスタＳ１のゲート端子は、ワード線ＷＬと接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。アイソレーショントランジスタＯのゲート端子は、アイソレーション制御線ＩＧと接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。第２の選択トランジスタＳ２のゲート端子は、ワード線ＷＬと接続されている。
第２の実施形態によれば、ＯＴＰメモリセルｃ１は、２つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１と第２のアンチヒューズトランジスタＡ２の両方に印加される。この状況下で、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。その結果として、第１のアンチヒューズトランジスタＡ１または第２のアンチヒューズトランジスタＡ２の記憶状態が変更される。ＯＴＰメモリセルｃ１の読み出しサイクル中、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２の記憶状態が直に読み出され、その記憶状態が、ＰＵＦ技術のランダムコードとして使用される。
図６Ａ〜図６Ｂは、本発明の第２の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。
図６Ａを参照されたい。選択されているＯＴＰメモリセルｃ１をプログラムするために、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、第２の電圧Ｖ２がアイソレーション線ＩＧに与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと３．６Ｖとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。その上、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）。
プログラムサイクル中、第３のドープ領域２３０および第４のドープ領域２４０が、アイソレーショントランジスタＯをオンにすることによって互いに接続される。その結果として、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することはできない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図６ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。
ＯＴＰメモリセルｃ１がプログラムされた後、２つの記憶回路の記憶状態を判定するために、１回の読み出し動作が実施される。図６Ｂを参照されたい。ＯＴＰメモリセルｃ１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、接地電圧（０Ｖ）がアイソレーション制御線ＩＧに与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第３のドープ領域２３０および第４のドープ領域２４０はアイソレーショントランジスタＯをオフにすることによって絶縁されるため、値が小さい（すなわち、ほぼゼロの）第１の読み出し電流Ｉｒ１が第１のアンチヒューズトランジスタＡ１からビット線ＢＬに与えられ、値が大きい第２の読み出し電流Ｉｒ２が第２のアンチヒューズトランジスタＡ２から反転ビット線ＢＬ#invに与えられる。第１の読み出し電流Ｉｒ１および第２の読み出し電流Ｉｒ２に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）が高抵抗値に対応する第２の記憶状態を有するものと確かめられ、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）が低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
代替的に、差動検出動作を使用することによって、１ビットのランダムコードが決定されてもよい。たとえば、第１の読み出し電流Ｉｒ１が第２の読み出し電流Ｉｒ２よりも大きい場合、ＯＴＰメモリセルｃ１は第１の記憶状態として定義され、第１の読み出し電流Ｉｒ１が第２の読み出し電流Ｉｒ２よりも小さい場合、ＯＴＰメモリセルｃ１は第２の記憶状態として定義される。
図７Ａは、本発明の第２の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。図７Ａに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図６Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、第１の選択トランジスタＳ１と、第２の選択トランジスタＳ２と、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２と、アイソレーショントランジスタＯとを備える。
図７Ｂ〜図７Ｃは、本発明の第２の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。たとえば、ＯＴＰメモリセルｃ２２が、選択されているメモリセルである。
図７Ｂを参照されたい。選択されているＯＴＰメモリセルｃ２２をプログラムするために、接地電圧（０Ｖ）が第２のビット線ＢＬ２および第２の反転ビット線ＢＬ２#invに与えられ、選択電圧Ｖｄｄが第２のワード線ＷＬ２に与えられ、プログラム電圧Ｖｐｐが第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられ、第２の電圧Ｖ２が第２のアイソレーション制御線ＩＧ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと３．６Ｖとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。その上、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）。
メモリセルｃ１２、ｃ２１およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧Ｖ１が第１のビット線ＢＬ１および第１の反転ビット線ＢＬ１#invに与えられ、接地電圧（０Ｖ）が第１のワード線ＷＬ１に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２および第１のアイソレーション制御線ＩＧ１に与えられる。一実施形態において、第１の電圧Ｖ１は選択電圧Ｖｄｄ以上であり、第１の電圧Ｖ１は、プログラム電圧Ｖｐｐの半分よりも小さい（すなわち、Ｖｄｄ≦Ｖ１＜Ｖｐｐ／２）。
再び図７Ｂを参照されたい。メモリセルｃ２２が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図７Ｂに示すようなメモリセルｃ２２において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。
ＯＴＰメモリセルｃ１１、ｃ１２またはｃ２１が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ２２に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
メモリセルｃ２２が完全にプログラムされた後、メモリセルｃ２２の２つの記憶回路の記憶状態を確認するために、１回の読み出し動作が実施される。図７Ｃを参照されたい。選択されているメモリセルｃ２２の読み出しサイクル中、接地電圧（０Ｖ）が第２のビット線ＢＬ２および第２の反転ビット線ＢＬ２#invに与えられ、選択電圧Ｖｄｄが第２のワード線ＷＬ２に与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、接地電圧（０Ｖ）が第２のアイソレーション制御線ＩＧ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１１、ｃ１２およびｃ２１について、第１のビット線ＢＬ１および第１の反転ビット線ＢＬ１#invは浮遊状態にあり、接地電圧（０Ｖ）が第１のワード線ＷＬ１に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２および第１のアイソレーション制御線ＩＧ１に与えられる。
選択されているメモリセルｃ２２において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないため、第２のビット線ＢＬ２を通じて流れる第１の読み出し電流Ｉｒ１の値は小さく（すなわち、ほぼゼロであり）、第２の反転ビット線ＢＬ２#invを通じて流れる第２の読み出し電流Ｉｒ２の値はより大きい。第１の読み出し電流Ｉｒ１および第２の読み出し電流Ｉｒ２に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）が高抵抗値に対応する第２の記憶状態を有するものと確かめられ、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）が低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、１回の読み出し動作が実施される。
その上、４つのメモリセルｃ１１〜ｃ２２のプログラム動作および読み出し動作が実施された後、ＰＵＦ技術の４ビットランダムコードが生成される。
図８Ａは、本発明の第３の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図８Ｂは、図８Ａの、線ＡＡ’に沿ったアンチヒューズ型ワンタイムプログラミングメモリセルの概略断面図である。図８Ｃは、本発明の第３の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
図８Ａおよび図８Ｂに示すように、ＯＴＰメモリセルｃ１は、Ｐウェル領域ＰＷ内に構築される。ゲート酸化物層３５２が、Ｐウェル領域ＰＷの上面を被覆する。ゲート酸化物層３５２を間引くための第１のエッチングプロセスおよび開口を形成するための第２のエッチングプロセスの後、第１のドープ領域３１０、第２のドープ領域３２０および第３のドープ領域３３０が、Ｐウェル領域ＰＷの上面の下に形成される。この実施形態において、ゲート酸化物層３５２は、より薄い部分３５２ａを有する。その上、第１のドープ領域３１０、第２のドープ領域３２０および第３のドープ領域３３０はＮ型ドープ領域である。
第１のゲート３１５がゲート酸化物層３５２上に形成され、第１のドープ領域３１０および第２のドープ領域３２０に架かる。その上、第１のゲート３１５は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第２のゲート３２５がゲート酸化物層３５２上に形成され、第２のドープ領域３２０および第３のドープ領域３３０に架かる。その上、第２のゲート３２５は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。この実施形態において、２つのゲート３１５および３２５はポリシリコンゲートまたは金属ゲートである。
金属層３６０が２つのゲート３１５および３２５の上に配置される。その上、金属層３６０は、２つのビアを介して第１のドープ領域３１０および第３のドープ領域３３０と接続される。金属層３６０は、メモリセルｃ１のビット線ＢＬとして使用される。
図８Ｃを参照されたい。第１のドープ領域３１０、第２のドープ領域３２０および第１のゲート３１５は協働して第１のアンチヒューズトランジスタＡ１として形成される。第２のドープ領域３２０、第３のドープ領域３３０および第２のゲート３２５は協働して第２のアンチヒューズトランジスタＡ２として形成される。ゲート酸化物層３５２は、第１の部分と第２の部分とを備える。第２の部分がより薄い部分３５２ａである。すなわち、第２の部分は第１の部分よりも薄い。この実施形態において、第１のゲート３１５は、ゲート酸化物層３５２の第１の部分および第２の部分を被覆する。同様に、第２のゲート３２５は、ゲート酸化物層３５２の第１の部分および第２の部分を被覆する。
第１のアンチヒューズトランジスタＡ１の第１のドレイン／ソース端子は、ビット線ＢＬと接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。第２のアンチヒューズトランジスタＡ２の第１のドレイン／ソース端子は、第１のアンチヒューズトランジスタＡ１の第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。第２のアンチヒューズトランジスタＡ２の第２のドレイン／ソース端子は、ビット線ＢＬと接続されている。
第３の実施形態によれば、ＯＴＰメモリセルｃ１は、２つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１と第２のアンチヒューズトランジスタＡ２の両方に印加される。この状況下で、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。その結果として、第１のアンチヒューズトランジスタＡ１または第２のアンチヒューズトランジスタＡ２の記憶状態が変更される。一般的に、ゲート酸化物層３５２の第２の部分（すなわち、より薄い部分３５２ａ）は、ゲート酸化物層３５２の第１の部分（すなわち、より厚い部分）よりも容易に破壊される。
読み出しサイクル中、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２の記憶状態が順次読み出され、第１のアンチヒューズトランジスタＡ１の記憶状態が、ＰＵＦ技術のランダムコードとして使用される。
図９Ａ〜図９Ｃは、本発明の第３の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す。
図９Ａを参照されたい。ＯＴＰメモリセルをプログラムするために、接地電圧（０Ｖ）がビット線ＢＬに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、プログラム電圧Ｖｐｐは、３．６Ｖと１１Ｖとの間の範囲内にある。
プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。ゲート酸化物層３５２の第２の部分（すなわち、より薄い部分）が破壊されるとき、これは、ゲート酸化物層３５２が破壊されることを意味する。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することはできない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図９ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第１のアンチヒューズトランジスタＡ１のゲート酸化物層が破壊されるが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されない。
ＯＴＰメモリセルｃ１がプログラムされた後、２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図９Ｂを参照されたい。第１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されているため、ビット線ＢＬを通じて流れる第１の読み出し電流Ｉｒ１の値はより大きい。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
図９Ｃを参照されたい。第２の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられる。
第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、ビット線ＢＬを通じて流れる第２の読み出し電流Ｉｒ２の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
図１０Ａは、本発明の第３の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。図１０Ａに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図９Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２とを備える。
図１０Ｂ〜図１０Ｄは、本発明の第３の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。たとえば、ＯＴＰメモリセルｃ１２が、選択されているメモリセルである。
図１０Ｂを参照されたい。選択されているＯＴＰメモリセルｃ１２をプログラムするために、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、プログラム電圧Ｖｐｐが第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、プログラム電圧Ｖｐｐは、３．６Ｖと１１Ｖとの間の範囲内にある。
メモリセルｃ１１、ｃ２１およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧Ｖ１が第２のビット線ＢＬ２に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、第１の電圧Ｖ１はほぼプログラム電圧Ｖｐｐである。
再び図１０Ｂを参照されたい。メモリセルｃ１２が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図１０Ｂに示すようなメモリセルｃ１２において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されるが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されない。ゲート酸化物層３５２の第２の部分（すなわち、より薄い部分）が破壊されるとき、これは、ゲート酸化物層３５２が破壊されることを意味する。
ＯＴＰメモリセルｃ１１、ｃ２１またはｃ２２が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ１２に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
選択されているメモリセルｃ１２がプログラムされた後、選択されているメモリセルｃ１２の２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図１０Ｃを参照されたい。選択されているメモリセルｃ１２の第１の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、読み出し電圧Ｖｒが第３のアンチヒューズ制御線ＡＦ３に与えられ、接地電圧（０Ｖ）が第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１１、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。
選択されているメモリセルｃ１２において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されているため、第１のビット線ＢＬ１を通じて流れる第１の読み出し電流Ｉｒ１の値はより大きい。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
図１０Ｄを参照されたい。選択されているメモリセルｃ１２の第２の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３に与えられ、読み出し電圧Ｖｒが第４のアンチヒューズ制御線ＡＦ４に与えられる。
選択されていないメモリセルｃ１１、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。
選択されているメモリセルｃ１２において、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、第１のビット線ＢＬ１を通じて流れる第２の読み出し電流Ｉｒ２の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
その上、４つのメモリセルｃ１１〜ｃ２２のプログラム動作および読み出し動作が実施された後、ＰＵＦ技術の４ビットランダムコードが生成される。
図１１Ａは、本発明の第４の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図１１Ｂは、本発明の第４の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。第３の実施形態と比較して、この実施形態のＯＴＰメモリセルは、差動メモリセルである。
図１１Ａに示すように、ＯＴＰメモリセルｃ１は、第１のドープ領域４１０と、第２のドープ領域４２０と、第３のドープ領域４３０と、第４のドープ領域４４０とを備える。第１のゲート４１５がゲート酸化物層（図示せず）上に形成され、第１のドープ領域４１０および第２のドープ領域４２０に架かる。その上、第１のゲート４１５は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第２のゲート４２５がゲート酸化物層上に形成され、第２のドープ領域４２０および第３のドープ領域４３０に架かる。その上、第２のゲート４２５は、メモリセルｃ１のアイソレーション制御線ＩＧと接続される。第３のゲート４３５がゲート酸化物層上に形成され、第３のドープ領域４３０および第４のドープ領域４４０に架かる。その上、第３のゲート４３５は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。この実施形態において、５つのゲート４１５、４２５および４３５はポリシリコンゲートまたは金属ゲートである。
第１の金属層４６０が、ビアを通じて第１のドープ領域４１０と接続される。その上、第１の金属層４６０は、メモリセルｃ１のビット線ＢＬとして使用される。第２の金属層４６２が、別のビアを通じて第４のドープ領域４４０と接続される。その上、第２の金属層４６２は、反転ビット線ＢＬ#invとして使用される。
図１１Ｂを参照されたい。第１のドープ領域４１０、第２のドープ領域４２０および第１のゲート４１５は協働して第１のアンチヒューズトランジスタＡ１として形成される。第２のドープ領域４２０、第３のドープ領域４３０および第２のゲート４２５は協働してアイソレーショントランジスタＯとして形成される。第３のドープ領域４３０、第４のドープ領域４４０および第３のゲート４３５は協働して第２のアンチヒューズトランジスタＡ２として形成される。ゲート酸化物層は、第１の部分と第２の部分とを備える。第２の部分がより薄い部分４５２ａである。すなわち、第２の部分は第１の部分よりも薄い。この実施形態において、第１のゲート４１５は、ゲート酸化物層の第１の部分および第２の部分を被覆する。同様に、第３のゲート４３５は、ゲート酸化物層の第１の部分および第２の部分を被覆する。
第１のアンチヒューズトランジスタＡ１、アイソレーショントランジスタＯおよび第２のアンチヒューズトランジスタＡ２は、ビット線ＢＬと反転ビット線ＢＬ#invとの間に直列に接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。アイソレーショントランジスタＯのゲート端子は、アイソレーション制御線ＩＧと接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。
第４の実施形態によれば、ＯＴＰメモリセルｃ１は、２つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１と第２のアンチヒューズトランジスタＡ２の両方に印加される。この状況下で、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。その結果として、第１のアンチヒューズトランジスタＡ１または第２のアンチヒューズトランジスタＡ２の記憶状態が変更される。一般的に、ゲート酸化物層の第２の部分（すなわち、より薄い部分４５２ａ）は、ゲート酸化物層の第１の部分（すなわち、より厚い部分）よりも容易に破壊される。
読み出しサイクル中、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２の記憶状態が直に読み出され、その記憶状態が、ＰＵＦ技術のランダムコードとして使用される。
図１２Ａ〜図１２Ｂは、本発明の第４の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。
図１２Ａを参照されたい。選択されているＯＴＰメモリセルｃ１をプログラムするために、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、第２の電圧Ｖ２がアイソレーション線ＩＧに与えられる。一実施形態において、プログラム電圧Ｖｐｐは、３．６Ｖと１１Ｖとの間の範囲内にある。その上、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）。
プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。ゲート酸化物層の第２の部分（すなわち、より薄い部分）が破壊されるとき、これは、ゲート酸化物層が破壊されることを意味する。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することはできない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図１２ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。
メモリセルｃ１が完全にプログラムされた後、メモリセルｃ１の２つの記憶回路の記憶状態を確認するために、１回の読み出し動作が実施される。ＯＴＰメモリセルｃ１がプログラムされた後、２つの記憶回路の記憶状態を判定するために、１回の読み出し動作が実施される。図１２Ｂを参照されたい。読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、接地電圧（０Ｖ）がアイソレーション制御線ＩＧに与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないが、第２のアンチヒューズトランジスタのゲート酸化物層は破壊されているため、ビット線ＢＬを通じて流れる第１の読み出し電流Ｉｒ１の値は小さく（すなわち、ほぼゼロであり）、反転ビット線ＢＬ#invを通じて流れる第２の読み出し電流Ｉｒ２の値はより大きい。第１の読み出し電流Ｉｒ１および第２の読み出し電流Ｉｒ２に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）が高抵抗値に対応する第２の記憶状態を有するものと確かめられ、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）が低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、１回の読み出し動作が実施される。
代替的に、差動検出動作を使用することによって、１ビットのランダムコードが決定されてもよい。たとえば、第１の読み出し電流Ｉｒ１が第２の読み出し電流Ｉｒ２よりも大きい場合、ＯＴＰメモリセルｃ１は第１の記憶状態として定義され、第１の読み出し電流Ｉｒ１が第２の読み出し電流Ｉｒ２よりも小さい場合、ＯＴＰメモリセルｃ１は第２の記憶状態として定義される。
図１３Ａは、本発明の第４の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。図１３Ａに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図１１Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２と、アイソレーショントランジスタＯとを備える。
図１３Ｂ〜図１３Ｃは、本発明の第４の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。たとえば、ＯＴＰメモリセルｃ２１が、選択されているメモリセルである。
図１３Ｂを参照されたい。選択されているＯＴＰメモリセルｃ２１をプログラムするために、接地電圧（０Ｖ）が第２のビット線ＢＬ２および第２の反転ビット線ＢＬ２#invに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、第２の電圧Ｖ２が第１のアイソレーション制御線ＩＧ１に与えられる。一実施形態において、プログラム電圧Ｖｐｐは、３．６Ｖと１１Ｖとの間の範囲内にある。その上、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）。
メモリセルｃ１１、ｃ１２およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧Ｖ１が第１のビット線ＢＬ１および第１の反転ビット線ＢＬ１#invに与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３、第４のアンチヒューズ制御線ＡＦ４および第２のアイソレーション制御線ＩＧ２に与えられる。一実施形態において、第１の電圧Ｖ１はほぼプログラム電圧Ｖｐｐである。
再び図１３Ｂを参照されたい。メモリセルｃ２１が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図１３Ｂに示すようなメモリセルｃ２１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。ゲート酸化物層の第２の部分（すなわち、より薄い部分）が破壊されるとき、これは、ゲート酸化物層が破壊されることを意味する。
ＯＴＰメモリセルｃ１１、ｃ１２またはｃ２２が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ２１に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
メモリセルｃ２１が完全にプログラムされた後、メモリセルｃ２１の２つの記憶回路の記憶状態を確認するために、１回の読み出し動作が実施される。図１３Ｃを参照されたい。選択されているメモリセルｃ２１の読み出しサイクル中、接地電圧（０Ｖ）が第２のビット線ＢＬ２および第２の反転ビット線ＢＬ２#invに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、接地電圧（０Ｖ）が第１のアイソレーション制御線ＩＧ１に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１１、ｃ１２およびｃ２２について、第１のビット線ＢＬ１および第１の反転ビット線ＢＬ１#invは浮遊状態にあり、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３、第４のアンチヒューズ制御線ＡＦ４および第２のアイソレーション制御線ＩＧ２に与えられる。
選択されているメモリセルｃ２１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないが、第２のアンチヒューズトランジスタのゲート酸化物層は破壊されているため、第２のビット線ＢＬ２を通じて流れる第１の読み出し電流Ｉｒ１の値は小さく（すなわち、ほぼゼロであり）、第２の反転ビット線ＢＬ２#invを通じて流れる第２の読み出し電流Ｉｒ２の値はより大きい。第１の読み出し電流Ｉｒ１および第２の読み出し電流Ｉｒ２に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）が高抵抗値に対応する第２の記憶状態を有するものと確かめられ、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）が低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
その上、４つのメモリセルｃ１１〜ｃ２２のプログラム動作および読み出し動作が実施された後、ＰＵＦ技術の４ビットランダムコードが生成される。
図１４Ａは、本発明の第５の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図１４Ｂは、図１４Ａの、線ＡＡ’に沿ったアンチヒューズ型ワンタイムプログラミングメモリセルの概略断面図である。図１４Ｃは、本発明の第５の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
図１４Ａおよび図１４Ｂに示すように、ＯＴＰメモリセルｃ１は、Ｐウェル領域ＰＷ内に構築される。ゲート酸化物層５８０が、Ｐウェル領域ＰＷの上面を被覆する。開口を形成するためのエッチングプロセスの後、第１のドープ領域５１０、第２のドープ領域５２０、第３のドープ領域５３０、第４のドープ領域５４０、第５のドープ領域５５０、第６のドープ領域５６０および第７のドープ領域５７０が、Ｐウェル領域ＰＷの上面の下に形成される。この実施形態において、７つのドープ領域５１０、５２０、５３０、５４０、５５０、５６０および５７０はＮ型ドープ領域である。
第１のゲート５１５がゲート酸化物層５８０上に形成され、第１のドープ領域５１０および第２のドープ領域５２０に架かる。その上、第１のゲート５１５は、メモリセルｃ１のワード線ＷＬと接続される。第２のゲート５２５がゲート酸化物層５８０上に形成され、第２のドープ領域５２０および第３のドープ領域５３０に架かる。その上、第２のゲート５２５は、スイッチ制御線ＳＷと接続される。第３のゲート５３５がゲート酸化物層５８０上に形成され、第３のドープ領域５３０および第４のドープ領域５４０に架かる。その上、第３のゲート５３５は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第４のゲート５４５がゲート酸化物層５８０上に形成され、第４のドープ領域５４０および第５のドープ領域５５０に架かる。その上、第４のゲート５４５は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。第５のゲート５５５がゲート酸化物層５８０上に形成され、第５のドープ領域５５０および第６のドープ領域５６０に架かる。その上、第５のゲート５５５は、スイッチ制御線ＳＷと接続される。第６のゲート５６５がゲート酸化物層５８０上に形成され、第６のドープ領域５６０および第７のドープ領域５７０に架かる。その上、第６のドープ領域５６０は、メモリセルｃ１のワード線ＷＬと接続される。
第１の金属層５７２が６つのゲート５１５、５２５、５３５、５４５、５５５および５６５の上に配置される。その上、第１の金属層５７２は、２つのビアを介して第１のドープ領域５１０および第７のドープ領域５７０と接続される。第１の金属層５７２は、メモリセルｃ１のビット線ＢＬとして使用される。その上、第１のゲート５１５および第６のゲート５６５が、第２の金属層５７４を通じて互いと接続される。その上、第２のゲート５２５および第５のゲート５５５が、第３の金属層５７６を通じて互いと接続される。
図１４Ｃを参照されたい。第１のドープ領域５１０、第２のドープ領域５２０および第１のゲート５１５は協働して第１の選択トランジスタＳ１として形成される。第２のドープ領域５２０、第３のドープ領域５３０および第２のゲート５２５は協働して第１のスイッチトランジスタＷ１として形成される。第３のドープ領域５３０、第４のドープ領域５４０および第３のゲート５３５は協働して第１のアンチヒューズトランジスタＡ１として形成される。第４のドープ領域５４０、第５のドープ領域５５０および第４のゲート５４５は協働して第２のアンチヒューズトランジスタＡ２として形成される。第５のドープ領域５５０、第６のドープ領域５６０および第５のゲート５５５は協働して第２のスイッチトランジスタＷ２として形成される。第６のドープ領域５６０、第７のドープ領域５７０および第６のゲート５６５は協働して第２の選択トランジスタＳ２として形成される。
第１の選択トランジスタＳ１のゲート端子は、ワード線ＷＬと接続されている。第１のスイッチトランジスタＷ１のゲート端子は、スイッチ制御線ＳＷと接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。第２のスイッチトランジスタＷ２のゲート端子は、スイッチ制御線ＳＷと接続されている。第２の選択トランジスタＳ２のゲート端子は、ワード線ＷＬと接続されている。
第５の実施形態によれば、ＯＴＰメモリセルｃ１は、２つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１と第２のアンチヒューズトランジスタＡ２の両方に印加される。この状況下で、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。その結果として、第１のアンチヒューズトランジスタＡ１または第２のアンチヒューズトランジスタＡ２の記憶状態が変更される。読み出しサイクル中、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２の記憶状態が順次読み出され、第１のアンチヒューズトランジスタＡ１の記憶状態が、ＰＵＦ技術のランダムコードとして使用される。
図１５Ａ〜図１５Ｃは、本発明の第５の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。
図１５Ａを参照されたい。ＯＴＰメモリセルをプログラムするために、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、第２の電圧Ｖ２がスイッチ制御線ＳＷに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと３．６Ｖとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にあり、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）。
選択電圧Ｖｄｄがワード線ＷＬに与えられ、第２の電圧Ｖ２がスイッチ制御線ＳＷに与えられ、接地電圧がビット線ＢＬに与えられると、第１の選択トランジスタＳ１、第２の選択トランジスタＳ２、第１のスイッチトランジスタＷ１および第２のスイッチトランジスタＷ２がオンになる。その結果として、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することはできない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図１５ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第１のアンチヒューズトランジスタＡ１のゲート酸化物層が破壊されるが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されない。
ＯＴＰメモリセルｃ１がプログラムされた後、２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図１５Ｂを参照されたい。第１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、第２の電圧Ｖ２がスイッチ制御線ＳＷに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されているため、ビット線ＢＬを通じて流れる第１の読み出し電流Ｉｒ１の値はより大きい。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
図１５Ｃを参照されたい。第２の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、第２の電圧Ｖ２がスイッチ制御線ＳＷに与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられる。
第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、ビット線ＢＬを通じて流れる第２の読み出し電流Ｉｒ２の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
図１６Ａは、本発明の第５の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
図１６Ａに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図１５Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、第１の選択トランジスタＳ１と、第２の選択トランジスタＳ２と、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２と、第１のスイッチトランジスタＷ１と、第２のスイッチトランジスタＷ２とを備える。
図１６Ｂ〜図１６Ｄは、本発明の第５の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す図である。たとえば、ＯＴＰメモリセルｃ１１が、選択されているメモリセルである。
図１６Ｂを参照されたい。選択されているＯＴＰメモリセルｃ１１をプログラムするために、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、第２の電圧Ｖ２が第１のスイッチ制御線ＳＷ１に与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと３．６Ｖとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にあり、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）。
メモリセルｃ１２、ｃ２１およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧Ｖ１が第２のビット線ＢＬ２に与えられ、接地電圧（０Ｖ）が第２のワード線ＷＬ２および第２のスイッチ制御線ＳＷ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、第１の電圧Ｖ１は選択電圧Ｖｄｄ以上であり、第１の電圧Ｖ１は、プログラム電圧Ｖｐｐの半分よりも小さい（すなわち、Ｖｄｄ≦Ｖ１＜Ｖｐｐ／２）。
再び図１６Ｂを参照されたい。メモリセルｃ１１が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図１６Ｂに示すようなメモリセルｃ１１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されるが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されない。
ＯＴＰメモリセルｃ１２、ｃ２１またはｃ２２が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ１１に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
選択されているメモリセルｃ１１がプログラムされた後、選択されているメモリセルｃ１１の２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図１６Ｃを参照されたい。選択されているメモリセルｃ１１の第１の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、第２の電圧Ｖ２が第１のスイッチ制御線ＳＷ１に与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２および第２のスイッチ制御線ＳＷ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。
選択されているメモリセルｃ１１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されているため、第１のビット線ＢＬ１を通じて流れる第１の読み出し電流Ｉｒ１の値はより大きい。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
図１６Ｄを参照されたい。選択されているメモリセルｃ１１の第２の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、第２の電圧Ｖ２が第１のスイッチ制御線ＳＷ１に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられる。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２および第２のスイッチ制御線ＳＷ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。
選択されているメモリセルｃ１１において、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、第１のビット線ＢＬ１を通じて流れる第２の読み出し電流Ｉｒ２の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
その上、４つのメモリセルｃ１１〜ｃ２２のプログラム動作および読み出し動作が実施された後、ＰＵＦ技術の４ビットランダムコードが生成される。
図１７Ａは、本発明の第６の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図１７Ｂは、本発明の第６の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。第５の実施形態と比較して、この実施形態のＯＴＰメモリセルは、差動メモリセルである。
図１７Ａに示すように、ＯＴＰメモリセルｃ１は、第１のドープ領域６１０と、第２のドープ領域６２０と、第３のドープ領域６３０と、第４のドープ領域６４０と、第５のドープ領域６５０と、第６のドープ領域６６０と、第６のドープ領域６７０と、第８のドープ領域６８０とを備える。第１のゲート６１５がゲート酸化物層（図示せず）上に形成され、第１のドープ領域６１０および第２のドープ領域６２０に架かる。その上、第１のゲート６１５は、メモリセルｃ１のワード線ＷＬと接続される。第２のゲート６２５がゲート酸化物層上に形成され、第２のドープ領域６２０および第３のドープ領域６３０に架かる。その上、第２のゲート６２５は、メモリセルｃ１のスイッチ制御線ＳＷと接続される。第３のゲート６３５がゲート酸化物層上に形成され、第３のドープ領域６３０および第４のドープ領域６４０に架かる。その上、第３のゲート６３５は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第４のゲート６４５がゲート酸化物層上に形成され、第４のドープ領域６４０および第４のドープ領域６５０に架かる。その上、第４のゲート６４５は、メモリセルｃ１のアイソレーション制御線ＩＧと接続される。第５のゲート６５５がゲート酸化物層上に形成され、第５のドープ領域６５０および第６のドープ領域６６０に架かる。その上、第５のゲート６５５は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。第６のゲート６６５がゲート酸化物層上に形成され、第６のドープ領域６６０および第７のドープ領域６７０に架かる。その上、第６のゲート６６５は、メモリセルｃ１のスイッチ制御線ＳＷと接続される。第７のゲート６７５がゲート酸化物層上に形成され、第７のドープ領域６７０および第８のドープ領域６８０に架かる。その上、第７のゲート６７５は、メモリセルｃ１のワード線ＷＬと接続される。
第１の金属層６９２が、ビアを通じて第１のドープ領域６１０と接続される。その上、第１の金属層６９２は、メモリセルｃ１のビット線ＢＬとして使用される。第２の金属層６９４が、別のビアを通じて第８のドープ領域６８０と接続される。その上、第２の金属層６９４は、反転ビット線ＢＬ#invとして使用される。第１のゲート６１５および第５のゲート６７５Ａが、第３の金属層６９６を通じて互いと接続される。第２のゲート６２５および第６のゲート６６５が、第４の金属層６９８を通じて互いと接続される。
図１７Ｂを参照されたい。第１のドープ領域６１０、第２のドープ領域６２０および第１のゲート６２５は協働して第１の選択トランジスタＳ１として形成される。第２のドープ領域６２０、第３のドープ領域６３０および第２のゲート６２５は協働して第１のスイッチトランジスタＷ１として形成される。第３のドープ領域６３０、第４のドープ領域６４０および第３のゲート６３５は協働して第１のアンチヒューズトランジスタＡ１として形成される。第４のドープ領域６４０、第５のドープ領域６５０および第４のゲート６４５は協働してアイソレーショントランジスタＯとして形成される。第５のドープ領域６５０、第６のドープ領域６６０および第５のゲート６５５は協働して第２のアンチヒューズトランジスタＡ２として形成される。第６のドープ領域６６０、第７のドープ領域６７０および第６のゲート６６５は協働して第２のスイッチトランジスタＷ２として形成される。第７のドープ領域６７０、第８のドープ領域６８０および第７のゲート６７５は協働して第２の選択トランジスタＳ２として形成される。
第１の選択トランジスタＳ１のゲート端子は、ワード線ＷＬと接続されている。第１のスイッチトランジスタＷ１のゲート端子は、スイッチ制御線ＳＷと接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。アイソレーショントランジスタＯのゲート端子は、アイソレーション制御線ＩＧと接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。第２のスイッチトランジスタＷ２のゲート端子は、スイッチ制御線ＳＷと接続されている。第２の選択トランジスタＳ２のゲート端子は、ワード線ＷＬと接続されている。
第６の実施形態によれば、ＯＴＰメモリセルｃ１は、２つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１と第２のアンチヒューズトランジスタＡ２の両方に印加される。この状況下で、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。その結果として、第１のアンチヒューズトランジスタＡ１または第２のアンチヒューズトランジスタＡ２の記憶状態が変更される。読み出しサイクル中、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２の記憶状態が直に読み出され、その記憶状態が、ＰＵＦ技術のランダムコードとして使用される。
図１８Ａ〜図１８Ｂは、本発明の第６の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。
図１８Ａを参照されたい。選択されているＯＴＰメモリセルｃ１をプログラムするために、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、第２の電圧Ｖ２がスイッチ制御線ＳＷに与えられ、第３の電圧Ｖ３がアイソレーション線ＩＧに与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと３．６Ｖとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。その上、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さく（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）、第３の電圧Ｖ３は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ３＜３Ｖｐｐ／４）。
選択電圧Ｖｄｄがワード線ＷＬに与えられ、第２の電圧Ｖ２がスイッチ制御線ＳＷに与えられ、第３の電圧Ｖ３がアイソレーション線ＩＧに与えられ、接地電圧がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられると、第１の選択トランジスタＳ１、第２の選択トランジスタＳ２、第１のスイッチトランジスタＷ１、第２のスイッチトランジスタＷ２およびアイソレーショントランジスタＯがオンになる。その結果として、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することはできない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図１８ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。
ＯＴＰメモリセルｃ１がプログラムされた後、２つの記憶回路の記憶状態を判定するために、１回の読み出し動作が実施される。図１８Ｂを参照されたい。第１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、第２の電圧Ｖ２がスイッチ制御線ＳＷに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、接地電圧（０Ｖ）がアイソレーション制御線ＩＧに与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されているため、ビット線ＢＬを通じて流れる第１の読み出し電流Ｉｒ１の値は小さく（すなわち、ほぼゼロであり）、反転ビット線ＢＬ#invを通じて流れる第２の読み出し電流Ｉｒ２の値はより大きい。第１の読み出し電流Ｉｒ１および第２の読み出し電流Ｉｒ２に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）が高抵抗値に対応する第２の記憶状態を有するものと確かめられ、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）が低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
代替的に、差動検出動作を使用することによって、１ビットのランダムコードが決定されてもよい。たとえば、第１の読み出し電流Ｉｒ１が第２の読み出し電流Ｉｒ２よりも大きい場合、ＯＴＰメモリセルｃ１は第１の記憶状態として定義され、第１の読み出し電流Ｉｒ１が第２の読み出し電流Ｉｒ２よりも小さい場合、ＯＴＰメモリセルｃ１は第２の記憶状態として定義される。
図１９Ａは、本発明の第６の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
図１９Ａに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図１７Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、第１の選択トランジスタＳ１と、第２の選択トランジスタＳ２と、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２と、第１のスイッチトランジスタＷ１と、第２のスイッチトランジスタＷ２と、アイソレーショントランジスタＯとを備える。
図１９Ｂ〜図１９Ｃは、本発明の第６の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。たとえば、ＯＴＰメモリセルｃ１２が、選択されているメモリセルである。
図１９Ｂを参照されたい。選択されているＯＴＰメモリセルｃ１２をプログラムするために、接地電圧（０Ｖ）が第１のビット線ＢＬ１および第１の反転ビット線ＢＬ１#invに与えられ、選択電圧Ｖｄｄが第２のワード線ＷＬ２に与えられ、第２の電圧Ｖ２が第２のスイッチ制御線ＳＷ２に与えられ、プログラム電圧Ｖｐｐが第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられ、第３の電圧Ｖ３が第２のアイソレーション制御線ＩＧ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖ〜３．６Ｖの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。その上、第２の電圧Ｖ２は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さく（すなわち、Ｖｄｄ≦Ｖ２＜３Ｖｐｐ／４）、第３の電圧Ｖ３は選択電圧Ｖｄｄ以上であり、プログラム電圧Ｖｐｐの４分の３よりも小さい（すなわち、Ｖｄｄ≦Ｖ３＜３Ｖｐｐ／４）。
メモリセルｃ１１、ｃ２１およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧Ｖ１が第２のビット線ＢＬ２および第２の反転ビット線ＢＬ２#invに与えられ、接地電圧（０Ｖ）が第１のアイソレーション制御線ＩＧ１、第１のワード線ＷＬ１および第１のスイッチ制御線ＳＷ１に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、第１の電圧Ｖ１は選択電圧Ｖｄｄ以上であり、第１の電圧Ｖ１は、プログラム電圧Ｖｐｐの半分よりも小さい（すなわち、Ｖｄｄ≦Ｖ１＜Ｖｐｐ／２）。
再び図１９Ｂを参照されたい。メモリセルｃ１２が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図１９Ｂに示すようなメモリセルｃ１２において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。
ＯＴＰメモリセルｃ１１、ｃ２１またはｃ２２が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ１２に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
メモリセルｃ１２が完全にプログラムされた後、メモリセルｃ１２の２つの記憶回路の記憶状態を確認するために、１回の読み出し動作が実施される。図１９Ｃを参照されたい。選択されているメモリセルｃ１２の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１および第１の反転ビット線ＢＬ１#invに与えられ、選択電圧Ｖｄｄが第２のワード線ＷＬ２に与えられ、第２の電圧Ｖ２が第２のスイッチ制御線ＳＷ２に与えられ、接地電圧（０Ｖ）が第２のアイソレーション制御線ＩＧ１に与えられ、読み出し電圧Ｖｒが第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１１、ｃ２１およびｃ２２について、第２のビット線ＢＬ２および第２の反転ビット線ＢＬ２#invは浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２および第２のスイッチ制御線ＳＷ２に与えられ、接地電圧（０Ｖ）が第１のアイソレーション制御線ＩＧ１、第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。
選択されているメモリセルｃ１２において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないが、第２のアンチヒューズトランジスタのゲート酸化物層は破壊されているため、第２のビット線ＢＬ２を通じて流れる第１の読み出し電流Ｉｒ１の値は小さく（すなわち、ほぼゼロであり）、第２の反転ビット線ＢＬ２#invを通じて流れる第２の読み出し電流Ｉｒ２の値はより大きい。第１の読み出し電流Ｉｒ１および第２の読み出し電流Ｉｒ２に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）が高抵抗値に対応する第２の記憶状態を有するものと確かめられ、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）が低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
その上、４つのメモリセルｃ１１〜ｃ２２のプログラム動作および読み出し動作が実施された後、ＰＵＦ技術の４ビットランダムコードが生成される。
図２０Ａは、本発明の第７の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図２０Ｂは、図２０Ａの、線ＡＡ’に沿ったアンチヒューズ型ワンタイムプログラミングメモリセルの概略断面図である。図２０Ｃは、本発明の第７の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
図２０Ａおよび図２０Ｂに示すように、ＯＴＰメモリセルｃ１は、Ｐウェル領域ＰＷ内に構築される。ゲート酸化物層７３０が、Ｐウェル領域ＰＷの上面を被覆する。開口を形成するためのエッチングプロセスの後、第１のドープ領域７１０および第２のドープ領域７２０が、Ｐウェル領域ＰＷの上面の下に形成される。この実施形態において、第１のドープ領域７１０および第２のドープ領域７２０はＮ型ドープ領域である。この実施形態において、ＯＴＰメモリセルｃ１は、Ｐウェル領域ＰＷ内に構築される。なお、本発明の教示を保持しながら、多数の修正および変更を行うことができる。たとえば、別の実施形態において、ＯＴＰメモリセルｃ１はＮウェル領域ＰＷ内に構築され、２つのドープ領域はＰ型ドープ領域である。
第１のゲート７１５がゲート酸化物層７３０上に形成され、第１のドープ領域７１０および第２のドープ領域７２０に架かる。その上、第１のゲート７１５は、メモリセルｃ１のワード線ＷＬと接続される。第２のゲート７２５がゲート酸化物層７３０上に形成され、第２のドープ領域７２０の上に配置される。その上、第２のゲート７２５は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第３のゲート７３５がゲート酸化物層７３０上に形成され、第２のドープ領域７２０の上に配置される。その上、第３のゲート７３５は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。この実施形態において、３つのゲート７１５、７２５および７３５はポリシリコンゲートまたは金属ゲートである。
その上、第１の金属層７４０が、ビアを通じて第１のドープ領域７１０と接続される。第１の金属層７４０は、メモリセルｃ１のビット線ＢＬとして使用される。
図２０Ｃを参照されたい。第１のドープ領域７１０、第２のドープ領域７２０および第１のゲート７１５は協働して選択トランジスタＳとして形成される。第２のドープ領域７２０および第２のゲート７２５は協働して第１のアンチヒューズトランジスタＡ１として形成される。第２のドープ領域７２０および第３のゲート７３５は協働して第２のアンチヒューズトランジスタＡ２として形成される。第１のアンチヒューズトランジスタＡ１のドレイン端子およびソース端子は互いに接続されている。第２のアンチヒューズトランジスタＡ２のドレイン端子およびソース端子は互いに接続されている。ソース端子およびドレイン端子が互いに接続されているため、第１のアンチヒューズトランジスタＡ１はキャパシタと考えることができる。同じく、第２のアンチヒューズトランジスタＡ２は別のキャパシタと考えることができる。
選択トランジスタＳの第１のドレイン／ソース端子は、ビット線ＢＬと接続されている。選択トランジスタＳのゲート端子は、ワード線ＷＬと接続されている。第１のアンチヒューズトランジスタＡ１の第１のドレイン／ソース端子および第２のドレイン／ソース端子は選択トランジスタＳの第２のドレイン／ソース端子と接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。第２のアンチヒューズトランジスタＡ２の第１のドレイン／ソース端子および第２のドレイン／ソース端子は選択トランジスタＳの第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。
第７の実施形態によれば、ＯＴＰメモリセルｃ１は、２つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１と第２のアンチヒューズトランジスタＡ２の両方に印加される。この状況下で、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。その結果として、第１のアンチヒューズトランジスタＡ１または第２のアンチヒューズトランジスタＡ２の記憶状態が変更される。読み出しサイクル中、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２の記憶状態が順次読み出され、第１のアンチヒューズトランジスタＡ１の記憶状態が、ＰＵＦ技術のランダムコードとして使用される。
図２１Ａ〜図２１Ｃは、本発明の第７の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す。
図２１Ａを参照されたい。ＯＴＰメモリセルをプログラムするために、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと２／３Ｖｐｐとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。
選択電圧Ｖｄｄがワード線ＷＬに与えられ、接地電圧がビット線ＢＬに与えられると、選択トランジスタＳはオンにされる。その結果として、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することはできない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図２１ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第１のアンチヒューズトランジスタＡ１のゲート酸化物層が破壊されるが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されない。
ＯＴＰメモリセルｃ１がプログラムされた後、２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図２１Ｂを参照されたい。第１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されているため、ビット線ＢＬを通じて流れる第１の読み出し電流Ｉｒ１の値はより大きい。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
図２１Ｃを参照されたい。第２の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられる。
第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、ビット線ＢＬを通じて流れる第２の読み出し電流Ｉｒ２の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
図２２Ａは、本発明の第７の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。図２２Ａに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図２０Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、選択トランジスタＳと、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２とを備える。
図２２Ｂ〜図２２Ｄは、本発明の第７の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。たとえば、ＯＴＰメモリセルｃ２１が、選択されているメモリセルである。
図２２Ｂを参照されたい。選択されているＯＴＰメモリセルｃ２１をプログラムするために、接地電圧（０Ｖ）が第２のビット線ＢＬ２に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと２／３Ｖｐｐとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。
メモリセルｃ１１、ｃ１２およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧Ｖ１が第１のビット線ＢＬ１に与えられ、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、第１の電圧Ｖ１は選択電圧Ｖｄｄ以上であり、第１の電圧Ｖ１は、プログラム電圧Ｖｐｐの半分よりも小さい（すなわち、Ｖｄｄ≦Ｖ１＜Ｖｐｐ／２）。
再び図２２Ｂを参照されたい。メモリセルｃ２１が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層および第２のアンチヒューズトランジスタＡ２のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１および第２のアンチヒューズトランジスタＡ２のうちの一方のゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図２２Ｂに示すようなメモリセルｃ２１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されないが、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊される。
ＯＴＰメモリセルｃ１１、ｃ１２またはｃ２２が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ２１に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
選択されているメモリセルｃ２１がプログラムされた後、選択されているメモリセルｃ２１の２つの記憶回路の記憶状態を判定するために、２回の読み出し動作が実施される。図２２Ｃを参照されたい。選択されているメモリセルｃ２１の第１の読み出しサイクル中、接地電圧（０Ｖ）が第２のビット線ＢＬ２に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１１、ｃ１２およびｃ２２について、第１のビット線ＢＬ１は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。
選択されているメモリセルｃ２１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないため、第１のビット線ＢＬ１を通じて流れる第１の読み出し電流Ｉｒ１の値は小さい（すなわち、ほぼゼロである）。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
図２２Ｄを参照されたい。選択されているメモリセルｃ２１の第２の読み出しサイクル中、接地電圧（０Ｖ）が第２のビット線ＢＬ２に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられる。
選択されていないメモリセルｃ１１、ｃ１２およびｃ２２について、第１のビット線ＢＬ１は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。
選択されているメモリセルｃ２１において、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されているため、第１のビット線ＢＬ１を通じて流れる第２の読み出し電流Ｉｒ２の値はより大きい。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）および第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）の記憶状態に従って、１ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、２つの記憶回路の記憶状態を確認し、１ビットのランダムコードを決定するために、２回の読み出し動作が実施される。しかしながら、記憶状態は互いに相補的であるため、１つのみの記憶回路の記憶状態を読み出すことによって、１ビットのランダムコードを決定することができる。
その上、４つのメモリセルｃ１１〜ｃ２２のプログラム動作および読み出し動作が実施された後、ＰＵＦ技術の４ビットランダムコードが生成される。
図２３Ａは、本発明の第８の実施形態によるワンタイムプログラミングメモリセルの概略上面図である。図２３Ｂは、本発明の第８の実施形態によるワンタイムプログラミングメモリセルの等価回路図である。
図２３Ａに示すように、ＯＴＰメモリセルｃ１は、Ｐウェル領域ＰＷ内に構築される。ゲート酸化物層（図示せず）が、Ｐウェル領域ＰＷの上面を被覆する。第１のドープ領域８１０、第２のドープ領域８２０および第３のドープ領域８３０が、Ｐウェル領域ＰＷの上面の下に形成される。第１のゲート８１２がゲート酸化物層上に形成され、第１のドープ領域８１０および第２のドープ領域８２０に架かる。その上、第１のゲート８１２は、メモリセルｃ１のワード線ＷＬと接続される。第２のゲート８１４がゲート酸化物層上に形成され、第２のドープ領域８２０の上に配置される。その上、第２のゲート８１４は、メモリセルｃ１の第１のアンチヒューズ制御線ＡＦ１と接続される。第３のゲート８１６がゲート酸化物層上に形成され、第２のドープ領域８２０の上に配置される。その上、第３のゲート８１６は、メモリセルｃ１の第２のアンチヒューズ制御線ＡＦ２と接続される。第４のゲート８２２がゲート酸化物層上に形成され、第２のドープ領域８２０の上に配置される。その上、第４のゲート８２２は、メモリセルｃ１の第３のアンチヒューズ制御線ＡＦ３と接続される。第５のゲート８２４がゲート酸化物層上に形成され、第２のドープ領域８２０の上に配置される。その上、第５のゲート８２４は、メモリセルｃ１の第４のアンチヒューズ制御線ＡＦ４と接続される。第６のゲート８２６がゲート酸化物層上に形成され、第２のドープ領域８２０および第３のドープ領域８３０に架かる。第６のゲート８２６は、メモリセルｃ１のワード線ＷＬと接続される。
その上、第１の金属層８４０が、２つのビアを介して第１のドープ領域８１０および第３のドープ領域８３０と接続される。第１の金属層８４０は、メモリセルｃ１のビット線ＢＬとして使用される。その上、第１のゲート８１２および第６のゲート８２６が、第２の金属層８４２を通じて互いと接続される。
図２３Ｂを参照されたい。第１のドープ領域８１０、第２のドープ領域８２０および第１のゲート８１２は協働して第１の選択トランジスタＳ１として形成される。第２のドープ領域８２０、第３のドープ領域８３０および第６のゲート８２６は協働して第２の選択トランジスタＳ２として形成される。第２のドープ領域８２０および第２のゲート８１４は協働して第１のアンチヒューズトランジスタＡ１として形成される。第２のドープ領域８２０および第３のゲート８１６は協働して第２のアンチヒューズトランジスタＡ２として形成される。第２のドープ領域８２０および第４のゲート８２２は協働して第３のアンチヒューズトランジスタＡ３として形成される。第２のドープ領域８２０および第５のゲート８２４は協働して第４のアンチヒューズトランジスタＡ４として形成される。第１のアンチヒューズトランジスタＡ１のドレイン端子およびソース端子は互いに接続されている。第２のアンチヒューズトランジスタＡ２のドレイン端子およびソース端子は互いに接続されている。第３のアンチヒューズトランジスタＡ３のドレイン端子およびソース端子は互いに接続されている。第４のアンチヒューズトランジスタＡ４のドレイン端子およびソース端子は互いに接続されている。この実施形態において、４つのアンチヒューズトランジスタＡ１〜Ａ４は４つのキャパシタと考えることができる。
第１の選択トランジスタＳ１の第１のドレイン／ソース端子は、ビット線ＢＬと接続されている。第１の選択トランジスタＳ１のゲート端子は、ワード線ＷＬと接続されている。第１のアンチヒューズトランジスタＡ１の第１のドレイン／ソース端子および第２のドレイン／ソース端子は、第１の選択トランジスタＳ１の第２のドレイン／ソース端子と接続されている。第１のアンチヒューズトランジスタＡ１のゲート端子は、第１のアンチヒューズ制御線ＡＦ１と接続されている。第２のアンチヒューズトランジスタＡ２の第１のドレイン／ソース端子および第２のドレイン／ソース端子は、第１の選択トランジスタＳ１の第２のドレイン／ソース端子と接続されている。第２のアンチヒューズトランジスタＡ２のゲート端子は、第２のアンチヒューズ制御線ＡＦ２と接続されている。第２の選択トランジスタＳ２の第１のドレイン／ソース端子は、ビット線ＢＬと接続されている。第２の選択トランジスタＳ２のゲート端子は、ワード線ＷＬと接続されている。第３のアンチヒューズトランジスタＡ３の第１のドレイン／ソース端子および第２のドレイン／ソース端子は、第２の選択トランジスタＳ２の第２のドレイン／ソース端子と接続されている。第３のアンチヒューズトランジスタＡ３のゲート端子は、第３のアンチヒューズ制御線ＡＦ３と接続されている。第４のアンチヒューズトランジスタＡ４の第１のドレイン／ソース端子および第２のドレイン／ソース端子は、第２の選択トランジスタＳ２の第２のドレイン／ソース端子と接続されている。第４のアンチヒューズトランジスタＡ４のゲート端子は、第４のアンチヒューズ制御線ＡＦ４と接続されている。
第８の実施形態によれば、ＯＴＰメモリセルｃ１は、４つの記憶回路を備える。すなわち、第１のアンチヒューズトランジスタＡ１が第１の記憶回路であり、第２のアンチヒューズトランジスタＡ２が第２の記憶回路であり、第３のアンチヒューズトランジスタＡ３が第３の記憶回路であり、第４のアンチヒューズトランジスタＡ４が第４の記憶回路である。ＯＴＰメモリセルｃ１のプログラムサイクル中、高電圧ストレスが第１のアンチヒューズトランジスタＡ１、第２のアンチヒューズトランジスタＡ２、第３のアンチヒューズトランジスタＡ３および第４のアンチヒューズトランジスタＡ４のすべてに印加される。この状況下で、第１のアンチヒューズトランジスタＡ１、第２のアンチヒューズトランジスタＡ２、第３のアンチヒューズトランジスタＡ３および第４のアンチヒューズトランジスタＡ４のうちの１つのゲート酸化物層が破壊される。その結果として、その記憶状態が変更される。読み出しサイクル中、第１のアンチヒューズトランジスタＡ１、第２のアンチヒューズトランジスタＡ２、第３のアンチヒューズトランジスタＡ３および第４のアンチヒューズトランジスタＡ４の記憶状態が順次読み出される。その結果として、ＰＵＦ技術のランダムコードが決定される。
図２４Ａ〜図２４Ｅは、本発明の第８の実施形態によるＰＵＦ技術のＯＴＰメモリセルをプログラムおよび読み出しするための関連電圧信号を概略的に示す。
図２４Ａを参照されたい。ＯＴＰメモリセルをプログラムするために、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２、第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと２／３Ｖｐｐとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。
選択電圧Ｖｄｄがワード線ＷＬに与えられ、接地電圧がビット線ＢＬに与えられると、第１の選択トランジスタＳ１および第２の選択トランジスタＳ２はオンにされる。その結果として、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層、第２のアンチヒューズトランジスタＡ２のゲート酸化物層、第３のアンチヒューズトランジスタＡ３のゲート酸化物層および第４のアンチヒューズトランジスタＡ４のゲート酸化物層に印加される。プログラム電圧Ｖｐｐはゲート酸化物層の耐電圧範囲を超えるため、第１のアンチヒューズトランジスタＡ１、第２のアンチヒューズトランジスタＡ２、第３のアンチヒューズトランジスタＡ３および第４のアンチヒューズトランジスタＡ４のうちの１つのゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。
ＯＴＰメモリセルｃ１の製造上のばらつきに起因して、制御回路は、プログラム中にいずれのアンチヒューズトランジスタのゲート酸化物層が破壊されているかを認識することができない。その結果として、ＯＴＰメモリセルｃ１は、ＰＵＦ技術を利用することができる。図２４ＡのＯＴＰメモリセルｃ１を一例として取り上げる。プログラムサイクル中、第４のアンチヒューズトランジスタＡ４のゲート酸化物層が破壊されるが、第１のアンチヒューズトランジスタＡ１、第２のアンチヒューズトランジスタＡ２、第３のアンチヒューズトランジスタＡ３のゲート酸化物層は破壊されない。
ＯＴＰメモリセルｃ１がプログラムされた後、４つの記憶回路の記憶状態を判定するために、４回の読み出し動作が実施される。図２４Ｂを参照されたい。第１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２、第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されていないため、ビット線ＢＬを通じて流れる第１の読み出し電流Ｉｒ１の値は小さい（すなわち、ほぼゼロである）。第１の読み出し電流Ｉｒ１に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
図２４Ｃを参照されたい。第２の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、ビット線ＢＬを通じて流れる第２の読み出し電流Ｉｒ２の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流Ｉｒ２に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
図２４Ｄを参照されたい。第３の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第３のアンチヒューズ制御線ＡＦ３に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第３のアンチヒューズトランジスタＡ３のゲート酸化物層は破壊されていないため、ビット線ＢＬを通じて流れる第３の読み出し電流Ｉｒ３の値は小さい（すなわち、ほぼゼロである）。第３の読み出し電流Ｉｒ３に従って、第３のアンチヒューズトランジスタＡ３（すなわち、第３の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
図２４Ｅを参照されたい。第４の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第４のアンチヒューズ制御線ＡＦ４に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２および第３のアンチヒューズ制御線ＡＦ３に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
第４のアンチヒューズトランジスタＡ４のゲート酸化物層は破壊されているため、ビット線ＢＬを通じて流れる第４の読み出し電流Ｉｒ４の値はより大きい。第４の読み出し電流Ｉｒ４に従って、第４のアンチヒューズトランジスタＡ４（すなわち、第４の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
このとき、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）、第３のアンチヒューズトランジスタＡ３（すなわち、第３の記憶回路）および第４のアンチヒューズトランジスタＡ４（すなわち、第４の記憶回路）の記憶状態に従って、２ビットのランダムコードが決定され、ＰＵＦ技術に適用される。
上記の説明から、４つの記憶回路の記憶状態を確認し、２ビットのランダムコードを決定するために、４回の読み出し動作が実施される。
図２５Ａは、本発明の第８の実施形態によるＯＴＰメモリセルのメモリアレイを示す等価回路図である。
図２５Ａに示すように、メモリアレイは、２×２アレイになったＯＴＰメモリセルｃ１１〜ｃ２２を備える。ＯＴＰメモリセルｃ１１〜ｃ２２の各々の構造は、図２３Ａに示すようなＯＴＰメモリセルの構造と同様である。この実施形態において、ＯＴＰメモリセルｃ１１〜ｃ２２の各々は、第１の選択トランジスタＳ１と、第２の選択トランジスタＳ２と、第１のアンチヒューズトランジスタＡ１と、第２のアンチヒューズトランジスタＡ２と、第３のアンチヒューズトランジスタＡ３と、第４のアンチヒューズトランジスタＡ４とを備える。
図２５Ｂ〜図２５Ｆは、本発明の第８の実施形態によるＰＵＦ技術のメモリアレイをプログラムおよび読み出しするための関連電圧信号を概略的に示す。たとえば、ＯＴＰメモリセルｃ１１が、選択されているメモリセルである。
図２５Ｂを参照されたい。選択されているＯＴＰメモリセルｃ１１をプログラムするために、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２、第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、選択電圧Ｖｄｄは０．７５Ｖと２／３Ｖｐｐとの間の範囲内にあり、プログラム電圧Ｖｐｐは３．６Ｖと１１Ｖとの間の範囲内にある。
メモリセルｃ１２、ｃ２１およびｃ２２は、選択されていないメモリセルである。これらの選択されていないメモリセルについて、第１の電圧が第１のビット線ＢＬ１に与えられ、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第５のアンチヒューズ制御線ＡＦ５、第６のアンチヒューズ制御線ＡＦ６、第７のアンチヒューズ制御線ＡＦ７および第８のアンチヒューズ制御線ＡＦ８に与えられる。一実施形態において、第１の電圧Ｖ１は選択電圧Ｖｄｄ以上であり、第１の電圧Ｖ１は、プログラム電圧Ｖｐｐの半分よりも小さい（すなわち、Ｖｄｄ≦Ｖ１＜Ｖｐｐ／２）。
再び図２５Ｂを参照されたい。メモリセルｃ１１が選択されているメモリセルであるため、バイアス電圧Ｖｐｐが第１のアンチヒューズトランジスタＡ１のゲート酸化物層、第２のアンチヒューズトランジスタＡ２のゲート酸化物層、第３のアンチヒューズトランジスタＡ３のゲート酸化物層および第４のアンチヒューズトランジスタＡ４のゲート酸化物層に印加される。その結果として、第１のアンチヒューズトランジスタＡ１、第２のアンチヒューズトランジスタＡ２、第３のアンチヒューズトランジスタＡ３および第４のアンチヒューズトランジスタＡ４のうちの１つのゲート酸化物層が破壊される。破壊されたゲート酸化物層は、抵抗値が低い抵抗器と考えることができる。たとえば、図２５Ｂに示すようなメモリセルｃ１１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層が破壊されるが、第２のアンチヒューズトランジスタＡ２、第３のアンチヒューズトランジスタＡ３および第４のアンチヒューズトランジスタＡ４のゲート酸化物層は破壊されない。
ＯＴＰメモリセルｃ１２、ｃ２１またはｃ２２が選択されているメモリセルである場合、プログラミングプロセスを実施するためのバイアス電圧は、メモリセルｃ１１に対するものと同様である。その詳細な説明は、本明細書においては冗長に記載しない。
選択されているメモリセルｃ１１がプログラムされた後、４つの記憶回路の記憶状態を判定するために、４回の読み出し動作が実施される。図２５Ｃを参照されたい。選択されているメモリセルｃ１１の第１の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２、第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第５のアンチヒューズ制御線ＡＦ５、第６のアンチヒューズ制御線ＡＦ６、第７のアンチヒューズ制御線ＡＦ７および第８のアンチヒューズ制御線ＡＦ８に与えられる。
選択されているメモリセルｃ１１において、第１のアンチヒューズトランジスタＡ１のゲート酸化物層は破壊されているため、第１のビット線ＢＬ１を通じて流れる第１の読み出し電流の値はより大きい。第１の読み出し電流に従って、第１のアンチヒューズトランジスタＡ１（すなわち、第１の記憶回路）は、低抵抗値に対応する第１の記憶状態を有するものと確かめられる。
図２５Ｄを参照されたい。選択されているメモリセルｃ１１の第２の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、読み出し電圧Ｖｒが第２のアンチヒューズ制御線ＡＦ２に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第３のアンチヒューズ制御線ＡＦ３および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第５のアンチヒューズ制御線ＡＦ５、第６のアンチヒューズ制御線ＡＦ６、第７のアンチヒューズ制御線ＡＦ７および第８のアンチヒューズ制御線ＡＦ８に与えられる。
選択されているメモリセルｃ１１において、第２のアンチヒューズトランジスタＡ２のゲート酸化物層は破壊されていないため、第１のビット線ＢＬ１を通じて流れる第２の読み出し電流の値は小さい（すなわち、ほぼゼロである）。第２の読み出し電流に従って、第２のアンチヒューズトランジスタＡ２（すなわち、第２の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
図２５Ｅを参照されたい。選択されているメモリセルｃ１１の第３の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、読み出し電圧Ｖｒが第３のアンチヒューズ制御線ＡＦ３に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２および第４のアンチヒューズ制御線ＡＦ４に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第５のアンチヒューズ制御線ＡＦ５、第６のアンチヒューズ制御線ＡＦ６、第７のアンチヒューズ制御線ＡＦ７および第８のアンチヒューズ制御線ＡＦ８に与えられる。
選択されているメモリセルｃ１１において、第３のアンチヒューズトランジスタＡ３のゲート酸化物層は破壊されていないため、第１のビット線ＢＬ１を通じて流れる第３の読み出し電流の値は小さい（すなわち、ほぼゼロである）。第３の読み出し電流に従って、第３のアンチヒューズトランジスタＡ３（すなわち、第３の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
図２５Ｆを参照されたい。選択されているメモリセルｃ１１の第３の読み出しサイクル中、接地電圧（０Ｖ）が第１のビット線ＢＬ１に与えられ、選択電圧Ｖｄｄが第１のワード線ＷＬ１に与えられ、読み出し電圧Ｖｒが第４のアンチヒューズ制御線ＡＦ４に与えられ、接地電圧（０Ｖ）が第１のアンチヒューズ制御線ＡＦ１、第２のアンチヒューズ制御線ＡＦ２および第３のアンチヒューズ制御線ＡＦ３に与えられる。一実施形態において、読み出し電圧Ｖｒは、０．７５Ｖと３．６Ｖとの間の範囲内にある。
選択されていないメモリセルｃ１２、ｃ２１およびｃ２２について、第２のビット線ＢＬ２は浮遊状態にあり、接地電圧（０Ｖ）が第２のワード線ＷＬ２に与えられ、接地電圧（０Ｖ）が第５のアンチヒューズ制御線ＡＦ５、第６のアンチヒューズ制御線ＡＦ６、第７のアンチヒューズ制御線ＡＦ７および第８のアンチヒューズ制御線ＡＦ８に与えられる。
選択されているメモリセルｃ１１において、第４のアンチヒューズトランジスタＡ４のゲート酸化物層は破壊されていないため、第１のビット線ＢＬ１を通じて流れる第３の読み出し電流の値は小さい（すなわち、ほぼゼロである）。第３の読み出し電流に従って、第４のアンチヒューズトランジスタＡ４（すなわち、第４の記憶回路）は、高抵抗値に対応する第２の記憶状態を有するものと確かめられる。
上記の説明から、本発明は、物理複製困難関数（ＰＵＦ）技術のためのワンタイムプログラミングメモリセルおよびメモリアレイを提供する。上記の実施形態において説明されているＯＴＰメモリセルは、主に２つのタイプに分類される。図２６は、本発明の第１のタイプのＯＴＰメモリセルを示す概略機能図である。第１の実施形態、第５の実施形態、第７の実施形態および第８の実施形態において説明されているＯＴＰメモリセルが、第１のタイプのＯＴＰメモリセルである。
図２６に示すように、第１のタイプのＯＴＰメモリセルｃ１は、選択回路９００と、第１のアンチヒューズ記憶回路９０２と、第２のアンチヒューズ記憶回路９０４とを備える。選択回路９００は、ビット線ＢＬおよびワード線ＷＬと接続されている。選択回路９００は、少なくとも２つの記憶回路に接続されている。図２６に示すように、第１のアンチヒューズ記憶回路９０２は、第１のアンチヒューズ制御線ＡＦ１および選択回路９００と接続されている。第２のアンチヒューズ記憶回路９０４は、第２のアンチヒューズ制御線ＡＦ２および選択回路９００と接続されている。
本発明の実施形態によれば、第１のアンチヒューズ記憶回路９０２および第２のアンチヒューズ記憶回路９０４は、半導体内で対称に配置される。選択回路９００は、少なくとも１つの選択トランジスタを含み、各アンチヒューズ記憶回路９０２および９０４は、少なくとも１つのアンチヒューズトランジスタを含む。別の実施形態において、選択回路は、選択トランジスタおよびスイッチトランジスタを含んでもよく、アンチヒューズ記憶回路は、対応するアンチヒューズ制御線に接続するより多くのアンチヒューズトランジスタを含んでもよい。
ＯＴＰメモリセルｃ１をプログラムするために、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。選択回路９００は、第１のアンチヒューズ記憶回路９０２および第２のアンチヒューズ記憶回路９０４に接地電圧（０Ｖ）を与える。ＯＴＰメモリセルｃ１のプログラムサイクル中、プログラム電圧が第１のアンチヒューズ記憶回路９０２と第２のアンチヒューズ記憶回路９０４の両方に印加される。その結果として、第１のアンチヒューズ記憶回路９０２または第２のアンチヒューズ記憶回路９０４の記憶状態が変更される。
ＯＴＰメモリセルｃ１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１に与えられ、接地電圧（０Ｖ）が第２のアンチヒューズ制御線ＡＦ２に与えられる。その結果として、第１のアンチヒューズ記憶回路９０２は、ビット線ＢＬに対する第１の読み出し電流を生成する。第１の読み出し電流に従って、第１のアンチヒューズ記憶回路９０２は、第１の記憶状態または第２の記憶状態を有するものと判定される。その結果として、ＰＵＦ技術の１ビットのランダムコードが実現される。別の実施形態において、アンチヒューズ記憶回路の記憶状態は、アンチヒューズ記憶回路内のアンチヒューズトランジスタのゲート酸化物層にわたる電圧降下を測定することによって決定されてもよい。
すなわち、ＯＴＰメモリセルをプログラムするとき、ＯＴＰメモリセル内のアンチヒューズ記憶回路は同じ所定の電圧差を受け取り、その後、アンチヒューズ記憶回路の１つが記憶状態を変化させる。ＯＴＰメモリセルを読み出すとき、アンチヒューズ記憶回路の記憶状態が読み出され、記録される。これは、アンチヒューズ記憶回路の破壊状態が決定および記録されることを意味する。本発明において、破壊状態は、プログラムされているアンチヒューズ記憶回路の製造上のばらつきに基づいて決定される。その後、ランダムコードが、記録されている破壊状態に応答して生成されることが可能である。
図２７は、本発明の第２のタイプのＯＴＰメモリセルを示す概略機能図である。第２の実施形態および第６の実施形態において説明されているＯＴＰメモリが、第２のタイプのＯＴＰメモリセルである。
図２７に示すように、第１のタイプのＯＴＰメモリセルｃ１は、選択回路９１０と、第１のアンチヒューズ記憶回路９１２と、第２のアンチヒューズ記憶回路９１４と、アイソレーション回路９１６とを備える。選択回路９１０は、ビット線ＢＬ、反転ビット線ＢＬ#invおよびワード線ＷＬと接続されている。選択回路９１０は、少なくとも２つの記憶回路に接続されている。図２７に示すように、第１のアンチヒューズ記憶回路９１２は、第１のアンチヒューズ制御線ＡＦ１、アイソレーション回路９１６および選択回路９１０と接続されている。第２のアンチヒューズ記憶回路９１４は、第２のアンチヒューズ制御線ＡＦ２、アイソレーション回路９１６および選択回路９１０と接続されている。
本発明の実施形態によれば、第１のアンチヒューズ記憶回路９１２および第２のアンチヒューズ記憶回路９１４は、半導体内で対称に配置される。選択回路９１０は、少なくとも１つの選択トランジスタを含み、各アンチヒューズ記憶回路９１２および９１４は、少なくとも１つのアンチヒューズトランジスタを含み、アイソレーション回路９１６は、アイソレーショントランジスタを含む。別の実施形態において、選択回路は、選択トランジスタおよびスイッチトランジスタを含んでもよく、アンチヒューズ記憶回路は、対応するアンチヒューズ制御線に接続するより多くのアンチヒューズトランジスタを含んでもよく、アイソレーション回路は、より多くのアイソレーショントランジスタを含んでもよい。
ＯＴＰメモリセルｃ１をプログラムするために、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、オン電圧がアイソレーション制御線ＩＧに与えられ、プログラム電圧Ｖｐｐが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられる。
アイソレーション回路９１６は、第１のアンチヒューズ記憶回路９１２および第２のアンチヒューズ記憶回路９１４と接続されている。選択回路９１０は、第１のアンチヒューズ記憶回路９１２および第２のアンチヒューズ記憶回路９１４に接地電圧（０Ｖ）を与える。ＯＴＰメモリセルｃ１のプログラムサイクル中、プログラム電圧が第１のアンチヒューズ記憶回路９１２と第２のアンチヒューズ記憶回路９１４の両方に印加される。その結果として、第１のアンチヒューズ記憶回路９１２または第２のアンチヒューズ記憶回路９１４の記憶状態が変更される。
ＯＴＰメモリセルｃ１の読み出しサイクル中、接地電圧（０Ｖ）がビット線ＢＬおよび反転ビット線ＢＬ#invに与えられ、選択電圧Ｖｄｄがワード線ＷＬに与えられ、読み出し電圧Ｖｒが第１のアンチヒューズ制御線ＡＦ１および第２のアンチヒューズ制御線ＡＦ２に与えられ、２つのアンチヒューズ記憶回路９１２および９１４をアイソレーションするためにオフ電圧がアイソレーション制御線ＩＧに与えられる。その結果として、第１のアンチヒューズ記憶回路９１２は、ビット線ＢＬに対する第１の読み出し電流を生成する。第２のアンチヒューズ記憶回路９１４は、反転ビット線ＢＬ#invに対する第２の読み出し電流を生成する。第１の読み出し電流および第２の読み出し電流に従って、第１のアンチヒューズ記憶回路９０２は第１の記憶状態を有するものと判定され、一方で、第２のアンチヒューズ記憶回路９１４は第２の記憶状態を有するものと判定される。すなわち、第１のアンチヒューズ記憶回路９１２および第２のアンチヒューズ記憶回路９１４の記憶状態は、第１の読み出し電流と第２の読み出し電流とを比較することによって判定される。その上、第１のアンチヒューズ記憶回路９１２の第１の記憶状態に従って、ＰＵＦ技術の１ビットのランダムコードが決定される。
代替的に、１ビットのランダムコードは、差動ＯＴＰメモリセルの第１の読み出し電流と第２の読み出し電流とを比較するための差動検出動作を使用することによって決定されてもよい。
同じく、ＯＴＰメモリセルをプログラムするとき、ＯＴＰメモリセル内のアンチヒューズ記憶回路は同じ所定の電圧差を受け取り、その後、アンチヒューズ記憶回路の１つが記憶状態を変化させる。ＯＴＰメモリセルを読み出した後、アンチヒューズ記憶回路の記憶状態（破壊状態）が決定および記録される。本発明において、破壊状態は、プログラムされているアンチヒューズ記憶回路の製造上のばらつきに基づいて決定される。その後、ランダムコードが、記録されている破壊状態に応答して生成されることが可能である。
さらに、上述した記録されている破壊状態は、ランダムコードとして直に使用することができる。または、記録されている破壊状態を処理してランダムコードが生成されてもよい。さらに、記録されている破壊状態をルックアップテーブルに入力すると、ルックアップテーブルに従ってランダムコードが生成される。
本発明は、現在最も実際的で好ましい実施形態と考えられるものに関して説明されてきたが、本発明は開示されている実施形態に限定される必要はないことが理解されるべきである。逆に、最も広い解釈と一致するべきである、添付の特許請求項の精神および範囲内に含まれる様々な修正および同様の構成を、すべてのそのような修正および同様の構造を包含するようにカバーすることが意図されている。
本発明は、少なくとも以下の（１）〜（１８）に関する発明を含む。
（１）
ワンタイムプログラミングメモリセルであって、
ビット線およびワード線と接続されている選択回路と、
第１のアンチヒューズ制御線および前記選択回路と接続されている第１のアンチヒューズ記憶回路と、
第２のアンチヒューズ制御線および前記選択回路と接続されている第２のアンチヒューズ記憶回路と
を備え、
プログラムサイクル中、選択電圧が前記ワード線に与えられ、接地電圧が前記ビット線に与えられ、プログラム電圧が前記第１のアンチヒューズ制御線および前記第２のアンチヒューズ制御線に与えられ、前記選択回路は、前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路に前記接地電圧を与え、前記第１のアンチヒューズ記憶回路と前記第２のアンチヒューズ記憶回路の両方に前記プログラム電圧が印加され、それによって、前記第１のアンチヒューズ記憶回路または前記第２のアンチヒューズ記憶回路の記憶状態が変更され、
読み出しサイクル中、前記選択電圧が前記ワード線に与えられ、前記接地電圧が前記ビット線に与えられ、読み出し電圧が前記第１のアンチヒューズ制御線に与えられ、前記接地電圧が前記第２のアンチヒューズ制御線に与えられ、それによって、前記第１のアンチヒューズ記憶回路が前記ビット線に対する第１の読み出し電流を生成し、前記第１のアンチヒューズ記憶回路は、前記第１の読み出し電流に従って第１の記憶状態または第２の記憶状態を有するものと判定され、前記第１のアンチヒューズ記憶回路の前記第１の記憶状態または前記第２の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される、ワンタイムプログラミングメモリセル。
（２）
前記選択回路は第１の選択トランジスタおよび第２の選択トランジスタを備え、前記第１のアンチヒューズ記憶回路は第１のアンチヒューズトランジスタを備え、前記第２のアンチヒューズ記憶回路は第２のアンチヒューズトランジスタを備え、前記第１の選択トランジスタの第１のドレイン／ソース端子は前記ビット線と接続されており、前記第１の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記第１の選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は前記第１のアンチヒューズ制御線と接続されており、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記第１のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記第２のアンチヒューズトランジスタのゲート端子は前記第２のアンチヒューズ制御線と接続されており、前記第２の選択トランジスタの第１のドレイン／ソース端子は前記第２のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記第２の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第２の選択トランジスタの第２のドレイン／ソース端子は前記ビット線と接続されている、項目（１）に記載のワンタイムプログラミングメモリセル。
（３）
前記選択回路は第１の選択トランジスタと、第２の選択トランジスタと、第１のスイッチトランジスタと、第２のスイッチトランジスタとを備え、前記第１のアンチヒューズ記憶回路は第１のアンチヒューズトランジスタを備え、前記第２のアンチヒューズ記憶回路は第２のアンチヒューズトランジスタを備え、前記第１の選択トランジスタの第１のドレイン／ソース端子は前記ビット線と接続されており、前記第１の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第１のスイッチトランジスタの第１のドレイン／ソース端子は前記第１の選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第１のスイッチトランジスタのゲート端子はスイッチ制御線と接続されており、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記第１のスイッチトランジスタの第２のドレイン／ソース端子と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は前記第１のアンチヒューズ制御線と接続されており、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記第１のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記第２のアンチヒューズトランジスタのゲート端子は前記第２のアンチヒューズ制御線と接続されており、前記第２のスイッチトランジスタの第１のドレイン／ソース端子は前記第２のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記第２のスイッチトランジスタのゲート端子は前記スイッチ制御線と接続されており、前記第２の選択トランジスタの第１のドレイン／ソース端子は前記第２のスイッチトランジスタの第２のドレイン／ソース端子と接続されており、前記第２の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第２の選択トランジスタの第２のドレイン／ソース端子は前記ビット線と接続されている、項目（１）に記載のワンタイムプログラミングメモリセル。
（４）
前記選択回路は選択トランジスタを備え、前記第１のアンチヒューズ記憶回路は第１のアンチヒューズトランジスタを備え、前記第２のアンチヒューズ記憶回路は第２のアンチヒューズトランジスタを備え、前記選択トランジスタの第１のドレイン／ソース端子は前記ビット線と接続されており、前記選択トランジスタのゲート端子は前記ワード線と接続されており、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子および第２のドレイン／ソース端子は前記選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は前記第１のアンチヒューズ制御線と接続されており、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子および第２のドレイン／ソース端子は前記選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第２のアンチヒューズトランジスタのゲート端子は前記第２のアンチヒューズ制御線と接続されている、項目（１）に記載のワンタイムプログラミングメモリセル。
（５）
前記選択回路は第１の選択トランジスタおよび第２の選択トランジスタを備え、前記第１のアンチヒューズ記憶回路は第１のアンチヒューズトランジスタを備え、前記第２のアンチヒューズ記憶回路は第２のアンチヒューズトランジスタを備え、前記ワンタイムプログラミングメモリセルは第３のアンチヒューズトランジスタと第４のアンチヒューズトランジスタとをさらに備え、前記第１の選択トランジスタの第１のドレイン／ソース端子は前記ビット線と接続されており、前記第１の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子および第２のドレイン／ソース端子は前記第１の選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は前記第１のアンチヒューズ制御線と接続されており、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子および第２のドレイン／ソース端子は前記第１の選択トランジスタの前記第２のドレイン／ソース端子と接続されており、前記第２のアンチヒューズトランジスタのゲート端子は前記第２のアンチヒューズ制御線と接続されており、前記第２の選択トランジスタの第１のドレイン／ソース端子は前記ビット線と接続されており、前記第２の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第３のアンチヒューズトランジスタの第１のドレイン／ソース端子および第２のドレイン／ソース端子は前記第２の選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第３のアンチヒューズトランジスタのゲート端子は第３のアンチヒューズ制御線と接続されており、前記第４のアンチヒューズトランジスタの第１のドレイン／ソース端子および第２のドレイン／ソース端子は前記第２の選択トランジスタの前記第２のドレイン／ソース端子と接続されており、前記第４のアンチヒューズトランジスタのゲート端子は第４のアンチヒューズ制御線と接続されている、項目（１）に記載のワンタイムプログラミングメモリセル。
（６）
前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路は半導体内で対称に配置されている、項目（１）に記載のワンタイムプログラミングメモリセル。
（７）
ワンタイムプログラミングメモリセルであって、
ビット線、反転ビット線およびワード線と接続されている選択回路と、
アイソレーション制御線と接続されているアイソレーション回路と、
第１のアンチヒューズ制御線、前記アイソレーション回路および前記選択回路と接続されている第１のアンチヒューズ記憶回路と、
第２のアンチヒューズ制御線、前記アイソレーション回路および前記選択回路と接続されている第２のアンチヒューズ記憶回路と
を備え、
プログラムサイクル中、選択電圧が前記ワード線に与えられ、接地電圧が前記ビット線および前記反転ビット線に与えられ、オン電圧が前記アイソレーション制御線に与えられ、プログラム電圧が前記第１のアンチヒューズ制御線および前記第２のアンチヒューズ制御線に与えられ、前記アイソレーション回路は前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路と接続されており、前記選択回路は、前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路に前記接地電圧を与え、前記第１のアンチヒューズ記憶回路と前記第２のアンチヒューズ記憶回路の両方に前記プログラム電圧が印加され、それによって、前記第１のアンチヒューズ記憶回路または前記第２のアンチヒューズ記憶回路の記憶状態が変更され、
読み出しサイクル中、前記選択電圧が前記ワード線に与えられ、前記接地電圧が前記ビット線および前記反転ビット線に与えられ、読み出し電圧が前記第１のアンチヒューズ制御線および前記第２のアンチヒューズ制御線に与えられ、オフ電圧が前記アイソレーション制御線に与えられ、それによって、前記第１のアンチヒューズ記憶回路が前記ビット線に対する第１の読み出し電流を生成し、前記第２のアンチヒューズ記憶回路が前記反転ビット線に対する第２の読み出し電流を生成し、物理複製困難関数技術の１ビットのランダムコードが決定される、ワンタイムプログラミングメモリセル。
（８）
前記選択回路は第１の選択トランジスタおよび第２の選択トランジスタを備え、前記第１のアンチヒューズ記憶回路は第１のアンチヒューズトランジスタを備え、前記第２のアンチヒューズ記憶回路は第２のアンチヒューズトランジスタを備え、前記アイソレーション回路はアイソレーショントランジスタを備え、前記第１の選択トランジスタの第１のドレイン／ソース端子は前記ビット線と接続されており、前記第１の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記第１の選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は前記第１のアンチヒューズ制御線と接続されており、前記アイソレーショントランジスタの第１のドレイン／ソース端子は前記第１のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記アイソレーショントランジスタのゲート端子は前記アイソレーション制御線と接続されており、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記アイソレーショントランジスタの第２のドレイン／ソース端子と接続されており、前記第２のアンチヒューズトランジスタのゲート端子は前記第２のアンチヒューズ制御線と接続されており、前記第２の選択トランジスタの第１のドレイン／ソース端子は前記第２のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記第２の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第２の選択トランジスタの第２のドレイン／ソース端子は前記反転ビット線と接続されている、項目（７）に記載のワンタイムプログラミングメモリセル。
（９）
前記選択回路は第１の選択トランジスタと、第２の選択トランジスタと、第１のスイッチトランジスタと、第２のスイッチトランジスタとを備え、前記第１のアンチヒューズ記憶回路は第１のアンチヒューズトランジスタを備え、前記第２のアンチヒューズ記憶回路は第２のアンチヒューズトランジスタを備え、前記アイソレーション回路はアイソレーショントランジスタを備え、前記第１の選択トランジスタの第１のドレイン／ソース端子は前記ビット線と接続されており、前記第１の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第１のスイッチトランジスタの第１のドレイン／ソース端子は前記第１の選択トランジスタの第２のドレイン／ソース端子と接続されており、前記第１のスイッチトランジスタのゲート端子はスイッチ制御線と接続されており、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記第１のスイッチトランジスタの第２のドレイン／ソース端子と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は前記第１のアンチヒューズ制御線と接続されており、前記アイソレーショントランジスタの第１のドレイン／ソース端子は前記第１のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記アイソレーショントランジスタのゲート端子は前記アイソレーション制御線と接続されており、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記アイソレーショントランジスタの第２のドレイン／ソース端子と接続されており、前記第２のアンチヒューズトランジスタのゲート端子は前記第２のアンチヒューズ制御線と接続されており、前記第２のスイッチトランジスタの第１のドレイン／ソース端子は前記第２のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記第２のスイッチトランジスタのゲート端子は前記スイッチ制御線と接続されており、前記第２の選択トランジスタの第１のドレイン／ソース端子は前記第２のスイッチトランジスタの第２のドレイン／ソース端子と接続されており、前記第２の選択トランジスタのゲート端子は前記ワード線と接続されており、前記第２の選択トランジスタの第２のドレイン／ソース端子は前記反転ビット線と接続されている、項目（７）に記載のワンタイムプログラミングメモリセル。
（１０）
前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路は半導体内で対称に配置されている、項目（７）に記載のワンタイムプログラミングメモリセル。
（１１）
第１のビット線、第１のワード線、第１のアンチヒューズ制御線および第２のアンチヒューズ制御線と接続されているメモリアレイであって、第１のワンタイムプログラミングメモリセルと第２のワンタイムプログラミングメモリセルとを備え、前記第１のワンタイムプログラミングメモリセルは、
前記第１のビット線および前記第１のワード線と接続されている第１の選択回路と、
前記第１のアンチヒューズ制御線と前記第１の選択回路との間に接続されている第１のアンチヒューズ記憶回路と、
前記第２のアンチヒューズ制御線と前記第１の選択回路との間に接続されている第２のアンチヒューズ記憶回路と
を備え、
前記第２のワンタイムプログラミングメモリセルは、
前記第１のビット線および第２のワード線と接続されている第２の選択回路と、
第３のアンチヒューズ制御線と前記第２の選択回路との間に接続されている第３のアンチヒューズ記憶回路と、
第４のアンチヒューズ制御線と前記第２の選択回路との間に接続されている第４のアンチヒューズ記憶回路と
を備え、
プログラムサイクル中、選択電圧が前記第１のワード線に与えられ、接地電圧が前記第１のビット線に与えられ、プログラム電圧が前記第１のアンチヒューズ制御線および前記第２のアンチヒューズ制御線に与えられ、前記第１の選択回路は、前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路に前記接地電圧を与え、前記第１のアンチヒューズ記憶回路と前記第２のアンチヒューズ記憶回路の両方に前記プログラム電圧が印加され、それによって、前記第１のアンチヒューズ記憶回路または前記第２のアンチヒューズ記憶回路の記憶状態が変更され、
読み出しサイクル中、前記選択電圧が前記第１のワード線に与えられ、前記接地電圧が前記第１のビット線に与えられ、読み出し電圧が前記第１のアンチヒューズ制御線に与えられ、前記接地電圧が前記第２のアンチヒューズ制御線に与えられ、それによって、前記第１のアンチヒューズ記憶回路が前記第１のビット線に対する第１の読み出し電流を生成し、前記第１のアンチヒューズ記憶回路は、前記第１の読み出し電流に従って第１の記憶状態または第２の記憶状態を有するものと判定され、前記第１のアンチヒューズ記憶回路の前記第１の記憶状態または前記第２の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される、メモリアレイ。
（１２）
前記メモリアレイは第３のワンタイムプログラミングメモリセルをさらに備え、前記第３のワンタイムプログラミングメモリセルは、
第２のビット線および前記第１のワード線と接続されている第３の選択回路と、
前記第１のアンチヒューズ制御線と前記第３の選択回路との間に接続されている第５のアンチヒューズ記憶回路と、
前記第２のアンチヒューズ制御線と前記第３の選択回路との間に接続されている第６のアンチヒューズ記憶回路と
を備える、項目（１１）に記載のメモリアレイ。
（１３）
第１のビット線、第１の反転ビット線、第１のワード線、第１のアイソレーション線、第１のアンチヒューズ制御線および第２のアンチヒューズ制御線と接続されているメモリアレイであって、第１のワンタイムプログラミングメモリセルと第２のワンタイムプログラミングメモリセルとを備え、前記第１のワンタイムプログラミングメモリセルは、
前記第１のビット線、前記第１の反転ビット線および前記第１のワード線と接続されている第１の選択回路と、
前記第１のアイソレーション制御線と接続されている第１のアイソレーション回路と、
前記第１のアンチヒューズ制御線、前記第１のアイソレーション回路および前記第１の選択回路と接続されている第１のアンチヒューズ記憶回路と、
前記第２のアンチヒューズ制御線、前記第１のアイソレーション回路および前記第１の選択回路と接続されている第２のアンチヒューズ記憶回路と
を備え、
前記第２のワンタイムプログラミングメモリセルは、
前記第１のビット線、前記第１の反転ビット線および第２のワード線と接続されている第２の選択回路と、
第２のアイソレーション制御線と接続されている第２のアイソレーション回路と、
第３のアンチヒューズ制御線、前記第２のアイソレーション回路および前記第２の選択回路と接続されている第３のアンチヒューズ記憶回路と、
第４のアンチヒューズ制御線、前記第２のアイソレーション回路および前記第２の選択回路と接続されている第４のアンチヒューズ記憶回路と
を備え、
プログラムサイクル中、選択電圧が前記第１のワード線に与えられ、接地電圧が前記第１のビット線および前記第１の反転ビット線に与えられ、オン電圧が前記第１のアイソレーション制御線に与えられ、プログラム電圧が前記第１のアンチヒューズ制御線および前記第２のアンチヒューズ制御線に与えられ、前記第１のアイソレーション回路は前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路と接続されており、前記第１の選択回路は、前記第１のアンチヒューズ記憶回路および前記第２のアンチヒューズ記憶回路に前記接地電圧を与え、前記第１のアンチヒューズ記憶回路と前記第２のアンチヒューズ記憶回路の両方に前記プログラム電圧が印加され、それによって、前記第１のアンチヒューズ記憶回路または前記第２のアンチヒューズ記憶回路の記憶状態が変更され、
読み出しサイクル中、前記選択電圧が前記第１のワード線に与えられ、前記接地電圧が前記第１のビット線および前記第１の反転ビット線に与えられ、読み出し電圧が前記第１のアンチヒューズ制御線および前記第２のアンチヒューズ記憶回路に与えられ、オフ電圧が前記第１のアイソレーション制御線に与えられ、それによって、前記第１のアンチヒューズ記憶回路が前記第１のビット線に対する第１の読み出し電流を生成し、前記第２のアンチヒューズ記憶回路が前記第１の反転ビット線に対する第２の読み出し電流を生成し、前記第１のアンチヒューズ記憶回路は、前記第１の読み出し電流に従って第１の記憶状態を有するものと判定され、前記第２のアンチヒューズ記憶回路は、前記第２の読み出し電流に従って第２の記憶回路を有するものと判定され、前記第１のアンチヒューズ記憶回路の前記第１の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される、メモリアレイ。
（１４）
前記メモリアレイは第３のワンタイムプログラミングメモリセルをさらに備え、前記第３のワンタイムプログラミングメモリセルは、
第２のビット線、第２の反転ビット線および前記第１のワード線と接続されている第３の選択回路と、
前記第１のアイソレーション制御線と接続されている第３のアイソレーション回路と、
前記第１のアンチヒューズ制御線、前記第３のアイソレーション回路および前記第３の選択回路と接続されている第５のアンチヒューズ記憶回路と、
前記第２のアンチヒューズ制御線、前記第３のアイソレーション回路および前記第３の選択回路と接続されている第６のアンチヒューズ記憶回路と
を備える、項目（１３）に記載のメモリアレイ。
（１５）
ランダムコードを生成するための方法であって、
少なくとも２つのアンチヒューズ記憶回路を備える不揮発性メモリセルを提供するステップと、
同じ所定のプログラム電圧差を用いて前記アンチヒューズ記憶回路をプログラムするステップと、
前記プログラムされているアンチヒューズ記憶回路の破壊状態を前記不揮発性メモリセル内に記録するステップと、
前記破壊状態に応答して前記ランダムコードを生成するステップと
を含む、方法。
（１６）
前記破壊状態は、前記プログラムされているアンチヒューズ記憶回路によって提供される読み出し電流または電圧降下に従って取得される、項目（１５）に記載の方法。
（１７）
前記ランダムコードを生成するためにルックアップテーブルに前記破壊状態を入力するステップをさらに含む、項目（１５）に記載の方法。
（１８）
前記破壊状態は、前記プログラムされているアンチヒューズ記憶回路の製造上のばらつきに基づいて決定される、項目（１５）に記載の方法。

Claims (2)

  1. ワンタイムプログラミングメモリセルであって、
    第１のアンチヒューズトランジスタであって、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子はビット線と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は第１のアンチヒューズ制御線と接続されており、前記第１のアンチヒューズトランジスタの前記ゲート端子は第１の部分と第２の部分とを有するゲート酸化物層を含み、前記第１の部分は前記第２の部分よりも薄い、第１のアンチヒューズトランジスタと、
    第２のアンチヒューズトランジスタであって、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記第１のアンチヒューズトランジスタの第２のドレイン／ソース端子に接続されており、前記第２のアンチヒューズトランジスタのゲート端子は第２のアンチヒューズ制御線と接続されており、前記第２のアンチヒューズトランジスタの第２のドレイン／ソース端子は前記ビット線と接続されており、前記第２のアンチヒューズトランジスタの前記ゲート端子は第３の部分と第４の部分とを有するゲート酸化物層を含み、前記第３の部分は前記第４の部分よりも薄い、第２のアンチヒューズトランジスタと、
    を備え、
    プログラムサイクル中、接地電圧が前記ビット線に与えられ、プログラム電圧が前記第１のアンチヒューズ制御線と前記第２のアンチヒューズ制御線に与えられ、前記プログラム電圧は前記第１のアンチヒューズトランジスタ及び前記第２のアンチヒューズトランジスタの双方に印加され、それによって前記第１のアンチヒューズトランジスタ又は前記第２のアンチヒューズトランジスタの記憶状態が変更され、
    読み出しサイクル中、前記接地電圧が前記ビット線に与えられ、読み出し電圧が前記第１のアンチヒューズ制御線に与えられ、前記接地電圧が前記第２のアンチヒューズ制御線に与えられ、それによって前記第１のアンチヒューズトランジスタが前記ビット線に対する第１の読み出し電流を生成し、前記第１のアンチヒューズトランジスタは前記第１の読み出し電流に従って第１の記憶状態または第２の記憶状態を有するものと判定され、前記第１のアンチヒューズトランジスタの前記第１の記憶状態または前記第２の記憶状態に従って、物理複製困難関数技術の１ビットのランダムコードが実現される、ワンタイムプログラミングメモリセル。
  2. ワンタイムプログラミングメモリセルであって、
    第１のアンチヒューズトランジスタであって、前記第１のアンチヒューズトランジスタの第１のドレイン／ソース端子はビット線と接続されており、前記第１のアンチヒューズトランジスタのゲート端子は第１のアンチヒューズ制御線と接続されており、前記第１のアンチヒューズトランジスタの前記ゲート端子は第１の部分と第２の部分とを有するゲート酸化物層を含み、前記第１の部分は前記第２の部分よりも薄い、第１のアンチヒューズトランジスタと、
    アイソレーショントランジスタであって、前記アイソレーショントランジスタの第１のドレイン／ソース端子は前記第１のアンチヒューズトランジスタの第２のドレイン／ソース端子と接続されており、前記アイソレーショントランジスタのゲート端子はアイソレーション制御線と接続されている、アイソレーショントランジスタと、
    第２のアンチヒューズトランジスタであって、前記第２のアンチヒューズトランジスタの第１のドレイン／ソース端子は前記アイソレーショントランジスタの第２のドレイン／ソース端子と接続されており、前記第２のアンチヒューズトランジスタのゲート端子は第２のアンチヒューズ制御線と接続されており、前記第２のアンチヒューズトランジスタの第２のドレイン／ソース端子は反転ビット線と接続され、前記第２のアンチヒューズトランジスタの前記ゲート端子は第３の部分と第４の部分とを有するゲート酸化物層を含み、前記第３の部分は前記第４の部分よりも薄い、第２のアンチヒューズトランジスタと、
    を備え、
    プログラムサイクル中、接地電圧が前記ビット線及び前記反転ビット線に与えられ、オン電圧が前記アイソレーション制御線に与えられ、プログラム電圧が前記第１のアンチヒューズ制御線及び前記第２のアンチヒューズ制御線に与えられ、前記アイソレーショントランジスタは前記第１のアンチヒューズトランジスタ及び前記第２のアンチヒューズトランジスタと接続され、前記プログラム電圧は前記第１のアンチヒューズトランジスタ及び前記第２のアンチヒューズトランジスタの双方に印加され、それによって前記第１のアンチヒューズトランジスタまたは前記第２のアンチヒューズトランジスタの記憶状態が変更され、
    読み出しサイクル中、前記接地電圧が前記ビット線及び前記反転ビット線に与えられ、読み出し電圧が前記第１のアンチヒューズ制御線及び前記第２のアンチヒューズ制御線に与えられ、オフ電圧が前記アイソレーション制御線に与えられ、それによって前記第１のアンチヒューズトランジスタが前記ビット線に対する第１の読み出し電流を生成し、前記第２のアンチヒューズトランジスタが前記反転ビット線に対する第２の読み出し電流を生成し、物理複製困難関数技術の１ビットのランダムコードが決定される、ワンタイムプログラミングメモリセル。
JP2018016253A 2016-01-19 2018-02-01 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法 Active JP6479226B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662280137P 2016-01-19 2016-01-19
US62/280,137 2016-01-19
US15/209,079 2016-07-13
US15/209,079 US9613714B1 (en) 2016-01-19 2016-07-13 One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016171229A Division JP6302020B2 (ja) 2016-01-19 2016-09-01 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法

Publications (2)

Publication Number Publication Date
JP2018110002A true JP2018110002A (ja) 2018-07-12
JP6479226B2 JP6479226B2 (ja) 2019-03-06

Family

ID=57123841

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016171229A Active JP6302020B2 (ja) 2016-01-19 2016-09-01 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法
JP2017006225A Active JP6389287B2 (ja) 2016-01-19 2017-01-17 アンチヒューズ型ワンタイムプログラマブルメモリセルをプログラムするための方法
JP2018016253A Active JP6479226B2 (ja) 2016-01-19 2018-02-01 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016171229A Active JP6302020B2 (ja) 2016-01-19 2016-09-01 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法
JP2017006225A Active JP6389287B2 (ja) 2016-01-19 2017-01-17 アンチヒューズ型ワンタイムプログラマブルメモリセルをプログラムするための方法

Country Status (5)

Country Link
US (6) US9613714B1 (ja)
EP (4) EP3196887B1 (ja)
JP (3) JP6302020B2 (ja)
CN (7) CN106981300B (ja)
TW (7) TWI610309B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10127993B2 (en) * 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
US10032521B2 (en) * 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US10020268B2 (en) 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US10090027B2 (en) * 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
US10469083B2 (en) 2016-07-10 2019-11-05 Imec Vzw Breakdown-based physical unclonable function
US10122538B2 (en) 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
US10395745B2 (en) 2016-10-21 2019-08-27 Synposys, Inc. One-time programmable bitcell with native anti-fuse
US10446562B1 (en) * 2017-01-10 2019-10-15 Synopsys, Inc. One-time programmable bitcell with partially native select device
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 乱数発生装置及びその制御方法
US11615859B2 (en) * 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10776521B2 (en) 2017-04-21 2020-09-15 Apple Inc. Security techniques based on memory timing characteristics
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US10276239B2 (en) * 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
EP3407336B1 (en) * 2017-05-22 2022-08-17 Macronix International Co., Ltd. Unchangeable phyisical unclonable function in non-volatile memory
US10276253B2 (en) * 2017-08-04 2019-04-30 Micron Technology, Inc. Apparatuses and methods including anti-fuses and for reading and programming of same
US10623192B2 (en) * 2017-08-25 2020-04-14 Synopsys, Inc. Gate oxide breakdown in OTP memory cells for physical unclonable function (PUF) security
US10915464B2 (en) 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
JP6538908B2 (ja) 2017-09-12 2019-07-03 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． エントロピービットを用いたセキュリティシステム
CN109658963B (zh) * 2017-10-11 2020-11-17 华邦电子股份有限公司 电阻式存储器存储装置的操作方法
TWI652683B (zh) 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
CN107945824A (zh) * 2017-11-21 2018-04-20 上海华虹宏力半导体制造有限公司 用于sonos存储器的复位电路及复位方法
US11063772B2 (en) 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
CN110018810B (zh) * 2018-01-10 2021-05-18 力旺电子股份有限公司 随机码产生器
US11050575B2 (en) * 2018-01-10 2021-06-29 Ememory Technology Inc. Entanglement and recall system using physically unclonable function technology
US10505521B2 (en) * 2018-01-10 2019-12-10 Ememory Technology Inc. High voltage driver capable of preventing high voltage stress on transistors
TWI696111B (zh) * 2018-01-10 2020-06-11 力旺電子股份有限公司 隨機碼產生器
US11055065B2 (en) * 2018-04-18 2021-07-06 Ememory Technology Inc. PUF-based true random number generation system
US10714199B1 (en) * 2018-05-09 2020-07-14 Synopsys, Inc. PUF latch for OTP memory arrays and method of operation
CN110489351B (zh) * 2018-05-14 2021-03-09 英韧科技(上海)有限公司 芯片指纹管理装置及安全芯片
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
US10923483B2 (en) * 2018-05-31 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. EFuse
US10839872B2 (en) * 2018-07-03 2020-11-17 Ememory Technology Inc. Random bit cell using an initial state of a latch to generate a random bit
CN109087679A (zh) * 2018-07-27 2018-12-25 上海华力集成电路制造有限公司 存储单元及其构成的存储阵列和otp
US11170115B2 (en) * 2018-07-30 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for secure external access of the PUF information to an authorized entity
CN109062830B (zh) * 2018-08-02 2021-10-22 中国科学院微电子研究所 一种非易失性存储器的控制系统
EP3680800B1 (en) * 2018-08-10 2021-10-27 Shenzhen Weitongbo Technology Co., Ltd. Physical unclonable function (puf) device
US10685727B2 (en) * 2018-08-10 2020-06-16 Ememory Technology Inc. Level shifter
US11176969B2 (en) * 2018-08-20 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit including a first program device
US11380693B2 (en) * 2018-08-20 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including anti-fuse cell structure
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10748591B2 (en) 2019-01-13 2020-08-18 Ememory Technology Inc. Random code generator
US11514174B2 (en) * 2019-01-23 2022-11-29 Micron Technology, Inc. Memory devices with cryptographic components
US11294640B2 (en) 2019-03-13 2022-04-05 Ememory Technology Inc. Random number generator
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
CN110164499B (zh) * 2019-05-24 2023-02-28 中国科学院微电子研究所 一种非易失性存储器的控制系统
US11152380B2 (en) * 2019-08-06 2021-10-19 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
CN112688712B (zh) * 2019-10-17 2022-07-19 立积电子股份有限公司 射频装置及其电压产生装置
US10984878B1 (en) * 2020-02-11 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd One-time programmable memory bit cell
US11663455B2 (en) * 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11468945B2 (en) * 2020-10-15 2022-10-11 Arm Limited 3D storage architecture with tier-specific controls
US12069873B2 (en) * 2020-12-18 2024-08-20 Ememory Technology Inc. Resistive memory cell and associated cell array structure
US11329836B1 (en) * 2021-03-12 2022-05-10 Globalfoundries U.S. Inc. Twin cell memory-based physically unclonable function
US11594541B2 (en) * 2021-03-26 2023-02-28 Nanya Technology Corporation One-time programmable memory array and manufacturing method thereof
CN113129985B (zh) * 2021-03-29 2024-05-03 深圳市国微电子有限公司 一种物理不可克隆单元及读取电路
CN115241181A (zh) 2021-04-23 2022-10-25 联华电子股份有限公司 单次可编程存储器元件
US20230047939A1 (en) * 2021-08-13 2023-02-16 Ememory Technology Inc. Fuse-type one time programming memory cell
FR3133699A1 (fr) * 2022-03-21 2023-09-22 Stmicroelectronics (Rousset) Sas Mémoire morte programmable
TW202410050A (zh) * 2022-08-24 2024-03-01 振生半導體股份有限公司 多狀態的一次性可程式化記憶體電路
CN118354602A (zh) * 2023-01-06 2024-07-16 长鑫存储技术有限公司 一种反熔丝结构和存储器
TWI828568B (zh) * 2023-03-27 2024-01-01 華邦電子股份有限公司 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080074915A1 (en) * 2006-09-27 2008-03-27 Esin Terzioglu One-time-programmable memory
JP2015026408A (ja) * 2013-07-25 2015-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666115B2 (ja) * 1983-09-26 1994-08-24 株式会社東芝 半導体記憶装置
JPS62180607A (ja) 1986-02-04 1987-08-07 Fujitsu Ltd 半導体集積回路
US4787066A (en) * 1987-08-03 1988-11-22 Sgs-Thomson Microelectronics, Inc. Non-volatile shadow storage cell with improved level shifting circuit and reduced tunnel device count for improved reliability
US4825410A (en) 1987-10-26 1989-04-25 International Business Machines Corporation Sense amplifier control circuit
GB8923037D0 (en) 1989-10-12 1989-11-29 Inmos Ltd Timing control for a memory
US5243226A (en) * 1991-07-31 1993-09-07 Quicklogic Corporation Programming of antifuses
US5316971A (en) 1992-09-18 1994-05-31 Actel Corporation Methods for programming antifuses having at least one metal electrode
JPH0845269A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd 半導体記憶装置
US5528173A (en) * 1995-05-10 1996-06-18 Micron Technology, Inc. Low power, high speed level shifter
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus
JP2001351398A (ja) * 2000-06-12 2001-12-21 Nec Corp 記憶装置
EP1186924A3 (en) * 2000-09-05 2003-08-13 Matsushita Electric Industrial Co., Ltd. Optical signal reading apparatus using light leaked out of light transmission path
US6584526B1 (en) * 2000-09-21 2003-06-24 Intel Corporation Inserting bus inversion scheme in bus path without increased access latency
KR100375219B1 (ko) 2000-11-09 2003-03-07 삼성전자주식회사 반도체 메모리 장치의 데이터 라인 프리챠지 회로
US7187228B1 (en) 2001-06-22 2007-03-06 Quicklogic Corporation Method of programming an antifuse
JP3763775B2 (ja) 2001-11-28 2006-04-05 富士通株式会社 電源立ち上がり時の動作を安定化したレベルコンバータ回路
FR2836751A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique non destructrice
JP2003257180A (ja) * 2002-03-04 2003-09-12 Nec Electronics Corp ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）及びその動作方法
JP2004310904A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 不揮発性半導体記憶装置
JP2005276348A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd 半導体記憶装置、及びプリチャージ制御方法
TWI267863B (en) * 2004-04-12 2006-12-01 Samsung Electronics Co Ltd High voltage generating circuit preserving charge pumping efficiency
US20050289435A1 (en) * 2004-06-29 2005-12-29 Mulla Dean A Fast approximate DINV calculation in parallel with coupled ECC generation or correction
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
JP4383987B2 (ja) * 2004-08-18 2009-12-16 株式会社東芝 Ｍｏｓ型電気ヒューズとそのプログラム方法
JP4709525B2 (ja) * 2004-10-14 2011-06-22 株式会社東芝 不揮発性半導体記憶装置
US7190626B2 (en) * 2005-05-13 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory system with bit-line discharging mechanism
US7253496B2 (en) * 2005-06-28 2007-08-07 Cypress Semiconductor Corporation Antifuse circuit with current regulator for controlling programming current
US7280425B2 (en) * 2005-09-30 2007-10-09 Intel Corporation Dual gate oxide one time programmable (OTP) antifuse cell
US7359265B2 (en) 2006-01-04 2008-04-15 Etron Technology, Inc. Data flow scheme for low power DRAM
JP4894854B2 (ja) * 2006-02-27 2012-03-14 富士通株式会社 データ送信装置、データ送受信システム及びデータ送受信システムの制御方法
WO2007104335A1 (en) * 2006-03-16 2007-09-20 Freescale Semiconductor, Inc. A wordline driver for a non-volatile memory device, a non-volatile memory device and method
KR100694972B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 센싱 노드용 프리차지 전압을 선택적으로 변경하는 기능을가지는 플래시 메모리 장치 및 그 독출 동작 방법
TWI344152B (en) * 2006-09-21 2011-06-21 Mediatek Inc Memory circuits and malfunction protection methods thereof
KR100825788B1 (ko) * 2006-10-31 2008-04-28 삼성전자주식회사 메모리 셀 센싱 이전에 비트라인의 프리차아지 전압 레벨을유지할 수 있는 플래쉬 메모리 장치의 센스 앰프 회로 및플래쉬 메모리 셀 센싱 방법
US20080316660A1 (en) 2007-06-20 2008-12-25 Ememory Technology Inc. Electrostatic discharge avoiding circuit
US8063662B2 (en) * 2007-07-06 2011-11-22 Analog Devices, Inc. Methods and apparatus for predictable level shifter power-up state
US7551497B2 (en) * 2007-09-20 2009-06-23 Mediatek Inc. Memory circuits preventing false programming
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
JP5112846B2 (ja) * 2007-12-27 2013-01-09 セイコーインスツル株式会社 電源切替回路
US8255758B2 (en) * 2008-01-21 2012-08-28 Apple Inc. Decoding of error correction code using partial bit inversion
US8031506B2 (en) 2008-03-21 2011-10-04 Broadcom Corporation One-time programmable memory cell
TWI430275B (zh) 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
US8127204B2 (en) * 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US7782116B2 (en) * 2008-09-05 2010-08-24 Fairchild Semiconductor Corporation Power supply insensitive voltage level translator
US8910009B1 (en) * 2008-09-08 2014-12-09 Marvell International Ltd. Method and apparatus for enhancing error detection in data transmission
US8395923B2 (en) * 2008-12-30 2013-03-12 Intel Corporation Antifuse programmable memory array
US8125842B2 (en) 2009-03-31 2012-02-28 Agere Systems Inc. Tracking circuit for reducing faults in a memory
CN101923896A (zh) * 2009-06-12 2010-12-22 威刚科技（苏州）有限公司 电子存储装置及其纠错方法
US9013910B2 (en) * 2009-07-30 2015-04-21 Ememory Technology Inc. Antifuse OTP memory cell with performance improvement prevention and operating method of memory
JP4937316B2 (ja) * 2009-08-21 2012-05-23 株式会社東芝 不揮発性半導体記憶装置
US20110246857A1 (en) 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Memory system and method
US8279693B2 (en) * 2010-04-09 2012-10-02 Qualcomm Incorporated Programmable tracking circuit for tracking semiconductor memory read current
JP5343916B2 (ja) * 2010-04-16 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
KR101115623B1 (ko) * 2010-07-09 2012-02-15 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이의 동작 방법
JP5466594B2 (ja) * 2010-07-29 2014-04-09 ルネサスエレクトロニクス株式会社 半導体記憶装置及びアンチヒューズのプログラム方法
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
CN102375698B (zh) * 2010-08-23 2014-06-25 群联电子股份有限公司 数据串分派与传送方法、存储器控制器与存储器储存装置
US8339831B2 (en) * 2010-10-07 2012-12-25 Ememory Technology Inc. Single polysilicon non-volatile memory
US8300450B2 (en) 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
JP2012109329A (ja) * 2010-11-16 2012-06-07 Elpida Memory Inc 半導体装置及びその制御方法
US9112536B2 (en) * 2011-01-31 2015-08-18 Everspin Technologies, Inc. Method of reading and writing to a spin torque magnetic random access memory with error correcting code
KR101953088B1 (ko) * 2011-01-31 2019-03-04 에버스핀 테크놀러지스, 인크. 스핀 토크 자기 랜덤 액세스 메모리에 대한 기록 방법
JP5204868B2 (ja) * 2011-04-12 2013-06-05 シャープ株式会社 半導体記憶装置
JP5269151B2 (ja) * 2011-06-09 2013-08-21 シャープ株式会社 半導体記憶装置
US8724363B2 (en) 2011-07-04 2014-05-13 Ememory Technology Inc. Anti-fuse memory ultilizing a coupling channel and operating method thereof
KR20130011058A (ko) * 2011-07-20 2013-01-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법
KR101115756B1 (ko) * 2011-09-23 2012-03-06 권의필 고집적 프로그램이 가능한 비휘발성 메모리 및 그 제조 방법
US8508971B2 (en) * 2011-11-08 2013-08-13 Wafertech, Llc Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate
KR20130092174A (ko) * 2012-02-10 2013-08-20 에스케이하이닉스 주식회사 불휘발성 반도체 메모리 장치 및 이 장치의 데이터 센싱 방법
US8698922B2 (en) * 2012-02-14 2014-04-15 Omni Vision Technologies, Inc. Black level correction for imaging pixels
JP5395203B2 (ja) * 2012-03-23 2014-01-22 力晶科技股▲ふん▼有限公司 レベルシフト回路及びそれを用いた半導体デバイス
FR2990291A1 (fr) * 2012-05-03 2013-11-08 St Microelectronics Sa Procede de controle du claquage d'un antifusible
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
US9142275B2 (en) * 2012-10-31 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wordline tracking for boosted-wordline timing scheme
US8830766B2 (en) 2013-01-23 2014-09-09 Lsi Corporation Margin free PVT tolerant fast self-timed sense amplifier reset circuit
US20140293673A1 (en) 2013-03-28 2014-10-02 Ememory Technology Inc. Nonvolatile memory cell structure and method for programming and reading the same
US9281074B2 (en) 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US20150007337A1 (en) * 2013-07-01 2015-01-01 Christian Krutzik Solid State Drive Physical Uncloneable Function Erase Verification Device and Method
KR20150019442A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 퓨즈 셀들의 프로그래밍 방법 및 메모리 복구 방법
KR101489758B1 (ko) 2013-08-26 2015-02-04 한국전자통신연구원 플래시 메모리의 동작 제어 방법 및 장치
TWI550621B (zh) * 2013-09-21 2016-09-21 上峰科技股份有限公司 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法
EP3349343B1 (en) * 2013-11-08 2019-07-17 Delta Electronics (Thailand) Public Co., Ltd. Resistorless precharging
US9685958B2 (en) * 2013-11-14 2017-06-20 Case Western Reserve University Defense against counterfeiting using antifuses
US20150143130A1 (en) * 2013-11-18 2015-05-21 Vixs Systems Inc. Integrated circuit provisioning using physical unclonable function
CN103730164B (zh) * 2013-12-27 2017-01-04 深圳市国微电子有限公司 一种可编程存储单元
JP6380827B2 (ja) * 2014-01-27 2018-08-29 富士電機株式会社 遅延回路
US9501352B2 (en) * 2014-03-05 2016-11-22 Kabushiki Kaisha Toshiba Memory device
US9823860B2 (en) * 2014-03-14 2017-11-21 Nxp B.V. One-time programming in reprogrammable memory
US9349472B2 (en) * 2014-03-25 2016-05-24 Integrated Silicon Solution, Inc. Flash memory device with sense-amplifier-bypassed trim data read
JP6200370B2 (ja) * 2014-04-23 2017-09-20 ルネサスエレクトロニクス株式会社 データバス駆動回路、それを備えた半導体装置及び半導体記憶装置
US9768957B2 (en) 2014-04-23 2017-09-19 Cryptography Research, Inc. Generation and management of multiple base keys based on a device generated key
US9778903B2 (en) * 2014-05-12 2017-10-03 Micron Technology, Inc. Apparatuses and methods for timing domain crossing
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
KR20160071054A (ko) * 2014-12-11 2016-06-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080074915A1 (en) * 2006-09-27 2008-03-27 Esin Terzioglu One-time-programmable memory
JP2015026408A (ja) * 2013-07-25 2015-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US20170206946A1 (en) 2017-07-20
US10062446B2 (en) 2018-08-28
EP3196887B1 (en) 2019-12-04
US10176883B2 (en) 2019-01-08
EP3196888B1 (en) 2019-12-25
CN108288477B (zh) 2020-11-27
CN106981300A (zh) 2017-07-25
CN107039057B (zh) 2019-04-05
TW201801091A (zh) 2018-01-01
TWI627833B (zh) 2018-06-21
TW201727634A (zh) 2017-08-01
US9613714B1 (en) 2017-04-04
US9830991B2 (en) 2017-11-28
CN108320773B (zh) 2020-12-18
JP6389287B2 (ja) 2018-09-12
TWI610312B (zh) 2018-01-01
TW201826277A (zh) 2018-07-16
US20170206965A1 (en) 2017-07-20
TW201727662A (zh) 2017-08-01
CN107045886A (zh) 2017-08-15
JP2017130184A (ja) 2017-07-27
CN108320773A (zh) 2018-07-24
JP6479226B2 (ja) 2019-03-06
CN107045463A (zh) 2017-08-15
JP2017139046A (ja) 2017-08-10
US20170206980A1 (en) 2017-07-20
TWI614766B (zh) 2018-02-11
TWI613663B (zh) 2018-02-01
EP3196887A1 (en) 2017-07-26
US20170207773A1 (en) 2017-07-20
EP3196888A1 (en) 2017-07-26
CN107045463B (zh) 2020-07-17
US9792968B2 (en) 2017-10-17
EP3196889A1 (en) 2017-07-26
CN107045886B (zh) 2020-05-19
CN106981300B (zh) 2021-01-12
TW201830389A (zh) 2018-08-16
JP6302020B2 (ja) 2018-03-28
EP3614387B1 (en) 2020-09-30
US9799410B2 (en) 2017-10-24
CN108288477A (zh) 2018-07-17
TW201727657A (zh) 2017-08-01
US20170206134A1 (en) 2017-07-20
EP3614387A1 (en) 2020-02-26
TWI640990B (zh) 2018-11-11
TWI610309B (zh) 2018-01-01
CN106981313B (zh) 2020-06-02
TWI637397B (zh) 2018-10-01
CN106981313A (zh) 2017-07-25
CN107039057A (zh) 2017-08-11
TW201728082A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6479226B2 (ja) 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法
JP6593501B2 (ja) ランダムコード生成器および関連するランダムコードの制御方法
JP6550664B2 (ja) アンチヒューズ物理的複製不可能関数ユニットおよび関連する制御方法
EP3576341B1 (en) Random code generator and associated random code generating method
TWI692764B (zh) 用於快閃記憶體裝置的防駭侵機制
JP6181037B2 (ja) ワンタイム・プログラミング・メモリ・セル、アレイ構造およびその動作方法
JP6126710B2 (ja) アンチヒューズ型ワンタイムプログラミングメモリセル及びそのアレイ構造
US9595529B2 (en) Fuse cell circuit, fuse cell array and memory device including the same
EP3309790B1 (en) Antifuse physically unclonable function unit and associated control method
US6693481B1 (en) Fuse circuit utilizing high voltage transistors
JPH05129561A (ja) 半導体記憶装置
US20230052438A1 (en) Magnetoresistive random access memory for physically unclonable function technology and associated random code generating method
CN118678671A (zh) 用于物理不可复制技术的一次编程存储单元与存储器阵列以及相关随机码产生方法
US20240321778A1 (en) One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US10186327B1 (en) Self-tracked bistable latch cell

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190205

R150 Certificate of patent or registration of utility model

Ref document number: 6479226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250